JP2020506534A - スリーブアンテナの異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造方法 - Google Patents
スリーブアンテナの異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造方法 Download PDFInfo
- Publication number
- JP2020506534A JP2020506534A JP2019534882A JP2019534882A JP2020506534A JP 2020506534 A JP2020506534 A JP 2020506534A JP 2019534882 A JP2019534882 A JP 2019534882A JP 2019534882 A JP2019534882 A JP 2019534882A JP 2020506534 A JP2020506534 A JP 2020506534A
- Authority
- JP
- Japan
- Prior art keywords
- pin diode
- forming
- type channel
- pad
- sige
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims abstract description 39
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims abstract description 39
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims abstract description 38
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 29
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 75
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 62
- 239000011241 protective layer Substances 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 31
- 239000000377 silicon dioxide Substances 0.000 claims description 31
- 235000012239 silicon dioxide Nutrition 0.000 claims description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 31
- 238000001259 photo etching Methods 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 7
- 108091006146 Channels Proteins 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract 1
- 239000002800 charge carrier Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000036470 plasma concentration Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/041—Making n- or p-doped regions
- H01L21/0415—Making n- or p-doped regions using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Light Receiving Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本発明はスリーブアンテナの異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造方法に関するものであり、前記製造方法は、所定の結晶方向のＳｉＧｅＯＩパッドを選択し、ＳｉＧｅＯＩパッド上に隔離区域を形成するステップと、前記パッドをエッチングすることによりＰ型チェンネルとＮ型チェンネルを形成し、Ｐ型チェンネルとＮ型チェンネルの深さをパッドの上層ＳｉＧｅの厚さより小さくするステップと、前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填し、パッドの上層ＳｉＧｅにイオンを注入することによりＰ型アクティブリージョンとＮ型アクティブリージョンを形成するステップと、パッド上にリードワイヤを形成することにより異質ＳｉＧｅ基プラズマｐｉｎダイオード組を製造するステップとを含む。本発明の実施例において、深い隔離槽とイオン注入工程により固定状態プラズマアンテナに用いられかつ高性能の異質ＳｉＧｅ基プラズマダイオードを製造することができる。【選択図】図２
Description
本発明は、半導体部品の製造分野に属し、特に、スリーブアンテナ（ｓｌｅｅｖｅ ａｎｔｅｎｎａ）の異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造方法に関するものである。
現在、リファクタリングが可能なアンテナ、特に、周波数のリファクタリングが可能なアンテナはいろいろな周波数において作動することができるので、アンテナの応用の範囲を広くし、国内外のアンテナの技術分野の研究の重心になっている。プラズマのリファクタリングが可能なアンテナに用いられるｐｉｎダイオードの材料はいずれもケイ素材料を採用しているが、その材料はイントリンシック・リージョン（ｉｎｔｒｉｎｓｉｃ ｒｅｇｉｏｎ）の電荷キャリア（ｃｈａｒｇｅ ｃａｒｒｉｅｒ）の移動度（ｍｏｂｉｌｉｔｙ）が低い問題を有しているので、ｐｉｎダイオードのイントリンシック・リージョンの電荷キャリアの濃度に影響を与え、固体プラズマの濃度にも影響を与える。かつ前記構造のＰ区域とＮ区域は注入方法により形成されるものであり、その方法は注入量が多くかつエネルギーの消耗が大きいという問題を有しているので、設備に対する要求が高く、現在の工程を容易に兼用することができない。拡散方法を採用することによりジャンクションの深さを深くすることができるが、Ｐ区域とＮ区域の面積が大きく、集合性が低く、ドーピング濃度の均等性がよくない問題を招来するおそれがあるので、ｐｉｎダイオードの電子性能に影響を与え、固体プラズマ濃度と分布を容易に制御することができない。
したがって、適当な材料、設備および製造工程を選択することによりプラズマｐｉｎダイオードを製造し、かつそのダイオードを固体プラズマアンテナに採用することは重要な課題になっている。
従来の技術の技術的問題および欠点を解決するため本発明の実施例においてスリーブアンテナ（ｓｌｅｅｖｅ ａｎｔｅｎｎａ）の異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造方法を提供する。
具体的に、本発明の実施例においてスリーブアンテナの異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造方法を提供する。前記プラズマｐｉｎダイオード組はスリーブアンテナの製造に用いられ、前記スリーブアンテナは、半導体基板（１）、ｐｉｎダイオードアンテナアーム（２）、第一ｐｉｎダイオードスリーブ（３）、第二ｐｉｎダイオードスリーブ（４）、同軸フィーダー線（５）、直流オフセットライン（９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９）を含み、前記製造方法は、
（ａ）所定の結晶方向のＳｉＧｅＯＩパッドを選択するステップと、
（ｂ）前記ＳｉＧｅ表面に第一保護層を形成するステップと、
（ｃ）フォトエッチング工程により前記第一保護層上に第一隔離区域パタンを形成するステップと、
（ｄ）乾式エッチング工程により前記第一隔離区域パタンの所定の区域の前記第一保護層と前記パッドをエッチングすることにより隔離槽を形成し、前記隔離槽の深さを前記パッドの上層ＳｉＧｅの厚さより大きくするか或いは等しくするステップと、
（ｅ）前記隔離槽を充填することにより前記プラズマｐｉｎダイオードの隔離区域を形成するステップと
（ｆ）前記パッドをエッチングすることによりＰ型チェンネルとＮ型チェンネルを形成し、Ｐ型チェンネルとＮ型チェンネルの深さをパッドの上層ＳｉＧｅの厚さより小さくするステップと、
（ｇ）前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填し、パッドの上層ＳｉＧｅにイオンを注入することによりＰ型アクティブリージョンとＮ型アクティブリージョンを形成するステップと、
（ｈ）パッド上にリードワイヤを形成することにより異質ＳｉＧｅ基プラズマｐｉｎダイオード組を製造するステップとを含む。
（ａ）所定の結晶方向のＳｉＧｅＯＩパッドを選択するステップと、
（ｂ）前記ＳｉＧｅ表面に第一保護層を形成するステップと、
（ｃ）フォトエッチング工程により前記第一保護層上に第一隔離区域パタンを形成するステップと、
（ｄ）乾式エッチング工程により前記第一隔離区域パタンの所定の区域の前記第一保護層と前記パッドをエッチングすることにより隔離槽を形成し、前記隔離槽の深さを前記パッドの上層ＳｉＧｅの厚さより大きくするか或いは等しくするステップと、
（ｅ）前記隔離槽を充填することにより前記プラズマｐｉｎダイオードの隔離区域を形成するステップと
（ｆ）前記パッドをエッチングすることによりＰ型チェンネルとＮ型チェンネルを形成し、Ｐ型チェンネルとＮ型チェンネルの深さをパッドの上層ＳｉＧｅの厚さより小さくするステップと、
（ｇ）前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填し、パッドの上層ＳｉＧｅにイオンを注入することによりＰ型アクティブリージョンとＮ型アクティブリージョンを形成するステップと、
（ｈ）パッド上にリードワイヤを形成することにより異質ＳｉＧｅ基プラズマｐｉｎダイオード組を製造するステップとを含む。
前記実施例において、前記第一保護層は第一二酸化ケイ素層と第一窒化ケイ素層を含み、前記ステップ（ｂ）は、
（ｂ１）前記ＳｉＧｅ層の表面に二酸化ケイ素を形成することにより第一二酸化ケイ素層を形成するステップと、
（ｂ２）前記第一二酸化ケイ素層の表面に窒化ケイ素を形成する第一窒化ケイ素層を形成するステップとを含む。
（ｂ１）前記ＳｉＧｅ層の表面に二酸化ケイ素を形成することにより第一二酸化ケイ素層を形成するステップと、
（ｂ２）前記第一二酸化ケイ素層の表面に窒化ケイ素を形成する第一窒化ケイ素層を形成するステップとを含む。
前記実施例において、前記ステップ（ｆ）は、
（ｆ１）前記パッドの表面に第二保護層を形成するステップと、
（ｆ２）フォトエッチング工程により前記第二保護層上に第二隔離区域パタンを形成するステップと、
（ｆ３）乾式エッチング工程により前記第二隔離区域パタンの所定の区域において前記第二保護層と前記パッドをエッチングすることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルを形成するステップとを含む。
（ｆ１）前記パッドの表面に第二保護層を形成するステップと、
（ｆ２）フォトエッチング工程により前記第二保護層上に第二隔離区域パタンを形成するステップと、
（ｆ３）乾式エッチング工程により前記第二隔離区域パタンの所定の区域において前記第二保護層と前記パッドをエッチングすることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルを形成するステップとを含む。
前記実施例において、前記第二保護層は第二二酸化ケイ素層と第二窒化ケイ素層を含み、前記ステップ（ｆ１）は、
（ｆ１１）前記パッドの表面に二酸化ケイ素を形成することにより第二二酸化ケイ素層を形成するステップと、
（ｆ１２）前記第二二酸化ケイ素層の表面に窒化ケイ素を形成することにより第二窒化ケイ素層を形成するステップとを含む。
（ｆ１１）前記パッドの表面に二酸化ケイ素を形成することにより第二二酸化ケイ素層を形成するステップと、
（ｆ１２）前記第二二酸化ケイ素層の表面に窒化ケイ素を形成することにより第二窒化ケイ素層を形成するステップとを含む。
前記実施例において、前記ステップ（ｇ）は、
（ｇ１）前記Ｐ型チェンネルと前記Ｎ型チェンネルを酸化させることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁に酸化層を形成するステップと、
（ｇ２）湿式エッチング工程により前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁の酸化層をエッチングすることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁の平坦化を実施するステップと、
（ｇ３）前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填させるステップとを含む。
（ｇ１）前記Ｐ型チェンネルと前記Ｎ型チェンネルを酸化させることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁に酸化層を形成するステップと、
（ｇ２）湿式エッチング工程により前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁の酸化層をエッチングすることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁の平坦化を実施するステップと、
（ｇ３）前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填させるステップとを含む。
前記実施例において、前記ステップ（ｇ３）は、
（ｇ３１）多結晶ケイ素により前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填させるステップと
（ｇ３２）前記パッドの平坦化を実施した後、前記パッド上に多結晶ケイ素層を形成するステップと、
（ｇ３３）フォトエッチングにより多結晶ケイ素層をエッチングし、ゴム粒子を注入する方法により前記Ｐ型チェンネルと前記Ｎ型チェンネルが位置している個所にＰ型不純物とＮ型不純物を注入することによりＰ型アクティブリージョンとＮ型アクティブリージョンを形成するとともにＰ型接触区とＮ型接触区を形成するステップと、
（ｇ３４）フォトエッチングでマスクを除去するステップと、
（ｇ３５）湿式エッチングにより前記Ｐ型接触区と前記Ｎ型接触区以外の前記多結晶ケイ素層を除去するステップとを含む。
（ｇ３１）多結晶ケイ素により前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填させるステップと
（ｇ３２）前記パッドの平坦化を実施した後、前記パッド上に多結晶ケイ素層を形成するステップと、
（ｇ３３）フォトエッチングにより多結晶ケイ素層をエッチングし、ゴム粒子を注入する方法により前記Ｐ型チェンネルと前記Ｎ型チェンネルが位置している個所にＰ型不純物とＮ型不純物を注入することによりＰ型アクティブリージョンとＮ型アクティブリージョンを形成するとともにＰ型接触区とＮ型接触区を形成するステップと、
（ｇ３４）フォトエッチングでマスクを除去するステップと、
（ｇ３５）湿式エッチングにより前記Ｐ型接触区と前記Ｎ型接触区以外の前記多結晶ケイ素層を除去するステップとを含む。
前記実施例において、前記ステップ（ｈ）は、
（ｈ１）前記パッド上に二酸化ケイ素を形成するステップと、
（ｈ２）アニーリング工程により前記アクティブリージョン中の不純物をアクティベーションさせるステップと、
（ｈ３）前記Ｐ型接触区と前記Ｎ型接触区にリードワイヤ孔をエッチングすることによりリードワイヤを形成するステップと、
（ｈ４）鈍化処理をし、フォトエッチングによりＰＡＤをエッチングするとともに接続させ、それらにより前記異質ＳｉＧｅ基プラズマｐｉｎダイオード組を製造するステップとを含む。
（ｈ１）前記パッド上に二酸化ケイ素を形成するステップと、
（ｈ２）アニーリング工程により前記アクティブリージョン中の不純物をアクティベーションさせるステップと、
（ｈ３）前記Ｐ型接触区と前記Ｎ型接触区にリードワイヤ孔をエッチングすることによりリードワイヤを形成するステップと、
（ｈ４）鈍化処理をし、フォトエッチングによりＰＡＤをエッチングするとともに接続させ、それらにより前記異質ＳｉＧｅ基プラズマｐｉｎダイオード組を製造するステップとを含む。
前記実施例において、前記ｐｉｎダイオードアンテナアーム（２）、前記第一ｐｉｎダイオードスリーブ（３）、前記第二ｐｉｎダイオードスリーブ（４）および前記直流オフセットライン（９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９）は前記半導体基板（１）上にそれぞれ形成され、前記ｐｉｎダイオードアンテナアーム（２）と前記第一ｐｉｎダイオードスリーブ（３）および前記第二ｐｉｎダイオードスリーブ（４）は前記同軸フィーダー線（５）により接続され、前記同軸フィーダー線（５）の内線（７）は前記前記ｐｉｎダイオードアンテナアーム（２）に接続され、前記同軸フィーダー線（５）の外部導体（８）は前記第一ｐｉｎダイオードスリーブ（３）と前記第二ｐｉｎダイオードスリーブ（４）に接続され、
前記ｐｉｎダイオードアンテナアーム（２）は直列に接続されるｐｉｎダイオード組（ｗ１、ｗ２、ｗ３）を含み、前記第一ｐｉｎダイオードスリーブ（３）は直列に接続されるｐｉｎダイオード組（ｗ４、ｗ５、ｗ６）を含み、前記第二ｐｉｎダイオードスリーブ（４）は直列に接続されるｐｉｎダイオード組（ｗ７、ｗ８、ｗ９）を含み、各前記ｐｉｎダイオード組（ｗ１、ｗ２、ｗ３、ｗ４、ｗ５、ｗ６、ｗ７、ｗ８、ｗ９）は所定の前記直流オフセットライン（９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９）により直流オフセットに接続される。
前記ｐｉｎダイオードアンテナアーム（２）は直列に接続されるｐｉｎダイオード組（ｗ１、ｗ２、ｗ３）を含み、前記第一ｐｉｎダイオードスリーブ（３）は直列に接続されるｐｉｎダイオード組（ｗ４、ｗ５、ｗ６）を含み、前記第二ｐｉｎダイオードスリーブ（４）は直列に接続されるｐｉｎダイオード組（ｗ７、ｗ８、ｗ９）を含み、各前記ｐｉｎダイオード組（ｗ１、ｗ２、ｗ３、ｗ４、ｗ５、ｗ６、ｗ７、ｗ８、ｗ９）は所定の前記直流オフセットライン（９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９）により直流オフセットに接続される。
前記実施例において、前記ｐｉｎダイオード組（ｗ１、ｗ２、ｗ３、ｗ４、ｗ５、ｗ６、ｗ７、ｗ８、ｗ９）はｐｉｎダイオードを含み、前記ｐｉｎダイオードは、Ｐ＋区域（２７）、Ｎ＋区域（２６）、イントリンシック・リージョン（２２）、Ｐ＋接触区（２３）およびＮ＋接触区（２４）を含み、前記Ｐ＋接触区（２３）は前記Ｐ＋区域（２７）と直流電源の正極にそれぞれ接続され、前記Ｎ＋接触区（２４）は前記Ｎ＋区域（２６）と直流電源の負極にそれぞれ接続される。
前記実施例において、前記Ｐ＋区域（２７）と前記Ｎ＋区域（２６）のドーピング濃度は０．５×１０２０〜５×１０２０ｃｍ−３である。
以上のとおり、本発明の実施例において、プラズマｐｉｎダイオードに異質ジャンクションを採用することにより電荷キャリア（ｃｈａｒｇｅ ｃａｒｒｉｅｒ）の注入の効率と電流を向上させることができるので、異質ＳｉＧｅ基プラズマｐｉｎダイオードの性能は同質プラズマｐｉｎダイオードより優れている。また、本発明の実施例において、固体プラズマのリファクタリングが可能なアンテナに応用されるプラズマｐｉｎダイオードはエッチングによって形成された深い槽により媒体を隔離する方法を採用するので、部品のブレークダウン電圧を向上させ、漏出電流が部品の性能に影響を与えることを抑制することができる。従来の技術において、固定プラズマｐｉｎダイオードのＰ区域とＮ区域を形成するとき、いずれも注入方法を採用するので、注入量が多く、エネルギーの消耗が大きく、設備に対する要求が高く、現在の工程を容易に兼用することができないという欠点を有している。拡散方法を採用することによりジャンクションの深さを深くすることができるが、Ｐ区域とＮ区域の面積が大きく、集合性が低く、ドーピング濃度の均等性がよくない問題を招来するおそれがあるので、ｐｉｎダイオードの電子性能に影響を与え、固体プラズマ濃度と分布を容易に制御することができない。
以下、図面により本発明を詳細に説明することにより本発明の他の技術的事項と特徴をより詳細に理解することができる。注意されたいことは、下記図面は本発明を説明するためのものであるが、本発明の範囲を限定しようとするものでない。本発明の範囲は添付される特許請求の範囲を参照することができる。特殊な説明がない場合、下記図面の比例に従って図面をかく必要がない。それは下記図面は本発明の構造と工程の流れを示す概略図であるからである。
以下、図面により本発明の具体的な実施形態を詳細に説明する。
本発明の実施例に係るリファクタリングが可能なスリーブアンテナの構造を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの製造方法を示す流れ図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの構造を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオード組の構造を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。
本発明の実施例に係る他の異質ＳｉＧｅ基プラズマｐｉｎダイオードの構造を示す図である。
本発明の前記目的、特徴および発明の効果をより詳細に理解してもらうため、以下、図面により本発明の具体的な実施形態を詳細に説明する。
本発明においてスリーブアンテナの異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造方法を提供する。異質ＳｉＧｅ基プラズマｐｉｎダイオードは絶縁パッド上のＳｉＧｅにより形成される横方向のｐｉｎダイオードであり、そのダイオードに直流偏圧を印加するとき、直流電流はその表面に自由電荷キャリア（電子とホール）で構成された固体プラズマを形成し、前記プラズマは金属と類似している特性、すなわち電磁波を反射する特性を有しており、プラズマの反射特性は表面プラズマのマイクロ波の伝播特性、濃度およびその分布に緊密に係っている。
固体プラズマｐｉｎダイオードのリファクタリングが可能なアンテナは固体プラズマｐｉｎダイオードのアレイの配列により構成され、外部の制御手段によりアレイ中の所定の固体プラズマｐｉｎダイオードをオンさせることにより、前記アレイに動的な（ｄｙｎａｍｉｃ）固体プラズマ配列を形成し、アンテナの機能を付与し、所定の電磁波の送信と受信をすることができる。かつ前記アンテナによりアレイ中の所定の固体プラズマｐｉｎダイオードをオンさせることにより、固体プラズマ配列の形状および分布を変化させ、アンテナのリファクタリングを実施することができる。それは国防通信とレーダ技術の分野において重要な応用性と将来性を有している。
以下、本発明に係るスリーブアンテナの異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造方法をより詳細に説明する。図面において、説明の利便性を向上させるため各層と区域の厚さを増加させるか或いは減少させることができ、図面に示されるサイズは実際のサイズを示すものでない。
図１を参照すると、図１は本発明の実施例に係るリファクタリングが可能なスリーブアンテナの構造を示す図である。前記プラズマｐｉｎダイオード組はスリーブアンテナの製造に用いられる。図１に示すとおり、前記スリーブアンテナは、半導体基板（１）、ｐｉｎダイオードアンテナアーム（２）、第一ｐｉｎダイオードスリーブ（３）、第二ｐｉｎダイオードスリーブ（４）、同軸フィーダー線（５）、直流オフセットライン（ｏｆｆｓｅｔ ｌｉｎｅ、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９）を含む。
図２を参照すると、図２は本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの製造方法を示す流れ図である。前記製造方法は次のステップを含む。
（ａ）所定の結晶方向のＳｉＧｅＯＩパッドを選択する。
前記ステップ（ａ）において、ＳｉＧｅＯＩパッドを採用する原因は固体プラズマアンテナに良好なマイクロ波の特性に付与する必要があるからである。固体プラズマｐｉｎダイオードはその要求を満たすため、良好な隔離特性と電荷キャリアすなわち固体プラズマの限定能力を具備する必要がある。ＳｉＧｅＯＩパッドはＳｉＧｅＯＩパッドと隔離槽によりｐｉｎ隔離区域を容易に形成し、二酸化ケイ素（ＳｉＯ２）は電荷キャリアすなわち固体プラズマを上層ＳｉＧｅ中に集中させることができるので、ＳｉＧｅＯＩを固体プラズマｐｉｎダイオードプラズマのパッドとして用いることが好ましい。ＳｉＧｅ材料の電荷キャリアの移動度（ｍｏｂｉｌｉｔｙ）が大きいので、部品の性能を向上させることができる。
（ｂ）前記ＳｉＧｅ表面に第一保護層を形成する。
（ｃ）フォトエッチング工程により前記第一保護層上に第一隔離区域パタンを形成する。
（ｄ）乾式エッチング工程により前記第一隔離区域パタンの所定の区域の前記第一保護層と前記パッドをエッチングすることにより隔離槽を形成し、前記隔離槽の深さは前記パッドの上層ＳｉＧｅの厚さより大きいか或いは等しく、前記隔離槽の深さは上層ＳｉＧｅの厚さより大きいか或いは等しいことにより、次の槽中の二酸化ケイ素（ＳｉＯ２）とパッドの酸化層の接続を確保し、完全な絶縁隔離を形成することができる。
（ｅ）前記隔離槽を充填することにより前記プラズマｐｉｎダイオードの隔離区域を形成し、前記隔離槽を充填する材料は二酸化ケイ素（ＳｉＯ２）であることができる。
（ｆ）前記パッドをエッチングすることによりＰ型チェンネルとＮ型チェンネルを形成し、Ｐ型チェンネルとＮ型チェンネルの深さはパッドの上層ＳｉＧｅの厚さより小さい。
（ｇ）前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填し、パッドの上層ＳｉＧｅにイオンを注入することによりＰ型アクティブリージョン（Ａｃｔｉｖｅ ｒｅｇｉｏｎ）とＮ型アクティブリージョンを形成する。
（ｈ）パッド上にリードワイヤ（ｌｅａｄ ｗｉｒｅ）を形成することにより異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造を実施する。
（ａ）所定の結晶方向のＳｉＧｅＯＩパッドを選択する。
前記ステップ（ａ）において、ＳｉＧｅＯＩパッドを採用する原因は固体プラズマアンテナに良好なマイクロ波の特性に付与する必要があるからである。固体プラズマｐｉｎダイオードはその要求を満たすため、良好な隔離特性と電荷キャリアすなわち固体プラズマの限定能力を具備する必要がある。ＳｉＧｅＯＩパッドはＳｉＧｅＯＩパッドと隔離槽によりｐｉｎ隔離区域を容易に形成し、二酸化ケイ素（ＳｉＯ２）は電荷キャリアすなわち固体プラズマを上層ＳｉＧｅ中に集中させることができるので、ＳｉＧｅＯＩを固体プラズマｐｉｎダイオードプラズマのパッドとして用いることが好ましい。ＳｉＧｅ材料の電荷キャリアの移動度（ｍｏｂｉｌｉｔｙ）が大きいので、部品の性能を向上させることができる。
（ｂ）前記ＳｉＧｅ表面に第一保護層を形成する。
（ｃ）フォトエッチング工程により前記第一保護層上に第一隔離区域パタンを形成する。
（ｄ）乾式エッチング工程により前記第一隔離区域パタンの所定の区域の前記第一保護層と前記パッドをエッチングすることにより隔離槽を形成し、前記隔離槽の深さは前記パッドの上層ＳｉＧｅの厚さより大きいか或いは等しく、前記隔離槽の深さは上層ＳｉＧｅの厚さより大きいか或いは等しいことにより、次の槽中の二酸化ケイ素（ＳｉＯ２）とパッドの酸化層の接続を確保し、完全な絶縁隔離を形成することができる。
（ｅ）前記隔離槽を充填することにより前記プラズマｐｉｎダイオードの隔離区域を形成し、前記隔離槽を充填する材料は二酸化ケイ素（ＳｉＯ２）であることができる。
（ｆ）前記パッドをエッチングすることによりＰ型チェンネルとＮ型チェンネルを形成し、Ｐ型チェンネルとＮ型チェンネルの深さはパッドの上層ＳｉＧｅの厚さより小さい。
（ｇ）前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填し、パッドの上層ＳｉＧｅにイオンを注入することによりＰ型アクティブリージョン（Ａｃｔｉｖｅ ｒｅｇｉｏｎ）とＮ型アクティブリージョンを形成する。
（ｈ）パッド上にリードワイヤ（ｌｅａｄ ｗｉｒｅ）を形成することにより異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造を実施する。
前記実施例において、前記第一保護層は第一二酸化ケイ素層と第一窒化ケイ素層を含み、前記ステップ（ｂ）は、
（ｂ１）前記ＳｉＧｅ層の表面に二酸化ケイ素を形成することにより第一二酸化ケイ素層を形成するステップと、
（ｂ２）前記第一二酸化ケイ素層の表面に窒化ケイ素を形成する第一窒化ケイ素層を形成するステップとを含む。
そのステップを実施する利点は、二酸化ケイ素（ＳｉＯ２）のルーズ（ｌｏｏｓｅ）特性により窒化ケイ素（ＳｉＮ）の応力を除去し、その応力が上層ＳｉＧｅに伝達されることを防止し、上層ＳｉＧｅの性能の安定性を確保することができることにある。乾式エッチングをするとき窒化ケイ素（ＳｉＮ）とＳｉＧｅの選択比が高いので、乾式エッチングをするとき窒化ケイ素（ＳｉＮ）をマスクとして用いることにより工程を容易にすることができる。注意されたいことは、本発明において保護層の層数と保護層の材料を限定せず、保護層を形成できるものであればいずれでもよい。
（ｂ１）前記ＳｉＧｅ層の表面に二酸化ケイ素を形成することにより第一二酸化ケイ素層を形成するステップと、
（ｂ２）前記第一二酸化ケイ素層の表面に窒化ケイ素を形成する第一窒化ケイ素層を形成するステップとを含む。
そのステップを実施する利点は、二酸化ケイ素（ＳｉＯ２）のルーズ（ｌｏｏｓｅ）特性により窒化ケイ素（ＳｉＮ）の応力を除去し、その応力が上層ＳｉＧｅに伝達されることを防止し、上層ＳｉＧｅの性能の安定性を確保することができることにある。乾式エッチングをするとき窒化ケイ素（ＳｉＮ）とＳｉＧｅの選択比が高いので、乾式エッチングをするとき窒化ケイ素（ＳｉＮ）をマスクとして用いることにより工程を容易にすることができる。注意されたいことは、本発明において保護層の層数と保護層の材料を限定せず、保護層を形成できるものであればいずれでもよい。
前記実施例において、前記ステップ（ｆ）は、
（ｆ１）前記パッドの表面に第二保護層を形成するステップと、
（ｆ２）フォトエッチング工程により前記第二保護層上に第二隔離区域パタンを形成するステップと、
（ｆ３）乾式エッチング工程により前記第二隔離区域パタンの所定の区域において前記第二保護層と前記パッドをエッチングすることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルを形成するステップとを含む。
（ｆ１）前記パッドの表面に第二保護層を形成するステップと、
（ｆ２）フォトエッチング工程により前記第二保護層上に第二隔離区域パタンを形成するステップと、
（ｆ３）乾式エッチング工程により前記第二隔離区域パタンの所定の区域において前記第二保護層と前記パッドをエッチングすることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルを形成するステップとを含む。
Ｐ型チェンネルとＮ型チェンネルの深さは第二保護層の厚さより大きいか或いは第二保護層とパッドの上層ＳｉＧｅの厚さの合計より小さい。好ましくは、前記Ｐ型チェンネルとＮ型チェンネルの底部からパッドの上層ＳｉＧｅの底部までの距離は０．５マイクロメートル〜３０マイクロメートルであり、深いチェンネルを形成することにより、Ｐ型アクティブリージョンとＮ型アクティブリージョンを形成するとき不純物が均等に配列され、かつドーピング濃度が高いＰおよびＮ区域とＰｉおよびＮｉジャンクションを形成し、かつｉ区域のプラズマの濃度を向上させることができる。
前記実施例において、前記第二保護層は第二二酸化ケイ素層と第二窒化ケイ素層を含み、前記ステップ（ｆ１）は、
（ｆ１１）前記パッドの表面に二酸化ケイ素を形成することにより第二二酸化ケイ素層を形成するステップと、
（ｆ１２）前記第二二酸化ケイ素層の表面に窒化ケイ素を形成することにより第二窒化ケイ素層を形成するステップとを含む。
第二保護層の利点は第一保護層の役割と類似しているので、ここでは再び説明しない。
（ｆ１１）前記パッドの表面に二酸化ケイ素を形成することにより第二二酸化ケイ素層を形成するステップと、
（ｆ１２）前記第二二酸化ケイ素層の表面に窒化ケイ素を形成することにより第二窒化ケイ素層を形成するステップとを含む。
第二保護層の利点は第一保護層の役割と類似しているので、ここでは再び説明しない。
前記実施例において、前記ステップ（ｇ）は、
（ｇ１）前記Ｐ型チェンネルと前記Ｎ型チェンネルを酸化させることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁に酸化層を形成するステップと、
（ｇ２）湿式エッチング工程により前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁の酸化層をエッチングすることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁の平坦化を実施するステップとを更に含む。
そのステップ（ｇ２）を実施する場合、チェンネルの内壁に形成された突起により電場集中区域が形成され、ＰｉおよびＮｉジャンクションがブレークダウン（ｂｒｅａｋｄｏｗｎ）されることを防止することができる。
前記ステップ（ｇ）は（ｇ３）すなわち前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填させるステップを更に含む。
（ｇ１）前記Ｐ型チェンネルと前記Ｎ型チェンネルを酸化させることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁に酸化層を形成するステップと、
（ｇ２）湿式エッチング工程により前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁の酸化層をエッチングすることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁の平坦化を実施するステップとを更に含む。
そのステップ（ｇ２）を実施する場合、チェンネルの内壁に形成された突起により電場集中区域が形成され、ＰｉおよびＮｉジャンクションがブレークダウン（ｂｒｅａｋｄｏｗｎ）されることを防止することができる。
前記ステップ（ｇ）は（ｇ３）すなわち前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填させるステップを更に含む。
前記実施例において、前記ステップ（ｇ３）は、
（ｇ３１）多結晶ケイ素により前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填させるステップを含む。
Ｉ区域はＳｉＧｅであることにより、電荷キャリアの移動度は高くなり、バンドギャップ（Ｂａｎｄ ｇａｐ）の幅は狭くなり、Ｐ、Ｎ区域に多結晶ケイ素を注入することによりヘテロ接合構造（ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ）を形成し、ケイ素材料のバンドギャップはＳｉＧｅより広いことにより、高い注入の比率を獲得し、部品の性能を向上させることができる。
前記ステップ（ｇ３）は、
（ｇ３２）前記パッドの平坦化を実施した後、前記パッド上に多結晶ケイ素層を形成するステップと、
（ｇ３３）フォトエッチングにより多結晶ケイ素層をエッチングし、ゴム粒子を注入する方法により前記Ｐ型チェンネルと前記Ｎ型チェンネルが位置している個所にＰ型不純物とＮ型不純物を注入することによりＰ型アクティブリージョンとＮ型アクティブリージョンを形成するとともにＰ型接触区とＮ型接触区を形成するステップと、
（ｇ３４）フォトエッチングでマスクを除去するステップと、
（ｇ３５）湿式エッチングにより前記Ｐ型接触区と前記Ｎ型接触区以外の前記多結晶ケイ素層を除去するステップとを更に含む。
（ｇ３１）多結晶ケイ素により前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填させるステップを含む。
Ｉ区域はＳｉＧｅであることにより、電荷キャリアの移動度は高くなり、バンドギャップ（Ｂａｎｄ ｇａｐ）の幅は狭くなり、Ｐ、Ｎ区域に多結晶ケイ素を注入することによりヘテロ接合構造（ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ）を形成し、ケイ素材料のバンドギャップはＳｉＧｅより広いことにより、高い注入の比率を獲得し、部品の性能を向上させることができる。
前記ステップ（ｇ３）は、
（ｇ３２）前記パッドの平坦化を実施した後、前記パッド上に多結晶ケイ素層を形成するステップと、
（ｇ３３）フォトエッチングにより多結晶ケイ素層をエッチングし、ゴム粒子を注入する方法により前記Ｐ型チェンネルと前記Ｎ型チェンネルが位置している個所にＰ型不純物とＮ型不純物を注入することによりＰ型アクティブリージョンとＮ型アクティブリージョンを形成するとともにＰ型接触区とＮ型接触区を形成するステップと、
（ｇ３４）フォトエッチングでマスクを除去するステップと、
（ｇ３５）湿式エッチングにより前記Ｐ型接触区と前記Ｎ型接触区以外の前記多結晶ケイ素層を除去するステップとを更に含む。
前記実施例において、前記ステップ（ｈ）は、
（ｈ１）前記パッド上に二酸化ケイ素を形成するステップと、
（ｈ２）アニーリング（ａｎｎｅａｌｉｎｇ）工程により前記アクティブリージョン中の不純物をアクティベーション（ａｃｔｉｖａｔｉｏｎ）させるステップと、
（ｈ３）前記Ｐ型接触区と前記Ｎ型接触区にリードワイヤ孔をエッチングすることによりリードワイヤを形成するステップと、
（ｈ４）鈍化処理をし、フォトエッチングによりＰＡＤをエッチングするとともに接続させるステップとを含み、それらにより前記異質ＳｉＧｅ基プラズマｐｉｎダイオード組を製造する。
（ｈ１）前記パッド上に二酸化ケイ素を形成するステップと、
（ｈ２）アニーリング（ａｎｎｅａｌｉｎｇ）工程により前記アクティブリージョン中の不純物をアクティベーション（ａｃｔｉｖａｔｉｏｎ）させるステップと、
（ｈ３）前記Ｐ型接触区と前記Ｎ型接触区にリードワイヤ孔をエッチングすることによりリードワイヤを形成するステップと、
（ｈ４）鈍化処理をし、フォトエッチングによりＰＡＤをエッチングするとともに接続させるステップとを含み、それらにより前記異質ＳｉＧｅ基プラズマｐｉｎダイオード組を製造する。
前記実施例において、図１を再び参照すると、前記ｐｉｎダイオードアンテナアーム（２）、前記第一ｐｉｎダイオードスリーブ（３）、前記第二ｐｉｎダイオードスリーブ（４）および前記直流オフセットライン（９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９）は前記半導体基板（１）上にそれぞれ形成される。前記ｐｉｎダイオードアンテナアーム（２）と前記第一ｐｉｎダイオードスリーブ（３）および前記第二ｐｉｎダイオードスリーブ（４）は前記同軸フィーダー線（５）により接続され、前記同軸フィーダー線（５）の内線（７）は前記前記ｐｉｎダイオードアンテナアーム（２）に接続され、前記同軸フィーダー線（５）の外部導体（８）は前記第一ｐｉｎダイオードスリーブ（３）と前記第二ｐｉｎダイオードスリーブ（４）に接続される。
前記ｐｉｎダイオードアンテナアーム（２）は直列に接続されるｐｉｎダイオード組（ｗ１、ｗ２、ｗ３）を含み、前記第一ｐｉｎダイオードスリーブ（３）は直列に接続されるｐｉｎダイオード組（ｗ４、ｗ５、ｗ６）を含み、前記第二ｐｉｎダイオードスリーブ（４）は直列に接続されるｐｉｎダイオード組（ｗ７、ｗ８、ｗ９）を含み、各前記ｐｉｎダイオード組（ｗ１、ｗ２、ｗ３、ｗ４、ｗ５、ｗ６、ｗ７、ｗ８、ｗ９）は所定の前記直流オフセットライン（９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９）により直流オフセットに接続される。
前記実施例により図３と図４を参照する。図３は本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの構造を示す図であり、図４は本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオード組の構造を示す図である。前記ｐｉｎダイオード組（ｗ１、ｗ２、ｗ３、ｗ４、ｗ５、ｗ６、ｗ７、ｗ８、ｗ９）はｐｉｎダイオードを含み、前記ｐｉｎダイオードは、Ｐ＋区域（２７）、Ｎ＋区域（２６）、イントリンシック・リージョン（２２）、Ｐ＋接触区（２３）およびＮ＋接触区（２４）を含む。前記Ｐ＋接触区（２３）は前記Ｐ＋区域（２７）と直流電源の正極にそれぞれ接続され、前記Ｎ＋接触区（２４）は前記Ｎ＋区域（２６）と直流電源の負極にそれぞれ接続される。
前記実施例において、前記Ｐ＋区域（２７）と前記Ｎ＋区域（２６）のドーピング濃度は０．５×１０２０〜５×１０２０ｃｍ−３である。
本発明に係る異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造方法により次の発明の効果を奏することができる。
（１）ｐｉｎダイオードはＳｉＧｅ材料を用い、その材料は電荷キャリアの移動度が大きくかつ電荷キャリアの寿命が長い特性を有しているので、ｐｉｎダイオードの固体プラズマの濃度を有効に向上させることができる。
（２）ｐｉｎダイオードはヘテロ接合構造を採用し、Ｉ区域はＳｉＧｅであることにより電荷キャリアの移動度は高くなり、バンドギャップの幅は狭くなり、Ｐ、Ｎ区域に多結晶ケイ素を注入することによりヘテロ接合構造を形成し、ケイ素材料のバンドギャップはＳｉＧｅより広いことにより高い注入の比率を獲得し、部品の性能を向上させることができる。
（３）ｐｉｎダイオードはエッチング槽内の媒体の隔離効果により部品のブレークダウン電圧を向上させ、漏出電流が部品の性能に影響を与えることを抑制することができる。
（１）ｐｉｎダイオードはＳｉＧｅ材料を用い、その材料は電荷キャリアの移動度が大きくかつ電荷キャリアの寿命が長い特性を有しているので、ｐｉｎダイオードの固体プラズマの濃度を有効に向上させることができる。
（２）ｐｉｎダイオードはヘテロ接合構造を採用し、Ｉ区域はＳｉＧｅであることにより電荷キャリアの移動度は高くなり、バンドギャップの幅は狭くなり、Ｐ、Ｎ区域に多結晶ケイ素を注入することによりヘテロ接合構造を形成し、ケイ素材料のバンドギャップはＳｉＧｅより広いことにより高い注入の比率を獲得し、部品の性能を向上させることができる。
（３）ｐｉｎダイオードはエッチング槽内の媒体の隔離効果により部品のブレークダウン電圧を向上させ、漏出電流が部品の性能に影響を与えることを抑制することができる。
図５ａ〜図５ｒを参照すると、図５ａ〜図５ｒは本発明の実施例に係る異質ＳｉＧｅ基プラズマｐｉｎダイオードの他の製造方法を示す図である。前記実施例によりチェンネルの長さが２２ｎｍである（固体プラズマ区域の長さは１００マイクロメートルである）固体プラズマｐｉｎダイオードを製造することを例として説明する。その製造方法は次のステップを含む。
ステップ１はパッド材料を製造するステップである。
（１ａ）図５ａに示すとおり、（１００）結晶方向のＳｉＧｅＯＩパッド１０１を選択し、そのドーピングタイプはＰ型であり、ドーピング濃度は１０１４ｃｍ−３であり、上層ＳｉＧｅの厚さは５０μｍである。
（１ｂ）図５ｂに示すとおり、化学気相成長（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）方法によりＳｉＧｅ層上に厚さが４０μｍである第一ＳｉＯ２層２０１を堆積させる。
（１ｃ）化学気相成長方法によりパッド上に厚さが２μｍである第一Ｓｉ３Ｎ４／ＳｉＮ層２０２を堆積させる。
ステップ１はパッド材料を製造するステップである。
（１ａ）図５ａに示すとおり、（１００）結晶方向のＳｉＧｅＯＩパッド１０１を選択し、そのドーピングタイプはＰ型であり、ドーピング濃度は１０１４ｃｍ−３であり、上層ＳｉＧｅの厚さは５０μｍである。
（１ｂ）図５ｂに示すとおり、化学気相成長（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）方法によりＳｉＧｅ層上に厚さが４０μｍである第一ＳｉＯ２層２０１を堆積させる。
（１ｃ）化学気相成長方法によりパッド上に厚さが２μｍである第一Ｓｉ３Ｎ４／ＳｉＮ層２０２を堆積させる。
ステップ２は隔離を製造するステップである。
（２ａ）図５ｃに示すとおり、エッチング工程により前記保護層上に隔離区域を形成し、湿式エッチングにより前記隔離区域の第一Ｓｉ３Ｎ４／ＳｉＮ層２０２をエッチングすることにより隔離区域パタンを形成し、乾式エッチングにより隔離区域に幅が５μｍでありかつ深さが５０μｍである深い隔離槽３０１を形成する。
（２ｂ）図５ｄに示すとおり、ＣＶＤ方法でＳｉＯ２４０１を堆積させることにより深い隔離槽３０１を充填する。
（２ｃ）図５ｅに示すとおり、化学機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）方法により表面上の第一Ｓｉ３Ｎ４／ＳｉＮ層２０２と第一ＳｉＯ２層２０１を除去することによりパッドの平坦化を実施する。
（２ａ）図５ｃに示すとおり、エッチング工程により前記保護層上に隔離区域を形成し、湿式エッチングにより前記隔離区域の第一Ｓｉ３Ｎ４／ＳｉＮ層２０２をエッチングすることにより隔離区域パタンを形成し、乾式エッチングにより隔離区域に幅が５μｍでありかつ深さが５０μｍである深い隔離槽３０１を形成する。
（２ｂ）図５ｄに示すとおり、ＣＶＤ方法でＳｉＯ２４０１を堆積させることにより深い隔離槽３０１を充填する。
（２ｃ）図５ｅに示すとおり、化学機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）方法により表面上の第一Ｓｉ３Ｎ４／ＳｉＮ層２０２と第一ＳｉＯ２層２０１を除去することによりパッドの平坦化を実施する。
ステップ３はＰ、Ｎ区域の深い槽を形成するステップである。
（３ａ）図５ｆに示すとおり、ＣＶＤ方法によりパッド上に二層の材料を堆積させ、第一層は厚さが３００ｎｍである第二ＳｉＯ２層６０１であり、第二層は厚さが５００ｎｍである第二Ｓｉ３Ｎ４／ＳｉＮ層６０２である。
（３ｂ）図５ｇに示すとおり、Ｐ、Ｎ区域の深い槽をエッチングし、湿式エッチングによりＰ、Ｎ区域の第二Ｓｉ３Ｎ４／ＳｉＮ層６０２と第二ＳｉＯ２層６０１をエッチングすることによりＰ、Ｎ区域のパタンを形成し、乾式エッチングによりＰ、Ｎ区域に幅が４μｍでありかつ深さが５μｍである深い槽７０１を形成し、Ｐ、Ｎ区域の槽の長さはいろいろなアンテナの状況により決められる。
（３ｃ）図５ｈに示すとおり、８５０℃下において高温処理を１０分間実施することにより酸化槽の内壁に酸化層８０１を形成し、それによりＰ、Ｎ区域の槽内の平坦化を実施する。
（３ｄ）図５ｉに示すとおり、湿式エッチング工程によりＰ、Ｎ区域の槽内の酸化層８０１を除去する。
（３ａ）図５ｆに示すとおり、ＣＶＤ方法によりパッド上に二層の材料を堆積させ、第一層は厚さが３００ｎｍである第二ＳｉＯ２層６０１であり、第二層は厚さが５００ｎｍである第二Ｓｉ３Ｎ４／ＳｉＮ層６０２である。
（３ｂ）図５ｇに示すとおり、Ｐ、Ｎ区域の深い槽をエッチングし、湿式エッチングによりＰ、Ｎ区域の第二Ｓｉ３Ｎ４／ＳｉＮ層６０２と第二ＳｉＯ２層６０１をエッチングすることによりＰ、Ｎ区域のパタンを形成し、乾式エッチングによりＰ、Ｎ区域に幅が４μｍでありかつ深さが５μｍである深い槽７０１を形成し、Ｐ、Ｎ区域の槽の長さはいろいろなアンテナの状況により決められる。
（３ｃ）図５ｈに示すとおり、８５０℃下において高温処理を１０分間実施することにより酸化槽の内壁に酸化層８０１を形成し、それによりＰ、Ｎ区域の槽内の平坦化を実施する。
（３ｄ）図５ｉに示すとおり、湿式エッチング工程によりＰ、Ｎ区域の槽内の酸化層８０１を除去する。
ステップ４はＰ、Ｎ接触区を形成するステップである。
（４ａ）図５ｊに示すとおり、ＣＶＤ方法によりＰ、Ｎ区域の槽内に多結晶ケイ素１００１を堆積させることによりチャンネルを充填する。
（４ｂ）図５ｋに示すとおり、ＣＭＰにより表面の多結晶ケイ素１００１と第二Ｓｉ３Ｎ４／ＳｉＮ層６０２を除去することにより表面の平坦化を実施する。
（４ｃ）図５ｌに示すとおり、ＣＶＤ方法により表面に多結晶ケイ素１２０１を堆積させ、その厚さは２００〜５００ｎｍである。
（４ｄ）図５ｍに示すとおり、フォトエッチングによりＰ区域のアクティブリージョンををエッチングし、ゴム粒子を注入する方法によりｐ＋注入をすることによりＰ区域のアクティブリージョンのドーピング濃度を０．５×１０２０ｃｍ−３にし、フォトエッチングでマスクを除去することによりＰ接触区１３０１を形成する。
（４ｅ）フォトエッチングによりＮ区域のアクティブリージョンををエッチングし、ゴム粒子を注入する方法によりｎ＋注入をすることによりＮ区域のアクティブリージョンのドーピング濃度を０．５×１０２０ｃｍ−３にし、フォトエッチングでマスクを除去することによりＮ接触区１３０２を形成する。
（４ｆ）図５ｎに示すとおり、湿式エッチングによりＰ、Ｎ接触区以外の多結晶ケイ素１２０１をエッチングすることによりＰ、Ｎ接触区を形成する。
（４ｇ）図５ｏに示すとおり、ＣＶＤ方法により表面にＳｉＯ２１５０１を形成し、その厚さは８００ｎｍである。
（４ｈ）１０００℃下においてアニーリングを１分間実施することによりイオンによって注入される不純物をアクティベーションさせ、多結晶ケイ素中の不純物を移動させる。
（４ａ）図５ｊに示すとおり、ＣＶＤ方法によりＰ、Ｎ区域の槽内に多結晶ケイ素１００１を堆積させることによりチャンネルを充填する。
（４ｂ）図５ｋに示すとおり、ＣＭＰにより表面の多結晶ケイ素１００１と第二Ｓｉ３Ｎ４／ＳｉＮ層６０２を除去することにより表面の平坦化を実施する。
（４ｃ）図５ｌに示すとおり、ＣＶＤ方法により表面に多結晶ケイ素１２０１を堆積させ、その厚さは２００〜５００ｎｍである。
（４ｄ）図５ｍに示すとおり、フォトエッチングによりＰ区域のアクティブリージョンををエッチングし、ゴム粒子を注入する方法によりｐ＋注入をすることによりＰ区域のアクティブリージョンのドーピング濃度を０．５×１０２０ｃｍ−３にし、フォトエッチングでマスクを除去することによりＰ接触区１３０１を形成する。
（４ｅ）フォトエッチングによりＮ区域のアクティブリージョンををエッチングし、ゴム粒子を注入する方法によりｎ＋注入をすることによりＮ区域のアクティブリージョンのドーピング濃度を０．５×１０２０ｃｍ−３にし、フォトエッチングでマスクを除去することによりＮ接触区１３０２を形成する。
（４ｆ）図５ｎに示すとおり、湿式エッチングによりＰ、Ｎ接触区以外の多結晶ケイ素１２０１をエッチングすることによりＰ、Ｎ接触区を形成する。
（４ｇ）図５ｏに示すとおり、ＣＶＤ方法により表面にＳｉＯ２１５０１を形成し、その厚さは８００ｎｍである。
（４ｈ）１０００℃下においてアニーリングを１分間実施することによりイオンによって注入される不純物をアクティベーションさせ、多結晶ケイ素中の不純物を移動させる。
ステップ５はＰＩＮダイオードを構成するステップである。
（５ａ）図５ｐに示すとおり、フォトエッチングによりＰ、Ｎ接触区にリードワイヤ孔１６０１を形成する。
（５ｂ）図５ｑに示すとおり、パッドの表面に金属をスパッタ（ｓｐａｔｔｅｒ）し、７５０℃により合金で金属シリサイド１７０１を形成し、表面の金属をエッチングする。
（５ｃ）パッドの表面に金属をスパッタし、リードワイヤをエッチングする。
（５ｄ）図５ｒに示すとおり、Ｓｉ３Ｎ４／ＳｉＮを堆積させることにより鈍化層１８０１を形成し、フォトエッチングによりＰＡＤをエッチングすることによりＰＩＮダイオードを形成し、そのダイオードを固体プラズマアンテナの製造材料として用いる。
（５ａ）図５ｐに示すとおり、フォトエッチングによりＰ、Ｎ接触区にリードワイヤ孔１６０１を形成する。
（５ｂ）図５ｑに示すとおり、パッドの表面に金属をスパッタ（ｓｐａｔｔｅｒ）し、７５０℃により合金で金属シリサイド１７０１を形成し、表面の金属をエッチングする。
（５ｃ）パッドの表面に金属をスパッタし、リードワイヤをエッチングする。
（５ｄ）図５ｒに示すとおり、Ｓｉ３Ｎ４／ＳｉＮを堆積させることにより鈍化層１８０１を形成し、フォトエッチングによりＰＡＤをエッチングすることによりＰＩＮダイオードを形成し、そのダイオードを固体プラズマアンテナの製造材料として用いる。
前記実施例に説明してきた前記各工程のパラメーターは本発明の例示にすぎないものであるため、本技術分野の技術者は常用の技術により前記パラメーターを適当に変化させることができ、そのような変化があっても本発明に含まれることはもちろんである。
本発明において製造した固体プラズマのリファクタリングが可能なアンテナに用いられるｐｉｎダイオードにより次の発明の効果を奏することができる。まず、ＳｉＧｅ材料を用い、その材料は電荷キャリアの移動度が大きくかつ電荷キャリアの寿命が長い特性を有しているので、ｐｉｎダイオードの固体プラズマの濃度を有効に向上させることができる。また、異質ＳｉＧｅ基プラズマｐｉｎダイオードのＰ区域とＮ区域はエッチング槽によりエッチングされる多結晶ケイ素結合工程を採用し、前記工程により変形されたＰｉおよびＮｉジャンクションを獲得し、かつＰｉジャンクションとＮｉジャンクションの深さを有効に向上させ、固体プラズマの濃度と分布を容易に制御し、性能が高いプラズマアンテナを製造することができる。最後に、本発明において製造した固体プラズマのリファクタリングが可能なアンテナに用いられるｐｉｎダイオードｐｉｎダイオードはエッチング槽内の媒体の隔離効果により部品のブレークダウン電圧を向上させ、漏出電流が部品の性能に影響を与えることを抑制することができる。
図６を参照すると、図６は本発明の実施例に係る他の異質ＳｉＧｅ基プラズマｐｉｎダイオードの構造を示す図である。前記異質ＳｉＧｅ基プラズマｐｉｎダイオードは前記図２に示される製造方法により製造される。具体的に、前記異質ＳｉＧｅ基プラズマｐｉｎダイオードはＳｉＧｅＯＩパッド３０１上に形成され、かつｐｉｎダイオードのＰ区域３０４と、Ｎ区域３０５と、前記Ｐ区域３０４と前記Ｎ区域３０５との間に横方向に位置しているＩ区域とはいずれも、前記パッドの上層ＳｉＧｅ３０２内に位置している。前記ｐｉｎダイオードはＳＴＩ槽により隔離される。すなわち前記Ｐ区域３０４と前記Ｎ区域３０５の外側には隔離槽３０３が１つずつ設けられ、前記隔離槽３０３の深さは上層ＳｉＧｅの深さより大きいか或いは等しい。
以上、具体的な例を挙げることにより本発明の固体プラズマｐｉｎダイオードおよびその製造方法の原理および実施方法を詳細に説明してきたが、前記実施例は本発明の方法および重要な要旨を説明する例示にしか過ぎないものである。この技術分野の技術者は発明の要旨により本発明の応用範囲を自由に変更することができ、そのような変更等があっても本発明に含まれることは勿論である。すなわち本発明は下記実施例の構成にのみ限定されるものではなく、本発明の範囲は特許請求の範囲が定めた範囲を基準とする。
本発明の実施例において、プラズマｐｉｎダイオードに異質ジャンクションを採用することにより電荷キャリアの注入の効率と電流を向上させることができるので、異質ＳｉＧｅ基プラズマｐｉｎダイオードの性能は同質プラズマｐｉｎダイオードより優れている。また、本発明の実施例において、固体プラズマのリファクタリングが可能なアンテナに応用されるプラズマｐｉｎダイオードはエッチングによって形成された深い槽により媒体を隔離する方法を採用するので、部品のブレークダウン電圧を向上させ、漏出電流が部品の性能に影響を与えることを抑制することができる。従来の技術において、固定プラズマｐｉｎダイオードのＰ区域とＮ区域を形成するとき、いずれも注入方法を採用するので、注入量が多く、エネルギーの消耗が大きく、設備に対する要求が高く、現在の工程を容易に兼用することができないという欠点を有している。拡散方法を採用することによりジャンクションの深さを深くすることができるが、Ｐ区域とＮ区域の面積が大きく、集合性が低く、ドーピング濃度の均等性がよくない問題を招来するおそれがあるので、ｐｉｎダイオードの電子性能に影響を与え、固体プラズマ濃度と分布を容易に制御することができない。
Claims (10)
- スリーブアンテナの異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造方法であって、前記プラズマｐｉｎダイオード組はスリーブアンテナの製造に用いられ、前記スリーブアンテナは、半導体基板、ｐｉｎダイオードアンテナアーム、第一ｐｉｎダイオードスリーブ、第二ｐｉｎダイオードスリーブ、同軸フィーダー線、直流オフセットラインを含み、前記製造方法は、
（ａ）所定の結晶方向のＳｉＧｅＯＩパッドを選択するステップと、
（ｂ）前記ＳｉＧｅ表面に第一保護層を形成するステップと、
（ｃ）フォトエッチング工程により前記第一保護層上に第一隔離区域パタンを形成するステップと、
（ｄ）乾式エッチング工程により前記第一隔離区域パタンの所定の区域の前記第一保護層と前記パッドをエッチングすることにより隔離槽を形成し、前記隔離槽の深さを前記パッドの上層ＳｉＧｅの厚さより大きくするか或いは等しくするステップと、
（ｅ）前記隔離槽を充填することにより前記プラズマｐｉｎダイオードの隔離区域を形成するステップと
（ｆ）前記パッドをエッチングすることによりＰ型チェンネルとＮ型チェンネルを形成し、Ｐ型チェンネルとＮ型チェンネルの深さをパッドの上層ＳｉＧｅの厚さより小さくするステップと、
（ｇ）前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填し、パッドの上層ＳｉＧｅにイオンを注入することによりＰ型アクティブリージョンとＮ型アクティブリージョンを形成するステップと、
（ｈ）パッド上にリードワイヤを形成することにより異質ＳｉＧｅ基プラズマｐｉｎダイオード組を製造するステップと、を含むことを特徴とするスリーブアンテナの異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造方法。 - 前記第一保護層は第一二酸化ケイ素層と第一窒化ケイ素層を含み、前記ステップ（ｂ）は、
（ｂ１）前記ＳｉＧｅ層の表面に二酸化ケイ素を形成することにより第一二酸化ケイ素層を形成するステップと、
（ｂ２）前記第一二酸化ケイ素層の表面に窒化ケイ素を形成する第一窒化ケイ素層を形成するステップと、を含むことを特徴とする請求項１に記載の製造方法。 - 前記ステップ（ｆ）は、
（ｆ１）前記パッドの表面に第二保護層を形成するステップと、
（ｆ２）フォトエッチング工程により前記第二保護層上に第二隔離区域パタンを形成するステップと、
（ｆ３）乾式エッチング工程により前記第二隔離区域パタンの所定の区域において前記第二保護層と前記パッドをエッチングすることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルを形成するステップとを含むことを特徴とする請求項１に記載の製造方法。 - 前記第二保護層は第二二酸化ケイ素層と第二窒化ケイ素層を含み、前記ステップ（ｆ１）は、
（ｆ１１）前記パッドの表面に二酸化ケイ素を形成することにより第二二酸化ケイ素層を形成するステップと、
（ｆ１２）前記第二二酸化ケイ素層の表面に窒化ケイ素を形成することにより第二窒化ケイ素層を形成するステップと、を含むことを特徴とする請求項３に記載の製造方法。 - 前記ステップ（ｇ）は、
（ｇ１）前記Ｐ型チェンネルと前記Ｎ型チェンネルを酸化させることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁に酸化層を形成するステップと、
（ｇ２）湿式エッチング工程により前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁の酸化層をエッチングすることにより前記Ｐ型チェンネルと前記Ｎ型チェンネルの内壁の平坦化を実施するステップと、
（ｇ３）前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填させるステップとを含むことを特徴とする請求項１に記載の製造方法。 - 前記ステップ（ｇ３）は、
（ｇ３１）多結晶ケイ素により前記Ｐ型チェンネルと前記Ｎ型チェンネルを充填させるステップと
（ｇ３２）前記パッドの平坦化を実施した後、前記パッド上に多結晶ケイ素層を形成するステップと、
（ｇ３３）フォトエッチングにより多結晶ケイ素層をエッチングし、ゴム粒子を注入する方法により前記Ｐ型チェンネルと前記Ｎ型チェンネルが位置している個所にＰ型不純物とＮ型不純物を注入することによりＰ型アクティブリージョンとＮ型アクティブリージョンを形成するとともにＰ型接触区とＮ型接触区を形成するステップと、
（ｇ３４）フォトエッチングでマスクを除去するステップと、
（ｇ３５）湿式エッチングにより前記Ｐ型接触区と前記Ｎ型接触区以外の前記多結晶ケイ素層を除去するステップとを含むことを特徴とする請求項５に記載の製造方法。 - 前記ステップ（ｈ）は、
（ｈ１）前記パッド上に二酸化ケイ素を形成するステップと、
（ｈ２）アニーリング工程により前記アクティブリージョン中の不純物をアクティベーションさせるステップと、
（ｈ３）前記Ｐ型接触区と前記Ｎ型接触区にリードワイヤ孔をエッチングすることによりリードワイヤを形成するステップと、
（ｈ４）鈍化処理をし、フォトエッチングによりＰＡＤをエッチングするとともに接続させ、それらにより前記異質ＳｉＧｅ基プラズマｐｉｎダイオード組を製造するステップとを含むことを特徴とする請求項１に記載の製造方法。 - 前記ｐｉｎダイオードアンテナアーム、前記第一ｐｉｎダイオードスリーブ、前記第二ｐｉｎダイオードスリーブおよび前記直流オフセットラインは前記半導体基板上にそれぞれ形成され、前記ｐｉｎダイオードアンテナアームと前記第一ｐｉｎダイオードスリーブおよび前記第二ｐｉｎダイオードスリーブは前記同軸フィーダー線により接続され、前記同軸フィーダー線の内線は前記前記ｐｉｎダイオードアンテナアームに接続され、前記同軸フィーダー線の外部導体は前記第一ｐｉｎダイオードスリーブと前記第二ｐｉｎダイオードスリーブに接続され、
前記ｐｉｎダイオードアンテナアームは直列に接続されるｐｉｎダイオード組を含み、前記第一ｐｉｎダイオードスリーブは直列に接続されるｐｉｎダイオード組を含み、前記第二ｐｉｎダイオードスリーブは直列に接続されるｐｉｎダイオード組を含み、各前記ｐｉｎダイオード組は所定の前記直流オフセットラインにより直流オフセットに接続されることを特徴とする請求項１に記載の製造方法。 - 前記ｐｉｎダイオード組はｐｉｎダイオードを含み、前記ｐｉｎダイオードは、Ｐ＋区域、Ｎ＋区域、イントリンシック・リージョン、Ｐ＋接触区およびＮ＋接触区を含み、前記Ｐ＋接触区は前記Ｐ＋区域と直流電源の正極にそれぞれ接続され、前記Ｎ＋接触区は前記Ｎ＋区域と直流電源の負極にそれぞれ接続されることを特徴とする請求項１に記載の製造方法。
- 前記Ｐ＋区域と前記Ｎ＋区域のドーピング濃度は０．５×１０２０〜５×１０２０ｃｍ−３であることを特徴とする請求項９に記載の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611184338.2A CN106783596A (zh) | 2016-12-20 | 2016-12-20 | 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法 |
| CN201611184338.2 | 2016-12-20 | ||
| PCT/CN2017/110919 WO2018113454A1 (zh) | 2016-12-20 | 2017-11-14 | 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020506534A true JP2020506534A (ja) | 2020-02-27 |
| JP6848066B2 JP6848066B2 (ja) | 2021-03-24 |
Family
ID=58894053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019534882A Active JP6848066B2 (ja) | 2016-12-20 | 2017-11-14 | スリーブアンテナの異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6848066B2 (ja) |
| CN (1) | CN106783596A (ja) |
| WO (1) | WO2018113454A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783596A (zh) * | 2016-12-20 | 2017-05-31 | 西安科锐盛创新科技有限公司 | 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62224980A (ja) * | 1986-03-27 | 1987-10-02 | New Japan Radio Co Ltd | 半導体装置 |
| JPH05102497A (ja) * | 1991-10-04 | 1993-04-23 | Toshiba Corp | 電力用半導体素子 |
| JPH05190874A (ja) * | 1992-01-16 | 1993-07-30 | Fuji Electric Co Ltd | 半導体集積回路装置とその製造方法 |
| JPH08306893A (ja) * | 1995-04-28 | 1996-11-22 | Nippondenso Co Ltd | 半導体装置およびその製造方法 |
| JP2005086794A (ja) * | 2003-09-06 | 2005-03-31 | Masao Sakuma | ワイドバンド・スリーブアンテナ |
| JP2005340484A (ja) * | 2004-05-27 | 2005-12-08 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| WO2008013021A1 (fr) * | 2006-07-28 | 2008-01-31 | Murata Manufacturing Co., Ltd. | Dispositif d'antenne et dispositif de communication radio |
| JP2008113000A (ja) * | 2006-10-26 | 2008-05-15 | Samsung Electronics Co Ltd | マクロ及びマイクロ周波数のチューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路 |
| JP2010199447A (ja) * | 2009-02-27 | 2010-09-09 | Panasonic Corp | 半導体装置とその製造方法 |
| JP2015018887A (ja) * | 2013-07-10 | 2015-01-29 | 日産自動車株式会社 | 半導体装置およびその製造方法 |
| US20160064475A1 (en) * | 2014-09-03 | 2016-03-03 | International Business Machines Corporation | LATERAL PiN DIODES AND SCHOTTKY DIODES |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2001252934A1 (en) * | 2000-03-20 | 2001-10-03 | Sarnoff Corporation | Surface pin device |
| US20050218397A1 (en) * | 2004-04-06 | 2005-10-06 | Availableip.Com | NANO-electronics for programmable array IC |
| CN101714591B (zh) * | 2009-11-10 | 2012-03-14 | 大连理工大学 | 一种硅光电二极管的制作方法 |
| CN102842595B (zh) * | 2011-06-20 | 2015-12-02 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102956993B (zh) * | 2012-11-14 | 2015-09-02 | 华南理工大学 | 基于s-pin二极管的方向图可重构圆盘型微带天线 |
| CN103682610B (zh) * | 2013-12-06 | 2016-05-11 | 中国科学院深圳先进技术研究院 | 可重构天线及其系统 |
| CN105118781B (zh) * | 2015-09-02 | 2017-09-15 | 西安科技大学 | 具有突变结的utb‑soi隧穿场效应晶体管及制备方法 |
| CN106783596A (zh) * | 2016-12-20 | 2017-05-31 | 西安科锐盛创新科技有限公司 | 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法 |
-
2016
- 2016-12-20 CN CN201611184338.2A patent/CN106783596A/zh active Pending
-
2017
- 2017-11-14 WO PCT/CN2017/110919 patent/WO2018113454A1/zh active Application Filing
- 2017-11-14 JP JP2019534882A patent/JP6848066B2/ja active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62224980A (ja) * | 1986-03-27 | 1987-10-02 | New Japan Radio Co Ltd | 半導体装置 |
| JPH05102497A (ja) * | 1991-10-04 | 1993-04-23 | Toshiba Corp | 電力用半導体素子 |
| JPH05190874A (ja) * | 1992-01-16 | 1993-07-30 | Fuji Electric Co Ltd | 半導体集積回路装置とその製造方法 |
| JPH08306893A (ja) * | 1995-04-28 | 1996-11-22 | Nippondenso Co Ltd | 半導体装置およびその製造方法 |
| JP2005086794A (ja) * | 2003-09-06 | 2005-03-31 | Masao Sakuma | ワイドバンド・スリーブアンテナ |
| JP2005340484A (ja) * | 2004-05-27 | 2005-12-08 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| WO2008013021A1 (fr) * | 2006-07-28 | 2008-01-31 | Murata Manufacturing Co., Ltd. | Dispositif d'antenne et dispositif de communication radio |
| JP2008113000A (ja) * | 2006-10-26 | 2008-05-15 | Samsung Electronics Co Ltd | マクロ及びマイクロ周波数のチューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路 |
| JP2010199447A (ja) * | 2009-02-27 | 2010-09-09 | Panasonic Corp | 半導体装置とその製造方法 |
| JP2015018887A (ja) * | 2013-07-10 | 2015-01-29 | 日産自動車株式会社 | 半導体装置およびその製造方法 |
| US20160064475A1 (en) * | 2014-09-03 | 2016-03-03 | International Business Machines Corporation | LATERAL PiN DIODES AND SCHOTTKY DIODES |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018113454A1 (zh) | 2018-06-28 |
| JP6848066B2 (ja) | 2021-03-24 |
| CN106783596A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106847904A (zh) | 用于套筒天线的GaAs/Ge/GaAs异质结构SPiN二极管串的制备方法 | |
| JP6839792B2 (ja) | 多層ホログラフィックアンテナ中のＡｌＡｓ−Ｇｅ−ＡｌＡｓ構造の基プラズマｐｉｎダイオードの製造方法 | |
| JP6848066B2 (ja) | スリーブアンテナの異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造方法 | |
| US10177141B2 (en) | Preparation method for heterogeneous SiGe based plasma P-I-N diode string for sleeve antenna | |
| CN112993045B (zh) | 异质GeSn基固态等离子体PiN二极管的制备方法及其器件 | |
| JP6839791B2 (ja) | 環状アンテナに用いられるＧａＡｓ／Ｇｅ／ＧａＡｓ異質ＳＰｉＮダイオードの製造方法 | |
| CN106602215A (zh) | 用于可重构全息天线的SiGe基等离子pin二极管的制备方法 | |
| CN106601616B (zh) | 可重构多层全息天线中的异质Ge基pin二极管串制备方法 | |
| CN106783604B (zh) | AlAs-Ge-AlAs结构的基固态等离子体PiN二极管及其制备方法 | |
| CN112993046B (zh) | 一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法 | |
| CN113013258B (zh) | SiGe-GeSn-SiGe异质结构高注入比PiN二极管阵列的制备方法及其器件 | |
| CN113299765B (zh) | 具有台面结构的异质GeSn基固态等离子体PiN二极管阵列的制备方法及其器件 | |
| CN112993051B (zh) | 一种异质深槽PiN阵列的制备方法、器件及硅基可重构隐身天线 | |
| CN112993049B (zh) | AlSb-GeSn-AlSb异质结构固态等离子体PiN二极管的制备方法及其器件 | |
| CN106783591A (zh) | 基于Ge基异质结材料的频率可重构全息天线制备方法 | |
| CN112993043B (zh) | 一种Si-GeSn-Si异质GeSn基固态等离子体PiN二极管及制备方法 | |
| CN106783603B (zh) | 应用于套筒天线的异质Ge基等离子pin二极管的制备方法 | |
| CN112992676B (zh) | 一种AlAs-GeSn-AlAs结构的高注入比异质PiN二极管的制备方法及其器件 | |
| CN106784020B (zh) | 异质SiGe基固态等离子体PiN二极管的制备方法及其器件 | |
| CN106816682A (zh) | 可重构全息天线中的固态等离子pin二极管的制备方法 | |
| CN106876872A (zh) | 基于AlAs/Ge/AlAs结构的Ge基可重构偶极子天线的制备方法 | |
| CN106783599B (zh) | 制作偶极子天线的异质Ge基等离子pin二极管的制备方法 | |
| CN106785333A (zh) | 用于多层全息天线的GaAs‑Ge‑GaAs异质结构的pin二极管制备方法 | |
| CN106602216A (zh) | 基于SiGe基异质结频率可重构全息天线的制备方法 | |
| CN106785337A (zh) | 基于异质Ge材料形成的频率可重构全息天线的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210303 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6848066 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |