JP2020502820A - ドライエッチング装置及びその制御方法 - Google Patents

ドライエッチング装置及びその制御方法 Download PDF

Info

Publication number
JP2020502820A
JP2020502820A JP2019543151A JP2019543151A JP2020502820A JP 2020502820 A JP2020502820 A JP 2020502820A JP 2019543151 A JP2019543151 A JP 2019543151A JP 2019543151 A JP2019543151 A JP 2019543151A JP 2020502820 A JP2020502820 A JP 2020502820A
Authority
JP
Japan
Prior art keywords
unit
cathode
anode
voltage power
work object
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019543151A
Other languages
English (en)
Other versions
JP6898456B2 (ja
Inventor
チョイ，サンジュン
カン，チソン
Original Assignee
ヴォールト クリエーション カンパニー リミテッド
ヴォールト クリエーション カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴォールト クリエーション カンパニー リミテッド, ヴォールト クリエーション カンパニー リミテッド filed Critical ヴォールト クリエーション カンパニー リミテッド
Publication of JP2020502820A publication Critical patent/JP2020502820A/ja
Application granted granted Critical
Publication of JP6898456B2 publication Critical patent/JP6898456B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32128—Radio frequency generated discharge using particular waveforms, e.g. polarised waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/002—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24571—Measurements of non-electric or non-magnetic variables
    • H01J2237/24585—Other variables, e.g. energy, mass, velocity, time, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本発明は、材質に関係なく適用が可能であり、精度に優れたドライエッチング装置及びその制御方法に関する。本発明の一態様によれば、アノード部と、前記アノード部の上方に前記アノード部と向かい合うように配置され、時間に応じて電圧の極性が正の電圧と負の電圧を交互する双方向電圧電源が印加され、前記アノード部と離隔するように配置されるカソード部と、前記カソード部のアノード部と向かい合う面に密着するように位置し、作業対象物を平らな状態に位置させる扁平部と、前記カソード部のアノード部と向かい合う面に作業対象物と扁平部を固定させる据置部と、前記カソード部に前記双方向電圧電源を印加する双方向電圧電源供給部とを含む、ドライエッチング装置が開示される。【選択図】図２

Description

本発明は、ドライエッチング装置に係るものであり、より詳細には、材質に関係なく適用が可能であり、精度に優れたドライエッチング装置及びその制御方法に関する。
半導体や様々な素材または製品の加工工程中にエッチング工程が適用されている。
このようなエッチング工程は、作業対象物の表面の一部をエッチングする工程であって、化学的な方法を使用するウェットエッチング工法が一般に用いられる。
しかし、最近、様々な材質にエッチング工程が適用されるが、このようなウェットエッチング工法は、適用対象に限界がある。
よって、最近では、ウェットエッチング工法ではなく、ドライエッチング工法が紹介されている。
図１はこのようなドライエッチング工法を用いて半導体の銅（Ｃｕ）をエッチングする過程を説明するための図である。
まず、シリコン１０にハードマスク２０が蒸着された作業対象物にリソグラフィー過程を行った後、前記ハードマスク２０にドライエッチングによってエッチングが行われる。
次いで、前記リソグラフィー過程で被覆されたフォトレジスト（ＰＲ）膜３０などを除去した後、真空チャンバーで銅（Ｃｕ）膜４２を蒸着する。
その後、蒸着された銅膜４２の上側にｅｌｅｃｔｒｏ−ｐｌａｔｉｎｇ方式で銅（Ｃｕ）を蒸着した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法でハードマスク２０よりも上側の銅４４を除去する。
しかし、このような従来のドライエッチング工法は、結局、化学的工程が含まれて工程段階が長く、少数の揮発性物質のみドライエッチング工法に適用可能であって、様々な材質をドライエッチング工法に適用するには不可能であるという問題点がある。
また、化学的工程を含むので、精度に限界があり、工程にかかる時間を短縮させることに限界がある。
本発明は、上述したような問題点を解決するためのもので、その目的は、化学的工程に依存せず、様々な材質に適用可能であり、精度に優れるうえ、工程速度が速いドライエッチング装置及びその制御方法を提供することにある。
本発明の課題は上述した課題に限定されず、上述していない別の課題は以降の記載から当業者に明確に理解できるだろう。
上記目的を達成するために、本発明の一態様によれば、アノード部と、前記アノード部の上方に前記アノード部と向かい合うように配置され、時間に応じて電圧の極性が正の電圧と負の電圧を交互する双方向電圧電源が印加され、前記アノード部と離隔するように配置されるカソード部と、前記カソード部のアノード部と向かい合う面に密着するように位置し、作業対象物を平らな状態に位置させる扁平部と、前記カソード部のアノード部と向かい合う面に作業対象物と扁平部を固定させる据置部と、前記カソード部に前記双方向電圧電源を印加する双方向電圧電源供給部とを含んでなる、ドライエッチング装置が提供される。
前記扁平部は、前記カソード部のアノード部と向かい合う面に密着し、その背面に作業対象物が平らな状態で密着するように付着するフラットプレートを含むことができる。
前記扁平部は、前記作業対象物が付着したフラットプレートと作業対象物の表面の周りに形成されるフォトレジストフィルムをさらに含むことができる。
前記扁平部は、前記フラットプレートと作業対象物との間に形成され、前記作業対象物を前記フラットプレートに付着させるための接着層をさらに含むことができる。
前記接着層は、接着物質であり得る。
前記作業対象物は、前記フラットプレートに静電気を用いて付着することができる。
前記作業対象物とフォトレジストフィルムとの間に積層され、半導体または不導体などの材質からなる挿入層をさらに含むことができる。
前記据置部は、前記作業対象物及びフォトレジストフィルムが備えられたフラットプレートを前記カソード部のアノード部と向かい合う面に密着させるように、前記扁平部を弾性支持することができる。
前記作業対象物へのイオン衝突（ｈｉｔｔｉｎｇ）時間は減らし、電子の衝突（ｈｉｔｔｉｎｇ）時間は増えるように、前記アノード部に直流電圧電源を印加する直流電圧電源印加部をさらに含むことができる。
前記直流電圧電源印加部を介して印加される電源は、負の電圧または正の電圧であることができる。
一方、本発明の他の形態によれば、フラットプレートに作業対象物を付着させる付着段階と、前記フラットプレートに付着した作業対象物及びフラットプレートのフォトレジストフィルムをラミネートするラミネート段階と、前記ラミネート段階の後、ラミネートされたフォトレジストフィルムに露光を施してパターンを形成する露光段階と、前記露光段階で露光が行われた状態のフォトレジストフィルム、作業対象物及びフラットプレートを、前記カソード部のアノード部と向かい合う面に密着するように装着する装着段階と、カソード部に時間に応じて電圧の極性が正の電圧と負の電圧を交互して電源を印加させる双方向電圧電源印加段階と、前記カソード部に印加された双方向電圧電源により発生したプラズマによって作業対象物の表面にエッチングが行われるエッチング段階とを含んでなる、ドライエッチング装置の制御方法が提供される。
前記双方向電圧電源印加段階の後または同時に、前記アノード部に直流電圧電源を印加する直流電圧電源印加段階をさらに含むことができる。
本発明のドライエッチング装置及びその制御方法によれば、エッチング工程にかかる時間が従来に比べて著しく減少して生産性が向上し、材質を問わずにドライエッチングが可能であって様々な材質に対してドライエッチングが可能であり、再蒸着が発生しないため、エッチングされた部分が再蒸着物などの汚染なしに綺麗に形成でき、精度が向上できる。
本発明の効果は上述した効果に限定されず、上述していない別の効果は請求の範囲の記載から当業者に明確に理解できるだろう。
以下で説明する本出願の好適な実施形態の詳細な説明だけでなく、上述した要約は、添付図面に関連して読むときにさらに良く理解できる。本発明を例示するための目的で、図面には好適な実施形態が図示されている。ところが、本出願は、図示された正確な配置と手段に限定されるものはないことを理解すべきである。
従来のドライエッチング工法を用いて半導体に銅層を形成する過程を示す図である。 本発明の一実施形態に係るドライエッチング装置を示す断面図である。 図１の扁平部を示す図である。 プラズマエッチング過程中にエッチングされた原子ａが、プラズマイオンまたはガスｅによってリバウンドされてさらに再蒸着（ｒｅ−ｄｅｐｏｓｉｔｉｏｎ）される様子を示す図である。 双方向電圧電源が交流形態の波形を示し、アノード部に直流電源を印加したときにカソードとアノードとの間に形成される双方向電圧電源電圧の波形変化を示すグラフである。 双方向電圧電源が対称的なバイポーラ形態の波形を示し、アノード部に直流電源を印加したときにカソードとアノードとの間に形成される双方向電圧電源電圧の波形変化を示すグラフである。 双方向電圧電源が非対称的なバイポーラ形態の波形を示し、アノード部に直流電源を印加したときにカソードとアノードとの間に形成される双方向電圧電源電圧の波形変化を示すグラフである。 アノードに直流電源を印加したときのエッチングされた原子ａの運動様子を示す図である。 本発明のドライエッチング装置の制御方法の一実施形態を示すフローチャートである。 本発明のドライエッチング装置の扁平部が形成され、エッチングされる様子を順次示す図である。
以下、本発明の目的が具体的に実現できる本発明の好適な実施形態を、添付図面を参照して説明する。本実施形態を説明するにあたり、同一の構成については同一の名称及び同一の符号が使用され、これによる付加的な説明は省略する。
背景技術で紹介した従来のドライエッチング工法と比較して、材質の制限から自由にするために、本出願人は、高エネルギーのイオン源が作業対象物にさらに強く衝突しなければならないことと、作業対象物によって工程温度が異なり、工程温度の設定時に作業対象物の工程過程中に工程温度の偏差が小さく維持されなければならないことに注目した。一例として、作業対象物の温度が摂氏８０度を超える場合、フォトレジスト（ＰＲ）が硬化されることを避けるためである。また、作業対象物の工程過程中に工程温度の偏差によるエッチング収率偏差発生の抑制、及び一部の作業対象物素材の温度上限または下限の設定などの様々な工程温度プロファイルの設定制御が可能である。
一方、本出願人は、高エネルギーのイオン源がより高い運動エネルギーを持って作業対象物と衝突するように、プラズマのシース領域（Ｓｈｅａｔｈ Ｒｅｇｉｏｎ）の拡大、高電圧及び１ＭＨｚ以下の双方向電圧電源の使用及びプラズマ密度の向上概念に着目した。
また、作業対象物の与えられた温度制御を円滑に行うために、作業対象物に電流が印加されないように絶縁すること、及び作業対象物が位置するカソード部に温度制御機能を追加することに着目した。この時、作業対象物と接触する絶縁物は、双方向電圧電源が印加される部分と一体型のコーティング技術、または熱伝達の優れたボンディング材質を用いた接着技術を用いて付着することにより発生する熱を迅速に放出させることにより、温度制御を円滑にすることができる。
このような方向に着目した本実施形態に係るドライエッチング装置１００は、図２に示すように、アノード部１２０、カソード部１１０、据置部１４０、双方向電圧電源供給部１３０、及び扁平部１８０を含むことができる。
前記アノード部１２０とカソード部１１０は、図面に示されていないハウジング（図示せず）の内部に上下方向に互いに離隔するように配置される。
前記ハウジング（図示せず）は、内部に後述の各種の構成要素が配置される空間を形成し、内部に真空を形成するか或いはアルゴン（Ａｒ）などの気体を注入することができるように備えられ、内部に扁平部１８０を入れたり抜いたりすることができるように開放及び閉鎖可能に備えられ得る。
このとき、前記カソード部１１０が上側に配置され、アノード部１２０が下側に配置され得る。
前記双方向電圧電源供給部１３０は、前記カソード部１１０に双方向電圧の電源を印加させるように備えられ得る。
このとき、前記双方向電圧の電源は、時間に応じて電圧の極性が正の電圧と負の電圧で双方向に交互する電流を称することがある。
また、前記双方向電圧の電源の周波数は１ＭＨｚ以下の周波数を有することができる。
上述したように、双方向電圧の電源を印加することにより、電荷蓄積時間を増加させることができる。これはシース領域の拡大に寄与することができる。また、シース領域が拡大されることにより、イオンが作業対象物側に加速される時間を確保することができるため、より高いエネルギーで、扁平部１８０に備えられた作業対象物Ｗの表面を衝突することができる。このような双方向電圧の電源は追って詳しく説明する。
一方、前記扁平部１８０は、前記カソード部１１０のアノード部１２０を向く下面に密着するように位置することができる。
したがって、前記扁平部１８０の下面にエッチングが行われ、それにより前記作業対象物Ｗの表面からエッチングされて離れてきた原子は、重力によってアノード部１２０側に落ち、扁平部１８０の表面に再蒸着されるリデポジション（ｒｅｄｅｐｏｓｉｔｉｏｎ）現象が防止できる。
一方、前記扁平部１８０は、作業対象物Ｗを前記カソード部１１０に平らに密着させるための構成要素である。
本実施形態のドライエッチング装置１００において、前記作業対象物Ｗは、前記カソード部１１０の下面に付着できる。ところが、前記作業対象物Ｗが非常に薄い薄板の場合には、その荷重によって中間部分がカソード部１１０の下面に密着せずに離隔してカソード部１１０との間に空間が生じることがあるが、このように空間が生じると、加工に不良が発生するおそれがある。
したがって、前記扁平部１８０は、前記作業対象物Ｗを前記カソード部１１０に平らに密着させるための構成要素である。すなわち、前記扁平部１８０の下面に作業対象物Ｗがシワなく平らに付着し、前記作業対象物Ｗが付着した状態の扁平部１８０が前記カソード部１１０のアノード部１２０を向く下面に密着するように位置する。
前記扁平部１８０は、図３に示すように、フラットプレート１８２及びフォトレジストフィルム１８６を含むことができる。
前記フラットプレート１８２は、前述したように、作業対象物Ｗが付着し、前記カソード部１１０の下面に密着するように平らな形状の金属及び半導体または不導体などの板材からなってもよい。
前記作業対象物Ｗは、前記フラットプレート１８２の一面に付着できる。前記フラットプレート１８２がカソード部１１０の下面に密着するときには、前記作業対象物Ｗが付着した面はアノード部１２０を向く下面を成すので、前記作業対象物Ｗが重力及び自重によって落下するか、或いは下方に垂下してフラットプレート１８２と離隔しないように、前記作業対象物Ｗとフラットプレート１８２との間には接着層１８４が形成できる。
前記接着層１８４は、両面接着フィルムであってもよく、接着剤を塗布して形成された層であってもよい。また、接着フィルムまたは接着剤を使用しなくても、静電気などを用いて付着させることもできる。
前記作業対象物Ｗが付着した状態のフラットプレート１８２の外側にフォトレジストフィルム１８６がラミネートできる。
また、前記ラミネートされたフォトレジストフィルム１８６は、露光が行われてパターンが形成できる。
したがって、前記作業対象物Ｗは、前記接着層１８４などによって前記フラットプレート１８２に密着し、これに加えて前記フォトレジストフィルム１８６によってさらに密着できる。
また、必要に応じて、前記フォトレジストフィルム１８６と作業対象物Ｗとの間に厚さ数十乃至数百マイクロメートルの挿入層１８８が積層できる。前記挿入層１８８は、半導体または不導体などの材質で均一な厚さを有することができる。
前記据置部１４０は、前記扁平部１８０を前記カソード部１１０の下面に密着するように位置させる構成要素である。
また、前記カソード部１１０とアノード部１２０との距離を調節する間隔調節部１５０がさらに含まれ得る。
一般に、電荷量Ｑは、印加される電圧Ｖ、誘電率ε及び作業対象物の面積Ａに比例し、カソード部とアノード部との距離ｄに反比例することが知られている。（Ｑ＝ＶεＡ／ｄ）
したがって、前記間隔調節部１５０がカソード部１１０とアノード部１２０との距離を調節することにより、様々な面積Ａを有する種々の作業対象物Ｗをエッチングするときにも、一定または最適な電荷量の状態で作業することができる。
上述したような間隔調節部１５０は、モータ１５２、カップリング１５４及び支持棒１５６を含むことができる。このとき、支持棒１５６は、カソード部１１０とアノード部１２０との間のプラズマへの影響を最小限に抑えるように絶縁素材を使用することができる。
前記モータ１５２は、回転力を発生させる構成要素であって、本実施形態では、回転角度を微調整することができるステップモータが適用されることを例に挙げて説明する。また、前記ステップモータは、別に備えられた制御部１９０によって制御できる。
前記カップリング１５４は、前記モータ１５２の回転力によって回転し、回転中心軸に沿って前記回転中心軸と同軸の通孔が設けられ、前記通孔の内周面には、ねじ山が形成できる。このとき、前記カップリング１５４の回転中心軸は上下方向を向くように形成できる。
前記支持棒１５６は、上下方向に延び、外周面に前記カップリング１５４の内周面と噛合されるねじ山が形成されて前記カップリング１５４の通孔の内周面に噛合されるように挿入され、上端が前記カソード部１１０を支持するように備えられる。
したがって、前記モータ１５２が回転すると、前記カップリング１５４も回転し、それにより前記支持棒１５６がモータ１５２の回転角度及びカップリング１５４のピッチに該当する分だけ昇降し、それにより、前記支持棒１５６の上端に支持されたカソード部１１０も昇降することにより、前記カソード部１１０とアノード部１２０との距離が調節できる。
前記据置部１４０は、前記カソード部１１０が昇降するときにも、前記扁平部１８０を前記カソード部１１０の下面に密着させるように前記扁平部１８０を弾性支持することができる。
上述したような据置部１４０は、第１部材１４４、第２部材１４６及びスプリング１４８を含むことができる。
前記第１部材１４４は、前記アノード部１２０の下側に備えられた固定片１４２に上下方向に移動可能に挿入され、上側に延びるように形成される。
このとき、前記固定片１４２は、前記ハウジング（図示せず）に固定されたものであり得る。
前記第２部材１４６は、前記第１部材１４４の上端に前記第１部材１４４よりもさらに大きい直径を有するように形成される。そして、前記第２部材１４６の上端は、前記扁平部１８０を支持して前記カソード部１１０に密着させるように備えられる。このとき、第２部材１４６は、カソード部１１０とアノード部１２０との間のプラズマへの影響を最小限に抑えるように絶縁素材を使用することができる。第２部材１４６は、扁平部１８０の形状に応じて円形、四角形、多角形及び円錐形などの様々な形状を有することができる。
前記スプリング１４８は、前記第１部材１４４の外側を覆うように位置し、下端は前記固定片１４２に支持され、上端は前記第２部材１４６に支持され、前記第２部材１４６を前記固定片１４２に対して弾性支持するように備えられる。
したがって、前記スプリング１４８によって、前記第２部材１４６に支持された扁平部１８０が常に上側に弾性支持されるので、前記カソード部１１０が上昇しても、扁平部１８０がカソード部１１０に密着できる。このとき、スプリング１４８は、カソード部１１０とアノード部１２０との間のプラズマへの影響を最小限に抑えるように絶縁素材を使用することができる。
一方、図４に示すように、前記作業対象物Ｗの表面からエッチングされて離れてきてアノード部１２０側に落ちる原子ａの一部が前記作業対象物Ｗの表面に向かうイオンｉやプラズマガスに出会って衝突しながら、再び作業対象物Ｗの表面側に向かって作業対象物Ｗの表面に再蒸着されるリデポジション（ｒｅｄｅｐｏｓｉｔｉｏｎ）現象が発生するおそれがある。
これを防止するために、本実施形態に係るドライエッチング装置によれば、前記作業対象物へのイオン衝突（ｈｉｔｔｉｎｇ）時間は減らし、電子の衝突（ｈｉｔｔｉｎｇ）時間は増えるように、前記アノード部１２０に直流の（−）側または（＋）側の直流電圧電源を印加する直流電源印加部１６０がさらに備えられ得る。本実施形態では、前記直流電圧電源印加部１６０が（−）側の直流電圧電源を印加することを例に挙げて説明する。
前記直流電圧電源印加部１６０による作用を説明するに先立ち、前記双方向電圧電源供給部によって前記カソード部１１０に供給される電圧波形の形態について説明する。
前述したように、カソード部に供給される電圧波形は、時間に応じて電圧の極性が（＋）と（−）を交互する電圧と称することがあるが、前記双方向電圧電源供給部１３０によって生成される双方向電圧の波形は、図５に示すように、一般な交流の形態であるサイン（ｓｉｇｎ）波形を示すこともあるか、或いは、図６及び図７に示すように、台形形状のバイポーラ（ｂｉｐｏｌａｒ）波形を示すこともある。
すなわち、本発明において、前記双方向電圧電源とは、波形の形状及び大きさに関係なく、電圧がゼロである点を基準として、時間に応じて電圧の極性が（＋）と（−）を交互して現れるものであり得る。
一方、前記双方向電圧の波形が、図６及び図７に示された台形形状のバイポーラ（ｂｉｐｏｌａｒ）波形を示す場合、電圧の波形は立ち上り区間Ｕと立ち下り区間Ｄを含むことができる。
この時、前記電圧の波形のうち、（＋）または（−）側に発散する区間を立ち上り区間Ｕと呼び、０に収束される区間を立ち下り区間Ｄと呼ぶ。
また、前記立ち上り区間Ｕと立ち下り区間Ｄとの間に電圧が一定に維持される区間を維持区間Ｍと呼ぶ。
前記双方向電圧電源供給部から供給される双方向電圧の波形に応じて、前記維持区間Ｍは現れることも現れないこともある。
また、前記双方向電圧電源供給部１３０は、前記双方向電圧電源供給部１３０により発生する双方向電圧電源の波形が制御部１９０によって制御できる。
前記制御部１９０は、前記双方向電圧電源供給部１３０に接続された端末やＰＣなどで実現できる。もちろん、本発明はこれに限定されず、前記制御部１９０は入力手段、表示手段、演算手段及び通信手段を備えたモジュールであってもよい。
一方、前記双方向電圧の波形が、図６及び図７に示された台形形状のバイポーラ（ｂｉｐｏｌａｒ）波形を示す場合、前記立ち上り区間Ｕ、立ち下り区間Ｄ及び維持区間Ｍの傾き及び長さは、前記制御部１９０の制御によって制御できる。
すなわち、図６に示すように、前記立ち上り区間Ｕの傾きと立ち下り区間Ｄの傾きが対称的に現れることもあり、または、図７に示すように、前記立ち上り区間Ｕの傾きと立ち下り区間Ｄの傾きが互いに異なるように現れることもある。または、図示してはいないが、前記維持区間Ｍの長さも調節することができ、維持区間Ｍが波形のピーク点以外にも０Ｖｏｌｔａｇｅ状態で現れるように制御することもできる。
これは、前記作業対象物Ｗに必要な電子（ｅｌｅｃｔｒｏｎ）を衝突（ｈｉｔｔｉｎｇ）する時間及び強度と、イオン（Ｉｏｎ）を衝突（ｈｉｔｔｉｎｇ）する時間及び強度に応じて前記制御部１９０で調節することができる。
以下、前記直流電圧電源印加部１６０による作用を説明する。
図５は前記双方向電圧電源供給部１３０により生成される双方向電圧の波形が、一般な交流の形態であるサイン（ｓｉｇｎ）波形であり、前記アノード部１２０に直流を印加したときにカソード部１１０とアノード部１２０との間に形成される双方向電圧電源の波形変化を示すグラフである。
前述したように、前記双方向電圧電源供給部１３０により生成された交流形態の前記双方向電流の波形が前記カソード部１１０に印加されるので、前記カソード部１１０とアノード部１２０との間に形成される双方向電流の波形は交流形態の波形を帯びる。
ところが、図５に示すように、前記直流電圧電源印加部１６０によって前記アノード部１２０に直流の（−）側が印加されると、前記カソード部１１０とアノード部１２０との間に形成される交流形態の双方向電圧電源の波形が上側に移動する。図５のグラフにおいて、交流波形が０Ｖｏｌｔａｇｅの下側（（−）側）に下降した状態では、イオンが作業対象物Ｗを衝突し、交流波形が０Ｖｏｌｔａｇｅの上側（（＋）側）に上昇した状態では、電子が作業対象物Ｗを衝突することができる。
または、図６及び図７に示すように、前記双方向電圧電源供給部１３０によって生成された双方向電圧電源の波形が台形形状のバイポーラ（ｂｉｐｏｌａｒ）波形を示す場合にも、前記直流電圧電源印加部１６０によって前記アノード部１２０に直流の（−）側が印加されると、前記カソード部１１０とアノード部１２０との間に形成されるバイポーラ形態の双方向電圧電源の波形が上側に移動することができる。図６及び図７のグラフにおいて、バイポーラ形態の双方向電圧電源の波形が０Ｖｏｌｔａｇｅの下側に下降した状態では、イオンが作業対象物Ｗを衝突し、バイポーラ形態の双方向電圧電源の波形が０Ｖｏｌｔａｇｅの上側に上昇した状態では、電子が作業対象物Ｗを衝突することができる。
図５乃至図７では双方向電圧電源が元の波形形状であるときよりも２０％シフト（Ｓｈｉｆｔ）されたことを例に挙げて説明した。
したがって、図８に示すように、前記作業対象物Ｗの表面からエッチングされて離れてきてアノード部１２０側に落ちる原子ａがアノード部１２０まで到達する時間が十分になるので、リデポジション（ｒｅｄｅｐｏｓｉｔｉｏｎ）現象が防止できる。
このとき、前記直流電圧電源印加部１６０によって前記アノード部１２０に印加される直流電圧電源は、前記双方向電圧電源供給部１３０によって前記カソード部１１０に印加される双方向電圧電源の最大電圧の１〜２００％の間であり得る。
一方、前記カソード部１１０は、図２に示すように、第１コンダクタ１１２、第２コンダクタ１１４及びカソード絶縁体１１６を含むことができる。
前記第１コンダクタ１１２は、最上側に配置され、接地がなされる金属などの導体で形成できる。
前記第２コンダクタ１１４は、前記第１コンダクタ１１２の下側に配置され、前記双方向電圧電源供給部１３０から低周波の交流電源が印加され、Ａｌなどの伝導性金属で形成できる。
また、前記カソード絶縁体１１６は、前記第１コンダクタ１１２と第２コンダクタ１１４との間及び前記第２コンダクタ１１４の外側周囲に配置され、前記第２コンダクタ１１４を外部と絶縁させるように備えられ得る。
前記カソード絶縁体１１６の材質は、絶縁体の役割を果たすことができればいずれも構わないが、前記作業対象物Ｗと接触する面である下面に備えられる薄い絶縁体１１８は、酸化アルミニウム（Ａｌ２Ｏ３）などの酸化物又は窒化アルミニウム（ＡｌＮ）などの窒化物絶縁体であり得る。
この時、作業対象物と接触する絶縁物は、双方向電圧電源が印加される部分と一体型のコーティング技術または熱伝達の優れるボンディング材質を用いた接着技術を適用して付着できる。したがって、発生する熱を速やかに冷却部へ放出させて温度制御を円滑にすることができる。前記絶縁体１１８は、前記カソード部１１０のキャパシティ（Ｃａｐａｃｉｔｙ）の増加に寄与することができる。このような絶縁体１１８の厚さは３ｍｍ以下であり、本発明は絶縁体１１８の厚さによって限定されない。
よって、前記カソード部１１０に接触した前記扁平部１８０及び作業対象物Ｗに電流が流れないように絶縁がなされるので、作業対象物Ｗの温度上昇を防止することができる。
また、前記カソード部１１０の温度を調節する温度制御部１７０をさらに含むことができる。
前記温度制御部１７０は、前記カソード部１１０の温度を制御することにより、前記カソード部１１０に接触した作業対象物の温度を工程温度区間内に維持させる構成要素である。
このとき、工程温度区間とは、作業対象物の材質及び作業の種類などに応じて良質の作業結果を得ることができる作業工程中の維持温度の範囲を意味することができる。
すなわち、工程中に円滑な作業が行われる温度を維持することにより、作業対象物の作業結果が常に最高を維持することができるようにする。
前記温度制御部１７０は、冷却チャネル１７２、冷媒循環部１７４及び温度測定部１７６を含むことができる。
前記冷却チャネル１７２は、前記第２コンダクタ１１４の内部に形成され、内部に冷却水が流動するように管状に形成できる。本実施形態では、前記第１コンダクタ１１２の表面から第２コンダクタ１１４の内側まで下方に延び、前記第２コンダクタ１１４の内部で水平に延びて前記第１コンダクタ１１２と第２コンダクタ１１４を冷却するように形成できる。
前記冷媒循環部１７４は、前記冷却チャネル１７２の内部に冷却水を循環させるように備えられ得る。
前記温度測定部１７６は、前記第２コンダクタ１１４の温度を測定するように備えられ得る。
したがって、前記温度測定部１７６で測定された温度が所定の温度範囲の上限線を超えないように別途設けられた制御部１９０で前記冷媒循環部１７４を駆動して温度が上昇すると、前記冷却水の循環量が増大するように前記冷媒循環部１７４を制御することができる。
または、前記温度測定部１７６で測定された温度が所定の温度範囲の下限線を超えないように、前記制御部１９０で冷媒循環部１７４を制御して冷却水の循環量を制御することもできる。
よって、前記温度制御部１７０が前記カソード部１１０の温度を制御するとともに、前記カソード部１１０に接触した作業対象物も温度が制御されるという効果がある。
以下、前述したドライエッチング装置を制御するドライエッチング装置の制御方法について説明する。
前記作業対象物に本格的にドライエッチングを行う前に、図１０（ａ）乃至（ｃ）に示すように、前記扁平部を準備する過程が行われ得る。
前記扁平部１８０を準備する過程は、付着段階、ラミネート段階及び露光段階を含むことができる。
前記付着段階は、前記フラットプレート１８２に作業対象物Ｗを付着させる段階である。
このとき、図１０（ｂ）に示すように、前記フラットプレート１８２の前記作業対象物Ｗが付着する面には接着剤が塗布されるか、或いは両面接着フィルムに接着層１８４が形成され得る。
または、接着剤や両面接着フィルム以外にも、静電気などを用いて付着させることもできる。
このとき、前記作業対象物Ｗは、前記フラットプレート１８２の一面に引張が加えられた後、機械的に密着できる。
図１０（ｃ）に示すように、接着層１８４が形成されたフラットプレート１８２の一面に作業対象物Ｗが付着できる。このとき、前記作業対象物Ｗは、しわや離隔が発生しないように、前記フラットプレート１８２に密着できる。
前記ラミネート段階は、図１０（ｄ）に示すように、前記フラットプレート１８２に付着した作業対象物Ｗ及びフラットプレート１８２の外側周囲にフォトレジストフィルム１８６をラミネートする段階である。
この時、フォトレジストフィルム１８６と作業対象物Ｗとの間に厚さ数十乃至数百μｍの挿入層１８８が積層できる。
前記挿入層１８８は、半導体または不導体などの材質からなることができる。
上述したような挿入層１８８は、前記扁平部１８０の表面近くまで到達したイオンを加速させてエッチング効果をさらに向上させることができる。
もちろん、前記挿入層１８８は、必要に応じて省略することもできる。
前記フラットプレート１８２に付着した作業対象物Ｗは、前記フォトレジストフィルム１８６によってさらに強固に前記フラットプレート１８２に密着できる。
前記露光段階は、図１０（ｅ）に示すように、前記フォトレジストフィルム１８６がラミネートされた状態の扁平部１８０に露光処理を施すことにより、前記フォトレジストフィルム１８６にパターンを形成させる段階である。
以後のエッチング過程で、前記作業対象物Ｗの前記フォトレジストフィルム１８６に形成されたパターンによって露出された部分にエッチングが行われるためである。
以上の過程を経て前記扁平部１８０の準備ができたら、これをカソード部１１０に密着するように装着させる装着段階が行われ得る。
前記装着段階では、前記扁平部１８０を、前記カソード部１１０の下面に密着させるように位置させる段階である。このとき、前記作業対象物Ｗのエッチングが行われるべき面が、下側に位置したアノード部１２０を向くように位置することができる。
したがって、前記作業対象物Ｗの下面にエッチングが行われるとき、前記作業対象物Ｗの表面からエッチングされて離れてきた原子ａは、重力によってアノード部１２０側に落ちて作業対象物Ｗの表面に再蒸着されるリデポジション（ｒｅｄｅｐｏｓｉｔｉｏｎ）現象が防止できる。
また、双方向電圧電源印加段階が行われ得る。前記双方向電圧電源印加段階は、前記カソード部１１０に双方向電圧電源を印加する段階である。
このとき、前記カソード部１１０に印加される双方向電圧電源の周波数は１ＭＨｚよりも低いことがある。
このように比較的低周波帯域の双方向電圧電源が印加されることにより、電荷の蓄積時間を増加させることができる。これはシース領域の拡大に寄与することができる。また、イオンが作業対象物Ｗ側に加速される時間を確保することができるため、より高エネルギーのプラズマイオンが前記作業対象物Ｗの表面を衝突することができる。
前記双方向電圧電源が印加されるときには、前記ハウジングの内部にアルゴン（Ａｒ）などの気体が充填された状態であり得る。
前記直流印加段階は、前記双方向電圧電源印加段階（Ｓ１３０）と同様に実行でき、前記アノード部１２０に直流を印加する段階である。このとき、アノード部１２０に（−）側または（＋）側の直流が印加できる。本実施形態では、直流の（−）側が印加されることを例に挙げて説明するが、本発明は必ずしもこれに限定されない。
前記アノード部１２０に直流が印加されることにより、図５乃至図７に示すように、前記カソード部１１０とアノード部１２０との間に形成される双方向電圧電源の波形が全体的に（＋）側に移動し、それにより前記作業対象物Ｗにイオンの衝突（ｈｉｔｔｉｎｇ）時間は増え、電子の衝突（ｈｉｔｔｉｎｇ）時間は減少することができる。したがって、図８に示すように、前記作業対象物Ｗの表面からエッチングされて離れてきてアノード部１２０側に落ちる原子ａがアノード部１２０まで到達する時間が十分になるので、リデポジション（ｒｅｄｅｐｏｓｉｔｉｏｎ）現象が防止できる。
このとき、前記直流電圧電源印加部１６０により前記アノード部１２０に印加される直流は、前記双方向電圧電源供給部１３０により前記カソード部１１０に印加される交流電源の最大電圧の１乃至２００％の間であり得る。
前記双方向電圧電源印加段階と直流印加段階が行われながら、作業対象物Ｗの表面にエッチングが行われるエッチング段階（Ｓ１５０）が行われ得る。
前記エッチング段階が行われながら、図１０（ｆ）に示すように、前記扁平部１８０のフォトレジストフィルムのパターンによって露出された部分にエッチングが行われて作業対象物Ｗのエッチング作業が行われ得る。
一方、前記エッチング段階（Ｓ１５０）の実行中に温度制御が行われ得る。前記温度測定部１７６で測定された温度が所定の温度範囲を超えないように別途設けられた制御部１９０で前記冷媒循環部１７４を駆動して温度が上昇すると、前記冷却水の循環量が増大するように前記冷媒循環部１７４を制御することができる。
したがって、前記温度制御部１７０が前記カソード部１１０を冷却するとともに、前記カソード部１１０に接触した作業対象物Ｗも冷却させる効果がある。もちろん、前記温度制御部１７０によって、前記作業対象物Ｗの冷却速度も制御することもでき、作業対象物Ｗの温度が所定の温度範囲の下限線を超えないように制御することもできる。
以上のように本発明に係る好適な実施形態を考察し、先立って説明された実施形態以外にも、本発明がその趣旨または範疇から逸脱することなく、他の特定の形態で具体化できるという事実は、当該技術における通常の知識を有する者には自明であろう。したがって、上述した実施形態は、限定的なものではなく、例示的なものであると理解されるべきである。よって、本発明は、上述した説明に限定されず、添付された請求項の範疇及びその同等範囲内で変更されることも可能である。

Claims (12)

  1. アノード部と、
    前記アノード部の上方に前記アノード部と向かい合うように配置され、時間に応じて電圧の極性が正の電圧と負の電圧を交互する双方向電圧電源が印加され、前記アノード部と離隔するように配置されるカソード部と、
    前記カソード部のアノード部と向かい合う面に密着するように位置し、作業対象物を平らな状態に位置させる扁平部と、
    前記カソード部のアノード部と向かい合う面に作業対象物と扁平部を固定させる据置部と、
    前記カソード部に前記双方向電圧電源を印加する双方向電圧電源供給部と、を含む、ドライエッチング装置。
  2. 前記扁平部は、前記カソード部のアノード部と向かい合う面に密着し、その背面に作業対象物が平らな状態で密着するように付着するフラットプレートを含む、請求項１に記載のドライエッチング装置。
  3. 前記扁平部は、前記作業対象物が付着したフラットプレートと作業対象物の表面の周りに形成されるフォトレジストフィルムをさらに含む、請求項２に記載のドライエッチング装置。
  4. 前記扁平部は、前記フラットプレートと作業対象物との間に形成され、前記作業対象物を前記フラットプレートに付着させるための接着層をさらに含む、請求項２に記載のドライエッチング装置。
  5. 前記接着層が接着物質である、請求項４に記載のドライエッチング装置。
  6. 前記作業対象物は、前記フラットプレートに静電気を用いて付着する、請求項２に記載のドライエッチング装置。
  7. 前記作業対象物とフォトレジストフィルムとの間に積層され、半導体または不導体を含む材質からなる挿入層をさらに含む、請求項２に記載のドライエッチング装置。
  8. 前記据置部は、前記作業対象物及びフォトレジストフィルムが備えられたフラットプレートを、前記カソード部アノード部と向かい合う面に密着させるように、前記扁平部を弾性支持する、請求項１に記載のドライエッチング装置。
  9. 前記作業対象物へのイオン衝突（ｈｉｔｔｉｎｇ）時間は減らし、電子の衝突（ｈｉｔｔｉｎｇ）時間は増えるように、前記アノード部に直流電圧電源を印加する直流電圧電源印加部をさらに含む、請求項１に記載のドライエッチング装置。
  10. 前記直流電圧電源印加部によって印加される電源は負の電圧または正の電圧である、請求項９に記載のドライエッチング装置。
  11. フラットプレートに作業対象物を付着させる付着段階と、
    前記フラットプレートに付着した作業対象物及びフラットプレートにフォトレジストフィルムをラミネートするラミネート段階と、
    前記ラミネート段階の後、ラミネートされたフォトレジストフィルムに露光を施してパターンを形成する露光段階と、
    前記露光段階で露光が行われた状態のフォトレジストフィルム、作業対象物及びフラットプレートを、カソード部のアノード部と向かい合う面に密着するように装着する装着段階と、
    前記カソード部に時間に応じて電圧の極性が正の電圧と負の電圧を交互して電源を印加させる双方向電圧電源印加段階と、
    前記カソード部に印加された双方向電圧電源により発生したプラズマによって作業対象物の表面にエッチングが行われるエッチング段階と、を含んでなる、ドライエッチング装置の制御方法。
  12. 前記双方向電圧電源印加段階の後または同時に、前記アノード部に直流電圧電源を印加する直流電圧電源印加段階をさらに含む、請求項１１に記載のドライエッチング装置の制御方法。
JP2019543151A 2016-10-21 2017-10-13 ドライエッチング装置及びその制御方法 Active JP6898456B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160137827A KR101913684B1 (ko) 2016-10-21 2016-10-21 건식 에칭장치 및 그 제어방법
KR10-2016-0137827 2016-10-21
PCT/KR2017/011294 WO2018074780A1 (ko) 2016-10-21 2017-10-13 건식 에칭장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
JP2020502820A true JP2020502820A (ja) 2020-01-23
JP6898456B2 JP6898456B2 (ja) 2021-07-07

Family

ID=62019085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019543151A Active JP6898456B2 (ja) 2016-10-21 2017-10-13 ドライエッチング装置及びその制御方法

Country Status (5)

Country Link
US (1) US11348810B2 (ja)
JP (1) JP6898456B2 (ja)
KR (1) KR101913684B1 (ja)
CN (1) CN109891557B (ja)
WO (1) WO2018074780A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102419550B1 (ko) * 2020-09-03 2022-07-11 주식회사 볼트크리에이션 수평 설치형 건식 에칭장치
KR102518437B1 (ko) * 2020-11-19 2023-04-05 주식회사 볼트크리에이션 Metal의 Micro-patterning을 이용한 패러데이 케이지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120173A (ja) * 1992-10-09 1994-04-28 Fujitsu Ltd エッチング終点検出方法
JPH07292473A (ja) * 1995-01-30 1995-11-07 Hitachi Ltd 低圧雰囲気内の処理方法及びその装置
JP2005268436A (ja) * 2004-03-17 2005-09-29 Sharp Corp 半導体装置製造方法およびドライエッチング装置
JP2009239222A (ja) * 2008-03-28 2009-10-15 Tokyo Electron Ltd プラズマエッチング装置及びプラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126832A (ja) * 1983-12-14 1985-07-06 Hitachi Ltd ドライエツチング方法および装置
JPS63238288A (ja) * 1987-03-27 1988-10-04 Fujitsu Ltd ドライエツチング方法
JPH08134666A (ja) 1994-11-10 1996-05-28 Mitsui Toatsu Chem Inc ドライエッチング方法
US6245189B1 (en) * 1994-12-05 2001-06-12 Nordson Corporation High Throughput plasma treatment system
JP4414765B2 (ja) * 2002-02-20 2010-02-10 パナソニック電工株式会社 プラズマ処理装置及びプラズマ処理方法
US7951262B2 (en) * 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7169248B1 (en) * 2005-07-19 2007-01-30 Micron Technology, Inc. Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
KR101515150B1 (ko) 2008-04-07 2015-04-27 참엔지니어링(주) 플라즈마 처리 장치 및 플라즈마 처리 방법
WO2009125951A2 (en) * 2008-04-07 2009-10-15 Sosul Co., Ltd. Plasma processing apparatus and method for plasma processing
JP2012004160A (ja) * 2010-06-14 2012-01-05 Tokyo Electron Ltd 基板処理方法及び基板処理装置
EP2407998B1 (en) * 2010-07-15 2019-02-13 Ecole Polytechnique Plasma processing in a capacitively-coupled reactor with trapezoidal-waveform excitation
KR101957348B1 (ko) 2011-09-26 2019-03-12 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 플라즈마 처리 방법
EP2951860B1 (en) * 2013-01-31 2020-03-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Carrier substrate and method for fixing a substrate structure
US20140263182A1 (en) 2013-03-15 2014-09-18 Tokyo Electron Limited Dc pulse etcher
US9209033B2 (en) * 2013-08-21 2015-12-08 Tel Epion Inc. GCIB etching method for adjusting fin height of finFET devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120173A (ja) * 1992-10-09 1994-04-28 Fujitsu Ltd エッチング終点検出方法
JPH07292473A (ja) * 1995-01-30 1995-11-07 Hitachi Ltd 低圧雰囲気内の処理方法及びその装置
JP2005268436A (ja) * 2004-03-17 2005-09-29 Sharp Corp 半導体装置製造方法およびドライエッチング装置
JP2009239222A (ja) * 2008-03-28 2009-10-15 Tokyo Electron Ltd プラズマエッチング装置及びプラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体

Also Published As

Publication number Publication date
KR101913684B1 (ko) 2018-11-01
CN109891557B (zh) 2023-06-20
US11348810B2 (en) 2022-05-31
WO2018074780A1 (ko) 2018-04-26
CN109891557A (zh) 2019-06-14
US20190318942A1 (en) 2019-10-17
JP6898456B2 (ja) 2021-07-07
KR20180044124A (ko) 2018-05-02

Similar Documents

Publication Publication Date Title
JP4431402B2 (ja) プラズマエッチング方法
US8052798B2 (en) Particle removal apparatus and method and plasma processing apparatus
US20160284514A1 (en) Power supply system, plasma processing apparatus and power supply control method
JP2019529695A (ja) 高密度、低応力のアモルファスカーボン膜、ならびにその堆積のための方法および装置
US4798650A (en) Method of dry etching aluminum
JP2010238980A (ja) プラズマ処理装置及びプラズマ処理方法
JPH0365013B2 (ja)
US9011635B2 (en) Plasma processing apparatus
JP2020502820A (ja) ドライエッチング装置及びその制御方法
KR101853167B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
TW201423864A (zh) 電漿設備及其反應腔室
CN109075107B (zh) 干式蚀刻装置
JP2898635B2 (ja) 第２の電極のスパッタリングを減少させる方法および装置
TWI464285B (zh) 成膜方法及成膜裝置
US20130203260A1 (en) Etching method and etching apparatus
JP2019192872A (ja) プラズマ処理装置、及び電源制御方法
JPH06302678A (ja) 静電チャック
JP4566373B2 (ja) 酸化膜エッチング方法
KR102419550B1 (ko) 수평 설치형 건식 에칭장치
TWI386506B (zh) 成膜裝置
CN109075062B (zh) 干式蚀刻装置的控制方法
JP2006093269A (ja) エッチング方法
JP2011124295A (ja) プラズマ処理装置
JPH04346225A (ja) マグネトロンプラズマエッチング方法及び装置
JPS6182434A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210218

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210218

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20210302

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210428

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210610

R150 Certificate of patent or registration of utility model

Ref document number: 6898456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150