CN109891557B - 干法蚀刻装置及其控制方法 - Google Patents

干法蚀刻装置及其控制方法 Download PDF

Info

Publication number
CN109891557B
CN109891557B CN201780063840.4A CN201780063840A CN109891557B CN 109891557 B CN109891557 B CN 109891557B CN 201780063840 A CN201780063840 A CN 201780063840A CN 109891557 B CN109891557 B CN 109891557B
Authority
CN
China
Prior art keywords
cathode
voltage power
work object
power supply
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780063840.4A
Other languages
English (en)
Other versions
CN109891557A (zh
Inventor
崔相俊
姜智声
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vault Creation Co ltd
Original Assignee
Vault Creation Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vault Creation Co ltd filed Critical Vault Creation Co ltd
Publication of CN109891557A publication Critical patent/CN109891557A/zh
Application granted granted Critical
Publication of CN109891557B publication Critical patent/CN109891557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32128—Radio frequency generated discharge using particular waveforms, e.g. polarised waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/002—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24571—Measurements of non-electric or non-magnetic variables
    • H01J2237/24585—Other variables, e.g. energy, mass, velocity, time, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明涉及一种可适用于所有的材质且精密度优秀的干法蚀刻装置及其控制方法，在适用本发明的一形态中，公开一种干法蚀刻装置，包括：阳极部；阴极部，在上述阳极部的上侧以与上述阳极部相向的方式配置，加载电压的极性随着时间交替变更为正电压以及负电压的双向电压电源，与上述阳极部间隔一定距离配置；扁平部，贴紧于上述阴极部中与阳极部相向的面上，用于使作业对象物质保持平坦状态；搁置部，用于将作业对象物质以及扁平部固定到上述阴极部中与阳极部相向的面上；以及，双向电压电源供应部，用于向上述阴极部加载上述双向电压电源。

Description

干法蚀刻装置及其控制方法
技术领域
本发明涉及一种干法蚀刻装置，尤其涉及一种可适用于所有的材质且精密度优秀的干法蚀刻装置及其控制方法(DRY ETCHING DEVICE AND METHOD FOR CONTROLLINGSAME)。
背景技术
在半导体或多种原材料或产品的加工工程中，需要适用蚀刻工程。
上述蚀刻工程是用于对作业对象物质的表面的一部分进行蚀刻的工程，通常采用的是使用化学方法的湿法(wet)蚀刻工艺。
最近，需要向多种材质适用蚀刻工程，但是上述湿法蚀刻工艺会在适用对象上受到一定的限制。
因此，最近研究出了与湿法蚀刻工艺不同的干法(dry)蚀刻工艺。
图1是对利用如上所述的干法蚀刻工艺对半导体的铜(Cu)进行蚀刻的过程进行说明的示意图。
首先，对在硅10上沉积形成硬膜20的作业对象物质执行光刻过程，接下来通过向上述硬膜20执行干法蚀刻而完成蚀刻。
接下来除去在上述光刻过程中形成的光刻胶(PR)30膜等，然后在真空腔室沉积形成铜(Cu)膜42。
接下来通过电镀(electro-plating)方式在沉积形成的铜膜42的上侧沉积铜(Cu)44”，最后通过CMP(化学-机械抛光，Chemical-Mechanical Polishing)工艺去除硬膜20上侧的铜44。
但是，因为如上所述的现有的干法蚀刻工艺中仍然包括化学工程，因此会导致工程步骤较长的问题，而且只能将少数的挥发性物质适用于干法蚀刻工艺，无法将多种材质适用于干法蚀刻工艺。
此外，因为包含化学工程，因此会在精密度上受到限制，而且在工程所需时间的缩短方面也会一定的受到限制。
发明内容
本发明的课题在于解决如上所述的现有问题而提供一种不依赖于化学工程、能够适用于多种材质、精密度优秀且工程速度快的干法蚀刻装置及其控制方法。
本发明的课题并不限定于上述课题，相关从业人间将能够通过下述记载进一步明确理解未被提及的其他课题。
为了解决如上所述的课题，在适用本发明的一形态中，公开一种干法蚀刻装置，包括：阳极部；阴极部，在上述阳极部的上侧以与上述阳极部相向的方式配置，加载电压的极性随着时间交替变更为正电压以及负电压的双向电压电源，与上述阳极部间隔一定距离配置；扁平部，贴紧于上述阴极部中与阳极部相向的面上，用于使作业对象物质保持平坦状态；搁置部，用于将作业对象物质以及扁平部固定到上述阴极部中与阳极部相向的面上；以及，双向电压电源供应部，用于向上述阴极部加载上述双向电压电源。
上述扁平部，能够包括：平板，贴紧于上述阴极部中与阳极部相向的面上，在其背面以平坦的状态贴紧粘合作业对象物质。
上述扁平部，还能够包括：光刻胶膜，形成于粘合有上述作业对象物质的平板和作业对象物质的表面周围。
上述扁平部，还能够包括：粘合层，形成于上述平板与作业对象物质之间，用于将上述作业对象物质粘合到上述平板上。
上述粘合层，能够是粘合物质。
上述作业对象物质，能够利用静电粘合到上述平板上。
还能够包括：插入层，层叠于上述作业对象物质与光刻胶膜之间，由半导体或绝缘体等材质构成。
上述搁置部，能够对上述扁平部进行弹性支撑，以便于将配备有上述作业对象物质以及光刻胶膜的平板贴紧到上述阴极部中与阳极部相向的面上。
还能够包括：直流电压电源加载部，为了缩短上述作业对象物质中的离子的碰撞(hitting)时间并延长电子的碰撞(hitting)时间而向上述阳极部加载直流电压电源。
通过上述直流电压电源加载部加载的电源，能够是负电压或正电压。
此外，在适用本发明的另一形态中，提供一种干法蚀刻装置的控制方法，包括：粘合步骤，将作业对象物质粘合到平板上；层压步骤，在粘合到上述平板上的作业对象物质以及平板上形成光刻胶膜；曝光步骤，在上述层压步骤之后，通过对层压的光刻胶膜进行曝光而形成图案；安装步骤，将在上述曝光步骤中完成曝光的光刻胶膜以及作业对象物质和平板贴紧安装到上述阴极部中与阳极部相向的面上；双向电压电源加载步骤，向阴极部加载电压的极性随着时间交替变更为正电压以及负电压的电源；以及，蚀刻步骤，利用通过加载到上述阴极部的双向电压电源而生成的等离子体，在作业对象物质的表面进行蚀刻。
还能够包括：直流电压电源加载步骤，在上述双向电压电源加载步骤之后或同时向上述阴极部加载直流电压电源。
通过适用本发明的干法蚀刻装置及其控制方法，能够通过与现有方式相比明显降低蚀刻工程所需时间而提升其生产性，而且因为能够不受材质的限制执行干法蚀刻而对不同的材质进行干法蚀刻，而且因为不会发生再沉积而能够形成没有再沉积物等污染的干净的蚀刻部分，还能够提升精密度。
本发明的效果并不限定于上述效果，相关从业人间将能够通过权利要求书中的记载进一步明确理解未被提及的其他效果。
附图说明
通过结合附图将能够更好地理解在下述内容中记载的对本申请之较佳实施例的详细说明以及在上述内容中记载的摘要信息。为了对本发明进行举例说明，在附图中对较佳的实施例进行了图示。但是应理解的是，本申请并不限定于所图示的准确配置以及手段。
图1是对利用现有的干法蚀刻工艺在半导体上形成铜层的过程进行说明的示意图。
图2是对适用本发明之一实施例的干法蚀刻装置进行图示的截面图。
图3是对图1中的扁平部进行图示的示意图。
图4是对因为在等离子体蚀刻过程中被蚀刻出的原子a在等离子体离子或气体e的作用下被弹回而再沉积(re-deposition)的状态进行图示的示意图。
图5是对当双向电压电源呈现出交流形态的波形并向阳极部加载直流电源时在阴极与阳极之间形成的双向电压电源的电压波形变化进行图示的图表。
图6是对当双向电压电源呈现出对称双极形态的波形并向阳极部加载直流电源时在阴极与阳极之间形成的双向电压电源的电压波形变化进行图示的图表。
图7是对当双向电压电源呈现出非对称双极形态的波形并向阳极部加载直流电源时在阴极与阳极之间形成的双向电压电源的电压波形变化进行图示的图表。
图8是对向阳极加载直流电源时被蚀刻出的原子a的运动状态进行图示的示意图。
图9是对适用本发明的干法蚀刻装置的控制方法的一实施例进行图示的顺序图。
图10是对适用本发明的干法蚀刻装置的扁平部形成以及被蚀刻的状态进行依次图示的示意图。
具体实施方式
接下来，将结合附图对能够具体实现本发明之目的的适用本发明的较佳实施例进行说明。在对本实施例进行说明的过程中，对于相同的构成将使用相同的名称以及相同的符号且将对与其相关的附加说明进行省略。
为了能够与在背景技术中进行介绍的现有的干法蚀刻工艺相比摆脱在材质方面受到的限制，本申请人注意到必须使高能量的离子源更强烈地与作业对象物质发生碰撞，且不同的作业对象物质的工程温度不同，而在设定工程温度时需要使得作业对象物质的工程过程中的工程温度维持较小的偏差。作为一实例，这是为了防止在作业对象物质的温度超过80℃的情况下光刻胶(PR)发生硬化。此外，还能够对在作业对象物质的工程过程中因为温度偏差而导致的蚀刻收率偏差的发生进行抑制，而且还能够执行如对一部分作业对象物质原材料的温度上限或下限进行设定等多种工程温度配置的设定控制。
此外，本申请人为了使高能量离子源能够以更高的动能与作业对象物质发生碰撞而着眼于等离子体的鞘区(Sheath Region)的扩大、高电压以及1MHz以下的双向电压电源的使用以及等离子体密度提升的概念。
此外，为了能够更有效地执行对作业对象物质的温度控制，还着眼于通过对作业对象物质进行绝缘而避免电流加载以及向作业对象物质所处的阴极部追加温度控制功能的概念。此时，与作业对象物质接触的绝缘物质能够利用与双向电压电源的加载部分一体型的涂层技术或利用热传递优秀的粘合材质的粘合技术进行粘合，从而快速释放所生成的热量并借此实现有效的温度控制。
着眼于如上所述的方向的适用本实施例的干法蚀刻装置100如图2所示，能够包括：阳极部120；阴极部110；搁置部140；双向电压电源供应部130；以及，扁平部180。
上述阳极部120以及阴极部110在附图中未图示的外壳(未图示)的内部沿着上下方向相互间隔一定距离配置。
上述外壳(未图示)在内部构成用于配置后续说明的各种构成要素的空间，可在内部形成真空或注入如氩气(Ar)等气体，且为了能够向内部插拔扁平部180而采用可打开以及关闭的方式。
此时，能够将上述阴极部110配置在上侧并将阳极部120配置在下侧。
此外，上述双向电压电源供应部130能够向上述阴极部110加载双向电压的电源。
此时，上述双向电压的电源能够是电压的极性随着时间双向交替变更为正电压以及负电压的电流。
此外，上述双向电压的电源频率能够是1MHz以下的频率。
通过加载如上所述的双向电压的电源，能够增加电荷蓄积时间，而这有助于鞘区的扩大。此外，能够通过鞘区的扩大确保离子向作业对象物质一侧加速的时间，从而以较高的能量与配备于扁平部180的作业对象物质W的表面进行碰撞。关于如上所述的双向电压的电源，将在后续的内容中进行详细的说明。
此外，上述扁平部180能够贴紧于上述阴极部110中与阳极部120相向的下侧面上。
因此，上述扁平部180的下侧面将被蚀刻，而从上述作业对象物质W的表面蚀刻脱落的原子将在重力作用下跌落到阳极部120一侧，从而能够防止重新沉积到扁平部180表面上的再沉积(redeposition)现象。
此外，上述扁平部180是用于将作业对象物质W平坦贴紧到上述阴极部110的构成要素。
在本实施例的干法蚀刻装置100中，上述作业对象物质W能够粘合到上述阴极部110的下侧面上。但是，当上述作业对象物质W是非常薄的薄板时，可能会因为其荷重而导致中间部分无法贴紧到阴极部110的下侧面的问题并因此在其与阴极部110之间形成空隙，而形成上述空隙时可能会导致加工不良的现象。
因此，上述扁平部180是用于将上述作业对象物质W平坦贴紧到上述阴极部110的构成要素。即，作业对象物质W以无褶皱的状态平坦地粘合到上述扁平部180的下侧面，而粘合有上述作业对象物质W的扁平部180将被贴紧于上述阴极部110中与阳极部120相向的下侧面。
上述扁平部180如图3所示，能够包括：平板182；以及，光刻胶膜186。
上述平板182如上所述，为了能够粘合作业对象物质W并贴紧于上述阴极部110的下侧面而由平坦形态的金属以及半导体或绝缘体等板材构成。
此外，上述作业对象物质W能够粘合到上述平板182的一侧面上。当上述平板182贴紧于阴极部110的下侧面时，粘合有上述作业对象物质W的面将成为与阳极部120相向的下侧面，因此在上述作业对象物质W与平板182之间能够形成用于防止上述作业对象物质W因为重力以及自重而下落或下垂并因此在其与平板182之间形成空隙的粘合层184。
上述粘合层184既能够是双面粘合膜，也能够是通过涂布粘合剂而形成的层。此外，还能够不使用粘合膜或粘合剂而利用如静电等实现粘合。
此外，在粘合有上述作业对象物质W的平板182的外侧，能够层压形成光刻胶膜186。
此外，上述层压形成的光刻胶膜186能够通过曝光形成图案。
因此，上述作业对象物质W能够通过上述粘合层184等贴紧于上述平板182，并通过上述光刻胶膜186进一步贴紧。
此外，还能够根据需要在上述光刻胶膜186与作业对象物质W之间层叠形成几十至几百微米厚度的插入层188。上述插入层188能够由均匀厚度的如半导体或绝缘体等材质构成。
上述搁置部140，是用于将上述扁平部180贴紧到上述阴极部110的下侧面的构成要素。
此外，还能够包括：间隔调节部150，用于对上述阴极部110与阳极部120之间的距离进行调节。
众所周知，电荷量Q通常与所加载的电压V和介电常数ε以及作业对象物质的面积A成正比并与阳极部和阴极部之间的距离d成反比。(Q＝VεA/d)
借此，能够利用上述间隔调节部150对阴极部110和阳极部120之间的距离进行调节，从而在对不同面积A的多种作业对象物质W进行蚀刻时以一定或最佳的电荷量状态进行作业。
如上所述的间隔调节部150，能够包括：电机152；联轴器154；以及，支撑杆156。此时，支撑杆156能够使用绝缘材料，以便于将对阴极部110和阳极部120之间的等离子体的影响最小化。
上述电机152是用于生成旋转力的构成要素，在本实施例中，将以适用能够精确地对旋转角度进行调节的步进电机的情况为例进行说明。此外，上述步进电机能够通过独立配备的控制部190进行控制。
上述联轴器154在上述电机152的旋转力作用下旋转且沿着旋转中心轴形成于上述旋转中心轴同轴的通孔，在上述通孔的内周面能够形成螺纹。此时，上述联轴器154的旋转中心轴能够沿着上下方向形成。
此外，上述支撑杆156沿着上下方向延长且在外周面上形成于上述联轴器154的内周面齿合的螺纹，从而以与上述联轴器154的通孔内周面齿合的方式插入，上端对上述阴极部110进行支撑。
借此，在上述电机152旋转时上述联轴器154也将随之旋转，此时上述支撑杆156将根据电机152的旋转角度以及联轴器154的螺距升降一定的距离并使被上述支撑杆156的上端支撑的阴极部110同时升降，从而对上述阴极部110和阳极部120之间的距离进行调节。
上述搁置部140在上述阴极部110升降时也能够对上述扁平部180进行弹性支撑，从而使上述扁平部180贴紧到上述阴极部110的下侧面。
如上所述的搁置部140，能够包括：第1部件144；第2部件146；以及，弹簧148。
上述第1部件144以能够沿着上下方向移动的方式插入到配备于上述阳极部120的下侧的固定片142中并向上侧延长形成。
此时，上述固定片142能够被固定到上述外壳(未图示)。
此外，上述第2部件146在上述第1部件144的上端以大于上述第1部件144的直径形成。此外，上述第2部件146的上端通过对上述扁平部180进行支撑而使其贴紧到上述阴极部110。此时，第2部件146能够使用绝缘材料，以便于将对阴极部110和阳极部120之间的等离子体的影响最小化。第2部件146能够根据扁平部180的形状采用如圆形、四边形、多边形以及圆锥形等多种形状。
此外，上述弹簧148以围绕上述第1部件144外侧的方式配置，下端被上述固定片142支撑而上端被上述第2部件146支撑，借此能够相对于上述固定片142对上述第2部件146进行弹性支撑。
即，因为在上述弹簧148的作用下被上述第2部件146支撑的扁平部180能够始终维持向上侧的弹性支撑状态，因此即使是在上述阴极部110上升时也能够使扁平部180贴紧到阴极部110。此时，弹簧148能够使用绝缘材料，以便于将对阴极部110和阳极部120之间的等离子体的影响最小化。
此外，如图4所示，当从上述作业对象物质W的表面蚀刻脱落而向阳极部120一侧跌落的原子a中的一部分遇到朝向上述作业对象物质W的表面的离子i或等离子体气体而发生碰撞时，可能会发生向作业对象物质W的表面一侧移动并重新沉积到作业对象物质W的表面的再沉积(reseposition)现象。
为了防止如上所述的现象，适用本实施例的干法蚀刻装置，还能够包括：直流电源加载部160，为了缩短上述作业对象物质中的离子的碰撞(hitting)时间并延长电子的碰撞(hitting)时间而向上述阳极部120加载直流的-侧或+侧直流电压电源。在本实施例中，将以上述直流电压电源加载部160加载-侧直流电压电源的情况为例进行说明。
在对上述直流电压电源加载部160的作用进行说明之前，将首先对通过上述双向电压电源供应部供应到上述阴极部110的电压波形的形态进行说明。
如上所述，供应到阴极部的电压波形能够是电压的极性随着时间交替变更为+以及-的电压，其中，通过上述双向电压电源供应部130生成的双向电压的波形能够是如图5所示的一般交流形态即正弦(sign)波形，也能够是如图6以及图7所示的梯形形态的双极(bipolar)波形。
即，本发明中的上述双向电压电源与波形的形态以及大小无关，能够使电压的极性以电压为0的位置为基准随着时间交替变更为+以及-。
此外，当上述双向电压的波形是如图6以及图7所示的梯形形态的双极(bipolar)波形时，电压的波形能够包括升压区U以及降压区D。
此时，将上述电压波形中向+或-一侧发散的区间称之为升压区U并将向0一侧收敛的区间称之为降压区D。
此外，将在上述升压区U以及降压区D之间维持一定电压的区间称之为维持区M。
根据从上述双向电压电源供应部供应的双向电压的波形，上述维持区M有可能出现也有可能不出现。
此外，在上述双向电压电源供应部130中，由上述双向电压电源供应部130生成的双向电压电源的波形能够由控制部190进行控制。
上述控制部190能够利用与上述双向电压电源供应部130连接的终端或PC等实现。但是本发明并不限定于此，上述控制部190也能够是配备输入部、显示部、演算部以及通信部的模块。
此外，当上述双向电压的波形是如图6以及图7所示的梯形形态的双极(bipolar)波形时，上述升压区U、降压区D以及维持区M的倾斜度以及长度能够通过上述控制部190进行控制。
即，能够使上述升压区U以及降压区D呈现出如图6所示的对称的倾斜度，也能够使上述升压区U以及降压区D呈现出如图7所示的不同的倾斜度。此外，虽未图示，但是也能够对上述维持区M的长度进行调节，也能够通过控制而使得维持区M的波形在峰值位置之外的0伏特状态出现。
这能够根据上述作业对象物质W所需要的电子(electron)的碰撞(hitting)时间以及强度和离子(Ion)的碰撞(hitting)时间以及强度由上述控制部190进行调节。
接下来，将对上述直流电压电源加载部160的作用进行说明。
图5是对由上述双向电压电源供应部130生成的双向电压的波形为一般交流形态即正弦(sign)波形且当向上述阳极部120加载直流时在阴极部110和阳极部120之间形成的双向电压电源的波形变化进行图示的图表。
如上所述，因为由上述双向电压电源供应部130生成的交流形态的上述双向电流的波形加载到上述阴极部110，因此在上述阴极部110和阳极部120之间形成的双向电流的波形将呈现出交流形态的波形。
但是如图5所示，当通过上述直流电压电源加载部160向上述阳极部120加载直流的-侧时，在上述阴极部110和阳极部120之间形成的交流形态的双向电压电源的波形将向上侧移动。在图5所示的图表中，在交流波形向0伏特的下侧(-侧)下降的状态下，离子可能与作业对象物质W发生碰撞，而在交流波形向0伏特的上侧(+侧)上升的状态下，电子可能与作业对象物质W发生碰撞。
或者，如图6以及图7所示，在由上述双向电压电源供应部130生成的双向电压电源的波形呈现出梯形形态的双极(bipolar)波形的情况下，当通过上述直流电压电源加载部160向上述阳极部120加载直流的-侧时，在上述阴极部110和阳极部120之间形成的双极形态的双向电压电源的波形能够向上侧移动。在图6以及图7所示的图表中，在双极形态的双向电压电源的波形向0伏特的下侧下降的状态下，离子可能与作业对象物质W发生碰撞，而在双极形态的双向电压电源的波形向0伏特的上侧上升的状态下，电子可能与作业对象物质W发生碰撞。
在图5至图7中，对双向电压电源相对于原有的波形形态发生20％偏移(Shift)的情况为例进行了说明。
借此，如图8所示，从上述作业对象物质W的表面蚀刻脱落并跌落到阳极部120一侧的原子a到达阳极部120的时间将足够长，借此能够防止再沉积(redeposition)现象。
此时，通过上述直流电压电源加载部160加载到上述阳极部120的直流电压电源，能够是通过上述双向电压电源供应部130加载到上述阴极部110的双向电压电源的最大电压的1～200％之间。
此外，上述阴极部110如图2所示，能够包括：第1导体112；第2导体114；以及，阴极绝缘体116。
上述第1导体112配置在最上侧，能够由接地的金属等导体构成。
上述第2导体114配置于上述第1导体112的下侧，从上述双向电压电源供应部130加载低频的交流电源，能够由铝(Al)等导电性金属构成。
此外，上述阴极绝缘体116配置于上述第1导体112和第2导体114之间以及上述第2导体114的外侧周围，用于将上述第2导体114与外部绝缘。
上述阴极绝缘体116的材质能够使用可起到绝缘体作用的任何材质，但配备于与上述作业对象物质W接触的面即下侧面上的薄绝缘体118能够是如氧化铝(Al2O3)等氧化物或如氮化铝(AlN)等氮化物绝缘体。
此时，与作业对象物质接触的绝缘物质能够利用与双向电压电源的加载部分一体型的涂层技术或利用热传递优秀的粘合材质的粘合技术进行粘合。借此，能够快速释放所生成的热量并借此实现有效的温度控制。此外，上述绝缘体118有助于提升上述阴极部110的电容(Capacity)。如上所述的绝缘体118的厚度能够是3mm以下，但本发明并不因为绝缘体118的厚度而受到限定。
借此，能够在与上述阴极部110接触的上述扁平部180以及作业对象物质W之间形成绝缘以避免电流流过，从而防止作业对象物质W的温度上升。
此外，还能够包括：温度控制部170，用于对上述阴极部110的温度进行调节。
上述温度控制部170是通过对上述阴极部110的温度进行控制而将与上述阴极部110接触的作业对象物质的温度维持在工程温度区间内的构成要素。
此时，工程温度区间是指为了能够根据作业对象物质的材质以及作业的类型等得到良好的作业结果而需要在作业工程中维持的温度范围。
即，通过维持可在工程过程中顺利完成作业的温度，能够确保作业对象物质的作业结果始终维持在最佳状态。
上述温度控制部170，能够包括：冷却通道172；冷媒循环部174；以及，温度测定部176。
上述冷却通道172形成于上述第2导体114的内部，能够采用可使冷却水在内部流动的管状形状。在本实施例中，能够从上述第1导体112的表面向下侧延长至第2导体114的内侧并在上述第2导体114的内部水平延长，从而对上述第1导体112以及第2导体114进行冷却。
此外，上述冷媒循环部174能够使冷却水在上述冷却通道172的内部循环。
此外，上述温度测定部176能够对上述第2导体114的温度进行测定。
借此，为了防止上述温度测定部176所测定到的温度超出所设定温度范围的上限，能够利用独立配备的控制部190对上述冷媒循环部174进行驱动，从而在温度上升时通过对上述冷媒循环部174的控制而提升上述冷却水的循环量。
或者，为了防止上述温度测定部176所测定到的温度超出所设定温度范围的下限，能够利用上述控制部190对冷媒循环部174进行控制，从而对冷却水的循环量进行控制。
借此，上述温度控制部170能够在对上述阴极部110的温度进行控制的同时，还能够对与上述阴极部110接触的作业对象物质的温度进行控制。
接下来，将对用于控制如上所述的干法蚀刻装置的干法蚀刻装置控制方法进行说明。
在正式对上述作业对象物质进行干法蚀刻之前，如图10的(a)至(c)所示，能够执行准备上述扁平部的过程。
准备上述扁平部180的过程，能够包括：粘合步骤；层压步骤；以及，曝光步骤。
上述粘合步骤，是将作业对象物质W粘合到上述平板182上的步骤。
此时，如图10(b)所示，上述平板182中粘合上述作业对象物质W的面上能够通过涂布粘合剂的方式或利用双面粘合膜形成粘合层184。
或者，也能够利用除粘合剂或双面粘合膜之外的如静电等实现粘合。
此时，上述作业对象物质W能够在对上述平板182的一侧面进行拉伸之后再通过机械方式贴紧。
如图10(c)所示，能够在形成粘合层184的平板182的一侧面粘合作业对象物质。此时，上述作业对象物质W能够为了防止出现褶皱或空隙而贴紧到上述平板182上。
此外，上述层压步骤如图10(d)所示，是在粘合到上述平板182上的作业对象物质W以及平板182的外侧周围形成光刻胶膜186的步骤。
此时，还能够在上述光刻胶膜186与作业对象物质W之间层叠形成几十至几百微米厚度的插入层188。
上述插入层188能够由如半导体或绝缘体等材质构成。
如上所述的插入层188能够使到达上述扁平部180表面附近的离子加速，从而进一步提升蚀刻效果。
其中，上述插入层188也能够根据需要省略。
粘合到上述平板182上的作业对象物质W能够借助于上述光刻胶膜186更加坚固地贴紧到上述平板182上。
此外，上述曝光步骤如图10(e)所示，是通过对形成上述光刻胶膜186的扁平部180进行曝光作业而在上述光刻胶膜186上形成图案的步骤。
在接下来的蚀刻过程中，将对通过在上述作业对象物质W的上述光刻胶膜186上形成的图案裸露的部分进行蚀刻。
在通过上述过程准备好上述扁平部180之后，能够执行将其贴紧安装到阴极部110上的安装步骤。
在上述安装步骤，是将上述扁平部180贴紧安装到上述阴极部110的下侧面上的步骤。此时，能够使上述作业对象物质W中需要进行蚀刻的面朝向位于下侧的阳极部120。
借此，在对上述作业对象物质W的下侧面进行蚀刻时，从上述作业对象物质W的表面蚀刻脱落的原子a将在重力作用下跌落到阳极部120一侧，从而能够防止重新沉积到作业对象物质W表面上的再沉积(redeposition)现象。
此外，还能够执行双向电压电源加载步骤。上述双向电压电源加载步骤，是向上述阴极部110加载双向电压电源的步骤。
此时，加载到上述阴极部110的双向电压电源的频率能够低于1MHz。
如上所述，通过加载较低频带的双向电压电源，能够增加电荷蓄积时间，而这有助于鞘区的扩大。此外，能够确保离子向作业对象物质W一侧加速的时间，从而利用较高能量的等离子体离子对上述作业对象物质W的表面进行碰撞。
在加载上述双向电压电源时，能够是向上述外壳内部填充氩气(Ar)等气体的状态。
此外，上述直流加载步骤能够按照与上述双向电压电源加载步骤S130相同的方式执行，是向上述阳极部120加载直流的步骤。此时，能够向阳极部120加载-侧或+侧的直流。在本实施例中是以加载直流的-侧的情况为例进行了说明，但是本发明并不限定于此。
通过向上述阳极部120加载直流，如图5至图7所示，在上述阴极部110和阳极部120之间形成的双向电压电源的波形将整体向+侧移动，借此，能够缩短上述作业对象物质W中的离子的碰撞(hitting)时间并延长电子的碰撞(hitting)时间。借此，如图8所示，从上述作业对象物质W的表面蚀刻脱落并跌落到阳极部120一侧的原子a到达阳极部120的时间将足够长，借此能够防止再沉积(redeposition)现象。
此时，通过上述直流电压电源加载部160加载到上述阳极部120的直流，能够是通过上述双向电压电源供应部130加载到上述阴极部110的交流电源的最大电压的1～200％之间。
在执行上述双向电压电源加载步骤以及直流加载步骤的同时，能够执行对作业对象物质W的表面进行蚀刻的蚀刻步骤S150。
在执行上述蚀刻步骤时，如图10(f)所示，将对通过上述扁平部180的光刻胶膜中的图案裸露的部分进行蚀刻，从而完成对作业对象物质W的蚀刻作业。
此外，在上述蚀刻步骤S150的执行过程中还能够进行温度控制。为了防止上述温度测定部176所测定到的温度超出所设定温度范围，能够利用独立配备的控制部190对上述冷媒循环部174进行驱动，从而在温度上升时通过对上述冷媒循环部174的控制而提升上述冷却水的循环量。
借此，上述温度控制部170能够在对上述阴极部110进行冷却的同时，还能够对与上述阴极部110接触的作业对象物质W进行冷却。此外，还能够通过上述温度控制部170对上述作业对象物质W的冷却速度进行控制，从而防止作业对象物质W的温度超出所设定温度范围的下限。
在上述内容中对适用本发明的较佳实施例进行了说明，但是除上述说明的实施例之外，具有本发明所属技术领域之一般知识的人员应理解在不脱离本发明之主旨以及范围的前提下，本发明还能够以其他特定形态具体化。因此，上述实施例仅为示例性目的而非限制性目的，本发明并不限定于上述的说明，而是能够在所附的权利要求书的范畴及其同等范围内进行变更。

Claims (10)

1.一种干法蚀刻装置，其特征在于，包括：
阳极部；
阴极部，在上述阳极部的上侧以与上述阳极部相向的方式配置，加载电压的极性随着时间交替变更为正电压以及负电压的双向电压电源，与上述阳极部间隔一定距离配置；
扁平部，贴紧于上述阴极部中与阳极部相向的面上，用于使作业对象物质保持平坦状态；
搁置部，用于将作业对象物质以及扁平部固定到上述阴极部中与阳极部相向的面上；
双向电压电源供应部，用于向上述阴极部加载上述双向电压电源；
直流电压电源加载部，为了缩短上述作业对象物质中的离子的碰撞(hitting)时间并延长电子的碰撞(hitting)时间而向上述阳极部加载直流电压电源；以及
控制部，与上述双向电压电源供应部连接而控制上述双向电压电源的波形，
上述双向电压电源的波形包括向+或-一侧发散的升压区、向0一侧收敛的降压区以及在上述升压区和上述降压区之间维持一定电压的维持区，
上述控制部根据向上述作业对象物质碰撞电子的时间以及强度和碰撞离子的时间以及强度，控制上述升压区、上述降压区、上述维持区的倾斜度以及长度。
2.根据权利要求1所述的干法蚀刻装置，其特征在于：
上述扁平部，包括：
平板，贴紧于上述阴极部中与阳极部相向的面上，在其背面以平坦的状态贴紧粘合作业对象物质。
3.根据权利要求2所述的干法蚀刻装置，其特征在于：
上述扁平部，包括：
光刻胶膜，形成于粘合有上述作业对象物质的平板和作业对象物质的表面周围。
4.根据权利要求2所述的干法蚀刻装置，其特征在于：
上述扁平部，包括：
粘合层，形成于上述平板与作业对象物质之间，用于将上述作业对象物质粘合到上述平板上。
5.根据权利要求4所述的干法蚀刻装置，其特征在于：
上述粘合层，是粘合物质。
6.根据权利要求2所述的干法蚀刻装置，其特征在于：
上述作业对象物质，利用静电粘合到上述平板上。
7.根据权利要求2所述的干法蚀刻装置，其特征在于，还包括：
插入层，层叠于上述作业对象物质与光刻胶膜之间，由半导体或绝缘体等材质构成。
8.根据权利要求1所述的干法蚀刻装置，其特征在于：
上述搁置部，
对上述扁平部进行弹性支撑，以便于将配备有上述作业对象物质以及光刻胶膜的平板贴紧到上述阴极部中与阳极部相向的面上。
9.根据权利要求1所述的干法蚀刻装置，其特征在于：
通过上述直流电压电源加载部加载的电源，是负电压或正电压。
10.一种干法蚀刻装置的控制方法，其特征在于，包括：
粘合步骤，将作业对象物质粘合到平板上；
层压步骤，在粘合到上述平板上的作业对象物质以及平板上形成光刻胶膜；
曝光步骤，在上述层压步骤之后，通过对层压的光刻胶膜进行曝光而形成图案；
安装步骤，将在上述曝光步骤中完成曝光的光刻胶膜以及作业对象物质和平板贴紧安装到阴极部中与阳极部相向的面上；
双向电压电源加载步骤，向阴极部加载电压的极性随着时间交替变更为正电压以及负电压的电源；以及，
直流电压电源加载步骤，为了缩短上述作业对象物质中的离子的碰撞(hitting)时间并延长电子的碰撞(hitting)时间，在上述双向电压电源加载步骤之后或同时向上述阴极部加载直流电压电源；
蚀刻步骤，利用通过加载到上述阴极部的双向电压电源而生成的等离子体，在作业对象物质的表面进行蚀刻，
上述双向电压电源具有包括向+或-一侧发散的升压区、向0一侧收敛的降压区以及在上述升压区和上述降压区之间维持一定电压的维持区的波形，
根据向上述作业对象物质碰撞电子的时间以及强度和碰撞离子的时间以及强度，控制上述升压区、上述降压区、上述维持区的倾斜度以及长度。
CN201780063840.4A 2016-10-21 2017-10-13 干法蚀刻装置及其控制方法 Active CN109891557B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160137827A KR101913684B1 (ko) 2016-10-21 2016-10-21 건식 에칭장치 및 그 제어방법
KR10-2016-0137827 2016-10-21
PCT/KR2017/011294 WO2018074780A1 (ko) 2016-10-21 2017-10-13 건식 에칭장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
CN109891557A CN109891557A (zh) 2019-06-14
CN109891557B true CN109891557B (zh) 2023-06-20

Family

ID=62019085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780063840.4A Active CN109891557B (zh) 2016-10-21 2017-10-13 干法蚀刻装置及其控制方法

Country Status (5)

Country Link
US (1) US11348810B2 (zh)
JP (1) JP6898456B2 (zh)
KR (1) KR101913684B1 (zh)
CN (1) CN109891557B (zh)
WO (1) WO2018074780A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102419550B1 (ko) * 2020-09-03 2022-07-11 주식회사 볼트크리에이션 수평 설치형 건식 에칭장치
KR102518437B1 (ko) * 2020-11-19 2023-04-05 주식회사 볼트크리에이션 Metal의 Micro-patterning을 이용한 패러데이 케이지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4798650A (en) * 1987-03-27 1989-01-17 Fujitsu Limited Method of dry etching aluminum
CN102280339A (zh) * 2010-06-14 2011-12-14 东京毅力科创株式会社 基板处理方法和基板处理装置
CN103168337A (zh) * 2010-07-15 2013-06-19 巴黎高等理工学院 电容耦合反应器中用梯形波形激励的等离子体加工
TW201523739A (zh) * 2013-08-21 2015-06-16 Tel Epion Inc 用以調整鰭式場效電晶體元件之鰭高的氣體團簇離子束蝕刻方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126832A (ja) * 1983-12-14 1985-07-06 Hitachi Ltd ドライエツチング方法および装置
JPH06120173A (ja) * 1992-10-09 1994-04-28 Fujitsu Ltd エッチング終点検出方法
JPH08134666A (ja) * 1994-11-10 1996-05-28 Mitsui Toatsu Chem Inc ドライエッチング方法
US6245189B1 (en) * 1994-12-05 2001-06-12 Nordson Corporation High Throughput plasma treatment system
JP2581026B2 (ja) * 1995-01-30 1997-02-12 株式会社日立製作所 低圧雰囲気内の処理方法及びその装置
EP1441577A4 (en) * 2002-02-20 2008-08-20 Matsushita Electric Works Ltd PLASMA PROCESSING DEVICE AND METHOD
JP2005268436A (ja) * 2004-03-17 2005-09-29 Sharp Corp 半導体装置製造方法およびドライエッチング装置
US7951262B2 (en) * 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7169248B1 (en) * 2005-07-19 2007-01-30 Micron Technology, Inc. Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP5281309B2 (ja) * 2008-03-28 2013-09-04 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
KR101515150B1 (ko) * 2008-04-07 2015-04-27 참엔지니어링(주) 플라즈마 처리 장치 및 플라즈마 처리 방법
WO2009125951A2 (en) * 2008-04-07 2009-10-15 Sosul Co., Ltd. Plasma processing apparatus and method for plasma processing
KR101957348B1 (ko) * 2011-09-26 2019-03-12 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 플라즈마 처리 방법
EP2951860B1 (en) * 2013-01-31 2020-03-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Carrier substrate and method for fixing a substrate structure
US20140263182A1 (en) * 2013-03-15 2014-09-18 Tokyo Electron Limited Dc pulse etcher

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4798650A (en) * 1987-03-27 1989-01-17 Fujitsu Limited Method of dry etching aluminum
CN102280339A (zh) * 2010-06-14 2011-12-14 东京毅力科创株式会社 基板处理方法和基板处理装置
CN103168337A (zh) * 2010-07-15 2013-06-19 巴黎高等理工学院 电容耦合反应器中用梯形波形激励的等离子体加工
TW201523739A (zh) * 2013-08-21 2015-06-16 Tel Epion Inc 用以調整鰭式場效電晶體元件之鰭高的氣體團簇離子束蝕刻方法

Also Published As

Publication number Publication date
US11348810B2 (en) 2022-05-31
CN109891557A (zh) 2019-06-14
KR101913684B1 (ko) 2018-11-01
JP2020502820A (ja) 2020-01-23
WO2018074780A1 (ko) 2018-04-26
JP6898456B2 (ja) 2021-07-07
KR20180044124A (ko) 2018-05-02
US20190318942A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
US8124539B2 (en) Plasma processing apparatus, focus ring, and susceptor
TWI234417B (en) Plasma procesor and plasma processing method
JP3965258B2 (ja) 半導体製造装置用のセラミックス製ガス供給構造
KR101663844B1 (ko) 정전 척에 대해 사용하기 위한 클로킹가능 디바이스
US20180308737A1 (en) Electrostatic chuck device
KR101217379B1 (ko) 포커스 링 및 기판 탑재 시스템
KR102233920B1 (ko) 정전 척 장치
CN109427532B (zh) 具有制冷剂用的流路的部件及其控制方法和基片处理装置
US20070227663A1 (en) Substrate processing apparatus and side wall component
JP2007207842A (ja) 静電チャック装置
US20080242086A1 (en) Plasma processing method and plasma processing apparatus
KR20060042099A (ko) 웨이퍼 스테이지
CN109891557B (zh) 干法蚀刻装置及其控制方法
CN109075107B (zh) 干式蚀刻装置
JP2011159684A (ja) 静電チャック装置
US20130001075A1 (en) Sputtering apparatus and sputtering method
KR101216701B1 (ko) 건식 식각 장치
KR102419550B1 (ko) 수평 설치형 건식 에칭장치
CN109075062B (zh) 干式蚀刻装置的控制方法
JP2009088558A (ja) 静電チャック装置
JP2009141014A (ja) プラズマ処理装置及び処理方法
KR20230092688A (ko) 기판 처리 방법 및 기판 처리 장치
KR20150066631A (ko) 플라즈마 스프레이 코팅 방식을 이용한 온도조절이 가능한 정전척의 제조방법 및 이에 의해 제조된 플라즈마 스프레이 코팅 방식을 이용한 온도조절이 가능한 정전척
JP2020017685A (ja) 基板処理装置及びプラズマシースの高さ制御方法
KR20090070236A (ko) 반도체 소자의 제조장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant