JP2020501370A - Ledキャリアアセンブリを製造する方法 - Google Patents

Ledキャリアアセンブリを製造する方法 Download PDF

Info

Publication number
JP2020501370A
JP2020501370A JP2019530133A JP2019530133A JP2020501370A JP 2020501370 A JP2020501370 A JP 2020501370A JP 2019530133 A JP2019530133 A JP 2019530133A JP 2019530133 A JP2019530133 A JP 2019530133A JP 2020501370 A JP2020501370 A JP 2020501370A
Authority
JP
Japan
Prior art keywords
led
carrier
pad
magnetic
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019530133A
Other languages
English (en)
Other versions
JP7224285B2 (ja
Inventor
イスラエル,ケイシー
モネスティエ,フロラン
スピンガー,ベンノ
Original Assignee
ルミレッズ ホールディング ベーフェー
ルミレッズ ホールディング ベーフェー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルミレッズ ホールディング ベーフェー, ルミレッズ ホールディング ベーフェー filed Critical ルミレッズ ホールディング ベーフェー
Publication of JP2020501370A publication Critical patent/JP2020501370A/ja
Application granted granted Critical
Publication of JP7224285B2 publication Critical patent/JP7224285B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053Bonding environment
    • H01L2224/95085Bonding environment being a liquid, e.g. for fluidic self-assembly
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08Magnetic details
    • H05K2201/083Magnetic materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/104Using magnetic force, e.g. to align particles or for a temporary connection during processing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本発明は、LEDキャリアアセンブリを製造する方法を記述する。本方法は、マウント面を有するキャリアに多数のLEDダイを受け容れるように配置されたマウントパッドを備えるステップと、キャリアにアライメント磁石を埋め込むステップと、多数のLEDダイを提供するステップであり、該LEDダイは多数の磁気ダイパッドを有するステップと、アライメント磁石の磁気範囲内でキャリアのマウント面の上にLEDダイを配置することによって、磁気ダイパッドをマウントパッドに対して整列させるステップと、を含む。本発明は、また、LEDキャリアアセンブリも記述する。

Description

本発明は、LEDキャリアアセンブリを製造する方法に関する。本発明は、さらに、LEDキャリアアセンブリおよびLEDについて記述する。
複数の電子コンポーネントを含む電子デバイスをアセンブリまたは製造するために、表面実装技術(surface-mount technology、SMT)が、プリント回路基板(PCB)上で電子コンポーネントをそれらの指定された位置にマウントする確立された方法として広く使用されている。ピックアンドプレース(pick-and-place)マシンといった、SMTコンポーネント配置システムは、事前にデポジットされた半田パッドの上に電子コンポーネントを正確かつ迅速に配置することができ、次いで、例えば、リフロー半田オーブンの中で所定の位置に半田付けされる。PCBといった、キャリアの上へマウントするための発光ダイオードダイ(LED die)は、ダイ自体およびキャリア上のトラックに対して接続するためのダイパッドを含み得る。SMTマウント、ハンドリング、および電気的接続の形成を促進するために、環境保護、等を提供するように、LEDダイは、また、いくつかの適切なパッケージを含んでよい。以降では、用語「LEDダイ」と「LED」は、互換的に使用され得る。用語「LEDパッド」と「ダイパッド」も、また、互換的に使用され得る。
SMT LEDの電極接点(electrode contacts)も、また、たいてい、PCB上の所定の位置に半田付けされ得る。LEDダイパッドとPCBパッドとの間の半田接続は、好ましくは低い電気低抗および熱抵抗を有している。しかしながら、LEDダイを所定の位置に半田付けすることは、多くの問題と関連している。第1に、全ての半田は十分に高い温度で溶融し、そして、LEDダイとPCBとの間の半田接合が、従って、LEDダイの許容される接合温度(junction temperature)を制限している。過度に高い接合温度は、半田を軟化し、または、融解さえし、そして、LEDダイはPCBから分離し得る。第2に、凝固した半田(solidified solder)の材料特性は、繰り返される温度サイクルの際にボイド(voids)またはクラックが形成されるようなものであり、それによって、最終製品の温度衝撃(thermal shock、TMSK)の信頼性を低下させている。第3に、半田の量、および、半田付け手段の最中の溶融と凝固プロセスにおける不確実性とランダム性は、半田接合によってマウントされたLEDが、3次元(X、Y、およびZ)のいずれにおいてもミスアライメント(misalignment)に悩まされ、そして、所望の取り付け面から外れて回転または傾き得ることを意味する。Z方向におけるミスアライメントは、たいてい、最も問題である。特には、精密に特定された光出力特性を有する照明アプリケーションの場合である。
さらに、LEDおよびPCBについて使用される異なる材料は、LEDの熱膨張係数(CTE)がPCBのCTEと著しく異なることを意味する。このCTEの不一致(mismatch)は、本質的に避けることができず、そして、LEDダイパッドに対して接合された硬い半田は、オペレーションの最中、そして、特には低温における、保管の最中にLEDに物理的にストレスをかける。CTEの不一致は、最終的にLEDの寿命を短縮し、そして、従って、製品の寿命も短縮する。
上記で概説した問題を克服するようにキャリアの上にLEDをマウントする方法を提供することが、本発明の目的である。
本発明の目的は、LEDキャリアアセンブリの製造に係る請求項1の方法により、および、請求項8に係るLEDキャリアアセンブリによって達成される。
本発明に従って、LEDキャリアアセンブリを製造する方法は、マウント面を有するキャリアに多数のLEDダイを受け容れるように配置されたマウントパッドを備えるステップと、キャリアのマウント面の下に磁石を埋め込むステップと、多数のLEDダイを提供するステップであり、LEDダイは多数の磁気ダイパッドを有するステップと、磁石の磁気範囲内でキャリアのマウント面の上にLEDダイを配置することによって、LEDダイの磁気ダイパッドをマウントパッドに対して整列させるステップと、を含む。LEDダイパッドとマウントパッドとの間の電気的および熱的接続は、半田無し(solderless)であって、かつ、これらの対向する表面間における物理的なコンタクトによって成されている。
本発明のLEDキャリアアセンブリは、多数のLEDダイを受け容れるように配置されたマウントパッドを備えたマウント面を有するキャリアを含む。LEDキャリアアセンブリは、さらに、多数のLEDダイを含み、ここで、LEDダイは、磁気ダイパッドとキャリアのマウント面の下に埋め込まれた磁石との間の磁力によってマウントパッドに対して整列される多数の磁気ダイパッドを有する。キャリアのマウント面の下に磁石を埋め込むステップは、磁石の本体がキャリアのマウント面の上方に延びないことを意味すると理解されるべきである。
本発明のコンテクストにおいて、用語「キャリア(”carrier”)」は、電子コンポーネントを受け容れるように準備され得るあらゆる適切な材料を含むものと理解されてよい。一般的に、キャリアは、非導電性基板上に形成された、導電性トラック、パッド、等を有するプリント回路基板であると理解されてよい。以降では、用語「キャリア」および「PCB」は、互換的に使用され得る。キャリアは、FR-4、アルミニウム金属コアボード、セラミック等、といったあらゆる適切な材料で作ることができ、そして、導電性トラックおよびパッドは、当業者に知られているように、エッチングといったあらゆる適切なプロシージャを使用して形成することができる。
本発明の方法およびLEDキャリアアセンブリの利点は、半田の代わりに、LEDとキャリアとの間の電気的接続を確立するために磁力が使用されることである。LEDとPCBとの間の接続は、従って、半田無し(solderless)接続であり、そして、序文で述べた欠点を克服する。LED接合の温度は、もはや半田によって制約され、または制限されることはない。繰り返される温度サイクルの後でさえも、LEDダイパッドとPCBパッドとの間にボイド(voids)およびクラックが進展するあらゆるリスクがもはや存在しない。そして、LEDは、LED自体とPCBとの間のCTEの不一致から生じるストレスをもはや受けることはない。
本発明の方法から生じるさらなる利点が存在する。例えば、LEDは、もはや半田付けの最中に高温にさらされる必要がない。このことは、より低い熱的仕様を有するより安価なLEDが使用され得ることを意味しており、それによって、LEDの材料費を削減している。本発明の方法は、また、後述するように、キャリアに対するLEDの「セルフアライメント(”self-alignment”)」を可能にすることができ、そうして、LEDは、ピックアンドプレースマシンによって連続的に処理される必要がなく、結果として、特にPCB毎のLED数量が増加するにつれて、好ましく高速かつ低コストなアセンブリプロセスを生じている。別の利点は、LEDダイとPCBパッドとの間にあらゆる半田接合が無いことが、より正確にLEDが配置され得ることを意味しており、そして、本発明の方法により、非常に正確なアライメント−特にZ方向におけるもの−が達成されることになる。本発明の方法においては、LEDが、配置される場所、すなわち、所望のマウント面において正確に留まるので、LED配置の精度が著しく改善される。さらに、半田が無いことは、LEDの向きが、変動する厚さ及び不均一な表面の半田層によってではなく、PCBの平坦度によって決定されることを意味する。本発明の方法の別の利点は、リワーク(rework)が必要とされる場合(例えば、PCB上の機能しないLEDを交換するために)、LEDを、ピンセット、ピックアンドプレースマシン、真空ピンセット、等といった適切なツールを使用して、簡単にPCBから取り出すことができることである。
本発明のLEDキャリアアセンブリにおいて使用されるダイは、アノードパッドおよびカソードパッドを伴う発光ダイオードを含み得る。これらの電極パッドのうち少なくとも1つ(好ましくは両方)は、多数の磁性材料層を含んでいる。磁性電極接点(magnetic electrode contact)は、そうでなければ非磁性ダイパッドを形成するために使用されるであろう任意の確立された技術を使用して、比較的に単純な方法で具現化され得る。例えば、磁性金属層は、適切なスパッタリング(sputtering)または電着(electrodeposition)プロセスの適用の下でデポジットされ得る。好ましくは、LEDダイパッドは、ニッケル-鉄合金またはパーマロイといった、軟磁性材料(soft magnetic material)の1つまたはそれ以上をデポジットすることによって形成される。
従属請求項および以下の説明は、本発明の有利な実施形態及び特徴を特定的に開示している。実施形態の特徴は、適宜組み合わされてよい。一つの請求項のカテゴリーのコンテクストにおいて説明される特徴は、別の請求項のカテゴリーに対して同様に適用できる。
以降では、表面実装製造方法に適した形状および物理的寸法をLEDダイが有していることが仮定されてよい。そうしたLEDダイは、非常に小さいサイズを有することができ、そして、一般的に、コンパクトな長方形または正方形のコンポーネントである。例えば、LEDダイは、1mm未満の辺、および、その幅のほんの少しである高さを有する、正方形のフットプリントを有してよい。LEDダイパッドまたは電極パッドは、それに応じてより小さいものである。2つのダイパッド(アノードおよびカソード)が、LEDダイの下側においてが形成されなければならないからである。ダイパッドは、LEDダイの下側の幅の大部分にわたり延在することができ、そして、適切なギャップによって分離することができる。LEDダイパッドの材料は、経時的に腐食する傾向があり得る。従って、本発明の特に好ましい実施形態において、本方法は、LEDパッドに対して保護コーティング(protective coating)を適用するステップを含んでいる。例えば、LEDダイパッドを形成するために適用されるスパッタリングまたはデポジットプロシージャは、LEDパッドの外表面に対して貴金属の薄い層をスパッタリングまたはデポジットすることによって完結し得る。
LEDダイは、非常に小さく、かつ、軽いので、対応する小さな磁力によってキャリアまたはPCB上の所定の位置に保持され得る。本発明の特に好ましい実施形態において、磁石および磁気ダイパッドに係る寸法、及び/又は、材料特性、及び/又は、相対位置は、磁石と磁気LEDダイパッドとの間に、少なくとも0.4ミリニュートン(mN)、より好ましくは少なくとも0.6mN、最も好ましくは少なくとも0.8mNの吸引力を達成するように選択される。例えば、およそ1mgの質量を有するLEDについては、そのLED上に作用するであろう重力よりもおよそ100倍大きい力を達成するために、1mNの吸引力が十分であり得る。好ましくは、LEDダイパッドは、少なくとも5000の非透磁率(relative permeability)μr(自由空間の透磁率μ0に対するパッド材料の透磁率の比)を有する。
本発明に従って、アライメント磁石(alignment magnet)は、PCBの本体の中に埋め込まれている。好ましくは、アライメント磁石は、キャリアのマウント面の下方2.0mmの深さまで埋め込まれている。別の言葉で言えば、キャリアのマウント面とアライメント磁石の上面との間の距離は、最大で2.0ミリメートルである。本発明のさらなる好ましい実施態様において、アライメント磁石の上面は、キャリアのマウント面と本質的に同一平面である。
そうした埋め込まれた磁石、または、「磁気インレー(”magnetic inlay”)」の1つは、PCBのマウント面の上に配置される各LEDダイのために、PCBに埋め込むことができる。好ましくは、磁気インレーは、後にLEDダイパッドに対して接続されるPCBパッドの位置によって決定される位置において、キャリアの本体に埋め込まれている。磁気インレーは、導電性トラックおよび接点パッドを準備するためのエッチングステップの以前に、または、適宜その逆で、PCBに埋め込むことができる。
本発明の好ましい実施形態において、アライメント磁石の厚さは、少なくとも0.1ミリメートル、かつ、最大で2.0ミリメートルを有する。好ましくは、アライメント磁石の横方向寸法(lateral dimension)または側方長さ(side length)は、少なくとも0.1ミリメートルである。好ましくは、アライメント磁石の横方向寸法または側方長さは、最大で2.0ミリメートルである。アライメント磁石の寸法は、好ましくは、所望の強度を有する吸引力を達成するように選択され、そして、また、マウントパッド間の距離にある程度依存してもよい。
上述のように、LEDダイパッドとPCBパッドとの間の電気的接続は、もはや半田によって行われず、そして、代わりに、これらの対向する表面間の物理的コンタクトによって行われる。従って、本発明の好ましい実施形態において、これらの表面は、十分な程度の導電率を確保するように準備されている。追加的または代替的に、本発明の方法は、アライメントステップの以前に、マウントパッドに対して、グリースといった、導電性および熱伝導性の材料の薄い層を適用するステップを含み得る。そうした導電層は、LEDダイパッドとその対応するPCBパッドとの間の電気的接続を著しく改善することができ、そして、例えば、単純な分配(dispensing)、スクリーン印刷、または、インクジェットプロセスに適用することができる。そうした層を使用する利点は、LEDダイパッドおよびそれらの対応するPCBパッドの表面が、通常の方法で、すなわち、より高い程度の平滑性(smoothness)を確保するための追加の努力を必要としないで、準備され得ることである。材料は、LEDダイパッドおよびPCBパッドに係るそうでなければ平坦な表面における不完全性から生じるあらゆるボイドを埋める。導電性および熱伝導性の材料層は、また、LEDダイパッドからPCBパッドへの熱伝達を促進することによって、アセンブリの全体的な熱性能を改善することもできる。
PCBは、典型的には、0.7mm−3.0mmの厚さを有することができ、そして、任意の埋め込まれた磁気インレーは、好ましくは、中間誘電体層(intermediate dielectric layers)およびPCBパッドといった、他のエレメントのためのスペースを許容しながら、そうしたPCBの内部にフィットするように寸法決めすることができる。本発明の特に好ましい実施形態において、磁気インレーは、「硬い(”hard”)」材料から作ることができる永久磁石である。例えば、ネオジム(Nd2Fe14B)、サマリウム-コバルト(SmCo5、Sm(Co、Fe、Cu、Zr)7)といった希土類合金から、または、アルニコ合金からである。好ましくは、アライメント磁石は、少なくとも750kAm−1の磁化を有する。磁石の材料特性および寸法は、好ましくは、150℃の領域の温度においてさえも、磁石の連続的な信頼性ある挙動−すなわち、吸引の磁力において著しい減少が無いこと−ができるように選択される。
本発明の特に好ましい実施形態において、磁気LEDダイパッドおよびアライメント磁石は、PCBマウント面に対して平行に作用する磁化方向の特定的なコンフィグレーションを達成するように具現化することができる。磁化方向は、磁石の「南極(”south pole”)」から磁石の「北極(”north pole”)」までを指す矢印として可視化されてよい。そうした一つの実施形態において、アライメント磁石の磁化方向は、PCBアノードパッドをPCBカソードパッドに対して接続している仮想直線(imaginary straight line)に対して平行であり、そして、各LEDダイパッドの磁化方向は、アライメント磁石の磁化方向に対してアンチパラレル(antiparallel)である。このようにして磁石を準備することによって、アライメント磁石に近づくLEDダイは、そのダイパッドの磁化方向をアライメント磁石の磁化方向に対してアンチパラレルに整列させるように、自動的に回転する。この特性は、そうしたLEDダイがPCB上の液体の薄い層の上で浮くように分散され、かつ、ゆり動かされる(agitated)、本発明の方法の「セルフアライメント」の実施形態において有効に使用される。LEDダイは、アライメント磁石に対する「正しい(”correct”)」位置を自動的に仮定し、そして、PCBマウント面に対して直角に作用する磁気吸引力のため、その位置で留まる。液体層は、蒸発する溶媒を含んでよい。代替的に、PCBは、バス(bath)の中に置かれ、そして、アライメントプロセスの最中に、ゆっくりと持ち上げられてよく、過剰な液体が表面から排出されるのを可能にする。そうしたセルフアライメント方法は、特に基板毎のLEDの数量が増加するにつれて、ピックアンドプレースプロセスよりも迅速であり得る。
PCBに対する半田無し接続にもかかわらず、LEDダイが所定の位置に留まることを確実にするために、本発明の方法は、好ましくは、キャリア上で整列されたLEDダイの位置を固定するために、整列されたLEDダイおよびキャリアの上、または、それらがキャリアに接触するLEDのエッジ、のいずれかに、接着剤コーティングを適用するステップを含む。そうしたコーティングは、接着剤の層、ラミネート層、または、あらゆる他の適切な層を含むことができる。本発明の好ましい実施態様において、コーティングは、硬化(curing)の際に収縮を経験する材料を含んでいる。このことは、LEDダイパッドとマウントパッドとの間の物理的、そして、従って、電気的および熱的な接続を維持または改善するために、PCBマウント面に向かってLEDダイを引っ張るように作用する力を結果として生じる。
本発明の別の実施形態においては、1つまたはそれ以上の外部アライメント磁石の配置が、装置のアセンブリの最中に使用され得る。この実施形態では、1つまたはそれ以上の外部アライメント磁石が、コンポーネント配置システムによって使用され、そして、その埋め込まれたアライメント磁石と共にPCBの下方に位置するように配置されている。アライメントステップの最中に、外部アライメント磁石は、埋め込まれたアライメント磁石の磁化を増加させ、かつ、LEDダイパッドとその対応するPCBマウントパッドとの間の吸引力を増加させる強力な磁場を生成し、それによって、LEDダイパッドとその対応するPCBマウントパッドの正しいアライメントを支援している。
例えば、さらなるアライメント磁石は、全ての埋め込まれたアライメント磁石を磁化する単一の大きな電磁石であり得る。LEDダイは、例えば、上述のようなピックアンドプレースツールを使用して、PCBパッドの上に置かれ、そして、所定の位置に落とすことができる。吸引の磁力は、一旦ピックアンドプレースツールによって落とされたら、PCB上の所定の位置にLEDが保持されることを確保している。
1つまたはそれ以上の外部アライメント磁石を使用することによって、ダイパッドおよび埋め込まれたアライメント磁石は、「軟(”soft”)」磁性材料から作ることができる。例えば、ダイパッド、及び/又は、埋め込まれたアライメント磁石は、ニッケル−鉄合金またはパーマロイといった、材料で作ることができる。そうした材料は、上述の「硬(”hard”)」磁性材料よりも、著しく供給する(source)のが容易であり、かつ、より経済的である。好ましくは、ダイをそれぞれのマウントパッドに対して整列させるステップの後で、ダイをPCB上の所定の位置に保持するために、上述のようなコーティングを適用するステップが続く。
アライメントステップを補助するために外部アライメント磁石を使用する技術は、非常に薄い埋め込まれたアライメント磁石を有する非常に薄いPCBの使用を可能にする。例えば、PCBは、ミリメートルのほんの少しの厚さを有する薄いフレキシブルなフォイルとして形成され得る。この場合に、埋め込まれたアライメント磁石は、PCBフォイルの厚さに匹敵する厚さを有し得る。
本発明の他の目的および特徴は、添付の図面と併せて考察される以降の詳細な説明から明らかになるだろう。しかしながら、図面は、例示の目的のためだけにデザインされたものであり、そして、本発明の限界を定義するものとしてデザインされていないことが理解されるべきである。
図1は、本発明のLEDアセンブリの一つの実施形態の断面図を示している。 図2は、本発明のLEDダイ一つの実施形態の下方からの平面図を示している。 図3は、本発明のLEDアセンブリのさらなる実施形態の断面図を示している。 図4は、本発明のLEDダイの一つの実施形態とアライメント磁石との間のセルフアライメントの原理を示している。 図5は、本発明の方法の一つの実施形態におけるセルフアライメント段階を示している。 図6は、本発明のLEDアセンブリのさらなる実施形態の断面図を示している。 図7は、第1製造段階における本発明のLEDアセンブリのさらなる実施形態の断面図を示している。 図8は、図7の実施形態の平面図を示している。 図9は、後の製造段階における図7の実施形態の断面図を示している。
図面において、同様な数字は、全体を通して同様なオブジェクトを参照するものである。図中のオブジェクトは、必ずしも縮尺どおりに描かれているものではない。
図1は、本発明のLEDアセンブリの一つの実施形態の断面図であり、そして、PCB 10の上の所定の位置にLEDダイ11を示している。アライメント磁石Malignは、PCB 10に埋め込まれており、そのLEDダイ11のPCB接点101、102のスパンの距離にわたって延在するように示されている。アライメント磁石Malignは、最大2.0mmの深さまで埋め込むことができ、すなわち、その上面は、PCB 10のマウント面100の下方2.0mmまでである。LEDダイ11は、磁気ダイパッドMpad_1、Mpad_2を有している。アライメント磁石Malignと磁気ダイパッドMpad_1、Mpad_2との間の磁気吸引力Fの力は、LEDダイ11をPCB 10上の所定の位置に保持するのに十分である。LEDダイ11とPCB 10との間の電気的接続は、従って、全く半田無し(solderless)である。図2は、LEDダイ11の一つの実施形態の下方からの平面図を示しており、それらの間に適切なギャップを有するダイパッドMpad_1、Mpad_2を示している。ダイパッドの一方がLEDのアノードであり、そして、他方のダイパッドがカソードであるからである。ここで、ダイ11は、幅W11を有する本質的に正方形の形状を有している。幅は、自動車(フロント、リヤ、他のシグナル、または、インテリア)、一般照明、ディスプレイ(直接発光またはバックライト)、アウトドア(街路照明)、または、カメラフラッシュのアプリケーションについて、1.0mmのオーダーであり得る。アライメント磁石の寸法、厚さhm10、幅wm10、および、深さdm10(ここではLEDの深さと同じように示されている)といったもの、磁気ダイパッドMpad_1、Mpad_2の寸法、厚さhm11、深さdm11、および、幅wm11といったもの、そして、アライメント磁石Malignおよび磁気ダイパッドMpad_1、Mpad_2の材料特性は、意図された製品アプリケーションにおいてLEDダイ11を所定の位置に確実に保持する、適切に強力なFを達成するように選択される。
図3は、本発明のLEDアセンブリのさらなる実施形態の断面図を示している。ここでは、LEDダイパッドMpad_1、Mpad_2とPCB接点パッド101、102との間に好ましい電気的(および熱的)接続が形成されるように、導電性グリース(electrically conductive grease)の層14がPCB接点パッド101、102に適用されている。この例示的な実施形態は、また、貴金属(noble metal)といった、材料の保護層15も示している。各LEDダイパッドMpad_1、Mpad_2の外面に対して適用され、これらを腐食に対して保護するものである。図は、また、例えば、PCB接点を別のコンポーネントまたは電力パッドに対して電気的に接続するための導電性トラック(conductive track)103(たいていはエッチングされた銅トラック)も示している。
図1および図3の実施形態において、アライメント磁石Malignは、キャリア10に埋め込まれている。LEDダイ11は、ピックアンドプレースマシンといった、従来の装置を使用してPCB 10の上に配置され得る。代替的に、磁石のセルフアライメント特性が、本発明の方法における代替的なアライメントステップの最中に使用されてよい。図4は、一つの実施形態を示しており、そこでは、アライメント磁石MalignおよびLEDダイパッドMpad_1、Mpad_2それぞれが、PCB 10の表面に対して平行な磁化方向D10、D11を示すように用意されている。具体的に、アライメント磁石Malignは、その磁化方向D10が、LED 11のための接点パッド101、102間の方向に対応するように、用意され、そして、埋め込まれている。代替的に、アライメント磁石MalignおよびダイパッドMpad_1、Mpad_2は、磁化方向がダイパッド間におけるギャップに対して平行になるように、用意され得る。−この実施形態は、所望のアンチパラレル(anti-parallel)コンフィグレーションを達成するように、図4のアライメント磁石の磁化方向D10を時計回り方向に90°回転することによって、そして、または、ダイパッドの磁化方向D11を90°回転することによっても、可視化され得る。
図5は、本発明の方法の代替的な実施形態におけるセルフアライメント段階を示している。上述のように、磁化方向D10を有するアライメント磁石Malignは、PCB 10に埋め込まれている。この実施形態においては、しかしながら、1つまたはそれ以上の外部アライメント磁石Mextが、製造装置2の一部として、PCB 10の下に位置するように配置されている。PCBは、自由(loose)なLEDダイ11が、PCB 10の上部の液体層Lの表面上に浮かぶことができるように、バス(bath)の中に置かれている。各LEDダイ11のダイパッドMpad_1、Mpad_2は、上述のように、磁化方向D11を有するように準備されている。アライメント磁石Malignの磁場は、近傍におけるLEDダイ11に、それ自身をアライメント磁石Malignの真上で中心に置かせ、そして、液体Lの表面上で回転させ、そうして、ダイパッドMpad_1、Mpad_2の磁化方向D11は、アライメント磁石Malignの磁化方向D10に対してアンチパラレルに整列する。この例示的な実施形態において、埋め込まれたアライメント磁石Malign及び/又はダイパッドMpad_1、Mpad_2は、「軟質(”soft”)」磁性材料で作ることができる。外部アライメント磁石Mextは、磁気的に「軟質」な埋め込まれたアライメント磁石MalignとダイパッドMpad_1、Mpad_2との間の磁気吸引力を、それらを磁化することによって一時的に増加または増幅する働きをする。図において、左側のLEDダイ11は、すでに、その下にあるアライメント磁石Malignとそれ自身が整列されている。右側のLEDダイ11は、その下にあるアライメント磁石Malignとそれ自身が整列するように、回転する。液体Lは、LEDダイ11が一旦それぞれの接点パッドの上に位置決めされると、蒸発するか、または排出され得る。LED11が液体Lの上を自由に移動するので、このアライメントプロセスは非常に短い時間内で完了され得る。一旦、その配置されたダイを有するPCBが外部アライメント磁石Mextの影響から取り外されると、埋め込まれたアライメント磁石MalignとダイパッドMpad_1、Mpad_2との間の残留磁場(residual magnetic field)は、比較的に弱くあり得る。従って、ダイをその接点パッド101、102上の所定の位置に保持するのを支援するために、接着剤コーティングまたは収縮コーティングが適用され得る。
図6は、本発明のLEDアセンブリのさらなる実施形態の断面図を示している。ここで、キャリア10は、対応するように薄い埋め込まれたアライメント磁石Malignを伴う非常に薄いPCBフォイル(foil)10である。LEDダイ11は、例えば、図5において説明された方法で、または、ピックアンドプレースマシンを使用して整列されており、LEDダイ11を(それらの磁気ダイパッドMpad_1、Mpad_2を用いて)、アセンブリの最中にPCBフォイル10の下に配置されているアライメント磁石Malignおよび外部アライメント磁石Mext(図示なし)の上に位置決めする。いずれにしても、LEDダイ11の上にコーティングまたはカバー16が適用され、PCB 10に対してこれらを固定する。カバー16は、LEDダイパッドMpad_1、Mpad_2とPCB接点パッド101、102との間に半田がない場合でさえも、LED11がPCB 10上の所定の位置に確実に保持されるように、硬化の最中に収縮し、または、締め付ける収縮コーティングであり得る。カバー16は、半透明であってよく、そして、LEDダイ11の外面をカバーしてもよい。もしくは、LEDダイ11の外縁(並びに、PCB 10の外表面)に沿ってだけ存在するように適用されてよい。
図7-図9は、さらなる可能な実施形態を示している。図7において、PCB 10は、LED 11を収容するように成形されたカットアウト(cut-out)110または凹部(recess)110を有するように示されている。アライメント磁石Malignは、PCB 10に埋め込まれているが、図8の左側に与えられた平面図において示されるように、カットアウト110から斜めにオフセットしている。図は、そのLEDダイ11のためのPCB接点を示していないが、これらはカットアウト110のベースに存在するものと仮定することができ、そして、また、通常の方法でエッチングされた銅トラックに電気的に接続されているものと仮定することができる。LED 11がPCB 10の上に置かれるか、または、磁気的セルフアライメントを介してカットアウト110の中へたどり着く場合には、図8の右側に示されるように、磁気吸引力Fが、LED 11を凹部110のコーナーの方に向かって引っ張っている。この実施形態は、X方向およびY方向における好ましい正確なアライメントを保証することができる。磁気インレー(magnetic inlay)Malignがカットアウト110のコーナーの方向においてオフセットしているので、磁場は、LED 11をカットアウト110のコーナーへ移動させ、そして、そのコーナーにおいて2つの側壁が、LED 11のX及びY位置を正確に画定する。この実施形態のさらなる展開において、カットアウト110は、LED 11からPCB 10への熱的コンタクトを改善するために、熱伝導性の液体接着剤14を用いて部分的に満たされてよい。導電性液体接着剤の使用が望ましい場合には、「仕切壁(”partition wall”)」109がカットアウト110の中に置かれるか、または、PCB 10の一部として製造され、LED 11からPCB 10への電気的および熱的コンタクトを改善する導電性および熱伝導性の液体接着剤14の2つのウェル(well)を電気的に分離することができる。
本発明は、好ましい実施形態およびその変形の形態において開示されてきたが、本発明の範囲から逸脱することなく、多数の追加的な変更および変形がそれに対して成し得ることが理解されよう。明確にするために、この出願全体を通じて「一つの(”a”又は”an”)」の使用は、複数を排除するものではなく、そして、「有する(”comprising”)」は、他のステップまたはエレメントを排除するものではないことが理解されるべきである。「ユニット(”unit”)」又は「モジュール(”module”)」の言及は、1つ以上のユニット又はモジュールの使用を排除するものではない。
1 LEDキャリアアセンブリ
2 製造装置
10 キャリア
11 LEDダイ
14 導電性グリース
15 防護コーティング
16 カバー層
100 マウント面
100 マグネット上面
101、102 マウントパッド
103 導電性トラック
109 パーティション
110 凹部
pad_1、Mpad_2 磁気ダイパッド
m11 高さ
m11
m11 深さ
align アライメント磁石
ext 外部磁石
m10
m10 高さ
m10 深さ
L 液体
F 磁力
D 磁化方向
SMT LEDの電極接点(electrode contacts)も、また、たいてい、PCB上の所定の位置に半田付けされ得る。LEDダイパッドとPCBパッドとの間の半田接続は、好ましくは低い電気低抗および熱抵抗を有している。しかしながら、LEDダイを所定の位置に半田付けすることは、多くの問題と関連している。第1に、全ての半田は十分に高い温度で溶融し、そして、LEDダイとPCBとの間の半田接合が、従って、LEDダイの許容される接合温度(junction temperature)を制限している。過度に高い接合温度は、半田を軟化し、または、融解さえし、そして、LEDダイはPCBから分離し得る。第2に、凝固した半田(solidified solder)の材料特性は、繰り返される温度サイクルの際にボイド(voids)またはクラックが形成されるようなものであり、それによって、最終製品の温度衝撃(thermal shock、TMSK)の信頼性を低下させている。第2に、半田の量、および、半田付け手段の最中の溶融と凝固プロセスにおける不確実性とランダム性は、半田接合によってマウントされたLEDが、3次元(X、Y、およびZ)のいずれにおいてもミスアライメント(misalignment)に悩まされ、そして、所望の取り付け面から外れて回転または傾き得ることを意味する。Z方向におけるミスアライメントは、たいてい、最も問題である。特には、精密に特定された光出力特性を有する照明アプリケーションの場合である。さらに、LEDおよびPCBついて使用される異なる材料は、LEDの熱膨張係数(CTE)がPCBのCTEと著しく異なることを意味する。このCTEの不一致(mismatch)は、本質的に避けることができず、そして、LEDダイパッドに対して接合された硬い半田は、オペレーションの最中、そして、特には低温における、保管の最中にLEDに物理的にストレスをかける。CTEの不一致は、最終的にLEDの寿命を短縮し、そして、従って、製品の寿命も短縮する。
半導体パッケージとPCBの整列(alignment)を支援するために磁場を使用することが提案されてきた。例えば、米国特許第5915749号は、集積回路の上面の上に磁性材料の層を追加すること、および、PCBに磁性材料を埋め込むことを提案している。一旦、PCB上の導電性トレースに対して所望の方向に集積回路が整列されると、集積回路の脚(legs)がPCB上の導電性トレースの端部における結合部位に対して半田付けされる。米国特許出願公開第2008/0265367号は、異なるアプローチを検討しており、そこでは、誘導リングまたはコイルが、半導体パッケージ内に、そして、また、PCB内の対応する位置にも埋め込まれる。2つのソレノイドコイルを使用して、誘導リングに磁場を誘起し、そうして、半導体パッケージは、キャリアと整列され、そして、次いで、所定の位置に半田付けされ得る。しかしながら、そうした方法は、半導体パッケージが比較的大きい場合、例えば、多くの脚またはリード(leads)を有する集積回路であるとき、だけに適している。これらの方法は、LEDパッケージといった、非常に小さいパッケージのアライメントには適していない。代替的なアプローチにおいて、特開2014-90052号は、磁気ダイパッドをLEDパッケージに備えること、および、PCBまたはキャリア上に対応する磁気接点パッドを配置することを考慮する。しかしながら、磁気接点パッドを備えるキャリアを準備することはコストがかかり得るものである。

Claims (15)

  1. LEDキャリアアセンブリを製造する方法であって、
    マウント面を有するキャリアに、多数のLEDダイを受け容れるように配置されたマウントパッドを備えるステップと、
    前記キャリアに、アライメント磁石を埋め込むステップと、
    多数のLEDダイを提供するステップであり、LEDダイは、多数の磁気ダイパッドを有する、ステップと、
    前記アライメント磁石の磁気範囲内で前記キャリアのマウント面の上に前記LEDダイを配置することによって、前記磁気ダイパッドを前記マウントパッドに対して整列させるステップと、
    を含む、方法。
  2. 前記アライメント磁石は、前記キャリアの前記マウント面の下方に最大で2.0mmの深さまで埋め込まれている、
    請求項1に記載の方法。
  3. 前記アライメント磁石の上面は、前記キャリアの前記マウント面と本質的に同一平面である、
    請求項2に記載の方法。
  4. 前記方法は、
    前記整列させるステップの以前に、前記マウントパッドに導電性グリースを適用するステップ、及び/又は、
    LEDダイパッドに保護コーティングを適用するステップ、を含む、
    請求項1乃至3いずれか一項に記載の方法。
  5. 前記キャリアの前記マウント面を液体の中に沈めるステップと、
    前記整列させるステップに備えて、前記液体の上に前記LEDダイを浮かせるステップと、
    含む、請求項1乃至4いずれか一項に記載の方法。
  6. 前記キャリアに関して前記整列されたLEDの位置を固定するために、前記整列されたLEDダイの上にカバー層を適用するステップ、を含む、
    請求項1乃至5いずれか一項に記載の方法。
  7. 前記カバー層は、硬化の際に収縮を受ける材料を含む、
    請求項6に記載の方法。
  8. LEDキャリアアセンブリであって、
    多数のLEDダイを受け容れるように配置されたマウントパッドを備えるマウント面を有するキャリアと、
    前記キャリアの本体の中に埋め込まれた多数のアライメント磁石であり、LEDダイの前記マウントパッドの下で前記キャリアの本体内に埋め込まれている、アライメント磁石と、
    多数のLEDダイであり、磁気ダイパッドと前記キャリアの前記マウント面の下に配置されたアライメント磁石との間の磁力によって、前記マウントパッドに対して整列された多数の磁気ダイパッドを備える、LEDダイと、
    を含む、LEDキャリアアセンブリ。
  9. 前記アライメント磁石の厚さは、少なくとも0.1mmであり、かつ/あるいは、
    前記アライメント磁石の側面長さは、最大で2.0mmである、
    請求項8に記載のLEDキャリアアセンブリ。
  10. 前記LEDキャリアアセンブリは、
    前記キャリアの前記マウントパッドに関して整列された複数のLEDダイと、
    対応する複数のアライメント磁石と、を含む、
    請求項8または9に記載のLEDキャリアアセンブリ。
  11. アライメント磁石は、永久磁石として具現化されている、
    請求項8乃至10いずれか一項に記載のLEDキャリアアセンブリ。
  12. アライメント磁石および磁気LEDダイパッドの寸法、及び/又は、材料特性、及び/又は、相対位置は、前記アライメント磁石と前記磁気LEDダイパッドとの間で、少なくとも0.4mN、より好ましくは少なくとも0.6mN、最も好ましくは少なくとも0.8mNの吸引力を達成するように選択されている、
    請求項8乃至11いずれか一項に記載のLEDキャリアアセンブリ。
  13. アライメント磁石および対応する磁気ダイパッドそれぞれは、前記キャリアの前記マウント面に対して平行な磁化方向を有する、
    請求項8乃至12いずれか一項に記載のLEDキャリアアセンブリ。
  14. 前記LEDダイは、磁気アノードダイパッド及び/又は磁気カソードダイパッドを備える、
    請求項8乃至13いずれか一項に記載のLEDキャリアアセンブリ。
  15. 前記磁気ダイパッドの相対透磁率は、少なくとも5000を含む、
    請求項8乃至14いずれか一項に記載のLEDキャリアアセンブリ。
JP2019530133A 2016-12-09 2017-11-30 Ledキャリアアセンブリを製造する方法 Active JP7224285B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16203176 2016-12-09
EP16203176.9 2016-12-09
PCT/EP2017/080925 WO2018104138A1 (en) 2016-12-09 2017-11-30 Method of manufacturing an led carrier assembly

Publications (2)

Publication Number Publication Date
JP2020501370A true JP2020501370A (ja) 2020-01-16
JP7224285B2 JP7224285B2 (ja) 2023-02-17

Family

ID=57542805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019530133A Active JP7224285B2 (ja) 2016-12-09 2017-11-30 Ledキャリアアセンブリを製造する方法

Country Status (7)

Country Link
US (1) US11227853B2 (ja)
EP (1) EP3552465A1 (ja)
JP (1) JP7224285B2 (ja)
KR (1) KR102465038B1 (ja)
CN (1) CN110024495B (ja)
TW (1) TWI774710B (ja)
WO (1) WO2018104138A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7072933B1 (ja) * 2020-12-14 2022-05-23 晶呈科技股▲分▼有限公司 磁気ledダイ移載用アライメントモジュール、及びそのアライメント方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021054508A1 (ko) * 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
US11688832B2 (en) * 2020-04-16 2023-06-27 Creeled, Inc. Light-altering material arrangements for light-emitting devices
KR20220053767A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2023191151A1 (ko) * 2022-04-01 2023-10-05 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치
US11841586B1 (en) 2022-07-21 2023-12-12 Dell Products L.P. Position-adjustable backlight
WO2024024998A1 (ko) * 2022-07-26 2024-02-01 엘지전자 주식회사 디스플레이 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142731A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 発光ダイオード素子及び発光ダイオード装置
JP2005174979A (ja) * 2003-12-08 2005-06-30 Sony Corp 素子配列方法
US20060197213A1 (en) * 2005-03-07 2006-09-07 Ming-Ren Lian Magnetic self-assembly for integrated circuit packages
JP2014090052A (ja) * 2012-10-30 2014-05-15 Nichia Chem Ind Ltd 発光素子、発光装置及び発光装置の製造方法
JP2015153931A (ja) * 2014-02-17 2015-08-24 スタンレー電気株式会社 半導体発光装置、半導体発光素子、及び、半導体発光装置の製造方法
KR20160053481A (ko) * 2014-11-05 2016-05-13 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942140A (en) * 1987-03-25 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Method of packaging semiconductor device
US5479694A (en) * 1993-04-13 1996-01-02 Micron Technology, Inc. Method for mounting integrated circuits onto printed circuit boards and testing
WO2003063570A2 (en) * 2002-01-24 2003-07-31 Massachusetts Institute Of Technology A method and system for magnetically assisted statistical assembly of wafers
WO2005122706A2 (en) * 2004-05-31 2005-12-29 Joon-Mo Kang Method of aligning semiconductor device and semiconductor structure thereof
US7994608B2 (en) * 2005-08-24 2011-08-09 Infineon Technologies Ag Magnetically alignable integrated circuit device
US20070155025A1 (en) 2006-01-04 2007-07-05 Anping Zhang Nanowire structures and devices for use in large-area electronics and methods of making the same
CN101304059B (zh) * 2007-05-09 2010-09-08 富士迈半导体精密工业(上海)有限公司 发光二极管组件及发光二极管显示装置
WO2009116333A1 (ja) * 2008-03-18 2009-09-24 日本電気株式会社 可撓性光ディスクの搬送体、光ディスク搬送装置および光ディスク搬送方法
US8253210B2 (en) * 2009-04-30 2012-08-28 Infineon Technologies Ag Semiconductor device including a magnetic sensor chip
US8313958B2 (en) * 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
CN102959708B (zh) * 2010-06-29 2016-05-04 柯立芝照明有限公司 具有易弯曲基板的电子装置
WO2012008253A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 微細な物体の配置方法、配列装置、照明装置および表示装置
US8698166B2 (en) * 2010-07-16 2014-04-15 Industrial Technology Research Institute Light emitting chip package module and light emitting chip package structure and manufacturing method thereof
US8119427B1 (en) * 2011-01-06 2012-02-21 Chi Mei Lighting Technology Corporation Light emitting diode die-bonding with magnetic field
TW201234677A (en) * 2011-02-11 2012-08-16 Genesis Photonics Inc Light emitting diode packaging structure on die bonding with magnetic force
US8780561B2 (en) * 2012-03-30 2014-07-15 Raytheon Company Conduction cooling of multi-channel flip chip based panel array circuits
JP6126373B2 (ja) * 2012-12-13 2017-05-10 パナソニック株式会社 無線モジュール及び無線通信装置
US9777197B2 (en) * 2013-10-23 2017-10-03 Sunray Scientific, Llc UV-curable anisotropic conductive adhesive
TWI533478B (zh) * 2013-10-14 2016-05-11 新世紀光電股份有限公司 覆晶式發光二極體封裝結構
US9613930B2 (en) * 2013-10-25 2017-04-04 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9721931B2 (en) * 2015-01-15 2017-08-01 Industrial Technology Research Institute Semiconductor light emitting device and fabricating method thereof
CN107438899B (zh) * 2015-03-31 2021-04-30 科锐Led公司 具有包封的发光二极管和方法
US9941450B2 (en) * 2015-06-18 2018-04-10 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor device
US9711443B2 (en) * 2015-11-14 2017-07-18 Intel Corporation Magnetic alignment for flip chip microelectronic devices
KR20170059068A (ko) * 2015-11-19 2017-05-30 삼성전자주식회사 광원 모듈, 디스플레이 패널 및 이를 구비한 디스플레이 장치
US9935136B2 (en) * 2015-11-27 2018-04-03 Innolux Corporation Manufacturing method of display with lighting devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142731A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 発光ダイオード素子及び発光ダイオード装置
JP2005174979A (ja) * 2003-12-08 2005-06-30 Sony Corp 素子配列方法
US20060197213A1 (en) * 2005-03-07 2006-09-07 Ming-Ren Lian Magnetic self-assembly for integrated circuit packages
JP2014090052A (ja) * 2012-10-30 2014-05-15 Nichia Chem Ind Ltd 発光素子、発光装置及び発光装置の製造方法
JP2015153931A (ja) * 2014-02-17 2015-08-24 スタンレー電気株式会社 半導体発光装置、半導体発光素子、及び、半導体発光装置の製造方法
KR20160053481A (ko) * 2014-11-05 2016-05-13 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7072933B1 (ja) * 2020-12-14 2022-05-23 晶呈科技股▲分▼有限公司 磁気ledダイ移載用アライメントモジュール、及びそのアライメント方法

Also Published As

Publication number Publication date
EP3552465A1 (en) 2019-10-16
JP7224285B2 (ja) 2023-02-17
US20190304950A1 (en) 2019-10-03
TWI774710B (zh) 2022-08-21
TW201830656A (zh) 2018-08-16
CN110024495B (zh) 2022-12-30
US11227853B2 (en) 2022-01-18
KR20190092516A (ko) 2019-08-07
KR102465038B1 (ko) 2022-11-09
CN110024495A (zh) 2019-07-16
WO2018104138A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
JP7224285B2 (ja) Ledキャリアアセンブリを製造する方法
US20190066895A1 (en) Stacked body and method of producing stacked body
US3612955A (en) Circuit board containing magnetic means for positioning devices
KR101510073B1 (ko) 로우 프로파일 미세 전자 패키지, 그 제조 방법, 및 그것을 포함한 전자 조립체
US8921706B2 (en) Component-embedded substrate, and method of manufacturing the component-embedded substrate
US20100170086A1 (en) Device, unit, system and method for the magnetically-assisted assembling of chip-scale, and nano and micro-scale components onto a substrate
EP3302006A1 (en) Component carrier comprising at least one heat pipe and method for producing said component carrier
JP2018078133A (ja) コイル内蔵ガラス基板およびビルドアップ基板
KR20130115230A (ko) 부품 내장 기판의 제조 방법 및 이것을 이용한 부품 내장 기판
JP7072933B1 (ja) 磁気ledダイ移載用アライメントモジュール、及びそのアライメント方法
EP3637963A1 (en) Component carrier structures connected by cooperating magnet structures
US7482688B2 (en) Attaching heat sinks to integrated circuit packages
JP5353292B2 (ja) 3次元半導体集積回路及びその製造方法
KR101538099B1 (ko) 인쇄회로기판 이송용 캐리어 지그
US11058004B2 (en) Metallic layer as carrier for component embedded in cavity of component carrier
JP2011224579A (ja) レーザ加工機およびレーザ加工機における両面基板固定方法
JP2010278069A (ja) 接続端子の配設方法
TW201545614A (zh) 製備殼體以接收用於嵌入式元件印刷電路板之元件的結構和方法
WO2018163888A1 (ja) 非可逆回路素子およびその製造方法
WO2023032591A1 (ja) 積層部品の整列方法およびその整列方法を用いた積層セラミック電子部品の製造方法
JP2009117647A (ja) 半導体装置およびその製造方法
JP2005033068A (ja) 高周波回路用基板の製造方法及び高周波電子装置
JP6247481B2 (ja) 部品内蔵型基板の製造方法
JP2010219181A (ja) 電子部品モジュールおよび電子部品実装方法
JPWO2014115288A1 (ja) 部品内蔵基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230207

R150 Certificate of patent or registration of utility model

Ref document number: 7224285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150