JP2020187055A - 自己診断回路 - Google Patents

Abstract

【課題】故障検出精度の高い自己診断回路を提供する。【解決手段】自己診断回路１Ａ０は、診断対象である差動入力段１５Ａ１の反転入力端と出力端との間に接続されたスイッチＳＷ１と、スイッチＳＷ１がオンされているときに差動入力段１５Ａ１の出力端に現れるノード電圧Ｖｂを実測値データＤ１に変換するＡ／Ｄコンバータ１Ａ１と、所定の基準値データＤ０を不揮発的に記憶する記憶部１Ａ２と、実測値データＤ１と基準値データＤ０とを比較して差動入力段１５Ａ１が正常であるか否かを判定する故障検出部１Ａ３とを有する。基準値データＤ０は、差動入力段１５Ａ１の診断前に取得された実測値データＤ１の初期値である。差動入力段１５Ａ１の診断時には、差動入力段１５Ａ１の非反転入力端に所定の基準電圧Ｖａが印加される。【選択図】図７

Description

本明細書中に開示されている発明は、例えば、監視装置（特にこれに用いられる自己診断回路）に関する。

近年、各種の電圧やクロック信号などを監視してそれらの異常検出を行う監視装置（いわゆる監視ＩＣ）が様々なアプリケーションで用いられている。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

国際公開第２０１３／０８４２７７号

しかしながら、上記従来の監視装置では、自らの確からしさをチェックする自己診断回路の故障検出精度について、さらなる改善の余地があった。

特に、近年では、車載用ＩＣに対して、ＩＳＯ２６２６２（自動車の電気／電子に関する機能安全についての国際規格）を順守することが求められており、車載用の監視ＩＣについても、フェイルセーフを念頭に置いた信頼性設計が重要となっている。

本明細書中に開示されている発明は、本願の発明者が見出した上記課題に鑑み、故障検出精度の高い自己診断回路、及び、これを用いた監視装置を提供することを目的とする。

本明細書中に開示されている自己診断回路は、診断対象である差動入力段の反転入力端と出力端との間に接続されたスイッチと、前記スイッチがオンされているときに前記差動入力段の前記出力端に現れるノード電圧を実測値データに変換するＡ／Ｄコンバータと、所定の基準値データを不揮発的に記憶する記憶部と、前記実測値データと前記基準値データとを比較して前記差動入力段が正常であるか否かを判定する故障検出部と、を有する構成（第１の構成）とされている。

なお、上記第１の構成から成る自己診断回路において、前記基準値データは、前記差動入力段の診断前に取得された前記実測値データの初期値である構成（第２の構成）にするとよい。

また、上記第２の構成から成る自己診断回路において、前記差動入力段の診断時には、前記差動入力段の非反転入力端に所定の基準電圧が印加される構成（第３の構成）にするとよい。

また、上記第１〜第３いずれかの構成から成る自己診断回路において、前記故障検出部は、前記実測値データと前記基準値データとの乖離値が許容範囲内であれば前記差動入力段が正常であると判定する構成（第４の構成）にするとよい。

また、上記第１〜第４いずれかの構成から成る自己診断回路において、前記故障検出部は、前記実測値データと前記基準値データとの乖離値を出力する構成（第５の構成）にするとよい。

また、本明細書中に開示されている監視装置は、監視対象電圧と所定の閾値電圧とを比較するコンパレータと、上記第１〜第５いずれかの構成から成り前記コンパレータの確からしさをチェックする自己診断回路と、を有する構成（第６の構成）とされている。

なお、上記第６の構成から成る監視装置において、前記自己診断回路は、前記コンパレータの差動入力段と出力段を個別に診断対象とする構成（第７の構成）にするとよい。

また、上記第７の構成から成る監視装置において、前記自己診断回路は、所定のテスト入力電圧を前記差動入力段に入力して前記出力段から出力される出力信号の期待値判定を行うことで前記出力段を診断する構成（第８の構成）にするとよい。

また、本明細書中に開示されている電子機器は、上記第６〜第８いずれかの構成から成る監視装置を有する構成（第９の構成）とされている。

また、本明細書中に開示されている車両は、上記第９の構成から成る電子機器を有する構成（第１０の構成）とされている。

本明細書中に開示されている発明によれば、故障検出精度の高い自己診断回路、及び、これを用いた監視装置を提供することが可能となる。

電子機器の全体構成を示す図 監視ＩＣのパッケージ外観を示す図 監視ＩＣのピン配置を示す図 監視ＩＣの第１実施形態を示す図 テスト回路の一構成例を示す図 第１実施形態における診断動作の一例を示す図 監視ＩＣの第２実施形態を示す図 第２実施形態における診断動作の一例を示す図 故障検出精度の向上を示す図 車両の外観図

＜電子機器＞
図１は、電子機器の全体構成を示す図である。本構成例の電子機器１は、監視ＩＣ１００と、パワーマネジメントＩＣ２００と、マイコン３００と、を有する。また、電子機器１は、上記の半導体装置１００〜３００に外付けされるディスクリート部品として、抵抗Ｒ１〜Ｒ１０及びＲ１２〜Ｒ１６と、キャパシタＣ１及びＣ２と、を有する。

監視ＩＣ１００は、パワーマネジメントＩＣ２００から電源電圧ＶＤＤ（＝出力電圧ＶＯ１）の供給を受けて動作する半導体集積回路装置であり、パワーマネジメントＩＣ２００の各種出力電圧とマイコン３００の出力周波数をそれぞれ監視してそれらの異常検出を行う。なお、監視ＩＣ１００は、ＩＣ外部との電気的な接続を確立する手段として、複数の外部端子（ＶＤＤピン、ＧＮＤピン、ＣＴピン、ＭＩＳＯピン、ＭＯＳＩピン、ＳＣＬＫピン、ＸＳＣＳピン、ＷＤＩＮピン、ＤＩＮ１〜ＤＩＮ４ピン、ＰＧ１〜ＰＧ４ピン、ＸＲＳＴＩＮピン、及び、ＸＲＳＴＯＵＴピン）を備えている。

パワーマネジメントＩＣ２００は、バッテリ電圧ＶＢＡＴの供給を受けて動作する半導体集積回路装置であり、複数の出力電圧ＶＯ１〜ＶＯ５を生成して電子機器１の各部に供給する。なお、多出力のパワーマネジメントＩＣ２００に代えて、単出力のＤＣ／ＤＣコンバータやＬＤＯ［low drop-out］レギュレータなどを複数用いることも可能である。

マイコン３００は、パワーマネジメントＩＣ２００から電源電圧ＶＤＤ（＝出力電圧ＶＯ１）の供給を受けて動作する半導体集積回路装置であり、監視ＩＣ１００やパワーマネジメントＩＣ２００を含む電子機器１全体の動作を統括的に制御する。

なお、マイコン３００は、監視ＩＣ１００から入力されるリセット出力信号ＸＲＳＴＯＵＴによってリセットされる。より具体的に述べると、マイコン３００は、リセット出力信号ＸＲＳＴＯＵＴがローレベルであるときにリセット状態（＝ディセーブル状態）となり、リセット出力信号ＸＲＳＴＯＵＴがハイレベルであるときにリセット解除状態（＝イネーブル状態）となる。

また、マイコン３００は、監視ＩＣ１００から入力されるパワーグッド信号ＰＧｘ（ただしｘ＝１，２，３，４であり、以下も同様）の論理レベルに応じて、パワーマネジメントＩＣ２００の出力電圧ＶＯｘが正常であるか否かを判定する機能を備えている。より具体的に述べると、マイコン３００は、パワーグッド信号ＰＧｘがハイレベルであるときに出力電圧ＶＯｘが正常であると判定し、パワーグッド信号ＰＧｘがローレベルであるときに出力電圧ＶＯｘが異常（例えば過電圧異常または低電圧異常）であると判定する。

また、マイコン３００は、監視ＩＣ１００のＷＤＩＮピンに対して、ウォッチドッグ入力信号ＷＤＩＮ（＝数十Ｈｚのリセットパルス信号）を出力する機能を備えている。

また、監視ＩＣ１００とマイコン３００は、それぞれ、マイコン３００をマスタとし、監視ＩＣ１００をスレーブとして、ＳＰＩ［serial peripheral interface］バスを介した双方向通信を行う機能を備えている。例えば、マイコン３００は、ＳＰＩ通信による監視ＩＣ１００のレジスタ制御により、オシレータの発振周波数制御やウォッチドッグタイマのイネーブル制御を行う機能を備えている。また、マイコン３００は、ウォッチドッグイネーブルレジスタについて、自らが書き込みを命じた設定値と監視ＩＣ１００から読み出した格納値との一致判定を行う機能も備えている。

抵抗Ｒ１及びＲ２は、出力電圧ＶＯ１の出力端と接地端との間に直列接続されており、出力電圧ＶＯ１の分圧回路として機能する。なお、抵抗Ｒ１及びＲ２相互間の接続ノード（＝分圧回路の出力端）は、監視ＩＣ１００のＸＲＳＴＩＮピンに接続されている。

抵抗Ｒ３及びＲ４は、出力電圧ＶＯ２の出力端と接地端との間に直列接続されており、出力電圧ＶＯ２の分圧回路として機能する。なお、抵抗Ｒ３及びＲ４相互間の接続ノード（＝分圧回路の出力端）は、監視ＩＣ１００のＤＩＮ１ピンに接続されている。

抵抗Ｒ５及びＲ６は、出力電圧ＶＯ３の出力端と接地端との間に直列接続されており、出力電圧ＶＯ３の分圧回路として機能する。なお、抵抗Ｒ５及びＲ６相互間の接続ノード（＝分圧回路の出力端）は、監視ＩＣ１００のＤＩＮ２ピンに接続されている。

抵抗Ｒ７及びＲ８は、出力電圧ＶＯ４の出力端と接地端との間に直列接続されており、出力電圧ＶＯ４の分圧回路として機能する。なお、抵抗Ｒ７及びＲ８相互間の接続ノード（＝分圧回路の出力端）は、監視ＩＣ１００のＤＩＮ３ピンに接続されている。

抵抗Ｒ９及びＲ１０は、出力電圧ＶＯ５の出力端と接地端の間に直列接続されており、出力電圧ＶＯ５の分圧回路として機能する。なお、抵抗Ｒ９及びＲ１０相互間の接続ノード（＝分圧回路の出力端）は、監視ＩＣ１００のＤＩＮ４ピンに接続されている。

抵抗Ｒ１２は、監視ＩＣ１００のＸＲＳＴＯＵＴピンと電源端の間に接続されており、監視ＩＣ１００からマイコン３００へのリセット出力信号ＸＲＳＴＯＵＴを電源電圧ＶＤＤに吊り上げるためのプルアップ抵抗として機能する。

抵抗Ｒ１３は、監視ＩＣ１００のＰＧ１ピンと電源端との間に接続されており、監視ＩＣ１００からマイコン３００へのパワーグッド信号ＰＧ１を電源電圧ＶＤＤに吊り上げるためのプルアップ抵抗として機能する。

抵抗Ｒ１４は、監視ＩＣ１００のＰＧ２ピンと電源端との間に接続されており、監視ＩＣ１００からマイコン３００へのパワーグッド信号ＰＧ２を電源電圧ＶＤＤに吊り上げるためのプルアップ抵抗として機能する。

抵抗Ｒ１５は、監視ＩＣ１００のＰＧ３ピンと電源端との間に接続されており、監視ＩＣ１００からマイコン３００へのパワーグッド信号ＰＧ３を電源電圧ＶＤＤに吊り上げるためのプルアップ抵抗として機能する。

抵抗Ｒ１６は、監視ＩＣ１００のＰＧ４ピンと電源端との間に接続されており、監視ＩＣ１００からマイコン３００へのパワーグッド信号ＰＧ４を電源電圧ＶＤＤに吊り上げるためのプルアップ抵抗として機能する。

キャパシタＣ１は、監視ＩＣ１００のＶＤＤピンと接地端との間に接続されており、出力電圧ＶＯ１（＝電源電圧ＶＤＤ）の平滑手段として機能する。

キャパシタＣ２は、監視ＩＣ１００のＣＴピンと接地端との間に接続されており、リセット時間設定素子として機能する。

＜監視ＩＣ（パッケージ）＞
図２は、監視ＩＣ１００のパッケージ外観（トップ面及びボトム面）を示す図である。本図で示すように、監視ＩＣ１００のパッケージとしては、例えばＶＱＦＮ［very thin quad flat Non-leaded］パッケージを採用するとよい。

より具体的に述べると、監視ＩＣ１００は、平面視矩形状の樹脂封止体１０１を持ち、そのボトム面には、樹脂封止体１０１から突出することなく、各辺５本ずつ計２０本の外部端子１０２が露出されている。このようなノンリードのＶＱＦＮパッケージであれば、リードを持つパッケージ（ＱＦＰ［quad flat package］など）と比べて、その実装面積を縮小することが可能となる。

なお、樹脂封止体１０１には、そのボトム面がトップ面よりも若干小さくなるように、側面からボトム面に向けたテーパが付けられている。また、外部端子１０２は、樹脂封止体１０１のボトム面から側面にかけて露出されている。このような構成であれば、プリント配線基板（不図示）への実装作業を容易かつ確実に実施することができる。

また、樹脂封止体１０１のボトム面には、監視ＩＣ１００の半導体チップ（不図示）を搭載するアイランド１０３の裏面（＝チップ搭載面の裏側）が放熱パッドとして露出されている。このような構成であれば、監視ＩＣ１００の放熱性を高めることが可能となる。

なお、アイランド１０３の四隅のうち、少なくとも一つには、切欠部１０３ａ（＝樹脂封止体１０１のボトム面側からトップ面側に向けて窪んだ薄肉部）を設けておくとよい。この切欠部１０３ａに樹脂封止体１０１の材料が入り込むことにより、アイランド１０３は、切欠部１０３ａの形成領域において、上下両側から樹脂封止体１０１に挟持されている。このような構成とすることにより、樹脂封止体１０１との密着性を高めて、アイランド１０３の脱落を防止することが可能となる。

＜監視ＩＣ（ピン配置）＞
図３は、監視ＩＣ１００のピン配置（２０ピンのＶＱＦＮ採用時）を示す図である。監視ＩＣ１００の第１辺（本図下辺）には、本図の左から右に向けて、５本の外部端子（１ピン〜５ピン）が順に並べられている。１ピンは、電源端子（ＶＤＤピン）である。２ピンは、不使用端子（ＮＣ［non-connection］ピン）である。３ピンは、接地端子（ＧＮＤピン）である。４ピンは、不使用端子（ＮＣピン）である。５ピンは、リセット時間設定端子（ＣＴピン）である。

監視ＩＣ１００の第２辺（本図右辺）には、本図の下から上に向けて、５本の外部端子（６ピン〜１０ピン）が順に並べられている。６ピンは、ＳＰＩデータ出力端子（ＭＩＭＯピン）である。７ピンは、ＳＰＩデータ入力端子（ＭＯＳＩピン）である。８ピンは、ＳＰＩクロック端子（ＳＣＬＫピン）である。９ピンは、ＳＰＩチップセレクト端子（ＸＳＣＳピン）である。１０ピンは、ウォッチドッグ入力端子（ＷＤＩＮピン）である。

監視ＩＣ１００の第３辺（本図上辺）には、本図の右から左に向けて、５本の外部端子（１１ピン〜１５ピン）が順に並べられている。１１ピンは、第１監視入力端子（ＤＩＮ１ピン）である。１２ピンは、第１パワーグッド出力端子（ＰＧ１ピン）である。１３ピンは、第２監視入力端子（ＤＩＮ２ピン）である。１４ピンは、第２パワーグッド出力端子（ＰＧ２ピン）である。１５ピンは、第３監視入力端子（ＤＩＮ３ピン）である。

監視ＩＣ１００の第４辺（本図左辺）には、本図の上から下に向けて、５本の外部端子（１６ピン〜２０ピン）が順に並べられている。１６ピンは、第３パワーグッド出力端子（ＰＧ３ピン）である。１７ピンは、第４監視入力端子（ＤＩＮ４ピン）である。１８ピンは、第４パワーグッド出力端子（ＰＧ４ピン）である。１９ピンは、リセット用監視入力端子（ＸＲＳＴＩＮピン）である。２０ピンは、リセット出力端子（ＸＲＳＴＯＵＴピン）である。

＜監視ＩＣ（第１実施形態）＞
図４は、監視ＩＣ１００の第１実施形態（基本構成）を示す図である。本実施形態の監視ＩＣ１００は、基準電圧生成部１１１と、サブ基準電圧生成部１１２と、基準電圧検出部１２０と、ＵＶＬＯ［under voltage locked-out］部１３０と、閾値電圧生成部１４０〜１４９と、コンパレータ１５０〜１５９と、オシレータ１６１及び１６２と、デジタル処理部１７０と、Ｎチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタ１８０〜１８４と、ＳＰＩインタフェイス１９０と、を集積化して成る。

基準電圧生成部１１１は、ＶＤＤピンに入力される電源電圧ＶＤＤから所定の基準電圧ＶＲＥＦを生成する。

サブ基準電圧生成部１１２は、電源電圧ＶＤＤから所定のサブ基準電圧ＶＲＥＦ２を生成する。

基準電圧検出部１２０は、電源電圧ＶＤＤの供給を受けて動作し、基準電圧ＶＲＥＦ及びサブ基準電圧ＶＲＥＦ２が正常に立ち上がっているか否かを検出して基準電圧検出信号ＶＲＥＦ＿ＤＥＴを生成する。なお、基準電圧検出信号ＶＲＥＦ＿ＤＥＴは、基準電圧ＶＲＥＦとサブ基準電圧ＶＲＥＦ２の双方が正常に立ち上がっているときにローレベルとなり、少なくとも一方が正常に立ち上がっていないときにハイレベルとなる。また、基準電圧検出部１２０には、ＢＩＳＴ［built-in self test］イネーブル信号ＢＩＳＴ＿ＥＮが入力されている。すなわち、基準電圧検出部１２０は、監視ＩＣ１００の起動時に自己診断対象となる監視部（ないしはこれに含まれている複数の監視機構の一つ）に相当する。

ＵＶＬＯ部１３０は、電源電圧ＶＤＤの低電圧異常を検出して低電圧異常信号ＵＶＬＯを出力する。低電圧異常信号ＵＶＬＯは、電源電圧ＶＤＤが低電圧異常解除値ＵＶＬＯ＿ＯＦＦよりも高くなったときにハイレベルとなり、電源電圧ＶＤＤが低電圧異常検出値ＵＶＬＯ＿ＯＮよりも低くなったときにローレベルとなる。

閾値電圧生成部１４０及び１４１は、それぞれ、基準電圧ＶＲＥＦを分圧して上側閾値電圧Ｖｔｈ０Ｈ（例えば０．８８Ｖ）及び下側閾値電圧Ｖｔｈ０Ｌ（例えば０．７２Ｖ）を生成する。

閾値電圧生成部１４２及び１４３は、それぞれ、基準電圧ＶＲＥＦを分圧して上側閾値電圧Ｖｔｈ１Ｈ（例えば０．８８Ｖ）及び下側閾値電圧Ｖｔｈ１Ｌ（例えば０．７２Ｖ）を生成する。

閾値電圧生成部１４４及び１４５は、それぞれ、基準電圧ＶＲＥＦを分圧して上側閾値電圧Ｖｔｈ２Ｈ（例えば０．８８Ｖ）及び下側閾値電圧Ｖｔｈ２Ｌ（例えば０．７２Ｖ）を生成する。

閾値電圧生成部１４６及び１４７は、それぞれ、基準電圧ＶＲＥＦを分圧して上側閾値電圧Ｖｔｈ３Ｈ（例えば０．８８Ｖ）及び下側閾値電圧Ｖｔｈ３Ｌ（例えば０．７２Ｖ）を生成する。

閾値電圧生成部１４８及び１４９は、それぞれ、基準電圧ＶＲＥＦを分圧して上側閾値電圧Ｖｔｈ４Ｈ（例えば０．８８Ｖ）及び下側閾値電圧Ｖｔｈ４Ｌ（例えば０．７２Ｖ）を生成する。

コンパレータ１５０は、電源電圧ＶＤＤの供給を受けて動作し、ＸＲＳＴＩＮピンから非反転入力端（＋）に入力されている入力電圧Ｖ０と、閾値電圧生成部１４０から反転入力端（−）に入力されている上側閾値電圧Ｖｔｈ０Ｈとを比較することにより、比較信号ＲＳＴＯＶＤを生成する。比較信号ＲＳＴＯＶＤは、Ｖ０＞Ｖｔｈ０Ｈであるときにハイレベルとなり、Ｖ０＜Ｖｔｈ０Ｈであるときにローレベルとなる。

コンパレータ１５１は、電源電圧ＶＤＤの供給を受けて動作し、ＸＲＳＴＩＮピンから反転入力端（−）に入力されている入力電圧Ｖ０と、閾値電圧生成部１４１から非反転入力端（−）に入力されている下側閾値電圧Ｖｔｈ０Ｌとを比較することにより、比較信号ＲＳＴＵＶＤを生成する。比較信号ＲＳＴＵＶＤは、Ｖ０＞Ｖｔｈ０Ｌであるときにローレベルとなり、Ｖ０＜Ｖｔｈ０Ｌであるときにハイレベルとなる。

コンパレータ１５２は、電源電圧ＶＤＤの供給を受けて動作し、ＤＩＮ１ピンから非反転入力端（＋）に入力されている入力電圧Ｖ１と、閾値電圧生成部１４２から反転入力端（−）に入力されている上側閾値電圧Ｖｔｈ１Ｈとを比較することにより、比較信号ＤＩＮ１ＯＶＤを生成する。比較信号ＤＩＮ１ＯＶＤは、Ｖ１＞Ｖｔｈ１Ｈであるときにハイレベルとなり、Ｖ１＜Ｖｔｈ１Ｈであるときにローレベルとなる。

コンパレータ１５３は、電源電圧ＶＤＤの供給を受けて動作し、ＤＩＮ１ピンから反転入力端（−）に入力されている入力電圧Ｖ１と、閾値電圧生成部１４３から非反転入力端（−）に入力される下側閾値電圧Ｖｔｈ１Ｌとを比較することにより、比較信号ＤＩＮ１ＵＶＤを生成する。比較信号ＤＩＮ１ＵＶＤは、Ｖ１＞Ｖｔｈ１Ｌであるときにローレベルとなり、Ｖ１＜Ｖｔｈ１Ｌであるときにハイレベルとなる。

コンパレータ１５４は、電源電圧ＶＤＤの供給を受けて動作し、ＤＩＮ２ピンから非反転入力端（＋）に入力されている入力電圧Ｖ２と、閾値電圧生成部１４４から反転入力端（−）に入力されている上側閾値電圧Ｖｔｈ２Ｈとを比較することにより、比較信号ＤＩＮ２ＯＶＤを生成する。比較信号ＤＩＮ２ＯＶＤは、Ｖ２＞Ｖｔｈ２Ｈであるときにハイレベルとなり、Ｖ２＜Ｖｔｈ２Ｈであるときにローレベルとなる。

コンパレータ１５５は、電源電圧ＶＤＤの供給を受けて動作し、ＤＩＮ２ピンから反転入力端（−）に入力されている入力電圧Ｖ２と、閾値電圧生成部１４５から非反転入力端（−）に入力される下側閾値電圧Ｖｔｈ２Ｌとを比較することにより、比較信号ＤＩＮ２ＵＶＤを生成する。比較信号ＤＩＮ２ＵＶＤは、Ｖ２＞Ｖｔｈ２Ｌであるときにローレベルとなり、Ｖ２＜Ｖｔｈ２Ｌであるときにハイレベルとなる。

コンパレータ１５６は、電源電圧ＶＤＤの供給を受けて動作し、ＤＩＮ３ピンから非反転入力端（＋）に入力されている入力電圧Ｖ３と、閾値電圧生成部１４６から反転入力端（−）に入力されている上側閾値電圧Ｖｔｈ３Ｈとを比較することにより、比較信号ＤＩＮ３ＯＶＤを生成する。比較信号ＤＩＮ３ＯＶＤは、Ｖ３＞Ｖｔｈ３Ｈであるときにハイレベルとなり、Ｖ３＜Ｖｔｈ３Ｈであるときにローレベルとなる。

コンパレータ１５７は、電源電圧ＶＤＤの供給を受けて動作し、ＤＩＮ３ピンから反転入力端（−）に入力されている入力電圧Ｖ３と、閾値電圧生成部１４７から非反転入力端（−）に入力される下側閾値電圧Ｖｔｈ３Ｌとを比較することにより、比較信号ＤＩＮ３ＵＶＤを生成する。比較信号ＤＩＮ３ＵＶＤは、Ｖ３＞Ｖｔｈ３Ｌであるときにローレベルとなり、Ｖ３＜Ｖｔｈ３Ｌであるときにハイレベルとなる。

コンパレータ１５８は、電源電圧ＶＤＤの供給を受けて動作し、ＤＩＮ４ピンから非反転入力端（＋）に入力されている入力電圧Ｖ４と、閾値電圧生成部１４８から反転入力端（−）に入力されている上側閾値電圧Ｖｔｈ４Ｈとを比較することにより、比較信号ＤＩＮ４ＯＶＤを生成する。比較信号ＤＩＮ４ＯＶＤは、Ｖ４＞Ｖｔｈ４Ｈであるときにハイレベルとなり、Ｖ４＜Ｖｔｈ４Ｈであるときにローレベルとなる。

コンパレータ１５９は、電源電圧ＶＤＤの供給を受けて動作し、ＤＩＮ４ピンから反転入力端（−）に入力されている入力電圧Ｖ４と、閾値電圧生成部１４９から非反転入力端（−）に入力される下側閾値電圧Ｖｔｈ４Ｌとを比較することにより、比較信号ＤＩＮ４ＵＶＤを生成する。比較信号ＤＩＮ４ＵＶＤは、Ｖ４＞Ｖｔｈ４Ｌであるときにローレベルとなり、Ｖ４＜Ｖｔｈ４Ｌであるときにハイレベルとなる。

なお、上記のコンパレータ１５１〜１５９には、それぞれ、ＢＩＳＴイネーブル信号ＢＩＳＴ＿ＥＮが入力されている。すなわち、コンパレータ１５１〜１５９は、それぞれ、監視ＩＣ１００の起動時に自己診断対象となる監視部（ないしはこれに含まれている複数の監視機構の一つ）に相当する。

オシレータ１６１は、電源電圧ＶＤＤと基準電圧ＶＲＥＦの供給を受けて動作し、デジタル処理部１７０で用いられる発振周波数ｆ１（例えばｆ１＝２．２ＭＨｚ）のクロック信号ＣＬＫ１を生成する。

オシレータ１６２は、電源電圧ＶＤＤと基準電圧ＶＲＥＦの供給を受けて動作し、デジタル処理部１７０（特にウォッチドッグタイマ１７３）で用いられる発振周波数ｆ２（例えばｆ２＝５００ｋＨｚ）のクロック信号ＣＬＫ２を生成する。なお、クロック信号ＣＬＫ２の発振周波数ｆ２は、ＳＰＩ通信により任意に調整することが可能である。

また、上記のオシレータ１６１及び１６２は、それぞれ、低電圧異常信号ＵＶＬＯによりリセットされる。より具体的に述べると、オシレータ１６１及び１６２は、それぞれ、低電圧異常信号ＵＶＬＯがローレベルであるときにリセット状態（＝ディセーブル状態）となり、低電圧異常信号ＵＶＬＯがハイレベルであるときにリセット解除状態（＝イネーブル状態）となる。

デジタル処理部１７０は、電源電圧ＶＤＤの供給を受けて動作し、各種入力信号の監視処理や各種出力信号の生成処理を行う。また、デジタル処理部１７０は、低電圧異常信号ＵＶＬＯによりリセットされる。より具体的に述べると、デジタル処理部１７０は、低電圧異常信号ＵＶＬＯがローレベルであるときにリセット状態（＝ディセーブル状態）となり、低電圧異常信号ＵＶＬＯがハイレベルであるときにリセット解除状態（＝イネーブル状態）となる。なお、デジタル処理部１７０の内部構成及び動作については後述する。

トランジスタ１８０は、ＸＲＳＴＯＵＴピン（＝リセット出力信号ＸＲＳＴＯＵＴの出力端子）と接地端との間に接続されており、デジタル処理部１７０から入力されるゲート信号Ｇ０に応じてオン／オフされる。リセット出力信号ＸＲＳＴＯＵＴは、トランジスタ１８１がオンしているときにローレベル（＝リセット時の論理レベル）となり、トランジスタ１８１がオフしているときにハイレベル（＝リセット解除時の論理レベル）となる。

トランジスタ１８１は、ＰＧ１ピン（＝パワーグッド信号ＰＧ１の出力端子）と接地端との間に接続されており、デジタル処理部１７０から入力されるゲート信号Ｇ１に応じてオン／オフされる。パワーグッド信号ＰＧ１は、トランジスタ１８１がオンしているときにはローレベル（＝異常時の論理レベル）となり、トランジスタ１８１がオフしているときにはハイレベル（＝正常時の論理レベル）となる。

トランジスタ１８２は、ＰＧ２ピン（＝パワーグッド信号ＰＧ２の出力端子）と接地端との間に接続されており、デジタル処理部１７０から入力されるゲート信号Ｇ２に応じてオン／オフされる。パワーグッド信号ＰＧ２は、トランジスタ１８２がオンしているときにはローレベル（＝異常時の論理レベル）となり、トランジスタ１８２がオフしているときにはハイレベル（＝正常時の論理レベル）となる。

トランジスタ１８３は、ＰＧ３ピン（＝パワーグッド信号ＰＧ３の出力端子）と接地端との間に接続されており、デジタル処理部１７０から入力されるゲート信号Ｇ３に応じてオン／オフされる。パワーグッド信号ＰＧ３は、トランジスタ１８３がオンしているときにはローレベル（＝異常時の論理レベル）となり、トランジスタ１８３がオフしているときにはハイレベル（＝正常時の論理レベル）となる。

トランジスタ１８４は、ＰＧ４ピン（＝パワーグッド信号ＰＧ４の出力端子）と接地端との間に接続されており、デジタル処理部１７０から入力されるゲート信号Ｇ４に応じてオン／オフされる。パワーグッド信号ＰＧ４は、トランジスタ１８４がオンしているときにはローレベル（＝異常時の論理レベル）となり、トランジスタ１８４がオフしているときにはハイレベル（＝正常時の論理レベル）となる。

ＳＰＩインタフェイス１９０は、ＸＳＣＳピン、ＳＣＬＫピン、ＭＯＳＩピン、及びＭＩＳＯピンに接続されており、監視ＩＣ１００（特にデジタル処理部１７０）とマイコン３００との間で、ＳＰＩバスを介した双方向通信を行う。

＜デジタル処理部＞
引き続き、図４を参照しながら、デジタル処理部１７０の内部構成について説明する。本構成例のデジタル処理部１７０は、自己診断部１７１と、クロック検出部１７２と、ウォッチドッグタイマ１７３と、フィルタＦＬＴ０〜ＦＬＴ４と、カウンタＣＮＴ０〜ＣＮＴ４と、論理和ゲートＯＲ０〜ＯＲ４及びＯＲ１０〜ＯＲ１４と、を含む。

自己診断部１７１は、監視ＩＣ１００の起動時において、基準電圧検出信号ＶＲＥＦ＿ＤＥＴと比較信号（ＲＳＴＯＶＤ、ＲＳＴＵＶＤ、ＤＩＮｘＯＶＤ、ＤＩＮｘＵＶＤ）をそれぞれチェックすることにより、基準電圧検出部１２０とコンパレータ１５０〜１５９がそれぞれ正常に機能しているか否かの自己診断動作（以下ではＢＩＳＴと略称する）を行い、ＢＩＳＴエラー信号ＢＩＳＴ＿ＥＲＲＯＲを生成する。なお、ＢＩＳＴエラー信号ＢＩＳＴ＿ＥＲＲＯＲは、基準電圧検出部１２０とコンパレータ１５０〜１５９のいずれかで異常が検出されたときにハイレベルとなる。

また、自己診断部１７１は、ＢＩＳＴイネーブル信号ＢＩＳＴ＿ＥＮを生成して、基準電圧検出部１２０とコンパレータ１５０〜１５９にそれぞれ送出する。なお、ＢＩＳＴイネーブル信号ＢＩＳＴ＿ＥＮは、ＢＩＳＴの実行中にハイレベルとなる。

クロック検出部１７２は、クロック信号ＣＬＫ１及びＣＬＫ２の周波数異常を検出してクロック検出信号ＣＬＫ＿ＤＥＴを生成する。クロック検出信号ＣＬＫ＿ＤＥＴは、クロック信号ＣＬＫ１またはＣＬＫ２の周波数異常が検出されたときにハイレベルとなる。

ウォッチドッグタイマ１７３は、マイコン３００の周波数異常（ＳＬＯＷ異常及びＦＡＳＴ異常）を検出してウォッチドッグ検出信号ＷＤＴ＿ＤＥＴを生成する。ウォッチドッグ検出信号ＷＤＴ＿ＤＥＴは、マイコン３０の周波数異常が検出されたときにハイレベルとなる。なお、ＷＤＩＮピンは、監視ＩＣ１００の内部でプルダウンされている。

論理和ゲートＯＲ０は、比較信号ＲＳＴＯＶＤ及びＲＳＴＵＶＤの論理和演算を行う。従って、論理和ゲートＯＲ０の出力信号は、比較信号ＲＳＴＯＶＤ及びＲＳＴＵＶＤの少なくとも一方がハイレベルであるときにハイレベルとなり、比較信号ＲＳＴＯＶＤ及びＲＳＴＵＶＤがいずれもローレベルであるときにローレベルとなる。

論理和ゲートＯＲ１は、比較信号ＤＩＮ１ＯＶＤ及びＤＩＮ１ＵＶＤの論理和演算を行う。従って、論理和ゲートＯＲ１の出力信号は、比較信号ＤＩＮ１ＯＶＤ及びＤＩＮ１ＵＶＤの少なくとも一方がハイレベルであるときにハイレベルとなり、比較信号ＤＩＮ１ＯＶＤ及びＤＩＮ１ＵＶＤがいずれもローレベルであるときにローレベルとなる。

論理和ゲートＯＲ２は、比較信号ＤＩＮ２ＯＶＤ及びＤＩＮ２ＵＶＤの論理和演算を行う。従って、論理和ゲートＯＲ２の出力信号は、比較信号ＤＩＮ２ＯＶＤ及びＤＩＮ２ＵＶＤの少なくとも一方がハイレベルであるときにハイレベルとなり、比較信号ＤＩＮ２ＯＶＤ及びＤＩＮ２ＵＶＤがいずれもローレベルであるときにローレベルとなる。

論理和ゲートＯＲ３は、比較信号ＤＩＮ３ＯＶＤ及びＤＩＮ３ＵＶＤの論理和演算を行う。従って、論理和ゲートＯＲ３の出力信号は、比較信号ＤＩＮ３ＯＶＤ及びＤＩＮ３ＵＶＤの少なくとも一方がハイレベルであるときにハイレベルとなり、比較信号ＤＩＮ３ＯＶＤ及びＤＩＮ３ＵＶＤがいずれもローレベルであるときにローレベルとなる。

論理和ゲートＯＲ４は、比較信号ＤＩＮ４ＯＶＤ及びＤＩＮ４ＵＶＤの論理和演算を行う。従って、論理和ゲートＯＲ４の出力信号は、比較信号ＤＩＮ４ＯＶＤ及びＤＩＮ４ＵＶＤの少なくとも一方がハイレベルであるときにハイレベルとなり、比較信号ＤＩＮ４ＯＶＤ及びＤＩＮ４ＵＶＤがいずれもローレベルであるときにローレベルとなる。

フィルタＦＬＴ０〜ＦＬＴ４は、それぞれ、論理和ゲートＯＲ０〜ＯＲ４の出力信号に所定のフィルタリング処理を施して後段に出力する。ただし、フィルタＦＬＴ０〜ＦＬＴ４は必須の構成要素ではなく、ノイズなどの懸念がない場合には、フィルタＦＬＴ０〜ＦＬＴ４を割愛して、論理和ゲートＯＲ０〜ＯＲ４の出力信号を後段にスルーしてもよい。

カウンタＣＮＴ０〜ＣＮＴ４は、それぞれ、フィルタＦＬＴ０〜ＦＬＴ４の出力信号に所定のカウンタ処理を施して後段に出力する。なお、カウンタＣＮＴ０の出力信号は、リセット入力検出信号ＲＳＴＩＮ＿ＤＥＴとして論理和ゲートＯＲ１０に出力されている。ただし、カウンタＣＮＴ０〜ＣＮＴ４は必須の構成要素ではなく、ノイズなどの懸念がない場合には、カウンタＣＮＴ０〜ＣＮＴ４を割愛して、論理和ゲートＯＲ０〜ＯＲ４の出力信号（またはフィルタＦＬＴ０〜ＦＬＴ４の出力信号）を後段にスルーしてもよい。

論理和ゲートＯＲ１０は、基準電圧検出信号ＶＲＥＦ＿ＤＥＴ、リセット入力検出信号ＲＳＴＩＮ＿ＤＥＴ、ＢＩＳＴエラー信号ＢＩＳＴ＿ＥＲＲＯＲ、ウォッチドッグ検出信号ＷＤＴ＿ＤＥＴ、及び、クロック検出信号ＣＬＫ＿ＤＥＴの論理和演算を行うことにより、リセット出力検出信号ＲＳＴＯＵＴ＿ＤＥＴを生成する。従って、リセット出力検出信号ＲＳＴＯＵＴ＿ＤＥＴは、複数の入力信号のうち、いずれか一つでもハイレベルであるときにハイレベルとなり、それら全てがローレベルであるときにローレベルとなる。なお、リセット出力検出信号ＲＳＴＯＵＴ＿ＤＥＴは、先述のゲート信号Ｇ０として、トランジスタ１８０のゲートに出力されている。

論理和ゲートＯＲ１１〜ＯＲ１４は、それぞれ、カウンタＣＮＴ１〜ＣＮＴ４の出力信号と基準電圧検出信号ＶＲＥＦ＿ＤＥＴとの論理和演算を行うことにより、パワーグッド検出信号ＰＧ１＿ＤＥＴ〜ＰＧ４＿ＤＥＴを生成する。従って、基準電圧検出信号ＶＲＥＦ＿ＤＥＴがローレベルであるときには、カウンタＣＮＴ１〜ＣＮＴ４の出力信号がパワーグッド検出信号ＰＧ１＿ＤＥＴ〜ＰＧ４＿ＤＥＴとしてそのままスルー出力される。一方、基準電圧検出信号ＶＲＥＦ＿ＤＥＴがハイレベルであるときには、カウンタＣＮＴ１〜ＣＮＴ４の出力信号に依ることなく、パワーグッド検出信号ＰＧ１＿ＤＥＴ〜ＰＧ４＿ＤＥＴがいずれもハイレベルに固定される。なお、パワーグッド検出信号ＰＧ１＿ＤＥＴ〜ＰＧ４＿ＤＥＴは、先述のゲート信号Ｇ１〜Ｇ４として、トランジスタ１８１〜１８４それぞれのゲートに出力されている。

＜自己診断機能＞
次に、監視ＩＣ１００の自己診断機能について詳述する。図５は、自己診断対象となる監視部に導入されたテスト回路の一構成例を示す回路図である。本図で示すように、監視ＩＣ１００には、先に説明したＢＩＳＴを実施するための手段として、複数のテスト回路（Ｔ１、Ｔ２、Ｔ１０〜Ｔ１４）が組み込まれている。

テスト回路Ｔ１及びＴ２は、基準電圧検出部１２０に取り付けられている。より具体的に述べると、基準電圧検出部１２０は、分圧電圧生成部１２１及び１２２と、コンパレータ１２３及び１２４と、を含み、テスト回路Ｔ１及びＴ２は、それぞれ、分圧電圧生成部１２１及び１２２に接続されている。

分圧電圧生成部１２１は、基準電圧ＶＲＥＦから分圧電圧Ｖｄ１Ｈ及びＶｄ１Ｌ（ただしＶｄ１Ｈ＞Ｖｄ１Ｌ）を生成する。

分圧電圧生成部１２２は、サブ基準電圧ＶＲＥＦ２から分圧電圧Ｖｄ２Ｈ及びＶｄ２Ｌ（ただしＶｄ２Ｈ＞Ｖｄ２Ｌ）を生成する。

コンパレータ１２３は、非反転入力端（＋）に入力される分圧電圧Ｖｄ２Ｈと、反転入力端（−）に入力される分圧電圧Ｖｄ１Ｌとを比較して、比較信号ＶＲＤＥＴ１を生成する。比較信号ＶＲＤＥＴ１は、Ｖｄ２Ｈ＞Ｖｄ１Ｌであるときにハイレベルとなり、Ｖｄ２Ｈ＜Ｖｄ１Ｌであるときにローレベルとなる。

コンパレータ１２４は、非反転入力端（＋）に入力される分圧電圧Ｖｄ１Ｈと、反転入力端（−）に入力される分圧電圧Ｖｄ２Ｌとを比較して、比較信号ＶＲＤＥＴ２を生成する。比較信号ＶＲＤＥＴ２は、Ｖｄ１Ｈ＞Ｖｄ２Ｌであるときにハイレベルとなり、Ｖｄ１Ｈ＜Ｖｄ２Ｌであるときにローレベルとなる。

テスト回路Ｔ１は、分圧電圧生成部１２１の中点ノードＡ（＝分圧電圧Ｖｄ１Ｈ及びＶｄ１Ｌそれぞれの出力端に挟まれている中間ノード）に接続されており、制御信号ＶＲＤＥＴ１ＳＷに応じて、中点ノードＡの電圧値を切り替える。具体的に述べると、テスト回路Ｔ１は、ＶＲＤＥＴ１ＳＷ＝Ｌであるときに中点ノードＡをオープンとし、ＶＲＤＥＴ１ＳＷ＝Ｈであるときに中点ノードＡを接地端にショートする。

テスト回路Ｔ２は、分圧電圧生成部１２２の中点ノードＢ（＝分圧電圧Ｖｄ２Ｈ及びＶｄ２Ｌそれぞれの出力端に挟まれている中間ノード）に接続されており、制御信号ＶＲＤＥＴ２ＳＷに応じて、中点ノードＢの電圧値を切り替える。具体的に述べると、テスト回路Ｔ２は、ＶＲＤＥＴ２ＳＷ＝Ｌであるときに中点ノードＢをオープンとし、ＶＲＤＥＴ２ＳＷ＝Ｈであるときに中点ノードＢを接地端にショートする。

テスト回路Ｔ１０は、入力電圧Ｖ０の印加端に接続されており、制御信号ＲＳＴＳＷ１〜ＲＳＴＳＷ４（＝択一的にハイレベルとされる２値信号）に応じて、入力電圧Ｖ０の電圧値を切り替える。具体的に述べると、テスト回路Ｔ１０は、ＲＳＴＳＷ１＝ＨであるときにＶ０＝ＸＲＳＴＩＮとし、ＲＳＴＳＷ２＝ＨであるときにＶ０＝Ｖ０Ｈ（例えば１．０４Ｖ）とし、ＲＳＴＳＷ３＝ＨであるときにＶ０＝Ｖ０Ｍ（例えば０．８Ｖ）とし、ＲＳＴＳＷ４＝ＨであるときにＶ０＝Ｖ０Ｌ（例えば０．５６Ｖ）とする。なお、上記３つのテスト入力電圧（Ｖ０Ｈ、Ｖ０Ｍ、Ｖ０Ｌ）は、それぞれ、基準電圧ＶＲＥＦを分圧して生成するとよい。

テスト回路Ｔ１１は、入力電圧Ｖ１の印加端に接続されており、制御信号ＤＩＮ１ＳＷ１〜ＤＩＮ１ＳＷ４（＝択一的にハイレベルとされる２値信号）に応じて、入力電圧Ｖ１の電圧値を切り替える。具体的に述べると、テスト回路Ｔ１１は、ＤＩＮ１ＳＷ１＝ＨであるときにＶ１＝ＤＩＮ１とし、ＤＩＮ１ＳＷ２＝ＨであるときにＶ１＝Ｖ１Ｈ（例えば１．０４Ｖ）とし、ＤＩＮ１ＳＷ３＝ＨであるときにＶ１＝Ｖ１Ｍ（例えば０．８Ｖ）とし、ＤＩＮ１ＳＷ４＝ＨであるときにＶ１＝Ｖ１Ｌ（例えば０．５６Ｖ）とする。なお、上記３つのテスト入力電圧（Ｖ１Ｈ、Ｖ１Ｍ、Ｖ１Ｌ）は、それぞれ、基準電圧ＶＲＥＦを分圧して生成するとよい。

テスト回路Ｔ１２は、入力電圧Ｖ２の印加端に接続されており、制御信号ＤＩＮ２ＳＷ１〜ＤＩＮ２ＳＷ４（＝択一的にハイレベルとされる２値信号）に応じて、入力電圧Ｖ２の電圧値を切り替える。具体的に述べると、テスト回路Ｔ１２は、ＤＩＮ２ＳＷ１＝ＨであるときにＶ２＝ＤＩＮ２とし、ＤＩＮ２ＳＷ２＝ＨであるときにＶ２＝Ｖ２Ｈ（例えば１．０４Ｖ）とし、ＤＩＮ２ＳＷ３＝ＨであるときにＶ２＝Ｖ２Ｍ（例えば０．８Ｖ）とし、ＤＩＮ２ＳＷ４＝ＨであるときにＶ２＝Ｖ２Ｌ（例えば０．５６Ｖ）とする。なお、上記３つのテスト入力電圧（Ｖ２Ｈ、Ｖ２Ｍ、Ｖ２Ｌ）は、それぞれ、基準電圧ＶＲＥＦを分圧して生成するとよい。

テスト回路Ｔ１３は、入力電圧Ｖ３の印加端に接続されており、制御信号ＤＩＮ３ＳＷ１〜ＤＩＮ３ＳＷ４（＝択一的にハイレベルとされる２値信号）に応じて、入力電圧Ｖ３の電圧値を切り替える。具体的に述べると、テスト回路Ｔ１３は、ＤＩＮ３ＳＷ１＝ＨであるときにＶ３＝ＤＩＮ３とし、ＤＩＮ３ＳＷ２＝ＨであるときにＶ３＝Ｖ３Ｈ（例えば１．０４Ｖ）とし、ＤＩＮ３ＳＷ３＝ＨであるときにＶ３＝Ｖ３Ｍ（例えば０．８Ｖ）とし、ＤＩＮ３ＳＷ４＝ＨであるときにＶ３＝Ｖ３Ｌ（例えば０．５６Ｖ）とする。なお、上記３つのテスト入力電圧（Ｖ３Ｈ、Ｖ３Ｍ、Ｖ３Ｌ）は、それぞれ、基準電圧ＶＲＥＦを分圧して生成するとよい。

テスト回路Ｔ１４は、入力電圧Ｖ４の印加端に接続されており、制御信号ＤＩＮ４ＳＷ１〜ＤＩＮ４ＳＷ４（＝択一的にハイレベルとされる２値信号）に応じて、入力電圧Ｖ４の電圧値を切り替える。具体的に述べると、テスト回路Ｔ１４は、ＤＩＮ４ＳＷ１＝ＨであるときにＶ４＝ＤＩＮ４とし、ＤＩＮ４ＳＷ２＝ＨであるときにＶ４＝Ｖ４Ｈ（例えば１．０４Ｖ）とし、ＤＩＮ４ＳＷ３＝ＨであるときにＶ４＝Ｖ４Ｍ（例えば０．８Ｖ）とし、ＤＩＮ４ＳＷ４＝ＨであるときにＶ４＝Ｖ４Ｌ（例えば０．５６Ｖ）とする。なお、上記３つのテスト入力電圧（Ｖ４Ｈ、Ｖ４Ｍ、Ｖ４Ｌ）は、それぞれ、基準電圧ＶＲＥＦを分圧して生成するとよい。

＜ＢＩＳＴ＞
図６は、第１実施形態におけるＢＩＳＴの一例（ＤＩＮ１ピンのみに着目）を示すタイミングチャートであり、上から順に、入力電圧Ｖ１、並びに、比較信号ＤＩＮ１ＯＶＤ及びＤＩＮ１ＵＶＤが描写されている。

本図中の上向き矢印で示すように、本実施形態におけるＢＩＳＴでは、入力電圧Ｖ１の電圧値を切り替える毎に、比較信号ＤＩＮ１ＯＶＤ及びＤＩＮ１ＵＶＤ双方の期待値判定が行われる。より具体的に述べると、テスト入力電圧Ｖ１Ｈの入力期間中には、ＤＩＮ１ＯＶＤ＝ＨかつＤＩＮ１ＵＶＤ＝Ｌであるか否かの期待値判定が行われ、テスト入力電圧Ｖ１Ｌの入力期間中には、ＤＩＮ１ＯＶＤ＝ＬかつＤＩＮ１ＵＶＤ＝Ｈであるか否かの期待値判定が行われる。また、テスト入力電圧Ｖ１Ｍの入力期間中には、ＤＩＮ１ＯＶＤ＝ＤＩＮ１ＵＶＤ＝Ｌであるか否かの期待値判定が行われる。

なお、本図では、ＤＩＮ１ピンに接続された監視機構（コンパレータ１５２、１５３）のＢＩＳＴを例に挙げたが、その他の外部端子（ＤＩＮ２ピン、ＤＩＮ３ピン、ＤＩＮ４ピン、ないしは、ＸＲＳＴＩＮピン）に接続された監視機構についても、上記と同様のＢＩＳＴが順次実施される。

すなわち、自己診断部１７１は、監視部に含まれる複数の監視機構（例えばコンパレータ１５０〜１５９）の中から、診断対象とする監視機構（＝テスト入力電圧Ｖ＊ＨまたはＶ＊Ｌを入力するコンパレータ）を順次切り替えつつ、その出力信号が期待値と一致しているか否かを比較するとともに、診断対象以外の監視機構（＝テスト入力電圧Ｖ＊Ｍを入力するコンパレータ）についても、それぞれの出力信号が期待値と一致しているか否かを比較する。

このように、各コンパレータを１つずつ診断対象としつつ、全ての比較タイミングで全てのコンパレータの出力評価を行うＢＩＳＴ手法によれば、監視ＩＣ１００の故障検出率を向上することが可能となる。

なお、上記のＢＩＳＴは、パワーマネジメントＩＣ２００による電源起動後、監視ＩＣ１００において、所定のリセット解除待機時間ｔ１（例えば１０ｍｓ）が経過するまでの間に実施するとよい。そして、監視ＩＣ１００に異常が検出されなければ、速やかに監視動作が開始され、さらに、リセット解除待機時間ｔ１が経過した時点で、マイコン３００のリセット解除が行われる。その結果、マイコン３００の動作が開始される。

従って、マイコン３００の動作開始タイミングに影響を与えることなく、ＢＩＳＴを実施することができるので、電子機器１を従前と同様のタイミングで起動することが可能となる。また、監視ＩＣ１００に着目すると、自身が正常であるか否かを自己診断した上で本来の監視動作を開始することができるので、故障検出率を向上することも可能となる。

また、上記のＢＩＳＴに先立ち、デジタル処理部１７０では、スキャンパスなどのセルフテストを実施して、自らが正常に動作することを確認しておくとよい。

ところで、本実施形態の監視ＩＣ１００は、コンパレータのテスト入力電圧を制御してＢＩＳＴを実施するが、高い信頼性が求められる車載用途などでは、高精度のテスト入力電圧が必要となり、回路の大型化や複雑化を招くおそれがある。そこで、以下では、高精度のテスト入力電圧を要することなく故障検出精度の高いＢＩＳＴを実施することのできる第２実施形態について提案する。

＜監視ＩＣ（第２実施形態）＞
図７は、監視ＩＣ１００の第２実施形態を示す図である。本実施形態の監視ＩＣ１００は、先出の第１実施形態を基礎としつつ、入力電圧ＩＮ（＝監視対象電圧に相当）を監視するための手段として、閾値電圧生成部１４Ａとコンパレータ１５Ａを有するほか、さらに、コンパレータ１５Ａの確からしさをチェックするための手段として、自己診断回路１Ａ０を有する。なお、入力電圧ＩＮは、例えば、先出の入力電圧Ｖ０〜Ｖ４に相当する。

閾値電圧生成部１４Ａは、基準電圧ＶＲＥＦの印加端と接地端との間に直列接続された抵抗Ｒ２１及びＲ２２を含み、相互間の接続ノードから閾値電圧Ｖａ（＝基準電圧ＶＲＥＦの分圧電圧）を出力する。なお、閾値電圧生成部１４Ａは、例えば、先出の閾値電圧生成部１４１、１４３、１４５、１４７及び１４９に相当する。

コンパレータ１５Ａは、差動入力段１５Ａ１と出力段１５Ａ２を含み、入力電圧ＩＮと閾値電圧Ｖａとを比較することにより、出力信号ＯＵＴを生成する。出力信号ＯＵＴは、ＩＮ＞Ｖａであるときにローレベルとなり、ＩＮ＜Ｖａであるときにハイレベルとなる。なお、コンパレータ１５Ａは、例えば、先出のコンパレータ１５１、１５３、１５５、１５７及び１５９に相当する。

差動入力段１５Ａ１は、電流源ＣＳ１と、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１及びＮ２と、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ１及びＰ２と、を含む。電流源ＣＳ１の第１端は、電源端に接続されている。電流源ＣＳ１の第２端は、トランジスタＰ１及びＰ２それぞれのソースに接続されている。トランジスタＰ１のドレインは、トランジスタＮ１のドレインに接続されている。トランジスタＰ２のドレインは、トランジスタＮ２のドレインに接続されている。トランジスタＮ１及びＮ２それぞれのゲートは、いずれもトランジスタＮ１のドレインに接続されている。トランジスタＮ１及びＮ２それぞれのソースは、いずれも接地端に接続されている。トランジスタＰ１のゲートは、差動入力段１５Ａ１の非反転入力端（＋）に相当する。トランジスタＰ２のゲートは、差動入力段１５Ａ１の反転入力端（−）に相当する。トランジスタＰ２のドレインとトランジスタＮ２のドレインとの接続ノードは、差動入力段１５Ａ１の出力端に相当する。

出力段１５Ａ２は、電流源ＣＳ２と、インバータＩＮＶと、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ３と、を含む。電流源ＣＳ２の第１端は、電源端に接続されている。電流源ＣＳ２の第２端は、トランジスタＮ３のドレインとインバータＩＮＶの入力端に接続されている。トランジスタＮ３のソースは、接地端に接続されている。トランジスタＮ３のゲートは、差動入力端１５Ａ１の出力端に接続されている。インバータＩＮＶの出力端は、出力信号ＯＵＴの出力端に相当する。

自己診断回路１Ａ０は、コンパレータ１５Ａの確からしさをチェックするための機能ブロックであり、コンパレータ１５Ａの差動入力段１５Ａ１と出力段１５Ａ２を個別に診断対象とする。特に、自己診断回路１Ａ０は、差動入力段１５Ａ１のＢＩＳＴを実施する手段として、Ａ／Ｄ［analog-to-digital］コンバータ１Ａ１と、記憶部１Ａ２と、故障検出部１Ａ３と、スイッチＳＷ１及びＳＷ２と、を含む。

スイッチＳＷ１は、トランジスタＰ２のゲートとドレインとの間、すなわち、差動入力段１５Ａ１の反転入力端（−）と出力端との間に接続されている。スイッチＳＷ１は、例えば、通常時にオフされてＢＩＳＴ時にオンされる。

スイッチＳＷ２は、トランジスタＰ２のゲートと入力電圧ＩＮの印加端との間に接続されている。スイッチＳＷ２は、例えば、通常時にオンされてＢＩＳＴ時にオフされる。

Ａ／Ｄコンバータ１Ａ１は、差動入力段１５Ａ１のＢＩＳＴ時（ＳＷ１オン、ＳＷ２オフ）において、差動入力段１５Ａ１の出力端に現れるアナログのノード電圧Ｖｂをデジタルの実測値データＤ１に変換する。ノード電圧Ｖｂは、差動入力段１５Ａ１が故障していなければ、非反転入力端（＋）に印加されている基準電圧Ｖａと一致するはずである。

記憶部１Ａ２は、所定の基準値データＤ０を不揮発的に記憶する。基準値データＤ０としては、差動入力段１５Ａ１のＢＩＳＴ前に取得された実測値データＤ１の初期値を格納しておくとよい。具体的に述べると、例えば、監視ＩＣ１００の出荷テスト時（ＳＷ１オン、ＳＷ２オフ）において、ノード電圧Ｖｂを実測し、その測定結果（＝実測値データＤ１の初期値）を基準値データＤ０として記憶部１Ａ２に格納しておけばよい（本図中の破線矢印を参照）。記憶部１Ａ２としては、例えばＯＴＰＲＯＭ［one time programmable read only memory］を好適に用いることができる。

故障検出部１Ａ３は、実測値データＤ１と基準値データＤ０とを比較して差動入力段１５Ａ１が正常であるか否かを判定する。なお、故障検出部１Ａ３は、例えば、先出のデジタル処理部１７０に実装すればよい。

＜ＢＩＳＴ（差動入力段）＞
図８は、第２実施形態における診断動作（特に差動入力段１５Ａ１を診断対象とするＢＩＳＴ）の一例を示すフローチャートである。なお、本フローチャートの大前提として、監視ＩＣ１００は、出荷テストをクリアした合格品であり、記憶部１Ａ２には、その出荷テスト時に取得された基準値データＤ０（＝監視ＩＣ１００に求められるスペックを満たした実測値データＤ１の初期値）が格納されているものとする。

差動入力段１５Ａ１のＢＩＳＴが開始されると、ステップＳ１１では、スイッチＳＷ１がオンされてスイッチＳＷ２がオフされる。その結果、差動入力段１５Ａ１の反転入力端（−）と出力端との間がショートされるので、差動入力段１５Ａ１がバッファとして機能する状態となる。従って、差動入力段１５Ａ１の出力端には、閾値電圧Ｖａに応じたノード電圧Ｖｂ（理想的にはＶｂ＝Ｖａ）が現れる。

次に、ステップＳ１２では、差動入力段１５Ａ１の出力端に現れたノード電圧Ｖｂが実測値データＤ１として取得される。

続いて、ステップＳ１３では、故障検出部１Ａ３において、実測値データＤ１が基準値データＤ０（＝実測値データＤ１の初期値）と一致しているか否かの判定が行われる。なお、ステップＳ１３では、実測値データＤ１が基準値データＤ０と完全に一致している場合に限りイエス判定（＝差動入力段１５Ａ１が正常である旨の判定）を下してもよいし、或いは、実測値データＤ１と基準値データＤ０との乖離値ΔＤ（＝Ｄ１−Ｄ０）が許容範囲内であればイエス判定を下してもよい。

ステップＳ１３でイエス判定が下された場合には、フローがステップＳ１４に進められて、差動入力段１５Ａ１が正常である旨の判定結果（ＯＫフラグ）が出力された後、一連のフローが終了される。

一方、ステップＳ１３でノー判定が下された場合には、フローがステップＳ１５に進められて、差動入力段１５Ａ１が正常でない旨の判定結果（ＮＧフラグ）が出力された後、一連のフローが終了される。

また、本フローチャートでは明示されていないが、故障検出部１Ａ３は、例えば、マイコン３００からの要求に応じて、実測値データＤ１と基準値データＤ１との乖離値ΔＤを出力するようにしてもよい。このような構成であれば、乖離値ΔＤの許容範囲内における増大を検出して故障の予兆を未然に検出することができるので、監視ＩＣ１００の信頼性向上に寄与することが可能となる。

＜ＢＩＳＴ（出力段）＞
さらに、自己診断回路１Ａ０は、上記で説明した差動入力段１５Ａ１のＢＩＳＴとは別に、出力段１５Ａ２のＢＩＳＴを実施する。具体的に述べると、自己診断回路１Ａ０は、先出の図５及び図６で説明したように、所定のテスト入力電圧を差動入力段１５Ａ１に入力し、出力段１５Ａ２から出力される出力信号ＯＵＴの期待値判定を行うことにより、出力段１５Ａ２のＢＩＳＴ実施する。

なお、出力段１５Ａ２のＢＩＳＴでは、トランジスタＮ３のオン／オフ状態に応じて、出力信号ＯＵＴの論理レベル（ハイレベル／ローレベル）が適切に切り替わるか否かを確認することができれば足りる。従って、高精度のテスト入力電圧は不要である。

＜故障検出精度＞
図９は、第２実施形態における故障検出精度の向上を示す図である。なお、本図左側には、一般的なＢＩＳＴ（＝差動入力段と出力段の双方をまとめて診断するＢＩＳＴ）の故障検出精度が模式的に描写されている。一方、本図右側には、第２実施形態におけるＢＩＳＴ（＝差動入力段と出力段を個別に診断するＢＩＳＴ）の故障検出精度が模式的に描写されている。

コンパレータに故障がないことを要求スペック内で検出するためには、要求スペックの上下限でコンパレータの動作をテストする必要がある。ただし、一般的なＢＩＳＴ（本図左側）では、コンパレータの検出ばらつき±ａ％（例えば±１％）だけでなく、上限テスト入力電圧のばらつき±ｂ％（例えば±１％）及び下限テスト入力電圧のばらつき±ｃ％（例えば±１％）がある。そのため、上記全てを加味した検出ばらつき±ｄ％（例えば３％）がコンパレータの最終スペックとなってしまう。

一方、第２実施形態におけるＢＩＳＴでは、コンパレータを差動入力段と出力段に分けて、それぞれの確からしさが個別に診断される。特に、差動入力段のＢＩＳＴでは、テスト入力電圧を用いる必要がないので、コンパレータの検出ばらつき±ｅ％（例えば１％）とＡ／Ｄコンバータの検出ばらつき±ｆ％（例えば０．０５％）のみを考慮すればよい。その結果、双方を加味した検出ばらつき±ｇ％（例えば１．１％）がコンパレータの最終スペックとなるので、一般的なＢＩＳＴと比べて、故障検出精度を高めることができる。

なお、上記の第２実施形態では、反転入力端（−）に入力電圧ＩＮが入力されて非反転入力端（＋）に閾値電圧Ｖａが入力されるコンパレータ（例えば、先出のコンパレータ１５１、１５３、１５５、１５７及び１５９）を診断対象とする例を挙げたが、逆に、非反転入力端（＋）に入力電圧ＩＮが入力されて反転入力端（−）に閾値電圧Ｖａが入力されるコンパレータ（例えば、先出のコンパレータ１５０、１５２、１５４、１５６及び１５８）を診断対象とする場合には、ＢＩＳＴ実施時に限り、コンパレータの入力極性を反転させればよい。

また、上記の自己診断回路１Ａ０、様々な用途に供されるコンパレータ全般（さらには差動入力段全般）の自己診断に利用することが可能である。

＜車両への適用＞
図１０は、車両Ｘの一構成例を示す外観図である。本構成例の車両Ｘは、バッテリから電力供給を受けて動作する種々の電子機器（車載機器）Ｘ１１〜Ｘ１８を搭載している。なお、本図における電子機器Ｘ１１〜Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行う制動ユニットである。

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

なお、先に説明した監視ＩＣ１００は、電子機器Ｘ１１〜Ｘ１８のいずれにも組み込むことが可能である。

＜その他の変形例＞
なお、上記の実施形態では、車載機器に搭載される監視ＩＣを例に挙げたが、その適用対象はこれに限定されるものではなく、電子機器全般に広く適用することが可能である。

また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、例えば、機能安全が求められる電子機器全般（車載用のカメラ、レーダー、インフォテイメント、ランプ、クラスタ、パワートレイン、及び、センサフュージョンなど）に利用することが可能である。

１ 電子機器
１００ 監視ＩＣ（監視装置）
１０１ 樹脂封止体
１０２ 外部端子
１０３ アイランド（放熱パッド）
１０３ａ 切欠部
１１１ 基準電圧生成部
１１２ サブ基準電圧生成部
１２０ 基準電圧検出部
１２１、１２２ 分圧電圧生成部
１２３、１２４ コンパレータ
１３０ ＵＶＬＯ部
１４０〜１４９、１４Ａ 閾値電圧生成部
１５０〜１５９、１５Ａ コンパレータ
１５Ａ１ 差動入力段
１５Ａ２ 出力段
１６１ オシレータ（デジタル処理用）
１６２ オシレータ（ウォッチドッグタイマ用）
１７０ デジタル処理部
１７１ 自己診断部
１７２ クロック検出部
１７３ ウォッチドッグタイマ
１８０〜１８４ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１９０ ＳＰＩインタフェイス
１Ａ０ 自己診断回路
１Ａ１ Ａ／Ｄコンバータ
１Ａ２ 記憶部（ＯＴＰ）
１Ａ３ 故障検出部
２００ パワーマネジメントＩＣ（電源装置）
３００ マイコン
Ｃ１、Ｃ２ キャパシタ
ＣＮＴ０〜ＣＮＴ４ カウンタ
ＣＳ１、ＣＳ２ 電流源
ＦＬＴ０〜ＦＬＴ４ フィルタ
ＩＮＶ インバータ
Ｎ１〜Ｎ３ Ｎチャネル型ＭＯＳ電界効果トランジスタ
ＯＲ０〜ＯＲ４、ＯＲ１０〜ＯＲ１４ 論理和ゲート
Ｐ１、Ｐ２ Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｒ１〜Ｒ１０、Ｒ１２〜Ｒ１６、Ｒ２１〜Ｒ２２ 抵抗
ＳＷ１、ＳＷ２ スイッチ
Ｔ１、Ｔ２、Ｔ１０〜Ｔ１４ テスト回路
Ｘ 車両
Ｘ１１〜Ｘ１８ 電子機器

Claims (10)

1. 診断対象である差動入力段の反転入力端と出力端との間に接続されたスイッチと、
   前記スイッチがオンされているときに前記差動入力段の前記出力端に現れるノード電圧を実測値データに変換するＡ／Ｄコンバータと、
   所定の基準値データを不揮発的に記憶する記憶部と、
   前記実測値データと前記基準値データとを比較して前記差動入力段が正常であるか否かを判定する故障検出部と、
   を有することを特徴とする自己診断回路。
2. 前記基準値データは、前記差動入力段の診断前に取得された前記実測値データの初期値であることを特徴とする請求項１に記載の自己診断回路。
3. 前記差動入力段の診断時には、前記差動入力段の非反転入力端に所定の基準電圧が印加されることを特徴とする請求項１または請求項２に自己診断回路。
4. 前記故障検出部は、前記実測値データと前記基準値データとの乖離値が許容範囲内であれば前記差動入力段が正常であると判定することを特徴とする請求項１〜請求項３のいずれか一項に記載の自己診断回路。
5. 前記故障検出部は、前記実測値データと前記基準値データとの乖離値を出力することを特徴とする請求項１〜請求項４のいずれか一項に記載の自己診断回路。
6. 監視対象電圧と所定の閾値電圧とを比較するコンパレータと、
   前記コンパレータの確からしさをチェックする請求項１〜請求項５のいずれか一項に記載の自己診断回路と、
   を有することを特徴とする監視装置。
7. 前記自己診断回路は、前記コンパレータの差動入力段と出力段を個別に診断対象とすることを特徴とする請求項６に記載の監視装置。
8. 前記自己診断回路は、所定のテスト入力電圧を前記差動入力段に入力して前記出力段から出力される出力信号の期待値判定を行うことで前記出力段を診断することを特徴とする請求項７に記載の監視装置。
9. 請求項６〜請求項８のいずれか一項に記載の監視装置を有する電子機器。
10. 請求項９に記載の電子機器を有する車両。

Images