JP2020178002A - 半導体装置、および半導体装置の製造方法 - Google Patents

半導体装置、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2020178002A
JP2020178002A JP2019078505A JP2019078505A JP2020178002A JP 2020178002 A JP2020178002 A JP 2020178002A JP 2019078505 A JP2019078505 A JP 2019078505A JP 2019078505 A JP2019078505 A JP 2019078505A JP 2020178002 A JP2020178002 A JP 2020178002A
Authority
JP
Japan
Prior art keywords
semiconductor device
wirings
wiring
insulating film
thickness direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019078505A
Other languages
English (en)
Other versions
JP7254602B2 (ja
Inventor
保博 不破
Yasuhiro Fuwa
保博 不破
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019078505A priority Critical patent/JP7254602B2/ja
Publication of JP2020178002A publication Critical patent/JP2020178002A/ja
Application granted granted Critical
Publication of JP7254602B2 publication Critical patent/JP7254602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 多段配置された複数の半導体素子を備える構成としつつ、装置の低背化を図ることが可能な半導体装置およびその製造方法を提供する。【解決手段】 厚さ方向zを向く主面101を有する絶縁膜10と、絶縁膜10に配置された複数の配線20と、複数の配線20に接合された複数の半導体素子30と、を備え、絶縁膜10は、厚さ方向zにおいて主面101から離れる向きに突出し、かつ所定の方向に延びる延在区間111を含む堰部11をさらに有し、複数の配線20の各々は、主面101に配置された第1配線21と、第1配線21につながり、かつ堰部11に配置された第2配線22と、を有し、複数の半導体素子30は、複数の配線20の第1配線21に接合された第1素子301と、複数の配線20の第2配線22に接合された第2素子302と、を含み、厚さ方向zに沿って視て、第2素子302は、第1素子301の少なくとも一部と重なっている。【選択図】 図5

Description

本発明は、多段配置された複数の半導体素子を備える半導体装置およびその製造方法に関する。
近年においては、半導体装置に要求される機能の高度化に伴い、複数の半導体素子を多段配置させた半導体装置が知られている。特許文献1には、多段配置された複数の半導体素子を備える半導体装置(特許文献1の図8参照)が知られている。これにより、当該半導体装置を対象となる配線基板に実装する際、実装面積が縮小されるという利点がある。
しかしながら、特許文献1に開示されている半導体装置は、複数の半導体素子の各々は、個々の基板に搭載された構成となっている。このため、当該半導体装置の厚さ方向において隣り合う2つの半導体素子の間には、1つの基板が介在する状態となっている。したがって、当該半導体装置においては、当該基板の存在により、半導体装置の厚さ(高さ)が増加するという課題がある。
特開2007−123466号公報
本発明は上述の事情に鑑み、多段配置された複数の半導体素子を備える構成としつつ、装置の低背化を図ることが可能な半導体装置およびその製造方法を提供することをその課題とする。
本発明の第1の側面によれば、厚さ方向を向く主面を有する絶縁膜と、前記絶縁膜に配置された複数の配線と、前記複数の配線に接合された複数の半導体素子と、を備え、前記絶縁膜は、前記厚さ方向において前記主面から離れる向きに突出し、かつ所定の方向に延びる延在区間を含む堰部をさらに有し、前記複数の配線の各々は、前記主面に配置された第1配線と、前記第1配線につながり、かつ前記堰部に配置された第2配線と、を有し、前記複数の半導体素子は、前記複数の配線の前記第1配線に接合された第1素子と、前記複数の配線の前記第2配線に接合された第2素子と、を含み、前記厚さ方向に沿って視て、前記第2素子は、前記第1素子の少なくとも一部と重なっていることを特徴とする半導体装置が提供される。
本発明の実施において好ましくは、前記複数の半導体素子の各々は、前記主面に対向する裏面と、前記裏面に設けられた複数の電極と、を有し、前記複数の電極が、前記複数の配線に接合されている。
本発明の実施において好ましくは、前記堰部の前記延在区間は、前記厚さ方向において前記主面から離れて位置する頂面を有し、前記第2配線は、前記頂面に配置された頂部を有し、前記第2素子の前記複数の電極が、前記複数の配線の前記第2配線の前記頂部に接合されている。
本発明の実施において好ましくは、前記堰部の前記延在区間は、前記主面と前記頂面とにつながる一対の側面をさらに有し、前記一対の側面の各々は、前記主面に対して傾斜している。
本発明の実施において好ましくは、前記主面と、前記一対の側面の各々と、のなす2つの角は、ともに鈍角である。
本発明の実施において好ましくは、前記主面と、前記一対の側面の各々と、のなす2つの角の大きさは、ともに同一である。
本発明の実施において好ましくは、前記第1素子は、前記絶縁膜において前記堰部よりも内方に位置する。
本発明の実施において好ましくは、前記第1素子は、前記複数の配線の前記第1配線のいずれかを跨いでいる。
本発明の実施において好ましくは、前記堰部は、前記厚さ方向に沿って視て枠状であり、前記第1素子は、前記堰部に囲まれている。
本発明の実施において好ましくは、前記頂面の外縁は、前記厚さ方向に沿って視て矩形状であり、前記厚さ方向に沿って視て、前記第2素子は、前記第1素子の全部と重なっている。
本発明の実施において好ましくは、前記主面および前記堰部に接する封止樹脂をさらに備え、前記複数の配線、および前記複数の半導体素子は、前記封止樹脂に覆われている。
本発明の実施において好ましくは、前記絶縁膜は、前記厚さ方向に貫通し、かつ前記複数の配線の前記第1配線のいずれかの一部が埋め込まれた複数の開口をさらに有し、前記複数の開口に埋め込まれた前記複数の配線の前記第1配線の一部に個別につながる複数の端子をさらに備える。
本発明の実施において好ましくは、前記複数の端子は、前記絶縁膜において前記堰部よりも外方に位置する複数の第1端子と、前記絶縁膜において前記堰部よりも内方に位置する複数の第2端子と、を含み、前記厚さ方向に沿って視て、前記複数の第1端子は、前記絶縁膜の周縁に沿って配列されている。
本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記複数の第1端子は、前記絶縁膜において前記周縁よりも内方に位置する。
本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記第1素子は、前記複数の第2端子のいずれかと重なっている。
本発明の第2の側面によれば、厚さ方向を向く基面を有する基材に、前記厚さ方向において前記基面から離れる向きに突出し、かつ所定の方向に延びる区間を含む突条を形成する工程と、前記基面と同じ側を向く主面、および前記厚さ方向において前記主面から離れる向きに突出し、かつ所定の方向に延びる区間を含む堰部を有する絶縁膜を前記基材の上に形成する工程と、前記主面に配置された第1配線、および前記第1配線につながり、かつ前記堰部に配置された第2配線を有する複数の配線を形成する工程と、前記複数の配線の前記第1配線に第1素子を接合する工程と、前記複数の配線の前記第2配線に第2素子を接合する工程と、前記絶縁膜から前記基材を剥離する工程と、を備え、前記絶縁膜を形成する工程では、前記基面および前記突条に絶縁材料を付着させることにより前記堰部が形成されることを特徴とする半導体装置の製造方法が提供される。
本発明の実施において好ましくは、前記基材は、単結晶の真性半導体材料からなり、前記突条は、異方性エッチングにより形成される。
本発明にかかる半導体装置およびその製造方法によれば、多段配置された複数の半導体素子を備える構成としつつ、装置の低背化を図ることが可能となる。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明の一実施形態にかかる半導体装置の平面図(封止樹脂を透過)である。 図1に対して、複数の半導体素子の第2素子を透過した平面図である。 図1に対して、複数の半導体素子を透過した平面図である。 図1に示す半導体装置の底面図である。 図3のV−V線に沿う断面図である。 図3のVI−VI線に沿う断面図である。 図3の部分拡大図である。 図3の部分拡大図である。 図5の部分拡大図である。 図5の部分拡大図である。 図6の部分拡大図である。 図1に示す半導体装置の製造工程を説明する断面図である。 図1に示す半導体装置の製造工程を説明する断面図である。 図1に示す半導体装置の製造工程を説明する断面図である。 図1に示す半導体装置の製造工程を説明する断面図である。 図1に示す半導体装置の製造工程を説明する断面図である。 図1に示す半導体装置の製造工程を説明する断面図である。 図1に示す半導体装置の製造工程を説明する断面図である。 図1に示す半導体装置の製造工程を説明する断面図である。 図1に示す半導体装置の製造工程を説明する断面図である。 図1に示す半導体装置の製造工程を説明する断面図である。 図1に示す半導体装置の製造工程を説明する断面図である。 図1に示す半導体装置の製造工程を説明する断面図である。 図1に示す半導体装置の製造工程を説明する断面図である。
本発明を実施するための形態(以下「実施形態」という。)について、添付図面に基づいて説明する。
図1〜図11に基づき、本発明の一実施形態にかかる半導体装置A10について説明する。半導体装置A10は、絶縁膜10、複数の配線20、複数の半導体素子30、封止樹脂40、複数の端子51、および複数のダミー端子52を備える。これらの図が示す半導体装置A10は、音響機器などの制御に用いられる。半導体装置A10は、制御対象となる音響機器などの配線基板に表面実装される樹脂パッケージ形式によるものである。当該パッケージ形式は、QFN(quad flat non-leaded package)である。ここで、図1は、理解の便宜上、封止樹脂40を透過している。図2は、理解の便宜上、図1に対して複数の半導体素子30の第2素子302(詳細は後述)を透過している。図3は、理解の便宜上、図1に対して複数の半導体素子30を透過している。図2および図3において透過した複数の半導体素子30をそれぞれ想像線(二点鎖線)で示している。また、図3において、V−V線およびVI−VI線をそれぞれ一点鎖線で示している。
半導体装置A10の説明においては、半導体装置A10の厚さ(高さ)に沿った方向を「厚さ方向z」と呼ぶ。厚さ方向zに対して直交する方向を「第1方向x」と呼ぶ。厚さ方向zおよび第1方向xの双方に対して直交する方向を「第2方向y」と呼ぶ。図1に示すように、半導体装置A10は、厚さ方向zに沿って視て矩形状である。
絶縁膜10は、図1〜図6に示すように、主面101、実装面102、周縁103、堰部11を有する。絶縁膜10は、図5および図6に示すように、複数の開口12、および複数のダミー開口13をさらに有する。絶縁膜10は、たとえばポリイミドを含む材料からなる。
図5および図6に示すように、主面101は、厚さ方向zにおいて一方側を向く。主面101は、複数の半導体素子30、および封止樹脂40に対向している。実装面102は、厚さ方向zにおいて他方側を向く。このため、主面101および実装面102は、厚さ方向zにおいて互いに反対側を向く。実装面102は、半導体装置A10の外部に対して露出している。半導体装置A10を配線基板に表面実装させた際、実装面102は、当該配線基板に対向する。図1〜図4に示すように、周縁103は、厚さ方向zに沿って視て絶縁膜10の外周に位置する縁を指す。半導体装置A10においては、周縁103は、矩形状をなしている。
図5および図6に示すように、堰部11は、厚さ方向zにおいて主面101から離れる向きに突出している。実装面102から視て、堰部11は、実装面102から凹む溝をなしている。図1〜図3に示すように、堰部11は、所定の方向に延びる延在区間111を含む。半導体装置A10においては、延在区間111は、一対の第1区間111A、および一対の第2区間111Bにより構成されている。一対の第1区間111Aは、ともに第1方向xに延び、かつ第2方向yにおいて互いに離間している。一対の第2区間111Bは、ともに第2方向yに延び、かつ第1方向xにおいて互いに離間している。これにより、堰部11は、厚さ方向zに沿って視て枠状である。
図9および図11に示すように、堰部11の延在区間111は、頂面112、および一対の側面113を有する。頂面112は、厚さ方向zにおいて主面101から離れて位置する。頂面112は、主面101に対して平行である。半導体装置A10においては、頂面112の外縁は、厚さ方向zに沿って視て矩形状である。一対の側面113は、主面101と頂面112とにつながっている。一対の側面113は、延在区間111が延びる方向に対して互いに離間している。一対の側面113の各々は、主面101に対して傾斜している。主面101と、一対の側面113の各々とのなす2つの角αは、ともに鈍角である。当該2つの角αの大きさは、ともに同一である。半導体装置A10においては、当該2つの角αの各々の大きさは、約125°である。
図5、図6、図9および図11に示すように、複数の開口12は、絶縁膜10を厚さ方向zに貫通している。複数の開口12の各々は、厚さ方向zに沿って視て矩形状である。複数の開口12は、絶縁膜10において堰部11よりも外方および内方の双方に位置する。
図6に示すように、複数のダミー開口13は、絶縁膜10を厚さ方向zに貫通している。複数のダミー開口13の各々は、厚さ方向zに沿って視て矩形状である。複数のダミー開口13は、絶縁膜10において堰部11よりも外方および内方の双方に位置する。
複数の配線20は、図5および図6に示すように、絶縁膜10に配置されている。複数の絶縁膜10は、複数の半導体素子30と、半導体装置A10が実装される配線基板との導電経路の一部を構成している。図9〜図11に示すように、複数の配線20の各々は、下地層201およびめっき層202から構成される。下地層201は、絶縁膜10の主面101に接している。下地層201は、主面101に接するバリア層と、当該バリア層に積層されたシード層とから構成される。バリア層は、たとえばチタン(Ti)からなる。シード層は、たとえば銅(Cu)からなる。めっき層202は、下地層201に積層されている。複数の配線20の各々において、めっき層202が主たる導電経路となる。めっき層202は、たとえば銅からなる。
図3、および図5〜図8に示すように、複数の配線20の各々は、第1配線21および第2配線22を有する。
図3、および図5〜図8に示すように、第1配線21は、絶縁膜10の主面101に配置されている。複数の配線20の第1配線21は、絶縁膜10において堰部11よりも外方および内方の双方に位置する。図5、図6、図9および図11に示すように、複数の配線20の第1配線21のいずれかの一部は、絶縁膜10の複数の開口12のいずれかに埋め込まれている。
図3、および図5〜図7に示すように、第2配線22は、絶縁膜10の堰部11に配置されている。第2配線22は、第1配線21につながっている。図9および図11に示すように、第2配線22は、頂部221および側部222を有する。頂部221は、堰部11の頂面112に配置されている。側部222は、堰部11の一対の側面113の少なくともいずれかに配置されている。側部222の厚さ方向zの一端は、頂部221につながっている。あわせて、側部222の厚さ方向zの他端は、第1配線21につながっている。
複数の半導体素子30は、図5および図6に示すように、複数の配線20に接合されている。図1、図2、および図4〜図6に示すように、複数の半導体素子30の各々は、裏面31、および複数の電極32を有する。裏面31は、絶縁膜10の主面101に対向している。図9〜図11に示すように、複数の電極32は、裏面31に設けられている。
図3、および図5〜図11に示すように、複数の配線20には、複数の電極32の配置形態に対応した複数の接合層29が設けられている。複数の接合層29は、いずれも導電材料からなる。複数の接合層29の各々は、たとえば、複数の配線20のめっき層202に接する方からニッケル(Ni)層、錫(Sn)を含む合金層の順に積層された複数の金属層から構成される。当該合金層は、たとえば、錫−銀(Ag)系合金、または錫−アンチモン(Sb)系合金からなる。図9〜図11に示すように、複数の電極32は、複数の接合層29を介して複数の配線20に接合されている。これにより、複数の半導体素子30は、複数の配線20に接合された構成となる。すなわち、複数の半導体素子30は、いずれもフリップチップ実装型の素子である。
図1〜図6に示すように、半導体装置A10においては、複数の半導体素子30は、2つの第1素子301と、第2素子302とを含む。2つの第1素子301と、第2素子302とには、いずれも集積回路が構成されている。
図5に示すように、2つの第1素子301の各々は、複数の配線20の第1配線21に接合されている。半導体装置A10においては、2つの第1素子301は、DRAM(Dynamic Random Access Memory)が構成された第1素子301と、デジタルシグナルプロセッサが構成された第1素子301とからなる。図1〜図4に示すように、2つの第1素子301は、いずれも絶縁膜10において堰部11よりも内方に位置する。半導体装置A10においては、2つの第1素子301は、厚さ方向zに沿って視て枠状である堰部11に囲まれている。また、図3、図5および図6に示すように、2つの第1素子301の各々は、複数の配線20の第1配線21のいずれかを跨いでいる。
図9および図11に示すように、第2素子302は、複数の配線20の第2配線22の頂部221に接合されている。半導体装置A10においては、第2素子302には、CPU(Central Processing Unit)が構成されている。図1および図4に示すように、厚さ方向zに沿って視て、第2素子302は、2つの第1素子301の少なくとも一部と重なっている。半導体装置A10においては、厚さ方向zに沿って視て、第2素子302は、2つの第1素子301の全部と重なっている。
封止樹脂40は、図5および図6に示すように、絶縁膜10の主面101および堰部11に接している。封止樹脂40は、複数の配線20、および複数の半導体素子30を覆っている。封止樹脂40は、たとえば黒色のエポキシ樹脂を含む絶縁材料からなる。
複数の端子51は、図5、図6、図9および図11に示すように、絶縁膜10の複数の開口12に埋め込まれた複数の配線20の第1配線21の一部に個別につながっている。これにより、複数の端子51の各々は、複数の配線20を介して、複数の半導体素子30の少なくともいずれかに導通している。複数の端子51は、半導体装置A10の外部に対して露出している。複数の端子51がハンダを介して配線基板に接合されることによって、半導体装置A10は、当該配線基板に実装される。複数の端子51の各々は、たとえば、複数の配線20の第1配線21に接する方からニッケル層、パラジウム(Pd)層、金(Au)層の順に積層された複数の金属層から構成される。
図2〜図6に示すように、複数の端子51は、複数の第1端子511、および複数の第2端子512を含む。複数の第1端子511は、絶縁膜10において堰部11よりも外方に位置する。厚さ方向zに沿って視て、複数の第1端子511は、絶縁膜10の周縁103よりも内方に位置する。複数の第1端子511は、周縁103に沿って配列されている。複数の第2端子512は、絶縁膜10において堰部11よりも内方に位置する。半導体装置A10においては、複数の第2端子512は、厚さ方向zに沿って視て枠状である堰部11に囲まれている。厚さ方向zに沿って視て、2つの第1素子301の各々は、複数の第2端子512のいずれかと重なっている。
複数のダミー端子52は、図3、図4および図6に示すように、絶縁膜10の複数のダミー開口13に個別に配置されている。複数のダミー端子52の各々は、複数の配線20のつながっていない。このため、複数のダミー端子52の各々は、複数の半導体素子30のいずれにも導通していない。複数のダミー端子52は、封止樹脂40に接している。複数のダミー端子52は、半導体装置A10の外部に対して露出している。複数のダミー端子52の各々は、たとえば、封止樹脂40に接する方から、銅層、チタン層、ニッケル層、パラジウム層、金層の順に積層された複数の金属層から構成される。
次に、図12〜図24に基づき、半導体装置A10の製造方法の一例について説明する。なお、図12〜図24の断面位置は、図5の断面位置と同一である。また、半導体装置A10の製造方法の説明においては、後述する基材80の厚さに沿った方向を「厚さ方向z」と呼ぶ。
最初に、図12に示すように、基材80の基面801および裏面802にマスク層89を形成する。基材80は、単結晶の真性半導体材料からなる。本製造方法の一例においては、基材80は、シリコン(Si)ウエハである。基面801および裏面802は、厚さ方向zにおいて互いに反対側を向く。基材80の結晶構造に基づく基面801および裏面802の面方位は、ともに(100)面である。マスク層89は、厚さが0.5μm〜1.0μmの酸化膜(SiO2)からなる。基面801に形成されたマスク層89には、厚さ方向zに貫通する開口891が設けられている。マスク層89の形成にあたっては、まず、基面801および裏面802に、熱酸化法により酸化膜を形成する。次いで、リソグラフィパターニングと、反応性イオンエッチング(RIE:Reactive Ion Etching)とにより、基面801に形成された酸化膜を部分除去する。ここで除去された部分が、開口891となる。最後に、リソグラフィパターニングで用いたレジストを除去する。これにより、基面801および裏面802にマスク層89が形成される。
次いで、図13に示すように、厚さ方向zにおいて基面801から離れる向きに突出し、かつ所定の方向に延びる区間を含む突条803を基材80に形成する。図13においては、突条803は、第1方向xに延びている。突条803は、異方性エッチングにより形成される。当該異方性エッチングには、水酸化カリウム(KOH)水溶液が用いられる。突条803を形成した後、図12に示す工程において形成されたマスク層89を全て除去する。マスク層89は、フッ化水素酸(HF)を用いたウエットエッチングにより除去される。
次いで、図14に示すように、基材80の上に絶縁膜81を形成する。絶縁膜81は、主面811、堰部812、および複数の開口813を有する。主面811は、基材80の基面801と同じ側を向く。堰部812は、厚さ方向zに主面811から離れる向きに突出し、かつ所定の方向に延びる区間を含む。図14においては、堰部812は、第1方向xに延びている。複数の開口813は、絶縁膜81を厚さ方向に貫通している。複数の開口813の各々から、基面801の一部の領域が露出している。絶縁膜81の形成にあたっては、まず、基面801、および基材80の突条803に絶縁材料を付着させる。これにより、堰部812が形成される。すなわち、突条803が堰部812を形成するための金型をなす。当該絶縁材料は、感光性ポリイミドである。当該絶縁材料の付着は、スピンコータを用いることでなされる。次いで、当該絶縁材料にリソグラフィパターニングを施す。これにより、複数の開口813が形成される。最後に、リソグラフィパターニングで用いたレジストを除去する。以上により、絶縁膜81が形成される。
次いで、図15〜図18に基づき、複数の配線20を形成する工程と、複数の接合層29を形成する工程とを説明する。複数の配線20の各々は、第1配線21および第2配線22を有する。第1配線21は、絶縁膜81の主面811に配置されている。第2配線22は、第1配線21につながり、かつ堰部812に配置されている。
まず、図15に示すように、絶縁膜81の主面811および堰部812を覆う下地層821を形成する。下地層821は、スパッタリング法により主面811および堰部812を覆うバリア層を成膜させた後、スパッタリング法により当該バリア層にシード層を積層させることにより形成される。なお、当該バリア層は、厚さが100nm〜300nmのチタンからなる。当該シード層は、厚さが200nm〜600nmの銅からなる。本工程においては、絶縁膜81の複数の開口813の各々に、下地層821の一部が収容される。当該下地層821は、基材80の基面801に接している。
次いで、図16に示すように、下地層821の上に複数のめっき層822を形成する。複数のめっき層822は、リソグラフィパターニングを経た後、下地層821を導電経路とした電解めっきにより形成される。なお、複数のめっき層822は、厚さが20μm〜30μmの銅からなる。
次いで、図17に示すように、絶縁膜81の主面811に位置する複数のめっき層822の上と、絶縁膜81の堰部812に位置する複数のめっき層822の上とに、複数の接合層29を形成する。複数の接合層29は、リソグラフィパターニングを経た後、下地層821、および複数のめっき層822を導電経路とした電解めっきにより形成される。複数の接合層29の各々の形成にあたっては、複数のめっき層822の上にニッケル層を析出させた後、当該ニッケル層の上に錫を含む合金層を析出させることにより形成される。
最後に、図18に示すように、下地層821を部分除去する。下地層821の除去対象は、複数のめっき層822が積層されていない部分である。下地層821は、硫酸(H2SO4)および過酸化水素(H22)の混合溶液を用いたウエットエッチングにより除去される。本工程を経ることにより、絶縁膜81の主面811に位置する残存した下地層821と、これに積層された複数のめっき層822とが、複数の配線20の第1配線21となる。あわせて、絶縁膜81の堰部812に位置する残存した下地層821と、これに積層された複数のめっき層822とが、複数の配線20の第2配線22となる。以上により、複数の配線20、および複数の接合層29が形成される。
次いで、図19に示すように、複数の配線20の第1配線21に2つの第1素子301を接合する。本工程では、フリップチップボンディングにより2つの第1素子301を接合する。まず、コレットを用いて、2つの第1素子301の各々に設けられた複数の電極32(図19では図示略)を、複数の配線20の第1配線21に配置された複数の接合層29に仮付けする。次いで、リフローにより当該複数の接合層29を溶融させる。最後に、冷却により当該複数の接合層29を固化させることにより、2つの第1素子301の接合が完了する。
次いで、図20に示すように、複数の配線20の第2配線22に第2素子302を接合する。本工程では、フリップチップボンディングにより第2素子302を接合する。まず、コレットを用いて、第2素子302に設けられた複数の電極32(図20では図示略)を、複数の配線20の第2配線22に配置された複数の接合層29に仮付けする。次いで、リフローにより当該複数の接合層29を溶融させる。最後に、冷却により当該複数の接合層29を固化させることにより、第2素子302の接合が完了する。
次いで、図21に示すように、絶縁膜81の主面811および堰部812に接する封止樹脂83を形成する。封止樹脂83は、コンプレッション成型により形成される。本工程により、複数の配線20、2つの第1素子301、および第2素子302が封止樹脂83に覆われる。
次いで、図22に示すように、絶縁膜81から基材80を剥離する。本工程では、図20に示す基材80の基面801に空気を流通させることにより、絶縁膜81から基材80を剥離することができる。本工程により、絶縁膜81の複数の開口813から、複数の配線20の第1配線21の一部が露出する。
次いで、図23に示すように、絶縁膜81から露出する複数の配線20の第1配線21の一部に接する複数の端子51を形成する。複数の端子51は、無電解めっきにより形成される。複数の接合層29の各々の形成にあたっては、複数の配線20の第1配線21の一部の上にニッケル層、パラジウム層、金層の順にそれぞれ析出させることにより形成される。
最後に、図24に示すように、絶縁膜81および封止樹脂83を切断線CLに沿ってダイシングブレードなどで切断することにより、複数の個片に分割する。当該個片には、2つの第1素子301、および第2素子302が含まれるようにする。本工程を経て、個片となった絶縁膜81が絶縁膜10となり、かつ個片となった封止樹脂83が封止樹脂40となる。以上の工程を経ることにより、半導体装置A10が製造される。
次に、半導体装置A10、および半導体装置A10の製造方法の作用効果について説明する。
半導体装置A10は、厚さ方向zにおいて主面101から離れる向きに突出し、かつ所定の方向に延びる延在区間111を含む堰部11を有する絶縁膜10と、第1素子301および第2素子302を含む複数の半導体素子30とを備える。第1素子301は、絶縁膜10の主面101に配置された複数の配線20の第1配線21に接合されている。第2素子302は、堰部11に配置された複数の配線20の第2配線22に接合されている。厚さ方向zに沿って視て、第2素子302は、第1素子301の少なくとも一部と重なっている。これにより、第1素子301および第2素子302は、同一の絶縁膜10において多段配置された構成となる。このため、半導体装置A10においては、厚さ方向zにおいて第1素子301と第2素子302との間に基板が介在する構成ではないことから、第1素子301と第2素子302との間の厚さ方向zの間隔を極力縮小することができる。したがって、半導体装置A10によれば、多段配置された複数の半導体素子30を備える構成としつつ、半導体装置A10の低背化を図ることが可能となる。
複数の半導体素子30の各々は、絶縁膜10の主面101に対向する裏面31に設けられた複数の電極32を有する。複数の電極32が、複数の配線20に接合されている。これにより、複数の半導体素子30は、複数の配線20に対してフリップチップ実装された構成となるため、厚さ方向zに沿って視た半導体装置A10の寸法を極力縮小することができる。
絶縁膜10の堰部11の延在区間111は、厚さ方向zにおいて絶縁膜10の主面101から離れて位置する頂面112を有する。第2素子302の複数の電極32は、頂面112に位置する複数の配線20の第2配線22の頂部221に接合されている。これにより、第1素子301と第2素子302との間の厚さ方向zの間隔を極力縮小しつつ、第2素子302が第1素子301に干渉することを回避できる。
絶縁膜10の堰部11の延在区間111は、絶縁膜10の主面101と、延在区間111の頂面112とにつながる一対の側面113を有する。一対の側面113は、主面101に対して傾斜している。主面101と、一対の側面113の各々とのなす2つの角αは、ともに鈍角である。これにより、図15〜図18に示す半導体装置A10の製造工程において、複数の配線20の第2配線22を、スパッタリング法および電解めっきにより効率よく形成することができる。
絶縁膜10の堰部11は、厚さ方向zに沿って視て枠状である。あわせて、堰部11の延在区間111の頂面112の外縁は、厚さ方向zに沿って視て矩形状である。複数の半導体素子30の各々は、一般的に厚さ方向zに沿って視て矩形状である。したがって、本構成により、半導体装置A10の製造工程において、より安定した状態で第2素子302を複数の配線20の第2配線22に接合することができる。
第1素子301は、堰部11に囲まれている。あわせて、第2素子302は、第1素子301の全部と重なっている。本構成は、厚さ方向zに沿って視た半導体装置A10の寸法を極力縮小する上で効果的である。
半導体装置A10は、絶縁膜10の複数の開口12に埋め込まれた複数の配線20の第1配線21の一部に個別につながる複数の端子51をさらに備える。複数の端子51は、絶縁膜10において堰部11よりも外方に位置する複数の第1端子511と、絶縁膜10において堰部11よりも内方に位置する複数の第2端子512とを含む。これにより、厚さ方向zに沿って視た絶縁膜10の所定の寸法において、より多くの複数の端子51を配置することができる。また、複数の第1端子511は、絶縁膜10の周縁103に沿って配置されている。これにより、厚さ方向zに沿って視た絶縁膜10の寸法拡大を抑えることができる。
厚さ方向zに沿って視て、複数の第1端子511は、絶縁膜10において周縁103よりも内方に位置する。これにより、図24に示す半導体装置A10の製造工程において、絶縁膜81および封止樹脂83を切断することにより個片にする際、複数の第1端子511に欠損が発生することを防止できる。
絶縁膜10において堰部11よりも内方に位置する第1素子301は、厚さ方向zに沿って視て複数の第2端子512のいずれかと重なり、かつ複数の配線20の第1配線21のいずれかを跨いでいる。これにより、厚さ方向zに沿って視た堰部11よりも内方に位置する絶縁膜10の主面101の領域の面積拡大を抑えることができる。
半導体装置A10の製造方法においては、厚さ方向zにおいて基面801から離れる向きに突出し、かつ所定の方向に延びる区間を含む突条803を基材80に形成する工程と、堰部812を有する絶縁膜81を形成する工程とを備える。絶縁膜81を形成する工程では、基材80の基面801および突条803に絶縁材料を付着させることにより、厚さ方向zにおいて主面811から離れる向きに突出し、かつ所定の方向に延びる区間を含む堰部812が形成される。したがって、半導体装置A10の製造方法によれば、堰部11を有する絶縁膜10を備える半導体装置A10を製造することが可能である。また、基材80を土台とすることにより、絶縁膜81の厚さを極力小としつつ、複数の配線20を形成する工程と、複数の配線20に第1素子301と第2素子302とをそれぞれ接合する工程とを、ともに安定した状態でなすことができる。
基材80は、単結晶の真性半導体材料からなる。基材80の突条803は、異方性エッチングにより形成される。これにより、半導体装置A10の絶縁膜10の堰部11の延在区間111の一対の側面113は、絶縁膜10の主面101に対して傾斜したものとなる。あわせて、主面101と、一対の側面113の各々とのなす2つの角αは、ともに鈍角となり、かつ2つの角αの大きさは、ともに同一となる。
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
A10:半導体装置
10:絶縁膜
101:主面
102:実装面
103:周縁
11:堰部
111:延在区間
111A:第1区間
111B:第2区間
112:頂面
113:側面
12:開口
13:ダミー開口
20:配線
201:下地層
202:めっき層
21:第1配線
22:第2配線
221:頂部
222:側部
29:接合層
30:半導体素子
301:第1素子
302:第2素子
31:裏面
32:電極
40:封止樹脂
51:端子
511:第1端子
512:第2端子
52:ダミー端子
80:基材
801:基面
802:裏面
803:突条
81:絶縁膜
811:主面
812:堰部
813:開口
821:下地層
822:めっき層
83:封止樹脂
89:マスク層
891:開口
α:角
CL:切断線
z:厚さ方向
x:第1方向
y:第2方向

Claims (17)

  1. 厚さ方向を向く主面を有する絶縁膜と、
    前記絶縁膜に配置された複数の配線と、
    前記複数の配線に接合された複数の半導体素子と、を備え、
    前記絶縁膜は、前記厚さ方向において前記主面から離れる向きに突出し、かつ所定の方向に延びる延在区間を含む堰部をさらに有し、
    前記複数の配線の各々は、前記主面に配置された第1配線と、前記第1配線につながり、かつ前記堰部に配置された第2配線と、を有し、
    前記複数の半導体素子は、前記複数の配線の前記第1配線に接合された第1素子と、前記複数の配線の前記第2配線に接合された第2素子と、を含み、
    前記厚さ方向に沿って視て、前記第2素子は、前記第1素子の少なくとも一部と重なっていることを特徴とする、半導体装置。
  2. 前記複数の半導体素子の各々は、前記主面に対向する裏面と、前記裏面に設けられた複数の電極と、を有し、
    前記複数の電極が、前記複数の配線に接合されている、請求項1に記載の半導体装置。
  3. 前記堰部の前記延在区間は、前記厚さ方向において前記主面から離れて位置する頂面を有し、
    前記第2配線は、前記頂面に配置された頂部を有し、
    前記第2素子の前記複数の電極が、前記複数の配線の前記第2配線の前記頂部に接合されている、請求項2に記載の半導体装置。
  4. 前記堰部の前記延在区間は、前記主面と前記頂面とにつながる一対の側面をさらに有し、
    前記一対の側面の各々は、前記主面に対して傾斜している、請求項3に記載の半導体装置。
  5. 前記主面と、前記一対の側面の各々と、のなす2つの角は、ともに鈍角である、請求項4に記載の半導体装置。
  6. 前記主面と、前記一対の側面の各々と、のなす2つの角の大きさは、ともに同一である、請求項5に記載の半導体装置。
  7. 前記第1素子は、前記絶縁膜において前記堰部よりも内方に位置する、請求項5または6に記載の半導体装置。
  8. 前記第1素子は、前記複数の配線の前記第1配線のいずれかを跨いでいる、請求項7に記載の半導体装置。
  9. 前記堰部は、前記厚さ方向に沿って視て枠状であり、
    前記第1素子は、前記堰部に囲まれている、請求項7または8に記載の半導体装置。
  10. 前記頂面の外縁は、前記厚さ方向に沿って視て矩形状であり、
    前記厚さ方向に沿って視て、前記第2素子は、前記第1素子の全部と重なっている、請求項9に記載の半導体装置。
  11. 前記主面および前記堰部に接する封止樹脂をさらに備え、
    前記複数の配線、および前記複数の半導体素子は、前記封止樹脂に覆われている、請求項7ないし10のいずれかに記載の半導体装置。
  12. 前記絶縁膜は、前記厚さ方向に貫通し、かつ前記複数の配線の前記第1配線のいずれかの一部が埋め込まれた複数の開口をさらに有し、
    前記複数の開口に埋め込まれた前記複数の配線の前記第1配線の一部に個別につながる複数の端子をさらに備える、請求項11に記載の半導体装置。
  13. 前記複数の端子は、前記絶縁膜において前記堰部よりも外方に位置する複数の第1端子と、前記絶縁膜において前記堰部よりも内方に位置する複数の第2端子と、を含み、
    前記厚さ方向に沿って視て、前記複数の第1端子は、前記絶縁膜の周縁に沿って配列されている、請求項12に記載の半導体装置。
  14. 前記厚さ方向に沿って視て、前記複数の第1端子は、前記絶縁膜において前記周縁よりも内方に位置する、請求項13に記載の半導体装置。
  15. 前記厚さ方向に沿って視て、前記第1素子は、前記複数の第2端子のいずれかと重なっている、請求項13または14に記載の半導体装置。
  16. 厚さ方向を向く基面を有する基材に、前記厚さ方向において前記基面から離れる向きに突出し、かつ所定の方向に延びる区間を含む突条を形成する工程と、
    前記基面と同じ側を向く主面、および前記厚さ方向において前記主面から離れる向きに突出し、かつ所定の方向に延びる区間を含む堰部を有する絶縁膜を前記基材の上に形成する工程と、
    前記主面に配置された第1配線、および前記第1配線につながり、かつ前記堰部に配置された第2配線を有する複数の配線を形成する工程と、
    前記複数の配線の前記第1配線に第1素子を接合する工程と、
    前記複数の配線の前記第2配線に第2素子を接合する工程と、
    前記絶縁膜から前記基材を剥離する工程と、を備え、
    前記絶縁膜を形成する工程では、前記基面および前記突条に絶縁材料を付着させることにより前記堰部が形成されることを特徴とする、半導体装置の製造方法。
  17. 前記基材は、単結晶の真性半導体材料からなり、
    前記突条は、異方性エッチングにより形成される、請求項16に記載の半導体装置の製造方法。
JP2019078505A 2019-04-17 2019-04-17 半導体装置、および半導体装置の製造方法 Active JP7254602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019078505A JP7254602B2 (ja) 2019-04-17 2019-04-17 半導体装置、および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019078505A JP7254602B2 (ja) 2019-04-17 2019-04-17 半導体装置、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020178002A true JP2020178002A (ja) 2020-10-29
JP7254602B2 JP7254602B2 (ja) 2023-04-10

Family

ID=72936659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019078505A Active JP7254602B2 (ja) 2019-04-17 2019-04-17 半導体装置、および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7254602B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299408A (ja) * 1999-04-15 2000-10-24 Toshiba Corp 半導体構造体および半導体装置
JP2006196865A (ja) * 2004-12-15 2006-07-27 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
JP2016157901A (ja) * 2015-02-26 2016-09-01 ローム株式会社 電子装置
JP2018190900A (ja) * 2017-05-10 2018-11-29 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299408A (ja) * 1999-04-15 2000-10-24 Toshiba Corp 半導体構造体および半導体装置
JP2006196865A (ja) * 2004-12-15 2006-07-27 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
JP2016157901A (ja) * 2015-02-26 2016-09-01 ローム株式会社 電子装置
JP2018190900A (ja) * 2017-05-10 2018-11-29 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP7254602B2 (ja) 2023-04-10

Similar Documents

Publication Publication Date Title
US7919875B2 (en) Semiconductor device with recess portion over pad electrode
US7271466B2 (en) Semiconductor device with sidewall wiring
JP4413452B2 (ja) 半導体装置およびその製造方法
JP3405456B2 (ja) 半導体装置,半導体装置の製造方法,スタック型半導体装置及びスタック型半導体装置の製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
US20060097408A1 (en) Semiconductor package device and method for fabricating the same
JP7012489B2 (ja) 半導体装置
KR100912427B1 (ko) 적층 칩 패키지 및 그 제조 방법
JP3457926B2 (ja) 半導体装置およびその製造方法
JP7254602B2 (ja) 半導体装置、および半導体装置の製造方法
US10930615B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2004006835A (ja) 半導体装置及びその製造方法
JP2005183868A (ja) 半導体装置およびその実装構造
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP4593835B2 (ja) 半導体装置およびその製造方法
JP2001077142A (ja) 半導体装置及びその製造方法
JP7326115B2 (ja) 端子、半導体装置、およびこれらの製造方法
JP7245037B2 (ja) 半導体装置
JP2007109914A (ja) 半導体装置の製造方法
US10930574B2 (en) Semiconductor device and method for manufacturing the same
KR20010073946A (ko) 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법
JPH1116947A (ja) 半導体パッケージ及びその製造方法
JP2020136628A (ja) 半導体装置
JP2023045461A (ja) 半導体装置、および半導体装置の製造方法
JP2021034573A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230329

R150 Certificate of patent or registration of utility model

Ref document number: 7254602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150