JP2020150084A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP2020150084A
JP2020150084A JP2019045060A JP2019045060A JP2020150084A JP 2020150084 A JP2020150084 A JP 2020150084A JP 2019045060 A JP2019045060 A JP 2019045060A JP 2019045060 A JP2019045060 A JP 2019045060A JP 2020150084 A JP2020150084 A JP 2020150084A
Authority
JP
Japan
Prior art keywords
selection gate
layer
gate transistor
storage device
semiconductor storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019045060A
Other languages
English (en)
Inventor
洋 前嶋
Hiroshi Maejima
洋 前嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019045060A priority Critical patent/JP2020150084A/ja
Priority to TW108122816A priority patent/TWI729428B/zh
Priority to CN201910603192.8A priority patent/CN111696605B/zh
Priority to US16/551,488 priority patent/US10784275B1/en
Publication of JP2020150084A publication Critical patent/JP2020150084A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】半導体メモリにおいて信頼性を向上する。【解決手段】不揮発性半導体記憶装置は、半導体基板上において垂直方向に直列接続された複数の不揮発性メモリセルと、複数の不揮発性メモリセルのゲートにそれぞれ接続された複数のワード線とを有するメモリセルアレイ層と、メモリセルアレイ層上に位置し、垂直方向に直列接続された少なくとも２つの選択ゲートトランジスタと、少なくとも２つの選択ゲートトランジスタにそれぞれ接続された少なくとも２つの選択ゲート線とを有する選択ゲートトランジスタ層とを含み、メモリセルアレイ層における複数の不揮発性メモリセルと選択ゲートトランジスタ層における少なくとも２つの選択ゲートトランジスタとが、メモリセルアレイ層と選択ゲートトランジスタ層との接続面を介して直列に接続されて、ストリングユニットを構成し、少なくとも２つの選択ゲート線には異なる信号が供給される。【選択図】 図８

Description

本開示の実施形態は不揮発性半導体記憶装置に関する。
不揮発性半導体記憶装置としてＮＡＮＤ型フラッシュメモリが知られている。このＮＡＮＤ型フラッシュメモリを大容量化するために、多くのメモリセルを積層した構成をとる三次元ＮＡＮＤ型フラッシュメモリが実用化されている。
特開２０１７−１７４８６６号公報
三次元ＮＡＮＤ型フラッシュメモリの信頼性を向上する。
本実施形態にかかる不揮発性半導体記憶装置は、半導体基板上において垂直方向に直列接続された複数の不揮発性メモリセルと、複数の不揮発性メモリセルのゲートにそれぞれ接続された複数のワード線とを有するメモリセルアレイ層と、メモリセルアレイ層上に位置し、垂直方向に直列接続された少なくとも２つの選択ゲートトランジスタと、少なくとも２つの選択ゲートトランジスタにそれぞれ接続された少なくとも２つの選択ゲート線とを有する選択ゲートトランジスタ層とを含み、メモリセルアレイ層における複数の不揮発性メモリセルと選択ゲートトランジスタ層における少なくとも２つの選択ゲートトランジスタとが、メモリセルアレイ層と選択ゲートトランジスタ層との接続面を介して直列に接続されて、ストリングユニットを構成し、少なくとも２つの選択ゲート線には異なる信号が供給されることを特徴とする。
本実施形態にかかる不揮発性半導体記憶装置の回路構成を示した図である。 本実施形態にかかる不揮発性半導体記憶装置のメモリセルアレイ層に含まれるブロックの回路図である。 本実施形態にかかる不揮発性半導体記憶装置のロウデコーダに含まれる駆動回路の回路図である。 本実施形態にかかる不揮発性半導体記憶装置のメモリセルアレイ層の断面図及びＳＧＤ層における平面図である。 本実施形態にかかる不揮発性半導体記憶装置のメモリセルアレイ層とＳＧＤ層との結合部分の断面図（拡大図）及び平面図（拡大図）である。 本実施形態にかかる不揮発性半導体記憶装置のメモリセルアレイ層とＳＧＤ層との結合部分の概念図である。 本実施形態にかかる不揮発性半導体記憶装置のメモリセルアレイ層とＳＧＤ層との結合部分の概念図である。 本実施形態にかかる不揮発性半導体記憶装置の選択トランジスタに供給する信号を示した図である。 本実施形態にかかる不揮発性半導体記憶装置の選択トランジスタに供給する信号を示した図である。 本実施形態にかかる不揮発性半導体記憶装置において各信号線に供給される電圧（読み出し動作中またはベリファイ動作中）を示した図である。 本実施形態にかかる不揮発性半導体記憶装置において各信号線に供給される電圧（書き込み動作中）を示した図である。 本実施形態にかかる不揮発性半導体記憶装置において選択トランジスタのしきい値電圧の分布を示した図である。
以下、本実施形態にかかる不揮発性半導体記憶装置を図面を参照して具体的に説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。また、以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。実施形態の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
［不揮発性半導体記憶装置の回路構成］
まず、本実施形態にかかる不揮発性半導体記憶装置の回路構成について、図１を用いて説明する。
図１に示すように、本実施形態にかかる不揮発性半導体記憶装置１００は、大まかにはコア部１１０及び周辺回路１２０とを備えている。
コア部１１０は、メモリセルアレイ１１１、ロウデコーダ（ＲＤ）１１２、センスアンプ（ＳＡ）１１３及びソース線ドライバ（ＳＬＤ）１１４を備えている。
メモリセルアレイ１１１は、複数の不揮発性メモリセルトランジスタの集合である複数のブロックＢＬＫ（ＢＬＫ０、ＢＬＫ１、・・・）を含む。同一ブロックＢＬＫ内のデータは一括して消去される。
ブロックＢＬＫの各々は、複数のストリングユニットＳＵ（ＳＵ０、ＳＵ１、・・・）を含む。そして、ストリングユニットＳＵの各々は、複数のＮＡＮＤストリング１１５を含む。ＮＡＮＤストリング１１５内では、複数のメモリセルトランジスタが直列に接続されている。なお、メモリセルアレイ１１１内の、ブロックＢＬＫ、ストリングユニットＳＵ、ＮＡＮＤストリング１１５の数は任意である。
ロウデコーダ（ＲＤ）１１２はデータの書き込み及び読み出しの際、ブロックＢＬＫのアドレスやページのアドレスをデコードして、対象となるワード線等の各種制御線を選択する。また、ＮＡＮＤストリング１１５に接続されたワード線等の各種制御線に各種電圧を供給する。
センスアンプ（ＳＡ）１１３は、データの読み出し動作中には、メモリセルトランジスタからビット線に読み出されたデータをセンス・増幅する。また、データの書き込み動作中には、書き込みデータに対応した電圧をビット線に供給する。
ソース線ドライバ（ＳＬＤ）１１４は、データの書き込み、読み出し、消去の時、ソース線に必要な電圧を供給する。
周辺回路１２０はシーケンサ（ＳＱ）１２１及び電圧発生回路（ＶＧ）１２２を備える。
シーケンサ（ＳＱ）１２１は、不揮発性半導体記憶装置１００全体の動作を制御する。
電圧発生回路（ＶＧ）１２２は、データの書き込み、読み出し及び消去に必要な電圧を発生させ、ロウデコーダ１１２、センスアンプ１１３及びソース線ドライバ１１４に発生した電圧を供給する。
［メモリセルアレイに含まれるブロックの回路図］
図２は本実施形態にかかる不揮発性半導体記憶装置１００のメモリセルアレイ１１１に含まれるブロックＢＬＫの回路図である。ブロックＢＬＫ０を例にとって説明するが、他のブロックＢＬＫ１、２、・・・も同様の回路である。
ブロックＢＬＫ０は、Ｎ本のビット線ＢＬ（ＢＬ０、ＢＬ１、・・・）と接続されている。また、ブロックＢＬＫ０はソース線ＳＬと接続されている。ビット線ＢＬとソース線ＳＬの間に、ＮＡＮＤストリング１１５が接続される。ＮＡＮＤストリング１１５は、３個のドレイン側選択ゲートトランジスタＳＴ（ＳＴＵ０、ＳＴＵ１、ＳＴＬ）と、２個のドレイン側ダミーセルＤＭＴＤ（ＤＭＴＤ０、ＤＭＴＤ１）、９６個のメモリセルＭＴ（ＭＴ９５、ＭＴ９４、・・・ＭＴ０）、２個のソース側ダミーセルＤＭＴＳ（ＤＭＴＳ１、ＤＭＴＳ０）及びソース側選択ゲートトランジスタＳＴＳとを直列接続して構成される。
ドレイン側選択ゲートトランジスタＳＴＵ０とドレイン側選択ゲートトランジスタＳＴＵ１（後に説明するように上層選択ゲートトランジスタに相当する。）はいずれもドレイン側選択ゲート線ＳＧＤＵ０に共通接続され、ドレイン側選択ゲートトランジスタＳＴＬ（後に説明するように下層選択ゲートトランジスタに相当する。）はドレイン側選択ゲート線ＳＧＤＬ０に接続されている。
ドレイン側ダミーセルＤＭＴＤ（ＤＭＴＤ０、ＤＭＴＤ１）は、それぞれ対応するダミーセルワード線ＷＬ＿ＤＤ（ＷＬ＿ＤＤ０、ＷＬ＿ＤＤ１）に接続されている。９６個のメモリセルＭＴ（ＭＴ９５、ＭＴ９４、・・・ＭＴ０）は、それぞれ対応するワード線ＷＬ（ＷＬ＿９５、ＷＬ＿９４、・・・ＷＬ＿０）に接続されている。ソース側ダミーセルＤＭＴＳ（ＤＭＴＳ１、ＤＭＴＳ０）は、それぞれ対応するダミーセルワード線ＷＬ＿ＤＳ（ＷＬ＿ＤＳ１、ＷＬ＿ＤＳ０）に接続されている。
ソース側選択ゲートトランジスタＳＴＳはソース側選択ゲート線ＳＧＳに接続されている。
［ロウデコーダに含まれる駆動回路の回路図］
図３は、本実施形態にかかる不揮発性半導体記憶装置１００のロウデコーダ１１２に含まれる駆動回路の回路図である。
ロウデコーダ１１２は、アドレス信号に応答してブロックＢＬＫを選択するブロック選択デコーダ回路１１２１とインバータ回路１１２２、トランジスタＴＲ１、トランジスタＴＲ２、１００個のトランジスタＴＲ３、トランジスタＴＲ４、トランジスタＴＲ５及びトランジスタＴＲ６を有する。
トランジスタＴＲ１はグローバル選択ゲート線ＧＳＧＤＵとドレイン側選択ゲート線ＳＧＤＵとの間に接続され、ブロック選択デコーダ回路１１２１の出力によって制御される。トランジスタＴＲ２はグローバル選択ゲート線ＧＳＧＤＬとドレイン側選択ゲート線ＳＧＤＬとの間に接続され、ブロック選択デコーダ回路１１２１の出力によって制御される。ドレイン側選択ゲート線ＳＧＤＵ及びＳＧＤＬは、それぞれ、トランジスタＴＲ６及びＴＲ５の一端に接続され、トランジスタＴＲ６及びＴＲ５の他端は非選択ブロック電圧供給線ＵＳＧＤに接続される。
トランジスタＴＲ３はそれぞれダミーセルワード線ＷＬ＿ＤＤ（ＷＬ＿ＤＤ０、ＷＬ＿ＤＤ１）、ダミーセルワード線ＷＬ＿ＤＳ（ＷＬ＿ＤＳ０、ＷＬ＿ＤＳ１）及びワード線ＷＬ（ＷＬ＿９５〜ＷＬ＿０）と対応する制御信号線ＣＧ０〜ＣＧＮとの間に接続され、ブロック選択デコーダ回路１１２１の出力によって制御される。
トランジスタＴＲ４はグローバル選択ゲート線ＧＳＧＳとソース側選択ゲート線ＳＧＳとの間に接続され、ブロック選択デコーダ回路１１２１の出力によって制御される。
［メモリセルアレイの平面図及び断面図］
図４（Ａ）は、本実施形態にかかる不揮発性半導体記憶装置１００のメモリセルアレイ１１１を構成する積層体２００のＳＧＤ層における平面図である。図４（Ｂ）は積層体２００の断面図である。
本実施形態にかかる不揮発性半導体記憶装置１００のメモリセルアレイ１１１の積層体２００は、図示しない半導体基板上に絶縁膜を介して、下からメモリセルアレイ層２１０とＳＧＤ（ドレイン側セレクトゲート）層２２０とが積層されている。
メモリセルアレイ層２１０は、多数の導電膜２０１、２０２、２０３、・・・２０４と絶縁膜とが交互に積層された積層体に多数の貫通孔（メモリホールＭＨ）が形成されている。メモリホールＭＨ内部には絶縁膜膜（ＳｉＯ2膜又はＳｉＮ膜）、電荷蓄積膜（ＳｉＯＮ膜）及びゲート酸化膜（ＳｉＯ2膜）が積層形成され、内部には半導体膜（ｐ−Ｓｉ膜）が埋め込まれている。メモリセルアレイ層の下層に位置する導電膜２０１はソース側選択トランジスタＳＴＳのゲートに相当する。メモリセルアレイ層の中層から上層に位置する導電膜２０２、２０３、・・・２０４はメモリセルＭＴ及びダミーセルＤＭＴのゲートに相当する。
ＳＧＤ層２２０は、３層の導電膜２１１、２１２及び２１３と絶縁膜とが交互に積層された積層体に多数の貫通孔（選択トランジスタホールＳＨ）が形成されている。選択トランジスタホールＳＨ内部にも、メモリホールＭＨと同様に、絶縁膜膜（ＳｉＯ2膜又はＳｉＮ膜）、電荷蓄積膜（ＳｉＯＮ膜）及びゲート酸化膜（ＳｉＯ2膜）が積層形成され、内部には半導体膜（ｐ−Ｓｉ膜）が埋め込まれている。ＳＧＤ層２２０の下層に位置する導電膜２１１はドレイン側選択ゲートトランジスタＳＴＬのゲートに相当する。ＳＧＤ層２２０の中層に位置する導電膜２１２はドレイン側選択ゲートトランジスタＳＴＵ１のゲートに相当する。ＳＧＤ層２２０の上層に位置する導電膜２１３はドレイン側選択ゲートトランジスタＳＴＵ０のゲートに相当する。
積層体２００は積層体２００を上下に貫通するメモリスリットＳＴを挟んで隣接する積層体２００と電気的に分離されている。メモリスリットＳＴ部には導電対を充填させることで、積層体２００を上下に貫通するソース線コンタクトとなる。ソース線コンタクトはソース線ＳＬの一部を構成する。
図５（Ａ）は本実施形態にかかる不揮発性半導体記憶装置のメモリセルアレイ層２１０とＳＧＤ層２２０との結合部分（図４の点線Ａで示した部分である。）の断面図（拡大図）である。図５（Ｂ）はメモリセルアレイ層２１０とＳＧＤ層２２０との結合境界面（図５（Ａ）で点線Ｂ−Ｂ´で示した面である。）の平面図（拡大図）である。
図５（Ａ）に示すとおり、導電膜２１１は、例えば、Ｘ方向において４つに切断されている。従って、導電膜２０４（ダミーセルＤＭＴＤ０のゲートに相当する。）のＸ方向における寸法に対して、各導電膜２１１（ドレイン側選択ゲートトランジスタＳＴＬのゲートに相当する。）のＸ方向における寸法は、１／４よりも小さくなる。個々の導電膜２１１の間には絶縁シールドＳＨＥが形成されている。
絶縁シールドＳＨＥはメモリセルアレイ層２１０には設けられず、ＳＧＤ層２２０のみに設けられる。従って、メモリセルアレイ層２１０に形成されるメモリホールＭＨのピッチよりも、ＳＧＤ層２２０に形成される選択トランジスタホールＳＨのピッチを、小さくする必要がある。別の言い方をすれば、ＳＧＤ層２２０に形成される選択トランジスタホールＳＨの配置密度よりも、ＳＧＤ層２２０に形成される選択トランジスタホールＳＨの配置密度を、高くする必要がある。従って、ＳＧＤ層２２０に形成される選択トランジスタホールＳＨを、メモリセルアレイ層２１０に形成されるメモリホールＭＨに対して、物理的にシフトさせて配置する必要がある。この結果、選択トランジスタホールＳＨとメモリホールＭＨとはその接続面でズレが生じる。そのズレは絶縁シールドＳＨＥに近い側で顕著である。図５（Ｂ）に、選択トランジスタホールＳＨとメモリホールＭＨとの接続面におけるズレを概念的に示す。
図６は本実施形態にかかる不揮発性半導体記憶装置において、シフト量が比較的小さい場合の、メモリセルアレイ層２１０とＳＧＤ層２２０との結合部分の概念図である。図７はシフト量が図６の場合よりも大きい場合の、メモリセルアレイ層２１０とＳＧＤ層２２０との結合部分の概念図である。ここから、シフト量が一定以上の場合には、電流の経路が制限されるため、接続抵抗（オン抵抗）が増加しやすくなり、したがってセルアレイに流れるセル電流（Ｉｃｅｌｌ）が低下しやすくなることが理解できる。
なお、図５（Ａ）および図５（Ｂ）においては、ＳＧＤ層２２０に形成される選択トランジスタホールＳＨの径と、メモリセルアレイ層２１０に形成されるメモリホールＭＨの径とを略同一の大きさで示した。しかしながらこれに限定されず、選択トランジスタホールＳＨの径（Ｄｓｈ）とメモリホールＭＨの径（Ｄｍｈ）とは異なっていてもよい。選択トランジスタホールＳＨはメモリホールＭＨよりも配置密度を高くする必要があることから、例えば図６および図７に示すように、選択トランジスタホールＳＨの径ＤｓｈはメモリホールＭＨの径Ｄｍｈよりも小さいことが好ましい。選択トランジスタホールＳＨの径Ｄｓｈがより小さいことによって、選択トランジスタホールＳＨの配置密度を高くしやすくなる。また、ズレの大きさが同じである場合、選択トランジスタホールＳＨの径ＤｓｈがメモリホールＭＨの径Ｄｍｈより小さいことによって、選択トランジスタホールＳＨの径ＤｓｈとメモリホールＭＨの径Ｄｍｈとが同じである場合と比べて、選択トランジスタホールＳＨの径ＤｓｈのメモリホールＭＨの径Ｄｍｈと重なり合わない領域を小さくすることができる。
［選択トランジスタに供給する信号の例１］
図８は、本実施形態にかかる不揮発性半導体記憶装置１００の選択トランジスタＳＴＵ０、ＳＴＵ１及びＳＴＬに供給する信号を示した図である。
図８に示すとおり、ドレイン側選択ゲートトランジスタＳＴＵ０及びＳＴＵ１には、信号ＳＧＤＵ０、ＳＧＤＵ１、ＳＧＤＵ２、ＳＧＤＵ３がそれぞれ供給される。また、ドレイン側選択ゲートトランジスタＳＴＬには、信号ＳＧＤＬ０、ＳＧＤＬ１、ＳＧＤＬ２、ＳＧＤＬ３がそれぞれ供給される。そして、読み出し動作中（及びベリファイ動作中）にセンスアンプがビット線電流を検知するタイミングにおいては、ＳＧＤＵ０、ＳＧＤＵ１、ＳＧＤＵ２、ＳＧＤＵ３とは異なった電圧がＳＧＤＬ０、ＳＧＤＬ１、ＳＧＤＬ２、ＳＧＤＬ３にそれぞれ供給される。また、書き込み動作中に、非選択ワード線に中電圧が、選択ワード線に高電圧が印加され、チャネル領域（メモリホールＭＨ内のポリシリコンが充填された部分）がブーストされるタイミングにおいては、ＳＧＤＵ０、ＳＧＤＵ１、ＳＧＤＵ２、ＳＧＤＵ３とは異なった電圧がＳＧＤＬ０、ＳＧＤＬ１、ＳＧＤＬ２、ＳＧＤＬ３にそれぞれ供給される。これら信号は前述した駆動回路（図３）を介して電圧発生回路から供給される。
［選択トランジスタに供給する信号の例２］
図９は、本実施形態にかかる不揮発性半導体記憶装置１００の選択トランジスタＳＴＵ０、ＳＴＵ１及びＳＴＬに供給する信号の別の例を示した図である。
図９に示すとおり、ドレイン側選択ゲートトランジスタＳＴＵ０及びＳＴＵ１には、信号ＳＧＤＵ０、ＳＧＤＵ１、ＳＧＤＵ２、ＳＧＤＵ３がそれぞれ供給される。また、ドレイン側選択ゲートトランジスタＳＴＬには、共通して信号ＳＧＤＬが供給される。そして、読み出し動作中（またはベリファイ動作中）や書き込み動作中においては、ＳＧＤＵ０、ＳＧＤＵ１、ＳＧＤＵ２、ＳＧＤＵ３とは異なった電圧の信号がＳＧＤＬに供給される。これら信号は前述した駆動回路（図３）を介して電圧発生回路から供給される。
［動作波形の説明（読み出し動作）］
図１０は本実施形態にかかる不揮発性半導体記憶装置において読み出し動作中（またはベリファイ動作中）に各信号線に供給される電圧を示した図である。
読み出し動作には、ｔ０からｔ１、ｔ１からｔ２、ｔ２からｔ３の３つのステージがある。ｔ０からｔ１の間はブーストされたチャネル電圧を低減するための準備期間、ｔ１からｔ２の間はプリチャージ期間、ｔ２からｔ３の間はメモリセルのデータを判定するための読み出し期間である。
前述したように、ドレイン側選択ゲートトランジスタＳＴＵ０及びＳＴＵ１には、信号ＳＧＤＵ０、ＳＧＤＵ１、ＳＧＤＵ２、ＳＧＤＵ３が供給される。
選択されたブロックＢＬＫの選択されたストリングユニットのドレイン側選択ゲートトランジスタＳＴＵ０及びＳＴＵ１に供給する信号をＳＧＤＵ＿ＳＥＬとする。選択されたブロックＢＬＫの非選択のストリングユニットのドレイン側選択ゲートトランジスタＳＴＵ０及びＳＴＵ１に供給する信号をＳＧＤＵ＿ＵＳＥＬとする。
選択されたブロックＢＬＫの選択されたストリングユニットのドレイン側選択ゲートトランジスタＳＴＬに供給する信号をＳＧＤＬ＿ＳＥＬとする。
選択されたブロックＢＬＫの非選択のストリングユニットのドレイン側選択ゲートトランジスタＳＴＬに供給する信号をＳＧＤＬ＿ＵＳＥＬとする。
選択されたブロックＢＬＫの選択されたストリングユニットのソース側選択ゲートトランジスタＳＴＳに供給する信号をＳＧＳ＿ＳＥＬとする。
選択されたブロックＢＬＫの非選択のストリングユニットのソース側選択ゲートトランジスタＳＴＳに供給する信号をＳＧＳ＿ＵＳＥＬとする。
選択されないブロックＢＬＫのストリングユニットのドレイン側選択ゲートトランジスタＳＴＵ０、ＳＴＵ１及びＳＴＬ並びにソース側選択ゲートトランジスタＳＴＳに供給する電圧をＵＳＧＤとする。
時刻ｔ０で選択ブロックＢＬＫのＳＧＤＵ＿ＳＥＬ及びＳＧＤＵ＿ＵＳＥＬをＶＳＧ（約６Ｖ）まで上昇させる。同時に、選択ブロックＢＬＫのＳＧＤＬ＿ＳＥＬ及びＳＧＤＬ＿ＵＳＥＬをＶＳＧＨ（約６Ｖ＋α）まで上昇させる。ここで、ＶＳＧＨはＶＳＧよりもαＶ（０．５〜１．５Ｖ程度）だけ高い。非選択ブロックＢＬＫのストリングユニットのＵＳＧＤは０ＶのままかＶＳＲＣ（約３Ｖ、０Ｖより高くＶＳＧよりも低い電圧）とする。
時刻ｔ０以降、選択ブロックＢＬＫのＳＧＳ＿ＳＥＬ及びＳＧＳ＿ＵＳＥＬをＶＳＧ（約６Ｖ）まで上昇させる。同時に、非選択ブロックＢＬＫのストリングユニットのソース側選択ゲートトランジスタＳＴＳのゲートに印加されるＵＳＧＤは０ＶのままかＶＳＲＣとする。
時刻ｔ０以降、ワード線ＷＬを読み出し電圧ＶＲＥＡＤまで上昇させる。ここで、ＶＲＥＡＤはストリングユニットを構成するメモリセルのうち非選択のメモリセルに接続されたワード線ＷＬに印加する電圧である。ソース線ＳＬに供給されるＣＥＬＳＲＣの電圧がＶＳＲＣに上昇し同時にビット線ＢＬの電圧もＶＳＲＣに上昇する。
時刻ｔ１以降、ＳＧＤＵ＿ＳＥＬをＶＳＧのまま維持しつつ、ＳＧＤＵ＿ＵＳＥＬをＶＳＲＣまで落とす。同時にＳＧＤＬ＿ＳＥＬをＶＳＧＨのまま維持しつつ、ＳＧＤＬ＿ＵＳＥＬをＶＳＲＣまで落とす。同時にＳＧＳ＿ＳＥＬをＶＳＧのまま維持しつつ、ＳＧＳ＿ＵＳＥＬをＶＳＲＣまで落とす。
時刻ｔ１以降、選択ワード線ＷＬの電圧をＶＣＧＲＶまで落とす。同時に、ビット線ＢＬをプリチャージ電圧Ｖｐｒｅまで上昇させる。
時刻ｔ２以降、センスアンプ１１３によって読み出し動作を行う。この時点で流れるセル電流によってビット線電圧が変動する（図示していない）。
時刻ｔ２以降の読み出し動作において、上層のドレイン側選択ゲートトランジスタＳＴＵ０及びＳＴＵ１のゲートにはＶＳＧ（約６Ｖ）の電圧が印加され、最下層のドレイン側選択ゲートトランジスタＳＴＬのゲートにはＶＳＧＨ（約７Ｖ）の電圧が印加される。この結果、図５のＢで示した面近傍の最下層のドレイン側選択ゲートトランジスタＳＴＬを経由する電流パスのオン抵抗を大幅に改善することが可能になる。上層のドレイン側選択ゲートトランジスタのゲートには低い電圧が供給されることから非選択ストリングユニットによるディスタープの影響をなくすことができる。
［動作波形の説明（書き込み動作）］
図１１は本実施形態にかかる不揮発性半導体記憶装置においてワード線に書き込み電圧を供給する時（書き込み動作中）に各信号線に供給される電圧を示した図である。
書き込み動作は、ｔ０からｔ１、ｔ１からｔ２、ｔ２からｔ３の３つのステージがある。ｔ０からｔ１の間はブーストされたチャネル電圧を安定させるための書き込み準備期間、ｔ１からｔ２の間は高電圧を印加する書き込み期間、ｔ２からｔ３の間は各ノードにおける高電圧が引いていくリカバリー期間である。
選択されたブロックＢＬＫの選択されたストリングユニットのドレイン側選択ゲートトランジスタＳＴＵ０及びＳＴＵ１に供給する信号をＳＧＤＵ＿ＳＥＬ、選択されたブロックＢＬＫの非選択のストリングユニットのドレイン側選択ゲートトランジスタＳＴＵ０及びＳＴＵ１に供給する信号をＳＧＤＵ＿ＵＳＥＬとする点は前述したとおりである。
また、選択されたブロックＢＬＫの選択されたストリングユニットのドレイン側選択ゲートトランジスタＳＴＬに供給する信号をＳＧＤＬ＿ＳＥＬとし、選択されたブロックＢＬＫの非選択のストリングユニットのドレイン側選択ゲートトランジスタＳＴＬに供給する信号をＳＧＤＬ＿ＵＳＥＬとする点も前述したとおりである。
ソース側選択ゲートトランジスタＳＴＳに供給する信号をＳＧＳとする。
時刻ｔ０でＳＧＤＵ＿ＳＥＬ、ＳＧＤＵ＿ＵＳＥＬ、ＳＧＤＬ＿ＳＥＬ及びＳＧＤＬ＿ＵＳＥＬをＶＳＧまで上昇させる。ＳＧＳは０Ｖ、ＷＬも０Ｖにする。
時刻ｔ０以降、ビット線ＢＬの電圧を、データに応じて、書き込み禁止電圧（“１”ｄａｔａ、しきい値の上昇を抑圧するためのデータ）と書き込み電圧（“０”ｄａｔａ、しきい値の上昇を促すデータ）に設定する。ソース線ＳＬに供給されるＣＥＬＳＲＣの電圧が１Ｖ程度に上昇する。
時刻ｔ１以降、ＳＧＤＵ＿ＳＥＬをＶＳＧＤのまま維持しつつ、ＳＧＤＵ＿ＵＳＥＬを０Ｖまで落とす。同時にＳＧＤＬ＿ＳＥＬをＶＳＧＤのまま維持しつつ、ＳＧＤＬ＿ＵＳＥＬをＶＳＧＤＬ（約２Ｖ、０より高くＶＳＧＤより低い電圧）まで落とす。ＳＧＳは０Ｖのままである
時刻ｔ１以降、すべてのワード線ＷＬの電圧をＶＰＡＳＳ（約９Ｖ）まで上昇させ、次いで、書き込みを行うメモリセルに接続された選択ワード線ＷＬの電圧をさらにＶＰＧＭ（約１８Ｖ）まで上昇させる。ここで書き込みがなされ、選択されたメモリセルのしきい値が書き込みデータに応じて変動する。
時刻ｔ２以降、ワード線ＷＬの電圧を０Ｖに戻し、高電圧を放電させる。
時刻ｔ１からｔ２の間において、選択ストリングユニットのチャネル領域はワード線ＷＬに印加されるパス電圧ＶＰＡＳＳ及び書き込み電圧ＶＰＧＭとのカップリングによってパス電圧ＶＰＡＳＳに近い電位まで上昇する。これは非選択ストリングユニットにおいても同様であり、この高い電位が書き込みディスタープを引き起こすおそれを生じさせる。しかしながら、非選択ストリングユニットの最下層のドレイン側選択ゲートトランジスタＳＴＬのゲートにはＶＳＧＤＬ（約２Ｖ）の電圧が印加される。この結果、書き込みディタープの影響を低減することができる。他方で、上層のドレイン側選択ゲートトランジスタのゲートには低い電圧（０Ｖ）が供給されて確実なカットオフがなされることからこの点でも書き込みディスタープの影響をなくすことができる。
［しきい値の設定］
上記した本実施形態にかかる不揮発性半導体記憶装置においては、さらに、ドレイン側選択ゲートトランジスタＳＴＬとＳＴＵとでしきい値を異ならせることが望ましい。図１２は本実施形態にかかる不揮発性半導体記憶装置において選択トランジスタのしきい値電圧の分布を示した図である。
上層のドレイン側選択ゲートトランジスタＳＴＵ０、ＳＴＵ１のしきい値分布が図１２の分布ＳＧＤＨであり、最下層のドレイン側選択ゲートトランジスタＳＴＬのしきい値分布が図１２の分布ＳＧＤＬである。分布ＳＧＤＨは境界値Ｖｔｔより上に分布し、分布ＳＧＤＬより下に分布しているが、分布ＳＧＤＬの下裾がＳＧＤＵの下裾より低ければよい。
本実施形態にかかる不揮発性半導体記憶装置は書き込み動作の前に、ドレイン側選択ゲートトランジスタのしきい値が個別に設定される。これは、通常の書き込み動作と同様のシーケンスで行われるところ、先に最下層のドレイン側選択ゲートトランジスタＳＴＬのしきい値調整を行い、次いで、上層のドレイン側選択ゲートトランジスタＳＴＵ０、ＳＴＵ１のしきい値調整を行う。最下層のドレイン側選択ゲートトランジスタＳＴＬのしきい値調整においては、チャネルブースト動作を使うことができるため、しきい値分布はより狭い範囲に制限することが可能である。
ドレイン側選択ゲートトランジスタＳＴＬとＳＴＵとでしきい値を異ならせる場合以下のような効果がある。まず、選択ゲートトランジスタホールＳＨはメモリホールＭＨよりも径が小さいことが多いのでリードディスタープが発生しやすい。しかし、最下層のドレイン側選択ゲートトランジスタのしきい値を低めに設定することによって、多少のディスターブがおきてそのしきい値が変動（上昇する方向に変動する）しても、その影響を限局することができる。さらに、書き込み動作中には上層のドレイン側選択ゲートトランジスタのしきい値が高いため書き込み動作中のカットオフ特性が向上しチャネルブーストによるリークが減る。
以上のように、同一ストリングユニット内の複数のドレイン側選択ゲートトランジスタを個別に制御（ゲート電圧、しきい値）することによって、セル電流の増加と信頼性の向上を図ることができる。
［変形例］
以上の本実施形態にかかる不揮発性半導体記憶装置は、ドレイン側選択ゲートトランジスタは３個直列に接続されていたが、これは２個でもよく、４個以上でもよい。また、ダミーセル及びメモリセルの個数は適宜変更することが可能である。ブロック内のストリングユニットの分割数（ｋ）が４である例を示したが、ストリングユニットの分割数は例えば、２や８であってもよく、任意の数で構わない。
以上、本開示のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＳＧＤ ドレイン側選択ゲート線
ＳＴＵ 上層ドレイン側選択ゲートトランジスタ
ＳＴＬ 最下層ドレイン側選択ゲートトランジスタ
ＤＤ ドレイン側ダミーセル配線
ＷＬ ワード線
ＤＳ ソース側ダミーセル配線
ＳＧＳ ソース側選択ゲート線

Claims (9)

  1. 半導体基板上において垂直方向に直列接続された複数の不揮発性メモリセルと、前記複数の不揮発性メモリセルのゲートにそれぞれ接続された複数のワード線とを有するメモリセルアレイ層と、
    前記メモリセルアレイ層上に位置し、垂直方向に直列接続された少なくとも２つの選択ゲートトランジスタと、前記少なくとも２つの選択ゲートトランジスタにそれぞれ接続された少なくとも２つの選択ゲート線とを有する選択ゲートトランジスタ層とを含み、
    前記メモリセルアレイ層における前記複数の不揮発性メモリセルと前記選択ゲートトランジスタ層における前記少なくとも２つの選択ゲートトランジスタとが、前記メモリセルアレイ層と前記選択ゲートトランジスタ層との接続面を介して直列に接続されて、ストリングユニットを構成し、
    前記少なくとも２つの選択ゲート線には異なる信号が供給されることを特徴とする不揮発性半導体記憶装置。
  2. 請求項１記載の不揮発性半導体記憶装置において、前記複数の不揮発性メモリセルは前記メモリセルアレイ層に貫通して設けられたメモリホール周囲に形成され、前記少なくとも２つの選択ゲートトランジスタは前記選択ゲートトランジスタ層に貫通して設けられた選択ゲートトランジスタホール周囲に形成され、前記メモリホールの平面配置と前記選択ゲートトランジスタホールの平面配置は異なっており前記接続面において前記メモリホールの径の大きさと前記選択ゲートトランジスタホールの径の大きさとが異なることを特徴とする不揮発性半導体記憶装置。
  3. 請求項１記載の不揮発性半導体記憶装置において、さらに、センスアンプが前記不揮発性メモリセルに流れる電流を検知する際に、最下層の選択ゲートトランジスタのゲートには、最下層の選択ゲートトランジスタより上層の選択ゲートトランジスタのゲートに印加する電圧よりも高い電圧を印加する制御回路を有することを特徴とする不揮発性半導体記憶装置。
  4. 請求項１記載の不揮発性半導体記憶装置において、さらに、前記不揮発性メモリセルのゲートに書き込み電圧を印加する際に、最下層の選択ゲートトランジスタのゲートには、最下層の選択ゲートトランジスタより上層の選択ゲートトランジスタのゲートに印加する電圧よりも高い電圧を印加する制御回路を有することを特徴とする不揮発性半導体記憶装置。
  5. 請求項２記載の不揮発性半導体記憶装置において、さらに、センスアンプが前記不揮発性メモリセルに流れる電流を検知する際に、最下層の選択ゲートトランジスタのゲートには、最下層の選択ゲートトランジスタより上層の選択ゲートトランジスタのゲートに印加する電圧よりも高い電圧を印加する制御回路を有することを特徴とする不揮発性半導体記憶装置。
  6. 請求項２記載の不揮発性半導体記憶装置において、さらに、前記不揮発性メモリセルのゲートに書き込み電圧を印加する際に、最下層の選択ゲートトランジスタのゲートには、最下層の選択ゲートトランジスタより上層の選択ゲートトランジスタのゲートに印加する電圧よりも高い電圧を印加する制御回路を有することを特徴とする不揮発性半導体記憶装置。
  7. 請求項２記載の不揮発性半導体記憶装置において、前記選択ゲートトランジスタ層は絶縁シールドを挟んで水平方向にｋ個に分割され、ｋ個の独立して選択可能なストリングユニットを構成していることを特徴とする不揮発性半導体記憶装置。
  8. 請求項７記載の不揮発性半導体記憶装置において、さらに、前記不揮発性メモリセルのゲートに書き込み電圧を印加する際に、非選択のストリングユニットにおいて、最下層の選択ゲートトランジスタのゲートには、最下層の選択ゲートトランジスタより上層の選択ゲートトランジスタのゲートに印加する電圧よりも高い電圧を印加する制御回路を有することを特徴とする不揮発性半導体記憶装置。
  9. 請求項１〜８いずれか記載の不揮発性半導体記憶装置において、前記少なくとも２つの選択ゲートトランジスタのうち最下層の選択ゲートトランジスタのしきい値は最下層の選択ゲートトランジスタより上層の選択ゲートトランジスタのしきい値よりも高いことを特徴とする不揮発性半導体記憶装置。
JP2019045060A 2019-03-12 2019-03-12 不揮発性半導体記憶装置 Pending JP2020150084A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019045060A JP2020150084A (ja) 2019-03-12 2019-03-12 不揮発性半導体記憶装置
TW108122816A TWI729428B (zh) 2019-03-12 2019-06-28 非揮發性半導體記憶裝置
CN201910603192.8A CN111696605B (zh) 2019-03-12 2019-07-05 非易失性半导体存储装置
US16/551,488 US10784275B1 (en) 2019-03-12 2019-08-26 Nonvolatile semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019045060A JP2020150084A (ja) 2019-03-12 2019-03-12 不揮発性半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2020150084A true JP2020150084A (ja) 2020-09-17

Family

ID=72424800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019045060A Pending JP2020150084A (ja) 2019-03-12 2019-03-12 不揮発性半導体記憶装置

Country Status (4)

Country Link
US (1) US10784275B1 (ja)
JP (1) JP2020150084A (ja)
CN (1) CN111696605B (ja)
TW (1) TWI729428B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847207B2 (en) 2019-04-08 2020-11-24 Micron Technology, Inc. Apparatuses and methods for controlling driving signals in semiconductor devices
US10910027B2 (en) 2019-04-12 2021-02-02 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10854272B1 (en) 2019-06-24 2020-12-01 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10854273B1 (en) 2019-06-24 2020-12-01 Micron Technology, Inc. Apparatuses and methods for controlling word drivers
US10937476B2 (en) 2019-06-24 2021-03-02 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10854274B1 (en) * 2019-09-26 2020-12-01 Micron Technology, Inc. Apparatuses and methods for dynamic timing of row pull down operations
US11205470B2 (en) 2020-04-20 2021-12-21 Micron Technology, Inc. Apparatuses and methods for providing main word line signal with dynamic well
US11875865B2 (en) * 2021-12-29 2024-01-16 Micron Technology, Inc. Select gate reliability
US11990175B2 (en) 2022-04-01 2024-05-21 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353242B1 (en) * 1998-03-30 2002-03-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
JP3679970B2 (ja) * 2000-03-28 2005-08-03 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP4157269B2 (ja) * 2000-06-09 2008-10-01 株式会社東芝 半導体記憶装置
JP2005056989A (ja) * 2003-08-01 2005-03-03 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2015176622A (ja) * 2014-03-14 2015-10-05 株式会社東芝 不揮発性半導体記憶装置
KR20160022627A (ko) * 2014-08-20 2016-03-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9286994B1 (en) * 2015-01-26 2016-03-15 Sandisk Technologies Inc. Method of reducing hot electron injection type of read disturb in dummy memory cells
JP2016170834A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体記憶装置
JP6542149B2 (ja) 2016-03-18 2019-07-10 東芝メモリ株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US10784275B1 (en) 2020-09-22
US20200295021A1 (en) 2020-09-17
CN111696605A (zh) 2020-09-22
CN111696605B (zh) 2023-10-27
TW202034329A (zh) 2020-09-16
TWI729428B (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
CN111696605B (zh) 非易失性半导体存储装置
TWI770342B (zh) 記憶體裝置
JP6400547B2 (ja) メモリデバイス
KR100784862B1 (ko) 더미 셀을 포함하는 플래시 메모리 장치
US9349464B2 (en) Non-volatile semiconductor device
JP2020077450A (ja) 不揮発性メモリ装置及び不揮発性メモリ装置のプログラム方法
KR100922977B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
US9183935B2 (en) Semiconductor memory device having programmable select transistors within memory units
US9030879B2 (en) Method and system for programming non-volatile memory with junctionless cells
JP2008146771A (ja) 半導体記憶装置
JP2019160380A (ja) 半導体記憶装置
JP2016062623A (ja) 半導体記憶装置
JP2017216025A (ja) 半導体記憶装置
TWI509621B (zh) Nonvolatile semiconductor memory device
JP2018116755A (ja) 半導体記憶装置
JP2012230753A (ja) 半導体装置及びその動作方法
JP2013080535A (ja) 半導体記憶装置
JP2018113084A (ja) 半導体記憶装置
JP2010287283A (ja) 不揮発性半導体メモリ
JP2007305204A (ja) 不揮発性半導体記憶装置
JP2019053808A (ja) 半導体記憶装置
US20220093178A1 (en) Semiconductor memory device
KR20110002243A (ko) 불휘발성 메모리 소자의 프로그램 방법
JP2009048697A (ja) Ｎａｎｄ型不揮発性半導体メモリ
JP6381460B2 (ja) 半導体記憶装置