JP2020119965A - 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 - Google Patents
積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 Download PDFInfo
- Publication number
- JP2020119965A JP2020119965A JP2019008774A JP2019008774A JP2020119965A JP 2020119965 A JP2020119965 A JP 2020119965A JP 2019008774 A JP2019008774 A JP 2019008774A JP 2019008774 A JP2019008774 A JP 2019008774A JP 2020119965 A JP2020119965 A JP 2020119965A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- joint
- base metal
- ceramic
- side margin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000919 ceramic Substances 0.000 claims abstract description 107
- 239000010953 base metal Substances 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000002245 particle Substances 0.000 claims description 34
- 238000010304 firing Methods 0.000 claims description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 15
- 239000011777 magnesium Substances 0.000 claims description 10
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 9
- 229910052749 magnesium Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000007613 environmental effect Effects 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 7
- 238000005245 sintering Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical compound [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 230000009916 joint effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】耐環境性の高い積層セラミックコンデンサ及びその製造方法を提供する。【解決手段】上記積層セラミックコンデンサは、セラミック積層チップと、サイドマージン部と、接合部と、を具備する。上記セラミック積層チップは、容量形成部と、カバー部と、を有する。上記容量形成部は、第１方向に積層され、かつ上記第１方向と直交する第２方向の端部の位置が上記第２方向に０．５μｍの範囲内に相互に揃っている、卑金属材料を主成分とした複数の内部電極を含む。上記カバー部は、セラミックスを主成分とし、上記容量形成部の上記第１方向外側に配置される。上記サイドマージン部は、セラミックスを主成分とし、上記第１方向に直交する第２方向から上記セラミック積層チップを覆う。上記接合部は、上記カバー部における上記サイドマージン部との接合面に配置され、上記卑金属材料を含む酸化物で構成される。【選択図】図４
Description
本発明は、サイドマージン部を備えた積層セラミックコンデンサ及びその製造方法に関する。
積層セラミックコンデンサの製造方法において内部電極の周囲を保護するサイドマージン部を設ける技術が知られている。例えば、特許文献１に記載の積層セラミックコンデンサでは、側面に内部電極が露出した積層部を作製し、この積層部の側面にサイドマージン部としてのセラミック側面層が設けられる。
特許文献１のように積層部の側面にサイドマージン部（セラミック側面層）を設ける場合、焼成中において、金属材料からなる内部電極とサイドマージン部で焼結挙動が異なり、積層部とサイドマージン部との間に相互に離間する方向の応力が発生する。このため、サイドマージン部の接合面でクラックや剥離が発生しやすく、耐湿性等の耐環境性の低下につながりやすい。
以上のような事情に鑑み、本発明の目的は、耐環境性の高い積層セラミックコンデンサ及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、セラミック積層チップと、サイドマージン部と、接合部と、を具備する。
上記セラミック積層チップは、容量形成部と、カバー部と、を有する。
上記容量形成部は、第１方向に積層され、かつ上記第１方向と直交する第２方向の端部の位置が上記第２方向に０．５μｍの範囲内に相互に揃っている、卑金属材料を主成分とした複数の内部電極を含む。
上記カバー部は、セラミックスを主成分とし、上記容量形成部の上記第１方向外側に配置される。
上記サイドマージン部は、セラミックスを主成分とし、上記第２方向から上記セラミック積層チップを覆う。
上記接合部は、上記カバー部における上記サイドマージン部との接合面に配置され、上記卑金属材料を含む酸化物で構成される。
上記セラミック積層チップは、容量形成部と、カバー部と、を有する。
上記容量形成部は、第１方向に積層され、かつ上記第１方向と直交する第２方向の端部の位置が上記第２方向に０．５μｍの範囲内に相互に揃っている、卑金属材料を主成分とした複数の内部電極を含む。
上記カバー部は、セラミックスを主成分とし、上記容量形成部の上記第１方向外側に配置される。
上記サイドマージン部は、セラミックスを主成分とし、上記第２方向から上記セラミック積層チップを覆う。
上記接合部は、上記カバー部における上記サイドマージン部との接合面に配置され、上記卑金属材料を含む酸化物で構成される。
上記積層セラミックコンデンサの焼成中、卑金属材料で形成された内部電極は数百℃で焼結し始め、それに伴ってセラミック積層チップの中心部に向かって収縮する。一方、数百℃の段階では、サイドマージン部は未焼結の状態であり、収縮は起こらない。このため、内部電極を有するセラミック積層チップとサイドマージン部との間に相互に離間する方向の応力が発生する。
一方、接合部は、内部電極が焼結し始める数百℃で卑金属材料を含んだ酸化物として生成され始め、未焼成のセラミックスよりも高い強度を有する。セラミック積層チップとサイドマージン部との間の接合面に上記接合部を設けることで、応力が発生するこれらの接合面に強度の高い構成を配置することができ、応力に対して耐性を発揮することができる。
また、未焼結のセラミックス同士であるセラミック積層チップのセラミック部分とサイドマージン部との接合よりも、酸化物化した卑金属材料とセラミックスとの接合の方が接合強度が高い。このため、上記接合部により、セラミック積層チップとサイドマージン部との間の接合強度を高めることができ、応力が発生した場合にも接合面におけるクラックや剥離を防止することができる。
したがって、積層セラミックコンデンサに対するクラックや剥離からの水分等の進入を抑制し、積層セラミックコンデンサの耐環境性を高めることができる。
一方、接合部は、内部電極が焼結し始める数百℃で卑金属材料を含んだ酸化物として生成され始め、未焼成のセラミックスよりも高い強度を有する。セラミック積層チップとサイドマージン部との間の接合面に上記接合部を設けることで、応力が発生するこれらの接合面に強度の高い構成を配置することができ、応力に対して耐性を発揮することができる。
また、未焼結のセラミックス同士であるセラミック積層チップのセラミック部分とサイドマージン部との接合よりも、酸化物化した卑金属材料とセラミックスとの接合の方が接合強度が高い。このため、上記接合部により、セラミック積層チップとサイドマージン部との間の接合強度を高めることができ、応力が発生した場合にも接合面におけるクラックや剥離を防止することができる。
したがって、積層セラミックコンデンサに対するクラックや剥離からの水分等の進入を抑制し、積層セラミックコンデンサの耐環境性を高めることができる。
上記接合部は、相互に離間して配置された複数の粒子を含んでいてもよい。
これにより、接合面に粒子を分散して配置させることができ、接合面内における接合強度分布を均一化することができる。これにより、接合面全体の接合強度を高め、クラックや剥離の原因となる局所的な空隙等の発生を防止することができる。
これにより、接合面に粒子を分散して配置させることができ、接合面内における接合強度分布を均一化することができる。これにより、接合面全体の接合強度を高め、クラックや剥離の原因となる局所的な空隙等の発生を防止することができる。
上記接合部の上記接合面に対する面積占有率は、０．３％以上であってもよい。
これにより、接合部によるクラックや剥離の防止効果を十分に発揮させることができる。
これにより、接合部によるクラックや剥離の防止効果を十分に発揮させることができる。
上記接合部の上記接合面に対する面積占有率は、１０％以下であってもよい。
これにより、接合面における絶縁性を確保することができる。
これにより、接合面における絶縁性を確保することができる。
例えば、上記卑金属材料はニッケルであってもよい。
また、上記酸化物はマグネシウムを含んでいてもよい。
また、上記酸化物はマグネシウムを含んでいてもよい。
本発明の他の実施形態に係る積層セラミックコンデンサの製造方法は、第１方向に積層され卑金属材料を主成分とした複数の内部電極を含む未焼成の容量形成部と、セラミックスを主成分とし上記容量形成部の上記第１方向外側に配置された未焼成のカバー部と、を有し、上記第１方向に直交する第２方向に向いた側面から上記複数の内部電極が露出する、未焼成のセラミック積層チップを作製する工程を含む。
上記側面のうち上記カバー部が占める領域に、卑金属粒子が付着される。
上記セラミック積層チップの上記側面にサイドマージン部を設けることにより、セラミック素体が作製される。
上記セラミック素体が焼成され、かつ上記卑金属粒子が酸化されることで、上記カバー部と上記サイドマージン部との接合面に、上記卑金属材料を含む酸化物で構成された接合部が形成される。
上記側面のうち上記カバー部が占める領域に、卑金属粒子が付着される。
上記セラミック積層チップの上記側面にサイドマージン部を設けることにより、セラミック素体が作製される。
上記セラミック素体が焼成され、かつ上記卑金属粒子が酸化されることで、上記カバー部と上記サイドマージン部との接合面に、上記卑金属材料を含む酸化物で構成された接合部が形成される。
以上のように、本発明によれば、耐環境性の高い積層セラミックコンデンサ及びその製造方法を提供することができる。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
［積層セラミックコンデンサ１０の基本構成］
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。
積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。セラミック素体１１は、典型的には、Ｘ軸方向を向いた２つの端面と、Ｙ軸方向を向いた２つの側面と、Ｚ軸方向を向いた２つの主面と、を有する。セラミック素体１１の各面を接続する稜部は面取りされている。
なお、セラミック素体１１の形状は、上記のものに限定されない。つまり、セラミック素体１１は、図１〜３に示すような直方体形状でなくてもよい。例えば、セラミック素体１１の各面は曲面であってもよく、セラミック素体１１は全体として丸みを帯びた形状であってもよい。
外部電極１４，１５は、セラミック素体１１のＸ軸方向両端面を覆い、Ｘ軸方向両端面に接続する４つの面（２つの主面及び２つの側面）に延出している。これにより、外部電極１４，１５のいずれにおいても、Ｘ−Ｚ平面に平行な断面及びＸ−Ｙ平面に平行な断面の形状がＵ字状となっている。
セラミック素体１１は、セラミック積層チップ（積層チップ）１６と、サイドマージン部１７と、を有する。サイドマージン部１７は、積層チップ１６のＹ軸方向を向いた両側面の全領域をそれぞれ覆っている。
積層チップ１６は、容量形成部１９と、カバー部２０と、を有する。カバー部２０は、容量形成部１９のＺ軸方向上下面をそれぞれ覆っている。容量形成部１９は、複数のセラミック層２１と、複数の第１内部電極１２と、複数の第２内部電極１３と、を有する。カバー部２０には、内部電極１２，１３が設けられていない。
内部電極１２，１３は、Ｚ軸方向に積層された複数のセラミック層２１の間に、Ｚ軸方向に沿って交互に配置されている。第１内部電極１２は、第１外部電極１４に接続され、第２外部電極１５から離間している。第２内部電極１３は、第２外部電極１５に接続され、第１外部電極１４から離間している。
内部電極１２，１３は、卑金属を主成分として構成され、積層セラミックコンデンサ１０の内部電極として機能する。内部電極１２，１３を構成する卑金属としては、典型的にはニッケル（Ｎｉ）が挙げられ、それ以外に、銅（Ｃｕ）等が挙げられる。
このように、セラミック素体１１では、容量形成部１９における外部電極１４，１５が設けられたＸ軸方向両端面以外の面がサイドマージン部１７及びカバー部２０によって覆われている。サイドマージン部１７及びカバー部２０は、主に、容量形成部１９の周囲を保護し、内部電極１２，１３の絶縁性を確保する機能を有する。
容量形成部１９における内部電極１２，１３間のセラミック層２１は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ１０では、容量形成部１９における容量を大きくするために、セラミック層２１を構成する誘電体セラミックスとして高誘電率のものが用いられる。
より具体的に、積層セラミックコンデンサ１０では、セラミック層２１を構成する高誘電率の誘電体セラミックスとして、チタン酸バリウム（ＢａＴｉＯ３）系材料の多結晶体、つまりバリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の多結晶体を用いる。これにより、積層セラミックコンデンサ１０では大容量が得られる。
なお、セラミック層２１は、チタン酸ストロンチウム（ＳｒＴｉＯ３）系、チタン酸カルシウム（ＣａＴｉＯ３）系、チタン酸マグネシウム（ＭｇＴｉＯ３）系、ジルコン酸カルシウム（ＣａＺｒＯ３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ３）系、ジルコン酸バリウム（ＢａＺｒＯ３）系、酸化チタン（ＴｉＯ２）系などで構成してもよい。
サイドマージン部１７及びカバー部２０も、誘電体セラミックスによって形成されている。サイドマージン部１７及びカバー部２０を形成する材料は、絶縁性セラミックスであればよいが、セラミック層２１と同様の誘電体セラミックスを用いることによりセラミック素体１１における内部応力が抑制される。
上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層２１に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。
なお、本実施形態に係る積層セラミックコンデンサ１０の基本構成は、図１〜３に示す構成に限定されず、適宜変更可能である。例えば、内部電極１２，１３の枚数やセラミック層２１の厚さは、積層セラミックコンデンサ１０に求められるサイズや性能に応じて、適宜決定可能である。
［積層セラミックコンデンサ１０の詳細構成］
積層セラミックコンデンサ１０のセラミック素体１１は、例えば未焼成の積層チップ１６のＹ軸方向側面に未焼成のサイドマージン部１７が接合され、焼成されることで製造される。焼成工程において、内部電極１２，１３を構成する金属材料と誘電体セラミックスとの焼結温度が異なることから、積層チップ１６とサイドマージン部１７との間の境界部分である上記側面において応力が集中し、クラックや剥離等の発生が懸念される。クラックや剥離が発生した場合、水分等が容量形成部１９へ侵入しやすくなり、積層セラミックコンデンサ１０の耐環境性が低下する。したがって、積層チップ１６とサイドマージン部１７との間の接合強度の確保が非常に重要になる。
積層セラミックコンデンサ１０のセラミック素体１１は、例えば未焼成の積層チップ１６のＹ軸方向側面に未焼成のサイドマージン部１７が接合され、焼成されることで製造される。焼成工程において、内部電極１２，１３を構成する金属材料と誘電体セラミックスとの焼結温度が異なることから、積層チップ１６とサイドマージン部１７との間の境界部分である上記側面において応力が集中し、クラックや剥離等の発生が懸念される。クラックや剥離が発生した場合、水分等が容量形成部１９へ侵入しやすくなり、積層セラミックコンデンサ１０の耐環境性が低下する。したがって、積層チップ１６とサイドマージン部１７との間の接合強度の確保が非常に重要になる。
そこで、積層セラミックコンデンサ１０は、積層チップ１６とサイドマージン部１７との間の接合強度を確保するため、接合部２２を備えることを特徴とする。以下、図４及び図５を用いて接合部２２の構成について説明する。
図４は、積層セラミックコンデンサ１０の図３の領域Ｓを拡大して示す図であり、カバー部２０におけるサイドマージン部１７との接合面２０ｂ付近を示す図である。図５は、接合面２０ｂの一部を拡大して模式的に示す断面図である。
図４及び図５に示すように、接合部２２は、カバー部２０におけるサイドマージン部１７との接合面２０ｂに配置される。接合面２０ｂは、積層チップ１６のＹ軸方向に向いた側面のうち、カバー部２０が占める領域である。
接合部２２は、内部電極１２，１３の主成分であるニッケル等の卑金属材料の酸化物により構成され、絶縁性を有する。これにより、接合部２２によるショートの発生を抑制することができる。また接合部２２は、ニッケルに加えてマグネシウム（Ｍｇ）を含んでいてもよく、マグネシウムを含むニッケル複合酸化物で構成されてもよい。
接合面２０ｂに卑金属の酸化物からなる接合部２２を設けることで、焼成時に応力が発生しやすい接合面２０ｂに強度の高い構成を配置でき、応力に対する耐性を高めることができる。また、接合部２２がサイドマージン部１７と高い接合性を有するため、接合面２０ｂとサイドマージン部１７との接合強度を高めることができる。
接合部２２は、本実施形態において、相互に離間して配置された複数の粒子２２ａを含む。本実施形態の粒子２２ａは、例えば接合面２０ｂにランダムに分散して配置される。接合部２２が複数の粒子２２ａを含むことで、接合面２０ｂ全体に粒子２２ａを分散させることができる。これにより、接合面２０ｂの接合強度を全体的に高めることができ、クラックや剥離を効果的に防止できる。したがって、クラックや剥離に起因する水分等の進入を抑制し、積層セラミックコンデンサ１０の耐環境性を高めることができる。
各粒子２２ａの形状は、球状でも非球状でもよく、棒状、直方体状等でもよい。また各粒子２２ａは、複数の微粒子が数個程度凝集して構成されてもよい。粒径も特に限定されず、例えば０．１μｍ〜２．０μｍ程度である。ここでいう各粒子２２ａの粒径は、接合面２０ｂにおいて観察される粒子２２ａの最も長い部分の寸法をいうものとする。
接合部２２の接合面２０ｂに対する面積占有率は、０．３％以上であってもよい。これにより、接合面２０ｂとサイドマージン部１７との接合強度を十分高めることができる。
接合部２２の接合面２０ｂに対する面積占有率は、１０％以下であってもよい。これにより、接合面２０ｂにおける絶縁性をより確実にすることができる。
接合部２２の接合面２０ｂに対する面積占有率は、１０％以下であってもよい。これにより、接合面２０ｂにおける絶縁性をより確実にすることができる。
接合部２２の接合面２０ｂに対する面積占有率は、以下のように算出できる。
まず、測定対象の積層セラミックコンデンサ１０を機械研磨して、接合面２０ｂと、接合面２０ｂが形成されていない、Ｙ軸方向に略２等分した位置におけるＹ軸方向に垂直な断面（例えば図２に示す断面）と、を露出させる。後者のカバー部２０の断面を、対照面と称する。走査型電子顕微鏡（ＳＥＭ）等を用いて、接合面２０ｂ及び対照面における、Ｚ軸方向に２０μｍ、Ｘ軸方向に１００μｍのサイズの矩形の視野を観察する。
そして、エネルギー分散型Ｘ線分光器（ＥＤＳ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ ｘ−ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて、上記視野において卑金属の酸化物が検出された領域の面積をそれぞれ算出する。
接合面２０ｂにおいて算出された面積から、対照面において算出された面積を減じた結果を、接合面２０ｂの上記視野における卑金属の酸化物の面積として算出する。そして、上記視野の面積（２０００μｍ２）に対する、算出された卑金属の酸化物の面積の割合を、上記積層セラミックコンデンサ１０における接合部２２の接合面２０ｂに対する面積占有率として算出する。
まず、測定対象の積層セラミックコンデンサ１０を機械研磨して、接合面２０ｂと、接合面２０ｂが形成されていない、Ｙ軸方向に略２等分した位置におけるＹ軸方向に垂直な断面（例えば図２に示す断面）と、を露出させる。後者のカバー部２０の断面を、対照面と称する。走査型電子顕微鏡（ＳＥＭ）等を用いて、接合面２０ｂ及び対照面における、Ｚ軸方向に２０μｍ、Ｘ軸方向に１００μｍのサイズの矩形の視野を観察する。
そして、エネルギー分散型Ｘ線分光器（ＥＤＳ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ ｘ−ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて、上記視野において卑金属の酸化物が検出された領域の面積をそれぞれ算出する。
接合面２０ｂにおいて算出された面積から、対照面において算出された面積を減じた結果を、接合面２０ｂの上記視野における卑金属の酸化物の面積として算出する。そして、上記視野の面積（２０００μｍ２）に対する、算出された卑金属の酸化物の面積の割合を、上記積層セラミックコンデンサ１０における接合部２２の接合面２０ｂに対する面積占有率として算出する。
このように、本実施形態においては、容量形成部１９の外側に位置する接合面２０ｂに接合部２２が形成されることで、接合面２０ｂとサイドマージン部１７との間のクラックや剥離を防止し、容量形成部１９内への水分等の進入を効果的に抑制できる。これにより、積層セラミックコンデンサ１０の耐環境性を高めることができる。
［積層セラミックコンデンサ１０の製造方法］
図６は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図７〜９は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図６に沿って、図７〜９を適宜参照しながら説明する。
図６は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図７〜９は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図６に沿って、図７〜９を適宜参照しながら説明する。
（ステップＳ０１：セラミック積層チップ１１６の作製）
ステップＳ０１では、容量形成部１９を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部２０を形成するための第３セラミックシート１０３と、を積層し、切断することで、未焼成のセラミック積層チップ（積層チップ）１１６を作製する。
ステップＳ０１では、容量形成部１９を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部２０を形成するための第３セラミックシート１０３と、を積層し、切断することで、未焼成のセラミック積層チップ（積層チップ）１１６を作製する。
図７に示すセラミックシート１０１，１０２，１０３は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。セラミックシート１０１には、第１内部電極１２に対応する未焼成の第１内部電極１１２が形成される。セラミックシート１０２には、第２内部電極１３に対応する未焼成の第２内部電極１１３が形成される。セラミックシート１０３には、内部電極が形成されていない。
各内部電極１１２，１１３は、Ｘ軸方向に平行な切断線Ｌｘを横切り、かつＹ軸方向に平行な切断線Ｌｙに沿って延びる複数の帯状の電極パターンを有する。これらの内部電極１１２，１１３は、印刷法等により、導電性ペーストをセラミックシート１０１，１０２に塗布することで形成される。
セラミックシート１０１，１０２は、図７に示すように、Ｚ軸方向に交互に積層される。セラミックシート１０１，１０２の積層体は、容量形成部１９に対応する。セラミックシート１０３は、セラミックシート１０１，１０２の積層体のＺ軸方向上下面に積層される。セラミックシート１０３の積層体は、カバー部２０に対応する。
なお、セラミックシート１０１，１０２，１０３の積層枚数等は、適宜調整可能である。
なお、セラミックシート１０１，１０２，１０３の積層枚数等は、適宜調整可能である。
続いて、セラミックシート１０１，１０２，１０３の積層体をＺ軸方向から圧着し、切断線Ｌｘ，Ｌｙに沿って切断する。これにより、図８に示す積層チップ１１６が作製される。
積層チップ１１６は、未焼成の内部電極１１２，１１３が形成された未焼成の容量形成部１１９と、未焼成のカバー部１２０と、を有する。積層チップ１１６には、切断線Ｌｘに対応する切断面である側面１１６ｂと、切断線Ｌｙに対応する切断面である端面１１６ａと、が形成される。側面１１６ｂからは、未焼成の内部電極１１２，１１３の端部が露出している。
（ステップＳ０２：卑金属粒子の付着）
ステップＳ０２では、側面１１６ｂのうちカバー部１２０の占める領域１２０ｂに、卑金属粒子を付着させる。
ステップＳ０２では、側面１１６ｂのうちカバー部１２０の占める領域１２０ｂに、卑金属粒子を付着させる。
卑金属粒子を付着させる方法は、特に限定されない。例えば、側面１１６ｂの領域１２０ｂに対し卑金属を非常に薄く蒸着することで、領域１２０ｂに卑金属粒子を付着させることができる。あるいは、有機溶媒に卑金属粒子を低濃度で分散させた塗料を領域１２０ｂに薄く塗布することで、卑金属粒子を付着させてもよい。なお、これらの蒸着又は塗布工程においては、側面１１６ｂのうち容量形成部１１９の占める領域にマスクを配置して行うことで、側面１１６ｂの領域１２０ｂに対して選択的に卑金属粒子を分布させることができる。
卑金属粒子の領域１２０ｂに対する面積占有率は、例えば０．３％以上１０％以下とすることができる。これにより、焼成後の接合部２２の接合面２０ｂに対する面積占有率を、０．３％以上１０％以下とすることができる。
（ステップＳ０３：サイドマージン部形成）
ステップＳ０３では、ステップＳ０２で得られた、卑金属粒子が付着した積層チップ１１６の側面１１６ｂに未焼成のサイドマージン部１１７を設けることにより、図９に示す未焼成のセラミック素体１１１を作製する。サイドマージン部１１７は、セラミックシートやセラミックスラリーから形成される。
ステップＳ０３では、ステップＳ０２で得られた、卑金属粒子が付着した積層チップ１１６の側面１１６ｂに未焼成のサイドマージン部１１７を設けることにより、図９に示す未焼成のセラミック素体１１１を作製する。サイドマージン部１１７は、セラミックシートやセラミックスラリーから形成される。
サイドマージン部１１７は、例えば、セラミックシートを積層チップ１１６の側面１１６ｂに貼り付けることにより形成することができる。また、サイドマージン部１１７は、積層チップ１１６の側面１１６ｂを、例えば塗布やディップなどによってセラミックスラリーでコーティングすることにより形成することもできる。
（ステップＳ０４：焼成）
ステップＳ０４では、ステップＳ０３で得られた未焼成のセラミック素体１１１を焼結させることにより、図１〜３に示す積層セラミックコンデンサ１０のセラミック素体１１を作製する。つまり、ステップＳ０４により、積層チップ１１６が積層チップ１６になり、サイドマージン部１１７がサイドマージン部１７になる。
ステップＳ０４では、ステップＳ０３で得られた未焼成のセラミック素体１１１を焼結させることにより、図１〜３に示す積層セラミックコンデンサ１０のセラミック素体１１を作製する。つまり、ステップＳ０４により、積層チップ１１６が積層チップ１６になり、サイドマージン部１１７がサイドマージン部１７になる。
ステップＳ０４における焼成温度は、セラミック素体１１１の焼結温度に基づいて決定可能である。例えば、誘電体セラミックスとしてチタン酸バリウム系材料を用いる場合には、焼成温度を１０００〜１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
焼成時には、積層チップ１１６とサイドマージン部１１７とで焼結挙動が異なり、サイドマージン部１１７から積層チップ１１６の側面１１６ｂに応力が加わる。より詳細には、まず卑金属材料で構成された内部電極１１２，１１３が数百℃で焼結し始める。この焼結に伴い、内部電極１１２，１１３はＹ軸方向の中央部に向かって収縮する。一方、焼結温度の高いセラミックで構成されたサイドマージン部１１７、カバー部１２０及びセラミック層１２１は、数百℃では未焼結の状態であり、収縮しない。これにより、積層チップ１１６の側面１１６ｂとサイドマージン部１１７との間には、Ｙ軸方向に相互に離間する方向の応力が発生する。
本実施形態の焼成工程では、セラミック素体１１１の外部からカバー部１２０に酸素が供給される。これにより、側面１１６ｂのうちカバー部１２０の占める領域１２０ｂに付着した卑金属粒子が酸化し、卑金属粒子の酸化物からなる接合部２２が形成される。当該酸化物は、内部電極が焼結し始める数百℃で生成され始める。
酸化物で構成された接合部２２は、数百℃の状態において、未焼結のセラミック層１２１及びサイドマージン部１１７よりも高い強度を有し、応力に対して高い耐性を有する。このため、接合部２２により、接合面２０ｂにおけるクラックや剥離の発生を防止することができる。
また、焼成時の数百℃の状態では、未焼結のセラミック材料同士の接合強度よりも、酸化物化した卑金属材料と未焼結のセラミック材料との接合強度の方が高い。このため、接合部２２が、応力の生じる焼結中にサイドマージン部１１７とカバー部１２０とを接合する機能を果たし、クラックや剥離の起点となる空隙の形成を防止することができる。
さらに、接合部２２が粒子２２ａとして分散して配置されるため、接合面２０ｂ全体の接合強度の分布を均一化することができ、局所的な空隙の形成等を防止することができる。また、接合部２２の接合面２０ｂに対する面積占有率を例えば０．３％以上とすることで、クラックや剥離の防止効果が得られる十分な密度で接合部２２を形成することができる。
（ステップＳ０５：外部電極形成）
ステップＳ０５では、ステップＳ０４で得られたセラミック素体１１に外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。ステップＳ０５では、例えば、セラミック素体１１のＸ軸方向端面に、外部電極１４，１５を構成する下地膜、中間膜、及び表面膜を形成する。
ステップＳ０５では、ステップＳ０４で得られたセラミック素体１１に外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。ステップＳ０５では、例えば、セラミック素体１１のＸ軸方向端面に、外部電極１４，１５を構成する下地膜、中間膜、及び表面膜を形成する。
より詳細に、ステップＳ０５では、まず、セラミック素体１１のＸ軸方向両端面を覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付けを行うことにより、セラミック素体１１に外部電極１４，１５の下地膜が形成される。
そして、セラミック素体１１に焼き付けられた外部電極１４，１５の下地膜の上に、外部電極１４，１５の中間膜が形成され、さらに外部電極１４，１５の表面膜が形成される。外部電極１４，１５の中間膜及び下地膜の形成には、例えば、電解メッキなどのメッキ処理を用いることができる。
なお、上記のステップＳ０５における処理の一部を、ステップＳ０４の前に行ってもよい。例えば、ステップＳ０４の前に未焼成のセラミック素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布してもよい。これにより、ステップＳ０４において、未焼成のセラミック素体１１１の焼成と電極材料の焼き付けとを同時に行うことができる。
［実施例及び比較例］
本実施形態の実施例及び比較例として、上記の製造方法に基づいて積層セラミックコンデンサ１０のサンプルを作製した。このサンプルでは、Ｘ軸方向の寸法を１ｍｍとし、Ｙ軸方向及びＺ軸方向の寸法を０．５ｍｍとした。
本実施形態の実施例及び比較例として、上記の製造方法に基づいて積層セラミックコンデンサ１０のサンプルを作製した。このサンプルでは、Ｘ軸方向の寸法を１ｍｍとし、Ｙ軸方向及びＺ軸方向の寸法を０．５ｍｍとした。
実施例のサンプルでは、ステップＳ０２の卑金属粒子の付着工程を行い、積層チップの側面のうちカバー部の占める領域（接合面）に、複数の粒子を含む接合部を形成した。接合面に対する接合部の面積占有率は、０．３％以上であった。
一方、比較例のサンプルでは、ステップＳ０２を行わず、接合部を形成しなかった。
各サンプルについて、焼成後における耐湿不良率を評価した。具体的には、試験温度８５℃、相対湿度８５％の環境下で、５Ｖの定格電圧を１００時間印加した状態で耐湿負荷試験を行った。試験後の抵抗値を測定し、抵抗値が１ＭΩ未満のものを耐湿不良のサンプルと判定した。各サンプル１０００個における耐湿不良と判定されたサンプルの割合を、耐湿不良率として算出した。
この結果、接合部を形成しなかった比較例のサンプルでは、耐湿不良率が０．１％であった。これにより、比較例のサンプルでは、サイドマージン部とセラミック積層チップとの間にクラックや剥離等が生じており、耐環境性が十分でない不良品が存在することが確認された。
一方で、接合部を形成した実施例のサンプルでは、耐湿不良率が０％であった。これにより、実施例のサンプルでは、サイドマージン部とセラミック積層チップとの間にクラックや剥離等が生じておらず、耐環境性も十分であることが確認された。したがって、接合部により、積層チップとサイドマージン部との間の接合強度を高め、耐環境性を高められることが確認された。
以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
以上の構成に加えて、内部電極１２，１３のＹ軸方向端部に金属酸化物が形成されていてもよい。これにより、容量形成部１９とサイドマージン部１７との間の接合も強化することができ、積層チップ１６のＹ軸方向側面全体における接合強度を高めることができる。
以上の製造方法において、未焼成のカバー部１２０、未焼成のサイドマージン部１１７等がマグネシウムを含んでいてもよい。この場合、焼成時にマグネシウムがカバー部１２０の接合面に供給される。これにより、付着しているニッケル等の卑金属粒子がマグネシウム及び酸素を取り込むことで、マグネシウムを含む酸化物からなる接合部２２が形成される。したがって、接合部２２が十分に酸化され絶縁性の高い構成となる。
１０…積層セラミックコンデンサ
１１…セラミック素体
１２，１３…内部電極
１４，１５…外部電極
１６…積層チップ（セラミック積層チップ）
１７…サイドマージン部
１９…容量形成部
２０…カバー部
２０ｂ…接合面
２１…セラミック層
２２…接合部
２２ａ・・・粒子
１１…セラミック素体
１２，１３…内部電極
１４，１５…外部電極
１６…積層チップ（セラミック積層チップ）
１７…サイドマージン部
１９…容量形成部
２０…カバー部
２０ｂ…接合面
２１…セラミック層
２２…接合部
２２ａ・・・粒子
Claims (7)
- 第１方向に積層され、かつ前記第１方向と直交する第２方向の端部の位置が前記第２方向に０．５μｍの範囲内に相互に揃っている、卑金属材料を主成分とした複数の内部電極を含む容量形成部と、セラミックスを主成分とし前記容量形成部の前記第１方向外側に配置されたカバー部と、を有するセラミック積層チップと、
セラミックスを主成分とし、前記第２方向から前記セラミック積層チップを覆うサイドマージン部と、
前記カバー部における前記サイドマージン部との接合面に配置され、前記卑金属材料を含む酸化物で構成された接合部と、
を具備する積層セラミックコンデンサ。 - 請求項１に記載の積層セラミックコンデンサであって、
前記接合部は、相互に離間して配置された複数の粒子を含む
積層セラミックコンデンサ。 - 請求項１又は２に記載の積層セラミックコンデンサであって、
前記接合部の前記接合面に対する面積占有率は、０．３％以上である
積層セラミックコンデンサ。 - 請求項１から３のいずれか１項に記載の積層セラミックコンデンサであって、
前記接合部の前記接合面に対する面積占有率は、１０％以下である
積層セラミックコンデンサ。 - 請求項１から４のいずれか１項に記載の積層セラミックコンデンサであって、
前記卑金属材料はニッケルである
積層セラミックコンデンサ。 - 請求項１から５のいずれか１項に記載の積層セラミックコンデンサであって、
前記酸化物はマグネシウムを含む
積層セラミックコンデンサ。 - 第１方向に積層され卑金属材料を主成分とした複数の内部電極を含む未焼成の容量形成部と、セラミックスを主成分とし前記容量形成部の前記第１方向外側に配置された未焼成のカバー部と、を有し、前記第１方向に直交する第２方向に向いた側面から前記複数の内部電極が露出する、未焼成のセラミック積層チップを作製し、
前記側面のうち前記カバー部が占める領域に、卑金属粒子を付着させ、
前記セラミック積層チップの前記側面にサイドマージン部を設けることにより、セラミック素体を作製し、
前記セラミック素体を焼成し、かつ前記卑金属粒子を酸化させることで、前記カバー部と前記サイドマージン部との接合面に、前記卑金属材料を含む酸化物で構成された接合部を形成する
積層セラミックコンデンサの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019008774A JP7183051B2 (ja) | 2019-01-22 | 2019-01-22 | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 |
| US16/743,989 US11742143B2 (en) | 2019-01-22 | 2020-01-15 | Multi-layer ceramic capacitor and method of producing the same |
| JP2022186447A JP7428779B2 (ja) | 2019-01-22 | 2022-11-22 | 積層セラミックコンデンサ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019008774A JP7183051B2 (ja) | 2019-01-22 | 2019-01-22 | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022186447A Division JP7428779B2 (ja) | 2019-01-22 | 2022-11-22 | 積層セラミックコンデンサ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020119965A true JP2020119965A (ja) | 2020-08-06 |
| JP7183051B2 JP7183051B2 (ja) | 2022-12-05 |
Family
ID=71608394
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019008774A Active JP7183051B2 (ja) | 2019-01-22 | 2019-01-22 | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 |
| JP2022186447A Active JP7428779B2 (ja) | 2019-01-22 | 2022-11-22 | 積層セラミックコンデンサ及びその製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022186447A Active JP7428779B2 (ja) | 2019-01-22 | 2022-11-22 | 積層セラミックコンデンサ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11742143B2 (ja) |
| JP (2) | JP7183051B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022057846A (ja) * | 2020-09-30 | 2022-04-11 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2022057923A (ja) * | 2020-09-30 | 2022-04-11 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034503A (ja) * | 2008-06-25 | 2010-02-12 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| JP2014096551A (ja) * | 2012-11-07 | 2014-05-22 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品 |
| JP2014146669A (ja) * | 2013-01-29 | 2014-08-14 | Murata Mfg Co Ltd | 積層型セラミック電子部品 |
| JP2015211210A (ja) * | 2014-04-30 | 2015-11-24 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品及びその製造方法 |
| JP2017112163A (ja) * | 2015-12-15 | 2017-06-22 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP2017147429A (ja) * | 2016-02-18 | 2017-08-24 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP2017175039A (ja) * | 2016-03-25 | 2017-09-28 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3775366B2 (ja) * | 2001-09-27 | 2006-05-17 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法および積層セラミック電子部品 |
| JP2011023707A (ja) | 2009-06-19 | 2011-02-03 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP5246347B2 (ja) * | 2009-12-11 | 2013-07-24 | 株式会社村田製作所 | 積層型セラミック電子部品 |
| JP5532027B2 (ja) | 2010-09-28 | 2014-06-25 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP5313289B2 (ja) | 2011-04-15 | 2013-10-09 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP5852321B2 (ja) | 2011-04-15 | 2016-02-03 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP5271377B2 (ja) | 2011-04-18 | 2013-08-21 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR101548797B1 (ko) * | 2013-04-08 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| KR102089700B1 (ko) | 2014-05-28 | 2020-04-14 | 삼성전기주식회사 | 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판 |
| KR101670137B1 (ko) * | 2014-11-05 | 2016-10-27 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법 |
| JP2018037492A (ja) * | 2016-08-30 | 2018-03-08 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| KR102551219B1 (ko) * | 2018-08-29 | 2023-07-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
-
2019
- 2019-01-22 JP JP2019008774A patent/JP7183051B2/ja active Active
-
2020
- 2020-01-15 US US16/743,989 patent/US11742143B2/en active Active
-
2022
- 2022-11-22 JP JP2022186447A patent/JP7428779B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034503A (ja) * | 2008-06-25 | 2010-02-12 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| JP2014096551A (ja) * | 2012-11-07 | 2014-05-22 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品 |
| JP2014146669A (ja) * | 2013-01-29 | 2014-08-14 | Murata Mfg Co Ltd | 積層型セラミック電子部品 |
| JP2015211210A (ja) * | 2014-04-30 | 2015-11-24 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品及びその製造方法 |
| JP2017112163A (ja) * | 2015-12-15 | 2017-06-22 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP2017147429A (ja) * | 2016-02-18 | 2017-08-24 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP2017175039A (ja) * | 2016-03-25 | 2017-09-28 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022057846A (ja) * | 2020-09-30 | 2022-04-11 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2022057923A (ja) * | 2020-09-30 | 2022-04-11 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP7276296B2 (ja) | 2020-09-30 | 2023-05-18 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP7351279B2 (ja) | 2020-09-30 | 2023-09-27 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| US11810725B2 (en) | 2020-09-30 | 2023-11-07 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7428779B2 (ja) | 2024-02-06 |
| JP7183051B2 (ja) | 2022-12-05 |
| JP2023015365A (ja) | 2023-01-31 |
| US11742143B2 (en) | 2023-08-29 |
| US20200234879A1 (en) | 2020-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108573811B (zh) | 层叠陶瓷电容器及其制造方法 | |
| JP6370744B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP2021108398A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP7028416B2 (ja) | 積層セラミック電子部品 | |
| KR20180042125A (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
| TWI754016B (zh) | 積層陶瓷電容器 | |
| JP7428779B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP2018037492A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| US20130222973A1 (en) | Laminated Ceramic Electronic Component and Manufacturing Method Therefor | |
| CN109712812B (zh) | 层叠陶瓷电容器和层叠陶瓷电容器的制造方法 | |
| JP6487364B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2023105085A (ja) | 積層セラミック電子部品 | |
| JP6596547B2 (ja) | 積層セラミックコンデンサ | |
| CN110890219B (zh) | 层叠陶瓷电子部件 | |
| JP7209072B2 (ja) | 積層セラミックコンデンサ | |
| JP2019161235A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP6595670B2 (ja) | 積層セラミックコンデンサ | |
| JP2019176176A (ja) | 積層セラミックコンデンサ | |
| JP7238086B2 (ja) | 積層セラミックコンデンサ | |
| JP7307827B2 (ja) | 積層セラミック電子部品 | |
| WO2023248562A1 (ja) | 積層セラミック電子部品及びその製造方法、並びに回路基板 | |
| JP2020115522A (ja) | 積層セラミックコンデンサ | |
| JP2000315616A (ja) | 積層セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191021 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211130 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221122 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7183051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |