JP2020118979A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2020118979A
JP2020118979A JP2020043401A JP2020043401A JP2020118979A JP 2020118979 A JP2020118979 A JP 2020118979A JP 2020043401 A JP2020043401 A JP 2020043401A JP 2020043401 A JP2020043401 A JP 2020043401A JP 2020118979 A JP2020118979 A JP 2020118979A
Authority
JP
Japan
Prior art keywords
transistor
wiring
potential
terminal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020043401A
Other languages
English (en)
Inventor
敦司 梅崎
Atsushi Umezaki
敦司 梅崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020118979A publication Critical patent/JP2020118979A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0083—Optical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0086—Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ＭＥＭＳデバイスの制御信号の振幅電圧を小さくする。【解決手段】ＭＥＭＳデバイスと、第１のトランジスタ、ソース又はドレインの一方が第１のトランジスタのソース又はドレインの一方と電気的に接続される第２のトランジスタと、第１のトランジスタのゲートの電位を第１のトランジスタがオンになる値に設定する第３のトランジスタと、第１のトランジスタのゲートの電位を第１のトランジスタがオフになる値に設定する第４のトランジスタと、第２のトランジスタのゲート及び第４のトランジスタのゲートに信号を供給する第５のトランジスタと、を有する。【選択図】図１

Description

本発明の一態様は、半導体装置、表示モジュール及び電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。または、本発明の一態様は、半導体装置、表示装置
、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関す
る。
ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、を用いた
表示装置の開発が進められている。特許文献１乃至４には、ＭＥＭＳを用いた表示素子を
有する画素回路が開示されている。
特開２０１２−２３９０４６号公報 特開２０１４−１４２４０５号公報 特表２０１４−５２２５０９号公報 特表２０１４−５２３６５９号公報
特許文献１乃至３では、ＭＥＭＳを用いた表示素子に電圧を供給し続けることが困難であ
るという問題があった。また、特許文献４では、ＣＭＯＳ回路を必要とするという問題が
あった。
本発明の一態様は、新規の構成の画素、半導体装置又は表示装置を提供することを課題の
一とする。または、本発明の一態様は、信号の振幅電圧を小さくすること又はそれを実現
可能な構成を提供することを課題の一とする。または、本発明の一態様は、表示素子に電
圧を印加し続けること又はそれを実現可能な構成を提供することを課題の一とする。また
は、本発明の一態様は、表示素子の階調を正確に制御すること又はそれを実現可能な構成
を提供することを課題の一とする。または、本発明の一態様は、定常的に電流が生じるこ
とを防止すること又はそれを実現可能な構成を提供することを課題の一とする。または、
本発明の一態様は、消費電力を削減すること又はそれを実現可能な構成を提供することを
課題の一とする。または、本発明の一態様は、同じ極性のトランジスタによって構成され
ること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一
態様は、製造工程を削減すること又はそれを実現可能な構成を提供することを課題の一と
する。または、本発明の一態様は、貫通電流が生じる時間を短くすること又はそれを実現
可能な構成を提供することを課題の一とする。または、本発明の一態様は、貫通電流を小
さくすること又はそれを実現可能な構成を提供することを課題の一とする。または、本発
明の一態様は、レイアウト面積を小さくすること又はそれを実現可能な構成を提供するこ
とを課題の一とする。
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも
一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を
妨げるものではない。これら以外の課題は、明細書、図面、請求項などの記載から、自ず
と明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を
抽出することが可能である。
本発明の一態様は、第１乃至第５のトランジスタと、ＭＥＭＳデバイスと、を有する半導
体装置である。第１のトランジスタのソース又はドレインの一方は、第２のトランジスタ
のソース又はドレインの一方と電気的に接続される。第３のトランジスタのソース又はド
レインの一方は、第４のトランジスタのソース又はドレインの一方と電気的に接続される
。第３のトランジスタのソース又はドレインの一方は、第１のトランジスタのゲートと電
気的に接続される。第３のトランジスタのソース又はドレインの他方は、第１のトランジ
スタのソース又はドレインの他方と電気的に接続される。第４のトランジスタのソース又
はドレインの他方は、第２のトランジスタのソース又はドレインの他方と電気的に接続さ
れる。第４のトランジスタのゲートは、第２のトランジスタのゲートと電気的に接続され
る。第５のトランジスタのソース又はドレインの一方は、第２のトランジスタのゲートと
電気的に接続される。ＭＥＭＳデバイスは、第１のトランジスタのソース又はドレインの
一方と電気的に接続される。
本発明の一態様は、第１乃至第６のトランジスタと、ＭＥＭＳデバイスと、を有する半導
体装置である。第１のトランジスタのソース又はドレインの一方は、第２のトランジスタ
のソース又はドレインの一方と電気的に接続される。第３のトランジスタのソース又はド
レインの一方は、第４のトランジスタのソース又はドレインの一方と電気的に接続される
。第３のトランジスタのソース又はドレインの一方は、第１のトランジスタのゲートと電
気的に接続される。第３のトランジスタのソース又はドレインの他方は、第１のトランジ
スタのソース又はドレインの他方と電気的に接続される。第４のトランジスタのソース又
はドレインの他方は、第２のトランジスタのソース又はドレインの他方と電気的に接続さ
れる。第４のトランジスタのゲートは、第２のトランジスタのゲートと電気的に接続され
る。第５のトランジスタのソース又はドレインの一方は、第２のトランジスタのゲートと
電気的に接続される。第６のトランジスタのソース又はドレインの一方は、第２のトラン
ジスタのゲートと電気的に接続される。第６のトランジスタのソース又はドレインの他方
は、第２のトランジスタのソース又はドレインの他方と電気的に接続される。ＭＥＭＳデ
バイスは、第１のトランジスタのソース又はドレインの一方と電気的に接続される。
本発明の一態様は、第１乃至第５のトランジスタと、ＭＥＭＳデバイスと、を有する半導
体装置である。第１のトランジスタは、第１の電位をＭＥＭＳデバイスに供給する機能を
有する。第２のトランジスタは、第２の電位をＭＥＭＳデバイスに供給する機能を有する
。第３のトランジスタは、第１のトランジスタのゲートの電位を第１のトランジスタがオ
ンになる値に設定する機能を有する。第４のトランジスタは、第１のトランジスタのゲー
トの電位を第１のトランジスタがオフになる値に設定する機能を有する。第５のトランジ
スタは、第２のトランジスタのゲート及び第４のトランジスタのゲートに信号を供給する
機能を有する。
本発明の一態様は、第１乃至第５のトランジスタと、ＭＥＭＳデバイスと、を有する半導
体装置である。第１のトランジスタは、第１の配線とＭＥＭＳデバイスとの導通又は非導
通を制御する機能を有する。第２のトランジスタは、第２の配線とＭＥＭＳデバイスとの
導通又は非導通を制御する機能を有する。第３のトランジスタは、第１の配線又は第３の
配線と第１のトランジスタのゲートとの導通又は非導通を制御する機能を有する。第４の
トランジスタは、第２の配線又は第４の配線と第１のトランジスタのゲートとの導通又は
非導通を制御する機能を有する。第５のトランジスタは、第６の配線と第２のトランジス
タのゲート又は第４のトランジスタのゲートとの導通又は非導通を制御する機能を有する
。
上記本発明の一態様において、第１乃至第６のトランジスタは、酸化物半導体にチャネル
形成領域を有していてもよい。
上記本発明の一態様において、第２のトランジスタのＷ／Ｌは、第１のトランジスタのＷ
／Ｌよりも大きくてもよい。
上記本発明の一態様において、第４のトランジスタのＷ／Ｌは、第３のトランジスタのＷ
／Ｌよりも大きくてもよい。
本発明の一態様は、第１乃至第１０のトランジスタと、ＭＥＭＳデバイスと、を有する半
導体装置である。第１のトランジスタのソース又はドレインの一方は、第２のトランジス
タのソース又はドレインの一方と電気的に接続される。第３のトランジスタのソース又は
ドレインの一方は、第４のトランジスタのソース又はドレインの一方と電気的に接続され
る。第３のトランジスタのソース又はドレインの一方は、第１のトランジスタのゲートと
電気的に接続される。第４のトランジスタのゲートは、第２のトランジスタのゲートと電
気的に接続される。第５のトランジスタのソース又はドレインの一方は、第２のトランジ
スタのゲートと電気的に接続される。第６のトランジスタのソース又はドレインの一方は
、第７のトランジスタのソース又はドレインの一方と電気的に接続される。第８のトラン
ジスタのソース又はドレインの一方は、第９のトランジスタのソース又はドレインの一方
と電気的に接続される。第８のトランジスタのソース又はドレインの一方は、第６のトラ
ンジスタのゲートと電気的に接続される。第９のトランジスタのゲートは、第７のトラン
ジスタのゲートと電気的に接続される。第１０のトランジスタのソース又はドレインの一
方は、第７のトランジスタのゲートと電気的に接続される。ＭＥＭＳデバイスの第１の部
材は、第１のトランジスタのソース又はドレインの一方と電気的に接続される。ＭＥＭＳ
デバイスの第２の部材は、第６のトランジスタのソース又はドレインの一方と電気的に接
続される。
本発明の一態様は、表示パネルと、ＦＰＣと、を有する表示モジュールである。表示パネ
ルは、上記本発明の一態様に係る半導体装置を有する。
本発明の一態様は、上記本発明の一態様に係る表示モジュールと、アンテナ、操作ボタン
又はスピーカと、を有する電子機器である。
その他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に
記載されている。
本発明の一態様は、新規の構成の画素、半導体装置又は表示装置を提供することができる
。または、本発明の一態様は、表示素子に電圧を印加し続けること又はそれを実現可能な
構成を提供することができる。または、本発明の一態様は、信号の振幅電圧を小さくする
こと又はそれを示現可能な構成を提供することができる。または、本発明の一態様は、表
示素子の階調を正確に制御すること又はそれを実現可能な構成を提供することができる。
または、本発明の一態様は、定常的に電流が生じることを防止すること又はそれを実現可
能な構成を提供することができる。または、本発明の一態様は、消費電力を削減すること
又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、同じ極
性のトランジスタによって構成されること又はそれを実現可能な構成を提供することがで
きる。または、本発明の一態様は、製造工程を削減すること又はそれを実現可能な構成を
提供することができる。または、本発明の一態様は、貫通電流が生じる時間を短くするこ
と又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、貫通
電流を小さくすること又はそれを実現可能な構成を提供することができる。または、本発
明の一態様は、レイアウト面積を小さくすること又はそれを実現可能な構成を提供するこ
とができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 表示モジュールの一例を説明する図。 電子機器の一例を説明する図。 表示装置の一例を説明する図。 画素の一例を説明する図。 画素の一例を説明する図。 表示素子の一例を説明する図。
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下
の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。した
がって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本発明の一態様は、撮像装置の他、ＲＦタグ、表示装置、集積回路を含むあらゆる
装置が、その範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表
される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍ
ｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａ
ｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）など、集積回路を
有する表示装置が、その範疇に含まれる。
なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間
でも共通して用いることがある。
また、本明細書等においては、ある一つの実施の形態において述べる図または文章におい
て、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、
ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り
出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成する
ことが可能であるものとする。そして、その発明の一態様は明確であると言える。そのた
め、例えば、能動素子（トランジスタなど）、配線、受動素子（容量素子など）、導電層
、絶縁層、半導体層、部品、装置、動作方法、製造方法などが単数もしくは複数記載され
た図面または文章において、その一部分を取り出して、発明の一態様を構成することが可
能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等
）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジス
タ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例とし
ては、「Ａは、Ｂ、Ｃ、Ｄ、Ｅ、または、Ｆを有する」と記載されている文章から、一部
の要素を任意に抜き出して、「Ａは、ＢとＥとを有する」、「Ａは、ＥとＦとを有する」
、「Ａは、ＣとＥとＦとを有する」、または、「Ａは、ＢとＣとＤとＥとを有する」など
の発明の一態様を構成することは可能である。
また、本明細書等においては、ある一つの実施の形態において述べる図または文章におい
て、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは
、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる
図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概
念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可
能である。そして、その発明の一態様は、明確であると言える。
また、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は
、発明の一態様として開示されているものであり、発明の一態様を構成することが可能で
ある。したがって、ある内容について、図に記載されていれば、文章を用いて述べていな
くても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構
成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様と
して開示されているものであり、発明の一態様を構成することが可能である。そして、そ
の発明の一態様は明確であると言える。
また、明細書の中の文章や図面において規定されていない内容について、その内容を除く
ことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値
と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで
、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定
することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に
入らないことを規定することができる。
また、本明細書等においては、能動素子（トランジスタなど）、受動素子（容量素子など
）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、
発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発
明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記
載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると
判断することが可能な場合がある。特に、端子の接続先の候補が複数存在する場合には、
その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジ
スタなど）、受動素子（容量素子など）などが有する一部の端子についてのみ、その接続
先を特定することによって、発明の一態様を構成することが可能な場合がある。
また、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つ
まり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定され
た発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態
様として開示されているものであり、発明の一態様を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合
は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合
と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。
したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、
図または文章に示された接続関係以外のものも、図または文章に記載されているものとす
る。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
（実施の形態１）
本実施の形態では、本発明の一態様に係る画素について説明する。
図１は、本発明の一態様に係る画素１０の一例の回路図である。画素１０は、トランジス
タ１１乃至１５と、容量素子１６と、表示素子７０と、を有する。表示素子７０は、部材
７１乃至７３を有する。トランジスタ１１の第１の端子は配線５１と接続される。トラン
ジスタ１１の第２の端子は部材７３と接続される。トランジスタ１２の第１の端子は配線
５２と接続される。トランジスタ１２の第２の端子は部材７３と接続される。トランジス
タ１３の第１の端子は配線５１と接続される。トランジスタ１３の第２の端子はトランジ
スタ１１のゲートと接続される。トランジスタ１３のゲートは配線５４と接続される。ト
ランジスタ１４の第１の端子は配線５２と接続される。トランジスタ１４の第２の端子は
トランジスタ１１のゲートと接続される。トランジスタ１４のゲートはトランジスタ１２
のゲートと接続される。トランジスタ１５の第１の端子は配線５５と接続される。トラン
ジスタ１５の第２の端子はトランジスタ１２のゲートと接続される。トランジスタ１５の
ゲートは配線５３と接続される。容量素子１６の第１の電極は部材７３と接続される。容
量素子１６の第２の電極はトランジスタ１１のゲートと接続される。部材７１は配線５１
と接続される。部材７２は配線５２と接続される。
ノード３１は、トランジスタ１１のゲートとトランジスタ１３の第２の端子とトランジス
タ１４の第２の端子と容量素子１６の第２の電極との接続箇所である。ノード３２は、ト
ランジスタ１２のゲートとトランジスタ１４のゲートとトランジスタ１５の第２の端子と
の接続箇所である。ノード３３は、トランジスタ１１の第２の端子とトランジスタ１２の
第２の端子と容量素子１６の第１の電極と部材７３との接続箇所である。
トランジスタ１１乃至１５は同じ極性であることが好ましい。図１では、トランジスタ１
１乃至１５はＮチャネル型である。ただし、トランジスタ１１乃至１５はＰチャネル型で
もよい。
部材７３は、部材７１と部材７２との挟まれている領域を有する。部材７１と部材７３と
の間に電位差が生じると、部材７１と部材７３とは互いに近づくように移動する。部材７
２と部材７３との間に電位差が生じると、部材７２と部材７３とは近づくように移動する
。ただし、部材７１及び部材７２は固定されていてもよい。つまり、部材７１と部材７３
との間に電位差が生じると、部材７３が部材７１側に移動してもよい。また、部材７２と
部材７３との間に電位差が生じると、部材７３が部材７２側に移動してもよい。
表示素子７０は、部材７３が移動することにより、階調を表現する。例えば、部材７３が
開口部を有する場合、部材７３が移動することにより、開口部を透過する光量が変化する
。また、部材７３が光を反射することができる領域を有する場合、部材７３が移動するこ
とにより、部材７３に反射した光の方向が変化する。
図１に示す画素１０が図２（Ａ）又は図２（Ｂ）に示すタイミングチャートに基づいて制
御される場合の動作について説明する。ただし、図１に示す画素１０は、配線５１乃至５
５のそれぞれに信号又は電圧等を適宜入力することによって、他にも様々な動作を行うこ
とが可能である。
図２（Ａ）及び図２（Ｂ）には、信号Ｇ１、信号Ｇ２、信号ＤＡＴＡ、電位Ｖ３１、電位
Ｖ３２及び電位Ｖ３３を示す。信号Ｇ１は配線５３に入力される信号である。信号Ｇ２は
配線５４に入力される信号である。電位Ｖ３１はノード３１の電位である。電位Ｖ３２は
ノード３２の電位である。また、図１に示す画素１０が図２（Ａ）又は図２（Ｂ）に示す
タイミングチャートに基づいて制御される場合、配線５１には電圧ＶＤＤが入力され、配
線５２には電圧ＶＳＳ（ＶＳＳ＜ＶＤＤ）が入力される。また、図２（Ａ）では期間Ｔｂ
において信号ＤＡＴＡがハイレベルになるのに対し、図２（Ｂ）では期間Ｔｂにおいて信
号ＤＡＴＡがロウレベルになる点で、図２（Ａ）と図２（Ｂ）とは異なる。
期間Ｔａにおいて、信号Ｇ１がハイレベルになり、信号Ｇ２がハイレベルになり、信号Ｄ
ＡＴＡがロウレベルになる。よって、トランジスタ１３及び１５がオンになる。ノード３
２には配線５５からトランジスタ１５を介してロウレベルの信号ＤＡＴＡが供給されるた
め、電位Ｖ３２がロウレベルになる。よって、トランジスタ１２及び１４がオフになる。
ノード３１には配線５１からトランジスタ１３を介して電圧ＶＤＤが供給されるため、電
位Ｖ３１が上昇する。よって、トランジスタ１１がオンになる。ノード３３には配線５１
からトランジスタ１１を介して電圧ＶＤＤが供給されるため、電位Ｖ３３が上昇する。そ
して、電位Ｖ３１がブートストラップ動作によってＶＤＤよりも高くなることにより、電
位Ｖ３３がＶＤＤまで上昇する。よって、部材７３と部材７１との間に電位差が生じない
のに対し、部材７３と部材７２との間には電位差が生じるため、部材７３は部材７２側に
移動する（図３（Ａ）参照）。
ブートストラップ動作について具体的に説明する。電位Ｖ３１がトランジスタ１３のゲー
トの電位（信号Ｇ２のハイレベルの電位）からトランジスタ１３の閾値電圧を引いた値ま
で上昇すると、トランジスタ１３がオフになるため、ノード３１が浮遊状態になる。そし
て、容量素子１６は電位Ｖ３３と電位Ｖ３１との差を保持している。よって、電位Ｖ３３
の上昇に伴って電位Ｖ３１も上昇する。電位Ｖ３１がＶＤＤとトランジスタ１１の閾値電
圧との和よりも高くなれば、電位Ｖ３３はＶＤＤまで上昇する。
期間Ｔｂにおいて、信号Ｇ１がハイレベルになり、信号Ｇ２がロウレベルになる。よって
、トランジスタ１３がオフのままになり、トランジスタ１５がオンのままになる。ノード
３２には、配線５５からトランジスタ１５を介して信号ＤＡＴＡが入力されたままになり
、電位Ｖ３２は信号ＤＡＴＡに基づいて制御される。
図２（Ａ）に示すように信号ＤＡＴＡがハイレベルである場合、電位Ｖ３２がハイレベル
になる。よって、トランジスタ１２及び１４がオンになる。ノード３１には配線５２から
トランジスタ１４を介して電圧ＶＳＳが供給されるため、電位Ｖ３１がロウレベルになる
。よって、トランジスタ１１がオフになる。ノード３３には配線５２からトランジスタ１
２を介して電圧ＶＳＳが供給され、電位Ｖ３３がＶＳＳになる。よって、部材７３と部材
７１との間に電位差が生じるのに対し、部材７３と部材７２との間には電位差が生じない
ため、部材７３は部材７１側に移動する（図３（Ｂ）参照）。
一方、図２（Ｂ）に示すように信号ＤＡＴＡがロウレベルである場合、電位Ｖ３２がロウ
レベルのままになる。よって、トランジスタ１２及び１４がオフのままになる。ノード３
１は浮遊状態のままになるため、電位Ｖ３１は期間Ｔａにおける値を維持する。よって、
トランジスタ１１がオンのままになる。ノード３３には配線５１からトランジスタ１１を
介して電圧ＶＤＤが供給されたままになるため、電位Ｖ３３が電圧ＶＤＤのままになる。
よって、部材７３と部材７１との間に電位差が生じないのに対し、部材７３と部材７２と
の間には電位差が生じるため、部材７３は部材７２側に移動したままになる（図４（Ａ）
参照）。
期間Ｔｃにおいて、信号Ｇ１がロウレベルになり、信号Ｇ２がロウレベルになる。よって
、トランジスタ１３がオフのままになり、トランジスタ１５がオフになる。ノード３２は
浮遊状態になるため、電位Ｖ３２は期間Ｔｂにおける値を維持する。
図２（Ａ）に示すように期間Ｔｂにおいて信号ＤＡＴＡがハイレベルである場合、電位Ｖ
３１はハイレベルを維持する。よって、トランジスタ１２及び１４がオンのままになる。
ノード３１には配線５２からトランジスタ１４を介して電圧ＶＳＳが供給されたままにな
るため、電位Ｖ３１がロウレベルのままになる。よって、トランジスタ１１がオフのまま
になる。ノード３３には配線５２からトランジスタ１２を介して電圧ＶＳＳが供給された
ままになるため、電位Ｖ３３がＶＳＳになる。よって、部材７３と部材７１との間に電位
差が生じるのに対し、部材７３と部材７２との間には電位差が生じないため、部材７３は
部材７１側に移動したままになる（図４（Ｂ）参照）。
一方、図２（Ｂ）に示すように期間Ｔｂにいて信号ＤＡＴＡがロウレベルである場合、電
位Ｖ３２がロウレベルを維持する。よって、トランジスタ１２及び１４がオフのままにな
る。ノード３１は浮遊状態のままになるため、電位Ｖ３１は期間Ｔｂにおける値を維持す
る。よって、トランジスタ１１がオンのままになる。ノード３３には配線５１からトラン
ジスタ１１を介して電圧ＶＤＤが供給されたままになるため、電位Ｖ３３がＶＤＤのまま
になる。よって、部材７３と部材７１との間に電位差が生じないのに対し、部材７３と部
材７２との間には電位差が生じるため、部材７３は部材７２側に移動したままになる（図
５参照）。
図１に示す画素１０では、期間Ｔｂにおいて入力される信号ＤＡＴＡに基づいて、期間Ｔ
ｃにおける部材７３の位置を制御することができる。これにより、表示素子７０の階調を
制御することができる。
図１に示す画素１０では、期間Ｔｃにおいて少なくとも電圧ＶＤＤ又は電圧ＶＳＳをノー
ド３３に供給することができる。これにより、ノード３３を浮遊状態になることを防止す
ることができるため、部材７１乃至７３の移動に伴う部材７３の電位の変動を防止するこ
とができる。よって、部材７３の位置即ち階調を正確に制御することができる。或いは、
誤動作を防止することができる。或いは、リフレッシュレートの低減が可能になるため、
消費電力の削減を図ることができる。
図１に示す画素１０では、期間Ｔａ乃至Ｔｃのいずれの期間においても、トランジスタ１
１及び１２の少なくとも一方はオフであり、トランジスタ１３及び１４の少なくとも一方
はオフである。これにより、配線５１と配線５２との間に電流が定常的に流れることを防
止することができる。よって、消費電力の削減を図ることができる。
図１に示す画素１０では、信号ＤＡＴＡは、配線５２と接続されるトランジスタ１２及び
１４のオン又はオフを制御するものの、配線５１と接続されるトランジスタ１１及び１３
のオン又はオフを直接制御しない。これにより、信号ＤＡＴＡのハイレベルの電位を電圧
ＶＳＳとトランジスタ１２又は１４の閾値電圧との和よりも高くすればよく、電圧ＶＤＤ
ほど高くする必要がなくなるため、信号ＤＡＴＡの振幅電圧を小さくすることができる。
よって、消費電力の削減を図ることができる。或いは、信号Ｇ１の振幅電圧も小さくする
ことができるため、消費電力の削減を図ることができる。
図１に示す画素１０では、ノード３１を浮遊状態にすることにより、ブートストラップ動
作が行われる。これにより、信号Ｇ２のハイレベルの電位を、電圧ＶＳＳとトランジスタ
１３の閾値電圧とトランジスタ１１の閾値電圧との和よりも高くすればよく、電圧ＶＤＤ
ほど高くする必要はなくなるため、信号Ｇ２の振幅電圧を小さくすることができる。よっ
て、消費電力の削減を図ることができる。
図１に示す画素１０では、トランジスタ１１乃至１５が同じ極性である。これにより、製
造工程の簡略化を図ることができるため、歩留まりの向上、製造コストの削減を図ること
ができる。特に、図１に示す画素１０では、トランジスタ１１乃至１５がＮチャネル型で
ある。これにより、トランジスタ１１乃至１５として、酸化物半導体層にチャネル形成領
域を有するトランジスタ（以下、ＯＳトランジスタともいう）を採用することができる。
ＯＳトランジスタはオフ電流が小さいため、電位Ｖ３１及び電位Ｖ３２を維持しやすくな
る。
トランジスタ１５は、配線５５とノード３２との導通又は非導通を制御する機能を有する
。トランジスタ１５は、配線５５の電位（信号ＤＡＴＡ）をノード３２に供給するか否か
を制御する機能を有する。トランジスタ１５は、信号ＤＡＴＡを画素１０に入力するか否
かを制御する機能を有する。つまり、トランジスタ１５は、信号ＤＡＴＡを画素１０に書
き込むか否かを制御する機能を有する。トランジスタ１５は、電位Ｖ３２をトランジスタ
１２及びトランジスタ１４がオフになる値に設定するか否かを制御する機能を有する。ト
ランジスタ１５は、電位Ｖ３２を初期化するか否かを制御する機能を有する。
トランジスタ１３は、配線５１とノード３１との導通又は非導通を制御する機能を有する
。トランジスタ１３は、配線５１の電位（電圧ＶＤＤ）をノード３１に供給するか否かを
制御する機能を有する。トランジスタ１３は、電位Ｖ３１をトランジスタ１１がオンにな
る値に設定するか否かを制御する機能を有する。トランジスタ１３は、電位Ｖ３１をトラ
ンジスタ１１がオンになる値に設定した後に、ノード３１を浮遊状態にするか否かを制御
する機能を有する。トランジスタ１３は、電位Ｖ３１を初期化するか否かを制御する機能
を有する。
トランジスタ１４は、配線５２とノード３１との導通又は非導通を制御する機能を有する
。トランジスタ１４は、配線５２の電位（電圧ＶＳＳ）をノード３１に供給するか否かを
制御する機能を有する。トランジスタ１４は、電位Ｖ３１をトランジスタ１１がオフにな
る値に設定するか否かを制御する機能を有する。
トランジスタ１１は、配線５１とノード３３との導通又は非導通を制御する機能を有する
。トランジスタ１１は、配線５１の電位をノード３３に供給するか否かを制御する機能を
有する。トランジスタ１１は、電位Ｖ３３を第１の値（部材７３が部材７２側に移動する
値）に設定するか否かを制御する機能を有する。
トランジスタ１２は、配線５２とノード３３との導通又は非導通を制御する機能を有する
。トランジスタ１２は、配線５２の電位（電圧ＶＳＳ）をノード３３に供給するか否かを
制御する機能を有する。トランジスタ１２は、電位Ｖ３３を第２の値（部材７３が部材７
１側に移動する値）に設定するか否かを制御する機能を有する。
容量素子１６は、ノード３３とノード３１との間の電位差を保持する機能を有する。容量
素子１６は、電位Ｖ３３の変化に伴って電位Ｖ３１を変動させる機能を有する。
信号Ｇ１は、ハイレベルとロウレベルとを有する。信号Ｇ１は、トランジスタ１５のゲー
トに供給された場合にトランジスタ１５がオンになる値と、トランジスタ１５のゲートに
供給された場合にトランジスタ１５がオフになる値とを有する。また、信号Ｇ１は、トラ
ンジスタ１５のオン又はオフを制御する機能を有する。信号Ｇ１は、信号ＤＡＴＡが画素
１０に入力されるタイミングを制御する機能を有する。信号Ｇ１は、電位Ｖ３２をトラン
ジスタ１２及び１４がオフになる値に設定するタイミングを制御する機能を有する。
信号Ｇ２は、ハイレベルとロウレベルとを有する。信号Ｇ２は、トランジスタ１３のゲー
トに供給された場合にトランジスタ１３がオンになる値と、トランジスタ１３のゲートに
供給された場合にトランジスタ１３がオフになる値と、を有する。また、信号Ｇ２は、ト
ランジスタ１３のオン又はオフを制御する機能を有する。信号Ｇ２は、電圧ＶＤＤがノー
ド３１に供給されるタイミングを制御する機能を有する。信号Ｇ２は、電位Ｖ３１をトラ
ンジスタ１１がオンになる値に設定するタイミングを制御する機能を有する。
電圧ＶＤＤは、一定の値である。電圧ＶＤＤは、トランジスタ１３を介してノード３１に
供給された場合に、電位Ｖ３１をトランジスタ１１がオンになる値にすることが可能な値
を有する。電圧ＶＤＤは、トランジスタ１１を介してノード３３に供給された場合に、電
位Ｖ３３を第１の値（部材７３が部材７２側に移動する値）にすることが可能な値である
。また、電圧ＶＤＤは、電源電圧としての機能を有する。
電圧ＶＳＳは、一定の値である。電圧ＶＳＳは、トランジスタ１４を介してノード３１に
供給された場合に、電位Ｖ３１をトランジスタ１１がオフになる値にすることが可能な値
を有する。電圧ＶＳＳは、トランジスタ１２を介してノード３３に供給された場合に、電
位Ｖ３３を第２の値（部材７３が部材７１側に移動する値）にすることが可能な値である
。また、電圧ＶＳＳは、電源電圧としての機能を有する。
配線５１は、電圧ＶＤＤを伝達する機能を有する。配線５１は、電源線としての機能を有
する。
配線５２は、電圧ＶＳＳを伝達する機能を有する。配線５２は、電源線としての機能を有
する。
配線５３は、信号Ｇ１を伝達する機能を有する。配線５３は、信号線としての機能を有す
る。
配線５４は、信号Ｇ２を伝達する機能を有する。配線５４は信号線としての機能を有する
。
配線５５は、信号ＤＡＴＡを伝達する機能を有する。配線５５は、信号線としての機能を
有する。
トランジスタ１１及び１２の電流供給能力は、表示素子７０を駆動するために大きいこと
が好ましい。これに対し、トランジスタ１３乃至１５の電流供給能力は、トランジスタ１
１又は１２を駆動できる程度であればよく、トランジスタ１１及び１２の電流供給能力ほ
ど大きくなくてもよい。よって、トランジスタ１１のＷ（Ｗはチャネル幅）／Ｌ（Ｌはチ
ャネル長）は、トランジスタ１３のＷ／Ｌよりも大きいことが好ましい。トランジスタ１
１のＷ／Ｌは、トランジスタ１４のＷ／Ｌよりも大きいことが好ましい。トランジスタ１
１のＷ／Ｌは、トランジスタ１５のＷ／Ｌよりも大きいことが好ましい。トランジスタ１
２のＷ／Ｌは、トランジスタ１３のＷ／Ｌよりも大きいことが好ましい。トランジスタ１
２のＷ／Ｌは、トランジスタ１４のＷ／Ｌよりも大きいことが好ましい。トランジスタ１
２のＷ／Ｌは、トランジスタ１５のＷ／Ｌよりも大きいことが好ましい。
なお、トランジスタが複数のトランジスタによって構成される場合、トランジスタのＷ／
Ｌとは、複数のトランジスタのＷ／Ｌのそれぞれを合成した値である。例えば、複数のト
ランジスタが並列接続される場合、Ｗは複数のトランジスタのＷの和であり、Ｌは複数の
トランジスタのＬの平均値となる。また、複数のトランジスタが直列接続される場合、Ｗ
は複数のトランジスタのＷの平均値であり、Ｌは複数のトランジスタのＬの和となる。
トランジスタ１２の電流供給能力は、期間Ｔｂにおいて電位Ｖ３３を素早く下げるために
大きいことが好ましい。これに対し、トランジスタ１１の電流供給能力は、期間Ｔｂにお
いて電位Ｖ３３の値を維持できる程度であればよいため、トランジスタ１２の電流供給能
力ほど大きくなくてもよい。よって、トランジスタ１２のＷ／Ｌは、トランジスタ１１の
Ｗ／Ｌよりも大きいことが好ましい。また、トランジスタ１１又は１２のＷ／Ｌがトラン
ジスタ１３乃至１５のいずれのＷ／Ｌよりも大きいことが好ましいことを踏まえると、ト
ランジスタ１２のＷ／Ｌは、画素１０が有するトランジスタ（後述するものも含む）の中
で一番大きいことが好ましい。これにより、期間Ｔｂにおいて電位Ｖ３３を素早く下げる
ことができるとともに、レイアウト面積の縮小を図ることができる。ただし、トランジス
タ１１のＷ／Ｌをトランジスタ１２のＷ／Ｌよりも大きくしてもよい。つまり、トランジ
スタ１１のＷ／Ｌを画素１０が有するトランジスタ（後述するものも含む）の中で一番大
きくしてもよい。
トランジスタ１４の電流供給能力は、期間Ｔｂにおいてトランジスタ１１がオフになるタ
イミングを早くするために大きいことが好ましい。これに対し、トランジスタ１３の電流
供給能力は、電位Ｖ３１をトランジスタ１１がオンになる値にできる程度であればよく、
トランジスタ１４の電流供給能力ほど大きくなくてもよい。よって、トランジスタ１４の
Ｗ／Ｌは、トランジスタ１３のＷ／Ｌよりも大きいことが好ましい。これにより、トラン
ジスタ１１及び１２に貫通電流が生じる時間を短くすることができることで消費電力の削
減を図ることができるとともに、レイアウト面積の縮小を図ることができる。
信号ＤＡＴＡのロウレベルは、電圧ＶＳＳと概ね等しいことが好ましい。これにより、電
源電圧の種類を減らすことができる。ただし、信号ＤＡＴＡのロウレベルは電圧ＶＳＳよ
りも低くてもよい。これにより、トランジスタ１２及び１４がノーマリーオンであっても
、画素１０が動作可能になる。
信号ＤＡＴＡのハイレベルは、電圧ＶＤＤよりも低いことが好ましい。これにより、信号
ＤＡＴＡの振幅電圧を小さくすることができるため、消費電力の削減を図ることができる
。
信号Ｇ１のハイレベルは、電圧ＶＤＤよりも低いことが好ましい。これにより、信号Ｇ１
の振幅電圧を小さくすることができる。
期間Ｔａにおいて、画素１０が初期化される。具体的には、電位Ｖ３１はトランジスタ１
１がオンになる値に設定され、電位Ｖ３２はトランジスタ１２及び１４がオフになる値に
設定される。よって、期間Ｔａを初期化期間と呼んでもよい。
期間Ｔｂにおいて、画素１０に信号ＤＡＴＡが入力される。具体的には、信号ＤＡＴＡに
基づいて電位Ｖ３３が制御される。よって、期間Ｔｂを書き込み期間と呼んでもよい。
期間Ｔｃにおいて、画素１０は、期間Ｔｂで入力された信号ＤＡＴＡに基づいて表示を行
う。具体的には、期間Ｔｂで入力された信号ＤＡＴＡに基づいた電荷がノード３２に保持
されることにより、電位Ｖ３３が期間Ｔｂにおける値に維持される。そして、当該電位Ｖ
３３に基づいて表示素子７０の階調が制御される。よって、期間Ｔｃを表示期間と呼んで
もよい。
期間Ｔａ乃至Ｔｃは、少なくとも１フレーム期間に属することが好ましい。つまり、１フ
レーム期間は、期間Ｔａ乃至Ｔｃを有することが好ましい。
本発明の一態様に係る画素１０は、図１に限定されない。
図６（Ａ）に示すように、トランジスタ１１乃至１５をＰチャネル型としてもよい。ただ
し、トランジスタ１１乃至１５の一部（いずれか１つ、２つ、３つ又は４つ）のみをＰチ
ャネル型としてもよい。トランジスタ１１乃至１５がＰチャネル型である場合には、図７
（Ａ）及び図７（Ｂ）に示すように、信号Ｇ１、信号Ｇ２及び信号ＤＡＴＡを図２（Ａ）
及び図２（Ｂ）に対して反転することが好ましい。また、図６（Ｂ）に示すように、配線
５１に電圧ＶＳＳを入力し、配線５２に電圧ＶＤＤを入力することが好ましい。
図８（Ａ）に示すように、トランジスタ１２、１３及び１５をスイッチ１２Ｓ、１３Ｓ及
び１５Ｓにそれぞれ置き換えてもよい。また、図８（Ｂ）に示すように、トランジスタ１
４をスイッチ１４Ｓに置き換えてもよい。ただし、トランジスタ１２乃至１５の一部（い
ずれか１つ、２つ又は３つ）のみをスイッチに置き換えてもよい。また、トランジスタ１
１又は１２の双方又は一方をスイッチに置き換えてもよい。
図９（Ａ）に示すように、トランジスタ１２乃至１４をダイオード接続（ゲートと第１の
端子又は第２の端子とを接続）してもよい。図９（Ａ）では、トランジスタ１２の第１の
端子及びゲートがノード３２と接続され、トランジスタ１３の第１の端子及びゲートが配
線５４と接続され、トランジスタ１４の第１の端子及びゲートがノード３２と接続される
。ただし、トランジスタ１２の第１の端子がノード３２と接続され、トランジスタ１２の
ゲートがノード３３と接続されてもよい。また、トランジスタ１３の第１の端子が配線５
４と接続され、トランジスタ１３のゲートがノード３１と接続されてもよい。また、トラ
ンジスタ１４の第１の端子がノード３２と接続され、トランジスタ１４のゲートがノード
３１と接続されてもよい。また、トランジスタ１２乃至１４の一部（いずれか１つ又は２
つ）のみをダイオード接続してもよい。
図９（Ｂ）に示すように、容量素子１６を省略してもよい。ノード３３とノード３１との
間の電位差は、トランジスタ１１の第２の端子とゲートとの間の寄生容量によって保持す
ることが可能である。
図１０（Ａ）に示すように、容量素子１７を設けてもよい。容量素子１７の第１の電極は
配線５２と接続され、容量素子１７の第２の電極はノード３２と接続される。ただし、容
量素子１７の第１の電極は、配線５１、ノード３３、又は図示しない別の配線と接続され
てもよい。
図１０（Ｂ）に示すように、トランジスタ１１の第１の端子、トランジスタ１３の第１の
端子及び部材７１を異なる配線と接続してもよい。トランジスタ１１の第１の端子は配線
５１Ａと接続され、トランジスタ１３の第１の端子は配線５１Ｂと接続され、部材７１は
配線５１Ｃと接続される。配線５１Ａ乃至５１Ｃは配線５１に対応する。配線５１Ａ乃至
５１Ｃのそれぞれには、同じ電圧又は信号等を入力してもよいし、異なる電圧又は信号等
を入力してもよい。ただし、トランジスタ１１の第１の端子、トランジスタ１３の第１の
端子及び部材７１のいずれか２つは同じ配線と接続されてもよい。図１１（Ａ）では、ト
ランジスタ１１の第１の端子及びトランジスタ１３の第１の端子が配線５１Ａと接続され
、部材７１が配線５１Ｃと接続される。
図１１（Ｂ）に示すように、トランジスタ１２の第１の端子、トランジスタ１４の第１の
端子及び部材７２を異なる配線と接続してもよい。トランジスタ１２の第１の端子は配線
５２Ａと接続され、トランジスタ１４の第１の端子は配線５２Ｂと接続され、部材７２は
配線５２Ｃと接続される。配線５２Ａ乃至５２Ｃは配線５２に対応する。配線５２Ａ乃至
５２Ｃのそれぞれには、同じ電圧又は信号等を入力してもよいし、異なる電圧又は信号等
を入力してもよい。ただし、トランジスタ１２の第１の端子、トランジスタ１４の第１の
端子及び部材７２のいずれか２つは同じ配線と接続されてもよい。
図１２（Ａ）に示すように、トランジスタ１１乃至１５にバックゲート（第２のゲートと
もいう）を設けてもよい。即ち、トランジスタ１１乃至１５は、２つのゲート電極と、当
該２つのゲート電極に挟まれているチャネル形成領域又は当該２つのゲート電極に挟まれ
ている領域を有する半導体層と、を有していてもよい。図１２（Ａ）では、トランジスタ
１１乃至１５のバックゲートは配線５６と接続されている。配線５６の電位を制御するこ
とにより、トランジスタ１１乃至１５の特性を変化させることができる。特に配線５６の
電位を配線５２の電位よりも低くすることにより、トランジスタ１１乃至１５の閾値電圧
を負側にシフトすることができる。ただし、トランジスタ１１乃至１５の一部（いずれか
１つ、２つ、３つ又は４つ）のみにバックゲートを設けてもよい。また、図１２（Ｂ）に
示すように、２つのゲートを互いに接続してもよい。また、トランジスタ１１乃至１５の
バックゲートを配線５２と接続してもよい。
図１３（Ａ）に示すように、表示素子７０において、部材７１を省略してもよい。或いは
、表示素子７０において、部材７２を省略してもよい。
図１３（Ｂ）に示すように、表示素子７０において、部材７１を省略し、部材７２をノー
ド３３と接続し、部材７３を配線５１と接続してもよい。ただし、部材７３は、配線５２
と接続されていてもよいし、図示しない別の配線と接続されてもよい。また、表示素子７
０において、部材７２を省略し、部材７１をノード３３と接続し、部材７３を配線５１、
配線５２又は図示しない配線と接続してもよい。
図１４（Ａ）に示すように、表示素子７０を省略してもよい。また、図１４（Ｂ）に示す
ように、表示素子７０に代えて負荷７０Ｌを接続してもよい。即ち、本発明の一態様に係
る画素は、表示装置の画素のみに適用されるものではない。
表示素子７０は、図１に示す構成に限定されない。表示素子７０としては、ＭＥＭＳ（マ
イクロ・エレクトロ・メカニカル・システム）デバイスを用いることが可能である。ＭＥ
ＭＳデバイスとしては、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用
いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイク
ロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッ
ター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子などがある。ただし、これ
に限定されない。例えば、本明細書等において、表示素子、表示素子を有する装置である
表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いる
こと、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装
置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素
子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青
色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、
液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズ
マディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）
を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マ
イクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シ
ャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッテ
ィング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子など
の少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コン
トラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。ＥＬ素子
を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた
表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方
式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒ
ｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例
としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反
射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある
。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例とし
ては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプ
レイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有
するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、
などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記
憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができ
る。なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラ
ファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜と
してもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒
化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができ
る。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成す
ることができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層
との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶ
Ｄで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半
導体層は、スパッタ法で成膜することも可能である。
表示素子７０として用いることが可能なＭＥＭＳシャッターの構造例について説明する。
図３３は、シャッター３００である。シャッター３００は、アクチュエータ３１１に結合
された可動遮光層３０２を有する。アクチュエータ３１１は開口部３０４を有する遮光層
（図面が煩雑となるため図示せず）上に設けられており、２つの柔軟性を有するアクチュ
エータ３１５を有する。可動遮光層３０２の一方の辺は、アクチュエータ３１５と電気的
に接続されている。アクチュエータ３１５は、可動遮光層３０２を、開口部３０４を有す
る遮光層表面に平行な横方向に移動させる機能を有する。
アクチュエータ３１５は、可動遮光層３０２および構造体３１９と電気的に接続する可動
電極３２１と、構造体３２３と電気的に接続する可動電極３２５とを有する。可動電極３
２５は、可動電極３２１に隣接しており、可動電極３２５の一端は構造体３２３と電気的
に接続し、他端は自由に動くことができる。また、可動電極３２５の自由に動くことが可
能な端部は、可動電極３２１および構造体３１９の接続部で最も近くなるように、湾曲し
ている。
可動遮光層３０２の他方の辺は、アクチュエータ３１１によって及ぼされた力に対抗する
復元力を有するスプリング３１７に接続されている。スプリング３１７は構造体３２７に
接続されている。
構造体３１９、構造体３２３、構造体３２７は、開口部３０４を有する遮光層の表面の近
傍において、可動遮光層３０２、アクチュエータ３１５、およびスプリング３１７を、浮
遊させる機械的支持体として機能する。
可動遮光層３０２の下方には、遮光層で囲まれる開口部３０４が設けられる。なお、可動
遮光層３０２および開口部３０４の形状はこれに限られるものではない。
シャッター３００に含まれる構造体３２３は、トランジスタ（図示せず）と電気的に接続
する。当該トランジスタは、可動遮光層を駆動するためのトランジスタである。これによ
り、構造体３２３に接続される可動電極３２５に、トランジスタを介して任意の電圧を印
加することができる。また、構造体３１９、構造体３２７は、それぞれ接地電極（ＧＮＤ
）と接続する。このため、構造体３１９に接続する可動電極３２１、および構造体３２７
に接続するスプリング３１７の電位は、ＧＮＤとなっている。なお、構造体３１９、構造
体３２７は、任意の電圧を印加できる共通電極と電気的に接続されてもよい。また、構造
体３１９、構造体３２７をアクチュエータ３１１に置き換えて２つのアクチュエータ３１
１をもつシャッターとしてもよい。
可動電極３２５に電圧が印加されると、可動電極３２５と可動電極３２１との間の電位差
により、可動電極３２１および可動電極３２５が電気的に引き寄せあう。この結果、可動
電極３２１に接続する可動遮光層３０２が、構造体３２３の方へ引きよせられ、構造体３
２３の方へ横方向に移動する。可動電極３２１はスプリングとして働くため、可動電極３
２１と可動電極３２５との間の電位差が除去されると、可動電極３２１は、可動電極３２
１に蓄積された応力を解放しながら、可動遮光層３０２をその初期位置に押し戻す。なお
、可動電極３２１が可動電極３２５に引き寄せられている状態で、開口部３０４が可動遮
光層３０２に塞がれるように設定してもよいし、逆に開口部３０４上に可動遮光層３０２
が重ならないように設定してもよい。
なお、ノード３３は、構造体３２３と電気的に接続されてもよい。或いは、ノード３３は
、構造体３２７と接続されてもよい。或いは、ノード３３は、構造体３１９と接続されて
もよい。
なお、図１に示す画素１０には、上述した内容（例えば図６乃至図１４に図示して説明し
た内容及び図示せずに説明した内容を含む）の２つの以上を適宜適用することが可能であ
る。例えば、図１に示す画素において、図１０（Ｂ）、図１１（Ａ）及び図１２（Ｂ）に
関連する記載に基づいて、トランジスタ１１の第１の端子及びトランジスタ１３の第１の
端子を配線５１Ａと接続し、部材７１を配線５１Ｃと接続し、トランジスタ１２の第１の
端子及びトランジスタ１４の第１の端子を配線５２Ａと接続し、部材７２を配線５２Ｃと
接続してもよい（図１５参照）。特に、図１５では、部材７１及び部材７２の電位を独立
して制御することが可能である。よって、配線５１Ｃ及び配線５２Ｃの電位を所定の期間
（例えば１フレーム期間又は１ゲート選択期間等）毎に反転させてもよい。例えば、第１
のフレーム期間では、配線５１Ｃに電圧ＶＤＤを供給し、配線５２Ｃに電圧ＶＳＳを供給
し、第２のフレーム期間では、配線５１Ｃに電圧ＶＳＳを供給し、配線５２Ｃに電圧ＶＤ
Ｄを供給してもよい。
なお、時間階調又は面積階調によって、多階調化を図ることが可能である。時間階調では
、１フレーム期間は複数のサブフレームを有し、複数のサブフレームのそれぞれが期間Ｔ
ａ乃至Ｔｃを有することが好ましい。そして、複数のサブフレームのそれぞれにおいて表
示素子７０を制御することによって多階調化を図ることができる。面積階調では、画素１
０は複数の副画素を有し、複数の副画素のそれぞれにおいて表示素子７０を独立して制御
することによって多階調化を図ることができる。図３１には、画素１０が副画素１０Ａ、
副画素１０Ｂ及び副画素１０Ｃという３つの副画素を有するとともに、配線５５を配線５
５Ａ、配線５５Ｂ及び配線５５Ｃという３本の配線に分割した構成を示す。図３２には、
画素１０が副画素１０Ａ、副画素１０Ｂ及び副画素１０Ｃという３つの副画素を有すると
ともに、配線５３を配線５３Ａ、配線５３Ｂ及び配線５３Ｃという３本の配線に分割し、
配線５４を配線５４Ａ、配線５４Ｂ及び配線５４Ｃという３本の配線に分割した構成を示
す。
なお、カラーシーケンシャル又はカラーフィルタを用いてカラー化を図ることが可能であ
る。カラーシーケンシャルでは、１フレーム期間は複数の期間を有し、複数の期間のそれ
ぞれが期間Ｔａ乃至Ｔｃを有することが好ましい。そして、複数の期間のそれぞれにおい
てバックライトの光の色を変化させることによって、カラー化を図ることができる。例え
ば、１フレーム期間が第１乃至第３の期間を有し、第１の期間ではバックライトの色を赤
色にし、第２の期間ではバックライトの色を緑色にし、第３の期間ではバックライトの色
を青色にする。カラーフィルタを用いる場合、表示素子７０と重なるようにカラーフィル
タを設ける。例えば、表示素子７０が赤色のカラーフィルタと重なる画素１０と、表示素
子７０が緑色のカラーフィルタと重なる画素１０と、表示素子７０が青色のカラーフィル
タと重なる画素１０と、によってカラー化を図ることができる。
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、
本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の
内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる
内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うこと
ができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な
図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数
の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより
、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様
である。
（実施の形態２）
本実施の形態では、実施の形態１の変形例について説明する。
＜変形例１＞
図１６（Ａ）は、トランジスタ９１を有する点で、図１と異なる。トランジスタ９１の第
１の端子は配線５２と接続され、トランジスタ９１の第２の端子はノード３２と接続され
、トランジスタ９１のゲートは配線５４と接続される。トランジスタ９１は、トランジス
タ１１乃至１５と同じ極性であることが好ましい。
図１６（Ａ）に示す画素１０では、期間Ｔａにおいて、信号Ｇ２がハイレベルになるため
、トランジスタ９１がオンになる。そして、ノード３２に配線５２からトランジスタ９１
を介して電圧ＶＳＳが供給されるため、電位Ｖ３２がロウレベルになる（図１６（Ｂ）参
照）。そのため、ノード３２に配線５５からトランジスタ１５を介してロウレベルの信号
ＤＡＴＡが供給されなくてもよい。よって、図１７（Ａ）及び図１７（Ｂ）に示すように
、期間Ｔａにおいて、信号Ｇ１をロウレベルにし、トランジスタ１５をオフにすることが
可能になる。これにより、期間Ｔａにおいて、別の行の画素１０に信号ＤＡＴＡを入力す
ることができる。よって、フレームレートの向上を図ることができる。または、一定期間
内に信号ＤＡＴＡを入力する画素１０の数を増やすことができるため、解像度の向上を図
ることができる。また、期間Ｔｂ及び期間Ｔｃにおいて、信号Ｇ２がロウレベルになるた
め、トランジスタ９１がオフになる。
なお、トランジスタ９１には実施の形態１で述べたトランジスタ１１乃至１５に関する内
容を適宜適用することができる。例えば、トランジスタ９１を第１の端子が配線５２と接
続され、第２の端子がノード３２に接続されるスイッチに置き換えてもよい。また、トラ
ンジスタ９１をダイオード接続してもよい。即ち、トランジスタ９１の第１の端子及びゲ
ートを配線５４と接続してもよい。或いは、トランジスタ９１の第１の端子を配線５４と
接続し、トランジスタ９１のゲートをノード３２と接続してもよい。また、トランジスタ
９１にバックゲートを設け、当該バックゲートを配線５６又は配線５４と接続してもよい
。また、トランジスタ９１の第１の端子を配線５２とは異なる図示しない配線、又は配線
５３と接続してもよい。
＜変形例２＞
図１８（Ａ）は、トランジスタ９２を有する点で、図１と異なる。トランジスタ９２の第
１の端子は配線５２と接続され、トランジスタ９２の第２の端子はノード３２と接続され
、トランジスタ９２のゲートはノード３１と接続される。トランジスタ９２は、トランジ
スタ１１乃至１５と同じ極性であることが好ましい。
図１８（Ａ）に示す画素１０では、期間Ｔａにおいて、電位Ｖ３１がハイレベルになるた
め、トランジスタ９２がオンになる。そして、ノード３２に配線５２からトランジスタ９
２を介して電圧ＶＳＳが供給されるため、電位Ｖ３２がロウレベルになる。そのため、図
１６（Ａ）に示す画素１０と同様に、期間Ｔａにおいて、信号Ｇ１をロウレベルにし、ト
ランジスタ１５をオフにすることが可能になる。また、信号ＤＡＴＡがハイレベルである
場合の期間Ｔｂ及びＴｃにおいて、電位Ｖ３１がロウレベルになるため、トランジスタ９
２がオフになる。一方、信号ＤＡＴＡがロウレベルである場合の期間Ｔｂ及びＴｃにおい
て、電位Ｖ３１がハイレベルになるため、トランジスタ９２がオンになる。そして、ノー
ド３２に配線５２からトランジスタ９２を介して電圧ＶＳＳが供給されるため、電位Ｖ３
２がロウレベルになる（図１８（Ｂ）参照）。これにより、ノード３２に電圧ＶＳＳを供
給することができるため、電位Ｖ３２をロウレベルに維持しやすくなる。よって、誤動作
の防止を図ることができる。
なお、トランジスタ９２には実施の形態１で述べたトランジスタ１１乃至１５に関する内
容を適宜適用することができる。例えば、トランジスタ９２を第１の端子が配線５２と接
続され、第２の端子がノード３２に接続されるスイッチに置き換えてもよい。また、トラ
ンジスタ９２にバックゲートを設け、当該バックゲートを配線５６又はノード３１と接続
してもよい。また、トランジスタ９２の第１の端子を配線５２とは異なる図示しない配線
、又は配線５３と接続してもよい。
＜変形例３＞
図１９（Ａ）は、トランジスタ９３を有する点で、図１と異なる。トランジスタ９３の第
１の端子は配線５２と接続され、トランジスタ９３の第２の端子はノード３２と接続され
、トランジスタ９３のゲートはノード３３と接続される。トランジスタ９３は、トランジ
スタ１１乃至１５と同じ極性であることが好ましい。
図１９（Ａ）に示す画素１０では、期間Ｔａにおいて、電位Ｖ３３がハイレベルになるた
め、トランジスタ９３がオンになる。そして、ノード３２に配線５２からトランジスタ９
３を介して電圧ＶＳＳが供給されるため、電位Ｖ３２がロウレベルになる。そのため、図
１６（Ａ）に示す画素１０と同様に、期間Ｔａにおいて、信号Ｇ１をロウレベルにし、ト
ランジスタ１５をオフにすることが可能になる。また、信号ＤＡＴＡがハイレベルである
場合の期間Ｔｂ及びＴｃにおいて、電位Ｖ３３がロウレベルになるため、トランジスタ９
３がオフになる。一方、信号ＤＡＴＡがロウレベルである場合の期間Ｔｂ及びＴｃにおい
て、電位Ｖ３３がハイレベルになるため、トランジスタ９３がオンになる。そして、ノー
ド３２に配線５２からトランジスタ９３を介して電圧ＶＳＳが供給されるため、電位Ｖ３
２がロウレベルになる（図１９（Ｂ）参照）。これにより、ノード３２に電圧ＶＳＳを供
給することができるため、電位Ｖ３２をロウレベルに維持しやすくなる。よって、誤動作
の防止を図ることができる。
なお、トランジスタ９３には実施の形態１で述べたトランジスタ１１乃至１５に関する内
容を適宜適用することができる。例えば、トランジスタ９３を第１の端子が配線５２と接
続され、第２の端子がノード３２に接続されるスイッチに置き換えてもよい。また、トラ
ンジスタ９３にバックゲートを設け、当該バックゲートを配線５６又はノード３１と接続
してもよい。また、トランジスタ９３の第１の端子を配線５２とは異なる図示しない配線
と接続してもよい。
＜変形例４＞
図２０（Ａ）は、トランジスタ９４を有する点で、図１と異なる。トランジスタ９４の第
１の端子は配線５１と接続され、トランジスタ９４の第２の端子はノード３１と接続され
、トランジスタ９４のゲートはノード３３と接続される。トランジスタ９４は、トランジ
スタ１１乃至１５と同じ極性であることが好ましい。
図２０（Ａ）に示す画素１０では、期間Ｔａにおいて、電位Ｖ３３がハイレベルになるた
め、トランジスタ９４がオンになる。そして、ノード３１に配線５１からトランジスタ９
４を介して電圧ＶＳＳが供給されるため、電位Ｖ３４がハイレベルになる。また、信号Ｄ
ＡＴＡがハイレベルである場合の期間Ｔｂ及びＴｃにおいて、電位Ｖ３３がロウレベルに
なるため、トランジスタ９４がオフになる。一方、信号ＤＡＴＡがロウレベルである場合
の期間Ｔｂ及びＴｃにおいて、電位Ｖ３３がハイレベルになるため、トランジスタ９４が
オンになる。そして、ノード３１に配線５１からトランジスタ９４を介して電圧ＶＤＤが
供給されるため、電位Ｖ３１がハイレベルになる（図２０（Ｂ）参照）。これにより、ノ
ード３１に電圧ＶＤＤを供給することができるため、電位Ｖ３３をハイレベルに維持しや
すくなる。よって、誤動作の防止を図ることができる。
なお、トランジスタ９４には実施の形態１で述べたトランジスタ１１乃至１５に関する内
容を適宜適用することができる。例えば、トランジスタ９４を第１の端子が配線５１と接
続され、第２の端子がノード３１に接続されるスイッチに置き換えてもよい。また、トラ
ンジスタ９４にバックゲートを設け、当該バックゲートを配線５６又はノード３３と接続
してもよい。また、トランジスタ９４の第１の端子を配線５１とは異なる図示しない配線
と接続してもよい。
＜変形例５＞
図２１（Ａ）は、トランジスタ９５を有する点で、図１と異なる。トランジスタ９５の第
１の端子はノード３３と接続され、トランジスタ９５の第２の端子はノード３１と接続さ
れ、トランジスタ９５のゲートはノード３２と接続される。トランジスタ９５は、トラン
ジスタ１１乃至１５と同じ極性であることが好ましい。
図２１（Ａ）に示す画素１０では、期間Ｔａにおいて、電位Ｖ３２がロウレベルになるた
め、トランジスタ９５がオフになる。また、信号ＤＡＴＡがハイレベルである場合の期間
Ｔｂ及びＴｃにおいて、電位Ｖ３２がハイレベルになるため、トランジスタ９５がオンに
なる。そして、ノード３１に配線５２からトランジスタ１２及び９５を介して電圧ＶＳＳ
が供給される（図２１（Ｂ）参照）。一方、信号ＤＡＴＡがロウレベルである場合の期間
Ｔｂ及びＴｃにおいて、電位Ｖ３２がロウレベルになるため、トランジスタ９５がオフに
なる。
なお、トランジスタ９５には実施の形態１で述べたトランジスタ１１乃至１５に関する内
容を適宜適用することができる。例えば、トランジスタ９５を第１の端子がノード３３と
接続され、第２の端子がノード３１に接続されるスイッチに置き換えてもよい。また、ト
ランジスタ９５にバックゲートを設け、当該バックゲートを配線５６又はノード３１と接
続してもよい。また、トランジスタ９５の第１の端子を配線５１とは異なる図示しない配
線と接続してもよい。
なお、画素１０がトランジスタ９５を有する場合には、信号ＤＡＴＡがハイレベルである
場合の期間Ｔｂにおいて、トランジスタ９５がオンになることによって電位Ｖ３１をロウ
レベルにすることが可能である。よって、トランジスタ１４を省略してもよい。
＜変形例６＞
図２２（Ａ）に示す画素１０では、ノード３３が部材７２と接続され、部材７３が配線５
２と接続される。そして、図２２（Ａ）に示す画素１０は、部材７１の電位を制御するた
めに、トランジスタ９６及び９７を有する。トランジスタ９６の第１の端子は配線５１と
接続され、トランジスタ９６の第２の端子は部材７１と接続され、トランジスタ９６のゲ
ートがノード３２と接続される。トランジスタ９７の第１の端子は配線５２と接続され、
トランジスタ９７の第２の端子は部材７１と接続され、トランジスタ９７のゲートはノー
ド３１と接続される。例えば、電位Ｖ３１がハイレベルであり、電位Ｖ３２がロウレベル
であれば、トランジスタ１１及び９７がオンになり、トランジスタ１２及び９６がオフに
なる。部材７１には配線５２からトランジスタ９７を介して電圧ＶＳＳが供給され、部材
７２には配線５１からトランジスタ１１を介して電圧ＶＤＤが供給される。よって、部材
７３と部材７２との間に電位差が生じるため、部材７３は部材７２側に移動する。一方で
、電位Ｖ３１がロウレベルであり、電位Ｖ３２がハイレベルであれば、トランジスタ１１
及び９７がオフになり、トランジスタ１２及び９６がオンになる。部材７１には配線５１
からトランジスタ９６を介して電圧ＶＤＤが供給され、部材７２には配線５２からトラン
ジスタ１２を介して電圧ＶＳＳが供給される。よって、部材７３と部材７１との間に電位
差が生じるため、部材７３は部材７１側に移動する。ただし、部材７３は、配線５１と接
続されてもよい。また、図２２（Ｂ）に示すように、トランジスタ９７のゲートはノード
３３と接続されてもよい。
＜変形例７＞
図２３に示す画素１０では、ノード３３が部材７１と接続され、部材７３が配線５２と接
続される。そして、図２３に示す画素１０は、部材７２の電位を制御するために、トラン
ジスタ１１ｂ乃至１５ｂと、容量素子１６ｂと、を有する。トランジスタ１１ｂの第１の
端子は配線５１と接続される。トランジスタ１１ｂの第２の端子は部材７２と接続される
。トランジスタ１２ｂの第１の端子は配線５２と接続される。トランジスタ１２ｂの第２
の端子は部材７２と接続される。トランジスタ１３ｂの第１の端子は配線５１と接続され
る。トランジスタ１３ｂの第２の端子はトランジスタ１１ｂのゲートと接続される。トラ
ンジスタ１３ｂのゲートは配線５４と接続される。トランジスタ１４ｂの第１の端子は配
線５２と接続される。トランジスタ１４ｂの第２の端子はトランジスタ１１ｂのゲートと
接続される。トランジスタ１４ｂのゲートはトランジスタ１２ｂのゲートと接続される。
トランジスタ１５ｂの第１の端子は配線５５ｂと接続される。トランジスタ１５ｂの第２
の端子はトランジスタ１２ｂのゲートと接続される。トランジスタ１５ｂのゲートは配線
５３と接続される。容量素子１６ｂの第１の電極は部材７２と接続される。容量素子１６
ｂの第２の電極はトランジスタ１１ｂのゲートと接続される。トランジスタ１１ｂ乃至１
５ｂはトランジスタ１１乃至１５に対応する。よって、トランジスタ１１ｂ乃至１５ｂに
は、トランジスタ１１乃至１５に関連する記載を適宜適用することができる。同様に、容
量素子１６ｂは容量素子１６に対応し、配線５５ｂは配線５５に対応する。
なお、実施の形態１の画素１０を、上記変形例１乃至７のいずれか２つ以上に基づいて変
形してもよい。例えば、実施の形態１の画素１０に、トランジスタ９１乃至９７のいずれ
か２つ、３つ、４つ、５つ、６つ又は７つを設けてもよい。
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、
本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の
内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる
内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うこと
ができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な
図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数
の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより
、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様
である。
（実施の形態３）
本実施の形態では、本発明の一態様に係る表示装置について説明する。
図２４は、本発明の一態様に係る表示装置１００のブロック図を示す。図２４に示す表示
装置１００は、画素部１０１、回路１０２乃至１０７を有する。画素部１０１には、配線
５１、配線５２、配線５３（１）乃至（ｍ（ｍは自然数））、配線５４（１）乃至（ｍ）
、配線５５（１）乃至（ｎ（ｎは自然数））が設けられる。また、画素部１０１は、画素
１０（１、１）乃至１０（ｎ、ｍ）を有する。画素１０（１、１）乃至（ｎ、ｍ）は、配
線５３（１）乃至５３（ｍ）、配線５４（１）乃至５４（ｍ）、及び配線５５（１）乃至
５５（ｎ）に対応してマトリクス上に配置されている。図２５は、画素１０（ｊ（ｊは１
乃至ｎのいずれか一）、ｉ（ｉは１乃至ｍのいずれか一））、画素１０（ｊ＋１、ｉ）、
画素１０（ｊ、ｉ＋１）、画素１０（ｊ＋１、ｉ＋１）の具体例を示す。
回路１０２は、配線５３（１）乃至（ｍ）と接続される。回路１０２は、配線５３（１）
乃至（ｍ）の電位を制御する機能を有する。具体的には、回路１０２は、配線５３（１）
乃至（ｍ）のそれぞれに信号Ｇ１に相当する信号を出力する機能を有する。このように、
回路１０２は、走査線駆動回路又はゲートドライバ等の駆動回路としての機能を有する。
また、配線５３（１）乃至（ｍ）は走査線又はゲート信号線等の信号線としての機能を有
する。
回路１０３は、配線５４（１）乃至（ｍ）と接続される。回路１０３は、配線５４（１）
乃至（ｍ）の電位を制御する機能を有する。具体的には、回路１０３は、配線５４（１）
乃至（ｍ）のそれぞれに信号Ｇ２に相当する信号を出力する機能を有する。このように、
回路１０３は、走査線駆動回路又はゲートドライバ等の駆動回路としての機能を有する。
また、配線５４（１）乃至（ｍ）は走査線又はゲート信号線等の信号線としての機能を有
する。
回路１０４は、配線５５（１）乃至（ｎ）と接続される。そして、回路１０４は、配線５
５（１）乃至（ｎ）の電位を制御する機能を有する。具体的には、回路１０４は、配線５
５（１）乃至（ｎ）のそれぞれに信号ＤＡＴＡに相当する信号を出力する機能を有する。
このように、回路１０４は、信号線駆動回路又はソースドライバ等の駆動回路としての機
能を有する。また、配線５５（１）乃至（ｎ）はビデオ信号線又はソース信号線等の信号
線としての機能を有する。
回路１０５は、配線５１と接続される。そして、回路１０５は、配線５１の電位を制御す
る機能を有する。具体的には、回路１０５は、配線５１に電圧ＶＤＤを出力する。このよ
うに、回路１０５は電源回路としての機能を有する。
回路１０６は、配線５２と接続される。そして、回路１０６は、配線５２の電位を制御す
る機能を有する。具体的には、回路１０６は、配線５２に電圧ＶＳＳを出力する。このよ
うに、回路１０６は電源回路としての機能を有する。
回路１０７は、回路１０２乃至１０４と接続される。そして、回路１０７は、回路１０２
乃至１０４を制御する機能を有する。具体的には、回路１０７は、回路１０２を制御する
ための信号（クロック信号、スタートパルス等）を回路１０２に出力する機能を有する。
また、回路１０７は、回路１０３を制御するための信号（クロック信号、スタートパルス
等）を回路１０３に出力する機能を有する。また、回路１０７は、回路１０４を制御する
ための信号（ビデオ信号、クロック信号、スタートパルス等）を回路１０２に出力する機
能を有する。このように、回路１０７は、タイミングコントローラとしての機能を有する
。
なお、図３０に示すように、配線５１及び配線５２を配線５３又は配線５４と平行に設け
てもよい。この場合、配線５１及び５２の電位を各行において独立して制御することが可
能である。例えば、回路１０２又は回路１０３に入力される信号又は出力信号に同期して
、配線５１及び５２の電位を独立して制御することが可能である。これにより、画素１０
（１、１）乃至（ｎ、ｍ）を１行ずつ順次消去（黒表示）することができる。
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、
本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の
内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる
内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うこと
ができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な
図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数
の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより
、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様
である。
（実施の形態４）
本実施の形態では、実施の形態１において説明した画素の構造について説明する。
図２６は、図１に示す画素１０の上面図である。図２７は、図２６に示すＡ−Ａ’断面で
ある。
導電層２０１Ａ乃至２０１Ｄは、同じ材料を有する。或いは、導電層２０１Ａ乃至２０１
Ｄは、同じ導電層を加工する工程を経て形成されたものである。導電層２０１Ａ乃至２０
１Ｄのそれぞれは異なるアイランドである。導電層２０１Ａは、配線５３として機能する
領域と、トランジスタ１５のゲート電極として機能する領域と、を有する。導電層２０１
Ｂは、配線５４として機能する領域と、トランジスタ１３のゲート電極として機能する領
域と、を有する。導電層２０１Ｃは、トランジスタ１２のゲート電極として機能する領域
と、トランジスタ１４のゲート電極として機能する領域と、を有する。導電層２０１Ｄは
、トランジスタ１１のゲート電極として機能する領域を有する。
半導体層２０２Ａ乃至２０２Ｅは、同じ材料を有する。或いは、半導体層２０２Ａ乃至２
０２Ｅは、同じ導電層を加工する工程を経て形成されたものである。半導体層２０２Ａ乃
至２０２Ｅのそれぞれは異なるアイランドである。半導体層２０２Ａは、トランジスタ１
１のチャネル形成領域を有する。半導体層２０２Ｂは、トランジスタ１２のチャネル形成
領域を有する。半導体層２０２Ｃは、トランジスタ１３のチャネル形成領域を有する。半
導体層２０２Ｄは、トランジスタ１４のチャネル形成領域を有する。半導体層２０２Ｅは
、トランジスタ１５のチャネル形成領域を有する。
導電層２０３Ａ乃至２０３Ｆは、同じ材料を有する。或いは、導電層２０３Ａ乃至２０３
Ｆは、同じ導電層を加工する工程を経て形成されたものである。導電層２０３Ａ乃至２０
３Ｆのそれぞれは異なるアイランドである。導電層２０３Ａは、配線５５として機能する
領域と、トランジスタ１５のソース電極又はドレイン電極との一方として機能する領域と
、を有する。導電層２０３Ｂは、トランジスタ１５のソース電極又はドレイン電極の他方
として機能する領域を有する。導電層２０３Ｃは、配線５１として機能する領域と、トラ
ンジスタ１１のソース電極又はドレイン電極の一方として機能する領域と、トランジスタ
１３のソース電極又はドレイン電極の一方として機能する領域と、を有する。導電層２０
３Ｄは、配線５２として機能する領域と、トランジスタ１２のソース電極又はドレイン電
極の一方として機能する領域と、トランジスタ１４のソース電極又はドレイン電極の一方
として機能する領域と、を有する。導電層２０３Ｅは、トランジスタ１３のソース電極又
はドレイン電極の他方として機能する領域と、トランジスタ１４のソース電極又はドレイ
ン電極の他方として機能する領域と、を有する。導電層２０３Ｆは、トランジスタ１１の
ソース電極又はドレイン電極の他方として機能する領域と、トランジスタ１２のソース電
極又はドレイン電極の他方として機能する領域と、を有する。
導電層２０３Ａは、半導体層２０２Ｅと接続されている。導電層２０３Ｂは、半導体層２
０２Ｅと接続され、且つ導電層２０１Ｃと接続される。導電層２０３Ｃは、半導体層２０
２Ａと接続され、且つ半導体層２０２Ｃと接続される。導電層２０３Ｄは、半導体層２０
２Ｂと接続され、且つ半導体層２０２Ｄと接続される。導電層２０３Ｅは、半導体層２０
２Ｃと接続され、半導体層２０２Ｄと接続され、且つ導電層２０１Ｄと接続される。導電
層２０３Ｆは、半導体層２０２Ａと接続され、半導体層２０２Ｂと接続され、且つ導電層
２０７と接続される。
なお、導電層２０３Ａ乃至２０３Ｆは、半導体層２０２Ａ乃至２０２Ｅの上面と接してい
る。ただし、導電層２０３Ａ乃至２０３Ｆは、半導体層２０２Ａ乃至２０２Ｅの下面と接
していてもよい。
絶縁層２０５は、トランジスタ１１のゲート絶縁膜として機能する領域と、トランジスタ
１２のゲート絶縁膜として機能する領域と、トランジスタ１３のゲート絶縁膜として機能
する領域と、トランジスタ１４のゲート絶縁膜として機能する領域と、トランジスタ１５
のゲート絶縁膜として機能する領域と、有する。
なお、導電層２０１Ａ乃至２０１Ｄの上方に絶縁層２０５が形成され、絶縁層２０５の上
方に半導体層２０２Ａ乃至２０２Ｅが形成されている。ただし、半導体層２０２Ａ乃至２
０２Ｅの上方に絶縁層２０５が形成され、絶縁層２０５の上方に導電層２０１Ａ乃至２０
１Ｄが形成されてもよい。つまり、絶縁層２０５は、導電層２０１Ｄと半導体層２０２Ａ
とに挟まれている領域と、導電層２０１Ｃと半導体層２０２Ｂとに挟まれている領域と、
導電層２０１Ｂと半導体層２０２Ｃとに挟まれている領域と、導電層２０１Ｄと半導体層
２０２Ｄとに挟まれている領域と、導電層２０１Ａと半導体層２０２Ｅとに挟まれている
領域と、を有していればよい。
なお、黒い丸で示す部分は、絶縁層２０５に設けられた開口部である。この開口部により
、導電層２０１Ａ乃至２０１Ｄと導電層２０３Ａ乃至２０３Ｆとが適宜接続される。
絶縁層２０６は、トランジスタ１１乃至１５の上方に設けられている。
導電層２０７は、導電層２０３Ｆと、表示素子７０（部材７１、部材７２又は部材７３）
と、を接続する配線として機能する領域を有する。
表示素子７０は、構造体２０８、構造体２０９、電極２１０及び電極２１１を有する。構
造体２０８は導電層２０７と接続されている。そして、電極２１０は構造体２０８に固定
されている。つまり、導電層２０７は構造体２０８を介して電極２１０と接続される。ま
た、構造体２０９は、配線５１、配線５２又は図示しない配線と接続されている。そして
、電極２１１は、構造体２０９に固定されている。構造体２０８及び構造体２０９は、ス
ペーサとしての機能を有していてもよい。
乾燥剤２１２は、トランジスタや表示素子が形成された基板２０４と基板２１３との間に
設けられている。
導電層２０１Ａ乃至２０１Ｄとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａ
ｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）
、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆ
ｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合
金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
導電層２０１Ａ乃至２０１Ｄは、単層構造でも、二層以上の積層構造としてもよい。例え
ば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する
二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステ
ン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜
を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにそ
の上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル
、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複
数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
導電層２０１Ａ乃至２０１Ｄとしては、インジウム錫酸化物、酸化タングステンを含むイ
ンジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイン
ジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリ
コンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもでき
る。
導電層２０１Ａ乃至２０１Ｄには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃ
ｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエ
ットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
半導体層２０２Ａ乃至２０２Ｅとしては、単結晶半導体又は非単結晶半導体がある。非単
結晶半導体としては、非単結晶シリコン又は非単結晶ゲルマニウムがある。非単結晶シリ
コンとしては、非晶質シリコン、微結晶シリコン又は多結晶シリコンがあり、非単結晶ゲ
ルマニウムとしては、非晶質ゲルマニウム、微結晶ゲルマニウム又は多結晶ゲルマニウム
などがある。
特に、半導体層２０２Ａ乃至２０２Ｅとしては、酸化物半導体膜を用いることが好ましい
。酸化物半導体膜としては、Ｉｎ−Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ
、Ｎｄ、またはＨｆを表す）酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。とく
に、酸化物半導体膜としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。酸化物半導体
膜がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッ
タリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好まし
い。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ
＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：
Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。また、酸化物半導
体膜がＩｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ
−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物
を含むターゲットを用いることで、結晶性を有する酸化物半導体膜を形成しやすくなる。
なお、成膜される酸化物半導体膜の原子数比はそれぞれ、誤差として上記のスパッタリン
グターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例え
ば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を
用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近
傍となる場合がある。
酸化物半導体膜は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より
好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用
いることで、トランジスタのオフ電流を低減することができる。
酸化物半導体膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ
以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。なお、先に記載の膜厚の関係を
満たすと好ましい。
酸化物半導体膜としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物
半導体膜は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／
ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１
１個／ｃｍ３以下とする。また、酸化物半導体膜は、キャリア密度が１×１０５個／ｃｍ
３以上、より好ましくは１×１０７個／ｃｍ３以上であってもよい。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果
移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、酸化物半導体膜のキャリア密度や不純物濃度、
欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好
ましい。
なお、酸化物半導体膜としては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物
半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することが
でき好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）
ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真
性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすること
ができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しき
い値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低
いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍ
でチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレ
イン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザ
の測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領
域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
することができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失する
までに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、ト
ラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気
特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはア
ルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、
水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりや
すい。このため、酸化物半導体膜は水素ができる限り低減されていることが好ましい。具
体的には、酸化物半導体膜において、ＳＩＭＳ分析により得られる水素濃度を、２×１０
２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好
ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、
好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍ
ｓ／ｃｍ３以下としてもよい。また、酸化物半導体膜において、ＳＩＭＳ分析により得ら
れる水素濃度を、１×１０１６ａｔｏｍｓ／ｃｍ３以上、より好ましくは１×１０１７ａ
ｔｏｍｓ／ｃｍ３以上としてもよい。
酸化物半導体膜において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化
物半導体膜において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜に
おけるシリコンや炭素の濃度と、酸化物半導体膜との界面近傍のシリコンや炭素の濃度（
ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。ま
た、酸化物半導体膜におけるシリコンや炭素の濃度と、酸化物半導体膜との界面近傍のシ
リコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、１×１０１７ａｔｏｍｓ／
ｃｍ３以上、より好ましくは３×１０１７ａｔｏｍｓ／ｃｍ３以上、より好ましくは１×
１０１８ａｔｏｍｓ／ｃｍ３以上としてもよい。
酸化物半導体膜において、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類
金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍ
ｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合する
とキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある
。このため、酸化物半導体膜のアルカリ金属またはアルカリ土類金属の濃度を低減するこ
とが好ましい。また、酸化物半導体膜において、ＳＩＭＳ分析により得られるアルカリ金
属またはアルカリ土類金属の濃度を、５×１０１５ａｔｏｍｓ／ｃｍ３以上、好ましくは
１×１０１６ａｔｏｍｓ／ｃｍ３以上としてもよい。
酸化物半導体膜に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増
加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジ
スタはノーマリーオン特性となりやすい。従って、酸化物半導体膜において、窒素はでき
る限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得られる窒素濃度は
、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。また、ＳＩＭＳ分析によ
り得られる窒素濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０
１６ａｔｏｍｓ／ｃｍ３以上、より好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以上、よ
り好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以上としてもよい。
酸化物半導体膜は、非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ
−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶
構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密
度が低い。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。ま
たは、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられ
る。
なお、非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導
体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物
半導体などがある。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（
高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。
一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、
結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、
ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した
形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察す
ると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認で
きる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることが確認できる。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（
ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大き
さであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微
結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ
−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確
認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲ
Ｄ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面
を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ
径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を
行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を
行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、
ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが
観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−Ｏ
Ｓ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
ａ−ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察され
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ ＯＳ膜は、
ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電
子照射による結晶化はほとんど見られない。
なお、ａ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能Ｔ
ＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、
Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子
は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層
状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の
格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍ
と求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔
が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧ
ａＺｎＯ４の結晶のａ−ｂ面に対応する。
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導
体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、
その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、ａ−
ｌｉｋｅ ＯＳ膜の密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶
の密度に対し、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は９２．３％以上１０
０％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体膜は、
成膜すること自体が困難である。
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子
数比］を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４
の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
［原子数比］を満たす酸化物半導体膜において、ａ−ｌｉｋｅ ＯＳ膜の密度は５．０ｇ
／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１［原子数比］を満たす酸化物半導体膜において、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−
ＯＳ膜の密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することが
できる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて算出することが好ましい。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ ＯＳ膜、微結
晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
導電層２０３Ａ乃至２０３Ｆとしては、導電層２０１Ａ乃至２０１Ｄに適用可能な材料又
は構造の中から適宜選択することができる。
基板２０４は、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが好ま
しい。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板とし
て用いてもよい。また、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多
結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用する
ことも可能であり、これらの基板上に半導体素子が設けられたものを、基板として用いて
もよい。なお、基板として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５
０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４０
０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４
００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板２０４として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成
してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その
上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載する
のに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも
転載できる。
例えば、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来
る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導
体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プ
ラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有
する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合
わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例
としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガ
ラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、
以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレ
ンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエ
チレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル
等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリ
フッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポ
リイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体
基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、
特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトラ
ンジスタを製造することができる。このようなトランジスタによって回路を構成すると、
回路の低消費電力化、又は回路の高集積化を図ることができる。
また、基板２０４として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成
してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その
上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載する
ために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板に
も転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との
無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用
いることができる。
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転
置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一
例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロフ
ァン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基
板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若し
くは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮
革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトラン
ジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の
付与、軽量化、又は薄型化を図ることができる。
絶縁層２０５としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａ
ｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリン
グ法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコ
ン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム
膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリ
ウム膜および酸化ネオジム膜を一種以上含む絶縁層を、用いることができる。
絶縁層２０６としては、絶縁層２０５に適用可能な材料又は構造の中から適宜選択するこ
とができる。
導電層２０７としては、導電層２０１Ａ乃至２０１Ｄに適用可能な材料又は構造の中から
適宜選択することができる。
なお、実施の形態１乃至３において説明するトランジスタとしては、上述する構成を用い
ることが可能である。特に、実施の形態１乃至３において説明するトランジスタとして、
酸化物半導体層にチャネル形成領域を有するトランジスタを用いることが好ましい。酸化
物半導体層にチャネル形成領域を有するトランジスタは、オフ電流が小さいため、ノード
３１又はノード３２からの電荷の漏れを減らすことができる。よって、ノード３１又はノ
ード３２の電位の変動を小さくすることができる。
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、
本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の
内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる
内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うこと
ができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な
図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数
の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより
、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様
である。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置又は表示装置を有する表示モジュール及
び電子機器について、図２８及び図２９を用いて説明を行う。
図２８に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との
間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された
表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０
、バッテリ８０１１を有する。
本発明の一態様の半導体装置又は表示装置は、例えば、表示パネル８００６に用いること
ができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８
００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８
００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板
）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８０
０６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図２８において、バックライト
８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例え
ば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成
としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型
パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作
により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレー
ム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号
処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても
良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、
商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加
して設けてもよい。
図２９（Ａ）乃至図２９（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体
９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は
操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加
速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場
、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機
能を含むもの）、マイクロフォン９００８、等を有することができる。
図２９（Ａ）乃至図２９（Ｇ）に示す電子機器は、様々な機能を有することができる。例
えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチ
パネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコ
ンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信また
は受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示
部に表示する機能、等を有することができる。なお、図２９（Ａ）乃至図２９（Ｇ）に示
す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することが
できる。また、図２９（Ａ）乃至図２９（Ｇ）には図示していないが、電子機器には、複
数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮
影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）
に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図２９（Ａ）乃至図２９（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図２９（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が有
する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に沿
って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセンサ
を備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示
部９００１に表示されたアイコンに触れることで、アプリケーションを起動することがで
きる。
図２９（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、
例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体
的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、ス
ピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図２
９（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯情
報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３
つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１
の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００
１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールや
ＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、
電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッ
テリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位
置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図２９（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、
表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情
報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯
情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態
で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した
電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置
に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を
確認し、電話を受けるか否かを判断できる。
図２９（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９
２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、
コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示
部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことが
できる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行すること
が可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズ
フリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有
し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また
接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６
を介さずに無線給電により行ってもよい。
図２９（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である
。また、図２９（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２９（
Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化
する途中の状態の斜視図であり、図２９（Ｇ）が携帯情報端末９２０１を折り畳んだ状態
の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した
状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０
１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に
支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより
、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させること
ができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げ
ることができる。
本発明の一態様の半導体層又は表示装置は、表示部９００１に用いることが可能である。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する
ことを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器
にも適用することができる。また、本実施の形態において述べた電子機器の表示部におい
ては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折り
畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平面
部に表示を行う構成としてもよい。
ＤＡＴＡ 信号
Ｇ１ 信号
Ｇ２ 信号
Ｖ３１ 電位
Ｖ３２ 電位
Ｖ３３ 電位
Ｖ３４ 電位
１０ 画素
１０Ａ 副画素
１０Ｂ 副画素
１０Ｃ 副画素
１１ トランジスタ
１１ｂ トランジスタ
１２ トランジスタ
１２ｂ トランジスタ
１２Ｓ スイッチ
１３ トランジスタ
１３ｂ トランジスタ
１３Ｓ スイッチ
１４ トランジスタ
１４ｂ トランジスタ
１４Ｓ スイッチ
１５ トランジスタ
１５ｂ トランジスタ
１６ 容量素子
１６ｂ 容量素子
１７ 容量素子
３１ ノード
３２ ノード
３３ ノード
５１ 配線
５１Ａ 配線
５１Ｂ 配線
５１Ｃ 配線
５２ 配線
５２Ａ 配線
５２Ｂ 配線
５２Ｃ 配線
５３ 配線
５３Ａ 配線
５３Ｂ 配線
５３Ｃ 配線
５４ 配線
５４Ａ 配線
５４Ｂ 配線
５４Ｃ 配線
５５ 配線
５５Ａ 配線
５５Ｂ 配線
５５Ｃ 配線
５５ｂ 配線
５６ 配線
７０ 表示素子
７０Ｌ 負荷
７１ 部材
７２ 部材
７３ 部材
９１ トランジスタ
９２ トランジスタ
９３ トランジスタ
９４ トランジスタ
９５ トランジスタ
９６ トランジスタ
９７ トランジスタ
１００ 表示装置
１０１ 画素部
１０２ 回路
１０３ 回路
１０４ 回路
１０５ 回路
１０６ 回路
１０７ 回路
２０１Ａ 導電層
２０１Ｂ 導電層
２０１Ｃ 導電層
２０１Ｄ 導電層
２０２Ａ 半導体層
２０２Ｂ 半導体層
２０２Ｃ 半導体層
２０２Ｄ 半導体層
２０２Ｅ 半導体層
２０３Ａ 導電層
２０３Ｂ 導電層
２０３Ｃ 導電層
２０３Ｄ 導電層
２０３Ｅ 導電層
２０３Ｆ 導電層
２０４ 基板
２０５ 絶縁層
２０６ 絶縁層
２０７ 導電層
２０８ 構造体
２０９ 構造体
２１０ 電極
２１１ 電極
２１２ 乾燥剤
２１３ 基板
３００ シャッター
３０２ 可動遮光層
３０４ 開口部
３１１ アクチュエータ
３１５ アクチュエータ
３１７ スプリング
３１９ 構造体
３２１ 可動電極
３２３ 構造体
３２５ 可動電極
３２７ 構造体
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ 携帯情報端末
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (2)

  1. 第１乃至第６のトランジスタと、表示素子と、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記表示素子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続されることを特徴とする半導体装置。
  2. 第１乃至第６のトランジスタと、表示素子と、を有し、
    前記第１乃至第６のトランジスタは、酸化物半導体にチャネル形成領域を有し、 前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記表示素子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続されることを特徴とする表示装置。
JP2020043401A 2014-10-07 2020-03-12 表示装置 Withdrawn JP2020118979A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014206113 2014-10-07
JP2014206113 2014-10-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015197333A Division JP6676327B2 (ja) 2014-10-07 2015-10-05 半導体装置、表示モジュール及び電子機器

Publications (1)

Publication Number Publication Date
JP2020118979A true JP2020118979A (ja) 2020-08-06

Family

ID=55632303

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015197333A Expired - Fee Related JP6676327B2 (ja) 2014-10-07 2015-10-05 半導体装置、表示モジュール及び電子機器
JP2020043401A Withdrawn JP2020118979A (ja) 2014-10-07 2020-03-12 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015197333A Expired - Fee Related JP6676327B2 (ja) 2014-10-07 2015-10-05 半導体装置、表示モジュール及び電子機器

Country Status (2)

Country Link
US (1) US9698170B2 (ja)
JP (2) JP6676327B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024410B (zh) * 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
US10068927B2 (en) 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10033361B2 (en) * 2015-12-28 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Level-shift circuit, driver IC, and electronic device
US10847552B2 (en) * 2018-10-16 2020-11-24 Innolux Corporation Electronic modulating device

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5066912B2 (ja) * 2006-12-14 2012-11-07 セイコーエプソン株式会社 電気光学装置並びに電子機器
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
JP5396335B2 (ja) 2009-05-28 2014-01-22 株式会社半導体エネルギー研究所 タッチパネル
CN102024410B (zh) * 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
WO2011052366A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
DE112011106101B3 (de) * 2010-03-02 2022-03-24 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
US8891051B2 (en) 2010-10-25 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Backlight and display device
JP2012239046A (ja) 2011-05-12 2012-12-06 Japan Display East Co Ltd ラッチ回路およびラッチ回路を用いた表示装置
US9235047B2 (en) 2011-06-01 2016-01-12 Pixtronix, Inc. MEMS display pixel control circuits and methods
US8902205B2 (en) 2011-06-01 2014-12-02 Pixtronix, Inc. Latching circuits for MEMS display devices
US9047830B2 (en) * 2012-08-09 2015-06-02 Pixtronix, Inc. Circuits for controlling display apparatus
US8884711B2 (en) 2012-09-24 2014-11-11 Invensense, Inc. MEMS device oscillator loop with amplitude control
JP2014142405A (ja) 2013-01-22 2014-08-07 Pixtronix Inc 画素回路およびそれを備えた表示装置
US9444059B2 (en) 2013-02-21 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Organometallic complex, light-emitting element, light-emitting device, electronic device, and lighting device
JP6456598B2 (ja) 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
KR102238689B1 (ko) * 2014-03-14 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
US10071904B2 (en) * 2014-09-25 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10068927B2 (en) * 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device

Also Published As

Publication number Publication date
JP6676327B2 (ja) 2020-04-08
JP2016076931A (ja) 2016-05-12
US9698170B2 (en) 2017-07-04
US20160096725A1 (en) 2016-04-07

Similar Documents

Publication Publication Date Title
JP2022003410A (ja) 電子機器
JP2020118979A (ja) 表示装置
JP6637568B2 (ja) 表示装置
JP7101847B2 (ja) 半導体装置
JP7254998B2 (ja) 表示装置
JP6677472B2 (ja) 半導体装置
JP6652810B2 (ja) 半導体装置、表示モジュール及び電子機器
US12027535B2 (en) Semiconductor device with a capacitor and a plurality of overlapping openings in the conductive layers

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200410

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20201208