JP2020109555A - 情報処理システム - Google Patents
情報処理システム Download PDFInfo
- Publication number
- JP2020109555A JP2020109555A JP2018248670A JP2018248670A JP2020109555A JP 2020109555 A JP2020109555 A JP 2020109555A JP 2018248670 A JP2018248670 A JP 2018248670A JP 2018248670 A JP2018248670 A JP 2018248670A JP 2020109555 A JP2020109555 A JP 2020109555A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- platform
- data
- processing devices
- relay device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/324—Display of status information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Abstract
【課題】様々なオペレーティングシステムを搭載した計算機を複数接続しつつ、情報処理システムをスケーラブルに構築する。【解決手段】情報処理システムは、情報処理システムは、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備え、中継装置は、いずれか一つの前記情報処理装置に対して、他の全ての前記情報処理装置を代表し、当該中継装置及び他の情報処理装置を一体の情報処理装置として通信を行う制御部を有する。【選択図】図３
Description
本発明は、情報処理システムに関する。
複数の計算機（演算装置）を用いて並列計算を行なう手法が知られており、例えば、イーサネット（登録商標）回線を用いて計算機間でデータのやりとりを行う情報処理システムが提案されている。
このような構成において、いずれか一つの計算機をホストとして機能させ、他の計算機をデバイスとして機能させ、データをやり取りする構成が提案されている。
しかしながら、いずれか一つの計算機をホストとして機能させ、他の計算機をデバイスとして機能させ、データをやり取りする構成においては、ホストとして機能する計算機が動作不良状態となると、情報処理システム全体が動作できない状態に陥る虞があった。またデバイスの数が増加すると比例してホストとして機能する計算機の負荷が増大することとなる。さらに、従来のデバイスは機能や性能が固定化されているため、機能拡張を行う場合等においては、デバイスを追加したり、デバイスを変更する必要があり、デバイスドライバもそれに応じて追加、変更する必要があるため、情報処理システムのスケーラブルな構築が容易ではなかった。
ここで、情報処理システムのスケーラブルな構築とは、機能拡張等を行う場合に、ホストとして機能する計算機側としては、デバイスドライバを介した制御負担の増加、デバイスドライバの変更、デバイスドライバの追加等を伴うことなく既に備えているデバイスドライバを介して制御しているデバイスの機能や性能を可変できるように情報処理システムを構築できるということである。
あるいは、上述した一つのデバイスに接続されている複数の計算機における分散処理、並列処理などの変更が容易で、例えば、入力データを変更せずに出力データの処理（例えば、解析処理）を変更して異なる解析結果を容易に得ることができるように情報処理システムを構築することである。
そこで、本発明は、様々なオペレーティングシステムを搭載した計算機を複数接続しつつ、情報処理システムをスケーラブルに構築することが可能な情報処理システムを提供することを目的としている。
上記課題を解決するため、本発明の第１態様にかかる情報処理システムは、 それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備え、前記中継装置は、いずれか一つの前記情報処理装置に対して、他の全ての前記情報処理装置を代表し、当該中継装置及び他の前記情報処理装置を一体の情報処理装置として前記通信を行う制御部を有する。
上記構成において、各前記情報処理装置は、前記複数の前記情報処理装置のそれぞれに対応する複数の記憶領域を有する共通メモリ領域を有し、前記共通メモリ領域を介して、他の前記情報処理装置に対するデータの読み出し及び書き込みの指示を前記中継装置に対して行うようにしてもよい。
また、前記中継装置は、前記指示により任意の二つの情報処理装置間においてデータの読み出し及び書き込みを行うようにしてもよい。
また、前記中継装置は、一の前記情報処理装置の前記共通メモリ領域に対するデータ書込アドレスに基づいて、通信対象の他の前記情報処理装置を特定して、前記データ書込アドレスに書き込まれたデータを前記他の前記情報処理装置の前記共通メモリ領域に書き込む、ようにしてもよい。
また、前記情報処理装置は、前記中継装置に対するデバイスドライバを介して前記中継装置とのデータのやり取りを行うようにしてもよい。
また、前記複数の情報処理装置は、前記中継装置に対してルートコンプレックスとして機能し、前記中継装置は、前記情報処理装置に対してエンドポイントとして機能するとともに、一の前記情報処理装置に対して他の全ての情報処理装置をマスクするようにしてもよい。
本発明の上記態様によれば、中継装置の制御部は、いずれか一つの情報処理装置に対して、他の全ての情報処理装置を代表して通信を行うので、いずれかの情報処理装置に通信負荷が掛かることもなく、新たに情報処理装置を追加したり、各情報処理装置の処理内容を変更したりすることが容易となり、様々なオペレーティングシステムを搭載した計算機を複数接続しつつ、情報処理システムをスケーラブルに構築することができる。
以下、図面を参照して本情報処理システムに係る実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。
［１］実施形態
以下の説明においては、拡張バスの一例としてＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）［登録商標］を用いる場合について説明する。
以下の説明においては、拡張バスの一例としてＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）［登録商標］を用いる場合について説明する。
図１は、プラットホームのソフトウェア構成例の説明図である。
プラットホーム１２−１〜プラットホーム１２−７に備えられるＭＰＵは、互いに違うベンダによって提供されるものであってもよい。
プラットホーム１２−１は、アプリケーション３０−１の制御下で各種処理を行う。
プラットホーム１２−１〜プラットホーム１２−７に備えられるＭＰＵは、互いに違うベンダによって提供されるものであってもよい。
プラットホーム１２−１は、アプリケーション３０−１の制御下で各種処理を行う。
プラットホーム１２−１には、ブートローダ（Boot loader）を起動するバイオス（BIOS：Basic Input Output System）３４が組み込まれており、ブートローダによりＯＳ３３−１（例えば、Ｗｉｎｄｏｗｓ）を検出し、起動する。
これによりＯＳ３３−１は、ＰＣＩｅブリッジコントローラ２３を制御するためのブリッジドライバ３２を含む各種ドライバ３１を読み込んで、ブリッジドライバ３２及びＰＣプラットホーム３７−２を介して電気的にＰＣＩｅブリッジコントローラ２３にアクセスして他のプラットホーム１２−２〜１２−７との通信を行い、実際の処理を行う。なお、ここでは、ＰＣプラットホーム３７−２を用いる場合について説明しているが、これに限定されるものではなく他のプラットホームであっても適用が可能である。
次にプラットホーム１２−２〜１２−７について説明する。
プラットホーム１２−２〜１２−７は、同様の構成であるので、プラットホーム１２−２を例として説明する。
プラットホーム１２−２は、アプリケーション３０−２の制御下で各種処理を行う。
プラットホーム１２−２〜１２−７は、同様の構成であるので、プラットホーム１２−２を例として説明する。
プラットホーム１２−２は、アプリケーション３０−２の制御下で各種処理を行う。
プラットホーム１２−２には、ブートローダ（Boot loader）３６−２が組み込まれており、ブートローダによりＯＳ３３−２（例えば、Ｌｉｎｕｘ；登録商標）を検出し、起動する。
これによりＯＳ３３−２は、ＰＣＩｅブリッジコントローラ２３を制御するためのブリッジドライバ３２を読み込んで、ブリッジドライバ３２及びハードウェアプラットホーム３７−２を介して電気的にＰＣＩｅブリッジコントローラ２３にアクセスして他のプラットホーム１２−１、１２−３〜１２−７との通信を行い、実際の処理を行う。
これによりＯＳ３３−２は、ＰＣＩｅブリッジコントローラ２３を制御するためのブリッジドライバ３２を読み込んで、ブリッジドライバ３２及びハードウェアプラットホーム３７−２を介して電気的にＰＣＩｅブリッジコントローラ２３にアクセスして他のプラットホーム１２−１、１２−３〜１２−７との通信を行い、実際の処理を行う。
また、上記構成において、プラットホーム１２−１〜１２−７は、それぞれ他のドライバ構成に影響を与えないように独立動作可能に構成されている。
図２は、他のプラットホームが一つのプラットホームからどのように見えるのかを説明する図である。
ここでは、一例として一つのプラットホームとしてプラットホーム１２−１あるいはプラットホーム１２−６であり、当該プラットホームから他のプラットホームがどのように見えるのかを説明する図である。
ここでは、一例として一つのプラットホームとしてプラットホーム１２−１あるいはプラットホーム１２−６であり、当該プラットホームから他のプラットホームがどのように見えるのかを説明する図である。
図２（ａ）は、プラットホーム１２−１がＰＣＩｅブリッジコントローラ２３を介して他のプラットホーム１２−２〜１２−７と通信を行う場合の説明図である。
この場合においては、プラットホーム１２−１からは、ＰＣＩｅブリッジコントローラ２３のみが見え、プラットホーム１２−２〜１２−７は、ＰＣＩｅブリッジコントローラ２３によりマスクされた状態であり存在していないのと同様な状態となっている。
したがって、プラットホーム１２−１は、ルートコンプレックスとして機能し、プラットホーム１２−２〜１２−７に対して通信を行う際には、見かけ上、唯一のエンドポイントであるＰＣＩｅブリッジコントローラ２３に対する通信を行っているように動作している。
一方、プラットホーム１２−６からは、ＰＣＩｅブリッジコントローラ２３のみが見え、プラットホーム１２−１〜１２−５及びプラットホーム１２−７は、ＰＣＩｅブリッジコントローラ２３によりマスクされた状態であり存在していないのと同様な状態となっている。
したがって、プラットホーム１２−６は、ルートコンプレックスとして機能し、プラットホーム１２−１〜１２−５及びプラットホーム１２−７に対して通信を行う際には、見かけ上、唯一のエンドポイントであるＰＣＩｅブリッジコントローラ２３に対する通信を行っているように動作している。
さらにプラットホーム１２−１〜１２−５及びプラットホーム１２−７も同様である。
さらにプラットホーム１２−１〜１２−５及びプラットホーム１２−７も同様である。
したがって、全てのプラットホーム１２−１〜１２−７は、デバイスドライバを介して制御する一つのデバイスであるＰＣＩｅブリッジコントローラ２３のみが見えており、ＰＣＩｅブリッジコントローラ２３を介して接続された他のプラットホームについては、マスクされた状態（見えない状態）こととなっており、いずれかのプラットホームからは、ＰＣＩｅブリッジコントローラ２３及び他の全てのプラットホームは、一つの情報処理装置と認識される（みなされる）ため、他のいずれかのプラットホームあるいは複数のプラットホームにより実現される機能や性能を変更したとしても、デバイスドライバの変更を伴うことなく処理を継続でき、全体として、スケーラブルな情報処理システムを構築することが可能となっている。
また、いずれか一のプラットホーム（例えば、プラットホーム１２−１）が情報処理システム１０全体の管理を行う場合であっても、ＰＣＩｅブリッジコントローラ２３を介してアプリケーション等を予め転送して、一つのデバイスであるＰＣＩｅブリッジコントローラ２３に接続されている複数の計算機であるプラットホーム１２−２〜１２−７における処理内容、処理順番を割り当てることができ、分散処理、並列処理などの処理内容や、処理割当の変更が容易となる。したがって、例えば、入力データを変更せずに処理（例えば、解析処理）を変更して異なる解析結果としての出力データを容易に得ることができるようにスケーラブルな情報処理システム１０を構築することが可能となっている。
図３は、各プラットホームにおける共通メモリの構成説明図である。
プラットホーム１２−１〜１２−７は、同一構成の共通メモリＣＭ１〜ＣＭ７を備えている。
共通メモリＣＭ１〜ＣＭ７は、それぞれ、第１領域Ｓｌｏｔ＃０〜第７領域Ｓｌｏｔ＃０を備えている。
プラットホーム１２−１〜１２−７は、同一構成の共通メモリＣＭ１〜ＣＭ７を備えている。
共通メモリＣＭ１〜ＣＭ７は、それぞれ、第１領域Ｓｌｏｔ＃０〜第７領域Ｓｌｏｔ＃０を備えている。
共通メモリＣＭ１における第１領域Ｓｌｏｔ＃０は、プラットホーム１２−１が他のプラットホーム１２−２〜１２−７から受信すべきデータが書き込まれる領域であり、第２領域Ｓｌｏｔ＃１は、プラットホーム１２−１がプラットホーム１２−２に対して送信すべきデータ（アプリケーションも含む）を書き込む領域である。同様に、第３領域Ｓｌｏｔ＃２〜第７領域Ｓｌｏｔ＃６は、それぞれプラットホーム１２−１がプラットホーム１２−４〜１２−７に送信すべきデータを書き込む領域である。
また、共通メモリＣＭ２における第２領域Ｓｌｏｔ＃１は、プラットホーム１２−２が他のプラットホーム１２−１、１２−３〜１２−７から受信すべきデータが書き込まれる領域であり、第１領域Ｓｌｏｔ＃０、第３領域Ｓｌｏｔ＃２〜第７領域Ｓｌｏｔ＃６は、それぞれプラットホーム１２−２が他のプラットホーム１２−１、１２−３〜１２−７に送信すべきデータを書き込む領域である。
また、共通メモリＣＭ３における第３領域Ｓｌｏｔ＃２は、プラットホーム１２−３が他のプラットホーム１２−１、１２−２、１２−４〜１２−７から受信すべきデータが書き込まれる領域であり、第１領域Ｓｌｏｔ＃０、第２領域Ｓｌｏｔ＃１、第４領域Ｓｌｏｔ＃３〜第７領域Ｓｌｏｔ＃６は、それぞれプラットホーム１２−３が他のプラットホーム１２−１、１２−２、１２−４〜１２−７に送信すべきデータを書き込む領域である。
また、共通メモリＣＭ４における第４領域Ｓｌｏｔ＃３は、プラットホーム１２−４が他のプラットホーム１２−１〜１２−３、１２−５〜１２−７から受信すべきデータが書き込まれる領域であり、第１領域Ｓｌｏｔ＃０〜第３領域Ｓｌｏｔ＃２、第５領域Ｓｌｏｔ＃４〜第７領域Ｓｌｏｔ＃６は、それぞれプラットホーム１２−４が他のプラットホーム１２−１〜１２−３、１２−５〜１２−７に送信すべきデータを書き込む領域である。
また、共通メモリＣＭ５における第５領域Ｓｌｏｔ＃４は、プラットホーム１２−５が他のプラットホーム１２−１〜１２−４、１２−６、１２−７から受信すべきデータが書き込まれる領域であり、第１領域Ｓｌｏｔ＃０〜第４領域Ｓｌｏｔ＃３、第６領域Ｓｌｏｔ＃５、第７領域Ｓｌｏｔ＃６は、それぞれプラットホーム１２−５が他のプラットホーム１２−１〜１２−３、１２−６、１２−７に送信すべきデータを書き込む領域である。
また、共通メモリＣＭ６における第６領域Ｓｌｏｔ＃５は、プラットホーム１２−６が他のプラットホーム１２−１〜１２−５、１２−７から受信すべきデータが書き込まれる領域であり、第１領域Ｓｌｏｔ＃０〜第５領域Ｓｌｏｔ＃４、第７領域Ｓｌｏｔ＃６は、それぞれプラットホーム１２−６が他のプラットホーム１２−１〜１２−５、１２−７に送信すべきデータを書き込む領域である。
また、共通メモリＣＭ７における第７領域Ｓｌｏｔ＃６は、プラットホーム１２−７が他のプラットホーム１２−１〜１２−６から受信すべきデータが書き込まれる領域であり、第１領域Ｓｌｏｔ＃０〜第６領域Ｓｌｏｔ＃５は、それぞれプラットホーム１２−７が他のプラットホーム１２−１〜１２−６に送信すべきデータを書き込む領域である。
上記構成においては、いずれかのプラットホームが他のプラットホームに送信すべきデータを対応する領域の所定のアドレスに書き込んだ場合には、データを書き込んだ領域のアドレスがデバイスドライバを介してブリッジコントローラ２３に通知される。
ブリッジコントローラ２３は、通知された領域のアドレスから、書き込まれたデータの転送先のプラットホームの共通メモリを判別して、対応する領域のアドレス（＝送信元のプラットホームが書き込んだ領域のアドレスと同じアドレス）に転送し、書き込むこととなる。
例えば、プラットホーム１２−１が指定した処理対象データに対し、プラットホーム１２−２が演算処理を行い、演算結果をプラットホーム１２−１に返す場合には、以下のようになる。
プラットホーム１２−１は、処理対象データを共通メモリＣＭ１の第２領域Ｓｌｏｔ＃１の所定のアドレスに書き込む。
プラットホーム１２−１は、処理対象データを共通メモリＣＭ１の第２領域Ｓｌｏｔ＃１の所定のアドレスに書き込む。
これによりプラットホーム１２−１のデバイスドライバは、共通メモリＣＭ１の第２領域Ｓｌｏｔ＃１の所定のアドレスに対応するアドレス情報をＰＣＩｅブリッジコントローラ２３に通知する。
ブリッジコントローラ２３は、アドレス情報を解析し、プラットホーム１２−２のデバイスドライバを介して処理対象データを共通メモリＣＭ２の第２領域Ｓｌｏｔ＃１の対応するアドレスに書き込む。
これにより、プラットホーム１２−２は、当該処理対象データを共通メモリＣＭ２の第２領域Ｓｌｏｔ＃１から読み出し、読み出した処理対象データに対して演算処理を行い、演算結果を、共通メモリＣＭ２の第１領域Ｓｌｏｔ＃０の所定のアドレスに書き込む。
これによりプラットホーム１２−２のデバイスドライバは、共通メモリＣＭ２の第１領域Ｓｌｏｔ＃０の所定のアドレスに対応するアドレス情報をＰＣＩｅブリッジコントローラ２３に通知する。
ブリッジコントローラ２３は、アドレス情報を解析し、プラットホーム１２−１のデバイスドライバを介して処理対象データを共通メモリＣＭ１の第１領域Ｓｌｏｔ＃０の対応するアドレスに書き込む。
ブリッジコントローラ２３は、アドレス情報を解析し、プラットホーム１２−１のデバイスドライバを介して処理対象データを共通メモリＣＭ１の第１領域Ｓｌｏｔ＃０の対応するアドレスに書き込む。
これらの結果、プラットホーム１２−１は、演算処理結果を共通メモリＣＭ１の第１領域Ｓｌｏｔ＃０の対応するアドレスから読み出すことで、受信することとなる。
次により具体的な動作を説明する。
まずは、データの書込動作について説明する。
ここでは、一例としてプラットホーム１２−１がプラットホーム１２−６に対してデータを書き込む場合の動作を説明する。
まずは、データの書込動作について説明する。
ここでは、一例としてプラットホーム１２−１がプラットホーム１２−６に対してデータを書き込む場合の動作を説明する。
図４は、データ書込動作の説明図である。
また、図５は、データ書込動作のタイミングチャートである。
図４に示すように、プラットホーム１２−１及びプラットホーム１２−６は、それぞれアプリケーション（図中、アプリと表記）、ブリッジコントローラ用デバイスドライバ（図中、ドライバと表記）、オペレーティングシステム（ＯＳ）およびプロセッサを備えており、エンドポイント（ＥＰ）としてのＰＣＩｅブリッジコントローラ２３に対して、それぞれルートコンプレックス（ＲＣ）として一対一に接続されていると認識している。
また、図５は、データ書込動作のタイミングチャートである。
図４に示すように、プラットホーム１２−１及びプラットホーム１２−６は、それぞれアプリケーション（図中、アプリと表記）、ブリッジコントローラ用デバイスドライバ（図中、ドライバと表記）、オペレーティングシステム（ＯＳ）およびプロセッサを備えており、エンドポイント（ＥＰ）としてのＰＣＩｅブリッジコントローラ２３に対して、それぞれルートコンプレックス（ＲＣ）として一対一に接続されていると認識している。
この場合において、図５に示すように、プラットホーム１２−１は、ＰＣＩｅブリッジコントローラ２３に対して物理的な第１スロットＳｌｏｔ＃０を介してルートコンプレックスとしてリンクが確立した状態で接続されており（ステップＳ１１）、プラットホーム１２−６は、ＰＣＩｅブリッジコントローラ２３に対して物理的な第６スロットＳｌｏｔ＃５を介してルートコンプレックスとしてリンクが確立した状態で接続されているものとする（ステップＳ１２）。
この状態においてプラットホーム１２−１は、プラットホーム１２−６にデータを書き込むための共通メモリＣＭ１の所定の書込アドレス（対象アドレス）を取得する（ステップＳ１３）。
これにより、プラットホーム１２−１は、共通メモリＣＭ１の所定の対象アドレスにデータを書き込む（ステップＳ１４）。
これにより、プラットホーム１２−１は、共通メモリＣＭ１の所定の対象アドレスにデータを書き込む（ステップＳ１４）。
続いて、プラットホーム１２−１は、データ送信先の物理スロットを判定し（ステップＳ１５）、ＰＣＩｅブリッジコントローラ２３に対してデータ（アドレスデータ）を送信する（ステップＳ１６）。
この結果、ＰＣＩｅブリッジコントローラ２３は、アドレスデータを解析して、データ書込先を判定する（ステップＳ１７）。
本例においては、データ送信先が、プラットホーム１２−６であると判定される。
本例においては、データ送信先が、プラットホーム１２−６であると判定される。
そして、ＰＣＩｅブリッジコントローラ２３は、プラットホーム１２−１が接続されている第１スロットＳｌｏｔ＃０と、プラットホーム１２−６が接続されている第６スロットＳｌｏｔ＃５に対応する第６領域Ｓｌｏｔ＃５と第６領域Ｓｌｏｔ＃５とを論理的に接続する（ステップＳ１７）。
この結果、共通メモリＣＭ１の第１領域Ｓｌｏｔ＃０の対象アドレスのデータが、共通メモリＣＭ６の第６領域Ｓｌｏｔ＃５の対象アドレスに転送され、書き込まれることとなる。
続いて、プラットホーム１２−１は、ＰＣＩｅバスのメモリトランザクションとしての割込であるＭＳＩ（Message Signaled Interrupt）をＰＣＩｅブリッジコントローラ２３を介して、プラットホーム１２−６に通知する（ステップＳ１８）。
この結果、プラットホーム１２−６は、共通メモリＣＭ６にデータが書き込まれたことを知ることとなり、プラットホーム１２−６のアプリケーションは、共通メモリＣＭ６の第６領域Ｓｌｏｔ＃５からデータを読み出し、所定の演算処理を施すこととなる。
次に、データの読出動作について説明する。
ここでは、一例としてプラットホーム１２−１がプラットホーム１２−６からデータを読み出す場合の動作を説明する。
ここでは、一例としてプラットホーム１２−１がプラットホーム１２−６からデータを読み出す場合の動作を説明する。
図６は、データ読出動作の説明図である。
また、図７は、データ読出動作のタイミングチャートである。
図６においても、図４の場合と同様に、プラットホーム１２−１及びプラットホーム１２−６は、それぞれアプリケーション（図中、アプリと表記）、ブリッジコントローラ用デバイスドライバ（図中、ドライバと表記）、オペレーティングシステム（ＯＳ）およびプロセッサを備えており、エンドポイント（ＥＰ）としてのＰＣＩｅブリッジコントローラ２３に対して、それぞれルートコンプレックス（ＲＣ）として一対一に接続されていると認識している。
また、図７は、データ読出動作のタイミングチャートである。
図６においても、図４の場合と同様に、プラットホーム１２−１及びプラットホーム１２−６は、それぞれアプリケーション（図中、アプリと表記）、ブリッジコントローラ用デバイスドライバ（図中、ドライバと表記）、オペレーティングシステム（ＯＳ）およびプロセッサを備えており、エンドポイント（ＥＰ）としてのＰＣＩｅブリッジコントローラ２３に対して、それぞれルートコンプレックス（ＲＣ）として一対一に接続されていると認識している。
この場合において、図７に示すように、プラットホーム１２−１は、ＰＣＩｅブリッジコントローラ２３に対して物理的な第１スロットＳｌｏｔ＃０を介してルートコンプレックスとしてリンクが確立した状態で接続されており（ステップＳ２１）、プラットホーム１２−６は、ＰＣＩｅブリッジコントローラ２３に対して物理的な第６スロットＳｌｏｔ＃５を介してルートコンプレックスとしてリンクが確立した状態で接続されているものとする（ステップＳ２２）。
この状態においてプラットホーム１２−１は、プラットホーム１２−６からデータを読み出すための読出アドレス（対象アドレス）データを準備する（ステップＳ２３）。
これにより、プラットホーム１２−１は、共通メモリＣＭ１の所定の対象アドレスに読出アドレスデータを書き込む（ステップＳ２４）。
これにより、プラットホーム１２−１は、共通メモリＣＭ１の所定の対象アドレスに読出アドレスデータを書き込む（ステップＳ２４）。
続いて、プラットホーム１２−１は、データ送信先の物理スロットを判定し（ステップＳ２５）、ＰＣＩｅブリッジコントローラ２３に対して読出アドレスデータを送信する（ステップＳ２６）。
この結果、ＰＣＩｅブリッジコントローラ２３は、読出アドレスデータを解析して、データ読出先を判定する（ステップＳ２７）。
本例においては、データ読出先が、プラットホーム１２−６であると判定される。
この結果、ＰＣＩｅブリッジコントローラ２３は、プラットホーム１２−１が接続されている第１スロットＳｌｏｔ＃０と、プラットホーム１２−６が接続されている第６スロットＳｌｏｔ＃５に対応する第６領域Ｓｌｏｔ＃５と第６領域Ｓｌｏｔ＃５とを論理的に接続する（ステップＳ２８）。
この結果、ＰＣＩｅブリッジコントローラ２３は、プラットホーム１２−１が接続されている第１スロットＳｌｏｔ＃０と、プラットホーム１２−６が接続されている第６スロットＳｌｏｔ＃５に対応する第６領域Ｓｌｏｔ＃５と第６領域Ｓｌｏｔ＃５とを論理的に接続する（ステップＳ２８）。
続いて、プラットホーム１２−１は、ＰＣＩｅバスのメモリトランザクションとしての割込であるＭＳＩ（Message Signaled Interrupt）をＰＣＩｅブリッジコントローラ２３を介して、プラットホーム１２−６に通知する（ステップＳ２９）。
この結果、割込がなされたプラットホーム１２−６は、データ解析を行い（ステップＳ３０）、データの読出が要求されていることを知ることとなり、プラットホーム１２−６のアプリケーションは、自己のメモリの対象アドレスからデータを読み出し、プラットホーム１２−１に指定された共通メモリＣＭ６の第１領域Ｓｌｏｔ＃１のアドレスに読み出したデータを書き込むとともに、ＰＣＩｅブリッジコントローラにその旨を通知することとなる（ステップＳ４０）。
これにより、ＰＣＩｅブリッジコントローラ２３は、データ送信先を判定し（ステップＳ４１）、プラットホーム１２−１が接続されている第１スロットＳｌｏｔ＃０と、プラットホーム１２−６が接続されている第６スロットＳｌｏｔ＃５に対応する第１領域Ｓｌｏｔ＃０を論理的に接続する（ステップＳ２８）。
これにより、プラットホーム１２−１は、指定した第１領域Ｓｌｏｔ＃０の読出アドレスからデータを読み出して、トラップする（ステップＳ４３）。
続いてプラットホーム１２−１は、読み出したデータを、自己の物理メモリにシャドーイングする（ステップＳ４４）。
続いて、ＰＣＩｅブリッジコントローラ２３にデータ読出を行った旨を通知し、ひいては、プラットホーム１２−６にその旨を通知し、処理を終了する（ステップＳ４５）。
続いて、ＰＣＩｅブリッジコントローラ２３にデータ読出を行った旨を通知し、ひいては、プラットホーム１２−６にその旨を通知し、処理を終了する（ステップＳ４５）。
以上の説明のように、本実施形態によれば、各プラットホーム１２−１〜プラットホーム１２−７は、エンドポイントとして機能するＰＣＩｅブリッジコントローラ２３に対して共通メモリＣＭ１〜ＣＭ７を介して、実効的にデータの書き込みあるいはデータの読み出しを指示するだけで、他のプラットホームを意識することなく、データの読み出し及び書き込みが行える。
以上の説明は、通常の処理データの書き込み及び読み出しの場合を例としていたが、例えば、プラットホーム１２−１が統括的な機能を有し、他のプラットホーム１２−２〜１２−７に対してアプリケーションをインストールするような場合でも同様に適用が可能である。
すなわち、アプリケーションをインストールする側のプラットホームは、他のプラットホームの存在を認識している状態であれば、データの読み出し及び書き込みに関しては、デバイスドライバを介して制御する一つのデバイスであＰＣＩｅブリッジコントローラ２３に対して共通メモリＣＭ１〜ＣＭ７を介して、データの書き込みあるいはデータの読み出しを指示するだけでよいので、実効的に全てのプラットホーム１２−１〜１２−７は、他のいずれかのプラットホームあるいは複数のプラットホームにより実現される機能や性能を変更したとしても、デバイスドライバの変更を伴うことなく処理を継続でき、全体として、スケーラブルな情報処理システムを構築することが容易となっている。
また、例えば、いずれか一のプラットホーム（例えば、プラットホーム１２−１）が他の一又は複数のプラットホーム（例えば、プラットホーム１２−２〜１２−７）、ひいては、情報処理システム１０全体の管理を行う場合であっても、ＰＣＩｅブリッジコントローラ２３に対してのみ指示を行うだけで、他の所望のプラットホームに対して予めアプリケーション等を転送して、当該他のプラットホームにおける処理内容、処理順番を割り当てることができ、他のプラットホームに行わせる分散処理、並列処理などの処理内容や、処理割当の変更が容易となる。
したがって、例えば、処理を行わせるべき他のプラットホームにおける入力データ（管理側からの出力データ）を変更せずに出力データの処理（例えば、解析処理）を変更して異なる解析結果を容易に得ることができるようにスケーラブルな情報処理システム１０を構築することができる。
したがって、例えば、処理を行わせるべき他のプラットホームにおける入力データ（管理側からの出力データ）を変更せずに出力データの処理（例えば、解析処理）を変更して異なる解析結果を容易に得ることができるようにスケーラブルな情報処理システム１０を構築することができる。
［２］その他
そして、開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成および各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
そして、開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成および各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
例えば、図１に示した構成においては、ＰＣＩｅブリッジコントローラ２３には、７つのプラットホーム１２−１〜１２−７を、接続可能としていたが、これに限定されるものではなくＰＣＩｅブリッジコントローラ２３は６個以下もしくは８個以上の複数のプラットホームを備えるようにすることも可能である。
また、上述の実施形態では、各部のＩ／ＯインターフェースとしてＰＣＩｅ（ＰＣＩエクスプレス）を例に挙げて説明したが、Ｉ／Ｏインターフェースとしては、ＰＣＩｅに限定されるものではない。
例えば、各部のＩ／Ｏインターフェースは、データ転送バスによって、デバイス（周辺制御コントローラ）とプロセッサとの間でデータ転送を行える技術であればよい。
例えば、各部のＩ／Ｏインターフェースは、データ転送バスによって、デバイス（周辺制御コントローラ）とプロセッサとの間でデータ転送を行える技術であればよい。
また、データ転送バスは、１個の筐体等に設けられたローカルな環境（例えば、１つのシステムまたは１つの装置）で高速にデータを転送できる汎用のバスであってよい。
また、Ｉ／Ｏインターフェースは、パラレルインターフェース及びシリアルインターフェースのいずれであってもよい。
また、Ｉ／Ｏインターフェースは、パラレルインターフェース及びシリアルインターフェースのいずれであってもよい。
また、Ｉ／Ｏインターフェースは、シリアル転送の場合、ポイント・ツー・ポイント（point to point）接続ができ、データをパケットベースで転送可能であればよい。
また、Ｉ／Ｏインターフェースは、シリアル転送の場合、複数のレーンを有するようにしてもよい。
また、Ｉ／Ｏインターフェースは、シリアル転送の場合、複数のレーンを有するようにしてもよい。
また、Ｉ／Ｏインターフェースのレイヤー構造は、パケットの生成及び復号を行うトランザクション層と、エラー検出等を行うデータリンク層と、シリアルとパラレルとを変換する物理層と、を有していてもよい。
また、Ｉ／Ｏインターフェースは、階層の最上位であり１または複数のポートを有するルートコンプレックス、Ｉ／Ｏデバイスであるエンドポイント、ポートを増やすためのスイッチ、及び、プロトコルを変換するブリッジ等を含んでいてもよい。
また、Ｉ／Ｏインターフェースは、送信するデータとクロック信号とをマルチプレクサによって多重化して送信するようにしてもよい。この場合には、受信側は、デマルチプレクサでデータとクロック信号を分離すればよい。
また、上述した開示により本実施形態を当業者によって実施・製造することが可能である。
［３］実施形態の他の態様
以上の実施形態に関し、さらに他の態様について記載する。
以上の実施形態に関し、さらに他の態様について記載する。
［３．１］第１の他の態様
実施形態の第１の他の態様の情報処理システムは、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備え、中継装置は、いずれか一つの前記情報処理装置に対して、他の全ての前記情報処理装置を代表し、当該中継装置及び他の前記情報処理装置を一体の情報処理装置として前記通信を行う制御部を有する、情報処理システムである。
上記構成によれば、中継装置の制御部は、いずれか一つの前記情報処理装置に対して、他の全ての情報処理装置を代表し、当該中継装置及び他の前記情報処理装置を一体の情報処理装置として通信を行うこととなるので、いずれか一つの情報処理装置は、中継装置及び他の情報処理装置を一つの情報処理装置として認識し（みなす）ため、他のいずれかの情報処理装置あるいは複数の情報処理装置により実現される機能や性能を変更したとしても、制御対象が同一であるとして処理を継続でき、全体として、スケーラブルな情報処理システムを構築することができる。
［３．２］第２の他の態様
実施形態の第２の他の態様の情報処理システムにおいては、各前記情報処理装置は、前記複数の前記情報処理装置のそれぞれに対応する複数の記憶領域を有する共通メモリ領域を有し、前記共通メモリ領域を介して、他の前記情報処理装置に対するデータの読み出し及び書き込みの指示を前記中継装置に対して行う第１の他の態様に記載の情報処理システムである。
上記構成によれば、中継装置は、共通メモリ領域を参照すればデータの読み出し及び書き込みの処理を行えるので、情報処理システム全体として実現される機能や性能を変更したとしても、制御対象が同一であるとして処理が行え、全体として、スケーラブルな情報処理システムを構築することができる。
［３．３］第３の他の態様
実施形態の第３の他の態様の情報処理システムにおいては、前記中継装置は、前記指示により任意の二つの情報処理装置間においてデータの読み出し及び書き込みを行う第２の他の態様に記載の情報処理システムである。
上記構成によれば、情報処理システムがスケーラブルに変化しても、中継装置は、二つの情報処理装置間において行うデータの読み出し及び書き込みを行うだけであり、情報処理装置側からは同一のデバイスである中継装置に対して読み出し及び書き込みを行うだけであるので、処理手順が簡略化され、情報処理システムのスケーラブルな構築に容易に対応することができる。
［３．４］第４の他の態様
実施形態の第４の他の態様の情報処理システムにおいては、前記中継装置は、一の前記情報処理装置の前記共通メモリ領域に対するデータ書込アドレスに基づいて、通信対象の他の前記情報処理装置を特定して、前記データ書込アドレスに書き込まれたデータを前記他の前記情報処理装置の前記共通メモリ領域に書き込む、第２の他の態様又は第３の他の態様に記載の情報処理システムである。
上記構成によれば、中継装置は、共通メモリ領域に対するデータのやり取りを行うだけで通信が可能となるので、情報処理システム全体としての機能や性能を変更したり、情報処理装置数が増加したりしても容易に対応して、システムのスケーラブルな構築を行える。
［３．５］第５の他の態様
実施形態の第５の他の態様の情報処理システムにおいては、前記情報処理装置は、前記中継装置に対するデバイスドライバを介して前記中継装置とのデータのやり取りを行う、第１の他の態様乃至第４の他の態様のいずれかに記載の情報処理システムである。
上記構成によれば、情報処理装置を増加しようとする場合であっても中継装置に対するデバイスドライバを作成するだけで中継装置を介して他の情報処理装置と通信可能に接続することができ、あるいは、情報処理システム全体としての機能や性能を変更したりした場合であっても、各情報処理装置としては同じデバイスドライバで制御を行う点に変更はなく、容易にシステムのスケーラブルな構築を行える。
［３．６］第６の他の態様
実施形態の第６の他の態様の情報処理システムにおいては、前記複数の情報処理装置は、前記中継装置に対してルートコンプレックスとして機能し、前記中継装置は、前記情報処理装置に対してエンドポイントとして機能するとともに、一の前記情報処理装置に対して他の全ての情報処理装置をマスクする、第１の他の態様乃至第５の他の態様のいずれかに記載の情報処理システムである。
上記構成によれば、いずれの情報処理装置も中継装置との通信を行うだけで、他の情報処理装置と対等に通信を行うことができ、報処理システム全体としての機能や性能を変更したりしても、通信手順は同様であり、容易にシステムのスケーラブルな構築を行える。
実施形態の第１の他の態様の情報処理システムは、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備え、中継装置は、いずれか一つの前記情報処理装置に対して、他の全ての前記情報処理装置を代表し、当該中継装置及び他の前記情報処理装置を一体の情報処理装置として前記通信を行う制御部を有する、情報処理システムである。
上記構成によれば、中継装置の制御部は、いずれか一つの前記情報処理装置に対して、他の全ての情報処理装置を代表し、当該中継装置及び他の前記情報処理装置を一体の情報処理装置として通信を行うこととなるので、いずれか一つの情報処理装置は、中継装置及び他の情報処理装置を一つの情報処理装置として認識し（みなす）ため、他のいずれかの情報処理装置あるいは複数の情報処理装置により実現される機能や性能を変更したとしても、制御対象が同一であるとして処理を継続でき、全体として、スケーラブルな情報処理システムを構築することができる。
［３．２］第２の他の態様
実施形態の第２の他の態様の情報処理システムにおいては、各前記情報処理装置は、前記複数の前記情報処理装置のそれぞれに対応する複数の記憶領域を有する共通メモリ領域を有し、前記共通メモリ領域を介して、他の前記情報処理装置に対するデータの読み出し及び書き込みの指示を前記中継装置に対して行う第１の他の態様に記載の情報処理システムである。
上記構成によれば、中継装置は、共通メモリ領域を参照すればデータの読み出し及び書き込みの処理を行えるので、情報処理システム全体として実現される機能や性能を変更したとしても、制御対象が同一であるとして処理が行え、全体として、スケーラブルな情報処理システムを構築することができる。
［３．３］第３の他の態様
実施形態の第３の他の態様の情報処理システムにおいては、前記中継装置は、前記指示により任意の二つの情報処理装置間においてデータの読み出し及び書き込みを行う第２の他の態様に記載の情報処理システムである。
上記構成によれば、情報処理システムがスケーラブルに変化しても、中継装置は、二つの情報処理装置間において行うデータの読み出し及び書き込みを行うだけであり、情報処理装置側からは同一のデバイスである中継装置に対して読み出し及び書き込みを行うだけであるので、処理手順が簡略化され、情報処理システムのスケーラブルな構築に容易に対応することができる。
［３．４］第４の他の態様
実施形態の第４の他の態様の情報処理システムにおいては、前記中継装置は、一の前記情報処理装置の前記共通メモリ領域に対するデータ書込アドレスに基づいて、通信対象の他の前記情報処理装置を特定して、前記データ書込アドレスに書き込まれたデータを前記他の前記情報処理装置の前記共通メモリ領域に書き込む、第２の他の態様又は第３の他の態様に記載の情報処理システムである。
上記構成によれば、中継装置は、共通メモリ領域に対するデータのやり取りを行うだけで通信が可能となるので、情報処理システム全体としての機能や性能を変更したり、情報処理装置数が増加したりしても容易に対応して、システムのスケーラブルな構築を行える。
［３．５］第５の他の態様
実施形態の第５の他の態様の情報処理システムにおいては、前記情報処理装置は、前記中継装置に対するデバイスドライバを介して前記中継装置とのデータのやり取りを行う、第１の他の態様乃至第４の他の態様のいずれかに記載の情報処理システムである。
上記構成によれば、情報処理装置を増加しようとする場合であっても中継装置に対するデバイスドライバを作成するだけで中継装置を介して他の情報処理装置と通信可能に接続することができ、あるいは、情報処理システム全体としての機能や性能を変更したりした場合であっても、各情報処理装置としては同じデバイスドライバで制御を行う点に変更はなく、容易にシステムのスケーラブルな構築を行える。
［３．６］第６の他の態様
実施形態の第６の他の態様の情報処理システムにおいては、前記複数の情報処理装置は、前記中継装置に対してルートコンプレックスとして機能し、前記中継装置は、前記情報処理装置に対してエンドポイントとして機能するとともに、一の前記情報処理装置に対して他の全ての情報処理装置をマスクする、第１の他の態様乃至第５の他の態様のいずれかに記載の情報処理システムである。
上記構成によれば、いずれの情報処理装置も中継装置との通信を行うだけで、他の情報処理装置と対等に通信を行うことができ、報処理システム全体としての機能や性能を変更したりしても、通信手順は同様であり、容易にシステムのスケーラブルな構築を行える。
１０ 情報処理システム
１１ ブリッジボード
１２−１ プラットホーム（ルートコンプレックス）
１２−２〜１２−７ プラットホーム（エンドポイント）
２１ 電源ユニット
２２ ＤＣ−ＤＣコンバータ
２３ ＰＣＩｅブリッジコントローラ（制御部）
１１ ブリッジボード
１２−１ プラットホーム（ルートコンプレックス）
１２−２〜１２−７ プラットホーム（エンドポイント）
２１ 電源ユニット
２２ ＤＣ−ＤＣコンバータ
２３ ＰＣＩｅブリッジコントローラ（制御部）
上記課題を解決するため、本発明の第１態様にかかる情報処理システムは、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備え、前記中継装置は、いずれか一つの前記情報処理装置に対して、他の全ての前記情報処理装置を代表し、当該中継装置及び他の前記情報処理装置を一体の情報処理装置として前記通信を行う制御部を有し、各前記情報処理装置は、前記複数の前記情報処理装置のそれぞれに対応する複数の記憶領域を有する共通メモリ領域を有し、他の前記情報処理装置に対するデータの読み出し及び書き込みを指示し、前記複数の情報処理装置のいずれか一つは、前記共通メモリ領域を参照して、前記中継装置を経由して任意の他の情報処理装置との間で前記指示に対応するデータの読み出し及び書き込みを行う。
そして、ＰＣＩｅブリッジコントローラ２３は、プラットホーム１２−１が接続されている第１スロットＳｌｏｔ＃０と、プラットホーム１２−６が接続されている第６スロットＳｌｏｔ＃５に対応する第１領域Ｓｌｏｔ＃０と第６領域Ｓｌｏｔ＃５とを論理的に接続する（ステップＳ１７）。
上記課題を解決するため、本発明の第１態様にかかる情報処理システムは、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備え、前記中継装置は、いずれか一つの前記情報処理装置に対して、他の全ての前記情報処理装置を代表し、当該中継装置及び他の前記情報処理装置を一体の情報処理装置として前記通信を行う制御部を有し、各前記情報処理装置は、前記複数の前記情報処理装置のそれぞれに対応する複数の記憶領域を有する共通メモリ領域を有し、自己の前記共通メモリ領域のうち他の情報処理装置に対応する前記共通メモリ領域を用いて、当該他の情報処理装置に対するデータの読み出し及び書き込みを指示し、前記複数の情報処理装置のいずれか一つは、前記中継装置を介して前記読み出し及び前記書き込みの指示の通知がなされると、自己の前記共通メモリ領域のうち前記中継装置により論理的に接続された前記指示の通知に対応する他の情報処理装置に対応する前記共通メモリ領域を用いて、前記指示の通知に対応する他の情報処理装置との間で前記指示に対応するデータの読み出し及び書き込みを行い、前記制御部は、一の前記情報処理装置の前記共通メモリ領域のうち、読み出し及び書き出しが指示されたデータが格納されるアドレスに基づいてデータ転送対象として特定された、他の情報処理装置の前記共通メモリ領域に、当該データの読み出し及び書き込みを行う。
プラットホーム１２−１には、ブートローダ（Boot loader）を起動するバイオス（BIOS：Basic Input Output System）３４が組み込まれており、ブートローダによりＯＳ３３−１（例えば、Ｗｉｎｄｏｗｓ［登録商標］）を検出し、起動する。
Claims (6)
- それぞれがプロセッサを備えた複数の情報処理装置と、
拡張バスを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備え、
前記中継装置は、いずれか一つの前記情報処理装置に対して、他の全ての前記情報処理装置を代表し、当該中継装置及び他の前記情報処理装置を一体の情報処理装置として前記通信を行う制御部を有する、
情報処理システム。 - 各前記情報処理装置は、前記複数の前記情報処理装置のそれぞれに対応する複数の記憶領域を有する共通メモリ領域を有し、前記共通メモリ領域を介して、他の前記情報処理装置に対するデータの読み出し及び書き込みの指示を前記中継装置に対して行う、
請求項１記載の情報処理システム。 - 前記中継装置は、前記指示により任意の二つの情報処理装置間においてデータの読み出し及び書き込みを行う、
請求項２記載の情報処理システム。 - 前記中継装置は、一の前記情報処理装置の前記共通メモリ領域に対するデータ書込アドレスに基づいて、通信対象の他の前記情報処理装置を特定して、前記データ書込アドレスに書き込まれたデータを前記他の前記情報処理装置の前記共通メモリ領域に書き込む、
請求項２又は請求項３記載の情報処理システム。 - 前記情報処理装置は、前記中継装置に対するデバイスドライバを介して前記中継装置とのデータのやり取りを行う、
請求項１乃至請求項４のいずれか一項に記載の情報処理システム。 - 前記複数の情報処理装置は、前記中継装置に対してルートコンプレックスとして機能し、
前記中継装置は、前記情報処理装置に対してエンドポイントとして機能するとともに、一の前記情報処理装置に対して他の全ての情報処理装置をマスクする、
請求項１乃至請求項５のいずれか一項に記載の情報処理システム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018248670A JP6700564B1 (ja) | 2018-12-28 | 2018-12-28 | 情報処理システム |
| GB1918766.5A GB2584929A (en) | 2018-12-28 | 2019-12-18 | Information processing system |
| US16/727,398 US10942793B2 (en) | 2018-12-28 | 2019-12-26 | Information processing system |
| CN201911362645.9A CN111382098B (zh) | 2018-12-28 | 2019-12-26 | 信息处理系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018248670A JP6700564B1 (ja) | 2018-12-28 | 2018-12-28 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6700564B1 JP6700564B1 (ja) | 2020-05-27 |
| JP2020109555A true JP2020109555A (ja) | 2020-07-16 |
Family
ID=69186790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018248670A Active JP6700564B1 (ja) | 2018-12-28 | 2018-12-28 | 情報処理システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10942793B2 (ja) |
| JP (1) | JP6700564B1 (ja) |
| CN (1) | CN111382098B (ja) |
| GB (1) | GB2584929A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11386026B1 (en) | 2021-02-09 | 2022-07-12 | Microsoft Technology Licensing, Llc | Shell PCIe bridge and shared-link-interface services in a PCIe system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007200319A (ja) * | 2006-01-26 | 2007-08-09 | Internatl Business Mach Corp <Ibm> | マルチホスト環境における共用の入出力ファブリックのエラー・メッセージをマスタ制御ルート・ノードに経路指定する方法、装置およびプログラム |
| WO2008018485A1 (fr) * | 2006-08-09 | 2008-02-14 | Nec Corporation | Commutateur pour une interconnexion, et système |
| JP2013042245A (ja) * | 2011-08-11 | 2013-02-28 | Fujitsu Ltd | 通信方法及び情報処理システム |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004086330A (ja) | 2002-08-23 | 2004-03-18 | Toshiba Corp | 電子機器 |
| JP4501484B2 (ja) | 2004-03-25 | 2010-07-14 | 株式会社明電舎 | 電子機器装置のシャットダウン方法 |
| JP5017785B2 (ja) * | 2005-03-18 | 2012-09-05 | 富士通株式会社 | 情報処理装置、高速起動方法、及びプログラム |
| US7743197B2 (en) * | 2006-05-11 | 2010-06-22 | Emulex Design & Manufacturing Corporation | System and method for virtualizing PCIe devices |
| JP4638398B2 (ja) * | 2006-08-11 | 2011-02-23 | ブラザー工業株式会社 | 通信装置及びプログラム |
| CN101625625B (zh) * | 2008-07-11 | 2011-11-30 | 鸿富锦精密工业（深圳）有限公司 | 信号中继装置及利用该装置访问外部存储器的方法 |
| US8706924B2 (en) * | 2008-08-14 | 2014-04-22 | Via Technologies, Inc. | PCI-express data link transmitter employing a plurality of dynamically selectable data transmission priority rules |
| US8463934B2 (en) * | 2009-11-05 | 2013-06-11 | Rj Intellectual Properties, Llc | Unified system area network and switch |
| US8539134B2 (en) * | 2010-02-15 | 2013-09-17 | International Business Machines Corporation | PCI express multiplier device |
| JP5903801B2 (ja) * | 2011-08-23 | 2016-04-13 | 富士通株式会社 | 通信装置およびｉｄ設定方法 |
| JP5573829B2 (ja) * | 2011-12-20 | 2014-08-20 | 富士通株式会社 | 情報処理装置およびメモリアクセス方法 |
| JP5590022B2 (ja) * | 2011-12-28 | 2014-09-17 | 富士通株式会社 | 情報処理装置、制御方法および制御プログラム |
| US8806098B1 (en) * | 2013-03-15 | 2014-08-12 | Avalanche Technology, Inc. | Multi root shared peripheral component interconnect express (PCIe) end point |
| EP2998872B1 (en) * | 2013-05-16 | 2018-05-02 | Mitsubishi Electric Corporation | Bus repeater |
| US9135200B2 (en) * | 2013-06-28 | 2015-09-15 | Futurewei Technologies, Inc. | System and method for extended peripheral component interconnect express fabrics |
| US9336173B1 (en) * | 2013-12-20 | 2016-05-10 | Microsemi Storage Solutions (U.S.), Inc. | Method and switch for transferring transactions between switch domains |
| WO2015099660A1 (en) * | 2013-12-23 | 2015-07-02 | Intel Corporation | Integrated component interconnect |
| WO2016054556A1 (en) * | 2014-10-03 | 2016-04-07 | Futurewei Technologies, Inc. | METHOD TO USE PCIe DEVICE RESOURCES BY USING UNMODIFIED PCIe DEVICE DRIVERS ON CPUS IN A PCIe FABRIC WITH COMMODITY PCI SWITCHES |
| JP6380084B2 (ja) * | 2014-12-19 | 2018-08-29 | 富士ゼロックス株式会社 | 情報処理装置及び情報処理プログラム |
| KR102595233B1 (ko) * | 2016-03-24 | 2023-10-30 | 에스케이하이닉스 주식회사 | 데이터 처리 시스템 및 그것의 동작 방법 |
| JP2018112895A (ja) * | 2017-01-11 | 2018-07-19 | キヤノン株式会社 | 情報処理装置、その制御方法、プログラム、及び情報処理システム |
-
2018
- 2018-12-28 JP JP2018248670A patent/JP6700564B1/ja active Active
-
2019
- 2019-12-18 GB GB1918766.5A patent/GB2584929A/en not_active Withdrawn
- 2019-12-26 US US16/727,398 patent/US10942793B2/en active Active
- 2019-12-26 CN CN201911362645.9A patent/CN111382098B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007200319A (ja) * | 2006-01-26 | 2007-08-09 | Internatl Business Mach Corp <Ibm> | マルチホスト環境における共用の入出力ファブリックのエラー・メッセージをマスタ制御ルート・ノードに経路指定する方法、装置およびプログラム |
| WO2008018485A1 (fr) * | 2006-08-09 | 2008-02-14 | Nec Corporation | Commutateur pour une interconnexion, et système |
| JP2013042245A (ja) * | 2011-08-11 | 2013-02-28 | Fujitsu Ltd | 通信方法及び情報処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111382098B (zh) | 2024-02-23 |
| GB201918766D0 (en) | 2020-01-29 |
| JP6700564B1 (ja) | 2020-05-27 |
| CN111382098A (zh) | 2020-07-07 |
| US20200210254A1 (en) | 2020-07-02 |
| GB2584929A (en) | 2020-12-23 |
| US10942793B2 (en) | 2021-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102023953B (zh) | 具有多路i2c总线的系统的控制方法 | |
| US20150347345A1 (en) | Gen3 pci-express riser | |
| JP3782994B2 (ja) | コンピュータ・バス・アーキテクチャ | |
| JP2006244416A (ja) | マスターノード及びスレーブノードを有する電子装置システム | |
| JP6700564B1 (ja) | 情報処理システム | |
| JP4927104B2 (ja) | システム電源モード制御のためのパケット交換 | |
| JP2009282917A (ja) | サーバ間通信機構及びコンピュータシステム | |
| JP4404493B2 (ja) | 計算機システム | |
| US20200334036A1 (en) | Information processing system and relay device | |
| JP4404023B2 (ja) | データ転送制御装置及び電子機器 | |
| JP2019192217A (ja) | 情報処理システム | |
| JP6573046B1 (ja) | 情報処理装置、情報処理システムおよび情報処理プログラム | |
| JP2007316755A (ja) | ＰＣＩ−Ｅｘｐｒｅｓｓ通信システム | |
| JP2007011781A (ja) | データ転送制御装置及び電子機器 | |
| KR20060010383A (ko) | 메인 제어부와 부 제어부로 구성된 제어 시스템 및 버스연결 방법 | |
| WO2019203331A1 (ja) | 中継装置および情報処理システム | |
| JP2009273346A (ja) | 組込みシステムに応用される信号送信装置およびその方法 | |
| US20200341928A1 (en) | Information processing system | |
| JP7093036B2 (ja) | 情報処理システム | |
| JP6841876B2 (ja) | プロセッサモジュールのフレキシブル接続 | |
| US20210064108A1 (en) | Information processing system | |
| JP2014146216A (ja) | Ｆ／ｗアップデート方法 | |
| WO2013108409A1 (ja) | 計算機システム、それに使用されるＰＣＩｅスイッチ及びその制御方法 | |
| JP2005165744A (ja) | 情報処理システム | |
| JPH10320021A (ja) | プログラマブルコントローラおよび位置決め制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190313 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190322 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191203 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6700564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |