JP6380084B2 - 情報処理装置及び情報処理プログラム - Google Patents

情報処理装置及び情報処理プログラム Download PDF

Info

Publication number
JP6380084B2
JP6380084B2 JP2014257134A JP2014257134A JP6380084B2 JP 6380084 B2 JP6380084 B2 JP 6380084B2 JP 2014257134 A JP2014257134 A JP 2014257134A JP 2014257134 A JP2014257134 A JP 2014257134A JP 6380084 B2 JP6380084 B2 JP 6380084B2
Authority
JP
Japan
Prior art keywords
storage area
information
virtual
memory
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014257134A
Other languages
English (en)
Other versions
JP2016118861A (ja
Inventor
篤 竹下
篤 竹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2014257134A priority Critical patent/JP6380084B2/ja
Priority to US14/715,095 priority patent/US9594701B2/en
Priority to CN201510393752.3A priority patent/CN105718211B/zh
Publication of JP2016118861A publication Critical patent/JP2016118861A/ja
Application granted granted Critical
Publication of JP6380084B2 publication Critical patent/JP6380084B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1072—Decentralised address translation, e.g. in distributed shared memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Software Systems (AREA)

Description

本発明は、情報処理装置及び情報処理プログラムに関する。
従来の技術として、ネットワーク接続された他のコンピュータの空きメモリ領域を仮想記憶領域として利用する情報処理装置が提案されている（例えば、特許文献１参照）。
特許文献１に開示された情報処理装置は、一次記憶装置としてのメモリと、二次記憶装置としてのハードディスクとを有し、同様にメモリとハードディスクとを有する他のコンピュータとネットワークを介して接続され、他のコンピュータのメモリの空き記憶領域を仮想的な記憶領域として利用し、自己のメモリに記憶された情報のうち当面の間使用されない情報を当該仮想記憶領域に書き込む（スワップアウトする）。これにより、情報処理装置のハードディスクの空き記憶領域を仮想記憶領域として利用する場合に比べてデータの書き込み及び読み出しの速度を向上する。
特開平１１−１５７３２号公報
本発明の目的は、複数のＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）を動作させる構成において、仮想メモリの機能を有するＯＳが使用可能な二次記憶装置を有していない場合であっても、仮想メモリの機能を利用できる情報処理装置及び情報処理プログラムを提供することにある。
本発明の一態様は、上記目的を達成するため、以下の情報処理装置及び情報処理プログラムを提供する。
［１］仮想メモリの機能を有する第１のＯＳに基づいて動作する第１のＣＰＵと、
第２のＯＳに基づいて動作する第２のＣＰＵと、
前記第１のＯＳと前記第２のＯＳとの間での通信を制御する通信手段と、
前記第１のＯＳが一次記憶装置として使用する第１の記憶領域と前記第２のＯＳが一次記憶装置として使用する第２の記憶領域とを有するメモリとを備え、
前記第１のＯＳは、前記通信手段を介して前記第１の記憶領域中の情報のうち使用されない情報を仮想メモリの情報として前記第２のＯＳに対して書き込みの要求を行うとともに、書き込まれた前記仮想メモリの情報を書き戻すために前記第２のＯＳに対して仮想メモリの情報の読み出しの要求を行う仮想ブロックデバイスを有し、
前記第２のＯＳは、前記仮想ブロックデバイスから書き込み及び読み出しの要求のあった前記仮想メモリの情報を前記第２の記憶領域に書き込み及び前記第２の記憶領域から読み出するものであり、
前記第２の記憶領域は、前記第１の記憶領域と同一の前記メモリ上に設けられ、前記第１のＯＳの制限により直接使用不可能な領域である情報処理装置。
［２］コンピュータを、
仮想メモリの機能を有する第１のＯＳにおいて、前記第１のＯＳが一次記憶装置として使用する第１の記憶領域中の情報のうち使用されない情報を仮想メモリの情報として前記第２のＯＳに対して書き込みの要求を行うとともに、書き込まれた前記仮想メモリの情報を書き戻すために前記第２のＯＳに対して前記仮想メモリの情報の読み出しの要求を行う仮想ブロックデバイスとして機能させ、
前記第２のＯＳは、前記仮想ブロックデバイスから書き込み及び読み出しの要求のあった前記仮想メモリの情報を、前記第２のＯＳが一次記憶装置として使用する第２の記憶領域に書き込み及び前記第２の記憶領域から読み出しするものであり、
前記第２の記憶領域は、前記第１の記憶領域と同一の前記メモリ上に設けられ、前記第１のＯＳの制限により直接使用不可能な領域である情報処理プログラム。
請求項１又は２に係る発明によれば、複数のＯＳを動作させる構成において、仮想メモリの機能を有するＯＳが使用可能な二次記憶装置を有していない場合であっても、仮想メモリの機能を利用でき、また、メモリ上の第１のＯＳの制限により直接使用不可能な領域を使用して、仮想メモリの機能を利用できる。
図１は、第１の実施の形態に係る情報処理装置の構成例を示すブロック図である。 図２は、第２の実施の形態に係る情報処理装置の構成例を示すブロック図である。 図３は、第３の実施の形態に係る情報処理装置の構成例を示すブロック図である。
［第１の実施の形態］
（情報処理装置の構成）
図１は、第１の実施の形態に係る情報処理装置の構成例を示すブロック図である。
情報処理装置５は、各部を制御するとともに、各種のプログラムを実行する第１のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１と、第２のＣＰＵ２と、情報の書き込み及び読み出しが可能なＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の揮発性の半導体メモリである記憶装置３とを備え、それぞれをシステムバスで接続した疎結合マルチプロセッサシステムである。
情報処理装置５は、一例として、コピー、スキャン、プリント、ＦＡＸ等の画像形成機能及びクラウド連携やウェブサービス等のネットワーク機能を有する装置であり、第１のＣＰＵ１及び第２のＣＰＵ２によって制御される図示しない光学走査機能部、印刷機能部、ＦＡＸ機能部、通信部等を有する。
第１のＣＰＵ１は、第２のＯＳ２に比べてリアルタイム性の低い汎用ＯＳである第１のＯＳ１ａとして機能する。汎用ＯＳである第１のＯＳ１ａは、例えば、Ｌｉｎｕｘ（登録商標）であり、主にクラウド連携やウェブサービス等のネットワーク機能を実現する機能部を制御するために用いられる。
また、第１のＯＳ１ａは、直接アクセス可能な一次記憶装置だけでなく、ブロックデバイスを介してアクセスする二次記憶装置を仮想的にメモリとして扱う仮想メモリの機能を有する。
第２のＣＰＵ２は、リアルタイムＯＳである第２のＯＳ２ａとして機能する。リアルタイムＯＳである第２のＯＳ２ａは、例えば、ＩＴＲＯＮ（登録商標）やｖｘＷｏｒｋｓ（登録商標）であり、主にコピー、スキャン、プリント、ＦＡＸ等の画像形成機能を実現する機能部を制御するために用いられる。なお、あるジョブの実行を要求された場合に当該ジョブを予め定められた時間以内で完了することをリアルタイム性といい、リアルタイムＯＳとは、リアルタイム性のあるＯＳをいう。
なお、第１のＯＳ１ａ及び第２のＯＳ２ａはそれぞれ図示しないＲＯＭ等に格納されたプログラムが、それぞれ第１のＣＰＵ１及び第２のＣＰＵ２によって読み出されて実行されることで機能するものである。
記憶装置３は、第１のＯＳ１ａが使用する第１の記憶領域３１と、第２のＯＳ２ａが使用する第２の記憶領域３２とを有し、第１のＯＳ１ａと第２のＯＳ２ａとが共有する記憶領域は有しないものとする。なお、記憶装置３は図中で単体を示しているが、複数であってもよく、第１の記憶領域３１と第２の記憶領域３２とをそれぞれ異なる記憶装置に設けてもよい。
また、第１のＯＳ１ａは、第１の記憶領域３１の情報をスワップアウトして書き込むことのできる仮想ブロックデバイス１０を有する。仮想ブロックデバイス１０に書き込まれた情報は後述するＯＳ間通信手段１１を介して第２のＯＳ２ａへ転送されて第２の記憶領域３２に書き込まれる。また、第１のＯＳ１ａがスワップアウトした情報の書き戻し（スワップイン）を要求した場合は、第２の記憶領域３２に書き込まれた情報はＯＳ間通信手段１１及び仮想ブロックデバイス１０を介して第１の記憶領域３１に書き込まれる。なお、仮想ブロックデバイス１０は、例えば、デバイスファイルによって実現される。
ＯＳ間通信手段１１は、システムバスを介して第１のＯＳ１ａと第２のＯＳ２ａとの間の通信を制御する。なお、ＯＳ間の通信はメッセージの送受信によって行う。
（情報処理装置の動作）
次に、本実施の形態の作用を、（１）基本動作、（２）スワップアウト動作、（３）スワップイン動作に分けて説明する。
（１）基本動作
まず、第１のＣＰＵ１及び第２のＣＰＵ２は、要求を受け付けるとそれぞれ第１のＯＳ１ａ及び第２のＯＳ２ａの機能に基づいて受け付けた要求を処理する。要求を処理する際、処理中の情報を第１の記憶領域３１及び第２の記憶領域３２に一時的に格納する。つまり、第１のＣＰＵ１及び第２のＣＰＵ２は、それぞれ第１の記憶領域３１及び第２の記憶領域３２を直接アクセス可能な一次記憶装置として利用する。
第１のＣＰＵ１は、第１のＯＳ１ａが仮想メモリの機能を有しているため、第１の記憶領域３１中の情報のうち当面の間使用されない情報を二次記憶装置に書き込む。以下、第２のＯＳ２ａが一次記憶装置として用いる第２の記憶領域３２を、第１のＯＳ１ａが二次記憶装置として用いる際の動作について説明する。
（２）スワップアウト動作
第１のＯＳ１ａは、スワップアウトする際、第１の記憶領域３１の情報を仮想ブロックデバイス１０に書き込む。
仮想ブロックデバイス１０は、書き込まれた情報を、ＯＳ間通信手段１１を介して第２のＯＳ２ａへ転送する。
第２のＯＳ２ａは、受信した情報を第２の記憶領域３２に書き込む。
これにより第１のＯＳ１ａは、仮想的にメモリ領域を拡大し、第１の記憶領域３１に作られた空き領域に処理中の情報を格納することができる。
（３）スワップイン動作
次に、第１のＯＳ１ａは、スワップアウトした第２の記憶領域３２の情報を処理する段階になるとスワップインを仮想ブロックデバイス１０に要求する。
仮想ブロックデバイス１０はＯＳ間通信手段１１を介して第２のＯＳ２ａにデータの読み出しを要求する。
第２のＯＳ２ａは第２の記憶領域３２の情報を読み出してＯＳ間通信手段１１を介して仮想ブロックデバイス１０に送信する。
仮想ブロックデバイス１０は、受信した情報を第１の記憶領域３１に書き込む。
［第２の実施の形態］
第２の実施の形態は、第１のＯＳ１ａが３２ｂｉｔの仮想アドレス空間をサポートする場合について説明する。つまり、第１のＯＳ１ａは一次記憶装置のうち約３ＧＢの記憶領域のみ利用可能であって、一次記憶装置が３ＧＢ以上の記憶容量を有していたとしても他の記憶領域を利用できない場合について説明する。
（情報処理装置の構成）
図２は、第２の実施の形態に係る情報処理装置の構成例を示すブロック図である。
情報処理装置５ａは、第１のＣＰＵ１と、第２のＣＰＵ２と、記憶装置３ａと、第２のＯＳ２ａが第２の記憶領域３２ａとして利用する記憶装置とを備え、それぞれをシステムバスで接続した疎結合マルチプロセッサシステムである。
記憶装置３は、例えば、４ＧＢの容量を有するＲＡＭである。記憶装置３の記憶領域のうち、第１のＯＳ１ａが使用する第１の記憶領域３１ａは約３ＧＢである。また、残りの１ＧＢの第３の記憶領域３２ｂは、第２のＯＳ２ａが使用可能とする。
第２の記憶領域３２ａは、図中において記憶装置３と別構成とされているが同一の記憶装置内で別の記憶領域で用意されるものであってもよい。
仮想ブロックデバイス１０は、書き込まれた情報を、ＯＳ間通信手段１１を介して第２のＯＳ２ａへ転送し、一例としてＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）によって、第２の記憶領域３２ａへのメモリコピーを伴わずに直接、第２の記憶領域３２ｂに書き込む。また、第１のＯＳ１ａがスワップインを要求した場合は、第３の記憶領域３２ｂに書き込まれた情報はＯＳ間通信手段１１及び仮想ブロックデバイス１０を介して第１の記憶領域３１ａに書き込まれる。
（情報処理装置の動作）
次に、本実施の形態の作用を、（１）基本動作、（２）スワップアウト動作、（３）スワップイン動作に分けて説明する。
（１）基本動作
まず、第１のＣＰＵ１及び第２のＣＰＵ２は、要求を受け付けるとそれぞれ第１のＯＳ１ａ及び第２のＯＳ２ａの機能に基づいて受け付けた要求を処理する。要求を処理する際、処理中の情報を第１の記憶領域３１ａ及び第２の記憶領域３２ａに一時的に格納する。つまり、第１のＣＰＵ１及び第２のＣＰＵ２は、それぞれ第１の記憶領域３１ａ及び第２の記憶領域３２ａを直接アクセス可能な一次記憶装置として利用する。
第１のＣＰＵ１は、第１のＯＳ１ａが仮想メモリの機能を有しているため、第１の記憶領域３１中の情報のうち当面の間使用されない情報を二次記憶装置に書き込む。以下、二次記憶装置として第２のＯＳ２ａが二次記憶装置として用いる第３の記憶領域３２ｂを用いる際の動作について説明する。
（２）スワップアウト動作
第１のＯＳ１ａは、スワップアウトする際、第１の記憶領域３１ａの情報を仮想ブロックデバイス１０に書き込む。
仮想ブロックデバイス１０は、書き込まれた情報を、ＯＳ間通信手段１１を介して第２のＯＳ２ａへ転送する。
第２のＯＳ２ａは、受信した情報を第３の記憶領域３２ｂに書き込む。
これにより第１のＯＳ１ａは、仮想的にメモリ領域を拡大し、第１の記憶領域３１ａに作られた空き領域に処理中の情報を格納することができる。
（３）スワップイン動作
次に、第１のＯＳ１ａは、スワップアウトした第３の記憶領域３２ｂの情報を処理する段階になるとスワップインを仮想ブロックデバイス１０に要求する。
仮想ブロックデバイス１０はＯＳ間通信手段１１を介して第２のＯＳ２ａにデータの読み出しを要求する。
第２のＯＳ２ａは第３の記憶領域３２ｂの情報を読み出してＯＳ間通信手段１１を介して仮想ブロックデバイス１０に送信する。
仮想ブロックデバイス１０は、受信した情報を第１の記憶領域３１ａに書き込む。
以上の動作により、第１のＯＳ１ａが記憶装置３ａの記憶領域のうち、アクセスできない記憶領域である第３の記憶領域３２ｂを仮想記憶領域として利用することができるようになる。
また、記憶装置３ａはＲＡＭであるため、ハードディスク等を仮想メモリとして利用する場合と比較すると、ＯＳ間の通信を考慮しても処理が高速となる。
［第３の実施の形態］
第３の実施の形態は、第２の実施の形態の構成に圧縮器を追加した場合について説明する。
（情報処理装置の構成）
図３は、第３の実施の形態に係る情報処理装置の構成例を示すブロック図である。
情報処理装置５ｂは、第１のＣＰＵ１と、第２のＣＰＵ２と、記憶装置３ａと、第２のＯＳ２ａが第２の記憶領域３２ａとして利用する記憶装置とを備え、それぞれをシステムバスで接続した疎結合マルチプロセッサシステムである。
また、情報処理装置５ｂは、情報のデータ量を圧縮する圧縮器２１をさらに有し、圧縮器２１は第２のＯＳ２ａが第３の記憶領域３２ｂに書き込む情報を圧縮する。
（情報処理装置の動作）
次に、本実施の形態の作用を、（１）スワップアウト動作、（２）スワップイン動作に分けて説明する。
（１）スワップアウト動作
第１のＯＳ１ａは、スワップアウトする際、第１の記憶領域３１ａの情報を仮想ブロックデバイス１０に書き込む。
仮想ブロックデバイス１０は、書き込まれた情報を、ＯＳ間通信手段１１を介して第２のＯＳ２ａへ転送する。
第２のＯＳ２ａは、受信した情報を圧縮器２１で圧縮して第３の記憶領域３２ｂに書き込む。
（２）スワップイン動作
次に、第１のＯＳ１ａは、スワップアウトした第３の記憶領域３２ｂの情報を処理する段階になるとスワップインを仮想ブロックデバイス１０に要求する。
仮想ブロックデバイス１０はＯＳ間通信手段１１を介して第２のＯＳ２ａにデータの読み出しを要求する。
第２のＯＳ２ａは第３の記憶領域３２ｂの情報を読み出して解凍し、ＯＳ間通信手段１１を介して仮想ブロックデバイス１０に送信する。
仮想ブロックデバイス１０は、受信した情報を第１の記憶領域３１ａに書き込む。
以上の動作により、第１のＯＳ１ａが記憶装置３ａの記憶領域のうち、アクセスできない記憶領域である第３の記憶領域３２ｂを仮想記憶領域として利用することができ、さらに圧縮器２１によって圧縮したため仮想記憶領域により容量の大きい情報を格納することができるようになる。
また、第３の記憶領域３２ｂが第１のＯＳ１ａからアクセスできる領域であったとしても、上記動作により情報を圧縮することで、直接情報を格納する場合に比べてメモリの総使用量を抑えることができる。
［他の実施の形態］
なお、本発明は、上記実施の形態に限定されず、本発明の趣旨を逸脱しない範囲で種々な変形が可能である。
上記実施の形態で説明した上記動作の手順の入れ替え、削除、追加等は本発明の要旨を変更しない範囲内で可能である。
１ 第１のＣＰＵ
１ａ 第１のＯＳ
２ 第２のＣＰＵ
２ａ 第２のＯＳ
３、３ａ、３ｂ 記憶装置
５、５ａ、５ｂ 情報処理装置
１０ 仮想ブロックデバイス
１１ ＯＳ間通信手段
２１ 圧縮器
３１、３１ａ 第１の記憶領域
３２、３２ａ 第２の記憶領域
３２ｂ 第３の記憶領域

Claims (2)

  1. 仮想メモリの機能を有する第１のＯＳに基づいて動作する第１のＣＰＵと、
    第２のＯＳに基づいて動作する第２のＣＰＵと、
    前記第１のＯＳと前記第２のＯＳとの間での通信を制御する通信手段と、
    前記第１のＯＳが一次記憶装置として使用する第１の記憶領域と前記第２のＯＳが一次記憶装置として使用する第２の記憶領域とを有するメモリとを備え、
    前記第１のＯＳは、前記通信手段を介して前記第１の記憶領域中の情報のうち使用されない情報を仮想メモリの情報として前記第２のＯＳに対して書き込みの要求を行うとともに、書き込まれた前記仮想メモリの情報を書き戻すために前記第２のＯＳに対して仮想メモリの情報の読み出しの要求を行う仮想ブロックデバイスを有し、
    前記第２のＯＳは、前記仮想ブロックデバイスから書き込み及び読み出しの要求のあった前記仮想メモリの情報を前記第２の記憶領域に書き込み及び前記第２の記憶領域から読み出するものであり、
    前記第２の記憶領域は、前記第１の記憶領域と同一の前記メモリ上に設けられ、前記第１のＯＳの制限により直接使用不可能な領域である情報処理装置。
  2. コンピュータを、
    仮想メモリの機能を有する第１のＯＳにおいて、前記第１のＯＳが一次記憶装置として使用する第１の記憶領域中の情報のうち使用されない情報を仮想メモリの情報として前記第２のＯＳに対して書き込みの要求を行うとともに、書き込まれた前記仮想メモリの情報を書き戻すために前記第２のＯＳに対して前記仮想メモリの情報の読み出しの要求を行う仮想ブロックデバイスとして機能させ、
    前記第２のＯＳは、前記仮想ブロックデバイスから書き込み及び読み出しの要求のあった前記仮想メモリの情報を、前記第２のＯＳが一次記憶装置として使用する第２の記憶領域に書き込み及び前記第２の記憶領域から読み出しするものであり、
    前記第２の記憶領域は、前記第１の記憶領域と同一の前記メモリ上に設けられ、前記第１のＯＳの制限により直接使用不可能な領域である情報処理プログラム。
JP2014257134A 2014-12-19 2014-12-19 情報処理装置及び情報処理プログラム Active JP6380084B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014257134A JP6380084B2 (ja) 2014-12-19 2014-12-19 情報処理装置及び情報処理プログラム
US14/715,095 US9594701B2 (en) 2014-12-19 2015-05-18 Information processing apparatus, information processing method, and non-transitory computer readable medium
CN201510393752.3A CN105718211B (zh) 2014-12-19 2015-07-07 信息处理设备和信息处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014257134A JP6380084B2 (ja) 2014-12-19 2014-12-19 情報処理装置及び情報処理プログラム

Publications (2)

Publication Number Publication Date
JP2016118861A JP2016118861A (ja) 2016-06-30
JP6380084B2 true JP6380084B2 (ja) 2018-08-29

Family

ID=56129576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014257134A Active JP6380084B2 (ja) 2014-12-19 2014-12-19 情報処理装置及び情報処理プログラム

Country Status (3)

Country Link
US (1) US9594701B2 (ja)
JP (1) JP6380084B2 (ja)
CN (1) CN105718211B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6700564B1 (ja) * 2018-12-28 2020-05-27 富士通クライアントコンピューティング株式会社 情報処理システム
CN115995623A (zh) * 2023-03-21 2023-04-21 上海玫克生储能科技有限公司 电池管理系统

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0329041A (ja) * 1989-06-27 1991-02-07 Nec Corp 分散ページング制御方式
JPH1115732A (ja) * 1997-06-19 1999-01-22 Nec Software Ltd 仮想記憶方法およびその記録媒体
JP2000276363A (ja) * 1999-03-26 2000-10-06 Nec Corp 記憶階層システムにおけるスワッピング処理方法ならびに装置
CN101006433B (zh) * 2004-08-25 2012-01-11 日本电气株式会社 信息通信装置和程序执行环境控制方法
JP2008102850A (ja) * 2006-10-20 2008-05-01 Toshiba Corp 情報処理装置及び情報処理方法
WO2009001454A1 (ja) * 2007-06-27 2008-12-31 Fujitsu Limited メモリ共有システムおよびメモリ共有装置
JP2010128560A (ja) 2008-11-25 2010-06-10 Nec Corp 仮想記憶システム、仮想記憶の管理方法、仮想記憶のためのプログラム
US8201169B2 (en) * 2009-06-15 2012-06-12 Vmware, Inc. Virtual machine fault tolerance
US8719547B2 (en) * 2009-09-18 2014-05-06 Intel Corporation Providing hardware support for shared virtual memory between local and remote physical memory
CN101976200B (zh) * 2010-10-15 2013-05-08 浙江大学 在虚拟机监控器外进行输入输出设备虚拟化的虚拟机系统
US8504780B2 (en) * 2011-04-08 2013-08-06 Hitachi, Ltd. Computer, computer system, and data communication method
JP2014139702A (ja) * 2011-04-28 2014-07-31 Panasonic Corp 仮想計算機システムとその制御方法、プログラム、および集積回路
JP5673396B2 (ja) * 2011-07-04 2015-02-18 富士通株式会社 情報処理システム、情報処理プログラム、情報処理方法
CN102591702B (zh) * 2011-12-31 2015-04-15 华为技术有限公司 虚拟化处理方法及相关装置和计算机系统
JP5835040B2 (ja) * 2012-03-19 2015-12-24 富士通株式会社 情報処理システムおよびデータ記録制御方法
US9569223B2 (en) * 2013-02-13 2017-02-14 Red Hat Israel, Ltd. Mixed shared/non-shared memory transport for virtual machines
JP6069031B2 (ja) * 2013-03-04 2017-01-25 株式会社日立製作所 計算機及びメモリ管理方法
JP6067449B2 (ja) * 2013-03-26 2017-01-25 株式会社東芝 情報処理装置、情報処理プログラム
WO2015056332A1 (ja) * 2013-10-17 2015-04-23 株式会社日立製作所 ストレージ装置及び制御方法
JP2015095001A (ja) * 2013-11-08 2015-05-18 キヤノン株式会社 情報処理装置、その制御方法とプログラム
US9910677B2 (en) * 2014-07-07 2018-03-06 Lenovo (Singapore) Pte. Ltd. Operating environment switching between a primary and a secondary operating system
US9626324B2 (en) * 2014-07-08 2017-04-18 Dell Products L.P. Input/output acceleration in virtualized information handling systems

Also Published As

Publication number Publication date
JP2016118861A (ja) 2016-06-30
CN105718211A (zh) 2016-06-29
US9594701B2 (en) 2017-03-14
US20160179708A1 (en) 2016-06-23
CN105718211B (zh) 2018-10-02

Similar Documents

Publication Publication Date Title
JP5784482B2 (ja) 情報処理装置および通信制御方法
EP2889780B1 (en) Data processing system and data processing method
JP5088366B2 (ja) 仮想計算機制御プログラム、仮想計算機制御システムおよび仮想計算機移動方法
CN109471812B (zh) 存储装置及非易失性存储器的控制方法
US10552089B2 (en) Data processing for managing local and distributed storage systems by scheduling information corresponding to data write requests
US8738890B2 (en) Coupled symbiotic operating system
TW201502801A (zh) 網路上的記憶體分享
US20170124018A1 (en) Method and Device for Sharing PCIE I/O Device, and Interconnection System
WO2018103022A1 (zh) 帧缓存实现方法、装置、电子设备和计算机程序产品
JPWO2009066611A1 (ja) 仮想マシン向けデータ格納システム、データ格納方法およびデータ格納用プログラム
JP6380084B2 (ja) 情報処理装置及び情報処理プログラム
JP5158576B2 (ja) 入出力制御システム、入出力制御方法、及び、入出力制御プログラム
JP7056870B2 (ja) 情報処理装置、情報処理方法及びプログラム
KR20210043001A (ko) 하이브리드 메모리 시스템 인터페이스
JP2016173741A (ja) 情報処理装置、情報処理方法、及び、プログラム
US20170168758A1 (en) Image Formation Apparatus and Non-Transitory Computer-Readable Storage Medium Having Stored Thereon a Program Executable on Image Formation Apparatus
JP2011039790A (ja) 仮想マシンイメージ転送装置及び方法及びプログラム
US20160154603A1 (en) Data transfer control device, apparatus including the same, and data transfer control method
TWI452468B (zh) 虛擬機器記憶體的分享方法與電腦系統
JP5471677B2 (ja) 仮想ディスク制御システム、方法及びプログラム
JP2015197802A (ja) 情報処理装置、情報処理方法及びプログラム
JP2020027509A (ja) 中継システム
JP2011068012A (ja) 情報処理装置、その制御方法およびプログラム
JP2010134659A (ja) バックアップ装置、バックアップ方法およびバックアッププログラム
JP2018049511A (ja) 情報処理装置及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180619

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180716

R150 Certificate of patent or registration of utility model

Ref document number: 6380084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350