JP2020102496A - チップ素子実装基板モジュールの多量製造方法、中継基板、ブロックおよびモジュール - Google Patents
チップ素子実装基板モジュールの多量製造方法、中継基板、ブロックおよびモジュール Download PDFInfo
- Publication number
- JP2020102496A JP2020102496A JP2018238752A JP2018238752A JP2020102496A JP 2020102496 A JP2020102496 A JP 2020102496A JP 2018238752 A JP2018238752 A JP 2018238752A JP 2018238752 A JP2018238752 A JP 2018238752A JP 2020102496 A JP2020102496 A JP 2020102496A
- Authority
- JP
- Japan
- Prior art keywords
- chip element
- substrate
- design rule
- conductive pattern
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
11 第1導電パターン
12 第2導電パターン
13 導電パターン
14 第1絶縁レジスト
15 第2絶縁レジスト
16 開口部
17 接続部
20 支持基板
21 実装基板
22 導電路
23 チップ素子
24 素子電極
25 導電性固着材
26 導電性固着材
27 絶縁性固着剤
28 チップ素子実装基板モジュール
29 側面パターン
30 集積基板
31 分離開口部
32 ブロック
33 ユニット
34 半田クリーム
35 切断線
36 半田クリーム
Claims (10)
- 第1デザインルールに対応して設計されたチップ素子を、前記第1デザインルールよりも大きな第2デザインルールに対応して設計された実装基板に、中継基板を経由して実装するチップ素子実装基板モジュールの多量製造方法であり、
前記第1デザインルールに対応して上面に形成された第1導電パターンと、前記第2デザインルールに対応して下面に形成された第2導電パターンと、を有するユニットを備え、列状に形成された複数の前記ユニットからブロックが形成され、前記ブロックどうしの間に分離開口部が形成された集積基板を用意する工程と、
前記集積基板の前記第1導電パターンの上方に、前記チップ素子の素子電極を配置する工程と、
導電性固着材を介して、前記集積基板の前記第1導電パターンと、前記チップ素子の前記素子電極とを電気的に接続する工程と、
前記集積基板を、前記分離開口部で分離された前記ブロックで切断することで、各前記ユニットの前記中継基板に分離する工程と、
を具備することを特徴とするチップ素子実装基板モジュールの多量製造方法。 - 前記第1導電パターンは、中央側に向かって部分的に突出し、前記導電性固着材を介して前記チップ素子の前記素子電極と接続される接続部を有することを特徴とする請求項1に記載のチップ素子実装基板モジュールの多量製造方法。
- 各前記ユニットでは、2つの前記第1導電パターンが対向して形成され、
前記第1導電パターンどうしの間に、第1絶縁レジストが形成されることを特徴とする請求項1または請求項2に記載のチップ素子実装基板モジュールの多量製造方法。 - 各前記ユニットでは、2つの前記第2導電パターンが対向して形成され、
前記第2導電パターンどうしの間に、第2絶縁レジストが形成されることを特徴とする請求項1から請求項3の何れかに記載のチップ素子実装基板モジュールの多量製造方法。 - 前記ブロックは、前記集積基板に並べて配置され、
前記分離する工程では、複数の前記ブロックを、共通の切断線に沿って分離することを特徴とする請求項1から請求項4の何れかに記載のチップ素子実装基板モジュールの多量製造方法。 - 前記素子電極を配置する工程では、
各前記ユニットの前記第1導電パターンどうしの間に配置された絶縁性固着剤を介して、前記チップ素子を前記集積基板に仮固着することを特徴とする請求項1から請求項5の何れかに記載のチップ素子実装基板モジュールの多量製造方法。 - 第1デザインルールに対応して設計されたチップ素子と、前記第1デザインルールよりも大きな第2デザインルールに対応して設計された実装基板と、の間に配置される中継基板であり、
支持基板と、
前記第1デザインルールに対応して設計され、前記支持基板の一方側の主面に形成された第1導電パターンと、
前記第2デザインルールに対応して設計され、前記支持基板の他方側の主面に形成された第2導電パターンと、
前記第1導電パターンと前記第2導電パターンとを電気的に接続する接続部と、
を具備することを特徴とする中継基板。 - 請求項7に記載された前記中継基板となる基板材料であるユニットを具備し、
前記ユニットは、列状に複数が配列されることを特徴とするブロック。 - 請求項8に記載された前記ブロックを具備し、
前記ブロックは、列状に複数が配列されることを特徴とするモジュール。 - 前記ブロックどうしの間に、分離開口部を形成することを特徴とする請求項9に記載のモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018238752A JP7165946B2 (ja) | 2018-12-20 | 2018-12-20 | チップ素子実装基板モジュールの多量製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018238752A JP7165946B2 (ja) | 2018-12-20 | 2018-12-20 | チップ素子実装基板モジュールの多量製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020102496A true JP2020102496A (ja) | 2020-07-02 |
JP7165946B2 JP7165946B2 (ja) | 2022-11-07 |
Family
ID=71139847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018238752A Active JP7165946B2 (ja) | 2018-12-20 | 2018-12-20 | チップ素子実装基板モジュールの多量製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7165946B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124366A (ja) * | 1998-10-15 | 2000-04-28 | Murata Mfg Co Ltd | 電子部品の実装構造 |
JP2002057001A (ja) * | 2000-08-09 | 2002-02-22 | K-Tech Devices Corp | 面実装型電子部品集合体及びその製造法 |
JP2011023461A (ja) * | 2009-07-14 | 2011-02-03 | Panasonic Corp | 半導体装置 |
-
2018
- 2018-12-20 JP JP2018238752A patent/JP7165946B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124366A (ja) * | 1998-10-15 | 2000-04-28 | Murata Mfg Co Ltd | 電子部品の実装構造 |
JP2002057001A (ja) * | 2000-08-09 | 2002-02-22 | K-Tech Devices Corp | 面実装型電子部品集合体及びその製造法 |
JP2011023461A (ja) * | 2009-07-14 | 2011-02-03 | Panasonic Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7165946B2 (ja) | 2022-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9301391B2 (en) | Substrate structure, semiconductor package device, and manufacturing method of substrate structure | |
US10297468B2 (en) | Semiconductor device with recess and method of making | |
KR20130087612A (ko) | 전자 부품 모듈의 제조 방법 및 전자 부품 모듈 | |
KR100589530B1 (ko) | 전자 부품 장치, 그 제조 방법 및 집합 회로 기판 | |
CN104582261A (zh) | 刚挠结合线路板和刚挠结合线路板的制造方法 | |
JP2011029403A (ja) | リードフレーム及びリードタイプの電子部品 | |
KR20170014958A (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
KR20060002939A (ko) | 칩 저항기 및 그 제조 방법 | |
JP2004071899A (ja) | 回路装置およびその製造方法 | |
WO2007040193A1 (ja) | ハイブリッド集積回路装置とその製造方法 | |
US9899360B2 (en) | Semiconductor device | |
JP2000232180A (ja) | 配線基板および半導体装置 | |
JP7165946B2 (ja) | チップ素子実装基板モジュールの多量製造方法 | |
JP2018190784A (ja) | 基板モジュール | |
JP5550102B2 (ja) | 電子部品 | |
KR101893837B1 (ko) | 멀티 패턴 배선 기판의 조립체 및 멀티 패턴 배선 기판의 조립 방법 | |
JP6570379B2 (ja) | 電子部品 | |
US10178768B2 (en) | Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component | |
JP2011029287A (ja) | プリント配線基板、半導体装置及びプリント配線基板の製造方法 | |
JP7062569B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP6549821B2 (ja) | 半導体装置 | |
WO2011077968A1 (ja) | 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器 | |
JP2008130618A (ja) | 多層配線基板 | |
JP2005005363A (ja) | 半導体装置及びその製造方法 | |
WO2007078104A1 (en) | Method of fabricating printed circuit board for mounting light emitting diode chip and light emitting diode package having the circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7165946 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |