CN104582261A - 刚挠结合线路板和刚挠结合线路板的制造方法 - Google Patents

刚挠结合线路板和刚挠结合线路板的制造方法 Download PDF

Info

Publication number
CN104582261A
CN104582261A CN201410566488.4A CN201410566488A CN104582261A CN 104582261 A CN104582261 A CN 104582261A CN 201410566488 A CN201410566488 A CN 201410566488A CN 104582261 A CN104582261 A CN 104582261A
Authority
CN
China
Prior art keywords
interarea
rigid
flexible substrate
base material
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410566488.4A
Other languages
English (en)
Inventor
石原辉幸
高桥通昌
苅谷隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN104582261A publication Critical patent/CN104582261A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的课题在于提供一种能够细间距化的刚挠结合线路板和刚挠结合线路板的制造方法。由于在载体(12z)上同时制成挠性基板和刚性基板，因而导通孔导体(60F)、(60S)不贯通覆盖层(80F)、(80S)和层间树脂绝缘层而仅贯通层间树脂绝缘层(50S)、(50F)。由此，能够实现导通孔导体的焊盘部的小型化，能够以细间距形成刚挠结合线路板。

Description

刚挠结合线路板和刚挠结合线路板的制造方法
技术领域
本发明涉及一部分由挠性基板构成的可弯折的刚挠结合线路板及其制造方法。
背景技术
基板的一部分具有刚性、其它部分具有挠性的刚挠结合线路板例如公开于专利文献1中。
现有技术文献
专利文献
专利文献1：日本专利第4021472号公报
发明内容
发明要解决的课题
在专利文献1中，通过将所形成的挠性基板夹入刚性基板之间，从而形成了刚挠结合线路板。连接挠性基板与刚性基板的导通孔导体由于设置于挠性基板的配线的覆盖层，因而贯通构成刚性基板的绝缘层和覆盖层，导通孔导体大型化，难以以细间距形成。另外，该覆盖层进入刚性基板，因而刚性基板的层间的偏差增大，并且为了避开覆盖层而在配线设计上受到了限制。
本发明的目的在于提供能够细间距化的刚挠结合线路板以及该刚挠结合线路板的制造方法。
用于解决课题的方案
本发明的刚挠结合线路板具备：挠性基材，该挠性基材具有主面和该主面的相反侧的副面，具有主面侧的导体图案和副面侧的导体图案；非挠性基材，该非挠性基材配置于所述挠性基材的水平方向，具有所述主面和所述副面，具有主面侧的导体图案和副面侧的导体图案；一对绝缘层，该一对绝缘层夹着所述挠性基材的主面和所述非挠性基材的主面、所述挠性基材的副面和所述非挠性基材的副面，并暴露所述挠性基材的至少一部分。并且，所述挠性基材的所述主面侧的导体图案和所述非挠性基材的所述主面侧的导体图案的一部分连续地形成。
发明的效果
本发明的刚挠结合线路板中，挠性基材的主面侧的导体图案和非挠性基材的主面侧的导体图案的一部分连续地形成。因此，可以不藉由导通孔而将刚性线路板的导体图案与挠性线路板的导体图案直接连结，可以缩短配线路径。不需要导通孔的连接焊盘等，能够实现高密度配线。另外，可以采用以下构成：在未被被覆层所被覆而被绝缘层所被覆的导体图案的其它部分，连接有贯通该绝缘层的导通孔。即，导通孔不是贯通被覆层和绝缘层，而是仅贯通绝缘层，因而能够实现导通孔的小型化，能够以细间距形成刚挠结合线路板。由于导通孔不贯通被覆层而仅贯通绝缘层，因而被覆层不会大幅进入刚性基板，刚性基板的层间的偏差变小，并且为了避开被覆层而在配线设计上受到限制的情况减少。
附图说明
图1是本发明的第1实施方式的刚挠结合线路板的截面图。
图2是第1实施方式的刚挠结合线路板的制造工序图。
图3是第1实施方式的刚挠结合线路板的制造工序图。
图4是第1实施方式的刚挠结合线路板的制造工序图。
图5是第1实施方式的刚挠结合线路板的制造工序图。
图6是第1实施方式的刚挠结合线路板的制造工序图。
图7是第1实施方式的刚挠结合线路板的制造工序图。
图8是第1实施方式的刚挠结合线路板的制造工序图。
图9是第1实施方式的刚挠结合线路板的制造工序图。
图10是第1实施方式的刚挠结合线路板的制造工序图。
图11中，图11的(A)是第1实施方式的刚挠结合线路板的俯视图，图11的(B)是仰视图。
图12是本发明的第2实施方式的刚挠结合线路板的截面图。
具体实施方式
[第1实施方式]
图1是第1实施方式的刚挠结合线路板的截面图。
刚挠结合线路板由不具有挠性的第1刚性基板(刚性基板)10A、不具有挠性的第2刚性基板(刚性基板)10B、和连接第1刚性基板10A和第2刚性基板10B的具有挠性的挠性基板(挠性基板)10C构成，第1刚性基板10A和第2刚性基板10B藉由挠性基板10C而能够弯折。第1刚性基板10A和第2刚性基板10B可形成有任意的电路图案。另外，可根据需要连接例如半导体芯片等电子部件。
第1刚性基板10A、第2刚性基板10B具有核心基板30，该核心基板30由下述部分形成：具有第1面F和第1面的相反侧的第2面S的绝缘基板20z；在绝缘基板的第1面上形成的第1导体层34F；在第2面S上形成的第2导体层34S；连接第1导体层34F和第2导体层34S的导通孔导体36。绝缘基板具有玻璃布、有机纤维等增强材料。此处，设置有导通孔导体，但也可以代替导通孔导体而设置有通孔导体、导体凸块。
在核心基板30的第1面F和第1导体层34F上形成有上侧的增层(build-uplayer)55F。上侧的增层至少具有最上方的层间树脂绝缘层250F、最上方的层间树脂绝缘层上的最上方的导体层258F和贯通最上方的层间树脂绝缘层并将最上方的导体层与中层的导体层158F电连接的最上方的导通孔导体260F。上侧的增层进一步具有中层的层间树脂绝缘层150F、中层的层间树脂绝缘层上的中层的导体层158F和贯通中层的层间树脂绝缘层并将中层的导体层和上侧的导体层58F电连接的中层的导通孔导体160F。上侧的增层进一步在中层的层间树脂绝缘层与核心基板之间具有上侧的层间树脂绝缘层50F、上侧的层间树脂绝缘层上的上侧的导体层58F和贯通上侧的层间树脂绝缘层并将上侧的导体层和核心基板的第1导体层34F连接的上侧的导通孔导体60F。
在核心基板30的第2面S上形成有下侧的增层55S。下侧的增层至少具有最下方的层间树脂绝缘层250S、最下方的层间树脂绝缘层上的最下方的导体层258S和贯通最下方的层间树脂绝缘层并将最下方的导体层和中层的导体层158S电连接的最下方的导通孔导体260S。下侧的增层进一步具有中层的层间树脂绝缘层150S、中层的层间树脂绝缘层上的中层的导体层158S和贯通中层的层间树脂绝缘层并将中层的导体层和下侧的导体层58S电连接的中层的导通孔导体160S。下侧的增层进一步在中层的层间树脂绝缘层158S与核心基板30之间具有下侧的层间树脂绝缘层50S、下侧的层间树脂绝缘层上的下侧的导体层58S和贯通下侧的层间树脂绝缘层并将下侧的导体层和第2导体层连接的下侧的导通孔导体60S。核心基板的第1面与绝缘基板的第1面相同，核心基板的第2面与绝缘基板的第2面为相同的面。
在上侧的增层上形成有上侧的阻焊层70F，在下侧的增层上形成有下侧的阻焊层70S。阻焊层70F具有暴露最上方的导体层和最上方的导通孔导体的开口71F，阻焊层70S具有暴露最下方的导体层和最下方的导通孔导体的开口71S。通过这些开口所暴露的导体部分作为焊盘71FP、71SP发挥作用。
挠性基板10C具有：具有第1面F和第1面的相反侧的第2面S的由聚酰亚胺片形成的基材20；隔着在基材20的第1面侧设置的粘接层22F而形成的第1配线层24F；隔着在基材20的第2面侧设置的粘接层22S而形成的第2配线层24S。在第1配线层24F上隔着粘接层82F被覆有覆盖层(被覆层)80F。在覆盖层80F上形成有阻焊层84F。在第2配线层24S上隔着粘接层82S被覆有覆盖层(被覆层)80S。在覆盖层80S上形成有阻焊层84S。覆盖层80F、80S由聚酰亚胺等的绝缘膜构成。
覆盖层80F、80S以d1(50μm以上)的程度进入第1刚性基板10A、第2刚性基板10B。另一方面，基材20以d2(100μm以上)进入第1刚性基板10A、第2刚性基板10B。第2配线层24S以d3(150μm以上)进入第1刚性基板10A、第2刚性基板10B。在第1刚性基板10A、第2刚性基板10B中的进入量d1是在对挠性基板施加应力时覆盖层80F、80S不会从第1刚性基板10A、第2刚性基板10B脱离所需的最小量。在基材20的端部20e与绝缘基板20z的端部20Ze之间存在间隙，在间隙中填充有树脂50f。
图11的(A)是刚挠结合线路板10的俯视图。
第1配线层24F由在第1刚性基板10A、第2刚性基板10B的上侧的层间树脂绝缘层50F中形成的导通孔导体60F所连接的焊盘部24Fp、以及连接两端的焊盘部24Fp-焊盘部24Fp的线部24Fl构成。第1配线层24F从覆盖层80F的端部80Fe暴露d2’那么长。长度d2’相当于焊盘部24Fp的直径部分加线部24Fl的一部分。
图11的(B)是刚挠结合线路板10的仰视图。
第2配线层24S由在第1刚性基板10A、第2刚性基板10B的下侧的层间树脂绝缘层50S中形成的导通孔导体60S所连接的焊盘部24Sp、以及连接两端的焊盘部24Sp-焊盘部24Sp的线部24Sl构成。第2配线层24S从基材20的端部20e暴露d3’那么长。长度d3’相当于焊盘部24Sp的直径部分加线部24Sl的一部分。
第1实施方式的刚挠结合线路板中，第1配线层24F的焊盘部24Fp从覆盖层80F中暴露，贯通上侧的层间树脂绝缘层50F的导通孔导体60F与该焊盘部24Fp连接。另外，第2配线层24S的焊盘部24Sp从覆盖层80S中暴露，设置于核心基板的导通孔导体36与该焊盘部24Sp连接。即，导通孔导体60F、60S不贯通覆盖层和层间树脂绝缘层，而仅贯通层间树脂绝缘层，因而能够实现导通孔导体的焊盘部的小型化，能够以细间距形成刚挠结合线路板。由于导通孔导体不贯通覆盖层而仅贯通层间树脂绝缘层，因而覆盖层不会大幅进入刚性基板，刚性基板的层间的偏差变小，并且为了避开覆盖层而在配线设计上受到限制的情况减少。
第2配线层24S从基材20的端部20e起暴露(延伸)d3’那么长，因此可以通过在核心基板30设置的导通孔导体36直接连接到第2配线层24S的焊盘部24Sp。因此，能够缩短第2配线层24S和第1刚性基板10A、第2刚性基板10B的第1面侧的配线长。此处，也可以使第1配线层24F与第2配线层24S同样地从基材20的端部20e延伸。
图2～图10中示出了第1实施方式的刚挠结合线路板的制造工序。
下面说明刚挠结合线路板10的制造方法。
(1)在由绝缘基材12的两面层积有铜箔14的两面覆铜箔层压板所形成的载体12z的铜箔上层积铜箔16(图1的(A))。
(2)在铜箔16上设置镀覆层，形成未图示的抗蚀掩模并进行图案化，形成图11的(B)所示的第2配线层24S和第2导体层34S(图1的(B))。
(3)在该第2导体层34S中央部上配置两面设有粘接层22F、22S的基材20，在绝缘基材12的两端部上配置构成第1刚性基板的核心基板的由预浸料形成的绝缘基板20z，进一步配置铜箔32(图2的(C))，将它们层积(图3的(A))。该工序中，第2配线层24S和第2导体层34S埋设在粘接层22S、绝缘基板20z中。
(4)用激光在绝缘基板20z的特定位置形成导通孔用的开口31(图3的(B))。
(5)通过化学镀处理，在铜箔32上和开口31内形成化学镀膜33(图4的(A))。
(6)在化学镀膜33上形成特定图案的镀覆抗蚀剂35(图4的(B))。
(7)通过电镀处理在未形成镀覆抗蚀剂35的部分形成电镀膜37，在开口31内通过电镀膜形成导通孔导体36(图5的(A))。
(8)剥离镀覆抗蚀剂(图5的(B))。
(9)将由绝缘基板20z、基材20构成的中间体110从载体12z分离(图5的(C))。
(10)通过蚀刻除去在第1面F侧从电镀膜37暴露的化学镀膜33和铜箔32，形成由电镀膜37、化学镀膜33、铜箔32构成的第1配线层24F以及第1导体层34F。另外，在第2面S侧除去铜箔16，第2配线层24S和第2导体层34S被暴露(图6的(A))。第1配线层24F和第1导体层34F从绝缘基板20z、粘接层22F暴露。第2配线层24S和第2导体层34S埋设于绝缘基板20z、粘接层22S中。
(12)在第1配线层24F的中央部位隔着粘接层82F层积覆盖层80F，在第2配线层24S的中央部位隔着粘接层82S层积覆盖层80S，在绝缘基板20z的第1面F侧和第1配线层24F的端部层积由预浸料构成的层间树脂绝缘层50F，在绝缘基板20z的第2面S侧和第2配线层24S的端部层积由预浸料构成的层间树脂绝缘层50S，进一步层积铜箔51F、51S(图6的(B))。在基材20的端部20e与绝缘基板20z的端部20Ze之间的间隙中填充有从层间树脂绝缘层50F渗出的树脂50f。
(13)用激光在层间树脂绝缘层50F的特定位置形成导通孔用的开口31F，在层间树脂绝缘层50S形成开口31S，利用与(5)～(10)同样的工序形成化学镀膜，形成镀覆抗蚀剂，在未形成镀覆抗蚀剂的部分形成电镀膜，在剥离镀覆抗蚀剂后除去未形成电镀膜部分的化学镀膜、铜箔，形成导通孔导体60F、60S、导体层58F、58S(图6的(C))。
(14)在覆盖层80F上形成阻焊层84F，进一步在阻焊层84F上形成剥离层86F。同样地，在覆盖层80S上形成阻焊层84S，进一步在阻焊层84S上形成剥离层86S(图7的(A))。
(15)在阻焊层84F、剥离层86F的水平方向设置层间树脂绝缘层150F，在阻焊层84S、剥离层86S的水平方向设置层间树脂绝缘层150S，在层间树脂绝缘层上层积铜箔151F、151S(图7的(B))。
(16)与参照图6的(C)的工序同样地，在层间树脂绝缘层150F、150S上形成导体层158F、158S，并且形成贯通层间树脂绝缘层150F、150S的导通孔导体160F、160S。在剥离层86F、86S上，以在端部暴露铜箔151F的状态形成剥离用导体158Ff、158Ss(图8的(A))。
(17)在层间树脂绝缘层150F、150S上，在剥离用导体158Ff、158Ss上层积层间树脂绝缘层250F、250S、铜箔251F、251S(图8的(B))。
(18)通过激光在层间树脂绝缘层250F、250S的特定位置形成导通孔用的开口252F、252S，同时，形成抵达剥离用导体158Ff、158Ss外周的铜箔151F的在俯视观察时呈四边形的切断开口253F、253S(图9的(A))。
(19)与参照图6的(C)的工序同样地，在层间树脂绝缘层250F、250S上形成导体层258F、258S，并且形成贯通层间树脂绝缘层250F、250S的导通孔导体260F、260S。切断开口253F、253S的下端的铜箔151F被除去，剥离层86F、86S被暴露(图9的(B))。
(20)除去阻焊层84F、84S上的剥离层86F、86S及层间树脂绝缘层250F、250S(图10的(A))。
(21)在上侧的增层上形成上侧的阻焊层70F，在下侧的增层上形成下侧的阻焊层70S(图10的(B))。阻焊层70F具有使最上方的导体层和最上方的导通孔导体暴露的开口71F，阻焊层70S具有使最下方的导体层和最下方的导通孔导体暴露的开口71S。在开口71F、71S内形成镀镍层、镀金层(未图示)。除了镍-金层以外，还可以形成镍-钯-金层、OSP覆膜。
第1实施方式中，不是如现有技术那样将完成的挠性基板用刚性基板的层间树脂绝缘层夹住，而是在载体12z上同时制成挠性基板和刚性基板，因而导通孔导体60F、60S可以成为不贯通覆盖层和层间树脂绝缘层而仅贯通层间树脂绝缘层的构成。由此，能够实现导通孔导体的焊盘部的小型化，能够以细间距形成刚挠结合线路板。由于导通孔导体不贯通覆盖层而仅贯通层间树脂绝缘层，因而覆盖层不会大幅进入刚性基板，刚性基板的层间的偏差变小，并且为了避开覆盖层而在配线设计上受到限制的情况减少。
[第2实施方式]
图12是本发明的第2实施方式的刚挠结合线路板的截面图。
第2实施方式中，覆盖层80F、80S覆盖着挠性基板10C整体。第2实施方式中，基材20的导体图案24S和刚性基板10A、10B的导体图案34S的一部分连续地形成。因此，可以不藉由导通孔而将刚性线路板的导体图案和挠性线路板的导体图案直接连结，可以缩短配线路径。不需要导通孔的连接焊盘等，能够实现高密度配线。
符号的说明
10    刚挠结合线路板
10A   第1刚性基板
10B   第2刚性基板
10C   挠性基板
20    基材
20z   绝缘基板
24F   第1配线层
24S   第2配线层
30    核心基板
34F   第1导体层
34S   第2导体层
50F、50S  层间树脂绝缘层
58F、58S  导体层
60F、60S  导通孔导体

Claims (6)

1.一种刚挠结合线路板，其具备：
挠性基材，该挠性基材具有主面和该主面的相反侧的副面，至少在主面侧具有导体图案；
非挠性基材，该非挠性基材配置于所述挠性基材的水平方向，具有主面和副面，具有主面侧的导体图案和副面侧的导体图案；
一对绝缘层，该一对绝缘层夹着所述挠性基材的主面和所述非挠性基材的主面、所述挠性基材的副面和所述非挠性基材的副面，并暴露所述挠性基材的至少一部分，
所述挠性基材的所述主面侧的导体图案和所述非挠性基材的所述主面侧的导体图案的一部分连续地形成。
2.如权利要求1所述的刚挠结合线路板，其中，所述挠性基材的所述主面与所述非挠性基材的所述主面位于同一平面上，所述连续地形成的导体图案位于横跨前述两主面的所述同一平面上。
3.如权利要求1所述的刚挠结合线路板，其中，在所述挠性基材与所述非挠性基材之间的间隙填充有树脂。
4.如权利要求1所述的刚挠结合线路板，其中，所述挠性基材的主面侧的导体图案的一部分被被覆层所被覆，未被该被覆层所被覆的其它部分被所述绝缘层所被覆。
5.如权利要求4所述的刚挠结合线路板，其中，在未被所述被覆层所被覆而被所述绝缘层所被覆的所述导体图案的其它部分，连接有贯通该绝缘层的导通孔。
6.一种刚挠结合线路板的制造方法，该制造方法包括：
在水平方向排列配置具有主面和该主面的相反侧的副面的挠性基材和非挠性基材；
形成横跨所述挠性基材的主面和非挠性基材的主面之上的导体图案；和
形成一对绝缘层，该一对绝缘层夹着所述挠性基材的主面和所述非挠性基材的主面、所述挠性基材的副面和所述非挠性基材的副面，并暴露所述挠性基材的至少一部分。
CN201410566488.4A 2013-10-24 2014-10-22 刚挠结合线路板和刚挠结合线路板的制造方法 Pending CN104582261A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013221396A JP2015082644A (ja) 2013-10-24 2013-10-24 フレックスリジッド配線板及びフレックスリジッド配線板の製造方法
JP2013-221396 2013-10-24

Publications (1)

Publication Number Publication Date
CN104582261A true CN104582261A (zh) 2015-04-29

Family

ID=52994129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410566488.4A Pending CN104582261A (zh) 2013-10-24 2014-10-22 刚挠结合线路板和刚挠结合线路板的制造方法

Country Status (3)

Country Link
US (1) US20150114690A1 (zh)
JP (1) JP2015082644A (zh)
CN (1) CN104582261A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI644600B (zh) * 2017-10-25 2018-12-11 健鼎科技股份有限公司 軟硬複合電路板及其製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051491B1 (ko) * 2009-10-28 2011-07-22 삼성전기주식회사 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
CN106304694B (zh) * 2015-05-18 2019-01-25 鹏鼎控股(深圳)股份有限公司 软硬结合电路板及其制作方法
US10524366B2 (en) * 2015-07-15 2019-12-31 Printed Circuits, Llc Methods of manufacturing printed circuit boards
CN105430899B (zh) * 2015-11-14 2018-01-02 惠州市金百泽电路科技有限公司 一种挠性区域带焊盘的刚挠结合板及其制作方法
US10993635B1 (en) 2016-03-22 2021-05-04 Flextronics Ap, Llc Integrating biosensor to compression shirt textile and interconnect method
KR102541317B1 (ko) * 2016-08-29 2023-06-09 삼성전자주식회사 커버레이를 포함하는 리지드-플렉스 기판
US10881001B2 (en) * 2017-03-02 2020-12-29 Flex Ltd. Micro conductive thread interconnect component to make an interconnect between conductive threads in fabrics to PCB, FPC, and rigid-flex circuits
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
US10985484B1 (en) 2018-10-01 2021-04-20 Flex Ltd. Electronic conductive interconnection for bridging across irregular areas in a textile product
KR102426308B1 (ko) * 2018-12-04 2022-07-28 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 모듈
KR20210074609A (ko) * 2019-12-12 2021-06-22 삼성전기주식회사 인쇄회로기판
CN112739071A (zh) * 2020-11-09 2021-04-30 龙南骏亚柔性智能科技有限公司 一种新型软硬结合板半固化片制备方法
CN112839453B (zh) * 2021-01-20 2022-05-31 福立旺精密机电（中国）股份有限公司 刚挠结合线路板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100202729A1 (en) * 2006-03-24 2010-08-12 Ibiden Co., Ltd. Optoelectronic wiring board, optical communication device, and method of manufacturing the optical communication device
CN102137543A (zh) * 2010-01-22 2011-07-27 揖斐电株式会社 刚挠性电路板及其制造方法
CN102843860A (zh) * 2011-06-23 2012-12-26 揖斐电株式会社 刚挠性电路板及其制造方法
KR20130071811A (ko) * 2011-12-21 2013-07-01 삼성전기주식회사 경연성 인쇄 회로 기판의 제조 방법
JP2013149871A (ja) * 2012-01-20 2013-08-01 Asahi Kasei E-Materials Corp フレキシブル配線板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499008B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
JP4774920B2 (ja) * 2005-10-31 2011-09-21 ソニー株式会社 光送受信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100202729A1 (en) * 2006-03-24 2010-08-12 Ibiden Co., Ltd. Optoelectronic wiring board, optical communication device, and method of manufacturing the optical communication device
CN102137543A (zh) * 2010-01-22 2011-07-27 揖斐电株式会社 刚挠性电路板及其制造方法
CN102843860A (zh) * 2011-06-23 2012-12-26 揖斐电株式会社 刚挠性电路板及其制造方法
KR20130071811A (ko) * 2011-12-21 2013-07-01 삼성전기주식회사 경연성 인쇄 회로 기판의 제조 방법
JP2013149871A (ja) * 2012-01-20 2013-08-01 Asahi Kasei E-Materials Corp フレキシブル配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI644600B (zh) * 2017-10-25 2018-12-11 健鼎科技股份有限公司 軟硬複合電路板及其製造方法

Also Published As

Publication number Publication date
US20150114690A1 (en) 2015-04-30
JP2015082644A (ja) 2015-04-27

Similar Documents

Publication Publication Date Title
CN104582261A (zh) 刚挠结合线路板和刚挠结合线路板的制造方法
CN105722342B (zh) 柔性印刷电路板及其制造方法
JP5097827B2 (ja) フレックスリジッド配線板及び電子デバイス
US9320137B2 (en) Printed circuit board and method for manufacturing the same
US20100126765A1 (en) Multi-layer printed circuit board and manufacturing method thereof
JPWO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
US9480173B2 (en) Flex-rigid wiring board and method for manufacturing flex-rigid wiring board
JPWO2010073780A1 (ja) フレックスリジッド配線板及びその製造方法
KR101966326B1 (ko) 다층 경연성 인쇄회로기판 및 그 제조방법
CN107770947A (zh) 印刷布线板和印刷布线板的制造方法
KR20160099934A (ko) 리지드-플렉시블 기판 및 그 제조방법
US9686860B2 (en) Printed circuit board and method of fabricating the same
KR20140018027A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2015159153A (ja) 電子部品内蔵多層配線板
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
KR20110074012A (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
CN107770946A (zh) 印刷布线板及其制造方法
KR20180060695A (ko) 리지드 플렉시블 임베디드 인쇄회로기판 제조방법
CN102686024B (zh) 多层配线基板
CN104335230A (zh) 半导体存储卡、存储卡的印刷电路板及其制造方法
CN103889169A (zh) 电路板及其制作方法
KR102494343B1 (ko) 인쇄회로기판
CN109310006A (zh) 印刷电路板
KR102551217B1 (ko) 캐리어 기판 및 이를 이용하는 제조된 인쇄회로기판
KR101313155B1 (ko) 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150429