JP2020092154A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020092154A
JP2020092154A JP2018227786A JP2018227786A JP2020092154A JP 2020092154 A JP2020092154 A JP 2020092154A JP 2018227786 A JP2018227786 A JP 2018227786A JP 2018227786 A JP2018227786 A JP 2018227786A JP 2020092154 A JP2020092154 A JP 2020092154A
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
solders
bonding
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018227786A
Other languages
English (en)
Other versions
JP7080161B2 (ja
Inventor
功 大島
Isao Oshima
功 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018227786A priority Critical patent/JP7080161B2/ja
Priority to US16/570,183 priority patent/US11031324B2/en
Priority to CN201911204638.6A priority patent/CN111312671B/zh
Priority to DE102019218546.0A priority patent/DE102019218546A1/de
Publication of JP2020092154A publication Critical patent/JP2020092154A/ja
Application granted granted Critical
Publication of JP7080161B2 publication Critical patent/JP7080161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2912—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体装置の放熱性または信頼性を高めることが可能な技術を提供することを目的とする。【解決手段】半導体装置１は、基板６と、成分及び濃度の少なくとも１つが互いに異なり、かつ互いに隣接する複数のはんだ７ａ，７ｂと、複数のはんだ７ａ，７ｂによって基板６に接合される接合面を有する半導体チップ８とを備える。半導体チップ８の接合面は、半導体チップ８の発熱、または、接合対象への応力が互いに異なる複数の接合領域８ａ，８ｂを含み、複数のはんだ７ａ，７ｂは複数の接合領域８ａ，８ｂに対応して配設されている。【選択図】図２

Description

本発明は、はんだを有する半導体装置に関する。
パワーモジュールでは、高出力化及び低損失化のために半導体素子の薄化が進んでいる。この薄化を適切に行うためには、放熱性のコントロールや信頼性の向上が重要である。例えば特許文献１の技術では、はんだの厚みを領域ごとに異ならせることで、熱応力を緩和し、信頼性を高めている。
特開２０１５−０１５３３５号公報
しかしながら、半導体装置の設計によっては、はんだの厚みを異ならせることができないこともある。また、はんだの厚みを異ならせると、はんだの厚みが部分的に大きくなってしまい、その結果、放熱性が低下することもある。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、半導体装置の放熱性または信頼性を高めることが可能な技術を提供することを目的とする。
本発明に係る半導体装置は、基板と、前記基板上に配設され、成分及び濃度の少なくとも１つが互いに異なり、かつ互いに隣接する複数のはんだと、前記複数のはんだによって前記基板に接合される接合面を有する半導体チップとを備え、前記半導体チップの前記接合面は、前記半導体チップの発熱、または、接合対象への応力が互いに異なる複数の接合領域を含み、前記複数のはんだは前記複数の接合領域に対応して配設されている。
本発明によれば、複数のはんだは複数の接合領域に対応して配設されているため、半導体装置の放熱性または信頼性を高めることができる。
実施の形態１に係る半導体装置の構成を示す平面図である。 実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態２に係る半導体装置の構成を示す平面図である。 実施の形態２に係る半導体装置の構成を示す断面図である。 変形例に係る半導体装置の構成を示す平面図である。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置１の構成を示す平面図であり、図２は図１のＡ−Ａ線に沿った断面図である。図１及び図２に示すように、半導体装置１は、基板６と、複数のはんだ７ａ，７ｂ，７ｃと、半導体チップ８とを備える。
複数のはんだ７ａ，７ｂ，７ｃは基板６上に配設され、かつ互いに隣接している。本実施の形態１では、複数のはんだ７ａ，７ｂ，７ｃは、第１はんだ７ａと、第２はんだ７ｂと、第３はんだ７ｃとを含む。第１はんだ７ａは、平面視で第１はんだ７ａが存在しない空間７ａ１を有し、かつ、空間７ａ１と連通する開口７ａ２を除いて空間７ａ１を平面視で囲繞している。第２はんだ７ｂは、開口７ａ２に配設され、第３はんだ７ｃは第１はんだ７ａ及び第２はんだ７ｂによって完全に囲繞されている。
本実施の形態１では、複数のはんだ７ａ，７ｂ，７ｃの成分及び濃度の少なくとも１つは互いに異なっている。ここでは、複数のはんだ７ａ，７ｂ，７ｃの成分が互いに異なる構成について説明し、複数のはんだ７ａ，７ｂ，７ｃの濃度が互いに異なる構成については後述する。なお、第１はんだ７ａ自体の成分及び濃度は均一であることが好ましく、このことは第２はんだ７ｂ及び第３はんだ７ｃにおいても同様である。
複数のはんだ７ａ，７ｂ，７ｃの成分が互いに異なる構成では、複数のはんだ７ａ，７ｂ，７ｃは、アンチモン（Ｓｂ）、ニッケル（Ｎｉ）、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、及び、亜鉛（Ｚｎ）を互いに異なる組み合わせで含んでいる。濃度や組み合わせにも多少依存するが、一般的に、ビスマス及びインジウムを含むはんだの機械的強度及び凝固点は、それらを含まないはんだの機械的強度及び凝固点よりも低くなる傾向がある。また一般的に、隣接する溶融中の複数種類のはんだを一律に冷却する場合、凝固点（最終凝固点）が低いはんだに体積収縮が集中しやすく、放熱性を悪化させる引け巣１０（図１）が生じやすいという傾向がある。
本実施の形態１では、第３はんだ７ｃはビスマス及びインジウムの両方を含み、第１はんだ７ａはビスマス及びインジウムの一方を含み、第２はんだ７ｂはビスマス及びインジウムのいずれも含まない。このため、第３はんだ７ｃは、引け巣が生じにくいので熱伝導率が最も高く、第１はんだ７ａは、第３はんだ７ｃの次に引け巣が生じにくいので第３はんだ７ｃの次に熱伝導率が高く、第２はんだ７ｂは、引け巣が生じやすいので熱伝導率が最も低くなる。
半導体チップ８は、複数のはんだ７ａ，７ｂ，７ｃによって基板６に接合される接合面を有している。この接合面は、半導体チップ８の発熱が互いに異なる複数の接合領域８ａ，８ｂ，８ｃを含み、複数の接合領域８ａ，８ｂ，８ｃは、第１接合領域８ａと、第２接合領域８ｂと、第３接合領域８ｃとを含む。
複数のはんだ７ａ，７ｂ，７ｃは、半導体チップ８における複数の接合領域８ａ，８ｂ，８ｃに対応して配設されている。本実施の形態１では、第３はんだ７ｃに対応する第３接合領域８ｃの発熱が最も高く、その次に第１はんだ７ａに対応する第１接合領域８ａの発熱が高く、第２はんだ７ｂに対応する第２接合領域８ｂの発熱が最も低くなっている。これにより、発熱が高い接合領域には、引け巣が生じにくく放熱性が高いはんだが配設され、発熱が低い接合領域には、引け巣が生じやすく放熱性が低いはんだが配設される。このため、本実施の形態１によれば半導体装置１の放熱性を高めることができる。
なお、複数のはんだ７ａ，７ｂ，７ｃの全てに、引け巣が生じにくく放熱性が高いはんだを用いた場合には、第２はんだ７ｂではなく、高い放熱性が必要な第１はんだ７ａに引け巣が生じる可能性が高くなる。これに対して、本実施の形態１では、第２はんだ７ｂには、引け巣が生じやすく放熱性が低いはんだを用いる。第２はんだ７ｂに引け巣が生じることにより、第１はんだ７ａにおける体積収縮を抑制することができるので、高い放熱性が必要な第１はんだ７ａに引け巣が生じる可能性を低くすることができる。
以上、複数のはんだ７ａ，７ｂ，７ｃの成分が互いに異なる構成について説明した。次に、複数のはんだ７ａ，７ｂ，７ｃの濃度が互いに異なる構成について説明する。複数のはんだ７ａ，７ｂ，７ｃの濃度が互いに異なる構成では、複数のはんだ７ａ，７ｂ，７ｃは銅（Ｃｕ）または銀（Ａｇ）を含み、複数のはんだ７ａ，７ｂ，７ｃの銅または銀の濃度は互いに０．５％以上異なっている。一般的に、はんだに含まれる銅または銀の濃度が高くなるほど、はんだの熱伝導率が高くなる傾向がある。
本実施の形態１では、第３はんだ７ｃの銅または銀の濃度が最も高く、その次に第１はんだ７ａの銅または銀の濃度が高く、第２はんだ７ｂの銅または銀の濃度が最も低くなっている。このため、複数のはんだ７ａ，７ｂ，７ｃのうち、第３はんだ７ｃの熱伝導率が最も高く、その次に第１はんだ７ａの熱伝導率が高く、第２はんだ７ｂの熱伝導率が最も低くなっている。このような構成であっても、上述の構成と同様に、発熱が高い接合領域には、引け巣が生じにくく放熱性が高いはんだが配設され、発熱が低い接合領域には、引け巣が生じやすく放熱性が低いはんだが配設されるため、半導体装置１の放熱性を高めることができる。
なお、上述した構成では、複数のはんだ７ａ，７ｂ，７ｃの成分及び濃度の１つが互いに異なっていた。しかしながら複数のはんだ７ａ，７ｂ，７ｃの成分及び濃度の両方が互いに異なる構成でもよい。そのような構成であっても、上述と構成と同様に半導体装置１の放熱性を高めることができる。
＜実施の形態２＞
図３は、本発明の実施の形態２に係る半導体装置１の構成を示す平面図である。以下、本実施の形態２に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
本実施の形態２では、本実施の形態１では、複数のはんだ７ａ，７ｂは、第１はんだ７ａと、第２はんだ７ｂとを含む。第１はんだ７ａは、平面視で第１はんだ７ａが存在しない空間７ａ１を有し、かつ、空間７ａ１を平面視で囲繞している。第２はんだ７ｂは、空間７ａ１に配設されている。第１はんだ７ａ自体の成分及び濃度は均一であることが好ましく、このことは第２はんだ７ｂにおいても同様である。
さて本実施の形態２では、実施の形態１と同様に、複数のはんだ７ａ，７ｂの成分及び濃度の少なくとも１つは互いに異なっている。この結果、実施の形態１で説明した理由により、第１はんだ７ａの凝固点は、第２はんだ７ｂの凝固点よりも高くなっている。また、第１はんだ７ａの機械的強度は、第２はんだ７ｂの機械的強度よりも高くなっており、第２はんだ７ｂの熱伝導率は第１はんだ７ａの熱伝導率よりも高くなっている。
図４は、第１はんだ７ａ及び第２はんだ７ｂが凝固する前の半導体装置１の状態を示す断面図である。図４に示すように、半導体チップ８は、複数のはんだ７ａ，７ｂと逆側に突出するように湾曲状に反っている。
以上のような本実施の形態２に係る半導体装置１の構成によれば、第２はんだ７ｂの全周は、第２はんだ７ｂよりも凝固点が高い第１はんだ７ａによって囲繞されている。このような構成によれば、半導体装置１が形成される際、凝固点が低い第２はんだ７ｂは、凝固点が高く先に凝固する第１はんだ７ａに閉じ込められた状態で凝固することになる。これにより、凝固点が低い第２はんだ７ｂの体積収縮が抑制されるため、第２はんだ７ｂにおける引け巣（空隙）の発生を抑制することができる。また、収縮分の体積は、半導体チップ８の上記反りによって相殺されるため、半導体チップ８の反りを低減することもできる。また、このような反りの低減によって熱抵抗を低減することができる。
以上の結果、半導体チップ８の接合面は、接合対象への応力が互いに異なる複数の接合領域８ａ，８ｂ、つまり第１接合領域８ａと、第２接合領域８ｂとを含むことになる。本実施の形態２では、複数のはんだ７ａ，７ｂは、半導体チップ８における複数の接合領域８ａ，８ｂに対応して配設される。例えば、第１接合領域８ａは、第１接合領域８ａに対応する第１はんだ７ａに第１応力を加え、第２接合領域８ｂは、第２はんだ７ｂに対応する第２はんだ７ｂに第１応力と異なる第２応力を加える。第２応力は第１応力よりも小さくてもよく、その逆であってもよい。このような構成によれば、上述したように、半導体装置１の放熱性を高めることができる。
また本実施の形態２では、機械的強度が異なる第１はんだ７ａ及び第２はんだ７ｂが、応力が異なる第１接合領域８ａ及び第２接合領域８ｂに選択的に配設されている。そして例えば、第１はんだ７ａ及び第２はんだ７ｂの機械的強度の大小関係は、第１接合領域８ａ及び第２接合領域８ｂの応力の大小関係に合わせられる。このような構成によれば、はんだの横割れを抑制することができるので、半導体装置１の信頼性を高めることができる。なお、この構成は実施の形態１においても実現することができる。
さらに本実施の形態２では、熱伝導率が異なる第１はんだ７ａ及び第２はんだ７ｂが、応力が異なる第１接合領域８ａ及び第２接合領域８ｂに選択的に配設されている。そして例えば、第１はんだ７ａ及び第２はんだ７ｂの熱伝導率の大小関係は、第１接合領域８ａ及び第２接合領域８ｂの応力の大小関係に合わせられる。このような構成によれば、半導体チップ８の発熱が大きい中央部の放熱性を向上させることができるので、半導体装置１の信頼性をより高めることができる。なお、この構成は実施の形態１においても実現することができる。
＜変形例＞
以上の説明では、図１のようなはんだの配置が、半導体チップ８の発熱が互いに異なる複数の接合領域に適用されたが、図３のようなはんだの配置が当該接合領域に適用されてもよい。同様に、図３のようなはんだの配置が、接合対象への応力が互いに異なる複数の接合領域に適用されたが、図１のようなはんだの配置が当該接合領域に適用されてもよい。
また以上の説明では、図１のようなはんだの配置が、半導体チップ８の発熱が互いに異なる複数の接合領域に適用されたが、半導体チップ８の発熱が互いに異なる複数の接合領域と、接合対象への応力が互いに異なる複数の接合領域との組み合わせに適用されてもよい。同様に、図３のようなはんだの配置が、半導体チップ８の発熱が互いに異なる複数の接合領域に適用されたが、半導体チップ８の発熱が互いに異なる複数の接合領域と、接合対象への応力が互いに異なる複数の接合領域との組み合わせに適用されてもよい。
また以上の説明では、平面視でのはんだの形状は、四角形であったが、これ以外の多角形であってもよいし、円形、または、図５のような楕円形であってもよい。
なお、本発明は、その発明の範囲内において、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。
１ 半導体装置、６ 基板、７ａ 第１はんだ、７ａ１ 空間、７ａ２ 開口、７ｂ 第２はんだ、８ 半導体チップ、８ａ 第１接合領域、８ｂ 第２接合領域。

Claims (8)

  1. 基板と、
    前記基板上に配設され、成分及び濃度の少なくとも１つが互いに異なり、かつ互いに隣接する複数のはんだと、
    前記複数のはんだによって前記基板に接合される接合面を有する半導体チップと
    を備え、
    前記半導体チップの前記接合面は、前記半導体チップの発熱、または、接合対象への応力が互いに異なる複数の接合領域を含み、
    前記複数のはんだは前記複数の接合領域に対応して配設されている、半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記複数のはんだは、
    第１はんだ及び第２はんだを含み、
    前記第１はんだは、平面視で前記第１はんだが存在しない空間を有し、かつ、前記空間と連通する開口を除いて前記空間を平面視で囲繞し、
    前記第２はんだは、前記開口に配設される、半導体装置。
  3. 請求項１に記載の半導体装置であって、
    前記複数のはんだは、
    第１はんだ及び第２はんだを含み、
    前記第１はんだは、平面視で前記第１はんだが存在しない空間を有し、かつ、前記空間を平面視で囲繞し、
    前記第２はんだは、前記空間に配設される、半導体装置。
  4. 請求項３に記載の半導体装置であって、
    前記第１はんだの凝固点は、前記第２はんだの凝固点よりも高く、
    前記複数の接合領域は、
    前記第１はんだに対応し、前記第１はんだに第１応力を加える第１接合領域と、
    前記第２はんだに対応し、前記第２はんだに前記第１応力と異なる第２応力を加える第２接合領域と
    を含む、半導体装置。
  5. 請求項２または請求項３に記載の半導体装置であって、
    前記複数の接合領域は、応力が異なる第１接合領域及び第２接合領域を含み、
    機械的強度が異なる前記第１はんだ及び前記第２はんだが、前記第１接合領域及び前記第２接合領域に選択的に配設されている、半導体装置。
  6. 請求項２または請求項３に記載の半導体装置であって、
    前記複数の接合領域は、応力が異なる第１接合領域及び第２接合領域を含み、
    熱伝導率が異なる前記第１はんだ及び前記第２はんだが、前記第１接合領域及び前記第２接合領域に選択的に配設されている、半導体装置。
  7. 請求項１から請求項６のうちのいずれか１項に記載の半導体装置であって、
    前記複数のはんだは、銅または銀を含み、
    前記複数のはんだの銅または銀の濃度が互いに０．５％以上異なる、半導体装置。
  8. 請求項１から請求項７のうちのいずれか１項に記載の半導体装置であって、
    前記複数のはんだは、アンチモン、ニッケル、ビスマス、インジウム、及び、亜鉛を互いに異なる組み合わせで含む、半導体装置。
JP2018227786A 2018-12-05 2018-12-05 半導体装置 Active JP7080161B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018227786A JP7080161B2 (ja) 2018-12-05 2018-12-05 半導体装置
US16/570,183 US11031324B2 (en) 2018-12-05 2019-09-13 Semiconductor device
CN201911204638.6A CN111312671B (zh) 2018-12-05 2019-11-29 半导体装置
DE102019218546.0A DE102019218546A1 (de) 2018-12-05 2019-11-29 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018227786A JP7080161B2 (ja) 2018-12-05 2018-12-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2020092154A true JP2020092154A (ja) 2020-06-11
JP7080161B2 JP7080161B2 (ja) 2022-06-03

Family

ID=70776514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018227786A Active JP7080161B2 (ja) 2018-12-05 2018-12-05 半導体装置

Country Status (4)

Country Link
US (1) US11031324B2 (ja)
JP (1) JP7080161B2 (ja)
CN (1) CN111312671B (ja)
DE (1) DE102019218546A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354687A (ja) * 1998-06-12 1999-12-24 Hitachi Ltd 半導体装置
JP2008021716A (ja) * 2006-07-11 2008-01-31 Mitsubishi Materials Corp パワーモジュール用基板の製造方法およびパワーモジュール用基板並びにパワーモジュール
JP2008238233A (ja) * 2007-03-28 2008-10-09 Toshiba Corp 非鉛系の合金接合材、接合方法および接合体
JP2009125753A (ja) * 2007-11-20 2009-06-11 Toyota Central R&D Labs Inc はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP2015005571A (ja) * 2013-06-19 2015-01-08 株式会社デンソー 半導体装置
US20150123259A1 (en) * 2013-11-01 2015-05-07 Fujitsu Limited Thermal interface sheet and processor
JP2017191899A (ja) * 2016-04-15 2017-10-19 三菱電機株式会社 半導体発光装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7359416B2 (en) * 2006-03-15 2008-04-15 Matsushita Electric Industrial Co., Ltd. Optical semiconductor device
JP5987222B2 (ja) * 2011-09-30 2016-09-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP2015015335A (ja) 2013-07-04 2015-01-22 パナソニック株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354687A (ja) * 1998-06-12 1999-12-24 Hitachi Ltd 半導体装置
JP2008021716A (ja) * 2006-07-11 2008-01-31 Mitsubishi Materials Corp パワーモジュール用基板の製造方法およびパワーモジュール用基板並びにパワーモジュール
JP2008238233A (ja) * 2007-03-28 2008-10-09 Toshiba Corp 非鉛系の合金接合材、接合方法および接合体
JP2009125753A (ja) * 2007-11-20 2009-06-11 Toyota Central R&D Labs Inc はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
CN101687284A (zh) * 2007-11-20 2010-03-31 丰田自动车株式会社 焊接材料及其制造方法、接合体及其制造方法、以及功率半导体模块及其制造方法
JP2015005571A (ja) * 2013-06-19 2015-01-08 株式会社デンソー 半導体装置
US20150123259A1 (en) * 2013-11-01 2015-05-07 Fujitsu Limited Thermal interface sheet and processor
JP2015088683A (ja) * 2013-11-01 2015-05-07 富士通株式会社 熱接合シート、及びプロセッサ
JP2017191899A (ja) * 2016-04-15 2017-10-19 三菱電機株式会社 半導体発光装置およびその製造方法

Also Published As

Publication number Publication date
JP7080161B2 (ja) 2022-06-03
DE102019218546A1 (de) 2020-06-10
US11031324B2 (en) 2021-06-08
CN111312671A (zh) 2020-06-19
US20200185312A1 (en) 2020-06-11
CN111312671B (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
JP5141076B2 (ja) 半導体装置
JP2007329362A (ja) パワーモジュール
US9406641B2 (en) Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof
JP5665786B2 (ja) 半導体装置
JP2007088030A (ja) 半導体装置
JP2009049272A (ja) 半導体装置およびその製造方法
TWI430717B (zh) 基板結構、半導體裝置陣列及其半導體裝置
JP2015053379A (ja) 半導体装置、及び半導体装置の製造方法
JP5519383B2 (ja) 半導体発光装置
JP6008750B2 (ja) 半導体装置
JP2008135627A (ja) 半導体装置
JP2007266150A (ja) 熱伝導性接合材、半導体パッケージ、ヒートスプレッダ、半導体チップ、及び半導体チップとヒートスプレッダとを接合する接合方法
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
WO2018070343A1 (ja) 半導体装置
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP7080161B2 (ja) 半導体装置
JP2015005571A (ja) 半導体装置
JP2009164176A (ja) 半導体発光装置
JP2009147123A (ja) 半導体装置及びその製造方法
JP2017174875A (ja) 回路基板及び半導体モジュール、回路基板の製造方法
JP5418654B2 (ja) 半導体装置
CN112335025A (zh) 半导体装置
JP6316219B2 (ja) パワー半導体モジュール
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220524

R150 Certificate of patent or registration of utility model

Ref document number: 7080161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150