JP2020068254A - 半導体装置製造方法 - Google Patents

半導体装置製造方法 Download PDF

Info

Publication number
JP2020068254A
JP2020068254A JP2018199013A JP2018199013A JP2020068254A JP 2020068254 A JP2020068254 A JP 2020068254A JP 2018199013 A JP2018199013 A JP 2018199013A JP 2018199013 A JP2018199013 A JP 2018199013A JP 2020068254 A JP2020068254 A JP 2020068254A
Authority
JP
Japan
Prior art keywords
wafer
group
forming
semiconductor device
thinned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018199013A
Other languages
English (en)
Other versions
JP7201387B2 (ja
Inventor
直子 辻
Naoko Tsuji
直子 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daicel Corp
Original Assignee
Daicel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daicel Corp filed Critical Daicel Corp
Priority to JP2018199013A priority Critical patent/JP7201387B2/ja
Priority to PCT/JP2019/041202 priority patent/WO2020085259A1/ja
Priority to KR1020217014991A priority patent/KR102615976B1/ko
Priority to CN201980070246.7A priority patent/CN112956020A/zh
Priority to US17/287,187 priority patent/US20210358884A1/en
Priority to TW108138049A priority patent/TWI801681B/zh
Publication of JP2020068254A publication Critical patent/JP2020068254A/ja
Application granted granted Critical
Publication of JP7201387B2 publication Critical patent/JP7201387B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C08L83/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J135/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a carboxyl radical, and containing at least another carboxyl radical in the molecule, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J135/08—Copolymers with vinyl ethers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0655—Polyacetal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane

Abstract

【課題】半導体素子の作り込まれたウエハの積層を経て半導体素子が多層化される半導体装置製造方法において、大きなウエハ積層数を実現しつつ効率よく半導体装置を製造するのに適した手法を提供する。【解決手段】本発明の方法では、素子形成面と裏面を有する複数のウエハを隣接ウエハ間で素子形成面と裏面とが対向する配向で含む積層構造を有するウエハ積層体を少なくとも二つ形成し、ウエハ積層体の積層方向の一端に位置する第１のウエハの素子形成面側から他端に位置する第２のウエハの素子形成面を超える位置までウエハ積層体内を延びる貫通電極を各ウエハ積層体に形成し、第２のウエハの裏面側に対する研削によって当該裏面側に貫通電極を露出させ、この露出化工程を経た二つのウエハ積層体を当該ウエハ積層体間にて貫通電極を電気的に接続しつつ積層して接合する。【選択図】図３

Description

本発明は、複数の半導体素子を含む積層構造を有する半導体装置の製造方法に関する。
近年、半導体デバイスの更なる高密度化を主な目的として、複数の半導体チップないし半導体素子がその厚さ方向に集積された立体的構造を有する半導体デバイスを製造するための技術の開発が進められている。そのような技術の一つとして、いわゆるＷＯＷ（Wafer on Wafer）プロセスが知られている。ＷＯＷプロセスでは、例えば、それぞれに複数の半導体素子が作り込まれた所定数の半導体ウエハが順次に積層されて、半導体素子がその厚さ方向に多段に配される構造が形成され、当該ウエハ積層体がダイシング工程を経て半導体デバイスへと個片化される。このようなＷＯＷプロセスについては、例えば下記の特許文献１,２に記載されている。
国際公開第２０１０／０３２７２９号 特開２０１６−１７８１６２号
ＷＯＷプロセスにおいては、異なる半導体ウエハ間の半導体素子を電気的に接続するために、いわゆる貫通電極が形成される。例えば、ウエハ積層過程において下段ウエハ上に次段のウエハが積層されるごとに、当該積層ウエハをその厚さ方向に貫通する電極が形成されて、両ウエハ間の半導体素子の電気的接続が図られる。しかしながら、このような手法によると、貫通電極を形成するための一連のステップ、例えば、積層ウエハに対する貫通開口部の形成や、その開口部の内壁面への絶縁膜の形成、開口部内への導電材料の充填、これらに伴う各種態様の洗浄処理などを、積層ウエハごとに実施する必要があり、効率的でない。
一方、製造されることとなる半導体装置の設計上の半導体素子積層数に相当する積層数のウエハ積層体を作製した後に、当該ウエハ積層体について、その厚さ方向に複数のウエハにわたって延びる開口部の形成を含む一連のステップを実施して、当該ウエハ間の半導体素子の電気的接続のための貫通電極を形成する手法も知られている。しかしながら、ウエハ積層体におけるウエハ積層数が増加するほど、当該複数のウエハにわたって延びる開口部を適切に形成するのが困難となる傾向にあり、従って、当該開口部内に貫通電極を適切に形成することが困難となる傾向にある。
本発明は、以上のような事情のもとで考え出されたものであって、その目的は、半導体素子の作り込まれたウエハの積層を経て半導体素子が多層化される半導体装置製造方法において、大きなウエハ積層数を実現しつつ効率よく半導体装置を製造するのに適した手法を提供することにある。
本発明により提供される半導体装置製造方法は、以下のようなウエハ積層体形成工程、電極形成工程、電極端部露出化工程、および多層化工程を含む。
ウエハ積層体形成工程では、少なくとも二つのウエハ積層体を形成する。各ウエハ積層体は、素子形成面およびこれとは反対の裏面をそれぞれが有する複数のウエハを、隣り合う二つのウエハにおいて一方のウエハの素子形成面と他方のウエハの裏面とが向かい合う配向で含む、積層構造を有する。ウエハ積層体の積層方向の一方の端に位置するウエハ（第１のウエハ）は、その裏面側に隣接ウエハが位置し、ウエハ積層体の積層方向の他方の端に位置するウエハ（第２のウエハ）は、その素子形成面側に隣接ウエハが位置する。ウエハの素子形成面とは、トランジスタ形成工程や配線形成工程などを経て複数の半導体素子が形成されている側の面である。ウエハ積層体間において、ウエハ積層数は同じであってもよいし異なってもよい。
電極形成工程では、各ウエハ積層体に少なくとも一つの貫通電極を形成する。貫通電極は、ウエハ積層体における上述の第１のウエハの素子形成面側から、上述の第２のウエハの素子形成面を超える位置まで、当該ウエハ積層体内を貫通して延びる。本工程は、好ましくは、ウエハ積層体において第１のウエハの素子形成面側から第２のウエハの素子形成面を超える位置まで延びる開口部を形成する工程と、当該開口部内に導電材料を充填する工程とを含む。
電極端部露出化工程では、電極形成工程を経た各ウエハ積層体における第２のウエハの裏面側に対する研削によって当該第２のウエハを薄化して当該裏面側にて貫通電極を露出させる。
多層化工程では、電極端部露出化工程を経た少なくとも二つのウエハ積層体を、当該ウエハ積層体間にて貫通電極を電気的に接続しつつ、積層して接合する。本工程では、接合対象である一方のウエハ積層体における第１のウエハの素子形成面側と、他方のウエハ積層体における第１のウエハの素子形成面側との接合が、行われてもよい（ウエハ積層体間のface-to-face接合）。本工程では、接合対象である一方のウエハ積層体における第１のウエハの素子形成面側と、他方のウエハ積層体における第２のウエハの裏面側との接合が、行われてもよい（ウエハ積層体間のface-to-back接合）。本工程では、接合対象である一方のウエハ積層体における第２のウエハの裏面側と、他方のウエハ積層体における第２のウエハの裏面側との接合が、行われてもよい（ウエハ積層体間のback-to-back接合）。
本半導体装置製造方法における上述の電極形成工程では、後の多層化工程で他のウエハ積層体と接合される各ウエハ積層体内に、それに含まれる複数のウエハにわたって延びる貫通電極が形成される。このような構成は、ウエハ積層体の形成過程でウエハごとに貫通電極を形成するための一連のステップ（即ち、一枚のウエハを貫通する開口部の形成や、その開口部の内壁面への絶縁膜の形成、開口部内への導電材料の充填、これらに伴う各種態様の洗浄処理など）の実施を回避または削減するのに適し、ＷＯＷプロセスにおいて半導体装置を効率よく製造するのに適する。
本半導体装置製造方法における上述の多層化工程では、既に貫通電極が形成されている少なくとも二つのウエハ積層体の間で貫通電極が電気的に接続されつつ当該ウエハ積層体が接合されて、ウエハが更に多層化される。このような構成は、ＷＯＷプロセスにおいて大きなウエハ積層数を実現するのに適する。
上述のように、ウエハ積層体のウエハ積層数が増加するほど、積層体厚さ方向において当該複数のウエハにわたって延びる開口部を適切に形成するのが困難となる傾向にあって当該開口部内に貫通電極を適切に形成することが困難となる傾向にある。しかしながら、本半導体装置製造方法では、製造目的の半導体装置の半導体素子積層数に相当する積層数のウエハ積層体を一括的に貫通する電極を形成する必要はない。このような本半導体装置製造方法は、一括貫通電極の形成に伴う上述の困難性を回避または抑制するのに適する。
以上のように、本半導体装置製造方法は、ウエハ積層体の増大に伴う貫通電極の形成の困難性を回避または抑制して大きなウエハ積層数を実現しつつ、効率よく半導体装置を製造するのに適するのである。
加えて、本半導体装置製造方法は、上記の電極形成工程における貫通電極形成手法として例えば特開２０１６−４８３５号公報に記載の手法を採用する場合に、各ウエハにおける半導体素子の高密度化を図るのに適する。同文献に記載の貫通電極形成手法によると、連なって貫通電極をなすこととなる、各ウエハ内に形成される部分導電部が、隣接ウエハ間では異なる断面積（ウエハ面内方向の断面積）で形成され、ウエハ積層数が増すほど部分導電部の断面積がウエハごとに不可避的に漸増する構造が生ずる。このような構造においては、ウエハ積層数が増すほど各ウエハにおける半導体素子の高密度化は図りにくくなる。しかしながら、本半導体装置製造方法では、製造目的の半導体装置の半導体素子積層数に相当する積層数のウエハ積層体を一括的に貫通する電極を形成する必要はない。このような本半導体装置製造方法は、ウエハ積層数の増大を図りつつ各ウエハにおける半導体素子の高密度化を図るのに、適するのである。
好ましい第１の態様において、ウエハ積層体形成工程は、素子形成面およびこれとは反対の裏面を有するベースウエハの素子形成面側にウエハを接合する工程と、当該ウエハに対する研削によってベースウエハ上に薄化ウエハを形成する工程と、当該薄化ウエハにおける被研削面側に半導体素子を形成する工程とを含む。このようなウエハ積層体形成工程は、ベースウエハ上の薄化ウエハの素子形成面側にウエハを接合する工程と、当該ウエハに対する研削によってベースウエハ上に薄化ウエハを形成する工程と、当該薄化ウエハにおける被研削面側に半導体素子を形成する工程とを更に含んでもよい。これら構成は、半導体素子の作り込まれた薄いウエハの積層体を形成するのに適する。
好ましい第２の態様において、ウエハ積層体形成工程は、以下のような用意工程、薄化工程、接合工程、および取外し工程を含む。
用意工程では、補強ウエハを用意する。補強ウエハは、素子形成面およびこれとは反対の裏面を有するウエハと、支持基板と、ウエハの素子形成面側および支持基板の間の仮接着剤層とを含む積層構造を有する。仮接着剤層は、支持基板とウエハの間の仮接着状態を実現するためのものである。
薄化工程では、このような補強ウエハにおけるウエハをその裏面側から研削して薄化する。これにより、支持基板に支持された状態において薄化ウエハが形成される。
接合工程では、素子形成面およびこれとは反対の裏面を有するベースウエハの素子形成面側と、補強ウエハの上述の薄化ウエハの裏面側とを、接着剤を介して接合する。本接合工程は、好ましくは、仮接着剤層中の重合体の軟化点より低い温度で接着剤を硬化させる硬化処理を含む。このような接合工程では、例えば、接合対象面（ベースウエハの素子形成面，薄化ウエハの裏面）の一方または両方に接着剤が塗布され、当該接着剤を介して接合対象面が貼り合わされ、その貼合わせ後に当該接着剤が硬化される。また、接合工程では、接着剤の塗布の前に、前記の接合対象面の一方または両方にシランカップリング剤処理が施されてもよい。
取外し工程では、上述の接合工程を経た補強ウエハにおける支持基板と薄化ウエハの間の仮接着剤層による仮接着状態を解除して、支持基板の取り外しを行う。本取外し工程は、好ましくは、仮接着剤層中の重合体の軟化点より高い温度で仮接着剤層を軟化させる軟化処理を含む。
以上のような用意工程、薄化工程、接合工程、および取外し工程を含むウエハ積層体形成工程は、半導体素子の作り込まれた薄いウエハの積層体を形成するのに適する。
好ましい第２の態様において、ウエハ積層体形成工程は、少なくとも一つの追加の補強ウエハを用意する工程と、追加の補強ウエハごとの薄化工程と、追加の補強ウエハごとの追加の接合工程と、追加の接合工程後の取外し工程とを更に含んでもよい。追加の補強ウエハは、素子形成面およびこれとは反対の裏面を有するウエハと、支持基板と、ウエハの素子形成面側および支持基板の間の仮接着剤層とを含む積層構造を有する。追加の補強ウエハごとの薄化工程では、このような追加の補強ウエハにおけるウエハをその裏面側から研削して薄化ウエハを形成する。追加の補強ウエハごとの追加の接合工程では、追加の補強ウエハにおける薄化ウエハの裏面側を、ベースウエハ上の薄化ウエハの素子形成面側に、接着剤を介して接合する。ベースウエハ上の薄化ウエハとは、上述の接合工程においてベースウエハと接合された薄化ウエハ、または、先行する追加の接合工程において薄化ウエハ上に追加的に積層された薄化ウエハである。本工程は、好ましくは、仮接着剤層中の重合体の軟化点より低い温度で接着剤を硬化させる硬化処理を含む。このような追加の接合工程では、例えば、接合対象面（一方の薄化ウエハの素子形成面，他方の薄化ウエハの裏面）の一方または両方に接着剤が塗布され、当該接着剤を介して接合対象面が貼り合わされ、その貼合わせ後に当該接着剤が硬化される。また、追加の接合工程では、接着剤の塗布の前に、前記の接合対象面の一方または両方にシランカップリング剤処理が施されてもよい。そして、追加の接合工程後の取外し工程では、追加の補強ウエハにおける支持基板と薄化ウエハの間の仮接着剤層による仮接着状態を解除して、支持基板の取り外しを行う。本工程は、好ましくは、仮接着剤層中の重合体の軟化点より高い温度で仮接着剤層を軟化させる軟化処理を含む。半導体素子の作り込まれた薄いウエハを更に多層化するのに適する。
補強ウエハ内の上記の仮接着剤層を形成するための仮接着剤は、好ましくは、多価ビニルエーテル化合物と、そのビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうる化合物と、熱可塑性樹脂とを含有する。このような構成の仮接着剤は、支持基板とウエハの間に固化形成される仮接着剤層の形態において、当該ウエハに対する薄化工程での研削等に耐えうる高い接着力を確保しつつ、１２０℃程度以上、例えば１３０〜２５０℃の比較的に高い軟化温度を実現するのに適する。
接合工程で使用される上記の接着剤は、好ましくは、重合性官能基を有するポリオルガノシルセスキオキサン（即ち、重合性基含有ポリオルガノシルセスキオキサン）を含有する。重合性基含有ポリオルガノシルセスキオキサンは、例えば３０〜２００℃程度の比較的に低い重合温度ないし硬化温度を実現するのに適するとともに、硬化後において高い耐熱性を実現するのに適する。したがって、重合性基含有ポリオルガノシルセスキオキサン含有接着剤によるウエハ間接着剤接合は、ウエハ間に形成される接着剤層において高い耐熱性を実現するとともに、接着剤層形成のための硬化温度の低下を図って被着体たるウエハ内の素子へのダメージを抑制するのに適する。
本半導体装置製造方法におけるウエハ積層体形成工程の第２の好ましい態様においては、仮接着剤層形成用の仮接着剤とウエハ間接合用の接着剤とにつき共に上述の好ましい構成が採用される場合、次のような複合的で機能的な構成を実現することができる。接合工程に供される補強ウエハ内の仮接着剤層が上述のように比較的高い軟化温度を実現するのに適し、且つ、同工程で使用される接着剤（重合性基含有ポリオルガノシルセスキオキサン含有接着剤）が上述のように比較的低い硬化温度と硬化後の高耐熱性とを実現するのに適するという、構成である。このような複合的な機能的構成は、接合工程の実施とその後の取外し工程の実施とを両立させるのに適する。すなわち、当該構成は、接合工程を比較的低温の条件で実施して、補強ウエハにおける支持基板と薄化ウエハの仮接着状態を維持しつつベースウエハに対する当該薄化ウエハの良好な接着剤接合を実現するのに適するとともに、その後の取外し工程を比較的高温の条件で実施して、ベースウエハと薄化ウエハの間の接着剤接合を維持しつつ仮接着剤層を軟化させて薄化ウエハからの支持基板の取り外しを実施するのに適する。薄化ウエハからの支持基板の取り外しにあたって仮接着剤層の軟化を経て当該仮接着剤層による仮接着状態を解除するという構成は、薄化ウエハに対して局所的に強い応力が作用するのを回避または抑制して当該ウエハの破損を回避するのに適する。ウエハ積層体形成工程の第２の好ましい態様における上記複合的構成は、ウエハ積層体の形成にあたり、ウエハ破損を回避しつつ接着剤接合を介して薄いウエハを多層化するのに適するのである。
本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 貫通電極形成工程の一例を表す。 ウエハ積層体形成工程の一例を表す。 図１４の後に続く工程を表す。
図１から図１２は、本発明の一の実施形態に係る半導体装置製造方法を表す。この製造方法は、半導体素子がその厚さ方向に集積された立体的構造を有する半導体装置を製造するための方法であり、図１から図１２は製造過程を部分断面図で表すものである。
本半導体装置製造方法においては、まず、図１（ａ）に示すような補強ウエハ１Ｒが用意される（用意工程）。補強ウエハ１Ｒは、ウエハ１と、支持基板Ｓと、これらの間の仮接着剤層２とを含む積層構造を有する。
ウエハ１は、半導体素子が作り込まれ得る半導体ウエハ本体を有するウエハであり、素子形成面１ａおよびこれとは反対の裏面１ｂを有する。本実施形態において、ウエハの素子形成面とは、ウエハにおいてトランジスタ形成工程や配線形成工程などを経て複数の半導体素子（図示略）が形成されている側の面である。ウエハ１の各半導体素子は、露出する電極パッドを含む例えば多層配線構造部を表面に有する。或いは、ウエハ１は、素子形成面１ａの側に各種の半導体素子が既に作り込まれたものであって、当該半導体素子に必要な配線構造が素子形成面１ａ上に後に形成されるものであってもよい。ウエハ１の半導体ウエハ本体をなすための構成材料としては、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化ケイ素（ＳｉＣ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、およびインジウムリン（ＩｎＰ）が挙げられる。このようなウエハ１の厚さは、後述の研削工程における研削時間の短縮化の観点からは、好ましくは１０００μｍ以下、より好ましくは９００μｍ以下、より好ましくは８００μｍ以下である。また、ウエハ１の厚さは例えば５００μｍ以上である。
補強ウエハ１Ｒにおける支持基板Ｓは、後記の薄化工程を経て薄くなるウエハ１を補強するためのものである。支持基板Ｓとしては、例えば、シリコンウエハやガラスウエハが挙げられる。支持基板Ｓの厚さは、補強要素としての機能を確保するという観点からは、好ましくは３００μｍ以上、より好ましくは５００μｍ以上、より好ましくは７００μｍ以上である。また、支持基板Ｓの厚さは例えば８００μｍ以下である。このような支持基板Ｓは、ウエハ１の素子形成面１ａの側に仮接着剤層２を介して接合されている。
仮接着剤層２は、ウエハ１と支持基板Ｓとの間の、事後的に解除可能な仮接着状態を実現するためのものである。このような仮接着剤層２を形成するための仮接着剤は、本実施形態では、多価ビニルエーテル化合物（Ａ）と、そのビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうる化合物（Ｂ）と、熱可塑性樹脂（Ｃ）とを少なくとも含有する。仮接着剤中のこれら成分については、具体的には後述するとおりである。仮接着剤層２形成用の仮接着剤としては、このような仮接着剤に代えて、シリコーン系粘着剤、アクリル系粘着剤、または、ワックスタイプの接着剤を採用してもよい。
このような構成の補強ウエハ１Ｒは、例えば次のような工程を経て、作製することができる。まず、図２（ａ）に示すように、支持基板Ｓ上に仮接着剤層２を形成する。具体的には、仮接着剤層２形成用の仮接着剤を支持基板Ｓ上に例えばスピンコーティングによって塗布して仮接着剤塗膜を形成し、加熱によって当該塗膜を乾燥させて、仮接着剤層２を形成することができる。当該加熱の温度は、例えば１００〜３００℃であり、一定であってもよいし、段階的に変化させてもよい。当該加熱の時間は例えば３０秒〜３０分間である。次に、図２（ｂ）および図２（ｃ）に示すように、支持基板Ｓとウエハ１とを仮接着剤層２を介して接合する。ウエハ１は、上述のように、素子形成面１ａおよびこれとは反対の裏面１ｂを有する。本工程では、例えば、支持基板Ｓとウエハ１とを仮接着剤層２を介して加圧しつつ貼り合わせた後、加熱を経て、高温域に軟化点を有する重合体を形成して仮接着剤層２を固化させ、これら支持基板Ｓとウエハ１とを仮接着剤層２によって接着させる。貼り合わせにおいて、加圧力は例えば３００〜５０００ｇ／ｃｍ2であり、温度は例えば３０〜２００℃である。また、仮接着剤層２による接着において、加熱温度は、例えば１００〜３００℃であって好ましくは１００〜２５０℃であり、加熱時間は、例えば３０秒〜３０分間であって好ましくは３〜１２分間である。加熱温度は、一定であってもよいし、段階的に変化させてもよい。以上のようにして、ウエハ１と、支持基板Ｓと、これらの間の仮接着剤層２とを含む積層構造の補強ウエハ１Ｒを作製することができる。
仮接着剤中の上述の多価ビニルエーテル化合物（Ａ）は、分子内に二つ以上のビニルエーテル基を有する化合物であり、例えば下記の式（ａ）で表される。
Figure 2020068254
式（ａ）中、Ｚ1は、飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、芳香族炭化水素、複素環式化合物、またはこれらが単結合もしくは連結基を介して結合した結合体、の構造式からｎ1個の水素原子を除去した基を表す。また、式（ａ）中、ｎ1は、２以上の整数を表し、例えば２〜５の整数、好ましくは２〜３の整数である。
前記飽和もしくは不飽和脂肪族炭化水素の構造式からｎ1個の水素原子を除去した基のうち、飽和もしくは不飽和脂肪族炭化水素の構造式から２個の水素原子を除去した基としては、例えば、メチレン基、エチレン基、プロピレン基、トリメチレン基、テトラメチレン基、ペンタメチレン基、ヘキサメチレン基、オクタメチレン基、デカメチレン基、およびドデカメチレン基など直鎖状または分岐鎖状のアルキレン基、並びに、ビニレン基、１-プロペニレン基、および３-メチル-２-ブテニレン基など直鎖状または分岐鎖状のアルケニレン基を挙げることができる。前記のアルキレン基の炭素数は、例えば１〜２０であり、好ましくは１〜１０である。前記のアルケニレン基の炭素数は、例えば２〜２０であり、好ましくは２〜１０である。飽和もしくは不飽和脂肪族炭化水素の構造式から３個以上の水素原子を除去した基としては、例えば、これら例示の基の構造式から更に１個以上の水素原子を除去した基を挙げることができる。
前記飽和もしくは不飽和脂環式炭化水素の構造式からｎ1個の水素原子を除去した基のうち、飽和もしくは不飽和脂環式炭化水素の構造式から２個の水素原子を除去した基としては、例えば、１,２-シクロペンチレン基、１,３-シクロペンチレン基、１,２-シクロへキシレン基、１,３-シクロへキシレン基、および１,４-シクロへキシレン基など３〜１５員環のシクロアルキレン基、シクロペンテニレン基およびシクロヘキセニレン基など３〜１５員環のシクロアルケニレン基、シクロペンチリデン基およびシクロヘキシリデン基など３〜１５員環のシクロアルキリデン基、並びに、アダマンタンジイル基、ノルボルナンジイル基、ノルボルネンジイル基、イソボルナンジイル基、トリシクロデカンジイル基、トリシクロウンデカンジイル基、およびテトラシクロドデカンジイル基など４〜１５員環の２価の橋かけ環式炭化水素基を挙げることができる。飽和もしくは不飽和脂環式炭化水素の構造式から３個以上の水素原子を除去した基としては、例えば、これら例示の基の構造式から更に１個以上の水素原子を除去した基を挙げることができる。
前記芳香族炭化水素としては、例えば、ベンゼン、ナフタレン、およびアントラセンを挙げることができる。
前記複素環式化合物には、芳香族性複素環式化合物および非芳香族性複素環式化合物が含まれる。このような複素環式化合物としては、例えば、ヘテロ原子として酸素原子を含む複素環式化合物（例えば、フラン、テトラヒドロフラン、オキサゾール、イソオキサゾール、およびγ-ブチロラクトンなど５員環、４-オキソ-４Ｈ-ピラン、テトラヒドロピラン、およびモルホリンなど６員環、ベンゾフラン、イソベンゾフラン、４-オキソ-４Ｈ-クロメン、クロマン、およびイソクロマンなど縮合環、並びに、３-オキサトリシクロ[４.３.１.１4,8]ウンデカン-２-オンおよび３-オキサトリシクロ[４.２.１.０4,8]ノナン-２-オンなど橋かけ環）、ヘテロ原子としてイオウ原子を含む複素環式化合物（例えば、チオフェン、チアゾール、イソチアゾール、およびチアジアゾールなど５員環、４-オキソ-４Ｈ-チオピランなど６員環、並びに、ベンゾチオフェンなど縮合環）、並びに、ヘテロ原子として窒素原子を含む複素環式化合物（例えば、ピロール、ピロリジン、ピラゾール、イミダゾール、およびトリアゾールなど５員環、ピリジン、ピリダジン、ピリミジン、ピラジン、ピペリジン、およびピペラジン環など６員環、並びに、インドール、インドリン、キノリン、アクリジン、ナフチリジン、キナゾリン、およびプリンなど縮合環）を挙げることができる。
前記連結基としては、例えば、２〜４価の炭化水素基、カルボニル基（−ＣＯ−）、エーテル結合（−Ｏ−）、スルフィド結合（−Ｓ−）、エステル結合（−ＣＯＯ−）、アミド結合（−ＣＯＮＨ−）、カーボネート結合（−ＯＣＯＯ−）、ウレタン結合（−ＮＨＣＯＯ−）、−ＮＲ−結合（Ｒは水素原子、アルキル基、またはアシル基を表す）、および、これらが複数個連結した基を挙げることができる。前記２〜４価の炭化水素基のうち、２価の炭化水素基としては、例えば、メチレン基、メチルメチレン基、ジメチルメチレン基、エチレン基、プロピレン基、およびトリメチレン基など直鎖状または分岐鎖状の炭素数１〜１０のアルキレン基、並びに、１,２-シクロペンチレン基、１,３-シクロペンチレン基、シクロペンチリデン基、１,２-シクロへキシレン基、１,３-シクロへキシレン基、１,４-シクロへキシレン基、およびシクロヘキシリデン基など炭素数４〜１５の脂環式炭化水素基（特にシクロアルキレン基）を挙げることができる。３価の炭化水素基としては、例えば、前記２価の炭化水素基の構造式から更に１個の水素原子を除去した基を挙げることができる。４価の炭化水素基としては、例えば、前記２価の炭化水素基の構造式から更に２個の水素原子を除去した基を挙げることができる。
Ｚ1は、置換基を一種類または二種類以上有していてもよい。当該置換基としては、例えば、アルキル基、シクロアルキル基、アルケニル基、シクロアルケニル基、アリール基、ヒドロキシ基、カルボキシ基、ニトロ基、アミノ基、メルカプト基、ハロゲン原子、ハロゲン原子で置換されたＣ2-10炭化水素基、ヘテロ原子（酸素や硫黄等）を含む官能基を含む炭化水素基、および、これらが２以上結合した基を、挙げることができる。アルキル基としては、例えば、メチル基やエチル基などＣ1-4アルキル基が挙げられる。シクロアルキル基としては、例えばＣ3-10シクロアルキル基が挙げられる。アルケニル基としては、例えば、ビニル基などＣ2-10アルケニル基が挙げられる。シクロアルケニル基としては、例えばＣ3-10シクロアルケニル基が挙げられる。アリール基としては、例えば、フェニル基やナフチル基などＣ6-15アリール基が挙げられる。ヘテロ原子含有官能基を含む炭化水素基としては、例えば、Ｃ1-4アルコキシ基およびＣ2-6アシルオキシ基が挙げられる。
多価ビニルエーテル化合物（Ａ）の具体例としては、例えば、１,４-ブタンジオールジビニルエーテル、ジエチレングリコールジビニルエーテル、およびトリエチレングリコールジビニルエーテル、並びに、下記の式（ａ−１）〜（ａ−２１）で表される化合物を、挙げることができる。
Figure 2020068254
Figure 2020068254
多価ビニルエーテル化合物（Ａ）における上記Ｚ1は、上述の仮接着剤において高軟化点を有する重合体を形成するという観点から、好ましくは、飽和もしくは不飽和脂肪族炭化水素、または複数の当該炭化水素が連結基を介して結合した結合体、の構造式からｎ1個の水素原子を除去した基であり、より好ましくは、飽和脂肪族炭化水素、または複数の当該炭化水素が連結基を介して結合した結合体、の構造式からｎ1個の水素原子を除去した基であり、より好ましくは、炭素数１〜２０の直鎖状アルキレン基、炭素数２〜２０の分岐鎖状アルキレン基、または、複数の当該アルキレン基が連結基を介して結合した結合体の構造式からｎ1個の水素原子を除去した基である。
多価ビニルエーテル化合物（Ａ）としては、１,４-ブタンジオールジビニルエーテル、ジエチレングリコールジビニルエーテル、およびトリエチレングリコールジビニルエーテルからなる群より選択される少なくとも一種の化合物が最も好ましい。
仮接着剤中の化合物（Ｂ）は、上述のように、多価ビニルエーテル化合物（Ａ）のビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうるものであって、例えば、下記の式（ｂ）で表される構成単位（繰り返し単位）を２以上有する化合物である。
Figure 2020068254
式（ｂ）中、Ｘはヒドロキシ基またはカルボキシ基を表す。ｎ2個のＸは、互いに同一であってもよいし、互いに異なってもよい。
式（ｂ）中、ｎ2は１以上の整数を表す。上述の仮接着剤の調製にあたっての入手の容易さや溶剤への溶解のしやすさの観点、および、仮接着剤において高軟化点を有する重合体を形成するという観点から、ｎ2は、好ましくは１〜３の整数であり、より好ましくは１〜２の整数である。
化合物（Ｂ）における上記式（ｂ）で表される構成単位（繰り返し単位）の数は、２以上であり、上述の仮接着剤において高軟化点の重合体を形成するという観点から、好ましくは２〜４０の整数、より好ましくは１０〜３０の整数である。
式（ｂ）中、Ｚ2は、飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、芳香族炭化水素、複素環式化合物、またはこれらが単結合もしくは連結基を介して結合した結合体、の構造式から（ｎ2＋２）個の水素原子を除去した基を表し、前記飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、芳香族炭化水素、複素環式化合物、またはこれらが単結合もしくは連結基を介して結合した結合体の構造式としては、上記Ｚ1における例と同様の例を挙げることができる。
化合物（Ｂ）は、好ましくは、スチレン系ポリマー、(メタ)アクリル系ポリマー、ポリビニルアルコール、ノボラック樹脂、およびレゾール樹脂であり、より好ましくは、下記式（ｂ−１）〜（ｂ−６）からなる群より選択される少なくとも一種の構成単位（繰り返し単位）を２以上有する化合物である。
Figure 2020068254
化合物（Ｂ）として式（ｂ）中のＸがヒドロキシ基である化合物を採用する場合、化合物（Ｂ）全量における式（ｂ）で表される構成単位の割合は、好ましくは３０質量％以上、より好ましくは５０質量％以上、より好ましくは６０質量％以上である。また、化合物（Ｂ）全量における式（ｂ）で表される構成単位の割合は、好ましくは３０モル％以上、より好ましくは５０モル％以上である。
化合物（Ｂ）として式（ｂ）中のＸがカルボキシ基である化合物を採用する場合、化合物（Ｂ）全量における式（ｂ）で表される構成単位の割合は、好ましくは１質量％以上、より好ましくは５質量％以上、より好ましくは１０質量％以上である。
式（ｂ）で表される構成単位の割合が上記範囲内にあることは、化合物（Ｂ）において充分な架橋点間距離や充分な数の架橋点を確保するうえで好適であり、従って、上述の仮接着剤において当該化合物（Ｂ）と上述の多価ビニルエーテル化合物（Ａ）との重合によって得られる重合体について重量平均分子量および高軟化点を確保するうえで好適であり、ひいては、当該仮接着剤から形成される仮接着剤層２において高温環境下での高い接着保持性を確保するうえで好適である。
化合物（Ｂ）は、式（ｂ）で表される構成単位のみを有する単独重合体であってもよいし、式（ｂ）で表される構成単位と他の構成単位とを有する共重合体であってもよい。化合物（Ｂ）が共重合体である場合、ブロック共重合体、グラフト共重合体、およびランダム共重合体のいずれであってもよい。
化合物（Ｂ）における上記他の構成単位は、ヒドロキシ基もカルボキシ基も有さない重合性単量体由来の構成単位であり、当該重合性単量体としては、例えば、オレフィン、芳香族ビニル化合物、不飽和カルボン酸エステル、カルボン酸ビニルエステル、および不飽和ジカルボン酸ジエステルが挙げられる。オレフィンとしては、例えば、エチレン、プロピレン、および１-ブテンなど鎖状オレフィン（特にＣ2-12アルケン）、並びに、シクロペンテン、シクロヘキセン、シクロヘプテン、ノルボルネン、５-メチル-２-ノルボルネン、およびテトラシクロドデセンなど環状オレフィン（特にＣ3-10シクロアルケン）が挙げられる。芳香族ビニル化合物としえては、例えば、スチレン、ビニルトルエン、α-メチルスチレン、１-プロペニルベンゼン、１-ビニルナフタレン、２-ビニルナフタレン、３-ビニルピリジン、３-ビニルフラン、３-ビニルチオフェン、３-ビニルキノリン、インデン、メチルインデン、エチルインデン、およびジメチルインデンなどＣ6-14芳香族ビニル化合物が挙げられる。不飽和カルボン酸エステルとしては、例えば、(メタ)アクリル酸エチル、(メタ)アクリル酸ブチル、(メタ)アクリル酸イソブチル、(メタ)アクリル酸２-エチルへキシル、およびジシクロペンタニル(メタ)アクリレートなど不飽和カルボン酸（例えば(メタ)アクリル酸）とアルコール（Ｒ”−ＯＨ）とを反応させて得られるエステルが挙げられる（前記Ｒ”は、飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、芳香族炭化水素、複素環式化合物、またはこれらが単結合もしくは連結基を介して結合した結合体、の構造式から１個の水素原子を除去した基を表す。Ｒ”としては、例えば、上記式（ａ）中のＺ1について挙げた２価の基に対応する１価の基を挙げることができる）。カルボン酸ビニルエステルとしては、例えば、酢酸ビニル、プロピオン酸ビニル、カプリル酸ビニル、およびカプロン酸ビニルなどＣ1-16脂肪酸ビニルエステルが挙げられる。不飽和ジカルボン酸ジエステルとしては、例えば、マレイン酸ジエチル、マレイン酸ジブチル、マレイン酸ジオクチル、およびマレイン酸２-エチルへキシルなどマレイン酸ジＣ1-10アルキルエステル、並びに、これらに対応するフマル酸ジエステルを挙げることができる。これらは一種類を単独で、または二種類以上を組み合わせて使用することができる。
共重合体である場合の化合物（Ｂ）としては、上記式（ｂ）で表される構成単位と、鎖状オレフィン、環状オレフィン、芳香族ビニル化合物、不飽和カルボン酸エステル、カルボン酸ビニルエステル、および不飽和ジカルボン酸ジエステルからなる群より選択される少なくとも一種の重合性単量体由来の構成単位と、を含む化合物が好ましい。
化合物（Ｂ）の軟化点（Ｔ1）は、例えば５０℃以上であり、好ましくは８０℃以上、より好ましくは１００℃以上である。このような構成は、当該化合物（Ｂ）と上述の多価ビニルエーテル化合物（Ａ）との重合によって得られる重合体について高い軟化点を実現するうえで好適である。また、上述の仮接着剤において適度な流動性を確保して良好な塗布性を実現するという観点からは、Ｔ1は、例えば２５０℃以下、好ましくは２００℃以下、より好ましくは１５０℃以下である。
Ｔ1は、例えば、化合物（Ｂ）の重量平均分子量（ＧＰＣ法によるポリスチレン換算値）をコントロールすることによって調整することができる。化合物（Ｂ）の重量平均分子量は、例えば１５００以上、好ましくは１８００〜１００００、より好ましくは２０００〜５０００である。
仮接着剤中の上述の熱可塑性樹脂（Ｃ）としては、熱可塑性を有して、接着剤組成物に配合される場合に接着剤組成物に柔軟性を付与することができる化合物であればよい。そのような熱可塑性樹脂（Ｃ）としては、例えば、ポリビニルアセタール系樹脂、ポリエステル系樹脂、ポリウレタン系樹脂、ポリアミド系樹脂、ポリ(チオ)エーテル系樹脂、ポリカーボネート系樹脂、ポリスルホン系樹脂、およびポリイミド系樹脂など重縮合系樹脂、ポリオレフィン系樹脂、(メタ)アクリル系樹脂、スチレン系樹脂、およびビニル系樹脂などビニル重合系樹脂、並びに、セルロース誘導体など天然物由来樹脂を挙げることができる。これらは一種類を単独で、または二種類以上を組み合わせて使用することができる。このような熱可塑性樹脂（Ｃ）を上述の仮接着剤が含有するという構成は、形成される仮接着剤層２において、柔軟性や可撓性を付与するうえで好適であり、急激に温度が変化する環境下でも自然剥離やクラックの発生を防止するうえで好適であり、優れた接着性を確保するうえで好適である。
仮接着剤中の熱可塑性樹脂（Ｃ）は、好ましくは、ポリビニルアセタール系樹脂、ポリエステル系樹脂、ポリウレタン系樹脂、およびポリアミド系樹脂からなる群より選択される少なくとも一種である。仮接着剤ないし仮接着剤層２において、柔軟性を付与しやすいという観点や、ウエハなど被着体に対する化学的相互作用が減弱して、剥離後の被着体に糊残りが生じる場合であってもその糊残渣を除去しやすいという観点からは、仮接着剤は熱可塑性樹脂（Ｃ）としてポリエステル系樹脂を含有するのが好ましい。また、仮接着剤ないし仮接着剤層２において、柔軟性を付与しやすいという観点や、被着体上の糊残渣を除去しやすいという前記観点に加えて、被着体に対する高い密着性を確保するという観点からは、仮接着剤は熱可塑性樹脂（Ｃ）としてポリエステル系樹脂とポリビニルアセタール系樹脂とを共に含有するのが好ましい。
前記ポリビニルアセタール系樹脂としては、ポリビニルアルコールにアルデヒド（ＲＣＨＯ）を反応させて得られる、下記式で表される構成単位を少なくとも有する樹脂を挙げることができる。アルデヒド（ＲＣＨＯ）としては、例えば、その構造式中のＲ（下記式中のＲも同じ）が水素原子、直鎖状Ｃ1-5アルキル基、分岐鎖状Ｃ2-5アルキル基、またはＣ6-10アリール基である化合物が挙げられ、具体的には、例えばホルムアルデヒド、ブチルアルデヒド、およびベンズアルデヒドが挙げられる。このようなポリビニルアセタール系樹脂は、下記式で表される構成単位以外にも他の構成単位を有していてもよい。すなわち、当該ポリビニルアセタール系樹脂にはホモポリマーおよびコポリマーが含まれる。このようなポリビニルアセタール系樹脂としては、具体的には、ポリビニルホルマールおよびポリビニルブチラールを挙げることができ、例えば、商品名「エスレック ＫＳ−１」「エスレック ＫＳ−１０」（いずれも積水化学工業株式会社製）の市販品を使用することができる。
Figure 2020068254
前記ポリエステル系樹脂としては、例えば、ジオール成分とジカルボン酸成分との重縮合により得られるポリエステルが挙げられる。ジオール成分としては、例えば、エチレングリコールなど脂肪族Ｃ2-12ジオール、ジエチレングリコールなどポリオキシＣ2-4アルキレングリコール、シクロヘキサンジメタノールなど脂環式Ｃ5-15ジオール、および、ビスフェノールＡなど芳香族Ｃ6-20ジオールが挙げられる。ジカルボン酸成分としては、例えば、テレフタル酸など芳香族Ｃ8-20ジカルボン酸、アジピン酸など脂肪族Ｃ2-40ジカルボン酸、および、シクロヘキサンジカルボン酸など脂環式Ｃ8-15ジカルボン酸が挙げられる。前記ポリエステル系樹脂としては、オキシカルボン酸の重縮合により得られるポリエステルも挙げられる。そのオキシカルボン酸としては、例えば、乳酸など脂肪族Ｃ2-6オキシカルボン酸、および、ヒドロキシ安息香酸など芳香族Ｃ7-19オキシカルボン酸が挙げられる。前記ポリエステル系樹脂としては、ラクトンの開環重合により得られるポリエステルも挙げられる。そのラクトンとしては、例えば、ε-カプロラクトン、δ-バレロラクトン、およびγ-ブチロラクトンなどＣ4-12ラクトンが挙げられる。前記ポリエステル系樹脂としては、ポリエステルジオールとジイソシアネートとの反応により得られるウレタン結合を含むポリエステルも挙げられる。ポリエステル系樹脂にはホモポリエステルおよびコポリエステルが含まれるものとする。また、ポリエステル系樹脂としては、例えば、商品名「プラクセル Ｈ１Ｐ」（株式会社ダイセル製）の市販品を使用することができる。
前記ポリウレタン系樹脂としては、例えば、ジイソシアネート類とポリオール類と必要に応じて用いられる鎖伸長剤との反応により得られる樹脂を挙げることができる。ジイソシアネート類としては、ヘキサメチレンジイソシアネートなど脂肪族ジイソシアネート類、イソホロンジイソシアネートなど脂環式ジイソシアネート類、および、トリレンジイソシアネートなど芳香族ジイソシアネート類が挙げられる。ポリオール類としては、ポリエステルジオール、ポリエーテルジオール、およびポリカーボネートジオールが挙げられる。鎖伸長剤としては、エチレングリコールなどＣ2-10アルキレンジオール、エチレンジアミンなど脂肪族ジアミン類、イソホロンジアミンなど脂環式ジアミン類、および、フェニレンジアミンなど芳香族ジアミン類が挙げられる。
前記ポリアミド系樹脂としては、例えば、ジアミン成分とジカルボン酸成分との重縮合により得られるポリアミド、アミノカルボン酸の重縮合により得られるポリアミド、ラクタムの開環重合により得られるポリアミド、および、ジアミン成分とジカルボン酸成分とジオール成分との重縮合により得られるポリエステルアミドを挙げることができる。前記ジアミン成分としては、例えば、ヘキサメチレンジアミンなどＣ4-10アルキレンジアミンが挙げられる。前記ジカルボン酸成分としては、例えば、アジピン酸などＣ4-20アルキレンジカルボン酸が挙げられる。アミノカルボン酸としては、例えば、ω-アミノウンデカン酸などＣ4-20アミノカルボン酸が挙げられる。前記ラクタムとしては、例えば、ω-ラウロラクタムなどＣ4-20ラクタムが挙げられる。前記ジオール成分としては、例えば、エチレングリコールなどＣ2-12アルキレンジオールが挙げられる。また、ポリアミド系樹脂にはホモポリアミドおよびコポリアミドが含まれるものとする。
熱可塑性樹脂（Ｃ）の軟化点（Ｔ2）は、本発明に係る半導体装置製造方法において熱可塑性樹脂（Ｃ）含有の仮接着剤と組み合わせて使用される後述の永久接着剤の熱硬化温度より１０℃以上高いことが好ましい。当該永久接着剤の熱硬化温度とＴ2との差は、例えば１０〜４０℃であり、好ましくは２０〜３０℃である。
Ｔ2は、例えば、熱可塑性樹脂（Ｃ）の重量平均分子量（Ｍｗ：ＧＰＣ法によるポリスチレン換算値）をコントロールすることによって調整することができる。熱可塑性樹脂（Ｃ）の重量平均分子量は、例えば１５００〜１０００００であり、好ましくは２０００〜８００００、より好ましくは３０００〜５００００、より好ましくは１００００〜４５０００、より好ましくは１５０００〜３５０００である。
以上のような多価ビニルエーテル化合物（Ａ）、化合物（Ｂ）、および熱可塑性樹脂（Ｃ）を少なくとも含有する仮接着剤において、多価ビニルエーテル化合物（Ａ）と化合物（Ｂ）の重合体の軟化点（Ｔ3）は、本発明に係る半導体装置製造方法において当該仮接着剤と組み合わせて使用される後述の永久接着剤の熱硬化温度より１０℃以上高いことが好ましい。当該永久接着剤の熱硬化温度とＴ3との差は、例えば１０〜４０℃であり、好ましくは２０〜３０℃である。
後述の永久接着剤の熱硬化温度が例えば１２０℃である場合、仮接着剤における多価ビニルエーテル化合物（Ａ）の含有量は、仮接着剤中の化合物（Ｂ）におけるヒドロキシ基およびカルボキシ基の総量１モルに対して、多価ビニルエーテル化合物（Ａ）におけるビニルエーテル基が例えば０.０１〜１０モルとなる量であり、好ましくは０.０５〜５モル、より好ましくは０.０７〜１モル、より好ましくは０.０８〜０.５となる量である。
仮接着剤における熱可塑性樹脂（Ｃ）の含有量は、仮接着剤中の化合物（Ｂ）１質量部に対して例えば０.１〜３質量部であり、好ましくは０.２〜２質量部、より好ましくは０.３〜１質量部である。
仮接着剤における多価ビニルエーテル化合物（Ａ）と化合物（Ｂ）と熱可塑性樹脂（Ｃ）の合計含有量は、当該仮接着剤の不揮発分全量の例えば７０〜９９.９質量％であり、好ましくは８０〜９９質量％、より好ましくは８５〜９５質量％、より好ましくは８５〜９０質量％である。
仮接着剤は、重合促進剤を更に含有していてもよい。その重合促進剤としては、例えば、下記式（ｄ）で表される１価のカルボン酸、および、下記式（ｅ）で表される１価のアルコールを挙げることができる。これらは一種類を単独で、または二種類以上を組み合わせて使用することができる。仮接着剤が重合促進剤を含有するという構成は、多価ビニルエーテル化合物（Ａ）および化合物（Ｂ）の重合反応を促進するうえで好適であり、重合促進剤を含有しない接着剤を使用する場合と比べて、重合時の加熱温度を低下させても、同等の軟化点またはより高い軟化点を有する重合体を形成するうえで好適であり、従って仮接着剤層２において高温環境下（例えば１６０〜１８０℃程度）での接着性を確保するうえで好適である。
Ｚ3−ＣＯＯＨ （ｄ）
（式中、Ｚ3はカルボキシ基以外の置換基を有していてもよい、飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、および芳香族炭化水素からなる群より選択される一種、の構造式から１個の水素原子を除去した基を表す）
Ｚ4−ＯＨ （ｅ）
（式中、Ｚ4はヒドロキシ基以外の置換基を有していてもよい芳香族炭化水素の構造式から１個の水素原子を除去した基を表す）
上記式（ｄ）中のＺ3における飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、および芳香族炭化水素としては、上記式（ａ）中のＺ1について挙げた飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、および芳香族炭化水素を挙げることができる。Ｚ3が有していてもよい置換基としては、Ｚ1が有していてもよい置換基の例からカルボキシ基を除いた例を挙げることができる。また、上記式（ｅ）中のＺ4における芳香族炭化水素としては、上記式（ａ）中のＺ1について挙げた芳香族炭化水素を挙げることができる。Ｚ4が有していてもよい置換基としては、Ｚ1が有していてもよい置換基の例からヒドロキシ基を除いた例を挙げることができる。
仮接着剤中に重合促進剤が含まれる場合のその重合促進剤のｐＫａ（酸解離定数）は、好ましくは３〜８、より好ましくは４〜６である。このような構成は、仮接着剤において意図せず重合が進行して粘度が増加すること等を抑制して保存安定性を確保するとともに、当該仮接着剤からの仮接着剤層２の形成にあたって重合促進剤による重合促進効果を確保するうえで、好適である。
式（ｄ）で表される１価のカルボン酸としては、以下に示される化合物（幾何異性体を含む）が好ましい。
Figure 2020068254
Figure 2020068254
式（ｅ）で表される１価のアルコールとしては、以下に示される化合物が好ましい。
Figure 2020068254
仮接着剤中に重合促進剤が含まれる場合のその含有量は、仮接着剤に含まれる多価ビニルエーテル化合物（Ａ）１質量部に対して、例えば０.０１〜５質量部程度、好ましくは０.１〜３質量部、より好ましくは０.３〜１質量部である。
仮接着剤は、酸化防止剤を更に含有していてもよい。仮接着剤が酸化防止剤を含有するという構成は、仮接着剤においてその加熱処理時に上述の化合物（Ｂ）および熱可塑性樹脂（Ｃ）の酸化を防止するうえで好適である。仮接着剤中の化合物（Ｂ）および熱可塑性樹脂（Ｃ）の酸化防止は、当該仮接着剤から形成される仮接着剤層２について加熱処理を施して得られる軟化組成物の溶剤に対する溶解性を確保するうえで好適であり、従って、ウエハなど被着体から仮接着剤層２が加熱処理を経て剥離された後に当該被着体に糊残りが生じる場合であってもその糊残渣を除去するうえで好適である。
酸化防止剤としては、例えば、フェノール系酸化防止剤、リン系酸化防止剤、チオエステル系酸化防止剤、およびアミン系酸化防止剤を挙げることができる。これらは一種を単独で、または二種以上を組み合わせて使用することができる。フェノール系酸化防止剤は、加熱処理時における酸化防止効果が特に優れるので、仮接着剤中の酸化防止剤として好ましい。
フェノール系酸化防止剤としては、例えば、ペンタエリスリトールテトラキス[３(３,５-ジ-ｔ-ブチル-４-ヒドロキシフェニル)プロピオネート]、チオジエチレンビス[３-(３,５-ジ-ｔ-ブチル-４-ヒドロキシフェニル)プロピオネート]、３-(３,５-ジ-ｔ-ブチル-４-ヒドロキシフェニル)プロピオン酸オクタデシル、Ｎ,Ｎ'-ヘキサメチレンビス[３-(３,５-ジ-ｔ-ブチル-４-ヒドロキシフェニル)プロピオンアミド]、３-(４-ヒドロキシ-３,５-ジイソプロピルフェニル)プロピオン酸オクチル、１,３,５-トリス(４-ヒドロキシ-３,５-ジ-ｔ-ブチルベンジル)-２,４,６-トリメチルベンゼン、２,４-ビス(ドデシルチオメチル)-６-メチルフェノール、および、カルシウムビス[３,５-ジ(ｔ-ブチル)-４-ヒドロキシベンジル(エトキシ)ホスフィナート]を挙げることができる。フェノール系酸化防止剤としては、例えば、商品名「Ｉｒｇａｎｏｘ １０１０」「Ｉｒｇａｎｏｘ １０３５」「Ｉｒｇａｎｏｘ １０７６」「Ｉｒｇａｎｏｘ １０９８」「Ｉｒｇａｎｏｘ １１３５」「Ｉｒｇａｎｏｘ １３３０」「Ｉｒｇａｎｏｘ １７２６」「Ｉｒｇａｎｏｘ １４２５ＷＬ」（いずれもＢＡＳＦ社製）の市販品を使用することができる。
仮接着剤中に酸化防止剤が含まれる場合のその含有量は、仮接着剤に含まれる化合物（Ｂ）と熱可塑性樹脂（Ｃ）との１００質量部に対して、例えば０.０１〜１５質量部であり、好ましくは０.１〜１２質量部、より好ましくは０.５〜１０質量部である。
仮接着剤は、必要に応じて他の成分を更に含有していてもよい。他の成分としては、例えば、酸発生剤、界面活性剤、溶剤、レベリング剤、シランカップリング剤、および発泡剤を挙げることができる。これらは一種を単独で、または二種以上を組み合わせて使用することができる。
仮接着剤中に界面活性剤が含まれる場合、当該仮接着剤における界面活性剤の含有量は、好ましくは０.０１〜１質量％程度である。このような構成は、仮接着剤塗布時のハジキを抑制するうえで好適であり、塗膜の均一性を確保するうえで好適である。そのような界面活性剤としては、例えば、商品名「Ｆ−４４４」「Ｆ−４４７」「Ｆ−５５４」「Ｆ−５５６」「Ｆ−５５７」（いずれもＤＩＣ社製のフッ素系オリゴマー）、商品名「ＢＹＫ−３５０」（ビックケミー社製のアクリル系ポリマー）、および、商品名「Ａ−１４２０」「Ａ−１６２０」「Ａ−１６３０」（いずれもダイキン工業株式会社製のフッ素含有アルコール）が挙げられる。これらは一種を単独で、または二種以上を組み合わせて使用することができる。
仮接着剤は、その粘度調整の観点から溶剤を含有するのが好ましい。溶剤としては、例えば、トルエン、ヘキサン、イソプロパノール、メチルイソブチルケトン、シクロペンタノン、シクロヘキサノン、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノメチルエーテル、およびγ-ブチロラクトンが挙げられる。これらは一種を単独で、または二種以上を組み合わせて使用することができる。仮接着剤が溶剤を含有する場合、仮接着剤の溶剤含有量は例えば５５〜８０質量％である。
仮接着剤は、その構成成分を、必要に応じて真空下で気泡を除去しながら、撹拌・混合することによって調製することができる。撹拌・混合時の当該混合物の温度は１０〜８０℃程度が好ましい。撹拌・混合には、例えば、自転公転型ミキサー、１軸または多軸エクストルーダー、プラネタリーミキサー、ニーダー、またはディゾルバーを使用することができる。
仮接着剤の粘度（２５℃およびせん断速度５０／ｓの条件で測定される粘度）は、例えば３０〜２０００ｍＰａ・ｓ程度であり、好ましくは３００〜１５００ｍＰａ・ｓ、より好ましくは５００〜１５００ｍＰａ・ｓである。このような構成は、仮接着剤について、その塗布性を確保してウエハなど被着体の表面に均一に塗布するうえで好適である。
以上のような仮接着剤を、ウエハなど被着体の表面に塗布した後、加熱処理を施すことにより、当該仮接着剤中の多価ビニルエーテル化合物（Ａ）のビニルエーテル基と化合物（Ｂ）のヒドロキシ基および／またはカルボキシ基とをアセタール結合させて、多価ビニルエーテル化合物（Ａ）および化合物（Ｂ）から重合体を生じさせることができる。例えば、多価ビニルエーテル化合物（Ａ）として下記式（ａ'）で表される化合物を含有し、且つ下記式（ｂ'）で表される構成単位を有する化合物を化合物（Ｂ）として含有する仮接着剤に加熱処理を施して、これら両化合物を重合させると、下記式（Ｐ）で表される重合体が得られる。
Figure 2020068254
仮接着剤を加熱処理に付すことにより得られる重合体の軟化点（Ｔ3）は、多価ビニルエーテル化合物（Ａ）と化合物（Ｂ）との相対的な量を調整することによってコントロールすることができ、当該仮接着剤と組み合わせて使用される後述の永久接着剤の熱硬化温度が１２０℃である場合、重合体の軟化点（Ｔ3）は、例えば１３０℃以上であり、好ましくは１３０〜１７０℃、より好ましくは１４０〜１６０℃である。
多価ビニルエーテル化合物（Ａ）と化合物（Ｂ）との上記重合体、多価ビニルエーテル化合物（Ａ）、化合物（Ｂ）、および熱可塑性樹脂（Ｃ）の各軟化点は、下記フロー条件下で高化式フローテスターを使用して測定することができる。
＜フロー条件＞
圧力：１００ｋｇ／ｃｍ2
スピード：６℃／分
ノズル：１ｍｍφ×１０ｍｍ
また、仮接着剤から形成される仮接着剤層の軟化点については、次のようにして求められる温度とする。まず、仮接着剤０.１ｇを第１のガラス板に１０μｍの厚さで塗布して仮接着剤の塗膜を形成する。次に、その塗膜上に第２のガラス板を重ね合わせる。次に、加熱処理を経ることにより、第１および第２のガラス板の間の仮接着剤内で多価ビニルエーテル化合物（Ａ）および化合物（Ｂ）を重合させて当該仮接着剤を硬化させ、当該仮接着剤を介して両ガラス板を接合する。加熱処理は、例えば、１４０℃での２分間の加熱、それに続く２００℃での２分間の加熱、それに続く２３０℃での４分間の加熱を含む。このような接着剤接合により、第１のガラス板と、第２のガラス板と、その間の仮接着剤層との積層構造を有する積層体が得られる。この積層体について、第２のガラス板を固定した状態で、加熱しつつ第１のガラス板を水平方向（ガラス板の面内方向）に２ｋｇの応力を掛けて引っ張り、第１のガラス板が動き始める時の温度を測定する。以上のようにして求められる温度を軟化点とする。
本半導体装置製造方法においては、次に、図１（ｂ）に示すように、補強ウエハ１Ｒにおいてそのウエハ１を薄化する（薄化工程）。具体的には、支持基板Ｓに支持された状態にあるウエハ１に対してその裏面１ｂ側からグラインド装置を使用して研削加工を行うことによって、ウエハ１を所定の厚さに至るまで薄化して薄化ウエハ１Ｔを形成する。薄化後のウエハ１（薄化ウエハ１Ｔ）の厚さは、例えば１〜２０μｍである。
次に、例えば図３に示すように、補強ウエハ１Ｒの薄化ウエハ１Ｔ側を、ベースウエハであるウエハ３に対して接着剤４を介して接合する（接合工程）。
ウエハ３は、半導体素子が作り込まれ得る半導体ウエハ本体を有するベースウエハであり、素子形成面３ａおよびこれとは反対の裏面３ｂを有する。ウエハ３の半導体ウエハ本体をなすための構成材料としては、例えば、ウエハ１の半導体ウエハ本体をなすための構成材料として上掲したものを採用することができる。ベースウエハであるウエハ３の厚さは、製造プロセス中の当該ウエハ３を含むウエハ積層体の強度を確保するという観点からは、好ましくは３００μｍ以上、より好ましくは５００μｍ以上、より好ましくは７００μｍ以上である。ウエハ３に対する後述の研削工程における研削時間の短縮化の観点からは、ウエハ３の厚さは、好ましくは１０００μｍ以下、より好ましくは９００μｍ以下、より好ましくは８００μｍ以下である。
接着剤４は、ウエハ間の接合状態を実現するための熱硬化型接着剤であり、好ましくは、熱硬化性樹脂としての重合性基含有ポリオルガノシルセスキオキサン（即ち、重合性官能基を有するポリオルガノシルセスキオキサン）を含有する。重合性基含有ポリオルガノシルセスキオキサンの有する重合性官能基は、好ましくは、エポキシ基または(メタ)アクリロイルオキシ基である。重合性基含有ポリオルガノシルセスキオキサンは、形成される接着剤層において高い耐熱性を実現するとともに、接着剤層形成のための硬化温度の低下を図って被着体たるウエハ内の素子へのダメージを抑制するのに適する。接着剤４における重合性基含有ポリオルガノシルセスキオキサンの含有割合は、例えば７０質量％以上であり、好ましくは８０〜９９.８質量％、より好ましくは９０〜９９.５質量％である。接着剤４中の熱硬化性樹脂としては、重合性基含有ポリオルガノシルセスキオキサンに代えてベンゾシクロブテン（ＢＣＢ）樹脂またはノボラック系エポキシ樹脂を採用してもよい。
接着剤４に含有される重合性基含有ポリオルガノシルセスキオキサンは、本実施形態では、シロキサン構成単位として、下記の式（１）で表される構成単位を少なくとも含む第１構成単位［ＲＳｉＯ3/2］、および、下記の式（２）で表される構成単位を少なくとも含む第２構成単位［ＲＳｉＯ2/2(ＯＲ')］を含む（第２構成単位におけるＲとＲ'は同じであってもよいし異なってもよい）。これら構成単位はシロキサン構成単位におけるいわゆるＴ単位に属し、本実施形態では、構成単位［ＲＳｉＯ3/2］をＴ３体とし、構成単位［ＲＳｉＯ2/2(ＯＲ')］をＴ２体とする。Ｔ３体において、そのケイ素原子は、それぞれが他のシロキサン構成単位中のケイ素原子とも結合する三つの酸素原子と結合している。Ｔ２体において、そのケイ素原子は、それぞれが他のシロキサン構成単位中のケイ素原子とも結合する二つの酸素原子と結合し、且つアルコキシ基の酸素と結合している。このようなＴ３体およびＴ２体は、いずれも、上述のようにシロキサン構成単位としてのＴ単位に属し、加水分解性の三つの官能基を有するシラン化合物の加水分解とその後の縮合反応によって形成されうる、重合性基含有ポリオルガノシルセスキオキサンの部分構造である。
Figure 2020068254
式（１）におけるＲ1および式（２）におけるＲ1は、それぞれ、エポキシ基または(メタ)アクリロイルオキシ基を含有する基を表す。式（２）におけるＲ2は、水素原子、または、炭素数１〜４のアルキル基を表す。
式（１）および式（２）における各Ｒ1がエポキシ基含有基である場合のそのＲ1としては、例えば、下記の式（３）〜（６）で表される基が挙げられる。式（３）〜（６）におけるＲ3,Ｒ4,Ｒ5,Ｒ6のそれぞれは、炭素数が例えば１〜１０の直鎖状または分岐鎖状のアルキレン基を表す。そのようなアルキレン基としては、例えば、メチレン基、メチルメチレン基、ジメチルメチレン基、エチレン基、プロピレン基、トリメチレン基、テトラメチレン基、ペンタメチレン基、ヘキサメチレン基、およびデカメチレン基が挙げられる。接着剤４から形成される接着剤層における高い耐熱性の実現や硬化時収縮の抑制の観点からは、式（１）および式（２）におけるエポキシ基含有基としてのＲ1は、それぞれ、好ましくは、式（３）で表されるエポキシ基含有基または式（４）で表されるエポキシ基含有基であり、より好ましくは、式（３）で表される基であってＲ3がエチレン基である２-(３,４-エポキシシクロヘキシル)エチル基である。
Figure 2020068254
上記式（２）におけるＲ2は、上述のように、水素原子または炭素数１〜４のアルキル基を表し、従って、式（２）におけるＯＲ2は、ヒドロキシ基、または、炭素数１〜４のアルコキシ基を表す。炭素数１〜４のアルコキシ基としては、例えば、メトキシ基、エトキシ基、プロポキシ基、イソプロポキシ基、ブトキシ基、およびイソブチルオキシ基が挙げられる。
接着剤４に含まれる重合性基含有ポリオルガノシルセスキオキサンは、上記式（１）で表される構成単位として、一種類を含むものでもよいし、二種類以上を含むものでもよい。当該重合性基含有ポリオルガノシルセスキオキサンは、上記式（２）で表される構成単位として、一種類を含むものでもよいし、二種類以上を含むものでもよい。
接着剤４に含まれる上述の重合性基含有ポリオルガノシルセスキオキサンは、上記のＴ３体として、式（１）で表される構成単位に加えて、下記の式（７）で表される構成単位を含んでもよい。式（７）におけるＲ7は、水素原子、置換もしくは無置換のアルキル基、置換もしくは無置換のアルケニル基、置換もしくは無置換のシクロアルキル基、置換もしくは無置換のアリール基、または、置換もしくは無置換のアラルキル基を表す。式（７）におけるＲ7は、好ましくは、置換もしくは無置換のアルキル基、置換もしくは無置換のアルケニル基、または置換もしくは無置換のアリール基であり、より好ましくはフェニル基である。
Figure 2020068254
Ｒ7に関して上記したアルキル基としては、例えば、メチル基、エチル基、プロピル基、ｎ-ブチル基、イソプロピル基、イソブチル基、ｓ-ブチル基、ｔ-ブチル基、およびイソペンチル基が挙げられる。Ｒ7に関して上記したアルケニル基としては、例えば、ビニル基、アリル基、およびイソプロペニル基が挙げられる。Ｒ7に関して上記したシクロアルキル基としては、例えば、シクロブチル基、シクロペンチル基、およびシクロヘキシル基が挙げられる。Ｒ7に関して上記したアリール基としては、例えば、フェニル基、トリル基、およびナフチル基が挙げられる。Ｒ7に関して上記したアラルキル基としては、例えば、ベンジル基およびフェネチル基が挙げられる。
Ｒ7に関して上記したアルキル基、アルケニル基、シクロアルキル基、アリール基、およびアラルキル基の置換基としては、例えば、エーテル基、エステル基、カルボニル基、シロキサン基、フッ素原子などハロゲン原子、アクリル基、メタクリル基、メルカプト基、アミノ基、および水酸基が挙げられる。
接着剤４に含まれる上述の重合性基含有ポリオルガノシルセスキオキサンは、上記のＴ２体として、式（２）で表される構成単位に加えて、下記の式（８）で表される構成単位を含んでもよい。式（８）におけるＲ7は、水素原子、置換もしくは無置換のアルキル基、置換もしくは無置換のアルケニル基、置換もしくは無置換のシクロアルキル基、置換もしくは無置換のアリール基、または、置換もしくは無置換のアラルキル基を表し、具体的には上記式（７）におけるＲ7と同様である。式（８）におけるＲ2は、水素原子または炭素数１〜４のアルキル基を表し、具体的には上記式（２）におけるＲ2と同様である。
Figure 2020068254
接着剤４に含まれる上述の重合性基含有ポリオルガノシルセスキオキサンは、そのシロキサン構成単位中に、Ｔ単位である上述の第１および第２構成単位に加えて、いわゆるＭ単位である構成単位［ＲＳｉＯ1/2］、いわゆるＤ単位である構成単位［Ｒ2ＳｉＯ2/2］、およびいわゆるＱ単位である構成単位［ＳｉＯ4/2］からなる群より選択される少なくとも一種を含んでもよい。
重合性基含有ポリオルガノシルセスキオキサンは、カゴ型、不完全カゴ型、ラダー型、ランダム型のいずれのシルセスキオキサン構造を有していてもよく、これらシルセスキオキサン構造の２以上が組み合わせられた構造を有していてもよい。
接着剤４中の重合性基含有ポリオルガノシルセスキオキサンの全シロキサン構成単位において、Ｔ２体に対するＴ３体のモル比の値（即ち、Ｔ３体／Ｔ２体）は、例えば５〜５００であり、下限値は、好ましくは１０である。上限値は、好ましくは１００、より好ましくは５０である。重合性基含有ポリオルガノシルセスキオキサンについては、［Ｔ３体／Ｔ２体］の値の当該範囲への調整により、接着剤４に含まれる重合性基含有ポリオルガノシルセスキオキサン以外の成分との相溶性が向上し、取扱い性が向上する。重合性基含有ポリオルガノシルセスキオキサンにおける［Ｔ３体／Ｔ２体］の値が５〜５００であることは、Ｔ３体に対してＴ２体の存在量が相対的に少なく、シラノールの加水分解・縮合反応がより進行していることを意味する。
重合性基含有ポリオルガノシルセスキオキサンにおける上記モル比の値（Ｔ３体／Ｔ２体）は、例えば、29Ｓｉ-ＮＭＲスペクトル測定により求めることができる。29Ｓｉ-ＮＭＲスペクトルにおいて、上述の第１構成単位（Ｔ３体）におけるケイ素原子と、上述の第２構成単位（Ｔ２体）におけるケイ素原子とは、異なるケミカルシフトのピークないしシグナルを示す。これらピークの面積比から、上記モル比の値を求めることができる。重合性基含有ポリオルガノシルセスキオキサンの29Ｓｉ-ＮＭＲスペクトルは、例えば、下記の装置および条件により測定することができる。
測定装置：商品名「ＪＮＭ−ＥＣＡ５００ＮＭＲ」（日本電子株式会社製）
溶媒：重クロロホルム
積算回数：１８００回
測定温度：２５℃
接着剤４に含まれる重合性基含有ポリオルガノシルセスキオキサンの数平均分子量（Ｍｎ）は、好ましくは１０００〜５００００であり、より好ましくは１５００〜１００００、より好ましくは２０００〜８０００、より好ましくは２０００〜７０００である。数平均分子量を１０００以上とすることにより、形成される硬化物ないし接着剤層の絶縁性や、耐熱性、耐クラック性、接着性が向上する。一方、数平均分子量を５００００以下とすることにより、接着剤４中の重合性基含有ポリオルガノシルセスキオキサンと他成分との相溶性が向上し、形成される硬化物ないし接着剤層の絶縁性や、耐熱性、耐クラック性が向上する。
接着剤４に含まれる重合性基含有ポリオルガノシルセスキオキサンについての分子量分散度（Ｍｗ／Ｍｎ）は、好ましくは１.０〜４.０であり、より好ましくは１.１〜３.０、より好ましくは１.２〜２.７である。分子量分散度を４.０以下とすることにより、形成される硬化物ないし接着剤層の耐熱性や、耐クラック性、接着性がより高くなる。一方、分子量分散度を１.０以上とすることにより、当該接着剤組成物が液状となりやすく、その取り扱い性が向上する傾向がある。
重合性基含有ポリオルガノシルセスキオキサンの数平均分子量（Ｍｎ）および重量平均分子量（Ｍｗ）は、ゲル・パーミエーション・クロマトグラフィー（ＧＰＣ）により測定してポリスチレン換算により算出される値とする。重合性基含有ポリオルガノシルセスキオキサンの数平均分子量（Ｍｎ）および重量平均分子量（Ｍｗ）は、例えば、ＨＰＬＣ装置（商品名「ＬＣ-２０ＡＤ」，株式会社島津製作所製）を使用して下記の条件により測定することができる。
カラム：２本のＳｈｏｄｅｘ ＫＦ-８０１（上流側，昭和電工株式会社製）と、Ｓｈｏｄｅｘ ＫＦ-８０２（昭和電工株式会社製）と、Ｓｈｏｄｅｘ ＫＦ-８０３（下流側，昭和電工株式会社製）とを直列に接続
測定温度：４０℃
溶離液：テトラヒドロフラン（ＴＨＦ）
試料濃度：０.１〜０.２質量％
流量：１ｍＬ／分
標準試料：ポリスチレン
検出器：ＵＶ-ＶＩＳ検出器（商品名「ＳＰＤ-２０Ａ」，株式会社島津製作所製）
以上のような重合性基含有ポリオルガノシルセスキオキサンは、加水分解性の三つの官能基を有するシラン化合物の加水分解とこれに続く縮合反応によって製造することができる。その製造に用いられる原料は、下記の式（９）で表される化合物を少なくとも含み、下記の式（１０）で表される化合物を必要に応じて含む。式（９）で表される化合物は、上記式（１）で表される構成単位と上記式（２）で表される構成単位を形成するためのものである。式（１０）で表される化合物は、上記式（７）で表される構成単位と上記式（８）で表される構成単位を形成するためのものである。
Figure 2020068254
式（９）におけるＲ1は、重合性基を含有する基を表し、具体的には上記式（１）（２）におけるＲ1と同様である。式（９）におけるＸ1は、アルコキシ基またはハロゲン原子を表す。そのアルコキシ基としては、例えば、メトキシ基、エトキシ基、プロポキシ基、イソプロピルオキシ基、ブトキシ基、イソブチルオキシ基など炭素数１〜４のアルコキシ基が挙げられる。Ｘ1としてのハロゲン原子としては、例えば、フッ素原子、塩素原子、臭素原子、およびヨウ素原子が挙げられる。Ｘ1は、好ましくはアルコキシ基であり、より好ましくはメトキシ基またはエトキシ基である。式（９）において、三つのＸ1は互いに同じであってもよいし異なってもよい。
式（１０）におけるＲ7は、置換もしくは無置換のアリール基、置換もしくは無置換のアラルキル基、置換もしくは無置換のシクロアルキル基、置換もしくは無置換のアルキル基、または、置換もしくは無置換のアルケニル基を表し、具体的には上記式（７）（８）におけるＲ7と同様である。式（１０）におけるＸ2は、アルコキシ基またはハロゲン原子を表し、具体的には上記式（９）におけるＸ1と同様である。
上述の重合性基含有ポリオルガノシルセスキオキサンの製造に用いられる原料は、更に他の加水分解性シラン化合物を含んでもよい。そのような化合物としては、例えば、上記式（９）（１０）で表される両化合物以外の加水分解性三官能シラン化合物、Ｍ単位を形成することとなる加水分解性単官能シラン化合物、Ｄ単位を形成することとなる加水分解性二官能シラン化合物、および、Ｑ単位を形成する加水分解性四官能シラン化合物が挙げられる。
上記原料としての加水分解性シラン化合物の使用量や組成は、製造目的物である重合性基含有ポリオルガノシルセスキオキサンの構造に応じて適宜に調整される。例えば、上記式（９）で表される化合物の使用量は、使用する加水分解性シラン化合物全量に対して、例えば５５〜１００モル％、好ましくは６５〜１００モル％である。上記式（１０）で表される化合物の使用量は、使用する加水分解性シラン化合物全量に対して、例えば０〜７０モル％である。使用する加水分解性シラン化合物全量に対する、式（９）で表される化合物と式（１０）で表される化合物との総使用量は、例えば６０〜１００モル％、好ましくは７０〜１００モル％、より好ましくは８０〜１００モル％である。
上述の重合性基含有ポリオルガノシルセスキオキサンの製造において二種類以上の加水分解性シラン化合物を用いる場合、加水分解性シラン化合物の種類ごとの加水分解および縮合反応は、同時に行うこともできるし、順次に行うこともできる。
上述の加水分解および縮合反応は、好ましくは、一種類のまたは二種類以上の溶媒の存在下で行われる。好ましい溶媒としては、例えば、ジエチルエーテル、ジメトキシエタン、テトラヒドロフラン、ジオキサンなどのエーテル、および、アセトンや、メチルエチルケトン、メチルイソブチルケトンなどのケトンが挙げられる。溶媒の使用量は、加水分解性シラン化合物１００質量部あたり、例えば２０００質量部以下の範囲内で反応時間等に応じて適宜に調整される。
上述の加水分解および縮合反応は、好ましくは、一種類のまたは二種類以上の触媒および水の存在下で進行される。触媒は、酸触媒であってもよいし、アルカリ触媒であってもよい。触媒の使用量は、加水分解性シラン化合物１モルあたり例えば０.００２〜０.２モルの範囲内で適宜に調整される。水の使用量は、加水分解性シラン化合物１モルあたり例えば０.５〜２０モルの範囲内で適宜に調整される。
上記加水分解性シラン化合物の加水分解および縮合反応は、１段階で行ってもよいし、２段階以上に分けて行ってもよい。上記モル比の値（Ｔ３体／Ｔ２体）が５以上である重合性基含有ポリオルガノシルセスキオキサンを製造する場合には例えば、第１段目の加水分解および縮合反応の反応温度は、例えば４０〜１００℃、好ましくは４５〜８０℃である。第１段目の加水分解および縮合反応の反応時間は、例えば０.１〜１０時間、好ましくは１.５〜８時間である。第２段目の加水分解および縮合反応の反応温度は、好ましくは５〜２００℃、より好ましくは３０〜１００℃である。反応温度を上記範囲に制御することにより、上記モル比の値（Ｔ３体／Ｔ２体）および上記数平均分子量をより効率的に所望の範囲に制御できる傾向がある。また、第２段目の加水分解および縮合反応の反応時間は、特に限定されないが、０.５〜１０００時間が好ましく、より好ましくは１〜５００時間である。また、上述の加水分解および縮合反応は、常圧下、加圧下、または減圧下で行うことができる。上述の加水分解および縮合反応は、好ましくは、窒素やアルゴンなど不活性ガスの雰囲気下で行われる。
以上のような加水分解性シラン化合物の加水分解および縮合反応により、上述の重合性基含有ポリオルガノシルセスキオキサンが得られる。反応終了後には、好ましくは、重合性基の開環を抑制するための触媒の中和を行う。こうして得られた重合性基含有ポリオルガノシルセスキオキサンは、必要に応じて精製される。
接着剤４は、例えば以上のようにして製造される重合性基含有ポリオルガノシルセスキオキサンに加えて、好ましくは少なくとも一種類の硬化触媒を含む。
接着剤４がエポキシ基含有ポリオルガノシルセスキオキサンを含む場合の硬化触媒としては、例えば熱カチオン重合開始剤が挙げられる。接着剤４が(メタ)アクリロイルオキシ基含有ポリオルガノシルセスキオキサンを含む場合の硬化触媒としては、例えば熱ラジカル重合開始剤が挙げられる。接着剤４における硬化触媒の含有量は、重合性基含有ポリオルガノシルセスキオキサン１００質量部あたり、好ましくは０.１〜３.０質量部である。
上述の熱カチオン重合開始剤としては、例えば、アリールスルホニウム塩、アルミニウムキレート、三フッ化ホウ素アミン錯体などのタイプの熱カチオン重合開始剤が挙げられる。アリールスルホニウム塩としては、例えばヘキサフルオロアンチモネート塩が挙げられる。アルミニウムキレートとしては、例えば、エチルアセトアセテートアルミニウムジイソプロピレート、およびアルミニウムトリス(エチルアセトアセテート)が挙げられる。三フッ化ホウ素アミン錯体としては、例えば、三フッ化ホウ素モノエチルアミン錯体、三フッ化ホウ素イミダゾール錯体、および三フッ化ホウ素ピペリジン錯体が挙げられる。
上述の熱ラジカル重合開始剤としては、例えば、アゾ化合物や過酸化物などのタイプの熱ラジカル重合開始剤が挙げられる。アゾ化合物としては、例えば、２,２'-アゾビスイソブチロニトリル、２,２'-アゾビス(２,４-ジメチルバレロニトリル)、２,２'-アゾビス(４-メトキシ-２,４-ジメチルバレロニトリル)、ジメチル-２,２'-アゾビス(２-メチルプロピオネート)、２,２'-アゾビス(イソ酪酸)ジメチル、ジエチル-２,２'-アゾビス(２-メチルプロピオネート)、およびジブチル-２,２'-アゾビス(２-メチルプロピオネート）が挙げられる。過酸化物としては、例えば、ベンゾイルパーオキサイド、ｔ-ブチルパーオキシ-２-エチルヘキサノエート、２,５-ジメチル-２,５-ジ(２-エチルヘキサノイル)パーオキシヘキサン、ｔ-ブチルパーオキシベンゾエート、ｔ-ブチルパーオキサイド、クメンハイドロパーオキサイド、ジクミルパーオキサイド、ジ-ｔ-ブチルパーオキサイド、２,５-ジメチル-２,５-ジブチルパーオキシヘキサン、２,４-ジクロロベンゾイルパーオキサイド、１,４-ジ(２-ｔ-ブチルパーオキシイソプロピル)ベンゼン、１,１-ビス(ｔ-ブチルパーオキシ)-３,３,５-トリメチルシクロヘキサン、メチルエチルケトンパーオキサイド、および１,１,３,３-テトラメチルブチルパーオキシ-２-エチルヘキサノエートが挙げられる。
接着剤４は、上述の重合性基含有ポリオルガノシルセスキオキサンに加えて、一種類のまたは二種類以上の他の硬化性化合物を含んでもよい。当該硬化性化合物としては、例えば、上述の重合性基含有ポリオルガノシルセスキオキサン以外のエポキシ化合物、(メタ)アクリロイルオキシ基含有化合物、ビニル基含有化合物、オキセタン化合物、およびビニルエーテル化合物が挙げられる。
上述の重合性基含有ポリオルガノシルセスキオキサン以外のエポキシ化合物としては、例えば、脂環式エポキシ化合物（脂環式エポキシ樹脂）、芳香族エポキシ化合物（芳香族エポキシ樹脂）、および脂肪族エポキシ化合物（脂肪族エポキシ樹脂）が挙げられる。脂環式エポキシ化合物としては、例えば、３,４,３',４'-ジエポキシビシクロヘキサン、２,２-ビス(３,４-エポキシシクロヘキシル)プロパン、１,２-ビス(３,４-エポキシシクロヘキシル)エタン、２,３-ビス(３,４-エポキシシクロヘキシル)オキシラン、ビス(３,４-エポキシシクロヘキシルメチル)エーテル、および、２,２-ビス(ヒドロキシメチル)-１-ブタノールの１,２-エポキシ-４-(２-オキシラニル)シクロヘキサン付加物（例えば、株式会社ダイセル製の「ＥＨＰＥ３１５０」）が挙げられる。
上記芳香族エポキシ化合物としては、例えば、エピビスタイプグリシジルエーテル型エポキシ樹脂やノボラック・アルキルタイプグリシジルエーテル型エポキシ樹脂が挙げられる。
上記脂肪族エポキシ化合物としては、例えば、環状構造を有しないｑ価のアルコール（ｑは自然数である）のグリシジルエーテル、一価カルボン酸または多価カルボン酸のグリシジルエステル、および、二重結合を有する油脂のエポキシ化物が挙げられる。二重結合を有する油脂のエポキシ化物としては、例えば、エポキシ化亜麻仁油、エポキシ化大豆油、およびエポキシ化ひまし油が挙げられる。
上述の(メタ)アクリロイルオキシ基含有化合物としては、例えば、トリメチロールプロパントリ(メタ)アクリレート、ジトリメチロールプロパンテトラ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ペンタエリスリトールテトラ(メタ)アクリレート、ジペンタエリスリトールペンタ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、グリセリントリ(メタ)アクリレート、トリス（２-ヒドロキシエチル）イソシアヌレートトリ(メタ)アクリレート、エチレングリコールジ(メタ)アクリレート、１,３-ブタンジオールジ(メタ)アクリレート、１,４-ブタンジオールジ(メタ)アクリレート、１,６-ヘキサンジオールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ジエチレングリコールジ(メタ)アクリレート、トリエチレングリコールジ(メタ)アクリレート、ジプロピレングリコールジ(メタ)アクリレート、ビス(２-ヒドロキシエチル)イソシアヌレートジ(メタ)アクリレート、ジシクロペンタニルジアクリレート、エポキシアクリレート、ウレタンアクリレート、不飽和ポリエステル、ポリエステルアクリレート、ポリエーテルアクリレート、ビニルアクリレート、シリコーンアクリレート、およびポリスチリルエチルメタクリレートが挙げられる。また、上述の(メタ)アクリロイルオキシ基含有化合物としては、ナガセケムテックス株式会社製の「ＤＡ-１４１」、東亞合成株式会社製の「アロニックスＭ-２１１Ｂ」および「アロニックスＭ-２０８」、並びに、新中村化学株式会社製の「ＮＫエステル」「ＡＢＥ-３００」「Ａ-ＢＰＥ-４」「Ａ-ＢＰＥ-１０」「Ａ-ＢＰ Ｅ-２０」「Ａ-ＢＰＥ-３０」「ＢＰＥ-１００」「ＢＰＥ-２００」「ＢＰＥ-５００」「ＢＰＥ-９００」「ＢＰＥ-１３００Ｎ」も挙げられる。
上述のビニル基含有化合物としては、例えば、スチレンおよびジビニルベンゼンが挙げられる。
上述のオキセタン化合物としては、例えば、３,３-ビス(ビニルオキシメチル)オキセタン、３-エチル-３-(ヒドロキシメチル)オキセタン、３-エチル-３-(２-エチルヘキシルオキシメチル)オキセタン、３-エチル-３-(ヒドロキシメチル)オキセタン、３-エチル-３-[(フェノキシ)メチル]オキセタン、３-エチル-３-(ヘキシルオキシメチル)オキセタン、３-エチル-３-(クロロメチル)オキセタン、および３,３-ビス(クロロメチル)オキセタンが挙げられる。
上述のビニルエーテル化合物としては、例えば、２-ヒドロキシエチルビニルエーテル、３-ヒドロキシプロピルビニルエーテル、２-ヒドロキシプロピルビニルエーテル、２-ヒドロキシイソプロピルビニルエーテル、４-ヒドロキシブチルビニルエーテル、３-ヒドロキシブチルビニルエーテル、２-ヒドロキシブチルビニルエーテル、３-ヒドロキシイソブチルビニルエーテル、２-ヒドロキシイソブチルビニルエーテル、１-メチル-３-ヒドロキシプロピルビニルエーテル、１-メチル-２-ヒドロキシプロピルビニルエーテル、１-ヒドロキシメチルプロピルビニルエーテル、４-ヒドロキシシクロヘキシルビニルエーテル、１,６-ヘキサンジオールモノビニルエーテル、１,６-ヘキサンジオールジビニルエーテル、１,８-オクタンジオールジビニルエーテル、ｐ-キシレングリコールモノビニルエーテル、ｐ-キシレングリコールジビニルエーテル、ｍ-キシレングリコールモノビニルエーテル、ｍ-キシレングリコールジビニルエーテル、ｏ-キシレングリコールモノビニルエーテル、ｏ-キシレングリコールジビニルエーテル、ジエチレングリコールモノビニルエーテル、ジエチレングリコールジビニルエーテル、トリエチレングリコールモノビニルエーテル、およびトリエチレングリコールジビニルエーテルが挙げられる。
接着剤４は、その塗工性等を調整するうえでは溶剤を含むのが好ましい。溶剤としては、例えば、プロピレングリコールモノメチルエーテルアセテート、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、トルエン、キシレン、酢酸エチル、酢酸ブチル、３-メトキシブチルアセテート、メトキシプロピルアセテート、エチレングリコールモノメチルエーテルアセテート、メタノール、エタノール、イソプロピルアルコール、１-ブタノール、１-メトキシ-２-プロパノール、３-メトキシブタノール、エトキシエタノール、ジイソプロピルエーテル、エチレングリコールジメチルエーテル、およびテトラヒドロフランが挙げられる。
接着剤４は、更に、シランカップリング剤、消泡剤、酸化防止剤、ブロッキング防止剤、レベリング剤、界面活性剤、増量剤、防錆剤、帯電防止剤、可塑剤など、各種の添加剤を含んでもよい。
接着剤４の耐熱性に関し、接着剤４の熱分解温度は、好ましくは２００℃以上、より好ましくは２６０℃以上、より好ましくは３００℃以上である。熱分解温度は、示差熱熱重量同時測定装置を使用して行う熱重量分析によって得られる曲線、即ち、分析対象である試料についての所定昇温範囲での熱重量の温度依存性を表す曲線における、昇温過程初期の重量減少のない或いは一定割合でわずかに漸減している部分の接線と、昇温過程初期に続く昇温過程中期の有意な重量減少が生じている部分内にある変曲点での接線との交点が示す温度とする。示差熱熱重量同時測定装置としては、例えば、セイコーインスツル株式会社製の商品名「ＴＧ−ＤＴＡ６３００」を使用することができる。
本半導体装置製造方法における接合工程では、以上のような接着剤４を介して、ウエハ３の素子形成面３ａ側と、補強ウエハ１Ｒにおける薄化ウエハ１Ｔの裏面１ｂ側とを、接合する。
具体的には、まず、接合対象面（ウエハ３の素子形成面３ａ，薄化ウエハ１Ｔの裏面１ｂ）の一方または両方に接着剤４をスピンコーティングによって塗布して接着剤層を形成する。図３（ａ）は、ウエハ３の素子形成面３ａに接着剤４が塗布される場合を例示的に示すものである。また、接着剤４の塗布の前に、接合対象面の一方または両方にシランカップリング剤処理を施してもよい。次に、加熱によって接着剤４（接着剤層）を乾燥させて固化させる。このときの加熱温度は例えば５０〜１５０℃であり、加熱時間は例えば５〜１２０分間である。加熱温度は、一定であってもよいし、段階的に変化させてもよい。次に、接着剤４（接着剤層）を介して接合対象面を貼り合わせる。この貼り合わせにおいて、加圧力は例えば３００〜５０００ｇ／ｃｍ2であり、温度は、例えば３０〜２００℃であり、好ましくは室温以上かつ８０℃以下の範囲である。その後、接合対象面間において加熱によって接着剤４を硬化させる。硬化のための加熱温度は、例えば３０〜２００℃であり、好ましくは５０〜１９０℃である。硬化のための加熱時間は例えば５〜１２０分間である。加熱温度は、一定であってもよいし、段階的に変化させてもよい。接着剤４の硬化後における接着剤層の厚さは、例えば０.５〜２０μｍである。本工程において比較的低温で接着剤４を硬化させて接着剤接合を実現するという以上の構成は、貼合わせ時にウエハ間に介在する接着剤４の寸法変化を抑制するのに適するとともに、被着体たるウエハ内の素子へのダメージを抑制するのにも適する。
本半導体装置製造方法では、次に、図４（ａ）および図４（ｂ）に示すように、補強ウエハ１Ｒにおける支持基板Ｓと薄化ウエハ１Ｔの間の仮接着剤層２による仮接着状態を解除して、支持基板Ｓの取り外しを行う（取外し工程）。取外し工程は、好ましくは、仮接着剤層２中の上述の重合体、即ち、多価ビニルエーテル化合物（Ａ）と化合物（Ｂ）との重合体、の軟化点（Ｔ3）より高い温度で仮接着剤層２を軟化させる軟化処理を含む。この軟化処理における仮接着剤層加熱温度は、好ましくは１７０℃以上であり、且つ、例えば２５０℃以下であり、好ましくは２４０℃以下、より好ましくは２３０℃以下である。本工程では、例えばこのような軟化処理の後、ウエハ１に対して支持基板Ｓをスライドさせて、支持基板Ｓの分離ないし取外しを行う。補強ウエハ１Ｒの取外しの後、ウエハ１上に仮接着剤が残っている場合には、当該仮接着剤を除去する。この除去作業には、仮接着剤が易溶解性を示す一種類または二種類以上の溶剤を使用することができる。そのような溶剤としては、例えば、シクロヘキサノン、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、アセトン、酢酸エチル、酢酸ブチル、およびメチルイソブチルケトンが挙げられる。上述の補強ウエハ１Ｒにおけるウエハ１がその素子形成面１ａ側に絶縁膜や配線パターンを含む配線構造を伴わないものである場合、本工程の後、薄化ウエハ１Ｔの素子形成面１ａ上に配線構造が形成される。後記の取外し工程の後においても同様である。
本実施形態の半導体装置製造方法では、上述の補強ウエハ１Ｒとは別に、所定数の補強ウエハ１Ｒ（図１（ａ）に示される）が追加的に用意される。補強ウエハ１Ｒは、上述のように、素子形成面１ａおよび裏面１ｂを有するウエハ１と、支持基板Ｓと、これらの間の仮接着剤層２とを含む積層構造を有する。仮接着剤層２は、上述の仮接着剤から形成されるものである。そして、各補強ウエハ１Ｒにおいて、図１（ｂ）に示すようにウエハ１を薄化する。具体的には、各補強ウエハ１Ｒにおいて、支持基板Ｓに支持された状態にあるウエハ１に対してその裏面１ｂ側からグラインド装置を使用して研削加工を行うことによって、ウエハ１を所定の厚さに至るまで薄化して薄化ウエハ１Ｔを形成する。薄化後のウエハ１（薄化ウエハ１Ｔ）の厚さは、例えば１〜２０μｍである。
次に、図５（ａ）および図５（ｂ）に示すように、ベースウエハであるウエハ３上に積層された薄化ウエハ１Ｔの素子形成面１ａ側と、追加の補強ウエハ１Ｒにおける薄化ウエハ１Ｔの裏面１ｂ側とを、上述の接着剤４を介して接合する（追加の接合工程）。
具体的には、まず、接合対象面（一方の薄化ウエハ１Ｔの素子形成面１ａ，他方の薄化ウエハ１Ｔの裏面１ｂ）の一方または両方に接着剤４をスピンコーティングによって塗布して接着剤層を形成する。図５（ａ）は、一方の薄化ウエハ１Ｔの素子形成面１ａに接着剤４が塗布される場合を例示的に示すものである。また、接着剤４の塗布の前に、接合対象面の一方または両方にシランカップリング剤処理を施してもよい。次に、加熱によって接着剤４（接着剤層）を乾燥させて固化させる。このときの加熱温度は例えば５０〜１５０℃であり、加熱時間は例えば５〜１２０分間である。加熱温度は、一定であってもよいし、段階的に変化させてもよい。次に、接着剤４（接着剤層）を介して接合対象面を貼り合わせる。この貼り合わせにおいて、加圧力は例えば３００〜５０００ｇ／ｃｍ2であり、温度は、例えば３０〜２００℃であり、好ましくは室温以上かつ８０℃以下の範囲である。その後、接合対象面間において加熱によって接着剤４を硬化させる。硬化のための加熱温度は、例えば３０〜２００℃であって好ましくは５０〜１９０℃であり、硬化のための加熱時間は例えば５〜１２０分間である。加熱温度は、一定であってもよいし、段階的に変化させてもよい。接着剤４の硬化後における接着剤層の厚さは、例えば０.５〜２０μｍである。本工程において比較的低温で接着剤４を硬化させて接着剤接合を実現するという以上の構成は、貼合わせ時にウエハ間に介在する接着剤４の寸法変化を抑制するのに適するとともに、被着体たるウエハ内の素子へのダメージを抑制するのにも適する。
本半導体装置製造方法では、次に、図６（ａ）および図６（ｂ）に示すように、更に積層された補強ウエハ１Ｒにおける支持基板Ｓと薄化ウエハ１Ｔの間の仮接着剤層２による仮接着状態を解除して、支持基板Ｓの取り外しを行う（追加の接合工程後の取外し工程）。本工程は、好ましくは、仮接着剤層２中の上述の重合体、即ち、多価ビニルエーテル化合物（Ａ）と化合物（Ｂ）との重合体、の軟化点（Ｔ3）より高い温度で仮接着剤層２を軟化させる軟化処理を含む。この軟化処理における仮接着剤層加熱温度は、好ましくは１７０℃以上であり、且つ、例えば２５０℃以下であり、好ましくは２４０℃以下、より好ましくは２３０℃以下である。本工程では、例えばこのような軟化処理の後、ウエハ１に対して支持基板Ｓをスライドさせて、支持基板Ｓの分離ないし取外しを行う。補強ウエハ１Ｒの取外しの後、ウエハ１上に仮接着剤が残っている場合には、当該仮接着剤を除去する。
本半導体装置製造方法では、用意される追加の補強ウエハ１Ｒごとに、補強ウエハ１Ｒのウエハ１を薄化する薄化工程（図１）、上述の追加の接合工程（図５）、およびその後の取外し工程（図６）を含む一連の過程を繰り返すことにより、複数の薄化ウエハ１Ｔを順次に積層してウエハ積層体Ｙを形成ることができる（ウエハ積層体形成工程）。ウエハ積層体形成工程では、少なくとも二つのウエハ積層体Ｙを形成する。ウエハ積層体Ｙ間において、ウエハ積層数は同じであってもよいし異なってもよい。図７には、ウエハ３上に３枚の薄化ウエハ１Ｔが多段に配された構成を有するウエハ積層体Ｙを一例として表す。
次に、図８に示すように、各ウエハ積層体Ｙにおいて貫通電極５を形成する（電極形成工程）。貫通電極５は、ウエハ積層体Ｙにおいて異なるウエハに形成されている半導体素子間を電気的に接続するためのものであり、ウエハ積層体Ｙにおける積層方向の一端に位置する薄化ウエハ１Ｔ（第１のウエハ）の素子形成面１ａから他端に位置するウエハ３（第２のウエハ）の素子形成面３ａを超える位置まで当該ウエハ積層体Ｙ内を貫通して延びる。本工程では、例えば、全ての薄化ウエハ１Ｔと接着剤４（接着剤層）とを貫通し且つ上は３内に入り込む開口部の形成、当該開口部の内壁面への絶縁膜（図示略）の形成、絶縁膜表面へのバリア層（図示略）の形成、バリア層表面への電気めっき用シード層（図示略）の形成、および、電気めっき法による開口部内への銅など導電材料の充填を経るなどして、貫通電極５を形成することができる。開口部の形成手法としては例えば反応性イオンエッチングが挙げられる。また、貫通電極５の形成には、例えば特開２０１６−４８３５号公報に記載の手法を採用してもよい。形成される貫通電極５により、具体的には、各薄化ウエハ１Ｔの素子形成面１ａの側に形成されている配線構造（図示略）およびウエハ３の素子形成面３ａの側に形成されている配線構造（図示略）が、相互に電気的に接続される。このような貫通電極５によると、製造される半導体装置において、半導体素子間を短距離で適切に電気的接続できる。したがって、このような貫通電極５を形成するという構成は、製造される半導体装置において、効率の良いデジタル信号処理を実現するうえで好適であり、高周波信号の減衰を抑制するうえで好適であり、また、消費電力を抑制するうえでも好適である。
本半導体装置製造方法においては、次に、図９に示すように、各ウエハ積層体Ｙにおけるウエハ３の裏面３ｂ側に対する研削によって当該ウエハ３を薄化して、その裏面３ｂ側にて貫通電極５を露出させる（電極端部露出化工程）。薄化後のウエハ３の厚さは、例えば５〜２００μｍである。本工程を経たウエハ積層体Ｙでは、貫通電極５は、ウエハ積層方向の一端に位置する薄化ウエハ１Ｔ（第１のウエハ）の素子形成面１ａにて露出するとともに、ウエハ積層方向の他端に位置するウエハ３（第２のウエハ）の裏面３ｂにて露出することとなる。
本半導体装置製造方法においては、次に、電極端部露出化工程を経た二つのウエハ積層体Ｙを、それらウエハ積層体Ｙ間にて貫通電極５を電気的に接続しつつ、積層して接合する（多層化工程）。
多層化工程では、図１０に示すように、接合対象である一方のウエハ積層体Ｙにおける薄化ウエハ１Ｔ（第１のウエハ）の素子形成面１ａ側と、他方のウエハ積層体Ｙにおける薄化ウエハ１Ｔ（第１のウエハ）の素子形成面１ａ側との接合が、行われてもよい（ウエハ積層体間のface-to-face接合）。接合手法としては、一方のウエハ積層体Ｙの貫通電極５と他方のウエハ積層体Ｙの貫通電極５との間にバンプを介在させるバンプ接合や、いわゆる直接接合が挙げられ、直接接合としては、例えば、Ｃｕ電極間のＣｕ-Ｃｕ接合など電極間ダイレクト接合が挙げられる（後記のウエハ積層体間接合における接合手法についても同様である）。図１０は、直接接合によってウエハ積層体Ｙどうしがface-to-face接合される場合を一例として表すものである。
多層化工程では、図１１に示すように、接合対象である一方のウエハ積層体Ｙにおける薄化ウエハ１Ｔ（第１のウエハ）の素子形成面１ａ側と、他方のウエハ積層体Ｙにおけるウエハ３（第２のウエハ）の裏面３ｂ側との接合が、行われてもよい（ウエハ積層体間のface-to-back接合）。接合手法としては、上述のバンプ接合や直接接合が挙げられる。図１１は、直接接合によってウエハ積層体Ｙどうしがface-to-back接合される場合を一例として表すものである。
多層化工程では、図１２に示すように、接合対象である一方のウエハ積層体Ｙにおけるウエハ３（第２のウエハ）の裏面３ｂ側と、他方のウエハ積層体Ｙにおけるウエハ３（第２のウエハ）の裏面３ｂ側との接合が、行われてもよい（ウエハ積層体間のback-to-back接合）。接合手法としては、上述のバンプ接合や直接接合が挙げられる。図１２は、直接接合によってウエハ積層体Ｙどうしがback-to-back接合される場合を一例として表すものである。
この後、得られるウエハ積層体の積層方向の両端に位置するウエハの表面に絶縁膜（図示略）を形成し、当該ウエハ積層体内の配線構造（図示略）と電気的に接続する外部接続用バンプ（図示略）を一方の絶縁膜上に形成してもよい。
以上のようにして、半導体素子がその厚さ方向に集積された立体的構造を有する半導体装置を製造することができる。この半導体装置は、ダイシングによって個片化されてもよい。
本実施形態の半導体装置製造方法における上述の電極形成工程では、各ウエハ積層体Ｙ内に、それに含まれる複数のウエハにわたって延びる貫通電極５が形成される。このような構成は、ウエハ積層体Ｙの形成過程でウエハごとに貫通電極を形成するための一連のステップ（即ち、一枚のウエハを貫通する開口部の形成や、その開口部の内壁面への絶縁膜の形成、開口部内への導電材料の充填、これらに伴う各種態様の洗浄処理など）の実施を回避または削減するのに適し、ＷＯＷプロセスにおいて半導体装置を効率よく製造するのに適する。
本実施形態の半導体装置製造方法における上述の多層化工程では、既に貫通電極５が形成されている二つのウエハ積層体Ｙ,Ｙの間で貫通電極５が電気的に接続されつつウエハ積層体Ｙ,Ｙが接合されて、ウエハが更に多層化される。このような構成は、ＷＯＷプロセスにおいて大きなウエハ積層数を実現するのに適する。
ＷＯＷプロセスにおいては、ウエハ積層体のウエハ積層数が増加するほど、積層体厚さ方向において当該複数のウエハにわたって延びる開口部を適切に形成するのが困難となる傾向にあって当該開口部内に貫通電極を適切に形成することが困難となる傾向にある。しかしながら、本半導体装置製造方法では、製造目的の半導体装置の半導体素子積層数に相当する積層数のウエハ積層体Ｙを一括的に貫通する電極を形成する必要はない。このような本半導体装置製造方法は、一括貫通電極の形成に伴う上述の困難性を回避または抑制するのに適する。
以上のように、本実施形態の半導体装置製造方法は、ウエハ積層体の増大に伴う貫通電極の形成の困難性を回避または抑制して大きなウエハ積層数を実現しつつ、効率よく半導体装置を製造するのに適するのである。
また、本半導体装置製造方法は、上記の電極形成工程における貫通電極形成手法として例えば特開２０１６−４８３５号公報に記載の手法を採用する場合に、各ウエハにおける半導体素子の高密度化を図るのに適する。同文献に記載の貫通電極形成手法によると、例えば図１３に示すように、連なって貫通電極Ｅをなすこととなる、各ウエハＷ内に形成される部分導電部Ｅａが、隣接ウエハＷ間では異なる断面積（ウエハ面内方向の断面積）で形成され、ウエハ積層数が増すほど部分導電部Ｅａの断面積がウエハＷごとに不可避的に漸増する構造が生ずる。このような構造においては、ウエハ積層数が増すほど、ウエハＷにおける半導体素子形成可能面積は小さくなって素子の高密度化を図りにくくなる。しかしながら、上述の本半導体装置製造方法では、製造目的の半導体装置の半導体素子積層数に相当する積層数のウエハ積層体を一括的に貫通する電極を形成する必要はない。このような本半導体装置製造方法は、ウエハ積層数の増大を図りつつ各ウエハにおける半導体素子の高密度化を図るのに、適するのである。
本半導体装置製造方法において、補強ウエハ１Ｒ内の仮接着剤層２を形成するための仮接着剤は、上述のように、好ましくは、多価ビニルエーテル化合物（Ａ）と、そのビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうる化合物（Ｂ）と、熱可塑性樹脂（Ｃ）とを含有する。このような構成の仮接着剤は、支持基板Ｓとウエハ１の間に硬化形成される仮接着剤層の形態において、図１（ｂ）を参照して上述した薄化工程でのウエハ１に対する研削等に耐えうる高い接着力を確保しつつ、例えば１３０〜２５０℃程度の比較的に高い軟化温度を実現するのに適する。
本半導体装置製造方法において、図３を参照して上述した接合工程で使用される接着剤４は、上述のように、好ましくは重合性基含有ポリオルガノシルセスキオキサンを含有する。上述のように、重合性基含有ポリオルガノシルセスキオキサンは、例えば３０〜２００℃程度の比較的に低い重合温度ないし硬化温度を実現するのに適するとともに、硬化後において高い耐熱性を実現するのに適し、従って、重合性基含有ポリオルガノシルセスキオキサン含有接着剤によるウエハ間接着剤接合は、ウエハ間に形成される接着剤層において高い耐熱性を実現するとともに、接着剤層形成のための硬化温度の低下を図って被着体たるウエハ内の素子へのダメージを抑制するのに適する。
仮接着剤層２形成用の仮接着剤とウエハ間接合用の接着剤４とにつき共に上述の好ましい構成が採用される場合、次のような複合的で機能的な構成を実現することができる。図３を参照して上述した接合工程に供される補強ウエハ１Ｒ内の仮接着剤層２が上述のように比較的高い軟化温度を実現するのに適し、且つ、同工程で使用される接着剤４（重合性基含有ポリオルガノシルセスキオキサン含有接着剤）が上述のように比較的低い硬化温度と硬化後の高耐熱性とを実現するのに適するという、構成である。このような複合的な機能的構成は、接合工程の実施と図４を参照して上述したその後の取外し工程の実施とを両立させるのに適する。すなわち、当該構成は、接合工程を比較的低温の条件で実施して、補強ウエハ１Ｒにおける支持基板Ｓと薄化ウエハ１Ｔの仮接着状態を維持しつつベースウエハたるウエハ３に対する当該薄化ウエハ１Ｔの良好な接着剤接合を実現するのに適するとともに、その後の取外し工程を比較的高温の条件で実施して、ウエハ３と薄化ウエハ１Ｔの間の接着剤接合を維持しつつ仮接着剤層２を軟化させて薄化ウエハ１Ｔからの支持基板Ｓの取り外しを実施するのに適する。薄化ウエハ１Ｔからの支持基板Ｓの取り外しにあたって仮接着剤層２の軟化を経て仮接着剤層２による仮接着状態を解除するという構成は、薄化ウエハ１Ｔに対して局所的に強い応力が作用するのを回避または抑制して当該ウエハの破損を回避するのに適する。上記の複合的構成は、ウエハ積層体Ｙの形成にあたり、ウエハ破損を回避しつつ接着剤接合を介して薄いウエハを多層化するのに適するのである。
本半導体装置製造方法においては、図１から図６を参照して上述したウエハ積層体形成工程に代えて図１４および図１５に示すウエハ積層体形成工程を経て、ウエハ積層体Ｙを形成してもよい。
このウエハ積層体形成工程では、まず、図１４（ａ）および図１４（ｂ）に示すように、後に半導体素子が作り込まれることとなる半導体ウエハであるウエハ１'と、既に半導体素子が作り込まれている素子形成面３ａを片面に有するウエハ３とが、上述した接着剤４を介して接合される。具体的には、まず、接合対象面（ウエハ３の素子形成面３ａ，ウエハ１'の一方の面）の一方または両方に接着剤４をスピンコーティングによって塗布して接着剤層を形成する。接着剤４の塗布の前に、接合対象面の一方または両方にシランカップリング剤処理を施してもよい。次に、加熱によって接着剤４（接着剤層）を乾燥させて固化させる。次に、接着剤４（接着剤層）を介して接合対象面を貼り合わせる。その後、接合対象面間において加熱によって接着剤４を硬化させる。接着剤４の硬化後における接着剤層の厚さは、例えば０.５〜２０μｍである。接着剤４による接合をなすための諸条件については、図３を参照して上述した接合工程における諸条件と同様である。
次に、図１４（ｃ）に示すように、ウエハ１'が薄化される。本工程では、例えば、ウエハ１'に対する研削加工によってウエハ１'を所定の厚さにまで薄化して薄化ウエハ１Ｔ'を形成する。薄化後のウエハ１'（薄化ウエハ１Ｔ'）の厚さは、例えば１〜２０μｍである。
次に、図１４（ｄ）に示すように、薄化ウエハ１Ｔ'の被研削面側に素子形成面１ａを形成する。具体的には、薄化ウエハ１Ｔ'の被研削面側に対し、トランジスタ形成工程や配線形成工程などを経て複数の半導体素子（図示略）を作り込む。これにより、被研削面側に素子形成面１ａを有する薄化ウエハ１Ｔが形成される。
次に、図１５（ａ）および図１５（ｂ）に示すように、後に半導体素子が作り込まれることとなる半導体ウエハである新たなウエハ１'と薄化ウエハ１Ｔとが、上述した接着剤４を介して接合される。具体的には、まず、接合対象面（薄化ウエハ１Ｔの素子形成面１ａ，新たなウエハ１'の一方の面）の一方または両方に接着剤４をスピンコーティングによって塗布して接着剤層を形成する。接着剤４の塗布の前に、接合対象面の一方または両方にシランカップリング剤処理を施してもよい。次に、加熱によって接着剤４（接着剤層）を乾燥させて固化させる。次に、接着剤４（接着剤層）を介して接合対象面を貼り合わせる。その後、接合対象面間において加熱によって接着剤４を硬化させる。接着剤４の硬化後における接着剤層の厚さは、例えば０.５〜２０μｍである。接着剤４による接合をなすための諸条件については、図３を参照して上述した接合工程における諸条件と同様である。
次に、図１５（ｃ）に示すように、ウエハ１'が薄化される。本工程では、例えば、ウエハ１'に対する研削加工によってウエハ１'を所定の厚さにまで薄化して薄化ウエハ１Ｔ'を形成する。薄化後のウエハ１'（薄化ウエハ１Ｔ'）の厚さは、例えば１〜２０μｍである。
次に、図１５（ｄ）に示すように、薄化ウエハ１Ｔ'の被研削面側に素子形成面１ａを形成する。具体的には、薄化ウエハ１Ｔ'の被研削面側に対し、トランジスタ形成工程や配線形成工程などを経て複数の半導体素子（図示略）を作り込む。これにより、被研削面側に素子形成面１ａを有する薄化ウエハ１Ｔが形成される。
上述の半導体装置製造方法では、下段ウエハに対するウエハ１'の接合と、そのウエハ１'の薄化と、薄化後のウエハ１'に対する半導体素子の形成とを含む一連の過程を以上のように所定の回数繰り返すウエハ積層体形成工程を、採用してもよい。
Ｓ 支持基板
１，１’ ウエハ
１Ｔ，１Ｔ’ 薄化ウエハ
１ａ，３ａ 素子形成面
１ｂ，３ｂ 裏面
１Ｒ 補強ウエハ
３ ウエハ（ベースウエハ）
２ 仮接着剤層
４ 接着剤
５ 貫通電極
Ｙ ウエハ積層体

Claims (12)

  1. 素子形成面およびこれとは反対の裏面をそれぞれが有する複数のウエハを、隣り合う二つのウエハにおいて一方のウエハの素子形成面と他方のウエハの裏面とが向かい合う配向で含む、積層構造をそれぞれが有する、少なくとも二つのウエハ積層体を形成するウエハ積層体形成工程と、
    前記ウエハ積層体における積層方向の一端に位置し且つ裏面側に隣接ウエハが位置する第１のウエハの素子形成面側から、他端に位置する第２のウエハの素子形成面を超える位置まで、当該ウエハ積層体内を貫通して延びる貫通電極を、各ウエハ積層体に形成する電極形成工程と、
    前記電極形成工程を経た各ウエハ積層体における前記第２のウエハの裏面側に対する研削によって当該第２のウエハを薄化して当該裏面側にて前記貫通電極を露出させる、電極端部露出化工程と、
    前記電極端部露出化工程を経た少なくとも二つのウエハ積層体を、当該ウエハ積層体間にて貫通電極を電気的に接続しつつ、積層して接合する多層化工程と、を含む半導体装置製造方法。
  2. 前記電極形成工程は、前記ウエハ積層体において前記第１のウエハの素子形成面側から前記第２のウエハの素子形成面を超える位置まで延びる開口部を形成する工程と、当該開口部内に導電材料を充填する工程とを含む、請求項１に記載の半導体装置製造方法。
  3. 前記多層化工程では、接合対象である一方のウエハ積層体における第１のウエハの素子形成面側と、他方のウエハ積層体における第１のウエハの素子形成面側との接合が、行われる、請求項１または２に記載の半導体装置製造方法。
  4. 前記多層化工程では、接合対象である一方のウエハ積層体における第１のウエハの素子形成面側と、他方のウエハ積層体における第２のウエハの裏面側との接合が、行われる、請求項１または２に記載の半導体装置製造方法。
  5. 前記多層化工程では、接合対象である一方のウエハ積層体における第２のウエハの裏面側と、他方のウエハ積層体における第２のウエハの裏面側との接合が、行われる、請求項１または２に記載の半導体装置製造方法。
  6. 前記ウエハ積層体形成工程は、素子形成面およびこれとは反対の裏面を有するベースウエハの前記素子形成面側にウエハを接合する工程と、当該ウエハに対する研削によって前記ベースウエハ上に薄化ウエハを形成する工程と、当該薄化ウエハにおける被研削面側に半導体素子を形成する工程とを含む、請求項１から５のいずれか一つに記載の半導体装置製造方法。
  7. 前記ウエハ積層体形成工程は、前記ベースウエハ上の前記薄化ウエハの素子形成面側にウエハを接合する工程と、当該ウエハに対する研削によって前記ベースウエハ上に薄化ウエハを形成する工程と、当該薄化ウエハにおける被研削面側に半導体素子を形成する工程とを更に含む、請求項６に記載の半導体装置製造方法。
  8. 前記ウエハ積層体形成工程は、
    素子形成面およびこれとは反対の裏面を有するウエハ、支持基板、並びに、前記ウエハの前記素子形成面側および前記支持基板の間の仮接着剤層、を含む積層構造を有する補強ウエハを用意する工程と、
    前記補強ウエハにおける前記ウエハをその裏面側から研削して薄化ウエハを形成する工程と、
    素子形成面およびこれとは反対の裏面を有するベースウエハの前記素子形成面側と、前記補強ウエハの前記薄化ウエハの裏面側とを、接着剤を介して接合する接合工程と、
    前記補強ウエハにおける前記支持基板と前記薄化ウエハの間の前記仮接着剤層による仮接着状態を解除して前記支持基板の取り外しを行う取外し工程と、を含む、請求項１から５のいずれか一つに記載の半導体装置製造方法。
  9. 前記ウエハ積層体形成工程は、
    素子形成面およびこれとは反対の裏面を有するウエハ、支持基板、並びに、前記ウエハの前記素子形成面側および前記支持基板の間の仮接着剤層、を含む積層構造を有する少なくとも一つの追加の補強ウエハを用意する工程と、
    各追加の補強ウエハにおける前記ウエハをその裏面側から研削して薄化ウエハを形成する工程と、
    前記追加の補強ウエハにおける前記薄化ウエハの裏面側を、前記ベースウエハ上の薄化ウエハの素子形成面側に前記接着剤を介して接合する、少なくとも一つの追加の接合工程と、
    前記追加の接合工程ごとに行われる少なくとも一つの、前記追加の補強ウエハにおける前記支持基板と前記薄化ウエハの間の前記仮接着剤層による仮接着状態を解除して前記支持基板の取り外しを行う取外し工程と、を更に含む、請求項８に記載の半導体装置製造方法。
  10. 前記仮接着剤層を形成するための仮接着剤は、多価ビニルエーテル化合物と、そのビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して前記多価ビニルエーテル化合物と重合体を形成しうる化合物と、熱可塑性樹脂とを含有する、請求項８または９に記載の半導体装置製造方法。
  11. 前記接着剤は、重合性基含有ポリオルガノシルセスキオキサンを含有する、請求項８から１０のいずれか一つに記載の半導体装置製造方法。
  12. 前記接合工程は、前記重合体の軟化点より低い温度で前記接着剤を硬化させる硬化処理を含み、
    前記取外し工程は、前記重合体の軟化点より高い温度で前記仮接着剤層を軟化させる軟化処理を含む、請求項８から１１のいずれか一つに記載の半導体装置製造方法。
JP2018199013A 2018-10-23 2018-10-23 半導体装置製造方法 Active JP7201387B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018199013A JP7201387B2 (ja) 2018-10-23 2018-10-23 半導体装置製造方法
PCT/JP2019/041202 WO2020085259A1 (ja) 2018-10-23 2019-10-18 半導体装置製造方法
KR1020217014991A KR102615976B1 (ko) 2018-10-23 2019-10-18 반도체 장치 제조 방법
CN201980070246.7A CN112956020A (zh) 2018-10-23 2019-10-18 半导体装置制造方法
US17/287,187 US20210358884A1 (en) 2018-10-23 2019-10-18 Semiconductor device manufacturing method
TW108138049A TWI801681B (zh) 2018-10-23 2019-10-22 半導體裝置製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018199013A JP7201387B2 (ja) 2018-10-23 2018-10-23 半導体装置製造方法

Publications (2)

Publication Number Publication Date
JP2020068254A true JP2020068254A (ja) 2020-04-30
JP7201387B2 JP7201387B2 (ja) 2023-01-10

Family

ID=70331331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018199013A Active JP7201387B2 (ja) 2018-10-23 2018-10-23 半導体装置製造方法

Country Status (6)

Country Link
US (1) US20210358884A1 (ja)
JP (1) JP7201387B2 (ja)
KR (1) KR102615976B1 (ja)
CN (1) CN112956020A (ja)
TW (1) TWI801681B (ja)
WO (1) WO2020085259A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012121344A1 (ja) * 2011-03-09 2012-09-13 国立大学法人東京大学 半導体装置の製造方法
JP2013191639A (ja) * 2012-03-12 2013-09-26 Nippon Hoso Kyokai <Nhk> 積層型半導体装置及びその製造方法
US20150123284A1 (en) * 2013-11-07 2015-05-07 Chajea JO Semiconductor devices having through-electrodes and methods for fabricating the same
JP2015119110A (ja) * 2013-12-19 2015-06-25 国立大学法人東京工業大学 半導体装置及びその製造方法
JP2015176958A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
JP2016004835A (ja) * 2014-06-13 2016-01-12 株式会社ディスコ 積層デバイスの製造方法
WO2016204115A1 (ja) * 2015-06-17 2016-12-22 株式会社ダイセル 硬化物の製造方法、硬化物、及び前記硬化物を含む積層物
WO2017061416A1 (ja) * 2015-10-09 2017-04-13 株式会社ダイセル 接着剤

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US7462925B2 (en) * 2004-11-12 2008-12-09 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using via to provide interconnection
KR101615990B1 (ko) 2008-09-18 2016-04-28 고쿠리츠다이가쿠호우진 도쿄다이가쿠 반도체장치의 제조방법
KR20100048610A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
JP5657499B2 (ja) * 2011-09-30 2015-01-21 株式会社東芝 半導体装置及びその製造方法、並びに半導体装置の管理システム
JP6429388B2 (ja) * 2015-03-19 2018-11-28 株式会社ディスコ 積層デバイスの製造方法
KR102495911B1 (ko) * 2016-06-14 2023-02-03 삼성전자 주식회사 반도체 패키지
JP6349539B2 (ja) * 2016-09-30 2018-07-04 株式会社新川 半導体装置の製造方法および実装装置
JP7069448B2 (ja) * 2016-12-16 2022-05-18 株式会社ダイセル 硬化性組成物、接着シート、硬化物、積層物、接着シートの製造方法、及び装置
US10163864B1 (en) * 2017-08-16 2018-12-25 Globalfoundries Inc. Vertically stacked wafers and methods of forming same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012121344A1 (ja) * 2011-03-09 2012-09-13 国立大学法人東京大学 半導体装置の製造方法
JP2013191639A (ja) * 2012-03-12 2013-09-26 Nippon Hoso Kyokai <Nhk> 積層型半導体装置及びその製造方法
US20150123284A1 (en) * 2013-11-07 2015-05-07 Chajea JO Semiconductor devices having through-electrodes and methods for fabricating the same
JP2015119110A (ja) * 2013-12-19 2015-06-25 国立大学法人東京工業大学 半導体装置及びその製造方法
JP2015176958A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
JP2016004835A (ja) * 2014-06-13 2016-01-12 株式会社ディスコ 積層デバイスの製造方法
WO2016204115A1 (ja) * 2015-06-17 2016-12-22 株式会社ダイセル 硬化物の製造方法、硬化物、及び前記硬化物を含む積層物
WO2017061416A1 (ja) * 2015-10-09 2017-04-13 株式会社ダイセル 接着剤

Also Published As

Publication number Publication date
TWI801681B (zh) 2023-05-11
WO2020085259A1 (ja) 2020-04-30
KR102615976B1 (ko) 2023-12-22
TW202027176A (zh) 2020-07-16
JP7201387B2 (ja) 2023-01-10
KR20210081381A (ko) 2021-07-01
CN112956020A (zh) 2021-06-11
US20210358884A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
TWI673787B (zh) 晶圓加工體、晶圓加工用暫時接著材料、及薄型晶圓之製造方法
TWI779045B (zh) 基板加工用暫時接著膜卷、薄型基板之製造方法
JP7350006B2 (ja) 半導体装置製造方法
WO2020085258A1 (ja) 半導体装置製造方法
KR20160134545A (ko) 분리층 형성용 조성물, 분리층, 분리층을 포함하는 적층체, 적층체의 제조 방법 및 적층체의 처리 방법
CN115702204A (zh) 层叠体、剥离剂组合物及经加工的半导体基板的制造方法
WO2020085259A1 (ja) 半導体装置製造方法
WO2020085256A1 (ja) 半導体装置製造方法
JP7198814B2 (ja) 半導体装置製造方法
JP7324049B2 (ja) 半導体装置
JP2020012020A (ja) ウエハ加工用仮接着剤、ウエハ積層体、ウエハ積層体の製造方法、及び薄型ウエハの製造方法
JP2020194819A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221222

R150 Certificate of patent or registration of utility model

Ref document number: 7201387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150