CN112956020A - 半导体装置制造方法 - Google Patents

半导体装置制造方法 Download PDF

Info

Publication number
CN112956020A
CN112956020A CN201980070246.7A CN201980070246A CN112956020A CN 112956020 A CN112956020 A CN 112956020A CN 201980070246 A CN201980070246 A CN 201980070246A CN 112956020 A CN112956020 A CN 112956020A
Authority
CN
China
Prior art keywords
wafer
forming
semiconductor device
manufacturing
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980070246.7A
Other languages
English (en)
Inventor
辻直子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daicel Corp
Original Assignee
Daicel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daicel Corp filed Critical Daicel Corp
Publication of CN112956020A publication Critical patent/CN112956020A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C08L83/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J135/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a carboxyl radical, and containing at least another carboxyl radical in the molecule, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J135/08—Copolymers with vinyl ethers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0655—Polyacetal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供在经过其中制作有半导体元件的晶片的层叠而将半导体元件多层化的半导体装置制造方法中，适于在实现大的晶片层叠数的同时效率良好地制造半导体装置的方法。在本发明的方法中，形成至少两个具有层叠结构的晶片层叠体，所述层叠结构包含具有元件形成面及背面的多个晶片，且在相邻晶片间以使元件形成面与背面相对的方式取向；在各晶片层叠体中形成贯通电极，所述贯通电极从晶片层叠体中位于层叠方向一端的第1晶片的元件形成面侧至超过位于另一端的第2晶片的元件形成面的位置贯穿着晶片层叠体内而延伸；通过对第2晶片的背面侧进行磨削而使贯通电极在该背面侧露出；将经过该露出化工序后的两个晶片层叠体层叠并接合，同时在该晶片层叠体间将贯通电极电连接。

Description

半导体装置制造方法
技术领域
本发明涉及具有包含多个半导体元件的层叠结构的半导体装置的制造方法。本申请基于2018年10月23日在日本提出申请的日本特愿2018-199013号要求优先权，并将其内容援引于此。
背景技术
近年来，以半导体器件的进一步高密度化为主要目的，用于制造具有由多个半导体芯片或半导体元件在其厚度方向上集成而成的立体结构的半导体器件的技术的开发得到了发展。作为这样的技术之一，已知有所谓的WOW(Wafer on Wafer)工艺。在WOW工艺中，例如，将分别在其中制作有多个半导体元件的给定数量的半导体晶片依次层叠，形成半导体元件在其厚度方向上多级配置的结构，并经过切割工序将该晶片层叠体单片化为半导体器件。关于这样的WOW工艺，例如已被记载于下述的专利文献1、2。
现有技术文献
专利文献
专利文献1：国际公开第2010/032729号
专利文献2：日本特开2016-178162号
发明内容
发明要解决的课题
在WOW工艺中，为了将不同的半导体晶片间的半导体元件进行电连接，可形成所谓的贯通电极。例如，在晶片层叠过程中，每次在下段晶片上层叠相邻段的晶片时，要形成沿层叠晶片的厚度方向贯穿该层叠晶片的电极，以实现两晶片间的半导体元件的电连接。然而，根据这样的方法，需要在每次层叠晶片时实施用于形成贯通电极的一系列步骤，例如，形成贯穿层叠晶片的开口部、在该开口部的内壁面形成绝缘膜、在开口部内填充导电材料、与这些步骤相伴的各种形式的清洗处理等，是缺乏效率的。
另一方面，还已知如下方法：在制作了与要制造的半导体装置的设计上的半导体元件层叠数相当的层叠数的晶片层叠体之后，对于该晶片层叠体，要实施包括在其厚度方向上遍及多个晶片而延伸的开口部的形成的一系列步骤，以形成用于该晶片间的半导体元件的电连接的贯通电极。然而，晶片层叠体中的晶片层叠数越增加，则越倾向于难以适当地形成遍及该多个晶片而延伸的开口部，因此，越倾向于难以在该开口部内适当地形成贯通电极。
本发明是基于以上的情况而设计的，其目的在于在经过制作有半导体元件的晶片的层叠而将半导体元件多层化的半导体装置制造方法中，提供适于在实现大的晶片层叠数的同时效率良好地制造半导体装置的方法。
解决课题的方法
本发明提供的半导体装置制造方法包括如下所述的晶片层叠体形成工序、电极形成工序、电极端部露出化工序、以及多层化工序。
在晶片层叠体形成工序中，形成至少两个晶片层叠体。各晶片层叠体具有层叠结构，所述层叠结构包含各自具有元件形成面及与其相反的背面的多个晶片，且在相邻的两个晶片中以一个晶片的元件形成面与另一个晶片的背面相对的方式取向。对于晶片层叠体的位于层叠方向的一端的晶片(第1晶片)而言，相邻晶片位于其背面侧，对于晶片层叠体的位于层叠方向的另一端的晶片(第2晶片)而言，相邻晶片位于其元件形成面侧。晶片的元件形成面是指，经过晶体管形成工序、布线形成工序等而形成了多个半导体元件的一侧的面。在晶片层叠体间，晶片层叠数可以相同，也可以不同。
在电极形成工序中，在各晶片层叠体中形成至少一个贯通电极。贯通电极从晶片层叠体中的上述第1晶片的元件形成面侧至超过上述的第2晶片的元件形成面的位置，贯穿着该晶片层叠体内而延伸。本工序优选包括：在晶片层叠体中形成从第1晶片的元件形成面侧延伸至超过第2晶片的元件形成面的位置的开口部的工序、以及在该开口部内填充导电材料的工序。
在电极端部露出化工序中，通过对经过电极形成工序后的各晶片层叠体中的第2晶片的背面侧进行磨削而将该第2晶片薄化，使贯通电极在该背面侧露出。
在多层化工序中，将经过电极端部露出化工序后的至少两个晶片层叠体层叠并接合，同时在该晶片层叠体间中将贯通电极电连接。在本工序中，可以进行作为接合对象的一个晶片层叠体中的第1晶片的元件形成面侧与另一个晶片层叠体中的第1晶片的元件形成面侧的接合(晶片层叠体间的face-to-face接合)。在本工序中，也可以进行作为接合对象的一个晶片层叠体中的第1晶片的元件形成面侧与另一个晶片层叠体中的第2晶片的背面侧的接合(晶片层叠体间的face-to-back接合)。在本工序中，还可以进行作为接合对象的一个晶片层叠体中的第2晶片的背面侧与另一个晶片层叠体中的第2晶片的背面侧的接合(晶片层叠体间的back-to-back接合)。
在本半导体装置制造方法中的上述电极形成工序中，在将于随后的多层化工序中与其它晶片层叠体接合的各晶片层叠体内，形成遍及其中包含的多个晶片而延伸的贯通电极。这样的构成适于避免或减少在晶片层叠体的形成过程中用于对每个晶片形成贯通电极的一系列步骤(即，贯穿一片晶片的开口部的形成、在该开口部的内壁面形成绝缘膜、在开口部内填充导电材料、伴随这些步骤的各种形式的清洗处理等)的实施，适于在WOW工艺下效率良好地制造半导体装置。
在本半导体装置制造方法中的上述多层化工序中，在已经形成有贯通电极的至少两个晶片层叠体之间将贯通电极电连接的同时使该晶片层叠体接合，以使晶片进一步多层化。这样的构成适于在WOW工艺中实现大的晶片层叠数。
如上所述，晶片层叠体的晶片层叠数越增加，则越倾向于难以在层叠体厚度方向上适当地形成遍及该多个晶片而延伸的开口部，越倾向于难以在该开口部内适当地形成贯通电极。然而，在本半导体装置制造方法中，不需要形成一次性贯穿与制造目标的半导体装置的半导体元件层叠数相当的层叠数的晶片层叠体的电极。这样的本半导体装置制造方法适于避免或抑制伴随一次性形成贯通电极而引起的上述的困难性。
如上所述，本半导体装置制造方法适于避免或抑制伴随晶片层叠体的增大而引起的贯通电极形成的困难性从而实现大的晶片层叠数，同时效率良好地制造半导体装置。
此外，对于本半导体装置制造方法而言，在采用例如日本特开2016-4835号公报中记载的方法作为上述的电极形成工序中的贯通电极形成方法的情况下，适于实现各晶片中的半导体元件的高密度化。根据该文献中记载的贯通电极形成方法，待相连地形成贯通电极的在各晶片内形成的部分导电部在相邻晶片间会以不同的截面积(晶片面内方向的截面积)形成，产生晶片层叠数越增加则部分导电部的截面积在每个晶片越会不可避免地逐渐增加的结构。在这样的结构中，晶片层叠数越增加，越难以实现各晶片中的半导体元件的高密度化。但是，在本半导体装置制造方法中，不需要形成一次性贯穿与制造目标的半导体装置的半导体元件层叠数相当的层叠数的晶片层叠体的电极。这样的本半导体装置制造方法适于在实现晶片层叠数的增大的同时实现各晶片中的半导体元件的高密度化。
在优选的第1方式中，晶片层叠体形成工序包括：将晶片接合于具有元件形成面及与其相反的背面的基础晶片的元件形成面侧的工序、通过对该晶片进行磨削而在基础晶片上形成薄化晶片的工序、以及在该薄化晶片的被磨削面侧形成半导体元件的工序。这样的晶片层叠体形成工序可以进一步包括：将晶片接合于基础晶片上的薄化晶片的元件形成面侧的工序、通过对该晶片进行磨削而在基础晶片上形成薄化晶片的工序、以及在该薄化晶片的被磨削面侧形成半导体元件的工序。这些构成适于形成制作有半导体元件的薄晶片的层叠体。
在优选的第2方式中，晶片层叠体形成工序包括如下所述的准备工序、薄化工序、接合工序、以及移除工序。
在准备工序中，准备加强晶片。加强晶片具有层叠结构，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及晶片的元件形成面侧与支撑基板之间的临时粘接剂层。临时粘接剂层用于实现支撑基板与晶片之间的临时粘接状态。
在薄化工序中，对于这样的加强晶片中的晶片，从其背面侧进行磨削而薄化。由此，在被支撑基板支撑的状态下形成薄化晶片。
在接合工序中，经由粘接剂将具有元件形成面及与其相反的背面的基础晶片的元件形成面侧与加强晶片的上述的薄化晶片的背面侧接合。本接合工序优选包括在低于临时粘接剂层中的聚合物的软化点的温度下使粘接剂固化的固化处理。在这样的接合工序中，例如，在接合对象面(基础晶片的元件形成面、薄化晶片的背面)中的一者或两者涂布粘接剂，经由该粘接剂使接合对象面贴合，并在该贴合后使该粘接剂固化。另外，在接合工序中，可以在在涂布粘接剂之前对上述的接合对象面中的一者或两者实施硅烷偶联剂处理。
在移除工序中，将经过上述接合工序后的加强晶片中的支撑基板与薄化晶片之间的临时粘接剂层所形成的临时粘接状态解除，进行支撑基板的移除。本移除工序优选包括在高于临时粘接剂层中的聚合物的软化点的温度下使临时粘接剂层软化的软化处理。
包括如上所述的准备工序、薄化工序、接合工序及移除工序的晶片层叠体形成工序适于形成制作有半导体元件的薄晶片的层叠体。
在优选的第2方式中，晶片层叠体形成工序可以进一步包括：准备至少一个追加的加强晶片的工序、对各追加的加强晶片进行的薄化工序、对各追加的加强晶片进行的追加的接合工序、以及追加的接合工序后的移除工序。追加的加强晶片具有层叠结构，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及晶片的元件形成面侧与支撑基板之间的临时粘接剂层。在对各追加的加强晶片进行的薄化工序中，对于这样的追加的加强晶片中的晶片，从其背面侧进行磨削而形成薄化晶片。在对各追加的加强晶片进行的追加的接合工序中，经由粘接剂将追加的加强晶片中的薄化晶片的背面侧接合于基础晶片上的薄化晶片的元件形成面侧。基础晶片上的薄化晶片是指上述的接合工序中与基础晶片接合的薄化晶片、或先前的追加的接合工序中在薄化晶片上追加层叠的薄化晶片。本工序优选包括在低于临时粘接剂层中的聚合物的软化点的温度下使粘接剂固化的固化处理。在这样的追加的接合工序中，例如，在接合对象面(一个薄化晶片的元件形成面、其它的薄化晶片的背面)中的一者或两者涂布粘接剂，经由该粘接剂使接合对象面贴合，并在该贴合后使该粘接剂固化。另外，在追加的接合工序中，可以在涂布粘接剂之前对上述的接合对象面中的一者或两者实施硅烷偶联剂处理。然后，在追加的接合工序后的移除工序中，将追加的加强晶片中的支撑基板与薄化晶片之间的临时粘接剂层所形成的临时粘接状态解除，进行支撑基板的移除。本工序优选包括在高于临时粘接剂层中的聚合物的软化点的温度下使临时粘接剂层软化的软化处理。适于将制作有半导体元件的薄的晶片进一步多层化。
用于形成加强晶片内的上述的临时粘接剂层的临时粘接剂优选含有多元乙烯基醚化合物、具有两个以上能够与其乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物、以及热塑性树脂。这样构成的临时粘接剂以在支撑基板与晶片之间凝固形成的临时粘接剂层的形态，适于在确保能够耐受对该晶片的薄化工序中的磨削等的高粘接力的同时，实现120℃左右以上、例如130～250℃的较高的软化温度。
接合工序中使用的上述的粘接剂优选含有具有聚合性官能团的聚有机倍半硅氧烷(即，含有聚合性基团的聚有机倍半硅氧烷)。含有聚合性基团的聚有机倍半硅氧烷适于实现例如30～200℃左右的较低的聚合温度或固化温度，并且适于在固化后实现高耐热性。因此，利用包含含有聚合性基团的聚有机倍半硅氧烷的粘接剂进行的晶片间粘接剂接合适于在形成于晶片间的粘接剂层中实现高耐热性，并且适于实现用于形成粘接剂层的固化温度的降低从而抑制对作为被粘附物的晶片内的元件的损伤。
在本半导体装置制造方法中的晶片层叠体形成工序的第2优选方式中，在用于形成临时粘接剂层的临时粘接剂和用于晶片间接合的粘接剂共同采用了上述的优选构成的情况下，可以实现如下所述的复合性且功能性的构成。其是供于接合工序的加强晶片内的临时粘接剂层适于如上所述地实现较高的软化温度、且该工序中使用的粘接剂(包含含有聚合性基团的聚有机倍半硅氧烷的粘接剂)适于如上所述地实现较低的固化温度和固化后的高耐热性这样的构成。这样的复合性且功能性的构成适于兼顾接合工序的实施和随后的移除工序的实施。即，该构成适于在较低温的条件下实施接合工序，从而在保持加强晶片中的支撑基板与薄化晶片的临时粘接状态的同时，实现该薄化晶片相对于基础晶片的良好的粘接剂接合，并且，适于在较高温的条件下实施随后的移除工序，从而在保持基础晶片与薄化晶片之间的粘接剂接合的同时，使临时粘接剂层软化而实施支撑基板从薄化晶片的移除。从薄化晶片移除支撑基板时，经过临时粘接剂层的软化而解除由该临时粘接剂层形成的临时粘接状态的构成适于避免或抑制对薄化晶片局部性地作用强应力从而避免该晶片的损坏。晶片层叠体形成工序的第2优选方式中的上述复合性的构成适于在晶片层叠体形成时避免晶片破损的同时，经由粘接剂接合将薄的晶片多层化。
附图说明
图1示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图2示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图3示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图4示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图5示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图6示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图7示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图8示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图9示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图10示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图11示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图12示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图13示出了贯通电极形成工序的一例。
图14示出了晶片层叠体形成工序的一例。
图15示出了在图14之后继续的工序。
符号说明
S 支撑基板
1，1’ 晶片
1T，1T’ 薄化晶片
1a，3a 元件形成面
1b，3b 背面
1R 加强晶片
3 晶片(基础晶片)
2 临时粘接剂层
4 粘接剂
5 贯通电极
Y 晶片层叠体
具体实施方式
图1～图12示出了本发明的一个实施方式的半导体装置制造方法。该制造方法是用于制造具有半导体元件在该厚度方向上集成而成的立体结构的半导体装置的方法，图1～图12以局部剖面图示出了制造过程。
在本半导体装置制造方法中，首先，准备图1(a)所示的加强晶片1R(准备工序)。加强晶片1R具有包含晶片1、支撑基板S、及它们之间的临时粘接剂层2的层叠结构。
晶片1是具有能够在其中制作半导体元件的半导体晶片主体的晶片，具有元件形成面1a及与其相反的背面1b。在本实施方式中，晶片的元件形成面是在晶片中经过晶体管形成工序、布线形成工序等而形成了多个半导体元件(省略图示)的一侧的面。晶片1的各半导体元件在表面具有包含露出的电极焊盘的例如多层布线结构部。或者，晶片1可以是在元件形成面1a一侧已经制作有各种半导体元件、且随后在元件形成面1a上形成该半导体元件所需要的布线结构的晶片。作为用于形成晶片1的半导体晶片主体的构成材料，可以列举例如：硅(Si)、锗(Ge)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)、以及磷化铟(InP)。从缩短后述的磨削工序中的磨削时间的观点考虑，这样的晶片1的厚度优选为1000μm以下，更优选为900μm以下，更优选为800μm以下。另外，晶片1的厚度例如为500μm以上。
加强晶片1R中的支撑基板S用于对经过后述的薄化工序而变薄的晶片1进行补强。作为支撑基板S，可以举出例如：硅晶片、玻璃晶片。从确保作为加强要素的功能的观点考虑，支撑基板S的厚度优选为300μm以上，更优选为500μm以上，更优选为700μm以上。另外，支撑基板S的厚度例如为800μm以下。这样的支撑基板S可以经由临时粘接剂层2而接合于晶片1的元件形成面1a一侧。
临时粘接剂层2用于实现晶片1与支撑基板S之间的能够在事后解除的临时粘接状态。在本实施方式中，用于形成这样的临时粘接剂层2的临时粘接剂至少含有：多元乙烯基醚化合物(A)、具有两个以上能够与该乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物(B)、以及热塑性树脂(C)。关于临时粘接剂中的这些成分，具体如后所述。作为用于形成临时粘接剂层2的临时粘接剂，也可以代替这样的临时粘接剂而采用有机硅类粘合剂、丙烯酸类粘合剂、或蜡型的粘接剂。
这样的构成的加强晶片1R例如可以经过以下这样的工序来制作。首先，如图2(a)所示地在支撑基板S上形成临时粘接剂层2。具体而言，可以通过例如旋涂将用于形成临时粘接剂层2的临时粘接剂涂布在支撑基板S上而形成临时粘接剂涂膜，通过加热使该涂膜干燥而形成临时粘接剂层2。该加热的温度例如为100～300℃，可以是恒定的，也可以阶段性变化。该加热的时间例如为30秒钟～30分钟。接下来，如图2(b)及图2(c)所示，将支撑基板S和晶片1经由临时粘接剂层2进行接合。如上所述，晶片1具有元件形成面1a及与其相反的背面1b。在本工序中，例如，在将支撑基板S和晶片1经由临时粘接剂层2加压并贴合后，经过加热而形成在高温范围具有软化点的聚合物并使临时粘接剂层2凝固，使这些支撑基板S与晶片1通过临时粘接剂层2而粘接。在贴合中，加压力例如为300～5000g/cm2，温度例如为30～200℃。另外，在利用临时粘接剂层2的粘接中，加热温度例如为100～300℃，优选为100～250℃，加热时间例如为30秒钟～30分钟，优选为3～12分钟。加热温度可以是恒定的，也可以阶段性变化。如上所述地，可以制作包含晶片1、支撑基板S、以及它们之间的临时粘接剂层2的层叠结构的加强晶片1R。
临时粘接剂中的上述的多元乙烯基醚化合物(A)是在分子内具有两个以上乙烯基醚基的化合物，例如以下述的式(a)表示。
[化学式1]
Figure BDA0003035070070000091
式(a)中，Z1表示从饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式中去除n1个氢原子而得到的基团。另外，式(a)中，n1表示2以上的整数，例如为2～5的整数，优选为2～3的整数。
在从上述饱和或不饱和脂肪族烃的结构式中去除n1个氢原子而得到的基团中，作为从饱和或不饱和脂肪族烃的结构式中去除2个氢原子而得到的基团，可以列举例如：亚甲基、亚乙基、亚丙基、三亚甲基、四亚甲基、五亚甲基、六亚甲基、八亚甲基、十亚甲基、以及十二亚甲基等直链状或支链状的亚烷基、以及亚乙烯基、1-亚丙烯基、以及3-甲基-2-亚丁烯基等直链状或支链状的亚烯基。上述的亚烷基的碳原子数例如为1～20，优选为1～10。上述的亚烯基的碳原子数例如为2～20，优选为2～10。作为从饱和或不饱和脂肪族烃的结构式中去除3个以上氢原子而得到的基团，可以举出例如从这些示例出的基团的结构式中进一步去除1个以上氢原子而得到的基团。
在从上述饱和或不饱和脂环式烃的结构式中去除n1个氢原子而得到的基团中，作为从饱和或不饱和脂环式烃的结构式中去除2个氢原子而得到的基团，可以列举例如：1,2-亚环戊基、1,3-亚环戊基、1,2-亚环己基、1,3-亚环己基及1,4-亚环己基等3～15元环的亚环烷基、亚环戊烯基及亚环己烯基等3～15元环的亚环烯基、环戊叉及环己叉等3～15元环的环烷叉、以及金刚烷二基、降冰片烷二基、降冰片烯二基、异莰烷二基、三环癸烷二基、三环十一烷二基及四环十二烷二基等4～15元环的2价桥环式烃基。作为从饱和或不饱和脂环式烃的结构式中去除3个以上氢原子而得到的基团，可以举出例如，从这些示例出的基团的结构式中进一步去除1个以上氢原子而得到的基团。
作为上述芳香族烃，可以列举例如：苯、萘、及蒽。
上述杂环化合物包括芳香族杂环化合物及非芳香族杂环化合物。作为这样的杂环化合物，可以列举例如：包含氧原子作为杂原子的杂环化合物(例如，呋喃、四氢呋喃、
Figure BDA0003035070070000101
唑、异
Figure BDA0003035070070000102
唑、及γ-丁内酯等5元环、4-氧代-4H-吡喃、四氢吡喃及吗啉等6元环、苯并呋喃、异苯并呋喃、4-氧代-4H-色烯、色满及异色满等稠环、以及3-氧杂三环[4.3.1.14,8]十一烷-2-酮及3-氧杂三环[4.2.1.04,8]壬-2-酮等桥环)、包含硫原子作为杂原子的杂环化合物(例如，噻吩、噻唑、异噻唑及噻二唑等5元环、4-氧代-4H-噻喃等6元环、以及苯并噻吩等稠环)、以及包含氮原子作为杂原子的杂环化合物(例如，吡咯、吡咯烷、吡唑、咪唑及三唑等5元环、吡啶、哒嗪、嘧啶、吡嗪、哌啶及哌嗪环等6元环、以及吲哚、吲哚啉、喹啉、吖啶、萘啶、喹唑啉及嘌呤等稠环)。
作为上述连接基团，可以列举例如：2～4价的烃基、羰基(-CO-)、醚键(-O-)、硫醚键(-S-)、酯键(-COO-)、酰胺键(-CONH-)、碳酸酯键(-OCOO-)、氨基甲酸酯键(-NHCOO-)、-NR-键(R表示氢原子、烷基或酰基)、以及这些基团中的多个连接而成的基团。在上述2～4价的烃基中，作为2价的烃基，可以列举例如：亚甲基、甲基亚甲基、二甲基亚甲基、亚乙基、亚丙基及三亚甲基等直链状或支链状的碳原子数1～10的亚烷基、以及1,2-亚环戊基、1,3-亚环戊基、环戊叉、1,2-亚环己基、1,3-亚环己基、1,4-亚环己基及环己叉等碳原子数4～15的脂环式烃基(特别是亚环烷基)。作为3价的烃基，可以举出例如，从上述2价的烃基的结构式中进一步去除1个氢原子而得到的基团。作为4价的烃基，可以举出例如，从上述2价的烃基的结构式中进一步去除2个氢原子而得到的基团。
Z1可以具有一种或两种以上的取代基。作为该取代基，可以列举例如：烷基、环烷基、烯基、环烯基、芳基、羟基、羧基、硝基、氨基、巯基、卤原子、被卤原子取代的C2-10烃基、包含含有杂原子(氧、硫等)的官能团的烃基、以及这些基团中的2个以上键合而成的基团。作为烷基，可以举出例如甲基、乙基等C1-4烷基。作为环烷基，可以举出例如C3-10环烷基。作为烯基，可以举出例如乙烯基等C2-10烯基。作为环烯基，可以举出例如C3-10环烯基。作为芳基，可以举出例如苯基、萘基等C6-15芳基。作为包含含杂原子官能团的烃基，可以举出例如C1-4烷氧基及C2-6酰氧基。
作为多元乙烯基醚化合物(A)的具体例子，可以列举例如：1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚及三乙二醇二乙烯基醚、以及下述的式(a-1)～(a-21)表示的化合物。
[化学式2]
Figure BDA0003035070070000121
[化学式3]
Figure BDA0003035070070000122
从在上述的临时粘接剂中形成具有高软化点的聚合物的观点考虑，多元乙烯基醚化合物(A)中的上述Z1优选为从饱和或不饱和脂肪族烃、或者多个该烃经由连接基团键合而成的键合体的结构式中去除n1个氢原子而得到的基团，更优选为从饱和脂肪族烃、或者多个该烃经由连接基团键合而成的键合体的结构式中去除n1个氢原子而得到的基团，更优选为从碳原子数1～20的直链状亚烷基、碳原子数2～20的支链状亚烷基、或者多个该亚烷基经由连接基团键合而成的键合体的结构式中去除n1个氢原子而得到的基团。
作为多元乙烯基醚化合物(A)，最优选为选自1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、以及三乙二醇二乙烯基醚中的至少一种化合物。
如上所述，临时粘接剂中的化合物(B)是具有两个以上能够与多元乙烯基醚化合物(A)的乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物，例如为具有两个以上的以下述式(b)表示的结构单元(重复单元)的化合物。
[化学式4]
Figure BDA0003035070070000131
式(b)中，X表示羟基或羧基。n2个X可以相互相同，也可以相互不同。
式(b)中，n2表示1以上的整数。从上述的临时粘接剂的制备时获取的容易程度、对溶剂溶解的容易程度的观点、以及在临时粘接剂中形成具有高软化点的聚合物的观点考虑，n2优选为1～3的整数，更优选为1～2的整数。
化合物(B)中的上述式(b)表示的结构单元(重复单元)的数量为2个以上，从在上述的临时粘接剂中形成高软化点的聚合物的观点考虑，优选为2～40的整数，更优选为10～30的整数。
式(b)中，Z2表示从饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式中去除(n2+2)个氢原子而得到的基团，作为上述饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式，可以举出与上述Z1中的例子相同的例子。
化合物(B)优选为苯乙烯类聚合物、(甲基)丙烯酸类聚合物、聚乙烯醇、酚醛清漆树脂、以及甲阶酚醛树脂，更优选为具有2个以上选自下述式(b-1)～(b-6)中的至少一种结构单元(重复单元)的化合物。
[化学式5]
Figure BDA0003035070070000141
在作为化合物(B)而采用式(b)中的X为羟基的化合物的情况下，化合物(B)总量中的式(b)表示的结构单元的比例优选为30质量％以上，更优选为50质量％以上，更优选为60质量％以上。另外，化合物(B)总量中的式(b)表示的结构单元的比例优选为30摩尔％以上，更优选为50摩尔％以上。
在作为化合物(B)而采用式(b)中的X为羧基的化合物的情况下，化合物(B)总量中的式(b)表示的结构单元的比例优选为1质量％以上，更优选为5质量％以上，更优选为10质量％以上。
式(b)表示的结构单元的比例为上述范围内对于确保化合物(B)中的充分的交联点间距离、足够数量的交联点而言是适合的，因此，关于在上述的临时粘接剂中通过该化合物(B)与上述多元乙烯基醚化合物(A)的聚合而得到的聚合物，在确保重均分子量及高软化点方面是适合的，进而，对于由该临时粘接剂形成的临时粘接剂层2而言，在确保高温环境下的高粘接保持性方面是适合的。
化合物(B)可以是仅具有式(b)表示的结构单元的均聚物，也可以是具有式(b)表示的结构单元和其它结构单元的共聚物。在化合物(B)为共聚物的情况下，可以是嵌段共聚物、接枝共聚物、以及无规共聚物中的任意共聚物。
化合物(B)中的上述其它结构单元是来自于既不具有羟基也不具有羧基的聚合性单体的结构单元，作为该聚合性单体，可以列举例如：烯烃、芳香族乙烯基化合物、不饱和羧酸酯、羧酸乙烯酯、以及不饱和二羧酸二酯。作为烯烃，可以列举例如：乙烯、丙烯、以及1-丁烯等链状烯烃(特别是C2-12烯烃)、以及环戊烯、环己烯、环庚烯、降冰片烯、5-甲基-2-降冰片烯、以及四环十二碳烯等环状烯烃(特别是C3-10环烯烃)。作为芳香族乙烯基化合物，可以列举例如：苯乙烯、乙烯基甲苯、α-甲基苯乙烯、1-丙烯基苯、1-乙烯基萘、2-乙烯基萘、3-乙烯基吡啶、3-乙烯基呋喃、3-乙烯基噻吩、3-乙烯基喹啉、茚、甲基茚、乙基茚、以及二甲基茚等C6-14芳香族乙烯基化合物。作为不饱和羧酸酯，可以列举例如：(甲基)丙烯酸乙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸异丁酯、(甲基)丙烯酸2-乙基己酯、以及(甲基)丙烯酸二环戊酯等使不饱和羧酸(例如(甲基)丙烯酸)与醇(R”-OH)反应而得到的酯(上述R”表示从饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式中去除1个氢原子而得到的基团。作为R”，可以举出例如与对于上述式(a)中的Z1所举出的2价基团相对应的1价基团)。作为羧酸乙烯酯，可以举出例如：乙酸乙烯酯、丙酸乙烯酯、辛酸乙烯酯及己酸乙烯酯等C1-16脂肪酸乙烯酯。作为不饱和二羧酸二酯，可以举出例如：马来酸二乙酯、马来酸二丁酯、马来酸二辛酯及马来酸2-乙基己酯等马来酸二C1-10烷基酯、以及与它们相对应的富马酸二酯。这些化合物可以单独使用一种，或者组合两种以上使用。
作为为共聚物的情况下的化合物(B)，优选为包含上述式(b)表示的结构单元、并包含来自于选自链状烯烃、环状烯烃、芳香族乙烯基化合物、不饱和羧酸酯、羧酸乙烯酯及不饱和二羧酸二酯中的至少一种聚合性单体的结构单元的化合物。
化合物(B)的软化点(T1)例如为50℃以上，优选为80℃以上，更优选为100℃以上。这样的构成对于通过该化合物(B)与上述多元乙烯基醚化合物(A)的聚合而得到的聚合物实现高软化点而言是适合的。另外，从在上述的临时粘接剂中确保适度的流动性而实现良好的涂布性的观点考虑，T1例如为250℃以下，优选为200℃以下，更优选为150℃以下。
T1例如可以通过控制化合物(B)的重均分子量(基于GPC法的聚苯乙烯换算值)来进行调整。化合物(B)的重均分子量例如为1500以上，优选为1800～10000，更优选为2000～5000。
作为临时粘接剂中的上述热塑性树脂(C)，只要是具有热塑性、在配合于粘接剂组合物时能够对粘接剂组合物赋予柔软性的化合物即可。作为这样的热塑性树脂(C)，可以列举例如：聚乙烯醇缩醛类树脂、聚酯类树脂、聚氨酯类树脂、聚酰胺类树脂、聚(硫)醚类树脂、聚碳酸酯类树脂、聚砜类树脂及聚酰亚胺类树脂等缩聚类树脂、聚烯烃类树脂、(甲基)丙烯酸类树脂、苯乙烯类树脂及乙烯基类树脂等乙烯基聚合类树脂、以及纤维素衍生物等来自天然产物的树脂。这些化合物可以单独使用一种，或者组合两种以上使用。上述的临时粘接剂含有这样的热塑性树脂(C)的构成在所形成的临时粘接剂层2中赋予柔软性、挠性的方面是适合的，在即使在温度急剧变化的环境中也会防止自然剥离、裂纹的发生的方面是适合的，在确保优异的粘接性的方面是优选的。
临时粘接剂中的热塑性树脂(C)优选为选自聚乙烯醇缩醛类树脂、聚酯类树脂、聚氨酯类树脂、以及聚酰胺类树脂中的至少一种。对于临时粘接剂或临时粘接剂层2而言，从易于赋予柔软性的观点、即使在对晶片等被粘附物的化学性相互作用减弱而在剥离后的被粘附物上产生残胶的情况下也易于去除该胶残渣的观点考虑，临时粘接剂优选含有聚酯类树脂作为热塑性树脂(C)。另外，对于临时粘接剂或临时粘接剂层2而言，从易于赋予柔软性的观点、易于去除被粘附物上的胶残渣的上述观点、此外从确保对被粘附物的高密合性的观点考虑，临时粘接剂优选同时含有聚酯类树脂和聚乙烯醇缩醛类树脂作为热塑性树脂(C)。
作为上述聚乙烯醇缩醛类树脂，可以举出使醛(RCHO)与聚乙烯醇反应而得到的至少具有下式表示的结构单元的树脂。作为醛(RCHO)，可以列举例如：该结构式中的R(下述式中的R也相同)为氢原子、直链状C1-5烷基、支链状C2-5烷基、或C6-10芳基的化合物，具体而言，可以列举例如：甲醛、丁醛、以及苯甲醛。这样的聚乙烯醇缩醛类树脂除下式表示的结构单元以外，还可以具有其它结构单元。即，该聚乙烯醇缩醛类树脂可包含均聚物及共聚物。作为这样的聚乙烯醇缩醛类树脂，具体可以举出聚乙烯醇缩甲醛及聚乙烯醇缩丁醛，例如，可以使用商品名“S-LEC KS-1”、“S-LEC KS-10”(均为积水化学工业株式会社制)的市售品。
[化学式6]
Figure BDA0003035070070000161
作为上述聚酯类树脂，可以举出例如：通过二醇成分与二羧酸成分的缩聚而得到的聚酯。作为二醇成分，可以列举例如：乙二醇等脂肪族C2-12二醇、二乙二醇等聚氧C2-4亚烷基二醇、环己烷二甲醇等脂环式C5-15二醇、以及双酚A等芳香族C6-20二醇。作为二羧酸成分，可以列举例如：对苯二甲酸等芳香族C8-20二羧酸、己二酸等脂肪族C2-40二羧酸、以及环己烷二羧酸等脂环式C8-15二羧酸。作为上述聚酯类树脂，还可以举出通过羟基羧酸的缩聚而得到的聚酯。作为该羟基羧酸，可以列举例如：乳酸等脂肪族C2-6羟基羧酸、以及羟基苯甲酸等芳香族C7-19羟基羧酸。作为上述聚酯类树脂，也可以举出通过内酯的开环聚合而得到的聚酯。作为该内酯，可以列举例如：ε-己内酯、δ-戊内酯、以及γ-丁内酯等C4-12内酯。作为上述聚酯类树脂，也可以举出通过聚酯二醇与二异氰酸酯的反应而得到的包含氨基甲酸酯键的聚酯。聚酯类树脂包含均聚酯及共聚酯。另外，作为聚酯类树脂，例如，可以使用商品名“Placcel H1P”(株式会社大赛璐制)的市售品。
作为上述聚氨酯类树脂，可以举出例如：通过二异氰酸酯类、多元醇类及根据需要使用的扩链剂的反应而得到的树脂。作为二异氰酸酯类，可以列举：六亚甲基二异氰酸酯等脂肪族二异氰酸酯类、异佛尔酮二异氰酸酯等脂环式二异氰酸酯类、以及甲苯二异氰酸酯等芳香族二异氰酸酯类。作为多元醇类，可以列举：聚酯二醇、聚醚二醇、以及聚碳酸酯二醇。作为扩链剂，可以列举：乙二醇等C2-10亚烷基二醇、乙二胺等脂肪族二胺类、异佛尔酮二胺等脂环式二胺类、以及苯二胺等芳香族二胺类。
作为上述聚酰胺类树脂，可以列举例如：通过二胺成分与二羧酸成分的缩聚而得到的聚酰胺、通过氨基羧酸的缩聚而得到的聚酰胺、通过内酰胺的开环聚合而得到的聚酰胺、以及通过二胺成分、二羧酸成分及二醇成分的缩聚而得到的聚酯酰胺。作为上述二胺成分，可以举出例如：六亚甲基二胺等C4-10亚烷基二胺。作为上述二羧酸成分，可以举出例如：己二酸等C4-20亚烷基二羧酸。作为氨基羧酸，可以举出例如：ω-氨基十一碳酸等C4-20氨基羧酸。作为上述内酰胺，可以举出例如：ω-月桂内酰胺等C4-20内酰胺。作为上述二醇成分，可以举出例如：乙二醇等C2-12亚烷基二醇。另外，聚酰胺类树脂包含均聚酰胺及共聚酰胺。
热塑性树脂(C)的软化点(T2)优选比在本发明的半导体装置制造方法中与含有热塑性树脂(C)的临时粘接剂组合使用的后述的永久粘接剂的热固化温度高10℃以上。该永久粘接剂的热固化温度与T2之差例如为10～40℃，优选为20～30℃。
T2例如可以通过控制热塑性树脂(C)的重均分子量(Mw：基于GPC法的聚苯乙烯换算值)来调整。热塑性树脂(C)的重均分子量例如为1500～100000，优选为2000～80000，更优选为3000～50000，更优选为10000～45000，更优选为15000～35000。
在至少含有以上的多元乙烯基醚化合物(A)、化合物(B)、以及热塑性树脂(C)的临时粘接剂中，多元乙烯基醚化合物(A)与化合物(B)的聚合物的软化点(T3)优选比在本发明的半导体装置制造方法中与该临时粘接剂组合使用的后述的永久粘接剂的热固化温度高10℃以上。该永久粘接剂的热固化温度与T3之差例如为10～40℃，优选为20～30℃。
在后述的永久粘接剂的热固化温度例如为120℃时，相对于临时粘接剂中化合物(B)中的羟基及羧基的总量1摩尔，临时粘接剂中的多元乙烯基醚化合物(A)的含量为使多元乙烯基醚化合物(A)中的乙烯基醚基达到例如0.01～10摩尔的量、优选为0.05～5摩尔、更优选为0.07～1摩尔、更优选为0.08～0.5摩尔的量。
相对于临时粘接剂中的化合物(B)1质量份，临时粘接剂中的热塑性树脂(C)的含量例如为0.1～3质量份，优选为0.2～2质量份，更优选为0.3～1质量份。
临时粘接剂中的多元乙烯基醚化合物(A)、化合物(B)及热塑性树脂(C)的总含量为该临时粘接剂的不挥发成分总量的例如70～99.9质量％，优选为80～99质量％，更优选为85～95质量％，更优选为85～90质量％。
临时粘接剂可以进一步含有聚合促进剂。作为该聚合促进剂，可以举出例如：下述式(d)表示的一元羧酸、以及下述式(e)表示的一元醇。这些可以单独使用一种，或者组合两种以上使用。临时粘接剂含有聚合促进剂的构成在促进多元乙烯基醚化合物(A)及化合物(B)的聚合反应的方面是适合的，与使用不含有聚合促进剂的粘接剂的情况相比，在即使使聚合时的加热温度降低也会形成具有同等的软化点或更高的软化点的聚合物的方面是适合的，因此，在临时粘接剂层2中确保高温环境下(例如160～180℃左右)的粘接性的方面是适合的。
Z3-COOH(d)
(式中，Z3表示从任选具有除羧基以外的取代基、且选自饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃及芳香族烃中的一种的结构式中去除1个氢原子而得到的基团)
Z4-OH(e)
(式中，Z4表示从任选具有除羟基以外的取代基的芳香族烃的结构式中去除1个氢原子而得到的基团。)
作为上述式(d)中的Z3的饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、以及芳香族烃，可以举出针对上述式(a)中的Z1而列举的饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、以及芳香族烃。作为Z3所任选具有的取代基，可以列举从Z1所任选具有的取代基的例子中排除羧基以外的例子。另外，作为上述式(e)中的Z4的芳香族烃，可以举出针对述式(a)中的Z1而列举的芳香族烃。作为Z4所任选具有的取代基，可以列举从Z1所任选具有的取代基的例子中排除羟基以外的例子。
在临时粘接剂中包含聚合促进剂的情况下，该聚合促进剂的pKa(酸解离常数)优选为3～8，更优选为4～6。这样的构成在抑制临时粘接剂中因不需要的聚合进行而导致粘度增加等从而确保保存稳定性、同时在由该临时粘接剂形成临时粘接剂层2时确保聚合促进剂所带来的聚合促进效果的方面是适合的。
作为式(d)表示的一元羧酸，优选为以下所示的化合物(包含几何异构体)。
[化学式7]
Figure BDA0003035070070000191
[化学式8]
Figure BDA0003035070070000201
作为式(e)表示的一元醇，优选为以下所示的化合物。
[化学式9]
Figure BDA0003035070070000202
临时粘接剂中包含聚合促进剂的情况下，其含量相对于临时粘接剂中包含的多元乙烯基醚化合物(A)1质量份例如为0.01～5质量份左右，优选为0.1～3质量份，更优选为0.3～1质量份。
临时粘接剂可以进一步含有抗氧化剂。临时粘接剂含有抗氧化剂的构成在于临时粘接剂中进行其加热处理时防止上述的化合物(B)及热塑性树脂(C)的氧化的方面是适合的。对于防止临时粘接剂中的化合物(B)及热塑性树脂(C)的氧化而言，在确保对由该临时粘接剂形成的临时粘接剂层2实施加热处理而得到的软化组合物相对于溶剂的溶解性方面是适合的，因此，即使在经过加热处理而从晶片等被粘附物剥离临时粘接剂层2后在该被粘附物上产生了残胶的情况下也可去除该胶残渣的方面是适合的。
作为抗氧化剂，可以列举例如：酚类抗氧化剂、磷类抗氧化剂、硫酯类抗氧化剂、以及胺类抗氧化剂。这些抗氧化剂可以单独使用一种，或者组合两种以上使用。酚类抗氧化剂在加热处理时的抗氧化效果特别优异，因此优选作为临时粘接剂中的抗氧化剂。
作为酚类抗氧化剂，可以列举例如：季戊四醇四[3(3,5-二叔丁基-4-羟基苯基)丙酸酯]、硫代二乙撑双[3-(3,5-二叔丁基-4-羟基苯基)丙酸酯]、3-(3,5-二叔丁基-4-羟基苯基)丙酸十八烷基酯、N,N’-六亚甲基双[3-(3,5-二叔丁基-4-羟基苯基)丙酰胺]、3-(4-羟基-3,5-二异丙基苯基)丙酸辛酯、1,3,5-三(4-羟基-3,5-二叔丁基苄基)-2,4,6-三甲基苯、2,4-双(十二烷基硫代甲基)-6-甲基苯酚、以及双[3,5-二(叔丁基)-4-羟基苄基(乙氧基)膦酸酯]钙。作为酚类抗氧化剂，可以使用例如商品名“Irganox 1010”、“Irganox1035”、“Irganox 1076”、“Irganox 1098”、“Irganox 1135”、“Irganox 1330”、“Irganox1726”、“Irganox 1425WL”(均为BASF公司制)的市售品。
临时粘接剂中包含抗氧化剂的情况下，其含量相对于临时粘接剂中包含的化合物(B)和热塑性树脂(C)的总量100质量份例如为0.01～15质量份，优选为0.1～12质量份，更优选为0.5～10质量份。
临时粘接剂可以进一步根据需要而含有其它成分。作为其它成分，可以列举例如：产酸剂、表面活性剂、溶剂、流平剂、硅烷偶联剂、以及发泡剂。这些成分可以单独使用一种，或者组合两种以上使用。
临时粘接剂中包含表面活性剂的情况下，该临时粘接剂中的表面活性剂的含量优选为0.01～1质量％左右。这样的构成在抑制涂布临时粘接剂时的缩孔的方面是适合的，在确保涂膜的均匀性的方面是适合的。作为这样的表面活性剂，可以列举例如：商品名“F-444”、“F-447”、“F-554”、“F-556”、“F-557”(均为DIC公司制氟类低聚物)、商品名“BYK-350”(BYK公司制丙烯酸类聚合物)、以及商品名“A-1420”、“A-1620”、“A-1630”(均为DaikinIndustries公司制含氟醇类)。这些表面活性剂可以单独使用一种，或者组合两种以上使用。
临时粘接剂从调整其粘度的观点考虑优选含有溶剂。作为溶剂，可以列举例如：甲苯、己烷、异丙醇、甲基异丁基酮、环戊酮、环己酮、丙二醇单甲醚乙酸酯、丙二醇单甲醚、以及γ-丁内酯。这些溶剂可以单独使用一种，或者组合两种以上使用。在临时粘接剂含有溶剂时，临时粘接剂的溶剂含量例如为55～80质量％。
临时粘接剂可以通过对其构成成分一边根据需要在真空下去除气泡、一边进行搅拌/混合而制造。搅拌/混合时的该混合物的温度优选为10～80℃左右。搅拌/混合中可以使用例如：自转公转型混合器、单螺杆或多螺杆挤出机、行星式混合器、捏合机、或者溶解器。
临时粘接剂的粘度(在25℃及剪切速度50/s的条件下测定的粘度)例如为30～2000mPa·s左右，优选为300～1500mPa·s，更优选为500～1500mPa·s。对于临时粘接剂，这样的构成在确保其涂布性从而均匀地涂布在晶片等被粘附物的表面的方面是适合的。
通过在将以上的临时粘接剂涂布于晶片等被粘附物的表面之后实施加热处理，可以使该临时粘接剂中的多元乙烯基醚化合物(A)的乙烯基醚基与化合物(B)的羟基和/或羧基形成缩醛键，从而由多元乙烯基醚化合物(A)及化合物(B)生成聚合物。例如，在对含有下述式(a’)表示的化合物作为多元乙烯基醚化合物(A)、且含有具有下述式(b’)表示的结构单元的化合物作为化合物(B)的临时粘接剂实施加热处理，并使这两种化合物聚合时，可以得到下述式(P)表示的聚合物。
[化学式10]
Figure BDA0003035070070000231
通过对临时粘接剂实施加热处理而得到的聚合物的软化点(T3)可以通过调整多元乙烯基醚化合物(A)和化合物(B)的相对量来进行控制，在与该临时粘接剂组合使用的后述的永久粘接剂的热固化温度为120℃的情况下，聚合物的软化点(T3)例如为130℃以上，优选为130～170℃，更优选为140～160℃。
多元乙烯基醚化合物(A)与化合物(B)的上述聚合物、多元乙烯基醚化合物(A)、化合物(B)、以及热塑性树脂(C)的各自的软化点可以在下述流动条件下使用高化式流动测试仪来测定。
＜流动条件＞
压力：100kg/cm2
速度：6℃/分
喷嘴：1mmφ×10mm
另外，对于由临时粘接剂形成的临时粘接剂层的软化点，设为如下求出的温度。首先，将临时粘接剂0.1g以10μm的厚度涂布于第1玻璃板而形成临时粘接剂的涂膜。接着，使第2玻璃板叠合在该涂膜上。接着，通过经过加热处理，在第1玻璃板及第2玻璃板之间的临时粘接剂内使多元乙烯基醚化合物(A)与化合物(B)聚合，使该临时粘接剂固化，从而经由该临时粘接剂将两个玻璃板接合。加热处理例如包括140℃下的2分钟加热、接着的200℃下的2分钟加热、接着的230℃下的4分钟加热。通过这样的粘接剂接合，可以得到具有第1玻璃板、第2玻璃板、以及在它们之间的临时粘接剂层的层叠结构的层叠体。对于该层叠体，在固定有第2玻璃板的状态下，一边加热，一边沿水平方向(玻璃板的面内方向)对第1玻璃板施加2kg应力而进行牵拉，测定第1玻璃板开始移动时的温度。将如上所述地求出的温度作为软化点。
在本半导体装置制造方法中，接下来，如图1(b)所示，在加强晶片1R中对该晶片1进行薄化(薄化工序)。具体而言，对于处于被支撑基板S支撑的状态的晶片1，使用研磨装置从其背面1b侧进行磨削加工，由此将晶片1薄化至给定的厚度，形成薄化晶片1T。薄化后的晶片1(薄化晶片1T)的厚度例如为1～20μm。
接下来，例如如图3所示地，经由粘接剂4将加强晶片1R的薄化晶片1T侧相对于作为基础晶片的晶片3进行接合(接合工序)。
晶片3是具有能够在其中制作半导体元件的半导体晶片主体的基础晶片，具有元件形成面3a及与其相反的背面3b。作为用于形成晶片3的半导体晶片主体的构成材料，例如，可以采用上述的材料作为用于形成晶片1的半导体晶片主体的构成材料。从确保制造工艺中包含该晶片3的晶片层叠体的强度的观点考虑，作为基础晶片的晶片3的厚度优选为300μm以上，更优选为500μm以上，更优选为700μm以上。从缩短对于晶片3的后述磨削工序中的磨削时间的观点考虑，晶片3的厚度优选为1000μm以下，更优选为900μm以下，更优选为800μm以下。
粘接剂4是用于实现晶片间的接合状态的热固化型粘接剂，优选为含有作为热固性树脂的含有聚合性基团的聚有机倍半硅氧烷(即，具有聚合性官能团的聚有机倍半硅氧烷)。含有聚合性基团的聚有机倍半硅氧烷所具有的聚合性官能团优选为环氧基或(甲基)丙烯酰氧基。含有聚合性基团的聚有机倍半硅氧烷适于在所形成的粘接剂层中实现高耐热性、同时实现用于形成粘接剂层的固化温度的降低从而抑制对成为被粘附物的晶片内的元件造成损伤。粘接剂4中的含有聚合性基团的聚有机倍半硅氧烷的含有比例例如为70质量％以上，优选为80～99.8质量％，更优选为90～99.5质量％。作为粘接剂4中的热固性树脂，可以采用苯并环丁烯(BCB)树脂或酚醛清漆类环氧树脂来代替含有聚合性基团的聚有机倍半硅氧烷。
在本实施方式中，粘接剂4中含有的含有聚合性基团的聚有机倍半硅氧烷包含第1结构单元[RSiO3/2]及第2结构单元[RSiO2/2(OR’)](第2结构单元中的R与R’可以相同也可以不同)，所述第1结构单元至少包含下述式(1)表示的结构单元，所述第2结构单元至少包含下述式(2)表示的结构单元。这些结构单元属于硅氧烷结构单元中的所谓的T单元，在本实施方式中，将结构单元[RSiO3/2]作为T3体，将结构单元[RSiO2/2(OR’)]作为T2体。在T3体中，其硅原子分别与其它硅氧烷结构单元中的也与硅原子键合的三个氧原子键合在一起。在T2体中，其硅原子分别与其它硅氧烷结构单元中的也与硅原子键合的两个氧原子键合、且与烷氧基的氧键合在一起。这样的T3体及T2体均属于如上所述的作为硅氧烷结构单元的T单元、并且是含有聚合性基团的聚有机倍半硅氧烷的部分结构，其可以通过具有水解性的三个官能团的硅烷化合物的水解和随后的缩合反应而形成。
[化学式11]
[R1SiO3/2] (1)
[R1SiO2/2(OR2)I (2)
式(1)中的R1及式(2)中的R1分别表示含有环氧基或(甲基)丙烯酰氧基的基团。式(2)中的R2表示氢原子或碳原子数1～4的烷基。
在式(1)及式(2)中的各R1为含有环氧基的基团的情况下，作为该R1，可以举出例如下述的式(3)～(6)表示的基团。式(3)～(6)中的R3、R4、R5、R6分别表示碳原子数例如为1～10的直链状或支链状的亚烷基。作为这样的亚烷基，可以列举例如：亚甲基、甲基亚甲基、二甲基亚甲基、亚乙基、亚丙基、三亚甲基、四亚甲基、五亚甲基、六亚甲基、及十亚甲基。从在由粘接剂4形成的粘接剂层中实现高耐热性、抑制固化时收缩的观点考虑，作为式(1)及式(2)中的含有环氧基的基团的R1分别优选为式(3)表示的含有环氧基的基团或式(4)表示的含有环氧基的基团，更优选为式(3)表示的基团中R3为亚乙基的2-(3,4-环氧环己基)乙基。
[化学式12]
Figure BDA0003035070070000261
如上所述，上述式(2)中的R2表示氢原子或碳原子数1～4的烷基，因此，式(2)中的OR2表示羟基或碳原子数1～4的烷氧基。作为碳原子数1～4的烷氧基，可以列举例如：甲氧基、乙氧基、丙氧基、异丙氧基、丁氧基、及异丁氧基。
对于粘接剂4中包含的含有聚合性基团的聚有机倍半硅氧烷而言，作为上述式(1)表示的结构单元，可以包含一种，也可以包含两种以上。对于该含有聚合性基团的聚有机倍半硅氧烷而言，作为上述式(2)表示的结构单元，可以包含一种，也可以包含两种以上。
对于粘接剂4中包含的上述的含有聚合性基团的聚有机倍半硅氧烷而言，作为上述的T3体，除了式(1)表示的结构单元以外，还可以包含下述的式(7)表示的结构单元。式(7)中的R7表示氢原子、取代或未取代的烷基、取代或未取代的烯基、取代或未取代的环烷基、取代或未取代的芳基、或者取代或未取代的芳烷基。式(7)中的R7优选为取代或未取代的烷基、取代或未取代的烯基、或者取代或未取代的芳基，更优选为苯基。
[化学式13]
[R7SiO3/2] (7)
作为与R7相关的上述烷基，可以列举例如：甲基、乙基、丙基、正丁基、异丙基、异丁基、仲丁基、叔丁基、以及异戊基。作为与R7相关的上述烯基，可以列举例如：乙烯基、烯丙基、以及异丙烯基。作为与R7相关的上述环烷基，可以列举例如：环丁基、环戊基、以及环己基。作为与R7相关的上述芳基，可以列举例如：苯基、甲苯基、以及萘基。作为与R7相关的上述芳烷基，可以列举例如：苄基及苯乙基。
作为与R7相关的上述烷基、烯基、环烷基、芳基及芳烷基的取代基，可以列举例如：醚基、酯基、羰基、硅氧烷基、氟原子等卤原子、丙烯酰基、甲基丙烯酰基、巯基、氨基、以及羟基。
对于粘接剂4中包含的上述含有聚合性基团的聚有机倍半硅氧烷热而言，作为上述的T2体，除了式(2)表示的结构单元以外，还可以包含下述的式(8)表示的结构单元。式(8)中的R7表示氢原子、取代或未取代的烷基、取代或未取代的烯基、取代或未取代的环烷基、取代或未取代的芳基、或者取代或未取代的芳烷基，具体与上述式(7)中的R7相同。式(8)中的R2表示氢原子或碳原子数1～4的烷基，具体与上述式(2)中的R2相同。
[化学式14]
[R7SiO2/2(OR2)] (8)
对于粘接剂4中包含的上述含有聚合性基团的聚有机倍半硅氧烷而言，在其硅氧烷结构单元中，除了作为T单元的上述的第1及第2结构单元以外，还可以包含选自作为所谓的M单元的结构单元[R3SiO1/2]、作为所谓的D单元的结构单元[R2SiO2/2]、以及作为所谓的Q单元的结构单元[SiO4/2]中的至少一种。
含有聚合性基团的聚有机倍半硅氧烷可以具有笼型、不完全笼型、梯型、无规型中的任意倍半硅氧烷结构，也可以具有2种以上这些倍半硅氧烷结构组合而成的结构。
在粘接剂4中的含有聚合性基团的聚有机倍半硅氧烷的全部硅氧烷结构单元中，T3体相对于T2体的摩尔比的值(即，T3体/T2体)例如为5～500，下限值优选为10。上限值优选为100，更优选为50。关于含有聚合性基团的聚有机倍半硅氧烷，通过将[T3体/T2体]的值调整至该范围，与粘接剂4中包含的含有聚合性基团的聚有机倍半硅氧烷以外的成分的相容性提高，操作性提高。含有聚合性基团的聚有机倍半硅氧烷的[T3体/T2体]的值为5～500是指，相对于T3体，T2体的存在量相对较少，硅烷醇的水解/缩合反应得到了进一步进行。
含有聚合性基团的聚有机倍半硅氧烷中的上述摩尔比的值(T3体/T2体)例如可以通过29Si-NMR图谱测定而求出。在29Si-NMR图谱中，上述的第1结构单元(T3体)中的硅原子与上述的第2结构单元(T2体)中的硅原子显示出不同化学位移的峰或信号。根据这些峰的面积比可以求出上述摩尔比的值。含有聚合性基团的聚有机倍半硅氧烷的29Si-NMR图谱例如可以通过下述的装置及条件进行测定。
测定装置：商品名“JNM-ECA500NMR”(日本电子株式会社制)
溶剂：氘代氯仿
累积次数：1800次
测定温度：25℃
粘接剂4中包含的含有聚合性基团的聚有机倍半硅氧烷的数均分子量(Mn)优选为1000～50000，更优选为1500～10000，更优选为2000～8000，更优选为2000～7000。通过使数均分子量为1000以上，所形成的固化物或粘接剂层的绝缘性、耐热性、耐裂纹性、粘接性提高。另一方面，通过使数均分子量为50000以下，粘接剂4中的含有聚合性基团的聚有机倍半硅氧烷与其它成分的相容性提高，所形成的固化物或粘接剂层的绝缘性、耐热性、耐裂纹性提高。
粘接剂4中包含的含有聚合性基团的聚有机倍半硅氧烷的分子量分散度(Mw/Mn)优选为1.0～4.0，更优选为1.1～3.0，更优选为1.2～2.7。通过使分子量分散度为4.0以下，所形成的固化物或粘接剂层的耐热性、耐裂纹性、粘接性进一步提高。另一方面，通过使分子量分散度为1.0以上，该粘接剂组合物易成为液态，其操作性存在提高的倾向。
含有聚合性基团的聚有机倍半硅氧烷的数均分子量(Mn)及重均分子量(Mw)设为通过凝胶渗透色谱法(GPC)进行测定并经聚苯乙烯换算而计算出的值。含有聚合性基团的聚有机倍半硅氧烷的数均分子量(Mn)及重均分子量(Mw)例如可以使用HPLC装置(商品名“LC-20AD”、株式会社岛津制作所制)以下述的条件进行测定。
色谱柱：由2根Shodex KF-801(上游侧、昭和电工株式会社制)、Shodex KF-802(昭和电工株式会社制)及Shodex KF-803(下游侧、昭和电工株式会社制)串联连接
测定温度：40℃
洗脱液：四氢呋喃(THF)
试样浓度：0.1～0.2质量％
流量：1mL/分
标准试样：聚苯乙烯
检测器：UV-VIS检测器(商品名“SPD-20A”、株式会社岛津制作所制)
以上这样的含有聚合性基团的聚有机倍半硅氧烷可以通过具有三个水解性官能团的硅烷化合物的水解和随后的缩合反应进行制造。该制造所使用的原料至少包含下述的式(9)表示的化合物，根据需要包含下述式(10)表示的化合物。式(9)表示的化合物用于形成上述式(1)表示的结构单元和上述式(2)表示的结构单元。式(10)表示的化合物用于形成上述式(7)表示的结构单元和上述式(8)表示的结构单元。
[化学式15]
R1SiX1 3 (9)
R7SiX2 3 (10)
式(9)中的R1表示含有聚合性基团的基团，具体与上述式(1)、(2)中的R1相同。式(9)中的X1表示烷氧基或卤原子。作为其烷氧基，可以列举例如：甲氧基、乙氧基、丙氧基、异丙氧基、丁氧基、异丁氧基等碳原子数1～4的烷氧基。作为X1的卤原子，可以列举例如：氟原子、氯原子、溴原子及碘原子。X1优选为烷氧基，更优选为甲氧基或乙氧基。在式(9)中，三个X1可以相互相同，也可以相互不同。
式(10)中的R7表示取代或未取代的芳基、取代或未取代的芳烷基、取代或未取代的环烷基、取代或未取代的烷基、或者取代或未取代的烯基，具体与上述式(7)、(8)中的R7相同。式(10)中的X2表示烷氧基或卤原子，具体与上述式(9)中的X1相同。
上述的含有聚合性基团的聚有机倍半硅氧烷的制造所使用的原料也可以进一步包含其它水解性硅烷化合物。作为这样的化合物，可以列举例如：除上述式(9)、(10)表示的两种化合物以外的水解性三官能硅烷化合物、会形成M单元的水解性单官能硅烷化合物、会形成D单元的水解性二官能硅烷化合物、以及会形成Q单元的水解性四官能硅烷化合物。
作为上述原料的水解性硅烷化合物的用量、组成可以根据作为制造目标物的含有聚合性基团的聚有机倍半硅氧烷的结构而适当调整。例如，上述式(9)表示的化合物的用量相对于所使用的水解性硅烷化合物总量例如为55～100摩尔％，优选为65～100摩尔％。上述式(10)表示的化合物的用量相对于所使用的水解性硅烷化合物总量例如为0～70摩尔％。相对于所使用的水解性硅烷化合物总量，式(9)表示的化合物和式(10)表示的化合物的总用量例如为60～100摩尔％，优选为70～100摩尔％，更优选为80～100摩尔％。
在上述的含有聚合性基团的聚有机倍半硅氧烷的制造中使用两种以上水解性硅烷化合物的情况下，各种水解性硅烷化合物的水解及缩合反应可以同时进行，也可以依次进行。
上述的水解及缩合反应优选在一种或两种以上的溶剂的存在下进行。作为优选的溶剂，可以列举例如：乙醚、二甲氧基乙烷、四氢呋喃、二
Figure BDA0003035070070000301
烷等醚、以及丙酮、甲乙酮、甲基异丁基酮等酮。溶剂的用量可以在相对于每100质量份水解性硅烷化合物例如为2000质量份以下的范围内根据反应时间等而适当调整。
上述的水解及缩合反应优选在一种或两种以上的催化剂及水的存在下进行。催化剂可以为酸催化剂，也可以为碱催化剂。催化剂的用量可以在相对于每1摩尔水解性硅烷化合物例如为0.002～0.2摩尔的范围内适当调整。水的用量可以在相对于每1摩尔水解性硅烷化合物例如为0.5～20摩尔的范围内适当调整。
上述水解性硅烷化合物的水解及缩合反应可以通过一步进行，也可以分为两步以上进行。在制造上述摩尔比的值(T3体/T2体)为5以上的含有聚合性基团的聚有机倍半硅氧烷的情况下，例如，第1步的水解及缩合反应的反应温度例如为40～100℃，优选为45～80℃。第1步的水解及缩合反应的反应时间例如为0.1～10小时，优选为1.5～8小时。第2步的水解及缩合反应的反应温度优选为5～200℃，更优选为30～100℃。通过将反应温度控制为上述范围，存在能够将上述摩尔比的值(T3体/T2体)及上述数均分子量更有效地控制为期望范围的倾向。另外，第2步的水解及缩合反应的反应时间没有特别限定，优选为0.5～1000小时，更优选为1～500小时。另外，上述的水解及缩合反应可以在常压下、加压下、或减压下进行。上述的水解及缩合反应优选在氮、氩等不活泼气体的气体氛围中进行。
通过以上的水解性硅烷化合物的水解及缩合反应，可得到上述的含有聚合性基团的聚有机倍半硅氧烷。在反应结束后，优选为了抑制聚合性基团开环而进行催化剂的中和。对于这样得到的含有聚合性基团的聚有机倍半硅氧烷，可根据需要进行纯化。
粘接剂4中除了例如如上所述制造的含有聚合性基团的聚有机倍半硅氧烷以外，优选还包含至少一种固化催化剂。
在粘接剂4包含含有环氧基的聚有机倍半硅氧烷的情况下，作为固化催化剂，可以举出例如热阳离子聚合引发剂。在粘接剂4包含含有(甲基)丙烯酰氧基的聚有机倍半硅氧烷时，作为固化催化剂，可以举出例如热自由基聚合引发剂。粘接剂4中的固化催化剂的含量相对于每100质量份含有聚合性基团的聚有机倍半硅氧烷优选为0.1～3.0质量份。
作为上述的热阳离子聚合引发剂，可以列举例如：芳基锍盐、铝螯合物、三氟化硼胺络合物等类型的热阳离子聚合引发剂。作为芳基锍盐，可以举出例如六氟锑酸盐。作为铝螯合物，可以列举例如：乙酰乙酸乙基铝二异丙酯、以及三(乙基乙酰乙酸基)铝。作为三氟化硼胺络合物，可以列举例如：三氟化硼单乙胺络合物、三氟化硼咪唑络合物、以及三氟化硼哌啶络合物。
作为上述的热自由基聚合引发剂，可以举出例如偶氮化合物、过氧化物等类型的热自由基聚合引发剂。作为偶氮化合物，可以列举例如：2,2’-偶氮二异丁腈、2,2’-偶氮双(2,4-二甲基戊腈)、2,2’-偶氮双(4-甲氧基-2,4-二甲基戊腈)、2,2’-偶氮双(2-甲基丙酸)二甲酯、2,2’-偶氮双(异丁酸)二甲酯、2,2’-偶氮双(2-甲基丙酸)二乙酯、以及2,2’-偶氮双(2-甲基丙酸)二丁酯。作为过氧化物，可以列举例如：过氧化苯甲酰、过氧化2-乙基己酸叔丁酯、2,5-二甲基-2,5-二(2-乙基乙酰基)过氧化己烷、过氧化苯甲酸叔丁酯、过氧化叔丁基、过氧化氢异丙苯、过氧化二异丙苯、过氧化二叔丁基、2,5-二甲基-2,5-二丁基过氧化己烷、2,4-二氯过氧化苯甲酰、1,4-二(2-叔丁基过氧化异丙基)苯、1,1-双(叔丁基过氧化)-3,3,5-三甲基环己烷、过氧化甲乙酮、以及1,1,3,3-四甲基丁基过氧化-2-乙基己酸酯。
粘接剂4中除了上述的含有聚合性基团的聚有机倍半硅氧烷以外，还可以包含一种或两种以上的其它固化性化合物。作为该固化性化合物，可以列举例如：除上述含有聚合性基团的聚有机倍半硅氧烷以外的环氧化合物、含有(甲基)丙烯酰氧基的化合物、含有乙烯基的化合物、氧杂环丁烷化合物、以及乙烯基醚化合物。
作为除上述含有聚合性基团的聚有机倍半硅氧烷以外的环氧化合物，可以列举例如：脂环式环氧化合物(脂环式环氧树脂)、芳香族环氧化合物(芳香族环氧树脂)、以及脂肪族环氧化合物(脂肪族环氧树脂)。作为脂环式环氧化合物，可以列举例如：3,4,3’,4’-二环氧联环己烷、2,2-双(3,4-环氧环己基)丙烷、1,2-双(3,4-环氧环己基)乙烷、2,3-双(3,4-环氧环己基)环氧乙烷、双(3,4-环氧环己基甲基)醚、以及2,2-双(羟甲基)-1-丁醇的1,2-环氧-4-(2-环氧乙烷基)环己烷加成物(例如，株式会社大赛璐制的“EHPE3150”)。
作为上述芳香族环氧化合物，可以列举例如：表双(Epi-Bis)型缩水甘油醚型环氧树脂、酚醛清漆/烷基型缩水甘油醚型环氧树脂。
作为上述脂肪族环氧化合物，可以列举例如：不具有环状结构的q元醇(q为自然数)的缩水甘油醚、一元羧酸或多元羧酸的缩水甘油酯、以及具有双键的油脂的环氧化物。作为具有双键的油脂的环氧化物，可以列举例如：环氧化亚麻籽油、环氧化大豆油、以及环氧化蓖麻油。
作为上述的含有(甲基)丙烯酰氧基的化合物，可以列举例如：三羟甲基丙烷三(甲基)丙烯酸酯、二(三羟甲基丙烷)四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、甘油三(甲基)丙烯酸酯、三(2-羟乙基)异氰脲酸酯三(甲基)丙烯酸酯、乙二醇二(甲基)丙烯酸酯、1,3-丁二醇二(甲基)丙烯酸酯、1,4-丁二醇二(甲基)丙烯酸酯、1,6-己二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、二乙二醇二(甲基)丙烯酸酯、三乙二醇二(甲基)丙烯酸酯、二丙二醇二(甲基)丙烯酸酯、双(2-羟乙基)异氰脲酸酯二(甲基)丙烯酸酯、二丙烯酸二环戊酯、环氧丙烯酸酯、氨基甲酸酯丙烯酸酯、不饱和聚酯、聚酯丙烯酸酯、聚醚丙烯酸酯、丙烯酸乙烯酯、硅氧烷丙烯酸酯、以及聚甲基丙烯酸苯乙烯基乙酯。另外，作为上述的含有(甲基)丙烯酰氧基的化合物，还可以列举：Nagase ChemteX株式会社制“DA-141”、东亚合成株式会社制“Aronix M-211B”及“Aronix M-208”、以及新中村化学株式会社制“NKEster”、“ABE-300”、“A-BPE-4”、“A-BPE-10”、“A-BPE-20”、“A-BPE-30”、“BPE-100”、“BPE-200”、“BPE-500”、“BPE-900”、“BPE-1300N”。
作为上述的含有乙烯基的化合物，可以举出例如：苯乙烯及二乙烯基苯。
作为上述的氧杂环丁烷化合物，可以列举例如：3,3-双(乙烯基氧基甲基)氧杂环丁烷、3-乙基-3-(羟甲基)氧杂环丁烷、3-乙基-3-(2-乙基己氧基甲基)氧杂环丁烷、3-乙基-3-(羟甲基)氧杂环丁烷、3-乙基-3-[(苯氧基)甲基]氧杂环丁烷、3-乙基-3-(己氧基甲基)氧杂环丁烷、3-乙基-3-(氯甲基)氧杂环丁烷、以及3,3-双(氯甲基)氧杂环丁烷。
作为上述的乙烯基醚化合物，可以列举例如：2-羟基乙基乙烯基醚、3-羟基丙基乙烯基醚、2-羟基丙基乙烯基醚、2-羟基异丙基乙烯基醚、4-羟基丁基乙烯基醚、3-羟基丁基乙烯基醚、2-羟基丁基乙烯基醚、3-羟基异丁基乙烯基醚、2-羟基异丁基乙烯基醚、1-甲基-3-羟基丙基乙烯基醚、1-甲基-2-羟基丙基乙烯基醚、1-羟基甲基丙基乙烯基醚、4-羟基环己基乙烯基醚、1,6-己二醇单乙烯基醚、1,6-己二醇二乙烯基醚、1,8-辛二醇二乙烯基醚、对二甲苯二醇单乙烯基醚、对二甲苯二醇二乙烯基醚、间二甲苯二醇单乙烯基醚、间二甲苯二醇二乙烯基醚、邻二甲苯二醇单乙烯基醚、邻二甲苯二醇二乙烯基醚、二乙二醇单乙烯基醚、二乙二醇二乙烯基醚、三乙二醇单乙烯基醚、以及三乙二醇二乙烯基醚。
对于粘接剂4而言，从调整其涂敷性等方面考虑，优选包含溶剂。作为溶剂，可以列举例如：丙二醇单甲醚乙酸酯、甲乙酮、甲基异丁基酮、环己酮、甲苯、二甲苯、乙酸乙酯、乙酸丁酯、乙酸3-甲氧基丁酯、乙酸甲氧基丙酯、乙二醇单甲醚乙酸酯、甲醇、乙醇、异丙醇、1-丁醇、1-甲氧基-2-丙醇、3-甲氧基丁醇、乙氧基乙醇、二异丙基醚、乙二醇二甲基醚、以及四氢呋喃。
粘接剂4可以进一步包含硅烷偶联剂、消泡剂、抗氧化剂、防粘连剂、流平剂、表面活性剂、增量剂、防锈剂、抗静电剂、增塑剂等各种添加剂。
关于粘接剂4的耐热性，粘接剂4的热分解温度优选为200℃以上，更优选为260℃以上，更优选为300℃以上。热分解温度是指，在通过使用差热-热重同时测定装置进行的热重分析而得到的曲线中、即在表示作为分析对象的试样在给定升温范围内的热重量的温度依赖性的曲线中，在升温过程初期没有重量减少或以一定比例稍有减少的部分的切线与在升温过程初期之后的升温过程中期发生了明显重量减少的部分内的拐点处的切线的交点所显示的温度。作为差热-热重同时测定装置，可以使用例如Seiko Instruments株式会社制的商品名“TG-DTA6300”。
在本半导体装置制造方法中的接合工序中，经由如上所述的粘接剂4将晶片3的元件形成面3a侧与加强晶片1R中的薄化晶片1T的背面1b侧接合。
具体而言，首先，通过旋涂在接合对象面(晶片3的元件形成面3a、薄化晶片1T的背面1b)中的一者或两者涂布粘接剂4，形成粘接剂层。图3(a)示例性地示出了粘接剂4被涂布于晶片3的元件形成面3a的情况。另外，在涂布粘接剂4之前，可以对接合对象面中的一者或两者实施硅烷偶联剂处理。接着，通过加热使粘接剂4(粘接剂层)干燥而凝固。此时的加热温度例如为50～150℃，加热时间例如为5～120分钟。加热温度可以是恒定的，也可以阶段性变化。接着，经由粘接剂4(粘接剂层)使接合对象面贴合。在该贴合中，加压力例如为300～5000g/cm2，温度例如为30～200℃，优选为室温以上且80℃以下的范围。然后，在接合对象面间通过加热使粘接剂4固化。用于固化的加热温度例如为30～200℃，优选为50～190℃。用于固化的加热时间例如为5～120分钟。加热温度可以是恒定的，也可以阶段性变化。粘接剂4固化后的粘接剂层的厚度例如为0.5～20μm。在本工序中以较低温使粘接剂4固化而实现粘接剂接合的以上的构成适于在贴合时抑制夹在晶片间的粘接剂4的尺寸变化，并且适于抑制对作为被粘附物的晶片内的元件造成损伤。
在本半导体装置制造方法中，接下来，如图4(a)及图4(b)所示，将加强晶片1R中的支撑基板S与薄化晶片1T之间的临时粘接剂层2所形成的临时粘接状态解除，进行支撑基板S的移除(移除工序)。移除工序优选包括软化处理，所述软化处理在比临时粘接剂层2中的上述聚合物、即多元乙烯基醚化合物(A)与化合物(B)的聚合物的软化点(T3)高的温度下使临时粘接剂层2软化。该软化处理中的临时粘接剂层加热温度优选为170℃以上，并且例如为250℃以下，优选为240℃以下，更优选为230℃以下。在本工序中，例如在这样的软化处理之后，使支撑基板S相对于晶片1滑动，从而进行支撑基板S的分离或移除。在移除加强晶片1R之后在晶片1上残留有临时粘接剂的情况下，将该临时粘接剂除去。该除去操作中可以使用对临时粘接剂显示出易溶解性的一种或两种以上溶剂。作为这样的溶剂，可以列举例如：环己酮、丙二醇单甲醚、丙二醇单甲醚乙酸酯、丙酮、乙酸乙酯、乙酸丁酯、以及甲基异丁基酮。在上述的加强晶片1R中的晶片1在其元件形成面1a侧不具有包含绝缘膜、布线图案的布线结构的情况下，在本工序之后，在薄化晶片1T的元件形成面1a上形成布线结构。在后述的移除工序之后也是同样的。
在本实施方式的半导体装置制造方法中，除上述的加强晶片1R以外另外追加准备给定数量的加强晶片1R(如图1(a)所示)。如上所述，加强晶片1R具有层叠结构，所述层叠结构包含具有元件形成面1a及背面1b的晶片1、支撑基板S、以及它们之间的临时粘接剂层2。临时粘接剂层2由上述的临时粘接剂形成。然后，对于各加强晶片1R，如图1(b)所示地将晶片1进行薄化。具体而言，在各加强晶片1R中，对于处于被支撑基板S支撑的状态的晶片1，使用研磨装置从其背面1b侧进行磨削加工，由此将晶片1薄化至给定的厚度，形成薄化晶片1T。薄化后的晶片1(薄化晶片1T)的厚度例如为1～20μm。
接下来，如图5(a)及图5(b)所示，经由上述的粘接剂4将作为基础晶片的晶片3上层叠的薄化晶片1T的元件形成面1a侧与追加的加强晶片1R中的薄化晶片1T的背面1b侧进行接合(追加的接合工序)。
具体而言，首先，通过旋涂在接合对象面(一个薄化晶片1T的元件形成面1a、另一个薄化晶片1T的背面1b)中的一者或两者涂布粘接剂4而形成粘接剂层。图5(a)示例性地示出了在一个薄化晶片1T的元件形成面1a涂布粘接剂4的情况。另外，在涂布粘接剂4之前，可以对接合对象面中的一者或两者实施硅烷偶联剂处理。接着，通过加热使粘接剂4(粘接剂层)干燥而凝固。此时的加热温度例如为50～150℃，加热时间例如为5～120分钟。加热温度可以是恒定的，也可以阶段性变化。接着，经由粘接剂4(粘接剂层)使接合对象面贴合。在该贴合中，加压力例如为300～5000g/cm2，温度例如为30～200℃，优选为室温以上且80℃以下的范围。然后，通过加热使粘接剂4在接合对象面间固化。用于固化的加热温度例如为30～200℃，优选为50～190℃，用于固化的加热时间例如为5～120分钟。加热温度可以是恒定的，也可以阶段性变化。粘接剂4的固化后中的粘接剂层的厚度例如为0.5～20μm。本工序中以较低温使粘接剂4固化来实现粘接剂接合的这样的构成适于抑制贴合时夹在晶片间的粘接剂4的尺寸变化，并且也适于抑制对作为被粘附物的晶片内的元件造成损伤。
在本半导体装置制造方法中，接下来，如图6(a)及图6(b)所示，将进一步层叠的加强晶片1R中的支撑基板S与薄化晶片1T之间的临时粘接剂层2所形成的临时粘接状态解除，进行支撑基板S的移除(追加的接合工序后的移除工序)。本工序优选包括软化处理，所述软化处理在比临时粘接剂层2中的上述的聚合物、即多元乙烯基醚化合物(A)与化合物(B)的聚合物的软化点(T3)高的温度下使临时粘接剂层2软化。该软化处理中的临时粘接剂层加热温度优选为170℃以上，并且例如为250℃以下，优选为240℃以下，更优选为230℃以下。在本工序中，例如在这样的软化处理之后，使支撑基板S相对于晶片1滑动，从而进行支撑基板S的分离或移除。在移除加强晶片1R之后在晶片1上残留有临时粘接剂的情况下，将该临时粘接剂除去。
在本半导体装置制造方法中，通过对每个所准备的追加的加强晶片1R重复进行包括将加强晶片1R的晶片1薄化的薄化工序(图1)、上述的追加的接合工序(图5)、以及随后的移除工序(图6)的一系列过程，可以将多个薄化晶片1T依次层叠而形成晶片层叠体Y(晶片层叠体形成工序)。在晶片层叠体形成工序中，形成至少两个晶片层叠体Y。在晶片层叠体Y间，晶片层叠数可以相同，也可以不同。图7中作为一例而示出了具有在晶片3上多级地配置有3片薄化晶片1T的结构的晶片层叠体Y。
接下来，如图8所示，在各晶片层叠体Y中形成贯通电极5(电极形成工序)。贯通电极5用于在晶片层叠体Y中将不同的晶片上形成的半导体元件之间电连接，从晶片层叠体Y中位于层叠方向的一端的薄化晶片1T(第1晶片)的元件形成面1a至超过位于另一端的晶片3(第2晶片)的元件形成面3a的位置，贯穿着该晶片层叠体Y内而延伸。在本工序中，例如可以经过如下过程来形成贯通电极5：形成贯穿全部薄化晶片1T和粘接剂4(粘接剂层)且进入晶片3内的开口部；在该开口部的内壁面形成绝缘膜(省略图示)；在绝缘膜表面形成阻隔层(省略图示)；在阻隔层表面形成电镀用籽晶层(省略图示)；以及，利用电镀法在开口部内填充铜等导电材料等。作为开口部的形成方法，可以举出例如反应性离子蚀刻。另外，在形成贯通电极5时，也可以采用例如日本特开2016-4835号公报中记载的方法。通过所形成的贯通电极5，具体而言，使在各薄化晶片1T的主面1a一侧形成的布线结构(省略图示)及在晶片3的元件形成面3a一侧形成的布线结构(省略图示)相互电连接。根据这样的贯通电极5，在制造的半导体装置中，可以将半导体元件间以短距离适当地电连接。因此，形成这样的贯通电极5的构成在所制造的半导体装置中实现效率良好的数字信号处理的方面是适合的，在抑制高频信号的衰减的方面是适合的，另外，在抑制电力消耗的方面是适合的。
在本半导体装置制造方法中，接下来，如图9所示，对各晶片层叠体Y中的晶片3的背面3b侧进行磨削，将该晶片3薄化，使贯通电极5在其背面3b侧露出(电极端部露出化工序)。薄化后的晶片3的厚度例如为5～200μm。在经过本工序后的晶片层叠体Y中，贯通电极5在位于晶片层叠方向的一端的薄化晶片1T(第1晶片)的元件形成面1a露出，并且在位于晶片层叠方向的另一端的晶片3(第2晶片)的背面3b露出。
在本半导体装置制造方法中，接下来，对于经过电极端部露出化工序后的两个晶片层叠体Y，在这些晶片层叠体Y间将贯通电极5电连接的同时将它们层叠并接合(多层化工序)。
在多层化工序中，如图10所示，可以进行作为接合对象的一个晶片层叠体Y中的薄化晶片1T(第1晶片)的元件形成面1a侧与另一个晶片层叠体Y中的薄化晶片1T(第1晶片)的元件形成面1a侧的接合(晶片层叠体间的face-to-face接合)。作为接合方法，可以举出使凸块存在于一个晶片层叠体Y的贯通电极5与另一个晶片层叠体Y的贯通电极5之间的凸块接合、所谓的直接接合，作为直接接合，可以举出例如：Cu电极间的Cu-Cu接合等电极间直接接合(对于后述的晶片层叠体间接合中的接合方法也是同样的)。图10作为一例而示出了通过直接接合将晶片层叠体Y彼此face-to-face接合的情况。
在多层化工序中，如图11所示，也可以进行作为接合对象的一个晶片层叠体Y中的薄化晶片1T(第1晶片)的元件形成面1a侧与另一个晶片层叠体Y中的晶片3(第2晶片)的背面3b侧接合(晶片层叠体间的face-to-back接合)。作为接合方法，可以举出上述的凸块接合、直接接合。图11作为一例而示出了通过直接接合将晶片层叠体Y彼此face-to-back接合的情况。
在多层化工序中，如图12所示，还可以进行将作为接合对象的一个晶片层叠体Y中的晶片3(第2晶片)的背面3b侧与另一个晶片层叠体Y中的晶片3(第2晶片)的背面3b侧接合(晶片层叠体间的back-to-back接合)。作为接合方法，可以举出上述的凸块接合、直接接合。图12作为一例而示出了通过直接接合将晶片层叠体Y彼此back-to-back接合的情况。
然后，可以在得到的晶片层叠体的位于层叠方向的两端的晶片的表面形成绝缘膜(省略图示)，并在一侧的绝缘膜上形成与该晶片层叠体内的布线结构(省略图示)电连接的外部连接用凸块(省略图示)。
如上所述地，可以制造具有半导体元件在其厚度方向上集成而成的立体结构的半导体装置。该半导体装置可以通过切割而单片化。
在本实施方式的半导体装置制造方法中的上述的电极形成工序中，在各晶片层叠体Y内形成遍及其中包含的多个晶片而延伸的贯通电极5。这样的构成适于避免或减少实施在晶片层叠体Y的形成过程中用于对每个晶片形成贯通电极的一系列步骤(即，贯穿一片晶片的开口部的形成、在该开口部的内壁面形成绝缘膜、在开口部内填充导电材料、伴随这些步骤的各种形式的清洗处理等)，适于在WOW工艺下效率良好地制造半导体装置。
在本实施方式的半导体装置制造方法中的上述的多层化工序中，在已经形成有贯通电极5的两个晶片层叠体Y、Y之间将贯通电极5电连接的同时，将晶片层叠体Y、Y接合，从而使晶片进一步多层化。这样的构成适于在WOW工艺下实现大的晶片层叠数。
在WOW工艺中，晶片层叠体的晶片层叠数越增加，则越倾向于难以在层叠体厚度方向上适当地形成遍及该多个晶片而延伸的开口部，越倾向于难以在该开口部内适当地形成贯通电极。然而，在本半导体装置制造方法中，不需要形成一次性贯穿与制造目标的半导体装置的半导体元件层叠数相当的层叠数的晶片层叠体Y的电极。这样的本半导体装置制造方法适于避免或抑制伴随一次性形成贯通电极而引起的上述的困难性。
如上所述，本半导体装置制造方法适于避免或抑制伴随晶片层叠体的增大而引起的贯通电极形成的困难性从而实现大的晶片层叠数，同时效率良好地制造半导体装置。
另外，对于本半导体装置制造方法而言，在采用例如日本特开2016-4835号公报中记载的方法作为上述的电极形成工序中的贯通电极形成方法的情况下，适于实现各晶片中的半导体元件的高密度化。根据该文献中记载的贯通电极形成方法，例如如图13所示，待相连地形成贯通电极E的在各晶片W内形成的部分导电部Ea在相邻晶片W间会以不同的截面积(晶片面内方向的截面积)形成，产生晶片层叠数越增加则部分导电部Ea的截面积在每个晶片W越会不可避免地逐渐增加的结构。在这样的结构中，晶片层叠数越增加，越难以减小晶片W中可形成半导体元件的面积而实现元件的高密度化。但是，在上述的本半导体装置制造方法中，不需要形成一次性贯穿与制造目标的半导体装置的半导体元件层叠数相当的层叠数的晶片层叠体的电极。这样的本半导体装置制造方法适于在实现晶片层叠数的增大的同时实现各晶片中的半导体元件的高密度化。
在本半导体装置制造方法中，如上所述，用于形成加强晶片1R内的临时粘接剂层2的临时粘接剂优选含有多元乙烯基醚化合物(A)、具有两个以上能够与其乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物(B)、以及热塑性树脂(C)。这样构成的临时粘接剂以在支撑基板S与晶片1之间固化形成的临时粘接剂层的形态，适于在确保能够耐受参照图1(b)而在上述说明了的薄化工序中对晶片1的磨削等的高粘接力的同时，实现例如130～250℃左右的较高的软化温度。
在本半导体装置制造方法中，如上所述，参照图3而在上述说明了的接合工序中使用的粘接剂4优选包含含有聚合性基团的聚有机倍半硅氧烷。如上所述，含有聚合性基团的聚有机倍半硅氧烷适于实现例如30～200℃左右的较低的聚合温度或固化温度，并且适于在固化后实现高耐热性，因此，基于包含含有聚合性基团的聚有机倍半硅氧烷的粘接剂的晶片间粘接剂接合适于在晶片间形成的粘接剂层中实现高耐热性，并且实现用于形成粘接剂层的固化温度的降低从而抑制对作为被粘附物的晶片内的元件造成损伤。
在针对用于形成临时粘接剂层2的临时粘接剂和用于晶片间接合的粘接剂4共同采用了上述的优选构成的情况下，可以实现如下所述的复合性且功能性的构成。其是供于参照图3而在上述说明了的接合工序的加强晶片1R内的临时粘接剂层2适于如上所述地实现较高的软化温度、且该工序中使用的粘接剂4(包含含有聚合性基团的聚有机倍半硅氧烷的粘接剂)适于如上所述地实现较低的固化温度和固化后的高耐热性的构成。这样的复合性且功能性的构成适于兼顾接合工序的实施和参照图4而在上述说明了的随后的移除工序的实施。即，该构成适于在较低温的条件下实施接合工序，从而在保持加强晶片1R中的支撑基板S与薄化晶片1T的临时粘接状态的同时，实现该薄化晶片1T相对于作为基础晶片的晶片3的良好的粘接剂接合，并且，适于在较高温的条件下实施随后的移除工序，从而在保持晶片3与薄化晶片1T之间的粘接剂接合的同时，使临时粘接剂层2软化而实施支撑基板S从薄化晶片1T的移除。从薄化晶片1T移除支撑基板S时，经过临时粘接剂层2的软化而解除由临时粘接剂层2形成的临时粘接状态的构成适于避免或抑制对薄化晶片1T局部性地作用强应力从而避免该晶片的破损。上述的复合性的构成适于在形成晶片层叠体Y时，在避免晶片破损的同时，经由粘接剂接合而将薄的晶片多层化。
在本半导体装置制造方法中，可以经过图14及图15所示的晶片层叠体形成工序来代替参照图1～图6而在上述说明了的晶片层叠体形成工序，从而形成晶片层叠体Y。
在该晶片层叠体形成工序中，首先，如图14(a)及图14(b)所示，经由上述的粘接剂4将随后要制作半导体元件的半导体晶片、即晶片1’与在一面具有已经制作有半导体元件的元件形成面3a的晶片3进行接合。具体而言，首先，通过旋涂在接合对象面(晶片3的元件形成面3a、晶片1’的一个面)中的一者或两者涂布粘接剂4，形成粘接剂层。在涂布粘接剂4之前，可以对接合对象面中的一者或两者实施硅烷偶联剂处理。接下来，通过加热使粘接剂4(粘接剂层)干燥而凝固。接着，经由粘接剂4(粘接剂层)使接合对象面贴合。然后，通过加热而使粘接剂4在接合对象面间固化。粘接剂4的固化后的粘接剂层的厚度例如0.5～20μm。关于用于形成利用粘接剂4的接合的各条件，与参照图3而在上述说明了的接合工序中的各条件相同。
接下来，如图14(c)所示地使晶片1’薄化。在本工序中，例如，通过对晶片1’进行磨削加工而将晶片1’薄化至给定的厚度，形成薄化晶片1T’。薄化后的晶片1’(薄化晶片1T’)的厚度例如为1～20μm。
接下来，如图14(d)所示，在薄化晶片1T’的被磨削面侧形成元件形成面1a。具体而言，对于薄化晶片1T’的被磨削面侧，经过晶体管形成工序、布线形成工序等而在其中制作多个半导体元件(省略图示)。由此形成在被磨削面侧具有元件形成面1a的薄化晶片1T。
接下来，如图15(a)及图15(b)所示，经由上述的粘接剂4将后面要在其中制作半导体元件的半导体晶片、即新的晶片1’与薄化晶片1T接合。具体而言，首先，通过旋涂在接合对象面(薄化晶片1T的元件形成面1a、新的晶片1’的一个面)中的一者或两者涂布粘接剂4，形成粘接剂层。在涂布粘接剂4之前，可以对接合对象面中的一者或两者实施硅烷偶联剂处理。接下来，通过加热使粘接剂4(粘接剂层)干燥而凝固。接着，经由粘接剂4(粘接剂层)使接合对象面贴合。然后，通过加热而使粘接剂4在接合对象面间固化。粘接剂4的固化后的粘接剂层的厚度例如为0.5～20μm。用于形成利用粘接剂4的接合的各条件与参照图3而在上述说明了的接合工序中的各条件相同。
接着，如图15(c)所示地使晶片1’薄化。在本工序中，例如，通过对晶片1’进行磨削加工而将晶片1’薄化至给定的厚度，形成薄化晶片1T’。薄化后的晶片1’(薄化晶片1T’)的厚度例如为1～20μm。
接下来，如图15(d)所示，在薄化晶片1T’的被磨削面侧形成元件形成面1a。具体而言，对于薄化晶片1T’的被磨削面侧，经过晶体管形成工序、布线形成工序等而在其中制作多个半导体元件(省略图示)。由此，在被磨削面侧形成具有元件形成面1a的薄化晶片1T。
在上述的半导体装置制造方法中，可以采用如上所述地重复给定的次数的一系列过程的晶片层叠体形成工序，所述一系列过程包括相对于下段晶片接合晶片1’、该晶片1’的薄化、以及相对于薄化后的晶片1’形成半导体元件。
综上所述，将本发明的构成及其变形记载于以下。
[1]一种半导体装置制造方法，该方法包括：
晶片层叠体形成工序，形成各自具有层叠结构的至少两个晶片层叠体，所述层叠结构包含各自具有元件形成面及与其相反的背面的多个晶片，且在相邻的两个晶片中以一个晶片的元件形成面与另一个晶片的背面相对的方式取向；
电极形成工序，在各晶片层叠体中形成贯通电极，所述贯通电极从所述晶片层叠体中位于层叠方向的一端且相邻晶片位于背面侧的第1晶片的元件形成面侧至超过位于另一端的第2晶片的元件形成面的位置，贯穿着该晶片层叠体内而延伸；
电极端部露出化工序，通过对经过所述电极形成工序后的各晶片层叠体中的所述第2晶片的背面侧进行磨削而将该第2晶片薄化，使所述贯通电极在该背面侧露出；以及
多层化工序，将经过所述电极端部露出化工序后的至少两个晶片层叠体层叠并接合，同时在该晶片层叠体间将贯通电极电连接。
[2]根据[1]所述的半导体装置制造方法，其中，
上述电极形成工序包括：
在上述晶片层叠体中形成从上述第1晶片的元件形成面侧延伸至超过上述第2晶片的元件形成面的位置的开口部的工序；以及
在该开口部内填充导电材料的工序。
[3]根据[1]或[2]所述的半导体装置制造方法，其中，
在上述电极端部露出化工序中，薄化后的第2晶片的厚度为5～200μm。
[4]根据[1]～[3]中任一项所述的半导体装置制造方法，其中，
在上述多层化工序中，进行作为接合对象的一个晶片层叠体中的第1晶片的元件形成面侧与另一个晶片层叠体中的第1晶片的元件形成面侧的接合。
[5]根据[1]～[3]中任一项所述的半导体装置制造方法，其中，
在上述多层化工序中，进行作为接合对象的一个晶片层叠体中的第1晶片的元件形成面侧与另一个晶片层叠体中的第2晶片的背面侧的接合。
[6]根据[1]～[3]中任一项所述的半导体装置制造方法，其中，
在上述多层化工序中，进行作为接合对象的一个晶片层叠体中的第2晶片的背面侧与另一个晶片层叠体中的第2晶片的背面侧的接合。
[7]根据[1]～[6]中任一项所述的半导体装置制造方法，其中，
上述晶片层叠体形成工序包括：
将晶片接合于具有元件形成面及与其相反的背面的基础晶片的上述元件形成面侧的工序；
通过对该晶片进行磨削而在上述基础晶片上形成薄化晶片的工序；以及
在该薄化晶片的被磨削面侧形成半导体元件的工序。
[8]根据[7]所述的半导体装置制造方法，其中，
上述晶片层叠体形成工序进一步包括：
将晶片接合于上述基础晶片上的上述薄化晶片的元件形成面侧的工序；通过对该晶片进行磨削而在上述基础晶片上形成薄化晶片的工序；以及
在该薄化晶片的被磨削面侧形成半导体元件的工序。
[9]根据[7]或[8]所述的半导体装置制造方法，其中，
上述薄化晶片的厚度为1～20μm。
[10]根据[1]～[6]中任一项所述的半导体装置制造方法，其中，
上述晶片层叠体形成工序包括：
准备具有层叠结构的加强晶片的工序，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及上述晶片的上述元件形成面侧与上述支撑基板之间的临时粘接剂层；
对上述加强晶片中的上述晶片从其背面侧进行磨削而形成薄化晶片的工序；
经由粘接剂将具有元件形成面及与其相反的背面的基础晶片的上述元件形成面侧与上述加强晶片的上述薄化晶片的背面侧进行接合的接合工序；以及
将上述加强晶片中的上述支撑基板与上述薄化晶片之间的上述临时粘接剂层所形成的临时粘接状态解除，进行上述支撑基板的移除的移除工序。
[11]根据[10]所述的半导体装置制造方法，其中，
上述晶片层叠体形成工序进一步包括：
准备具有层叠结构的至少一个追加的加强晶片的工序，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及上述晶片的上述元件形成面侧与上述支撑基板之间的临时粘接剂层；
对各追加的加强晶片中的上述晶片从其背面侧进行磨削而形成薄化晶片的工序；
经由上述粘接剂将上述追加的加强晶片中的上述薄化晶片的背面侧接合于上述基础晶片上的薄化晶片的元件形成面侧的至少一个追加的接合工序；以及
对每个上述追加的接合工序进行的至少一个移除工序，在该移除工序中，将上述追加的加强晶片中的上述支撑基板与上述薄化晶片之间的上述临时粘接剂层所形成的临时粘接状态解除，进行上述支撑基板的移除。
[12]根据[1]～[11]中任一项所述的半导体装置制造方法，其中，
上述晶片的构成材料为硅(Si)、锗(Ge)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)、或磷化铟(InP)
[13]根据[1]～[12]中任一项所述的半导体装置制造方法，其中，
上述晶片的厚度为1000μm以下。
[14]根据[10]～[13]中任一项所述的半导体装置制造方法，其中，
上述支撑基板为硅晶片或玻璃晶片。
[15]根据[14]所述的半导体装置制造方法，其中，
上述支撑基板为硅晶片。
[16]根据[10]～[15]中任一项所述的半导体装置制造方法，其中，
上述支撑基板的厚度为300μm以上且800μm以下。
[17]根据[10]～[16]中任一项所述的半导体装置制造方法，其中，
上述支撑基板的厚度为700μm以上且800μm以下。
[18]根据[10]～[17]中任一项所述的半导体装置制造方法，其中，
用于形成上述临时粘接剂层的临时粘接剂含有多元乙烯基醚化合物、具有两个以上能够与其乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与上述多元乙烯基醚化合物形成聚合物的化合物、以及热塑性树脂。
[19]根据[10]～[18]中任一项所述的半导体装置制造方法，其中，
上述粘接剂包含含有聚合性基团的聚有机倍半硅氧烷。
[20]根据[10]～[19]中任一项所述的半导体装置制造方法，其中，
上述多元乙烯基醚化合物为以上述式(a)表示的分子内具有两个以上乙烯基醚基的化合物。
[21]根据[10]～[19]中任一项所述的半导体装置制造方法，其中，
上述多元乙烯基醚化合物为选自1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、三乙二醇二乙烯基醚、以及上述式(a-1)～(a-21)表示的化合物中的至少一种化合物。
[22]根据[10]～[19]中任一项所述的半导体装置制造方法，其中，
上述多元乙烯基醚化合物为选自1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、以及三乙二醇二乙烯基醚中的至少一种化合物。
[23]根据[10]～[19]中任一项所述的半导体装置制造方法，其中，
上述多元乙烯基醚化合物为选自1,4-丁二醇二乙烯基醚及三乙二醇二乙烯基醚中的至少一种化合物。
[24]根据[10]～[19]中任一项所述的半导体装置制造方法，其中，
上述多元乙烯基醚化合物为选自二乙二醇二乙烯基醚及三乙二醇二乙烯基醚中的至少一种化合物。
[25]根据[10]～[19]中任一项所述的半导体装置制造方法，其中，
上述多元乙烯基醚化合物为选自1,4-丁二醇二乙烯基醚及二乙二醇二乙烯基醚中的至少一种化合物。
[26]根据[10]～[25]中任一项所述的半导体装置制造方法，其中，
能够与上述多元乙烯基醚化合物形成聚合物的化合物是具有2个以上的上述式(b)表示的结构单元(重复单元)的化合物。
[27]根据[26]所述的半导体装置制造方法，其中，上述式(b)的n2为1～3的整数。
[28]根据[26]或[27]所述的半导体装置制造方法，其中，
能够与上述多元乙烯基醚化合物形成聚合物的化合物中的上述式(b)表示的结构单元(重复单元)的数量为2～40的整数。
[29]根据[26]～[28]中任一项所述的半导体装置制造方法，其中，
能够与上述多元乙烯基醚化合物形成聚合物的化合物中的上述式(b)表示的结构单元(重复单元)的比例为30质量％以上，且上述X为羟基。
[30]根据[26]～[28]中任一项所述的半导体装置制造方法，其中，
能够与上述多元乙烯基醚化合物形成聚合物的化合物中的上述式(b)表示的结构单元(重复单元)的比例为1质量％以上，且上述X为羧基。
[31]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)～(b-6)中的至少一种结构单元。
[32]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-2)、(b-3)、(b-4)及(b-5)中的至少一种结构单元。
[33]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-2)、(b-3)、(b-4)及(b-6)中的至少一种结构单元。
[34]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-2)、(b-3)、(b-5)及(b-6)中的至少一种结构单元。
[35]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-2)、(b-4)、(b-5)及(b-6)中的至少一种结构单元。
[36]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-3)、(b-4)、(b-5)及(b-6)中的至少一种结构单元。
[37]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-2)、(b-3)及(b-4)中的至少一种结构单元。
[38]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-2)、(b-3)及(b-5)中的至少一种结构单元。
[39]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-2)、(b-4)及(b-5)中的至少一种结构单元。
[40]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-3)、(b-4)及(b-5)中的至少一种结构单元。
[41]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-2)、(b-3)及(b-6)中的至少一种结构单元。
[42]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-2)、(b-4)及(b-6)中的至少一种结构单元。
[43]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-3)、(b-4)及(b-6)中的至少一种结构单元。
[44]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-2)、(b-5)及(b-6)中的至少一种结构单元。
[45]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-3)、(b-5)及(b-6)中的至少一种结构单元。
[46]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-4)、(b-5)及(b-6)中的至少一种结构单元。
[47]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-2)及(b-3)中的至少一种结构单元。
[48]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-2)及(b-4)中的至少一种结构单元。
[49]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-3)及(b-4)中的至少一种结构单元。
[50]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-2)及(b-6)中的至少一种结构单元。
[51]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-3)及(b-6)中的至少一种结构单元。
[52]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)、(b-5)及(b-6)中的至少一种结构单元。
[53]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)及(b-2)中的至少一种结构单元。
[54]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)及(b-3)中的至少一种结构单元。
[55]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)及(b-4)中的至少一种结构单元。
[56]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)及(b-5)中的至少一种结构单元。
[57]根据[26]～[30]中任一项所述的半导体装置制造方法，其中，
上述式(b)表示的结构单元(重复单元)为选自上述式(b-1)及(b-6)中的至少一种结构单元。
[58]根据[26]～[57]中任一项所述的半导体装置制造方法，其中，
能够与上述多元乙烯基醚化合物形成聚合物的化合物是仅具有上述式(b)表示的结构单元(重复单元)的均聚物。
[59]根据[26]～[57]中任一项所述的半导体装置制造方法，其中，
能够与上述多元乙烯基醚化合物形成聚合物的化合物是具有上述式(b)表示的结构单元(重复单元)和其它结构单元的嵌段聚合物、接枝聚合物、或无规聚合物。
[60]根据[59]所述的半导体装置制造方法，其中，
上述其它结构单元是来自于选自链状烯烃、芳香族乙烯基化合物、不饱和羧酸酯、羧酸乙烯基酯、以及不饱和二羧酸二酯中的至少一种聚合性单体的结构单元。
[61]根据[60]所述的半导体装置制造方法，其中，
上述芳香族乙烯基化合物是来自于选自苯乙烯、乙烯基甲苯及α-甲基苯乙烯中的至少一种聚合性单体的结构单元。
[62]根据[60]所述的半导体装置制造方法，其中，
上述芳香族乙烯基化合物是来自于选自苯乙烯及乙烯基甲苯中的至少一种聚合性单体的结构单元。
[63]根据[60]所述的半导体装置制造方法，其中，
上述芳香族乙烯基化合物是来自于选自苯乙烯及α-甲基苯乙烯中的至少一种聚合性单体的结构单元。
[64]根据[10]～[63]中任一项所述的半导体装置制造方法，其中，
能够与上述多元乙烯基醚化合物形成聚合物的化合物的软化点为50℃以上且250℃以下。
[65]根据[10]～[64]中任一项所述的半导体装置制造方法，其中，
能够与上述多元乙烯基醚化合物形成聚合物的化合物的重均分子量(基于GPC法得到的聚苯乙烯换算值)为1500以上。
[66]根据[10]～[65]中任一项所述的半导体装置制造方法，其中，
上述热塑性树脂为选自聚乙烯醇缩醛类树脂、聚酯类树脂、聚氨酯类树脂、以及聚酰胺类树脂中的至少一种。
[67]根据[10]～[65]中任一项所述的半导体装置制造方法，其中，
上述热塑性树脂为选自聚乙烯醇缩醛类树脂及聚酯类树脂中的至少一种。
[68]根据[66]或[67]所述的半导体装置制造方法，其中，
上述聚乙烯醇缩醛类树脂为选自聚乙烯醇缩甲醛及聚乙烯醇缩丁醛中的至少一种。
[69]根据[66]或[67]所述的半导体装置制造方法，其中，
上述聚酯类树脂是通过内酯的开环聚合而得到的聚酯。
[70]根据[66]或[67]所述的半导体装置制造方法，其中，
上述聚酯类树脂是通过选自ε-己内酯、δ-戊内酯及γ-丁内酯中的至少一种的开环聚合而得到的聚酯。
[71]根据[66]或[67]所述的半导体装置制造方法，其中，
上述聚酯类树脂是通过选自ε-己内酯及γ-丁内酯中的至少一种的开环聚合而得到的聚酯。
[72]根据[66]或[67]所述的半导体装置制造方法，其中，
上述聚酯类树脂是通过选自ε-己内酯及δ-戊内酯中的至少一种的开环聚合而得到的聚酯、。
[73]根据[18]～[72]中任一项所述的半导体装置制造方法，其中，
上述热塑性树脂的重均分子量Mw(基于GPC法得到的聚苯乙烯换算值)为1500～100000。
[74]根据[18]～[70]中任一项所述的半导体装置制造方法，其中，
相对于能够与上述多元乙烯基醚化合物形成聚合物的化合物1质量份，上述临时粘接剂中的上述热塑性树脂的含量为0.1～3质量份。
[75]根据[10]～[74]中任一项所述的半导体装置制造方法，其中，
上述临时粘接剂进一步含有一元醇和/或一元羧酸。
[76]根据[10]～[75]中任一项所述的半导体装置制造方法，其中，
上述临时粘接剂的软化温度为130～250℃。
[77]根据[10]～[76]中任一项所述的半导体装置制造方法，其中，
上述薄化晶片的厚度为1～20μm。
[78]根据[19]～[77]中任一项所述的半导体装置制造方法，其中，
上述含有聚合性基团的聚有机倍半硅氧烷包含上述式(1)及上述式(2)表示的结构单元。
[79]根据[79]所述的半导体装置制造方法，其中，
上述式(1)及上述式(2)中的R1是含有环氧基或(甲基)丙烯酰基的基团。
[80]根据[79]所述的半导体装置制造方法，其中，
上述含有环氧基的基团是上述的式(3)～(6)表示的基团中的至少一种。
[81]根据[79]所述的半导体装置制造方法，其中，
上述含有环氧基的基团是上述的式(3)、(4)及(5)表示的基团中的至少一种。
[82]根据[79]所述的半导体装置制造方法，其中，
上述含有环氧基的基团是上述的式(3)、(5)及(6)表示的基团中的至少一种。
[83]根据[79]所述的半导体装置制造方法，其中，
上述含有环氧基的基团是上述的式(3)、(4)及(6)表示的基团中的至少一种。
[84]根据[79]所述的半导体装置制造方法，其中，
上述含有环氧基的基团是上述的式(3)及(4)表示的基团中的至少一种。
[85]根据[79]所述的半导体装置制造方法，其中，
上述含有环氧基的基团是上述的式(3)及(5)表示的基团中的至少一种。
[86]根据[79]所述的半导体装置制造方法，其中，
上述含有环氧基的基团是上述的式(3)及(6)表示的基团中的至少一种。
[87]根据[79]所述的半导体装置制造方法，其中，
上述含有环氧基的基团是2-(3,4-环氧环己基)乙基。
[88]根据[19]～[87]中任一项所述的半导体装置制造方法，其中，
上述含有聚合性基团的聚有机倍半硅氧烷的数均分子量Mn(基于GPC法得到的聚苯乙烯换算值)为1000～50000。
[89]根据[19]～[88]中任一项所述的半导体装置制造方法，其中，
上述含有聚合性基团的聚有机倍半硅氧烷的分子量分散度(Mw/Mn)为1.0～4.0。
[90]根据[10]～[89]中任一项所述的半导体装置制造方法，其中，
在上述接合工序中，基础晶片的厚度为300μm以上且1000μm以下。
[91]根据[10]～[90]中任一项所述的半导体装置制造方法，其中，
上述接合工序包括在低于上述聚合物的软化点的温度下使上述粘接剂固化的固化处理，
上述移除工序包括在高于上述聚合物的软化点的温度下使上述临时粘接剂层软化的软化处理。
[92]根据[91]所述的半导体装置制造方法，其中，
上述固化处理的温度为30～200℃。
[93]根据[91]或[92]所述的半导体装置制造方法，其中，
上述固化后中的粘接剂层的厚度为0.5～20μm。
[94]根据[91]～[93]中任一项所述的半导体装置制造方法，其中，
上述软化处理的温度为170℃以上且250℃以下。
工业实用性
本发明的制造方法适于避免或抑制伴随晶片层叠体的增大所引发的贯通电极形成的困难性而实现大的晶片层叠数，并且效率良好地制造半导体装置。
另外，本发明的制造方法适于在保持加强晶片中的支撑基板与薄化晶片的临时粘接状态的同时实现该薄化晶片相对于基础晶片的良好的粘接剂接合，并且，适于在随后的移除工序中在保持基础晶片与薄化晶片之间的粘接剂接合的同时使临时粘接剂层软化而实施支撑基板从薄化晶片的移除。因此，在经过其中制作有半导体元件的晶片的层叠而将半导体元件多层化的半导体装置的制造中，可以在避免晶片破损的同时，经由粘接剂将薄晶片多层化。
因此，本发明具有工业上的实用性。

Claims (12)

1.一种半导体装置制造方法，该方法包括：
晶片层叠体形成工序，形成各自具有层叠结构的至少两个晶片层叠体，所述层叠结构包含各自具有元件形成面及与其相反的背面的多个晶片，且在相邻的两个晶片中以一个晶片的元件形成面与另一个晶片的背面相对的方式取向；
电极形成工序，在各晶片层叠体中形成贯通电极，所述贯通电极从所述晶片层叠体中位于层叠方向的一端且相邻晶片位于背面侧的第1晶片的元件形成面侧至超过位于另一端的第2晶片的元件形成面的位置，贯穿着该晶片层叠体内而延伸；
电极端部露出化工序，通过对经过所述电极形成工序后的各晶片层叠体中的所述第2晶片的背面侧进行磨削而将该第2晶片薄化，使所述贯通电极在该背面侧露出；以及
多层化工序，将经过所述电极端部露出化工序后的至少两个晶片层叠体层叠并接合，同时在该晶片层叠体间将贯通电极电连接。
2.根据权利要求1所述的半导体装置制造方法，其中，
所述电极形成工序包括：
在所述晶片层叠体中形成从所述第1晶片的元件形成面侧延伸至超过所述第2晶片的元件形成面的位置的开口部的工序；以及
在该开口部内填充导电材料的工序。
3.根据权利要求1或2所述的半导体装置制造方法，其中，
在所述多层化工序中，进行作为接合对象的一个晶片层叠体中的第1晶片的元件形成面侧与另一个晶片层叠体中的第1晶片的元件形成面侧的接合。
4.根据权利要求1或2所述的半导体装置制造方法，其中，
在所述多层化工序中，进行作为接合对象的一个晶片层叠体中的第1晶片的元件形成面侧与另一个晶片层叠体中的第2晶片的背面侧的接合。
5.根据权利要求1或2所述的半导体装置制造方法，其中，
在所述多层化工序中，进行作为接合对象的一个晶片层叠体中的第2晶片的背面侧与另一个晶片层叠体中的第2晶片的背面侧的接合。
6.根据权利要求1～5中任一项所述的半导体装置制造方法，其中，
所述晶片层叠体形成工序包括：
将晶片接合于具有元件形成面及与其相反的背面的基础晶片的所述元件形成面侧的工序；
通过对该晶片进行磨削而在所述基础晶片上形成薄化晶片的工序；以及
在该薄化晶片的被磨削面侧形成半导体元件的工序。
7.根据权利要求6所述的半导体装置制造方法，其中，
所述晶片层叠体形成工序进一步包括：
将晶片接合于所述基础晶片上的所述薄化晶片的元件形成面侧的工序；
通过对该晶片进行磨削而在所述基础晶片上形成薄化晶片的工序；以及
在该薄化晶片的被磨削面侧形成半导体元件的工序。
8.根据权利要求1～5中任一项所述的半导体装置制造方法，其中，
所述晶片层叠体形成工序包括：
准备具有层叠结构的加强晶片的工序，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及所述晶片的所述元件形成面侧与所述支撑基板之间的临时粘接剂层；
对所述加强晶片中的所述晶片从其背面侧进行磨削而形成薄化晶片的工序；
经由粘接剂将具有元件形成面及与其相反的背面的基础晶片的所述元件形成面侧与所述加强晶片的所述薄化晶片的背面侧进行接合的接合工序；以及
将所述加强晶片中的所述支撑基板与所述薄化晶片之间的所述临时粘接剂层所形成的临时粘接状态解除，进行所述支撑基板的移除的移除工序。
9.根据权利要求8所述的半导体装置制造方法，其中，
所述晶片层叠体形成工序进一步包括：
准备具有层叠结构的至少一个追加的加强晶片的工序，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及所述晶片的所述元件形成面侧与所述支撑基板之间的临时粘接剂层；
对各追加的加强晶片中的所述晶片从其背面侧进行磨削而形成薄化晶片的工序；
经由所述粘接剂将所述追加的加强晶片中的所述薄化晶片的背面侧接合于所述基础晶片上的薄化晶片的元件形成面侧的至少一个追加的接合工序；以及
对每个所述追加的接合工序进行的至少一个移除工序，在该移除工序中，将所述追加的加强晶片中的所述支撑基板与所述薄化晶片之间的所述临时粘接剂层所形成的临时粘接状态解除，进行所述支撑基板的移除。
10.根据权利要求8或9所述的半导体装置制造方法，其中，
用于形成所述临时粘接剂层的临时粘接剂含有：
多元乙烯基醚化合物、
具有两个以上能够与所述多元乙烯基醚化合物的乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与所述多元乙烯基醚化合物形成聚合物的化合物、以及
热塑性树脂。
11.根据权利要求8～10中任一项所述的半导体装置制造方法，其中，
所述粘接剂包含含有聚合性基团的聚有机倍半硅氧烷。
12.根据权利要求8～11中任一项所述的半导体装置制造方法，其中，
所述接合工序包括在低于所述聚合物的软化点的温度下使所述粘接剂固化的固化处理，
所述移除工序包括在高于所述聚合物的软化点的温度下使所述临时粘接剂层软化的软化处理。
CN201980070246.7A 2018-10-23 2019-10-18 半导体装置制造方法 Pending CN112956020A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018199013A JP7201387B2 (ja) 2018-10-23 2018-10-23 半導体装置製造方法
JP2018-199013 2018-10-23
PCT/JP2019/041202 WO2020085259A1 (ja) 2018-10-23 2019-10-18 半導体装置製造方法

Publications (1)

Publication Number Publication Date
CN112956020A true CN112956020A (zh) 2021-06-11

Family

ID=70331331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980070246.7A Pending CN112956020A (zh) 2018-10-23 2019-10-18 半导体装置制造方法

Country Status (6)

Country Link
US (1) US20210358884A1 (zh)
JP (1) JP7201387B2 (zh)
KR (1) KR102615976B1 (zh)
CN (1) CN112956020A (zh)
TW (1) TWI801681B (zh)
WO (1) WO2020085259A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030157748A1 (en) * 2002-02-20 2003-08-21 Kim Sarah E. Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US20100109164A1 (en) * 2008-10-31 2010-05-06 Samsung Electronics Co., Ltd. Stacked integrated circuit package fabrication methods that use vias formed and filled after stacking, and related stacked integrated circuit package structures
US20130234339A1 (en) * 2011-09-30 2013-09-12 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same, and management system of semiconductor device
CN108137994A (zh) * 2015-10-09 2018-06-08 株式会社大赛璐 粘接剂

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462925B2 (en) * 2004-11-12 2008-12-09 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using via to provide interconnection
JP5693961B2 (ja) 2008-09-18 2015-04-01 国立大学法人 東京大学 半導体装置の製造方法
WO2012120659A1 (ja) 2011-03-09 2012-09-13 国立大学法人東京大学 半導体装置の製造方法
JP2013191639A (ja) 2012-03-12 2013-09-26 Nippon Hoso Kyokai <Nhk> 積層型半導体装置及びその製造方法
KR102161260B1 (ko) 2013-11-07 2020-09-29 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
JP6393036B2 (ja) 2013-12-19 2018-09-19 国立大学法人東京工業大学 半導体装置及びその製造方法
JP2015176958A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
JP6391999B2 (ja) 2014-06-13 2018-09-19 株式会社ディスコ 積層デバイスの製造方法
JP6429388B2 (ja) * 2015-03-19 2018-11-28 株式会社ディスコ 積層デバイスの製造方法
JP6796582B2 (ja) 2015-06-17 2020-12-09 株式会社ダイセル 硬化物の製造方法、硬化物、及び前記硬化物を含む積層物
KR102495911B1 (ko) * 2016-06-14 2023-02-03 삼성전자 주식회사 반도체 패키지
JP6349539B2 (ja) * 2016-09-30 2018-07-04 株式会社新川 半導体装置の製造方法および実装装置
JP7069448B2 (ja) * 2016-12-16 2022-05-18 株式会社ダイセル 硬化性組成物、接着シート、硬化物、積層物、接着シートの製造方法、及び装置
US10163864B1 (en) * 2017-08-16 2018-12-25 Globalfoundries Inc. Vertically stacked wafers and methods of forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030157748A1 (en) * 2002-02-20 2003-08-21 Kim Sarah E. Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US20100109164A1 (en) * 2008-10-31 2010-05-06 Samsung Electronics Co., Ltd. Stacked integrated circuit package fabrication methods that use vias formed and filled after stacking, and related stacked integrated circuit package structures
US20130234339A1 (en) * 2011-09-30 2013-09-12 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same, and management system of semiconductor device
CN108137994A (zh) * 2015-10-09 2018-06-08 株式会社大赛璐 粘接剂

Also Published As

Publication number Publication date
JP2020068254A (ja) 2020-04-30
JP7201387B2 (ja) 2023-01-10
KR102615976B1 (ko) 2023-12-22
TW202027176A (zh) 2020-07-16
KR20210081381A (ko) 2021-07-01
WO2020085259A1 (ja) 2020-04-30
TWI801681B (zh) 2023-05-11
US20210358884A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
TW201635369A (zh) 晶圓加工體、晶圓加工用暫時接著材料、及薄型晶圓之製造方法
CN112913015B (zh) 半导体装置制造方法
CN112913016B (zh) 半导体装置制造方法
US11502002B2 (en) Method for manufacturing semiconductor device
CN112912993B (zh) 半导体装置制造方法
CN112956020A (zh) 半导体装置制造方法
JP7324049B2 (ja) 半導体装置
KR102727559B1 (ko) 반도체 장치 제조 방법
JP2020194819A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210611