TW202027176A - 半導體裝置製造方法 - Google Patents

半導體裝置製造方法 Download PDF

Info

Publication number
TW202027176A
TW202027176A TW108138049A TW108138049A TW202027176A TW 202027176 A TW202027176 A TW 202027176A TW 108138049 A TW108138049 A TW 108138049A TW 108138049 A TW108138049 A TW 108138049A TW 202027176 A TW202027176 A TW 202027176A
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor device
forming
manufacturing
group
Prior art date
Application number
TW108138049A
Other languages
English (en)
Other versions
TWI801681B (zh
Inventor
辻直子
Original Assignee
日商大賽璐股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商大賽璐股份有限公司 filed Critical 日商大賽璐股份有限公司
Publication of TW202027176A publication Critical patent/TW202027176A/zh
Application granted granted Critical
Publication of TWI801681B publication Critical patent/TWI801681B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C08L83/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J135/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a carboxyl radical, and containing at least another carboxyl radical in the molecule, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J135/08—Copolymers with vinyl ethers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0655—Polyacetal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本發明係提供一種在製作有半導體元件之晶圓經過積層而將半導體元件予以多層化之半導體裝置製造方法中，適於實現大量之晶圓積層數且效率佳地製造半導體裝置之手法。
本發明之方法中，形成至少兩個具有積層構造的晶圓積層體，該積層構造係包含將具有元件形成面與背面之複數的晶圓在隣接晶圓間使元件形成面與背面為相向地配向；將在晶圓積層體內延伸之貫通電極形成於各晶圓積層體，該貫通電極係從位於晶圓積層體之積層方向之一端的第1晶圓之元件形成面側延伸至超過位於另一端的第2晶圓之元件形成面之位置為止；對於在第2晶圓之背面側藉由研削使在該背面側之貫通電極露出，將經過此露出化步驟之兩個晶圓積層體在該晶圓積層體間使貫通電極以電性連接並積層而接合。

Description

半導體裝置製造方法
本發明係關於係具備含有複數個半導體元件之積層構造結構之半導體裝置之製造方法。本案基於2018年10月23日於日本申請之日本特願2018-199013號主張優先權，並在此援用其內容。
近年來，以使半導體裝置進一步高密度化為主要目的，進行開發用以製造特定半導體裝置之技術，該半導體裝置係具有使複數個半導體晶片或半導體元件在其厚度方向積體而成之立體結構。就如此技術之一而言，已知有所謂WOW(Wafer on Wafer，即晶圓對晶圓)製程。WOW製程中，分別將製作有複數個半導體元件的特定數目的半導體晶圓依序積層，而使半導體元件在其厚度方向形成配置多段的結構，並將該晶圓積層體經過切割步驟而個別化為半導體裝置。關於如此之WOW製程，記載於例如下述之專利文獻1、2中。
[先前技術文獻]
[專利文獻]
專利文獻1：國際公開第2010/032729號。
專利文獻2：日本特開2016-178162號。
WOW製程中，形成所謂貫通電極以將相異半導體晶圓間之半導體元件以電性連接。例如，晶圓積層過程中在各個下層晶圓上積層次一層之晶圓，將該積層晶圓在其厚度方向上形成貫通之電極，謀求兩晶圓間之半導體元件以電性連接。然而，藉由如此之手法時，有必要對於各個積層晶圓實施用以形成貫通電極之一連串之步驟，例如，對於積層晶圓形成貫通開口部、在其開口部之內壁面形成絶緣膜、在開口部內填充導電材料、伴隨此等各種態樣之洗淨處理等，因此效率不佳。
另一方面，所欲製造之半導體裝置在製作出與設計上半導體元件積層數相當之積層數的晶圓積層體後，關於該晶圓積層體，已知實施包含在其厚度方向上形成在複數個晶圓延伸之開口部之一連串的步驟，以及將該晶圓間之半導體元件形成用以電性連接之貫通電極之手法。然而，晶圓積層體中的晶圓積層數越是增加，適切地形成在該複數之晶圓延伸的開口部越有變得困難之傾向，因此，在該開口部內適切地形成貫通電極有變得困難之傾向。
本發明係基於如上之情事而思考提出者，其目的係在於製作有半導體元件之晶圓經過積層而將半導體元件予以多層化之半導體裝置製造方法中，提供適於實現大量之晶圓積層數且效率佳地製造半導體裝置之手法。
依據本發明所提供之半導體裝置製造方法，係包含如下之晶圓積層體形成步驟、電極形成步驟、電極端部露出化步驟，以及多層化步驟。
晶圓積層體形成步驟中，形成至少兩個晶圓積層體。各晶圓積層體具有積層構造，該積層構造係含有將各別具有元件形成面以及與其相反之背面之複數的晶圓，在相鄰之兩個晶圓中一方晶圓之元件形成面與另一方晶圓之背面為相向地配向。位於晶圓積層體積層方向之一方末端之晶圓(第1晶圓)，在其背面側位有隣接晶圓，位於晶圓積層體積層方向之另一方末端之晶圓(第2晶圓)，在其元件形成面側位有隣接晶圓。晶圓之元件形成面係經過電晶體形成步驟或配線形成步驟等複數個半導體元件所形成之側之面。在晶圓積層體間，晶圓積層數可相同亦可相異。
電極形成步驟中，在各晶圓積層體中形成至少一個貫通電極。貫通電極係從晶圓積層體中的上述第1晶圓之元件形成面側，至超過上述第2晶圓之元件形成面之位置為止，在該晶圓積層體內貫通並延伸。本步驟較佳係包含：晶圓積層體中形成從第1晶圓之元件形成面側延伸至超過第2晶圓之元件形成面之位置為止之開口部步驟，以及在該開口部內填充導電材料之步驟。
電極端部露出化步驟中，對於經過電極形成步驟之各晶圓積層體中的第2晶圓之背面側藉由研削而將該第2晶圓予以薄化並在該背面側使貫通電極露出。
多層化步驟中，將經過電極端部露出化步驟之至少兩個之晶圓積層體，在藉由該晶圓積層體間的貫通電極以電性連接並積層而接合。本步驟中，可將屬於接合對象之一方晶圓積層體中的第1晶圓之元件形成面側，與另一方晶圓積層體中的第1晶圓之元件形成面側進行接合(晶圓積層體間的face-to-face接合)。本步驟中，亦可將屬於接合對象之一方晶圓積層體中的第1晶圓之元件形成面側，與另一方晶圓積層體中的第2晶圓之背面側進行接合(晶圓積層 體間的face-to-back接合)。本步驟中，還可將屬於接合對象之一方晶圓積層體中的第2晶圓之背面側，與另一方晶圓積層體中的第2晶圓之背面側進行接合(晶圓積層體間的back-to-back接合)。
本半導體裝置製造方法中的上述電極形成步驟中，以後述之多層化步驟在與其他晶圓積層體所接合各晶圓積層體內，形成有在含有此等的複數個晶圓延伸之貫通電極。如此之構成，適於迴避或削減在晶圓積層體之形成過程中各個晶圓用以形成貫通電極之一連串之步驟(亦即，貫通一片晶圓之開口部的形成、或在其開口部內壁面之絶緣膜的形成、在開口部內之導電材料的填充、伴隨此等之各種態樣的洗淨處理等)之實施，適於在WOW製程中效率佳地製造半導體裝置。
本半導體裝置製造方法中的上述多層化步驟中，在已形成有貫通電極之至少兩個的晶圓積層體之間，貫通電極為電性連接且使該晶圓積層體接合，晶圓即進一步多層化。如此之構成，在WOW製程中適於實現大量之晶圓積層數。
如上所述，晶圓積層體之晶圓積層數越是增加，積層體厚度方向中適切地形成在該複數之晶圓延伸的開口部越有變得困難之傾向，在該開口部內適切地形成貫通電極有變得困難之傾向。然而，本半導體裝置製造方法中，相當於半導體裝置製造目的之半導體元件積層數時不必要將該積層數之晶圓積層體一括地貫通而形成電極。如此之本半導體裝置製造方法，適於回避或抑制一括地形成貫通電極時所伴隨之上述之困難。
如以上所述，本半導體裝置製造方法，適於回避或抑制在晶圓積層體增大時所伴隨之貫通電極形成之困難性而實現大量的晶圓積層數，且適於效率佳地製造半導體裝置。
除此之外，本半導體裝置製造方法，在上述電極形成步驟中的貫通電極形成手法係採用例如日本特開2016-4835號公報所述之手法時，適於謀求各晶圓中的半導體元件之高密度化。若藉由該文獻所述之貫通電極形成手法時，則會連續形成貫通電極，在各晶圓內形成之部分導電部，在鄰接晶圓間形成有相異之剖面面積(晶圓面內方向之剖面面積)，並隨著晶圓積層數越增加，部分導電部之剖面面積在各個晶圓中會產生不可避免地漸增之結構。在如此之結構中，晶圓積層數越是增加，則謀求各晶圓中的半導體元件之高密度化會變得越困難。然而，本半導體裝置製造方法中，相當於半導體裝置製造目的之半導體元件積層數時不必要將該積層數之晶圓積層體一括地貫通而形成電極。因此如此之本半導體裝置製造方法，適於謀求晶圓積層數增大之同時謀求各晶圓中的半導體元件之高密度化。
較佳之第1態樣中，晶圓積層體形成步驟係包含下列步驟：將晶圓接合於具有元件形成面以及與其相反之背面之基底晶圓之元件形成面側之步驟；對於該晶圓藉由研削而在基底晶圓上形成薄化晶圓之步驟；以及，將半導體元件形成於該薄化晶圓中的被研削面側之步驟。如此之晶圓積層體形成步驟亦可更含有下列步驟：將晶圓接合於基底晶圓上之薄化晶圓之元件形成面側之步驟；對於該晶圓藉由研削而在基底晶圓上形成薄化晶圓之步驟；以及，將半導體元件形成於該薄化晶圓中的被研削面側之步驟。此等之構成，適於形成製作有半導體元件之薄晶圓之積層體。
較佳之第2態樣中，晶圓積層體形成步驟係包含：如以下之準備步驟、薄化步驟、接合步驟、及取下步驟。
準備步驟中係準備補強晶圓。補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、及在晶圓之元件形成面側及支持基板之間之暫時接著劑層。暫時接著劑層係用以實現支持基板與晶圓之間之暫時接著狀態者。
薄化步驟中，係將如此之補強晶圓中的晶圓從其背面側研削而薄化。藉此，在被支持基板所支持之狀態下形成薄化晶圓。
接合步驟中，係將具有元件形成面及與其相反之背面之基底晶圓之元件形成面側、及補強晶圓之上述薄化晶圓之背面側，經由接著劑而予以接合。本接合步驟較佳係包含以比暫時接著劑層中之聚合物之軟化點低之溫度來使接著劑硬化之硬化處理。在如此之接合步驟中，係例如在接合對象面(基底晶圓之元件形成面、薄化晶圓之背面)的一方或兩方塗佈接著劑，經由該接著劑而貼合接合對象面，並在該貼合後使該接著劑硬化。此外，接合步驟中，可在塗佈接著劑前，於前述接合對象面的一方或兩方實施矽烷耦合劑處理。
取下步驟中，係將經過上述接合步驟之補強晶圓中的支持基板與薄化晶圓之間之由暫時接著劑層所致之暫時接著狀態予以解除，並取下支持基板。本取下步驟較佳為包含以比暫時接著劑層中之上述聚合物之軟化點高之溫度來使暫時接著劑層軟化之軟化處理。
包含如以上之準備步驟、薄化步驟、接合步驟、及取下步驟之晶圓積層體形成步驟，係適於形成製作有半導體元件之薄晶圓之積層體。
較佳之第2態樣中，晶圓積層體形成步驟亦可更含有：準備至少一個追加補強晶圓之步驟、各個追加補強晶圓之薄化步驟、各個追加補強晶圓之追加接合步驟、及追加接合步驟後之取下步驟。追加之補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、及在晶圓之元件形成面側及支持基板之間之暫時接著劑層。各個追加補強晶圓之薄化步驟中，係將如此之追加補強晶圓中的晶圓從其背面側研削而形成薄化晶圓。各個追加補強晶圓之追加接合步驟中，係將追加補強晶圓中的薄化晶圓之背面側，經由接著劑接合於基底晶圓上薄化晶圓之元件形成面側。基底晶圓上之薄化晶圓係上述接合步驟中與基底晶圓接合之薄化晶圓，或，先行追加之接合步驟中追加地被積層在薄化晶圓上之薄化晶圓。本步驟較佳係包含以比暫時接著劑層中之聚合物之軟化點低之溫度來使接著劑硬化之硬化處理。在如此之接合步驟中，係例如在接合對象面(一方薄化晶圓之元件形成面、另一方薄化晶圓之背面)的一方或兩方塗佈接著劑，經由該接著劑而貼合接合對象面，並在該貼合後使該接著劑硬化。此外，追加接合步驟中，可在塗佈接著劑前，於前述接合對象面之一方或兩方實施矽烷耦合劑處理。然後，追加接合步驟後之取下步驟中，追加補強晶圓中的支持基板與薄化晶圓之間之暫時接著劑層所致之暫時接著狀態予以解除，並取下支持基板。本步驟較佳為包含以比暫時接著劑層中之聚合物之軟化點高之溫度來使暫時接著劑層軟化之軟化處理。適於將製作有半導體元件之薄晶圓進一步多層化。
用以形成補強晶圓內之上述暫時接著劑層之暫時接著劑，較佳係含有：多價乙烯基醚化合物；具有二個以上之可與該乙烯基醚基反應而形成縮醛鍵(acetal linkage)之羥基或羧基，且可與多價乙烯基醚化合物形成聚合物之 化合物；及熱塑性樹脂。如此構成之暫時接著劑，係在支持基板與晶圓之間所固化形成之暫時接著劑層之形態中，可確保能承受對該晶圓之薄化步驟的研削等的高接著力之同時，適於實現120℃左右以上，例如130至250℃左右之較高之軟化溫度。
接合步驟中所使用之上述接著劑較佳係含有具有聚合性官能基的聚有機矽倍半氧烷(亦即，含有聚合性基的聚有機矽倍半氧烷)。含有聚合性基的聚有機矽倍半氧烷，適於實現例如30至200℃左右較低的聚合溫度或硬化溫度，同時亦適於實現硬化後之高耐熱性。因此，含有含聚合性基的聚有機矽倍半氧烷接著劑所致晶圓間之接著劑接合，係在晶圓間所形成之接著劑層中適於實現高耐熱性，同時適於謀求減低用以形成接著劑層之硬化溫度而抑制對於作為被著體之晶圓內之元件的傷害。
本半導體裝置製造方法中的晶圓積層體形成步驟之第2較佳態樣中，依上述之較佳構成共同採用暫時接著劑層形成用之暫時接著劑與晶圓間接合用之接著劑時，可實現如下述般構成之複合機能。亦即所謂「供於接合步驟之補強晶圓內之暫時接著劑層適於實現如上述般較高之軟化溫度，並且，同步驟中所使用之接著劑(含有「含有聚合性基的聚有機矽倍半氧烷」的接著劑)適於實現如上述般較低之硬化溫度與硬化後之高耐熱性」之構成。如此之複合機能之構成，係適於兼顧接合步驟之實施與其後之取下步驟之實施。亦即，該構成係將接合步驟在比較低溫之條件下實施，適於維持補強晶圓中的支持基板與薄化晶圓之暫時接著狀態之同時實現對於基底晶圓之該薄化晶圓具有良好之接著劑接合，且同時將其後之取下步驟在比較高溫之條件下實施，適於維持基底晶圓與薄化晶圓間之接著劑接合且適於使暫時接著劑層軟化而從薄化晶圓將支 持基板取下之實施。從薄化晶圓取下支持基板時經過暫時接著劑層軟化而將由該暫時接著劑層所致之暫時接著狀態予以解除，此構成適於迴避或抑制對於薄化晶圓施加局部性之強應力，並迴避該晶圓之破損。晶圓積層體形成步驟之第2較佳態樣中的上述複合的構成，對於晶圓積層體之形成係適於迴避晶圓之破損晶圓且適於經由接著劑接合而將薄晶圓予以多層化。
1，1’:晶圓
1a，3a:元件形成面
1b，3b:背面
1R:補強晶圓
1T，1T’:薄化晶圓
2:暫時接著劑層
3:晶圓(基底晶圓)
4:接著劑
5:貫通電極
S:支持基板
Y:晶圓積層體
第1圖係表示本發明之一實施形態之半導體裝置製造方法中的部分步驟。
第2圖係表示本發明之一實施形態之半導體裝置製造方法中的部分步驟。
第3圖係表示本發明之一實施形態之半導體裝置製造方法中的部分步驟。
第4圖係表示本發明之一實施形態之半導體裝置製造方法中的部分步驟。
第5圖係表示本發明之一實施形態之半導體裝置製造方法中的部分步驟。
第6圖係表示本發明之一實施形態之半導體裝置製造方法中的部分步驟。
第7圖係表示本發明之一實施形態之半導體裝置製造方法中的部分步驟。
第8圖係表示本發明之一實施形態之半導體裝置製造方法中的部分步驟。
第9圖係表示本發明之一實施形態之半導體裝置製造方法中的部分步驟。
第10圖係表示本發明之一實施形態之半導體裝置製造方法中的部分步驟。
第11圖係表示本發明之一實施形態之半導體裝置製造方法中的部分步驟。
第12圖係表示本發明之一實施形態之半導體裝置製造方法中的部分步驟。
第13圖係表示貫通電極形成步驟之一例。
第14圖係表示晶圓積層體形成步驟之一例。
第15圖係表示第14圖之後續步驟。
第1圖至第12圖係表示本發明之一實施形態之半導體裝置製造方法。該製造方法為用以製造使半導體元件在其厚度方向具有積體而成之立體結構之半導體裝置的方法，第1圖至第12圖係將製造過程以部分剖面圖所表示者。
本半導體裝置製造方法中，首先，準備如第1圖(a)所示之補強晶圓1R(準備步驟)。補強晶圓1R具有積層結構，該積層結構包含晶圓1、支持基板S、及該等間之暫時接著劑層2。
晶圓1係可製作有半導體元件之具有半導體晶圓本體之晶圓，其具有元件形成面1a及與其相反之背面1b。本實施形態中，晶圓之元件形成面係指晶圓中經過電晶體形成步驟或配線形成步驟等而形成有複數個半導體元件(圖示省略)之側之面。晶圓1之各半導體元件係在表面具有包含露出電極墊之例如多層配線結構部。或者，晶圓1係在元件形成面1a側已製作有各種半導體元件者，且亦可為該半導體元件所需要之配線結構形成於元件形成面1a上後再形成者。用以形成晶圓1之半導體晶圓本體的構成材料可舉例如：矽(Si)、鍺(Ge)、碳化矽(SiC)、砷化鎵(GaAs)、氮化鎵(GaN)、及磷化銦(InP)。如此之晶圓1之厚度，從後述之研削步驟中的研削時間之短縮化之觀點來看，較佳為1000μm以下，更佳為900μm以下，又更佳為800μm以下。此外，晶圓1之厚度例如為500μm以上。
補強晶圓1R中的支持基板S，係用以將經過後述薄化步驟薄化的晶圓1予以補強者。支持基板S可舉例如：矽晶圓或玻璃晶圓。支持基板S之厚 度，從確保作為補強要件之機能之觀點來看，較佳為300μm以上，更佳為500μm以上，又更佳為700μm以上。此外，支持基板S之厚度例如為800μm以下。如此之支持基板S可經由暫時接著劑層2而接合於晶圓1之元件形成面1a側。
暫時接著劑層2，係用以實現在晶圓1與支持基板S之間之可事後解除之暫時接著狀態者。用以形成如此之暫時接著劑層2之暫時接著劑，在本實施型態中，係至少含有：多價乙烯基醚化合物(A)；具有二個以上之可與該乙烯基醚基反應而形成縮醛鍵之羥基或羧基，且可與多價乙烯基醚化合物形成聚合物之化合物(B)；及熱塑性樹脂(C)。關於暫時接著劑中之此等成分具體而言係如後述。作為暫時接著劑層2形成用之暫時接著劑，除了如此之暫時接著劑之外，亦可採用聚矽氧系黏著劑、丙烯酸系黏著劑、或石蠟型接著劑。
如此構成之補強晶圓1R可經過例如以下步驟而製作。首先，如第2圖(a)所示，於支持基板S上形成暫時接著劑層2。具體而言，係可將暫時接著劑層2形成用之暫時接著劑藉由例如旋轉塗佈塗佈於支持基板S上而形成暫時接著劑塗膜，並藉由加熱使該塗膜乾燥，從而形成暫時接著劑層2。該加熱之溫度例如為100至300℃，可為固定溫度、亦可為階段性變化。該加熱時間例如為30秒至30分鐘。其次，如第2圖(b)及第2圖(c)所示，經由暫時接著劑層2而將支持基板S與晶圓1予以接合。晶圓1係如上述般具有元件形成面1a及與其相反之背面1b。本步驟中，例如將支持基板S與晶圓1經由暫時接著劑層2而加壓且貼合後，經過加熱，形成在高溫域具有軟化點之聚合物，並使暫時接著劑層2固化，而藉由暫時接著劑層2使該等支持基板S與晶圓1予以接著。在貼合中，施加之壓力係例如為300至5000g/cm2，溫度係例如為30至200℃。此外，藉由暫 時接著劑層2之接著中，加熱溫度係例如為100至300℃，較佳為100至250℃，加熱時間係例如為30秒至30分鐘，較佳為3至12分鐘。加熱溫度可為固定溫度，亦可為階段性變化。藉由以上之方式，可製作積層結構之補強晶圓1R，該積層結構包含晶圓1、支持基板S、及此等間之暫時接著劑層2。
暫時接著劑中之上述多價乙烯基醚化合物(A)係在分子內具有二個以上之乙烯基醚基之化合物，例如下式(a)所示。
Figure 108138049-A0202-12-0012-1
式(a)中，Z1表示由飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、芳香族烴、雜環式化合物、或由此等經由單鍵或連結基所鍵結而成之結合體的結構式中去除n1個氫原子所得之基。此外，式(a)中，n1表示2以上之整數，例如2至5之整數，較佳為2至3之整數。
在由前述飽和或不飽和脂肪族烴之結構式中去除n1個氫原子所得之基中，由飽和或不飽和脂肪族烴之結構式中去除2個氫原子所得之基可舉例如：亞甲基、伸乙基、伸丙基、三亞甲基、四亞甲基、五亞甲基、六亞甲基、八亞甲基、十亞甲基、及十二亞甲基等直鏈狀或支鏈狀之伸烷基、以及伸乙烯基、1-伸丙烯基、及3-甲基-2-伸丁烯基等直鏈狀或支鏈狀之伸烯基。前述伸烷基之碳數例如為1至20，較佳為1至10。前述伸烯基之碳數例如為2至20，較佳為2至10。由飽和或不飽和脂肪族烴之結構式中去除3個以上之氫原子所得之基可舉例如：由此等例示之基之結構式中進一步去除1個以上之氫原子所得之基。
在由前述飽和或不飽和脂環式烴之結構式中去除n1個氫原子所得之基中，由飽和或不飽和脂環式烴之結構式中去除2個氫原子所得之基可舉例如：1,2-環伸戊基、1,3-環伸戊基、1,2-環伸己基、1,3-環伸己基、及1,4-環伸己基等3至15員環之環伸烷基，環伸戊烯基及環伸己烯基等3至15員環之環伸烯基，環亞戊基及環亞己基等3至15員環之環亞烷基，以及金剛烷二基、降莰烷二基(norbornanediyl)、降莰烯二基、異莰烷二基(isobornanediyl)、三環癸烷二基、三環十一烷二基、及四環十二烷二基等4至15員環之2價交聯環式烴基。由飽和或不飽和脂環式烴之結構式中去除3個以上之氫原子所得之基可舉例如：由此等例示之基之結構式中進一步去除1個以上之氫原子所得之基。
前述芳香族烴可舉例如：苯、萘、及蒽。
前述雜環式化合物包含芳香族性雜環式化合物及非芳香族性雜環式化合物。如此之雜環式化合物可舉例如：含有氧原子作為雜原子之雜環式化合物(例如：呋喃、四氫呋喃、噁唑、異噁唑、及γ-丁內酯等5員環，4-側氧基-4H-吡喃、四氫吡喃、及嗎啉等6員環，苯並呋喃、異苯並呋喃、4-側氧基-4H-克唏、色原烷、及異色原烷等縮合環，以及3-氧雜三環[4.3.1.14,8]十一烷-2-酮及3-氧雜三環[4.2.1.04,8]壬烷-2-酮等交聯環)、含有硫原子作為雜原子之雜環式化合物(例如：噻吩、噻唑、異噻唑、及噻二唑等5員環；4-側氧基-4H-噻喃等6員環；以及苯並噻吩等縮合環)、以及含有氮原子作為雜原子之雜環式化合物(例如：吡咯、吡咯啶、吡唑、咪唑、及三唑等5員環；吡啶、嗒嗪、嘧啶、吡嗪、呱啶、及呱嗪環等6員環；以及吲哚、吲哚啉、喹啉、吖啶、萘啶、喹唑啉、及嘌呤等縮合環)。
前述連結基可舉例如：2至4價烴基、羰基(-CO-)、醚鍵(-O-)、硫鍵(-S-)、酯鍵(-COO-)、醯胺鍵(-CONH-)、碳酸酯鍵(-OCOO-)、胺甲酸乙酯鍵(-NHCOO-)、-NR-鍵(R表示氫原子、烷基、或醯基)、及由複數個此等基連結而成的基。前述2至4價烴基中，2價烴基可舉例如：亞甲基、甲基亞甲基、二甲基亞甲基、伸乙基、伸丙基、及三亞甲基等直鏈狀或支鏈狀之碳數1至10之伸烷基，以及1,2-環伸戊基、1,3-環伸戊基、環亞戊基、1,2-環伸己基、1,3-環伸己基、1,4-環伸己基、及環亞己基等碳數4至15之脂環式烴基(尤其環伸烷基)。3價烴基可舉例如：從前述2價烴基之結構式中進一步去除1個氫原子所得之基。4價烴基可舉例如：從前述2價烴基之結構式中進一步去除2個氫原子所得之基。
Z1可具有一種或二種以上之取代基。該取代基可舉例如：烷基、環烷基、烯基、環烯基、芳基、羥基、羧基、硝基、胺基、巰基、鹵原子、經鹵原子取代之C2-10烴基、含有含雜原子(氧或硫等)之官能基之烴基、及由此等中之2者以上所鍵結而成之基。烷基可舉例如：甲基或乙基等C1-4烷基。環烷基可舉例如：C3-10環烷基。烯基可舉例如：乙烯基等C2-10烯基。環烯基可舉例如：C3-10環烯基。芳基可舉例如：苯基或萘基等C6-15芳基。含有含雜原子之官能基之烴基可舉例如：C1-4烷氧基及C2-6醯基氧基。
多價乙烯基醚化合物(A)之具體例可舉例如：1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、及三乙二醇二乙烯基醚、以及下述式(a-1)至(a-21)所示化合物。
Figure 108138049-A0202-12-0015-2
關於多價乙烯基醚化合物(A)中的上述Z1，從在上述暫時接著劑中形成具有高軟化點之聚合物的觀點來看，較佳為由飽和或不飽和脂肪族烴、或由複數個該烴經由連結基所鍵結而成的結合體之結構式中去除n1個氫原子所得之基，更佳為由飽和脂肪族烴、或由複數個該烴經由連結基所鍵結而成的結合體之結構式中去除n1個氫原子所得之基，又更佳為由碳數1至20之直鏈狀伸烷基、碳數2至20之支鏈狀伸烷基、或由複數個該伸烷基經由連結基所鍵結而成之結合體的結構式中去除n1個氫原子所得之基。
多價乙烯基醚化合物(A)最佳係由1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、及三乙二醇二乙烯基醚所成群組中所選擇之至少一種化合物。
暫時接著劑中之化合物(B)，係如上述般係具有二個以上可與多價乙烯基醚化合物(A)之乙烯基醚基反應而形成縮醛鍵之羥基或羧基且可與多價乙烯基醚化合物形成聚合物者，例如係具有2個以上之下式(b)所示之構成單元(重複單元)之化合物。
Figure 108138049-A0202-12-0016-3
式(b)中，X係表示羥基或羧基。n2個X可互為相同或相異。
式(b)中，n2係表示1以上之整數。調製上述暫時接著劑時，從獲得容易度或溶劑溶解容易度之觀點、及從暫時接著劑中形成具有高軟化點之聚合物的觀點來看，n2較佳為1至3之整數，更佳為1至2之整數。
化合物(B)中的上述式(b)所示構成單元(重複單元)之數目為2以上，從在上述暫時接著劑中形成高軟化點之聚合物的觀點來看，較佳為2至40之整數，更佳為10至30之整數。
式(b)中，Z2表示由飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、芳香族烴、雜環式化合物、或由此等經由單鍵或連結基所鍵結成之結合體之結構式中去除(n2+2)個氫原子所得之基，前述飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、芳香族烴、雜環式化合物、或由此等經由單鍵或連結基所鍵結而成之結合體的結構式可舉出與上述Z1中的例相同之例。
化合物(B)較佳為苯乙烯系聚合物、(甲基)丙烯酸系聚合物、聚乙烯醇、酚醛清漆樹脂、及可溶酚醛(resole)樹脂，更佳係具有2個以上之「由下式(b-1)至(b-6)所成群組中選擇之至少一種構成單元(重複單元)」之化合物。
Figure 108138049-A0202-12-0017-4
當化合物(B)採用式(b)中之X為羥基之化合物時，化合物(B)總量中的式(b)所示構成單元之比例較佳為30質量%以上，更佳為50質量%以上，又更佳為60質量%以上。此外，化合物(B)總量中的式(b)所示構成單元之比例較佳為30莫耳%以上，更佳為50莫耳%以上。
當化合物(B)採用式(b)中之X為羧基之化合物時，化合物(B)總量中的式(b)所示構成單元之比例較佳為1質量%以上，更佳為5質量%以上，又更佳為10質量%以上。
若式(b)所示構成單元之比例在上述範圍內，則可確保化合物(B)中充分的交聯點間距離及充分數量的交聯點，因此，針對上述暫時接著劑中藉由該化合物(B)與上述之多價乙烯基醚化合物(A)聚合而得之聚合物可確保其重量平均分子量及高軟化點，並可確保由該暫時接著劑所形成之暫時接著劑層2在高溫環境下的高接著保持性。
化合物(B)可為僅具有式(b)所示構成單元之均聚物，亦可為具有式(b)所示構成單元與其他構成單元之共聚物。化合物(B)為共聚物時，可為嵌段共聚物、接枝共聚物、及隨機共聚物中之任一者。
化合物(B)中的上述其他構成單元係源自於不具有羥基及羧基之聚合性單體之構成單元，該聚合性單體可舉例如：烯烴、芳香族乙烯基化合物、不飽和羧酸酯、羧酸乙烯酯、及不飽和二羧酸二酯。烯烴可舉例如乙烯、丙烯、及1-丁烯等鏈狀烯烴(尤其為C2-12烯烴)，以及環戊烯、環己烯、環庚烯、降莰烯、5-甲基-2-降莰烯、及四環十二烯等環狀烯烴(尤其為C3-10環烯烴)。芳香族乙烯基化合物可舉例如：苯乙烯、乙烯基甲苯、α-甲基苯乙烯、1-丙烯基苯、1-乙烯基萘、2-乙烯基萘、3-乙烯基吡啶、3-乙烯基呋喃、3-乙烯基噻吩、3-乙烯基喹啉、茚、甲基茚、乙基茚、及二甲基茚等C6-14芳香族乙烯基化合物。不飽和羧酸酯可舉例如：(甲基)丙烯酸乙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸異丁酯、(甲基)丙烯酸2-乙基己酯、及(甲基)丙烯酸二環戊酯等由不飽和羧酸(例如：(甲基)丙烯酸)與醇(R”-OH)反應所得之酯(前述R”係表示由飽和或不飽 和脂肪族烴、飽和或不飽和脂環式烴、芳香族烴、雜環式化合物、或由此等經由單鍵或連結基所鍵結而成之結合體的結構式中去除1個氫原子所得之基。R”可舉例如：上述式(a)中之Z1所舉出之2價基所對應的1價基)。羧酸乙烯酯可舉例如：乙酸乙烯酯、丙酸乙烯酯、辛酸乙烯酯、及己酸乙烯酯等C1-16脂肪酸乙烯基酯。不飽和二羧酸二酯可舉例如：馬來酸二乙酯、馬來酸二丁酯、馬來酸二辛酯、及馬來酸2-乙基己酯等馬來酸二C1-10烷酯、以及該等所對應的延胡索酸二酯。此等可單獨使用一種或組合二種以上使用。
化合物(B)為共聚物時，較佳係含有「上述式(b)所示構成單元」以及「源自於由鏈狀烯烴、環狀烯烴、芳香族乙烯基化合物、不飽和羧酸酯、羧酸乙烯酯、及不飽和二羧酸二酯所成群組中選擇之至少一種聚合性單體之構成單元」的化合物。
化合物(B)之軟化點(T1)例如為50℃以上，較佳為80℃以上，更佳為100℃以上。如此之構成可使藉由該化合物(B)與上述多價乙烯基醚化合物(A)聚合而得之聚合物實現高軟化點。此外，從確保上述暫時接著劑中的適度流動性並實現良好塗佈性之觀點來看，T1例如為250℃以下，較佳為200℃以下，更佳為150℃以下。
關於T1，例如可藉由控制化合物(B)之重量平均分子量(以GPC法所測定之聚苯乙烯換算值)而調整。化合物(B)之重量平均分子量例如為1500以上，較佳為1800至10000，更佳為2000至5000。
暫時接著劑中之上述熱塑性樹脂(C)，只要為具有熱塑性且在摻配於接著劑組成物時可對接著劑組成物賦予柔軟性之化合物即可。如此之熱塑性樹脂(C)可舉例如：聚乙烯縮醛系樹脂、聚酯系樹脂、聚胺甲酸乙酯系樹脂、 聚醯胺系樹脂、聚(硫)醚系樹脂、聚碳酸酯系樹脂、聚碸系樹脂、及聚醯亞胺系樹脂等聚縮合系樹脂，聚烯烴系樹脂、(甲基)丙烯酸系樹脂、苯乙烯系樹脂、及乙烯系樹脂等乙烯基聚合系樹脂，以及纖維素衍生物等源自於天然物之樹脂。此等可單獨使用一種或組合二種以上使用。上述之暫時接著劑含有如此熱塑性樹脂(C)之構成，可對於所形成之暫時接著劑層2賦予柔軟性及可動性，即使在急劇溫度變化環境下也可防止自然剝離或破裂之發生，可確保優異接著性。
暫時接著劑中之熱塑性樹脂(C)，較佳為選自由聚乙烯縮醛系樹脂、聚酯系樹脂、聚胺甲酸乙酯系樹脂、及聚醯胺系樹脂所構成之群組中的至少一種。從對暫時接著劑或暫時接著劑層2容易賦予柔軟性之觀點、或減弱對晶圓等被著體的化學性相互作用且即使在剝離後之被著體產生殘膠時也容易去除該殘膠渣之觀點來看，暫時接著劑較佳為含有聚酯系樹脂作為熱塑性樹脂(C)。此外，除了上述對暫時接著劑或暫時接著劑層2容易賦予柔軟性之觀點及容易去除被著體上之殘膠渣等前述觀點以外，從確保對被著體的高密著性之觀點來看，暫時接著劑較佳係同時含有聚酯系樹脂及聚乙烯縮醛系樹脂作為熱塑性樹脂(C)。
前述聚乙烯縮醛系樹脂，可舉例如：使聚乙烯醇與醛(RCHO)反應所得之至少具有下式所示構成單元之樹脂。醛(RCHO)可舉例如：其結構式中之R(下式中之R亦同)為氫原子、直鏈狀C1-5烷基、支鏈狀C2-5烷基、或C6-10芳基之化合物，具體而言可舉例如：甲醛、丁醛、及苯甲醛。如此之聚乙烯縮醛系樹脂，除了具有下式所示構成單元以外，也可具有其他構成單元。亦即，該聚乙烯縮醛系樹脂包含均聚物及共聚物。如此之聚乙烯縮醛系樹脂，具體而言 可舉例如：聚乙烯縮甲醛(polyvinyl formal)及聚乙烯縮丁醛(polyvinyl butyral)，例如：可使用商品名「S-LEC KS-1」、「S-LEC KS-10」(皆為積水化學工業股份有限公司製)之市售品。
Figure 108138049-A0202-12-0021-5
前述聚酯系樹脂，可舉例如：藉由二醇成分與二羧酸成分之聚縮合而得之聚酯。二醇成分可舉例如：乙二醇等脂肪族C2-12二醇、二乙二醇等聚氧C2-4伸烷二醇、環己烷二甲醇等脂環式C5-15二醇、及雙酚A等芳香族C6-20二醇。二羧酸成分可舉例如：對苯二甲酸等芳香族C8-20二羧酸、己二酸等脂肪族C2-40二羧酸、及環己烷二羧酸等脂環式C8-15二羧酸。前述聚酯系樹脂亦可舉例如：藉由羥基羧酸之聚縮合而得之聚酯。該羥基羧酸可舉例如：乳酸等脂肪族C2-6羥基羧酸、及羥基安息香酸等芳香族C7-19羥基羧酸。前述聚酯系樹脂亦可舉例如：藉由內酯之開環聚合而得之聚酯。該內酯可舉例如：ε-己內酯、δ-戊內酯、及γ-丁內酯等C4-12內酯。前述聚酯系樹脂亦可舉例如：藉由聚酯二醇與二異氰酸酯的反應而得之具有胺甲酸乙酯鍵之聚酯。聚酯系樹脂包括均聚酯及共聚酯。此外，聚酯系樹脂可使用例如：商品名「PLACCEL H1P」(大賽璐股份有限公司製)之市售品。
前述聚胺甲酸乙酯系樹脂，可舉例如：藉由二異氰酸酯類與多元醇類與視需要而使用之鏈延長劑的反應而得之樹脂。二異氰酸酯類可舉出六亞甲基二異氰酸酯等脂肪族二異氰酸酯類、異佛爾酮二異氰酸酯等脂環式二異 氰酸酯類、及甲苯二異氰酸酯等芳香族二異氰酸酯類。多元醇類可舉出聚酯二醇、聚醚二醇、及聚碳酸酯二醇。鏈延長劑可舉出乙二醇等C2-10伸烷二醇、乙二胺等脂肪族二胺類、異佛爾酮二胺等脂環式二胺類、及苯二胺等芳香族二胺類。
前述聚醯胺系樹脂，可舉例如：藉由二胺成分與二羧酸成分的聚縮合而得之聚醯胺、藉由胺基羧酸之聚縮合而得之聚醯胺、藉由內醯胺之開環聚合而得之聚醯胺、及藉由二胺成分與二羧酸成分與二醇成分的聚縮合而得之聚酯醯胺。前述二胺成分可舉例如：六亞甲基二胺等C4-10伸烷基二胺。前述二羧酸成分可舉例如：己二酸等C4-20伸烷基二羧酸。胺基羧酸可舉例如：ω-胺基十一烷酸等C4-20胺基羧酸。前述內醯胺可舉例如：ω-月桂內醯胺等C4-20內醯胺。前述二醇成分可舉例如：乙二醇等C2-12伸烷二醇。此外，聚醯胺系樹脂包括均聚醯胺及共聚醯胺。
熱塑性樹脂(C)之軟化點(T2)較佳係比「在本發明之半導體裝置製造方法中與含有熱塑性樹脂(C)之暫時接著劑組合使用之後述永久接著劑之熱硬化溫度」高10℃以上。該永久接著劑之熱硬化溫度與T2的差係例如為10至40℃，較佳為20至30℃。
關於T2，例如可藉由控制熱塑性樹脂(C)之重量平均分子量(Mw：以GPC法所測定之聚苯乙烯換算值)而調整。熱塑性樹脂(C)之重量平均分子量例如為1500至100000，較佳為2000至80000，更佳為3000至50000，又更佳為10000至45000，再更佳為15000至35000。
在如以上般之至少含有多價乙烯基醚化合物(A)、化合物(B)、及熱塑性樹脂(C)之暫時接著劑中，由多價乙烯基醚化合物(A)與化合物(B)所得之 聚合物之軟化點(T3)較佳係比「在本發明之半導體裝置製造方法中與該暫時接著劑組合使用之後述永久接著劑之熱硬化溫度」高10℃以上。該永久接著劑之熱硬化溫度與T3的差係例如為10至40℃，較佳為20至30℃。
當後述永久接著劑之熱硬化溫度例如為120℃時，暫時接著劑中的多價乙烯基醚化合物(A)之含量，係相對於暫時接著劑中之化合物(B)中的羥基及羧基之總量1莫耳而使多價乙烯基醚化合物(A)中的乙烯基醚基成為例如0.01至10莫耳之量，較佳為0.05至5莫耳，更佳為0.07至1莫耳，又更佳為0.08至0.5莫耳。
暫時接著劑中的熱塑性樹脂(C)之含量，係相對於暫時接著劑中之化合物(B)1質量份而例如為0.1至3質量份，較佳為0.2至2質量份，更佳為0.3至1質量份。
暫時接著劑中的多價乙烯基醚化合物(A)與化合物(B)與熱塑性樹脂(C)之合計含量為該暫時接著劑之非揮發份總量之例如70至99.9質量%，較佳為80至99質量%，更佳為85至95質量%，又更佳為85至90質量%
暫時接著劑可更含有聚合促進劑。該聚合促進劑可舉例如：下式(d)所示1元羧酸、及下式(e)所示1元醇。此等可單獨使用一種或組合二種以上使用。暫時接著劑含有聚合促進劑之構成，係可促進多價乙烯基醚化合物(A)及化合物(B)之聚合反應，相較於使用不含聚合促進劑之接著劑時，即使聚合時之加熱溫度降低也可形成具有同等軟化點或較高軟化點之聚合物，因此可確保暫時接著劑層2在高溫環境下(例如160至180℃左右)的接著性。
Z3-COOH (d) (式中，Z3表示選自由「可具有羧基以外之取代基之飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、及芳香族烴」所構成之群組中的一種之結構式中去除1個氫原子所得之基)
Z4-OH (e)(式中，Z4表示從可具有羥基以外之取代基之芳香族烴之結構式中去除1個氫原子所得之基)
上述式(d)中之Z3中的飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、及芳香族烴，可舉例如：上述式(a)中之Z1所舉出之飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、及芳香族烴。Z3可具有之取代基，可舉例如：從Z1可具有之取代基之例中去除羧基之例。此外，上述式(e)中之Z4中的芳香族烴，可舉出上述式(a)中之Z1所舉出之芳香族烴。Z4可具有之取代基，可舉出從Z1可具有之取代基之例中去除羥基之例。
當暫時接著劑中含有聚合促進劑時，該聚合促進劑之pKa(酸解離常數)較佳為3至8，更佳為4至6。如此之構成可抑制因暫時接著劑中進行非預期性聚合而使黏度增加等之情形，可確保其保存穩定性，同時由該暫時接著劑形成暫時接著劑層2時，可確保由聚合促進劑所致之聚合促進效果。
式(d)所示之1元羧酸較佳為以下所示化合物(包括幾何異構物)。
Figure 108138049-A0202-12-0025-6
式(e)所示1元醇較佳為以下所示化合物。
Figure 108138049-A0202-12-0026-7
當暫時接著劑含有聚合促進劑時，其含量相對於暫時接著劑所含有之多價乙烯基醚化合物(A)1質量份，係例如為0.01至5質量份左右，較佳為0.1至3質量份，更佳為0.3至1質量份。
暫時接著劑可更含有抗氧化劑。暫時接著劑含有抗氧化劑之構成，可防止在暫時接著劑進行加熱處理時上述之化合物(B)及熱塑性樹脂(C)之氧化。暫時接著劑中之化合物(B)及熱塑性樹脂(C)之抗氧化，可針對由該暫時接著劑所形成之暫時接著劑層2中實施加熱處理所得之軟化組成物而確保其對於溶劑之溶解性，因此，在暫時接著劑層2經過加熱處理而從晶圓等被著體剝離後，即使在該被著體產生殘膠時，也可去除該殘膠渣。
抗氧化劑可舉例如：苯酚(phenol)系抗氧化劑、磷系抗氧化劑、硫酯系抗氧化劑、及胺系抗氧化劑。此等可單獨使用一種或組合二種以上使 用。苯酚系抗氧化劑係因加熱處理時之抗氧化效果特別優異，故較適合作為暫時接著劑中之抗氧化劑。
苯酚系抗氧化劑可舉例如：新戊四醇四[3(3,5-二第三丁基-4-羥基苯基)丙酸酯]、硫二伸乙基雙[3-(3,5-二第三丁基-4-羥基苯基)丙酸酯]、3-(3,5-二第三丁基-4-羥基苯基)丙酸十八烷酯、N,N'-六亞甲基雙[3-(3,5-二第三丁基-4-羥基苯基)丙醯胺]、3-(4-羥基-3,5-二異丙基苯基)丙酸辛酯、1,3,5-三(4-羥基-3,5-二第三丁基苄基)-2,4,6-三甲基苯、2,4-雙(十二烷基硫甲基)-6-甲基苯酚、及雙[3,5-二(第三丁基)-4-羥基苄基(乙氧基)次磷酸]鈣。苯酚系抗氧化劑可使用例如：商品名「Irganox 1010」、「Irganox 1035」、「Irganox 1076」、「Irganox 1098」、「Irganox 1135」、「Irganox 1330」、「Irganox 1726」、「Irganox 1425WL」(皆為BASF公司製)之市售品。
當暫時接著劑中含有抗氧化劑時，其含量相對於暫時接著劑所含之化合物(B)及熱塑性樹脂(C)的合計100質量份而例如為0.01至15質量份，較佳為0.1至12質量份，更佳為0.5至10質量份。
暫時接著劑視需要亦可更含有其他成分。其他成分可舉例如：酸產生劑、界面活性劑、溶劑、調平劑、矽烷耦合劑、及發泡劑。此等可單獨使用一種或組合二種以上使用。
當暫時接著劑中含有界面活性劑時，該暫時接著劑中的界面活性劑之含量較佳為0.01至1質量%左右。如此之構成可抑制暫時接著劑塗佈時之縮邊，可確保塗膜之均一性。如此之界面活性劑可舉例如：商品名「F-444」、「F-447」、「F-554」、「F-556」、「F-557」(皆為DIC公司製之氟系寡聚物)、商品名「BYK-350」(BYK公司製丙烯酸系聚合物)、及商品名「A- 1420」、「A-1620」、「A-1630」(皆為DAIKIN工業股份有限公司製之含氟醇)。此等可單獨使用一種或組合二種以上使用。
從調整黏度之觀點來看，暫時接著劑較佳為含有溶劑。溶劑可舉例如：甲苯、己烷、異丙醇、甲基異丁基酮、環戊酮、環己酮、丙二醇單甲基醚乙酸酯、丙二醇單甲基醚、及γ-丁內酯。此等可單獨使用一種或組合二種以上使用。暫時接著劑含有溶劑時，暫時接著劑之溶劑含量例如為55至80質量%。
暫時接著劑係可藉由將其構成成分視需要在真空下去除氣泡並同時攪拌、混合而調製之。攪拌、混合時之該混合物之溫度較佳為10至80℃左右。攪拌、混合可使用例如：自轉公轉型混合器、單軸或多軸擠壓機、行星混合器、捏合機、或溶解器。
暫時接著劑之黏度(在25℃及剪切速度50/s之條件下所測定之黏度)例如為30至2000mPa．s左右，較佳為300至1500mPa．s，更佳為500至1500mPa．s。如此之構成可確保暫時接著劑之塗佈性，並可將其均一塗佈於晶圓等被著體之表面。
將以上之暫時接著劑塗佈於晶圓等被著體之表面後，實施加熱處理，藉此而可使該暫時接著劑中之多價乙烯基醚化合物(A)之乙烯基醚基與化合物(B)之羥基及/或羧基進行縮醛鍵結，並由多價乙烯基醚化合物(A)及化合物(B)產生聚合物。例如：對於含有下式(a')所示化合物作為多價乙烯基醚化合物(A)且含有具有下式(b')所示構成單元之化合物作為化合物(B)的暫時接著劑實施加熱處理，使此等兩種化合物進行聚合，而得到下式(P)所示聚合物。
Figure 108138049-A0202-12-0029-8
對暫時接著劑實施加熱處理而得到之聚合物之軟化點(T3)，係可藉由調整多價乙烯基醚化合物(A)與化合物(B)的相對量而控制，當與該暫時接著劑組合使用之後述永久接著劑之熱硬化溫度為120℃時，聚合物之軟化點(T3)例如為130℃以上，較佳為130至170℃，更佳為140至160℃。
由多價乙烯基醚化合物(A)與化合物(B)所得的上述聚合物、多價乙烯基醚化合物(A)、化合物(B)、及熱塑性樹脂(C)之各軟化點，係可在下述流動條件下使用高化式Flow Tester進行測定。
<流動條件>
壓力：100kg/cm2
速度：6℃/分鐘
噴嘴：1mmφ×10mm
此外，關於由暫時接著劑所形成之暫時接著劑層之軟化點，係設為用以下方式所求之溫度。首先，將暫時接著劑0.1g以10μm之厚度塗佈於 第1玻璃板，形成暫時接著劑之塗膜。其次，於其塗膜上重疊第2玻璃板。然後，經過加熱處理，在第1及第2玻璃板之間之暫時接著劑內使多價乙烯基醚化合物(A)及化合物(B)聚合，並使該暫時化接著劑硬化，經由該暫時接著劑而接合兩玻璃板。加熱處理係包括例如140℃的2分鐘加熱、其後之200℃的2分鐘加熱、再其後之230℃的4分鐘加熱。藉由如此之接著劑接合，而得到具有第1玻璃板、第2玻璃板、及其間之暫時接著劑層的積層結構之積層體。針對該積層體，在固定第2玻璃板狀態下加熱，且將第1玻璃板於水平方向(玻璃板之面內方向)施加2kg應力並拉伸，測定第1玻璃板開始移動時的溫度。由以上方式所求之溫度係設為軟化點。
本半導體裝置製造方法中，接下來係如第1圖(b)所示，將補強晶圓1R中的該晶圓1予以薄化(薄化步驟)。具體而言，對於處於被支持基板S所支持之狀態之晶圓1，從其背面1b側使用研磨裝置進行研削加工，而將晶圓1薄化至特定厚度，形成薄化晶圓1T。薄化後之晶圓1(薄化晶圓1T)之厚度例如為1至20μm。
其次，如第3圖所示，經由接著劑4而將補強晶圓1R之薄化晶圓1T側與作為基底晶圓之晶圓3予以接合(接合步驟)。
晶圓3係可製作有半導體元件之具有半導體晶圓本體之基底晶圓，其具有元件形成面3a及與其相反之背面3b。用以形成晶圓3之半導體晶圓本體之構成材料，係例如可採用上文中作為用以形成晶圓1之半導體晶圓本體之構成材料所舉例者。關於作為基底晶圓之晶圓3之厚度，由確保製造過程中包含該晶圓3之晶圓積層體之強度之觀點來看，較佳為300μm以上，更佳為500μm以上，又更佳為700μm以上。從使對晶圓3之後述研削步驟中的研削時間 縮短化之觀點來看，晶圓3之厚度較佳為1000μm以下，更佳為900μm以下，又更佳為800μm以下。
接著劑4為用以實現晶圓間之接合狀態之熱硬化型接著劑，較佳係含有作為熱硬化性樹脂之含聚合性基的聚有機矽倍半氧烷(亦即，具有聚合性官能基之聚有機矽倍半氧烷)。含聚合性基的聚有機矽倍半氧烷所具有之聚合性官能基較佳為環氧基或(甲基)丙烯醯氧基。含聚合性基的聚有機矽倍半氧烷可實現所所形成之接著劑層之高耐熱性，並可使用以形成接著劑層之硬化溫度降低，可抑制對於作為被著體之晶圓內之元件之傷害。接著劑4中的含聚合性基的聚有機矽倍半氧烷之含有比例係例如為70質量%以上，較佳為80至99.8質量%，更佳為90至99.5質量%。接著劑4中之熱硬化性樹脂，除了含有聚合性基的聚有機矽倍半氧烷以外，亦可採用苯並環丁烯(BCB)樹脂或酚醛清漆系環氧樹脂。
在本實施形態，接著劑4所含有的含聚合性基的聚有機矽倍半氧烷中，係含有下列構成單元作為矽氧烷構成單元：至少含有下式(1)所示構成單元之第1構成單元[RSiO3/2]、及至少含有下式(2)所示構成單元之第2構成單元[RSiO2/2(OR')](第2構成單元中的R及R'可相同或相異)。此等構成單元係屬於矽氧烷構成單元中的所謂T單元，本實施形態中，係將構成單元[RSiO3/2]作為T3體，將構成單元[RSiO2/2(OR')]作為T2體。T3體中，其矽原子分別與「也與其他矽氧烷構成單元中之矽原子鍵結之三個氧原子」鍵結。T2體中，其矽原子分別與「也與其他矽氧烷構成單元中之矽原子鍵結之二個氧原子」鍵結，且與烷氧基之氧鍵結。如此之T3體及T2體皆如上述般而屬於作為矽氧烷構成單元之T單 元，並且為可藉由水解性之具有三個官能基之矽烷化合物之水解及其後之縮合反應而形成之含聚合性基的聚有機矽倍半氧烷之部分結構。
[R1SiO3/2] (1)
[R1SiO2/2(OR2)] (2)
式(1)中之R1及式(2)中之R1係分別表示含有環氧基或(甲基)丙烯醯氧基之基。式(2)中之R2係表示氫原子、或碳數1至4之烷基。
式(1)及式(2)中之各R1係含有環氧基之基時，其R1可舉例如：下式(3)至(6)所示之基。式(3)至(6)中的R3、R4、R5、R6係分別表示碳數例如為1至10之直鏈狀或支鏈狀之伸烷基。如此之伸烷基可舉例如：亞甲基、甲基亞甲基、二甲基亞甲基、伸乙基、伸丙基、三亞甲基、四亞甲基、五亞甲基、六亞甲基、及十亞甲基。由實現接著劑4所形成之接著劑層中的高耐熱性或抑制硬化時的收縮之觀點來看，作為式(1)及式(2)中的含有環氧基之基之R1係分別較佳為式(3)所示之含有環氧基的基、或式(4)所示之含有環氧基之基，更佳為式(3)所示基中之R3為伸乙基之2-(3,4-環氧環己基)乙基。
Figure 108138049-A0202-12-0033-9
Figure 108138049-A0202-12-0033-10
Figure 108138049-A0202-12-0033-11
Figure 108138049-A0202-12-0033-12
上述式(2)中之R2係如上述般表示氫原子或碳數1至4之烷基，因此，式(2)中之OR2係表示羥基或碳數1至4之烷氧基。碳數1至4之烷氧基可舉例如：甲氧基、乙氧基、丙氧基、異丙氧基、丁氧基、及異丁基氧基。
在接著劑4所含有的含聚合性基的聚有機矽倍半氧烷中，上述式(1)所示構成單元係可為含有一種者，也可為含有二種以上者。該含聚合性基的聚有機矽倍半氧烷中，上述式(2)所示構成單元係可為含有一種者，也可為含有二種以上者。
接著劑4所含有的上述含聚合性基的聚有機矽倍半氧烷中，就上述T3體而言，除了含有式(1)所示構成單元以外，也可含有下式(7)所示之構成單元。式(7)中之R7表示氫原子、取代或無取代之烷基、取代或無取代之烯基、取代或無取代之環烷基、取代或無取代之芳基、或取代或無取代之芳烷基。式 (7)中之R7較佳為取代或無取代之烷基、取代或無取代之烯基、或取代或無取代之芳基，更佳為苯基。
[R7SiO3/2] (7)
關於R7之上述烷基可舉例如：甲基、乙基、丙基、正丁基、異丙基、異丁基、第二丁基、第三丁基、及異戊基。關於R7之上述烯基可舉例如：乙烯基、烯丙基、及異丙烯基。關於R7之上述環烷基可舉例如：環丁基、環戊基、及環己基。關於R7之上述芳基可舉例如：苯基、甲苯基、及萘基。關於R7之上述芳烷基可舉例如：苄基及苯乙基。
關於R7之上述烷基、烯基、環烷基、芳基、及芳烷基之取代基可舉例如：醚基、酯基、羰基、矽氧烷基、氟原子等鹵原子、丙烯醯基、甲基丙烯醯基、巰基、胺基、及羥基。
接著劑4所含有的上述含聚合性基的聚有機矽倍半氧烷中，就上述T2體而言，除了含有式(2)所示之構成單元以外，亦可含有下式(8)所示之構成單元。式(8)中的R7表示氫原子、取代或無取代之烷基、取代或無取代之烯基、取代或無取代之環烷基、取代或無取代之芳基、或取代或無取代之芳烷基，具體而言與上述式(7)中的R7相同。式(8)中的R2表示氫原子或碳數1至4之烷基，具體而言與上述式(2)中的R2相同。
[R7SiO2/2(OR2)] (8)
接著劑4所含有的上述含聚合性基的聚有機矽倍半氧烷中，在其矽氧烷構成單元中，除了含有作為T單元之上述第1及第2構成單元以外，亦可 含有選自由作為所謂M單元之構成單元[R3SiO1/2]、作為所謂D單元之構成單元[R2SiO2/2]、及作為所謂Q單元之構成單元[SiO4/2]所構成之群組中的至少一種。
含聚合性基的聚有機矽倍半氧烷係可具有籠型、不完全籠型、梯子型、隨機型之任一矽倍半氧烷結構，也可具有由2種以上之該等矽倍半氧烷結構所組合成之結構。
接著劑4中之含聚合性基的聚有機矽倍半氧烷之全矽氧烷構成單元中，T3體相對於T2體之莫耳比之值(亦即T3體/T2體)例如為5至500，下限值較佳為10。上限值較佳為100，更佳為50。含聚合性基的聚有機矽倍半氧烷中，藉由將[T3體/T2體]之值調整為該範圍，而可提高與接著劑4所含之含聚合性基的聚有機矽倍半氧烷以外之成分的相溶性，並提高操作性。所謂含聚合性基的聚有機矽倍半氧烷中的[T3體/T2體]之值為5至500，係指相對於T3體，T2體存在量為較少，可更加進行矽醇之水解、縮合反應。
含聚合性基的聚有機矽倍半氧烷中的上述莫耳比之值(T3體/T2體)例如可藉由29Si-NMR光譜而求出。29Si-NMR光譜中，上述第1構成單元(T3體)中之矽原子與上述第2構成單元(T2體)中之矽原子係顯示相異之化學位移之波峰或訊號。從該等波峰之面積比可求出上述莫耳比之值。含聚合性基的聚有機矽倍半氧烷之29Si-NMR光譜係例如可藉由下述裝置及條件而測定。
測定裝置：商品名「JNM-ECA500NMR」(日本電子股份有限公司製)
溶劑：重氯仿
累積次數：1800次
測定溫度：25℃
接著劑4所含有的含聚合性基的聚有機矽倍半氧烷之數平均分子量(Mn)較佳為1000至50000，更佳為1500至10000，又更佳為2000至8000，再更佳為2000至7000。藉由使數平均分子量為1000以上而可提高所形成之硬化物或接著劑層之絕緣性、耐熱性、耐破裂性、接著性。另一方面，藉由使數平均分子量為50000以下而可提高接著劑4中之含聚合性基的聚有機矽倍半氧烷與其他成分的相溶性，並可提高所形成之硬化物或接著劑層之絕緣性、耐熱性、耐破裂性。
接著劑4所含有之含聚合性基的聚有機矽倍半氧烷之分子量分散度(Mw/Mn)較佳為1.0至4.0，更佳為1.1至3.0，更佳為1.2至2.7。藉由使分子量分散度為4.0以下更可提高所形成之硬化物或接著劑層之耐熱性、耐破裂性、接著性。另一方面，藉由使分子量分散度為1.0以上而使該接著劑組成物容易成為液狀，使其操作性有提高之傾向。
含聚合性基的聚有機矽倍半氧烷之數平均分子量(Mn)及重量平均分子量(Mw)為藉由凝膠滲透層析法(GPC)測定並以聚苯乙烯換算而算出之值。含聚合性基的聚有機矽倍半氧烷之數平均分子量(Mn)及重量平均分子量(Mw)例如可使用HPLC裝置(商品名「LC-20AD」，島津製作所股份有限公司製)並依據下述條件測定。
管柱：串聯2支之Shodex KF-801(上流側，昭和電工股份有限公司製)與Shodex KF-802(昭和電工股份有限公司製)與Shodex KF-803(下流側，昭和電工股份有限公司製)
測定溫度：40℃
溶析液：四氫呋喃(THF)
樣品濃度：0.1至0.2質量%
流量：1mL/分鐘
標準樣品：聚苯乙烯
檢測器：UV-VIS檢測器(商品名「SPD-20A」，島津製作所股份有限公司製)
以上之含聚合性基的聚有機矽倍半氧烷，可藉由水解性之具有三個官能基之矽烷化合物之水解及其後的縮合反應而製造。其製造所使用之原料至少含有下式(9)所示之化合物，並視需要而含有下式(10)所示之化合物。式(9)所示之化合物係用以形成上述式(1)所示之構成單元及上述式(2)所示之構成單元者。式(10)所示之化合物係用以形成上述式(7)所示之構成單元及上述式(8)所示之構成單元者。
R1SiX1 3 (9)
R7SiX2 3 (10)
式(9)中之R1表示含有聚合性基的基，具體而言係與上述式(1)、(2)中的R1相同。式(9)中之X1表示烷氧基或鹵原子。其烷氧基可舉例如：甲氧基、乙氧基、丙氧基、異丙基氧基、丁氧基、異丁基氧基等碳數1至4之烷氧基。X1之鹵原子可舉例如：氟原子、氯原子、溴原子、及碘原子。X1較佳為烷氧基，更佳為甲氧基或乙氧基。式(9)中，三個X1可互為相同或相異。
式(10)中的R7係表示取代或無取代之芳基、取代或無取代之芳烷基、取代或無取代之環烷基、取代或無取代之烷基、或取代或無取代之烯基， 具體而言與上述式(7)、(8)中的R7相同。式(10)中的X2係表示烷氧基或鹵原子，具體而言與上述式(9)中的X1相同。
上述含聚合性基的聚有機矽倍半氧烷之製造時所使用之原料，可更含有其他水解性矽烷化合物。如此之化合物可舉例如：上述式(9)、(10)所示兩化合物以外之水解性三官能矽烷化合物、形成M單元之水解性單官能矽烷化合物、形成D單元之水解性二官能矽烷化合物、及形成Q單元之水解性四官能矽烷化合物。
作為上述原料之水解性矽烷化合物之使用量或組成，可因應作為製造目的物之含聚合性基的聚有機矽倍半氧烷之結構而適宜調整。例如，相對於所使用之水解性矽烷化合物總量，上述式(9)所示化合物之使用量係例如為55至100莫耳%，較佳為65至100莫耳%。相對於所使用之水解性矽烷化合物總量，上述式(10)所示化合物之使用量係例如為0至70莫耳%。相對於所使用之水解性矽烷化合物總量，式(9)所示化合物及式(10)所示化合物的總使用量係例如為60至100莫耳%，較佳為70至100莫耳%，更佳為80至100莫耳%。
在上述含聚合性基的聚有機矽倍半氧烷之製造中使用二種以上之水解性矽烷化合物時，各種類的水解性矽烷化合物的水解及縮合反應係可同時進行或依序進行。
上述水解及縮合反應較佳為在一種或二種以上之溶劑之存在下進行。較佳之溶劑可舉例如：二乙基醚、二甲氧基乙烷、四氫呋喃、二噁烷等醚、及丙酮、或甲基乙基酮、甲基異丁基酮等酮。相對於水解性矽烷化合物100質量份，溶劑之使用量係例如在2000質量份以下之範圍內因應反應時間等而適宜調整。
上述水解及縮合反應較佳為在一種或二種以上之觸媒及水之存在下進行。觸媒可為酸觸媒，亦可為鹼觸媒。相對於水解性矽烷化合物1莫耳，觸媒之使用量係例如在0.002至0.2莫耳之範圍內適宜調整。相對於水解性矽烷化合物1莫耳，水之使用量係例如在0.5至20莫耳之範圍內適宜調整。
上述水解性矽烷化合物之水解及縮合反應，可用1階段進行，亦可分為2階段以上來進行。製造上述莫耳比之值(T3體/T2體)為5以上之含聚合性基的聚有機矽倍半氧烷時，例如，第1階段之水解及縮合反應之反應溫度例如為40至100℃，較佳為45至80℃。第1階段之水解及縮合反應之反應時間例如為0.1至10小時，較佳為1.5至8小時。第2階段之水解及縮合反應之反應溫度較佳為5至200℃，更佳為30至100℃。藉由將反應溫度控制在上述範圍，而有可更有效率地將上述莫耳比之值(T3體/T2體)及上述數平均分子量控制在所期望之範圍之傾向。此外，第2階段之水解及縮合反應之反應時間並無特別限定，較佳為0.5至1000小時，更佳為1至500小時。另外，上述水解及縮合反應可在常壓下、加壓下、或減壓下進行。上述水解及縮合反應較佳為在氮或氬等惰性氣體環境下進行。
藉由以上之水解性矽烷化合物之水解及縮合反應而獲得上述含聚合性基的聚有機矽倍半氧烷。反應結束後，較佳為進行用以抑制聚合性基之開環之觸媒中和。如此所得之含聚合性基的聚有機矽倍半氧烷係視需要精製。
接著劑4中，除了含有例如由以上方式所製造之含聚合性基的聚有機矽倍半氧烷以外，較佳為含有至少一種之硬化觸媒。
當接著劑4含有含環氧基的聚有機矽倍半氧烷時，硬化觸媒可舉例如：熱陽離子聚合起始劑。當接著劑4含有含(甲基)丙烯醯氧基的聚有機矽倍 半氧烷時，硬化觸媒可舉例如：熱自由基聚合起始劑。相對於含聚合性基的聚有機矽倍半氧烷100質量份，接著劑4中的硬化觸媒之含量較佳為0.1至3.0質量份。
上述熱陽離子聚合起始劑可舉例如：芳基鋶鹽、鋁螫合物、三氟化硼胺錯合物等類型之熱陽離子聚合起始劑。芳基鋶鹽可舉例如六氟銻酸鹽。鋁螫合物可舉例如：乙基乙醯乙酸二異丙醇鋁(aluminum ethylacetoacetate diisopropylate)、及三(乙基乙醯乙酸)鋁。三氟化硼胺錯合物可舉例如三氟化硼單乙胺錯合物、三氟化硼咪唑錯合物、及三氟化硼呱啶錯合物。
上述熱自由基聚合起始劑可舉例如：偶氮化合物及過氧化物等類型之熱自由基聚合起始劑。偶氮化合物可舉例如：2,2'-偶氮雙異丁腈、2,2'-偶氮雙(2,4-二甲基戊腈)、2,2'-偶氮雙(4-甲氧基-2,4-二甲基戊腈)、2,2'-偶氮雙(2-甲基丙酸)二甲酯、2,2'-偶氮雙(異丁酸)二甲酯、2,2'-偶氮雙(2-甲基丙酸)二乙酯、及2,2'-偶氮雙(2-甲基丙酸)二丁酯。過氧化物可舉例如：過氧化苯甲醯酯、過氧化-2-乙基己酸第三丁酯、過氧化2,5-二甲基-2,5-二(2-乙基己醯基)己烷、過氧化苯甲酸第三丁酯、過氧化第三丁酯、氫過氧化異丙苯、過氧化二異丙基苯、過氧化二第三丁酯、2,5-二甲基-2,5-二丁基過氧化己烷、過氧化2,4-二氯苯甲醯酯、1,4-二(2-過氧化第三丁基異丙基)苯、1,1-雙(過氧化第三丁基)-3,3,5-三甲基環己烷、過氧化甲基乙基酮、及過氧化2-乙基己酸1,1,3,3-四甲基丁酯。
接著劑4中，除了含有上述含聚合性基的聚有機矽倍半氧烷以外，亦可含有一種或二種以上之其他硬化性化合物。該硬化性化合物可舉例如：上述含聚合性基的聚有機矽倍半氧烷以外之環氧化合物、含有(甲基)丙烯 醯氧基之化合物、含有乙烯基之化合物、氧雜環丁烷(oxetane)化合物、及乙烯基醚化合物。
上述含聚合性基的聚有機矽倍半氧烷以外之環氧化合物可舉例如：脂環式環氧化合物(脂環式環氧樹脂)、芳香族環氧化合物(芳香族環氧樹脂)、及脂肪族環氧化合物(脂肪族環氧樹脂)。脂環式環氧化合物可舉例如：3,4,3',4'-二環氧基聯環己烷、2,2-雙(3,4-環氧環己基)丙烷、1,2-雙(3,4-環氧環己基)乙烷、2,3-雙(3,4-環氧環己基)環氧乙烷、雙(3,4-環氧環己基甲基)醚、及2,2-雙(羥基甲基)-1-丁醇之1,2-環氧基-4-(2-環氧乙烷基)環己烷加成物(例如大賽璐股份有限公司製「EHPE3150」)。
上述芳香族環氧化合物可舉例如：表雙(epi-bis)類型的環氧丙基醚型環氧樹脂、或酚醛清漆/烷基類型的環氧丙基醚型環氧樹脂。
上述脂肪族環氧化合物可舉例如：不具有環狀結構之q元醇(q為自然數)之環氧丙基醚、一元羧酸或多元羧酸之環氧丙基酯、及具有雙鍵之油脂之環氧化物。具有雙鍵之油脂之環氧化物可舉例如：環氧化亞麻仁油、環氧化大豆油、及環氧化蓖麻油。
上述含有(甲基)丙烯醯氧基的化合物亦可舉例如：三羥甲基丙烷三(甲基)丙烯酸酯、雙三羥甲基丙烷四(甲基)丙烯酸酯、新戊四醇三(甲基)丙烯酸酯、新戊四醇四(甲基)丙烯酸酯、二新戊四醇五(甲基)丙烯酸酯、二新戊四醇六(甲基)丙烯酸酯、甘油三(甲基)丙烯酸酯、三(2-羥基乙基)異三聚氰酸酯三(甲基)丙烯酸酯、乙二醇二(甲基)丙烯酸酯、1,3-丁二醇二(甲基)丙烯酸酯、1,4-丁二醇二(甲基)丙烯酸酯、1,6-己二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、二乙二醇二(甲基)丙烯酸酯、三乙二醇二(甲基)丙烯酸酯、二丙二醇二 (甲基)丙烯酸酯、雙(2-羥基乙基)異三聚氰酸酯二(甲基)丙烯酸酯、二環戊基二丙烯酸酯、環氧基丙烯酸酯、胺甲酸乙酯丙烯酸酯、不飽和聚酯、聚酯丙烯酸酯、聚醚丙烯酸酯、乙烯基丙烯酸酯、聚矽氧丙烯酸酯、及聚苯乙烯基甲基丙烯酸乙酯。此外，上述含有(甲基)丙烯醯氧基的化合物可舉出Nagase chemtex股份有限公司製「DA-141」、東亞合成股份有限公司製「aronix M-211B」及「aronix M-208」、以及新中村化學股份有限公司製「NK ESTER」、「ABE-300」、「A-BPE-4」、「A-BPE-10」、「A-BPE-20」、「A-BPE-30」、「BPE-100」、「BPE-200」、「BPE-500」、「BPE-900」、「BPE-1300N」。
上述含有乙烯基的化合物可舉例如：苯乙烯及二乙烯基苯。
上述氧雜環丁烷化合物可舉例如：3,3-雙(乙烯氧基甲基)氧雜環丁烷、3-乙基-3-(羥基甲基)氧雜環丁烷、3-乙基-3-(2-乙基己氧基甲基)氧雜環丁烷、3-乙基-3-(羥基甲基)氧雜環丁烷、3-乙基-3-[(苯氧基)甲基]氧雜環丁烷、3-乙基-3-(己氧基甲基)氧雜環丁烷、3-乙基-3-(氯甲基)氧雜環丁烷、及3,3-雙(氯甲基)氧雜環丁烷。
上述乙烯基醚化合物可舉例如：2-羥基乙基乙烯基醚、3-羥基丙基乙烯基醚、2-羥基丙基乙烯基醚、2-羥基異丙基乙烯基醚、4-羥基丁基乙烯基醚、3-羥基丁基乙烯基醚、2-羥基丁基乙烯基醚、3-羥基異丁基乙烯基醚、2-羥基異丁基乙烯基醚、1-甲基-3-羥基丙基乙烯基醚、1-甲基-2-羥基丙基乙烯基醚、1-羥基甲基丙基乙烯基醚、4-羥基環己基乙烯基醚、1,6-己二醇單乙烯基醚、1,6-己二醇二乙烯基醚、1,8-辛二醇二乙烯基醚、對二甲苯二醇(p-xylylene glycol)單乙烯基醚、對二甲苯二醇二乙烯基醚、間二甲苯二醇單乙烯基醚、間 二甲苯二醇二乙烯基醚、鄰二甲苯二醇單乙烯基醚、鄰二甲苯二醇二乙烯基醚、二乙二醇單乙烯基醚、二乙二醇二乙烯基醚、三乙二醇單乙烯基醚、及三乙二醇二乙烯基醚。
接著劑4中，若為了調整其塗佈性等則較佳為含有溶劑。溶劑可舉例如：丙二醇單甲基醚乙酸酯、甲基乙基酮、甲基異丁基酮、環己酮、甲苯、二甲苯、乙酸乙酯、乙酸丁酯、乙酸3-甲氧基丁酯、乙酸甲氧基丙酯、乙二醇單甲基醚乙酸酯、甲醇、乙醇、異丙醇、1-丁醇、1-甲氧基-2-丙醇、3-甲氧基丁醇、乙氧基乙醇、二異丙基醚、乙二醇二甲基醚、及四氫呋喃。
接著劑4中，可更含有矽烷耦合劑、消泡劑、抗氧化劑、抗結塊劑、調平劑、界面活性劑、增量劑、防鏽劑、抗靜電劑、塑化劑等各種添加劑。
關於接著劑4之耐熱性，接著劑4之熱分解溫度較佳為200℃以上，更佳為260℃以上，又更佳為300℃以上。熱分解溫度為使用示差熱熱重量同時測定裝置進行熱重量分析而獲得之曲線，亦即，在針對作為分析對象之樣品而表示特定升溫範圍之熱重量之溫度依存性的曲線中，「升溫過程初期之無重量減少或以固定比例稍微漸減之部分之接線」與「升溫過程初期後之升溫過程中期之發生明顯重量減少之部分內的變曲點的接線」的交叉點所示的溫度。示差熱熱重量同時測定裝置可使用例如為Seiko Instruments股份有限公司製商品名「TG-DTA6300」。
本半導體裝置製造方法中的接合步驟中，係經由以上之接著劑4而將晶圓3之元件形成面3a側與補強晶圓1R中的薄化晶圓1T之背面1b側予以接合。
具體而言，首先，對於接合對象面(晶圓3之元件形成面3a、薄化晶圓1T之背面1b)的一方或兩方，藉由旋轉塗佈而塗佈接著劑4，形成接著劑層。第3圖(a)係例示性地表示於晶圓3之元件形成面3a塗佈接著劑4的情形。此外，在塗佈接著劑4前，可對於接合對象面的一方或兩方實施矽烷耦合劑處理。其次，藉由加熱，使接著劑4(接著劑層)乾燥並固化。此時之加熱溫度例如為50至150℃，加熱時間例如為5至120分鐘。加熱溫度可為固定溫度，亦可為階段性變化。然後，經由接著劑4(接著劑層)而貼合接合對象面。該貼合中，施加壓力例如為300至5000g/cm2，溫度例如為30至200℃，較佳為室溫以上且80℃以下之範圍。其後，在接合對象面間，藉由加熱而使接著劑4硬化。用以硬化之加熱溫度例如為30至200℃，較佳為50至190℃。用以硬化之加熱時間例如為5至120分鐘。加熱溫度可為固定溫度，亦可為階段性變化。接著劑4硬化後，接著劑層之厚度例如為0.5至20μm。本步驟中，可用較低溫使接著劑4硬化並實現接著劑接合，藉由以上之構成，可抑制貼合時介在於晶圓間之接著劑4之尺寸變化，並可抑制對於作為被著體之晶圓內之元件之傷害。
本半導體裝置製造方法中，接著係如第4圖(a)及第4圖(b)所示，將補強晶圓1R中之支持基板S及薄化晶圓1T之間之由暫時接著劑層2所致之暫時接著狀態予以解除，並取下支持基板S(取下步驟)。取下步驟較佳為包含軟化處理，該軟化處理係以比暫時接著劑層2中之上述聚合物(亦即由多價乙烯基醚化合物(A)與化合物(B)所得的聚合物)之軟化點(T3)更高的溫度來使暫時接著劑層2軟化。該軟化處理中的暫時接著劑層加熱溫度較佳為170℃以上，並且例如為250℃以下，較佳為240℃以下，更佳為230℃以下。本步驟中，例如在上述軟化處理後，相對於晶圓1而使支持基板S滑動，並分離或取下支持基板S。取下 補強晶圓1R後，於晶圓1上殘留有暫時接著劑時，去除該暫時接著劑。此去除作業可使用暫時接著劑顯示易溶解性之一種或二種以上之溶劑。如此之溶劑可舉例如：環己酮、丙二醇單甲基醚、丙二醇單甲基醚乙酸酯、丙酮、乙酸乙酯、乙酸丁酯、及甲基異丁基酮。上述補強晶圓1R中，晶圓1未於該元件形成面1a側具有絕緣膜或包含配線圖案之配線結構時，在本步驟後，係於薄化晶圓1T之元件形成面1a上形成配線結構。於後述之取下步驟之後，亦為相同。
本實施形態之半導體裝置製造方法中，在上述補強晶圓1R之外，追加準備特定數目的補強晶圓1R(第1圖(a)所示)。補強晶圓1R係如上述般具有積層結構，該積層結構包含：具有元件形成面1a及背面1b之晶圓1、支持基板S、及該等間之暫時接著劑層2。暫時接著劑層2為由上述暫時接著劑所形成者。並且，在各補強晶圓1R中，如第1圖(b)所示，使晶圓1薄化。具體而言，在各補強晶圓1R中，對於處於被支持基板S所支持之狀態之晶圓1，從其背面1b側使用研磨裝置進行研削加工，藉此而使晶圓1薄化至特定厚度，形成薄化晶圓1T。薄化後之晶圓1(薄化晶圓1T)之厚度例如為1至20μm。
繼而，如第5圖(a)及第5圖(b)所示，經由上述接著劑4而將「積層於作為基底晶圓之晶圓3上之薄化晶圓1T之元件形成面1a側」及「追加之補強晶圓1R中的薄化晶圓1T之背面1b側」予以接合(追加之接合步驟)。
具體而言，首先，對於接合對象面(一方之薄化晶圓1T之元件形成面1a，另一方之薄化晶圓1T之背面1b)的一方或兩方，藉由旋轉塗佈而塗佈接著劑4，形成接著劑層。第5圖(a)係例示性地表示於一方之薄化晶圓1T之元件形成面1a塗佈接著劑4的情形。此外，在塗佈接著劑4前，可對於接合對象面的一方或兩方實施矽烷耦合劑處理。然後，藉由加熱，使接著劑4(接著劑層)乾燥並 固化。此時之加熱溫度例如為50至150℃，加熱時間例如為5至120分鐘。加熱溫度可為固定溫度，亦可為階段性變化。其次，經由接著劑4(接著劑層)而貼合接合對象面。該貼合中，施加壓力例如為300至5000g/cm2，溫度例如為30至200℃，較佳為室溫以上且80℃以下之範圍。其後，在接合對象面間，藉由加熱而使接著劑4硬化。用以硬化之加熱溫度例如為30至200℃，較佳為50至190℃，用以硬化之加熱時間例如為5至120分鐘。加熱溫度可為固定溫度，亦可為階段性變化。接著劑4硬化後的接著劑層之厚度例如為0.5至20μm。本步驟中，可用較低溫使接著劑4硬化並實現接著劑接合，藉由以上之構成，可抑制貼合時介在於晶圓間之接著劑4之尺寸變化，並可抑制對於作為被著體之晶圓內之元件之傷害。
本半導體裝置製造方法中，接下來係如第6圖(a)及第6圖(b)所示，將進一步積層之補強晶圓1R中之支持基板S及薄化晶圓1T之間之由暫時接著劑層2所致之暫時接著狀態予以解除，並取下支持基板S(追加接合步驟後之取下步驟)。本步驟較佳為包含軟化處理，該軟化處理係以比暫時接著劑層2中之上述聚合物(亦即由多價乙烯基醚化合物(A)及化合物(B)所得的聚合物)之軟化點(T3)高之溫度來使暫時接著劑層2軟化。該軟化處理中的暫時接著劑層加熱溫度較佳為170℃以上，並且例如為250℃以下，較佳為240℃以下，更佳為230℃以下。本步驟中，例如在上述軟化處理後，相對於晶圓1而使支持基板S滑動，並分離或取下支持基板S。取下補強晶圓1R後，於晶圓1上殘留有暫時接著劑時，去除該暫時接著劑。
本半導體裝置製造方法中，係有對各個所準備之追加之補強晶圓1R進行使補強晶圓1R之晶圓1薄化之薄化步驟(第1圖)、上述追加之接合步驟 (第5圖)、及其後之取下步驟(第6圖)，藉由重複此一連串之過程，而可依序積層複數個薄化晶圓1T形成晶圓積層體Y(晶圓積層體形成步驟)。晶圓積層體形成步驟中，形成至少兩個晶圓積層體Y。在晶圓積層體Y之間，晶圓積層數可相同亦可相異。第7圖中，將晶圓積層體Y作為一例而表示，其具有在晶圓3上以多段方式配置3片薄化晶圓1T之構成。
其次，如第8圖所示在各晶圓積層體Y中形成貫通電極5(電極形成步驟)。貫通電極5係用以使晶圓積層體Y中形成於相異晶圓之半導體元件間進行電性連接者，係在晶圓積層體Y中，從「位於積層方向一端之薄化晶圓1T(第1晶圓)之元件形成面1a」到「超過位於另一端之晶圓3(第2晶圓)之元件形成面3a」為止，貫通該晶圓積層體Y內並延伸。本步驟中，可經過例如形成貫通所有薄化晶圓1T及接著劑4(接著劑層)且深入至晶圓3中之開口部、於該開口部之內壁面形成絕緣膜(圖示省略)、於絕緣膜表面形成障壁層(圖示省略)、於障壁層表面形成電鍍用之鍍種層(圖示省略)、及以電鍍法對於開口部內填充銅等導電材料等步驟，而形成貫通電極5。開口部之形成手法可舉例如反應性離子蝕刻。此外，貫通電極5之形成中，例如可採用日本特開2016-4835號公報所述之手法。藉由所形成之貫通電極5，具體而言，係使形成於各薄化晶圓1T之元件形成面1a側之配線結構(圖示省略)及形成於晶圓3之元件形成面3a側之配線結構(圖示省略)相互電性連接。藉由如此之貫通電極5，在所製造之半導體裝置中，可將半導體元件間以短距離適當地電性連接。因此，形成如此之貫通電極5之構成，係可在所製造之半導體裝置中實現效率佳之數位訊號處理，並可抑制高頻訊號之衰減，還可抑制消耗電力。
本半導體裝置製造方法中，接下來係如第9圖所示，對於各晶圓積層體Y中的晶圓3之背面3b側藉由研削而將該晶圓3予以薄化，並在該背面3b側使貫通電極5露出(電極端部露出化步驟)。薄化後之晶圓3之厚度例如為5至200μm。經過本步驟之晶圓積層體Y中，貫通電極5形成為在位於圓積層方向一端之薄化晶圓1T(第1晶圓)之元件形成面1a露出，同時並在位於晶圓積層方向另一端之晶圓3(第2晶圓)之背面3b露出。
本半導體裝置製造方法中，接下來將經過電極端部露出化步驟之兩個晶圓積層體Y，在該等晶圓積層體Y間以貫通電極5之電性連接並積層而接合(多層化步驟)。
多層化步驟中，如第10圖所示，亦可將屬於接合對象一方之晶圓積層體Y中的薄化晶圓1T(第1晶圓)之元件形成面1a側與另一方晶圓積層體Y中的薄化晶圓1T(第1晶圓)之元件形成面1a側進行接合(晶圓積層體間的face-to-face接合)。就接合手法而言，可舉：使在一方之晶圓積層體Y之貫通電極5與另一方之晶圓積層體Y之貫通電極5之間介在有凸塊之凸塊接合、或所謂直接接合，直接接合可舉例如：Cu電極間之Cu-Cu接合等電極間直接接合(關於後述之晶圓積層體間接合中的接合手法亦同)。第10圖係作為一例而表示藉由直接接合使晶圓積層體Y彼此為face-to-face接合之情形者。
多層化步驟中，如第11圖所示，亦可將屬於接合對象一方之晶圓積層體Y中的薄化晶圓1T(第1晶圓)之元件形成面1a側與另一方晶圓積層體Y中的晶圓3(第2晶圓)之背面3b側進行接合(晶圓積層體間的face-to-back接合)。就接合手法而言，可舉出上述凸塊接合或直接接合。第11圖係作為一例而表示藉由直接接合使晶圓積層體Y彼此為face-to-back接合之情形者。
多層化步驟中，如第12圖所示，亦可將屬於接合對象一方之晶圓積層體Y中的薄化晶圓3(第2晶圓)之背面3b側與另一方晶圓積層體Y中的晶圓3(第2晶圓)之背面3b側進行接合(晶圓積層體間的back-to-back接合)。就接合手法而言，可舉出上述凸塊接合或直接接合。第12圖係作為一例而表示藉由直接接合使晶圓積層體Y彼此為back-to-back接合之情形者。
其後，可在位於所得到晶圓積層體積層方向之兩端積層之晶圓表面上形成絕緣膜(圖示省略)，亦可在一方之絶緣膜上形成該晶圓積層體內之配線結構(圖示省略)與電性連接之外部連接用凸塊(圖示略)
由以上方式，可製造具有使半導體元件在其厚度方向積體而成之立體結構之半導體裝置。該半導體裝置可藉由切割而個別化。
本半導體裝置製造方法中的上述電極形成步驟中，在各晶圓積層體Y內形成有在含有此等的複數個晶圓延伸之貫通電極5。如此之構成，適於迴避或削減在晶圓積層體之形成過程中各個晶圓用以形成貫通電極之一連串之步驟(亦即，貫通一片晶圓之開口部的形成、或其開口部內壁面之絶緣膜的形成、開口部內之導電材料的填充、伴隨此等之各種態樣的洗淨處理等)之實施，適於在WOW製程中效率佳地製造半導體裝置。
本實施形態之半導體裝置製造方法中的上述多層化步驟中，在已形成有貫通電極5之至少兩個的晶圓積層體Y，Y之間貫通電極5為電性連接且使晶圓積層體Y接合，晶圓即進一步多層化。如此之構成，在WOW製程中適於實現大量之晶圓積層數。
在WOW製程中，晶圓積層體之晶圓積層數越是增加，積層體厚度方向中適切地形成在該複數之晶圓延伸的開口部越有變得困難之傾向，在該 開口部內適切地形成貫通電極有變得困難之傾向。然而，本半導體裝置製造方法中，相當於半導體裝置製造目的之半導體元件積層數時不必要將積層數之晶圓積層體Y一括地貫通而形成電極。如此之本半導體裝置製造方法，適於回避或抑制一括地形成貫通電極時所伴隨之上述之困難性。
如以上所述，本實施形態之本半導體裝置製造方法，適於回避或抑制在晶圓積層體增大時所伴隨之貫通電極形成之困難性而實現大量的晶圓積層數，且適於效率佳地製造半導體裝置。
此外，本半導體裝置製造方法中，在上述電極形成步驟中的貫通電極形成手法係採用例如日本特開2016-4835號公報所述之手法時，適於謀求各晶圓中的半導體元件之高密度化。若藉由該文獻所述之貫通電極形成手法時，例如第13圖所示，則會連續形成貫通電極E，在各晶圓W內所形成之部分導電部Ea，以相異之剖面面積(晶圓面內方向之剖面面積)形成在鄰接晶圓W間，並隨著晶圓積層數越增加，部分導電部Ea之剖面面積在各個晶圓中會產生不可避免地漸增之結構。在如此之結構中，晶圓積層數越是增加，晶圓W中的半導體元件可形成面積會變小，則謀求元件之高密度化會變得越困難。然而，上述之本半導體裝置製造方法中，相當於半導體裝置製造目的之半導體元件積層數時不必要將該積層數之晶圓積層體一括地貫通而形成電極。因此如此之本半導體裝置製造方法，適於謀求晶圓積層數增大之同時謀求各晶圓中的半導體元件之高密度化。
本半導體裝置製造方法中，用以形成補強晶圓1R內之上述暫時接著劑層2之暫時接著劑，如上述般較佳係含有：多價乙烯基醚化合物(A)；具有二個以上之可與該乙烯基醚基反應而形成縮醛鍵之羥基或羧基，且可與多價 乙烯基醚化合物形成聚合物之化合物(B)；及熱塑性樹脂(C)。如此構成之暫時接著劑，係在支持基板S與晶圓1之間所硬化形成之暫時接著劑層之形態中，參照第1圖(b)而在上述之薄化步驟中，可確保能承受對晶圓1之薄化步驟的研削等的高接著力，且適於實現例如130至250℃左右之較高之軟化溫度。
本半導體裝置製造方法中，參照第3圖而在上述之接合步驟中，所使用之接著劑4，如上述般較佳係含有「含有聚合性基的聚有機矽倍半氧烷」。如上所述，含有聚合性基的聚有機矽倍半氧烷，適於實現例如30至200℃左右較低的聚合溫度或硬化溫度，同時亦適於實現硬化後之高耐熱性，因此，含有「含有聚合性基的聚有機矽倍半氧烷」接著劑所致晶圓間之接著劑接合，係在晶圓間所形成之接著劑層中適於實現高耐熱性，同時適於謀求減低用以形成接著劑層之硬化溫度而抑制對於作為被著體之晶圓內之元件的傷害。
依上述之較佳構成共同採用暫時接著劑層2形成用之暫時接著劑與晶圓間接合用之接著劑4時，可實現如下述般構成之複合機能。亦即所謂「參照第3圖而供於上述接合步驟之補強晶圓1R內之暫時接著劑層2適於實現如上述般較高之軟化溫度，並且，同步驟中所使用之接著劑4(含有「含有聚合性基的聚有機矽倍半氧烷」的接著劑)適於實現如上述般較低之硬化溫度與硬化後之高耐熱性」之構成。如此之複合機能之構成，係適於兼顧接合步驟之實施與參照第4圖而進行上述之其後之取下步驟之實施。亦即，該構成係將接合步驟在比較低溫之條件下實施，適於維持補強晶圓1R中的支持基板S與薄化晶圓1T之暫時接著狀態之同時，實現對於基底晶圓3之該薄化晶圓1T具有良好之接著劑接合，且同時將其後之取下步驟在比較高溫之條件下實施，適於維持基底晶圓3與薄化晶圓1T間之接著劑接合且適於使暫時接著劑層2軟化而從薄化晶圓1T 將支持基板S取下之實施。從薄化晶圓1T取下支持基板S時經過暫時接著劑層2軟化而將由該暫時接著劑層2所致之暫時接著狀態予以解除，此構成適於迴避或抑制對於薄化晶圓1T施加局部性之強應力，並迴避該晶圓之破損。上述複合的構成，對於晶圓積層體Y之形成係適於迴避晶圓之破損晶圓且適於經由接著劑接合而將薄晶圓予以多層化。
本半導體裝置製造方法中，亦可將參照第1圖至第6圖之上述晶圓積層體形成步驟取代為經過第14圖及第15圖所示之晶圓積層體形成步驟，而形成晶圓積層體Y。
此晶圓積層體形成步驟中，首先，如第14圖(a)及第14圖(b)所示，將作為之後半導體元件所欲做成的半導體晶圓之晶圓1'，與具有在片面已製作有半導體元件的元件形成面3a之晶圓3，經由上述之接著劑4接合。具體而言，首先，將接著劑4藉由旋塗塗佈於接合對象面(晶圓3之元件形成面3a，晶圓1'之一方之面)之一方或兩方而形成接著劑層。在接著劑4塗佈之前，亦可在接合對象面之一方或兩方實施矽烷耦合劑處理。其次，藉由加熱使接著劑4(接著劑層)乾燥並固化。然後，經由接著劑4(接著劑層)貼合接合對象面。其後，在接合對象面間藉由加熱使接著劑4硬化。接著劑4硬化後中的接著劑層厚度，係例如為0.5至20μm。關於用以藉由接著劑4形成接合之諸條件，係與參照第3圖之上述接合步驟中的諸條件相同。
其次，如第14圖(c)所示薄化晶圓1'。本步驟中，例如，對於晶圓1'藉由研削加工薄化晶圓1'至指定之厚度為止而形成薄化晶圓1T'。薄化後之晶圓1'(薄化晶圓1T')之厚度，係例如為1至20μm。
接著，如第14圖(d)所示，在薄化晶圓1T'之被研削面側形成元件形成面1a。具體而言，係對於薄化晶圓1T'之被研削面側，製作有經過電晶體形成步驟或配線形成步驟等之複數個半導體元件(圖示略)。藉此，在被研削面側形成具有元件形成面1a之薄化晶圓1T。
然後，如第15圖(a)以及第15圖(b)所示，將作為之後半導體元件所欲做成的半導體晶圓之新穎的晶圓1'與薄化晶圓1T，經由上述之接著劑4接合。具體而言，首先，將接著劑4藉由旋塗塗佈於接合對象(薄化晶圓1T之元件形成面1a，新穎的晶圓1'之一方之面)之一方或兩方而形成接著劑層。在接著劑4塗佈之前，亦可在接合對象面之一方或兩方實施矽烷耦合劑處理。其次，藉由加熱使接著劑4(接著劑層)乾燥並固化。然後，經由接著劑4(接著劑層)貼合接合對象面。其後，在接合對象面間藉由加熱使接著劑4硬化。接著劑4硬化後中的接著劑層厚度，係例如為0.5至20μm。關於用以藉由接著劑4形成接合之諸條件，係與參照第3圖之上述接合步驟中的諸條件相同。
其次，如第15圖(c)所示薄化晶圓1'。本步驟中，例如，對於晶圓1'藉由研削加工薄化晶圓1'至指定之厚度為止而形成薄化晶圓1T'。薄化後之晶圓1'(薄化晶圓1T')之厚度，係例如為1至20μm。
接著，如第15圖(d)所示，在薄化晶圓1T'之被研削面側形成元件形成面1a。具體而言，係對於薄化晶圓1T'之被研削面側，製作有經過電晶體形成步驟或配線形成步驟等之複數個半導體元件(圖示略)。藉此，在被研削面側形成具有元件形成面1a之薄化晶圓1T。
上述半導體裝置製造方法中，亦可採用如上述般指定次數重複之晶圓積層體形成步驟，該晶圓積層體形成步驟包含「對於下層晶圓之晶圓1' 之接合、該晶圓1'之薄化、對於薄化後晶圓1'的半導體元件之形成」之一連串過程。
就上文之結論而言，本發明之構成及其變化態樣係附記如下。
[1]一種半導體裝置製造方法，係包含下列步驟：晶圓積層體形成步驟，係形成各別具有積層構造之至少兩個的晶圓積層體，該積層構造係包含將各別具有元件形成面以及與其相反之背面之複數的晶圓，使相鄰之兩個晶圓中一方晶圓之元件形成面與另一方晶圓之背面為對向之配向；
電極形成步驟，係從位於前述晶圓積層體中的積層方向之一端且位於背面側有隣接晶圓之第1晶圓之元件形成面側，至超過位於另一端之第2晶圓之元件形成面之位置為止，將在該晶圓積層體內貫通並延伸之貫通電極，形成於各晶圓積層體；
電極端部露出化步驟，藉由對於經過前述電極形成步驟之各晶圓積層體中的前述第2晶圓之背面側研削而薄化該第2晶圓使在該背面側之前述貫通電極露出；
多層化步驟，將經過前述電極端部露出化步驟之至少兩個的晶圓積層體，在該晶圓積層體間使貫通電極以電性的連接並積層而接合。
[2]如[1]所述之半導體裝置製造方法，其中，前述電極形成步驟係包含形成開口部之步驟與在該開口部內填充導電材料之步驟；該形成開口部之步驟係在前述晶圓積層體中從前述第1晶圓之元件形成面側延伸至超過前述第2晶圓之元件形成面之位置為止。
[3]如[1]或[2]所述之半導體裝置製造方法，其中，前述電極端部露出化步驟中，薄化後第2晶圓之厚度為5至200μm。
[4]如[1]至[3]中任一項所述之半導體裝置製造方法，其中，前述多層化步驟 中，係將為接合對象之一方晶圓積層體中的第1晶圓之元件形成面側，與另一方晶圓積層體中的第1晶圓之元件形成面側進行接合。
[5]如[1]至[3]中任一項所述之半導體裝置製造方法，其中，前述多層化步驟中，係將屬於接合對象之一方晶圓積層體中的第1晶圓之元件形成面側，與另一方晶圓積層體中的第2晶圓之背面側進行接合。
[6]如[1]至[3]中任一項所述之半導體裝置製造方法，其中，前述多層化步驟中，係將屬於接合對象之一方晶圓積層體中的第2晶圓之背面側，與另一方晶圓積層體中的第2晶圓之背面側進行。
[7]如[1]至[6]中任一項所述之半導體裝置製造方法，其中，前述晶圓積層體形成步驟係包含下列步驟：
接合晶圓之步驟，係將晶圓接合於具有元件形成面及與其相反之背面之基底晶圓之前述元件形成面側；
形成薄化晶圓之步驟，係對於該晶圓藉由研削而將薄化晶圓形成於前述基底晶圓上之步驟；
形成半導體元件之步驟，係將半導體元件形成於該薄化晶圓中的被研削面側。
[8]如[7]所述之半導體裝置製造方法，其中，前述晶圓積層體形成步驟更包含下列步驟：
接合晶圓之步驟，係將晶圓接合於前述基底晶圓上之前述薄化晶圓之元件形成面側；
形成薄化晶圓之步驟，係對於該晶圓藉由研削而將薄化晶圓形成於前述基底晶圓上；
形成半導體元件之步驟，係將半導體元件形成於該薄化晶圓中的被研削面側。
[9]如[7]或[8]所述之半導體裝置製造方法，其中，前述薄化晶圓之厚度為1至20μm。
[10]如[1]至[6]中任一項所述之半導體裝置製造方法，其中，前述晶圓積層體形成步驟係包含下列步驟：準備補強晶圓之步驟，該補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、以及前述晶圓之前述元件形成面側及前述支持基板之間之暫時接著劑層；將前述補強晶圓中的前述晶圓從其背面側研削而形成薄化晶圓之步驟；接合步驟，係將具有元件形成面及與其相反之背面之基底晶圓之前述元件形成面側、與前述補強晶圓之前述薄化晶圓之背面側經由接著劑而予以接合；及取下步驟，係將前述補強晶圓中的前述支持基板與前述薄化晶圓之間由前述暫時接著劑層所致之暫時接著狀態予以解除，並取下前述支持基板。
[11]如[10]所述之半導體裝置製造方法，其中，前述晶圓積層體形成步驟更包含下列步驟：準備追加之補強晶圓之步驟，該追加之補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、以及前述晶圓之前述元件形成面側及前述支持基板之間之暫時接著劑層；將前述各追加之補強晶圓中的前述晶圓從其背面側研削而形成薄化晶圓之步驟；至少一個之追加之接合步驟，係將前述追加之補強晶圓中的前述薄化晶圓之背面側、與前述基底晶圓上之薄化晶圓之元件形成面經由接著劑而予以接合；及每次前述追加之接合步驟所進行之至少一個取下步驟，係將前述追加之補強晶圓中的前述支持基板與前述薄化晶圓之間由前述暫時接著劑層所致之暫時接著 狀態予以解除，並取下前述支持基板。
[12]如[1]至[11]中任一項所述之半導體裝置製造方法，其中，前述晶圓之構成材料為矽(Si)、鍺(Ge)、碳化矽(SiC)、砷化鎵(GaAs)、氮化鎵(GaN)、或磷化銦(InP)。
[13]如[1]至[12]中任一項所述之半導體裝置製造方法，其中，前述晶圓之厚度為1000μm以下。
[14]如[10]至[13]中任一項所述之半導體裝置製造方法，其中，前述支持基板為矽晶圓或玻璃晶圓。
[15]如[14]所述之半導體裝置製造方法，其中，前述支持基板為矽晶圓。
[16]如[10]至[15]中任一項所述之半導體裝置製造方法，其中，前述支持基板之厚度為300μm以上800μm以下。
[17]如[10]至[16]中任一項所述之半導體裝置製造方法，其中，前述支持基板之厚度為700μm以上800μm以下。
[18]如[10]至[17]中任一項所述之半導體裝置製造方法，其中，用以形成前述暫時接著劑層之暫時接著劑係含有：多價乙烯基醚化合物；具有二個以上之可與該乙烯基醚基反應而形成縮醛鍵之羥基或羧基，且可與前述多價乙烯基醚化合物形成聚合物之化合物；及熱塑性樹脂。
[19]如[10]至[18]中任一項所述之半導體裝置製造方法，其中，前述接著劑係含有：含有聚合性基的聚有機矽倍半氧烷。
[20]如[10]至[19]中任一項所述之半導體裝置製造方法，其中，前述多價乙烯基醚化合物為上述式(a)所示之在分子內具有二個以上之乙烯基醚基之化合物。
[21]如[10]至[19]中任一項所述之半導體裝置製造方法，其中，前述多價乙烯基 醚化合物為選自由1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、及三乙二醇二乙烯基醚、以及上述式(a-1)至(a-21)所示化合物所構成之群組中的至少一種化合物。
[22]如[10]至[19]中任一項所述之半導體裝置製造方法，其中，前述多價乙烯基醚化合物為選自由1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、及三乙二醇二乙烯基醚所構成之群組中的至少一種化合物。
[23]如[10]至[19]中任一項所述之半導體裝置製造方法，其中，前述多價乙烯基醚化合物為選自由1,4-丁二醇二乙烯基醚、及三乙二醇二乙烯基醚所構成之群組中的至少一種化合物。
[24]如[10]至[19]中任一項所述之半導體裝置製造方法，其中，前述多價乙烯基醚化合物為選自由二乙二醇二乙烯基醚、及三乙二醇二乙烯基醚所構成之群組中的至少一種化合物。
[25]如[10]至[19]中任一項所述之半導體裝置製造方法，其中，前述多價乙烯基醚化合物為選自由1,4-丁二醇二乙烯基醚、及二乙二醇二乙烯基醚所構成之群組中的至少一種化合物。
[26]如[10]至[25]中任一項所述之半導體裝置製造方法，其中，可與前述多價乙烯基醚化合物形成聚合物的化合物為具有2個以上之上述式(b)所示構成單元(重複單元)之化合物。
[27]如[26]所述之半導體裝置製造方法，其中，上述式(b)之n2為1至3之整數。
[28]如[26]或[27]所述之半導體裝置製造方法，其中，可與前述多價乙烯基醚化合物形成聚合物的化合物中的上述式(b)所示構成單元(重複單元)之數為2至40之整數。
[29]如[26]至[28]中任一項所述之半導體裝置製造方法，其中，可與前述多價乙烯基醚化合物形成聚合物的化合物中的上述式(b)所示構成單元(重複單元)之比例為30質量%以上，前述X為羥基。
[30]如[26]至[28]中任一項所述之半導體裝置製造方法，其中，可與前述多價乙烯基醚化合物形成聚合物的化合物中的上述式(b)所示構成單元(重複單元)之比例為1質量%以上，前述X為羧基。
[31]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)至(b-6)所構成群組中的至少一種構成單元。
[32]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-2)、(b-3)、(b-4)、及(b-5)所構成之群組中的至少一種構成單元。
[33]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-2)、(b-3)、(b-4)、及(b-6)所構成之群組中的至少一種構成單元。
[34]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-2)、(b-3)、(b-5)、及(b-6)所構成之群組中的至少一種構成單元。
[35]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-2)、(b-4)、(b-5)、及(b-6)所構成群組中的至少一種構成單元。
[36]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構 成單元(重複單元)為選自由上述式(b-1)、(b-3)、(b-4)、(b-5)、及(b-6)所構成之群組中的至少一種構成單元。
[37]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-2)、(b-3)、及(b-4)所構成之群組中的至少一種構成單元。
[38]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-2)、(b-3)、及(b-5)所構成之群組中的至少一種構成單元。
[39]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-2)、(b-4)、及(b-5)所構成之群組中的至少一種構成單元。
[40]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-3)、(b-4)、及(b-5)所構成之群組中的至少一種構成單元。
[41]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-2)、(b-3)、及(b-6)所成群組所選擇至少一種構成單元。
[42]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-2)、(b-4)、及(b-6)所構成之群組中的至少一種構成單元。
[43]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-3)、(b-4)、及(b-6)所構成之群組中 的至少一種構成單元。
[44]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-2)、(b-5)、及(b-6)所構成之群組中的至少一種構成單元。
[45]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-3)、(b-5)、及(b-6)所構成之群組中的至少一種構成單元。
[46]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-4)、(b-5)、及(b-6)所構成之群組中的至少一種構成單元。
[47]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-2)、及(b-3)所構成之群組中的至少一種構成單元。
[48]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-2)、及(b-4)所構成之群組中的至少一種構成單元。
[49]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-3)、及(b-4)所構成之群組中的至少一種構成單元。
[50]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-2)、及(b-6)所構成之群組中的至少一種構成單元。
[51]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-3)、及(b-6)所構成之群組中的至少一種構成單元。
[52]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、(b-5)、及(b-6)所構成之群組中的至少一種構成單元。
[53]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、及(b-2)所構成之群組中的至少一種構成單元。
[54]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、及(b-3)所構成之群組中的至少一種構成單元。
[55]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、及(b-4)所構成之群組中的至少一種構成單元。
[56]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、及(b-5)所構成之群組中的至少一種構成單元。
[57]如[26]至[30]中任一項所述之半導體裝置製造方法，其中，上述式(b)所示構成單元(重複單元)為選自由上述式(b-1)、及(b-6)所構成之群組中的至少一種構成單元。
[58]如[26]至[57]中任一項所述之半導體裝置製造方法，其中，可與前述多價乙 烯基醚化合物形成聚合物的化合物為僅具有上述式(b)所示構成單元(重複單元)之均聚物。
[59]如[26]至[57]中任一項所述之半導體裝置製造方法，其中，可與前述多價乙烯基醚化合物形成聚合物的化合物為具有上述式(b)所示構成單元(重複單元)及其他構成單元之嵌段聚合物、接枝聚合物、或隨機聚合物。
[60]如[50]所述之半導體裝置製造方法，其中，前述其他構成單元為源自於「選自由鏈狀烯烴、芳香族乙烯基化合物、不飽和羧酸酯、羧酸乙烯酯、及不飽和二羧酸二酯所構成之群組中的至少一種聚合性單體」之構成單元。
[61]如[60]所述之半導體裝置製造方法，其中，前述芳香族乙烯基化合物為源自於「選自由苯乙烯、乙烯基甲苯、及α-甲基苯乙烯所構成之群組中的至少一種聚合性單體」之構成單元。
[62]如[60]所述之半導體裝置製造方法，其中，前述芳香族乙烯基化合物為源自於「選自由苯乙烯、及乙烯基甲苯所構成之群組中的至少一種聚合性單體」之構成單元。
[63]如[60]所述之半導體裝置製造方法，其中，前述芳香族乙烯基化合物為源自於「選自由苯乙烯、及α-甲基苯乙烯所構成之群組中的至少一種聚合性單體」之構成單元。
[64]如[10]至[63]中任一項所述之半導體裝置製造方法，其中，可與前述多價乙烯基醚化合物形成聚合物的化合物之軟化點為50℃以上250℃以下。
[65]如[10]至[64]中任一項所述之半導體裝置製造方法，其中，可與前述多價乙烯基醚化合物形成聚合物的化合物之重量平均分子量(以GPC法所測定之聚苯乙烯換算值)為1500以上。
[66]如[10]至[65]中任一項所述之半導體裝置製造方法，其中，前述熱塑性樹脂為選自由聚乙烯縮醛系樹脂、聚酯系樹脂、聚胺甲酸乙酯系樹脂、及聚醯胺系樹脂所構成之群組中的至少一種。
[67]如[10]至[65]中任一項所述之半導體裝置製造方法，其中，前述熱塑性樹脂為選自由聚乙烯縮醛系樹脂、及聚酯系樹脂所構成之群組中的至少一種。
[68]如[66]或[67]所述之半導體裝置製造方法，其中，前述聚乙烯縮醛系樹脂為選自由聚乙烯縮甲醛、及聚乙烯縮丁醛所構成之群組中的至少一種。
[69]如[66]至[68]中任一項所述之半導體裝置製造方法，其中，前述熱塑性樹脂之重量平均分子量Mw(以GPC法所測定之聚苯乙烯換算值)為1500至100000。
[70]如[66]至[68]中任一項所述之半導體裝置製造方法，其中，前述聚酯系樹脂為藉由「選自由ε-己內酯、δ-戊內酯、及γ-丁內酯所構成之群組中的至少一種」之開環聚合而獲得之聚酯。
[71]如[66]至[68]中任一項所述之半導體裝置製造方法，其中，前述聚酯系樹脂為藉由「選自由ε-己內酯、及γ-丁內酯所構成之群組中的至少一種」之開環聚合而獲得之聚酯。
[72]如[66]至[68]中任一項所述之半導體裝置製造方法，其中，前述聚酯系樹脂為藉由「選自由ε-己內酯、及δ-戊內酯所構成之群組中的至少一種」之開環聚合而獲得之聚酯。
[73]如[18]至[72]中任一項所述之半導體裝置製造方法，其中，前述熱塑性樹脂之重量平均分子量Mw(以GPC法所測定之聚苯乙烯換算值)為1500至100000。
[74]如[18]至[73]中任一項所述之半導體裝置製造方法，其中，前述暫時接著劑中的前述熱塑性樹脂之含量係相對於可與前述多價乙烯基醚化合物形成聚合物的化合物1質量份而為0.1至3質量份。
[75]如[10]至[74]中任一項所述之半導體裝置製造方法，其中，前述暫時接著劑更含有1元醇及/或1元羧酸。
[76]如[10]至[75]中任一項所述之半導體裝置製造方法，其中，前述暫時接著劑之軟化溫度為130至250℃。
[77]如[10]至[76]中任一項所述之半導體裝置製造方法，其中，前述薄化晶圓之厚度為1至20μm。
[78]如[19]至77]中任一項所述之半導體裝置製造方法，其中，前述含聚合性基的聚有機矽倍半氧烷含有上述式(1)及上述式(2)所示構成單元。
[79]如[78]所述之半導體裝置製造方法，其中，上述式(1)及上述式(2)中的R1為含有環氧基或(甲基)丙烯醯基的基。
[80]如[79]所述之半導體裝置製造方法，其中，前述含有環氧基的基為上述式(3)至(6)所示基之至少一種。
[81]如[79]所述之半導體裝置製造方法，其中，前述含有環氧基的基為上述式(3)、(4)、及(5)所示基之至少一種。
[82]如[79]所述之半導體裝置製造方法，其中，前述含有環氧基的基為上述式(3)、(5)、及(6)所示基之至少一種。
[83]如[79]所述之半導體裝置製造方法，其中，前述含有環氧基的基為上述式(3)、(4)、及(6)所示基之至少一種。
[84]如[79]所述之半導體裝置製造方法，其中，前述含有環氧基的基為上述式 (3)、及(4)所示基之至少一種。
[85]如[79]所述之半導體裝置製造方法，其中，前述含有環氧基的基為上述式(3)、及(5)所示基之至少一種。
[86]如[79]所述之半導體裝置製造方法，其中，前述含有環氧基的基為上述式(3)、及(6)所示基之至少一種。
[87]如[79]所述之半導體裝置製造方法，其中，前述含有環氧基的基為2-(3,4-環氧環己基)乙基。
[88]如[19]至[87]中任一項所述之半導體裝置製造方法，其中，前述含聚合性基的聚有機矽倍半氧烷之數平均分子量Mn(以GPC法所測定之聚苯乙烯換算值)為1000至50000。
[89]如[19]至[88]中任一項所述之半導體裝置製造方法，其中，前述含聚合性基的聚有機矽倍半氧烷之分子量分散度(Mw/Mn)為1.0至4.0。
[90]如[10]至[89]中任一項所述之半導體裝置製造方法，其中，前述接合步驟中，前述基底晶圓之厚度為300μm以上1000μm以下。
[91]如[10]至[90]中任一項所述之半導體裝置製造方法，其中，前述接合步驟係包含以比前述聚合物之軟化點低之溫度來使前述接著劑硬化之硬化處理，前述取下步驟係包含以比前述聚合物之軟化點高之溫度來使前述暫時接著劑層軟化之軟化處理。
[92]如[91]所述之半導體裝置製造方法，其中，前述硬化處理之溫度為30至200℃。
[93]如[91]或[92]中任一項所述之半導體裝置製造方法，其中，前述硬化後中的接著劑層之厚度為0.5至20μm。
[94]如[91]至[93]中任一項所述之半導體裝置製造方法，其中，前述軟化處理之溫度為170℃以上250℃以下。
[產業上之利用可能性]
本發明之製造方法，適於迴避或抑制晶圓積層體之增大所伴隨產生之貫通電極形成困難性而可實現較大的晶圓積層數，且可效率佳地製造半導體裝置。
此外，本發明之製造方法，係可維持補強晶圓中的支持基板與薄化晶圓之暫時接著狀態，且實現該薄化晶圓對於基底晶圓的良好接著劑接合，在其後之取下步驟中，可維持基底晶圓與薄化晶圓之間之接著劑接合，且將暫時接著劑層軟化而從薄化晶圓取下支持基板。因此，在經過製作有半導體元件之晶圓之積層而將半導體元件予以多層化之半導體裝置之製造中，可迴避晶圓破損且經由接著劑而將薄晶圓予以多層化。所以，本發明具有產業利用性。
1:晶圓
1a:元件形成面
1b:背面
1R:補強晶圓
1T:薄化晶圓
2:暫時接著劑層
S:支持基板

Claims (12)

  1. 一種半導體裝置製造方法，係包含下列步驟：
    晶圓積層體形成步驟，係形成各別具有積層構造之至少兩個的晶圓積層體，該積層構造係包含將各別具有元件形成面以及與其相反之背面之複數的晶圓，使相鄰之兩個晶圓中一方晶圓之元件形成面與另一方晶圓之背面為對向之配向；
    電極形成步驟，係從位於前述晶圓積層體中的積層方向之一端且位於背面側有隣接晶圓之第1晶圓之元件形成面側，至超過位於另一端之第2晶圓之元件形成面之位置為止，將在該晶圓積層體內貫通並延伸之貫通電極，形成於各晶圓積層體；
    電極端部露出化步驟，藉由對於經過前述電極形成步驟之各晶圓積層體中的前述第2晶圓之背面側研削而薄化該第2晶圓使在該背面側之前述貫通電極露出；
    多層化步驟，將經過前述電極端部露出化步驟之至少兩個的晶圓積層體，在該晶圓積層體間使貫通電極以電性連接並積層而接合。
  2. 如申請專利範圍第1項所述之半導體裝置製造方法，其中，前述電極形成步驟係包含形成開口部之步驟與在該開口部內填充導電材料之步驟；該形成開口部之步驟係在前述晶圓積層體中從前述第1晶圓之元件形成面側延伸至超過前述第2晶圓之元件形成面之位置為止。
  3. 如申請專利範圍第1或2項所述之半導體裝置製造方法，其中，前述多層化步驟中，係將屬於接合對象之一方晶圓積層體中的第1晶圓之元件形成面側，與另一方晶圓積層體中的第1晶圓之元件形成面側進行接合。
  4. 如申請專利範圍第1或2項所述之半導體裝置製造方法，其中，前述多層化步驟中，係將屬於接合對象之一方晶圓積層體中的第1晶圓之元件形成面側，與另一方晶圓積層體中的第2晶圓之背面側進行接合。
  5. 如申請專利範圍第1或2項所述之半導體裝置製造方法，其中，前述多層化步驟中，係將屬於接合對象之一方晶圓積層體中的第2晶圓之背面側，與另一方晶圓積層體中的第2晶圓之背面側進行。
  6. 如申請專利範圍第1至5項中任一項所述之半導體裝置製造方法，其中，前述晶圓積層體形成步驟係包含下列步驟：
    接合晶圓之步驟，係將晶圓接合於具有元件形成面及與其相反之背面之基底晶圓之前述元件形成面側；
    形成薄化晶圓之步驟，係對於該晶圓藉由研削而將薄化晶圓形成於前述基底晶圓上之步驟；
    形成半導體元件之步驟，係將半導體元件形成於該薄化晶圓中的被研削面側。
  7. 如申請專利範圍第6項所述之半導體裝置製造方法，其中，前述晶圓積層體形成步驟更包含下列步驟：
    接合晶圓之步驟，係將晶圓接合於前述基底晶圓上之前述薄化晶圓之元件形成面側；
    形成薄化晶圓之步驟，係對於該晶圓藉由研削而將薄化晶圓形成於前述基底晶圓上；
    形成半導體元件之步驟，係將半導體元件形成於該薄化晶圓中的被研削面側。
  8. 如申請專利範圍第1至5項中任一項所述之半導體裝置製造方法，其中，前述晶圓積層體形成步驟係包含下列步驟：
    準備補強晶圓之步驟，該補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、以及前述晶圓之前述元件形成面側及前述支持基板之間之暫時接著劑層；
    將前述補強晶圓中的前述晶圓從其背面側研削而形成薄化晶圓之步驟；
    接合步驟，係將具有元件形成面及與其相反之背面之基底晶圓之前述元件形成面側、與前述補強晶圓之前述薄化晶圓之背面側經由接著劑而予以接合；及
    取下步驟，係將前述補強晶圓中的前述支持基板與前述薄化晶圓之間由前述暫時接著劑層所致之暫時接著狀態予以解除，並取下前述支持基板。
  9. 如申請專利範圍第8項所述之半導體裝置製造方法，其中，前述晶圓積層體形成步驟更包含下列步驟：
    準備追加之補強晶圓之步驟，該追加之補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、以及前述晶圓之前述元件形成面側及前述支持基板之間之暫時接著劑層；
    將前述各追加之補強晶圓中的前述晶圓從其背面側研削而形成薄化晶圓之步驟；
    至少一個之追加之接合步驟，係將前述追加之補強晶圓中的前述薄化晶圓之背面側、與前述基底晶圓上之薄化晶圓之元件形成面經由接著劑而予以接合；及
    每次前述追加之接合步驟所進行之至少一個取下步驟，係將前述追加之補強晶圓中的前述支持基板與前述薄化晶圓之間由前述暫時接著劑層所致之暫時接著狀態予以解除，並取下前述支持基板。
  10. 如申請專利範圍第8或9項所述之半導體裝置製造方法，其中，用以形成前述暫時接著劑層之暫時接著劑係含有：多價乙烯基醚化合物；具有二個以上之可與該乙烯基醚基反應而形成縮醛鍵之羥基或羧基，且可與前述多價乙烯基醚化合物形成聚合物之化合物；及熱塑性樹脂。
  11. 如申請專利範圍第8至10項中任一項所述之半導體裝置製造方法，其中，前述接著劑係含有：含有聚合性基的聚有機矽倍半氧烷。
  12. 如申請專利範圍第8至11項中任一項所述之半導體裝置製造方法，其中，前述接合步驟係包含以比前述聚合物之軟化點低之溫度來使前述接著劑硬化之硬化處理，
    前述取下步驟係包含以比前述聚合物之軟化點高之溫度來使前述暫時接著劑層軟化之軟化處理。
TW108138049A 2018-10-23 2019-10-22 半導體裝置製造方法 TWI801681B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-199013 2018-10-23
JP2018199013A JP7201387B2 (ja) 2018-10-23 2018-10-23 半導体装置製造方法

Publications (2)

Publication Number Publication Date
TW202027176A true TW202027176A (zh) 2020-07-16
TWI801681B TWI801681B (zh) 2023-05-11

Family

ID=70331331

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138049A TWI801681B (zh) 2018-10-23 2019-10-22 半導體裝置製造方法

Country Status (6)

Country Link
US (1) US20210358884A1 (zh)
JP (1) JP7201387B2 (zh)
KR (1) KR102615976B1 (zh)
CN (1) CN112956020A (zh)
TW (1) TWI801681B (zh)
WO (1) WO2020085259A1 (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US7462925B2 (en) * 2004-11-12 2008-12-09 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using via to provide interconnection
EP2325882A4 (en) 2008-09-18 2017-01-04 The University of Tokyo Method for manufacturing semiconductor device
KR20100048610A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
WO2012120659A1 (ja) 2011-03-09 2012-09-13 国立大学法人東京大学 半導体装置の製造方法
JP5657499B2 (ja) * 2011-09-30 2015-01-21 株式会社東芝 半導体装置及びその製造方法、並びに半導体装置の管理システム
JP2013191639A (ja) 2012-03-12 2013-09-26 Nippon Hoso Kyokai <Nhk> 積層型半導体装置及びその製造方法
KR102161260B1 (ko) 2013-11-07 2020-09-29 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
JP6393036B2 (ja) 2013-12-19 2018-09-19 国立大学法人東京工業大学 半導体装置及びその製造方法
JP2015176958A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
JP6391999B2 (ja) 2014-06-13 2018-09-19 株式会社ディスコ 積層デバイスの製造方法
JP6429388B2 (ja) 2015-03-19 2018-11-28 株式会社ディスコ 積層デバイスの製造方法
WO2016204115A1 (ja) 2015-06-17 2016-12-22 株式会社ダイセル 硬化物の製造方法、硬化物、及び前記硬化物を含む積層物
CN108137994B (zh) * 2015-10-09 2021-08-03 株式会社大赛璐 粘接剂
KR102495911B1 (ko) * 2016-06-14 2023-02-03 삼성전자 주식회사 반도체 패키지
JP6349539B2 (ja) * 2016-09-30 2018-07-04 株式会社新川 半導体装置の製造方法および実装装置
JP7069448B2 (ja) * 2016-12-16 2022-05-18 株式会社ダイセル 硬化性組成物、接着シート、硬化物、積層物、接着シートの製造方法、及び装置
US10163864B1 (en) * 2017-08-16 2018-12-25 Globalfoundries Inc. Vertically stacked wafers and methods of forming same

Also Published As

Publication number Publication date
JP2020068254A (ja) 2020-04-30
WO2020085259A1 (ja) 2020-04-30
KR20210081381A (ko) 2021-07-01
CN112956020A (zh) 2021-06-11
TWI801681B (zh) 2023-05-11
US20210358884A1 (en) 2021-11-18
KR102615976B1 (ko) 2023-12-22
JP7201387B2 (ja) 2023-01-10

Similar Documents

Publication Publication Date Title
TWI819128B (zh) 半導體裝置製造方法
TWI794552B (zh) 半導體裝置製造方法
TWI801681B (zh) 半導體裝置製造方法
TWI787552B (zh) 半導體裝置製造方法
TWI829697B (zh) 半導體裝置製造方法
JP7324049B2 (ja) 半導体装置
JP2023161165A (ja) 熱硬化性マレイミド樹脂組成物の硬化物の製造方法