JP2020061547A - 車両用整流装置、整流器、発電装置及びパワートレイン - Google Patents

車両用整流装置、整流器、発電装置及びパワートレイン Download PDF

Info

Publication number
JP2020061547A
JP2020061547A JP2019165284A JP2019165284A JP2020061547A JP 2020061547 A JP2020061547 A JP 2020061547A JP 2019165284 A JP2019165284 A JP 2019165284A JP 2019165284 A JP2019165284 A JP 2019165284A JP 2020061547 A JP2020061547 A JP 2020061547A
Authority
JP
Japan
Prior art keywords
efesd
layer
rectifier
body region
rectifying device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019165284A
Other languages
English (en)
Other versions
JP6941144B2 (ja
Inventor
宏道 李
Hong Dao Li
宏道 李
有仁 沈
You Ren Shen
有仁 沈
洪鈞 范
Hong Jun Fan
洪鈞 范
詩心 應
Shi Xin Ying
詩心 應
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Actron Technology Corp
Original Assignee
Actron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW108113456A external-priority patent/TWI703736B/zh
Application filed by Actron Technology Corp filed Critical Actron Technology Corp
Publication of JP2020061547A publication Critical patent/JP2020061547A/ja
Application granted granted Critical
Publication of JP6941144B2 publication Critical patent/JP6941144B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view

Abstract

【課題】 交流発電機において整流するための整流素子を含む車両用交流発電機の整流装置を提供する。【解決手段】 整流素子は、強化された電界効果半導体ダイオード（Ｅｎｈａｎｃｅｄ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｉｏｄｅ：ＥＦＥＳＤ）を備える。前記ＥＦＥＳＤは、横方向導電性シリサイド構造と、並んで集積された電界効果接合構造とを含む。車両用の整流器、発電装置及びパワートレインも提供される。【選択図】図１

Description

本発明は、車両用の整流装置、整流器、発電装置及びパワートレインに関する。
一般に、低損失ダイオード（Ｌｏｗ Ｌｏｓｓ Ｄｉｏｄｅｓ：ＬＬＤｓ）は、低い逆方向バイアスリーク電流及び低い順方向バイアス導電抵抗を追求する。高効率発電機用のプレスフィットパッケージを有する低損失ダイオードは、信頼性、構造安定性及び放熱能力を組み合わせなければならない。しかしながら、低損失ダイオードのチップ設計が最も重要な鍵である。
現在市販されている低損失ダイオードチップには、バイアス電圧に伴って逆方向バイアスリーク電流が増加したり、高温（１００ｍＡ＠２０Ｖで２００℃以上）で過剰なリークが発生したり、セル密度を向上させることができない等の欠点がある。この場合、低損失ダイオードチップの全体的な整流効率が制限される。
本発明は、より高い順方向電流密度とより低い逆方向リーク電流を有する車両用の整流器チップを提供し、それによってより良好な整流能力を得る。
本発明は、セル密度を効果的に増加させ、それによってチップ整流効率を改善するように設計された、車両用の別の整流器チップを提供する。
本発明は、車両用の交流発電機のための整流装置を提供する。整流装置は、交流発電機において整流するための整流素子を含む。整流素子は、強化された電界効果半導体ダイオード（Ｅｎｈａｎｃｅｄ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｉｏｄｅ：ＥＦＥＳＤ）を有する。ＥＦＥＳＤは、本体領域と、シリサイド層と、電界効果接合構造と、相互接続層と、基板と、金属層とを含む。シリサイド層は、本体領域に導通する横方向導電性シリサイド構造を含む。横方向導電性シリサイド構造及び電界効果接合構造は、並んで集積される。導電が生じるときに横方向導電性シリサイド構造が単極性のキャリア源を提供する。相互接続層は、横方向導電性シリサイド構造と電界効果接合構造とを電気的に接続し、横方向導電性シリサイド構造、電界効果接合構造及び相互接続層は等しい電位であり、相互接続層は、ＥＦＥＳＤのアノードとして働く。本体領域は、横方向導電性シリサイド構造と基板との間に配置される。金属層は基板の下に配置され、金属層はＥＦＥＳＤのカソードとして機能する。
本発明は、ベースと、リード構造と、整流器チップとを含む車両用の整流器を提供する。ベースは、収容空間を有する。リード構造は、収容空間上に配置されている。整流器チップは、ベースとリード構造との間に配置され、リード構造とベースとに電気的に接触する。整流器チップは、前記ＥＦＥＳＤを含む。
本発明は、発電機によって供給される交流電圧を整流するための整流器を含む車両用の発電装置を提供する。整流器は、前記ＥＦＥＳＤを含む。
本発明は、発電機によって供給される交流電圧を整流するための整流器を有する発電装置を含む車両用のパワートレインを提供する。整流器は、前記ＥＦＥＳＤを含む。
以上のことから、本発明では、横方向導電性シリサイド構造と電界効果接合構造とを並べて一体化してＥＦＥＳＤを形成している。この場合、本実施形態のＥＦＥＳＤは、順方向電流密度が高く、逆方向リーク電流が小さく、整流能力が良好である。また、本実施形態のＥＦＥＳＤは本体面積を縮小し、セル密度を効果的に増加させることができ、チップ使用面積を増加させることができる。
添付の図面は、本発明のさらなる理解を提供するために含まれ、本明細書に組み込まれ、その一部を構成する。図面は本発明の実施形態を示し、説明と共に、本発明の原理を説明するのに役立つ。
本発明の第一実施形態に係る整流装置を示す概略断面図である。
本発明の第二実施形態に係る整流装置を示す概略断面図である。
本発明の一実施形態に係る整流器を示す概略断面図である。
実施例１及び比較例１の順方向電圧における電流密度と電圧との関係を示すグラフである。
実施例１及び比較例１の逆方向電圧における電流密度と電圧との関係を示すグラフである。
本発明は、本実施形態の図面を参照してより包括的に説明される。しかしながら、本発明は様々な異なる形態で実施することができ、本明細書の実施形態に限定されるものではない。図中の層及び領域の厚さは、明確にするために拡大されている。同じ、又は類似の参照番号は、同じ、又は類似の装置を表し、以下の段落では繰り返さない。
以下の実施形態では、第一の導電型がＰ型である場合、第二の導電型はＮ型であり、第一の導電型がＮ型である場合、第二の導電型はＰ型である。Ｐ型ドーパントは、例えば、ホウ素、又は二フッ化ホウ素である。Ｎ型ドーパントは、例えば、リン、又はヒ素である。本実施形態において、第一の導電型はＮ型であり、第二の導電型はＰ型であってもよい。しかし、本発明はこれに限定されるものではなく、その逆も可能である。
図１は、本発明の第一実施形態に係る整流装置を示す概略断面図である。
図１を参照して、本実施形態は、車両用の交流発電機のための整流装置を提供する。整流装置は、交流発電機において整流するための整流素子１０ａを含む。整流素子１０ａは、強化された電界効果半導体ダイオード（Ｅｎｈａｎｃｅｄ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｉｏｄｅ：ＥＦＥＳＤ）３０ａを有する。
具体的には、図１に示すように、ＥＦＥＳＤ３０ａは基板１２と、エピタキシャル層１４と、複数の本体領域１６と、シリサイド層１８と、複数のゲート構造２０と、相互接続層２６と、金属層２８とを含む。基板１２は、互いに対向する前面１２ａ及び背面１２ｂを有する。一実施形態では、基板１２がＳｉ、ＳｉＣ、ＧａＮ、又はそれらの組合せを含む。本実施形態では、基板１２がＮ型高濃度ドープ（Ｎ＋）シリコン基板等の第一の導電型の高濃度ドープシリコン基板であってもよい。
エピタキシャル層１４は、基板１２の前面１２ａ上に配置される。一実施形態では、エピタキシャル層１４が第一の導電型を有するエピタキシャル層、例えば、Ｎ型低濃度ドープ（Ｎ−）エピタキシャル層である。別の実施形態では、エピタキシャル層１４のドーピング濃度が１×１０16／ｃｍ3〜５×１０17／ｃｍ3であってもよい。代替の実施形態では、エピタキシャル層１４の厚さ１４ｔが２．０μｍ〜８．０μｍとすることができる。
本体領域１６は、エピタキシャル層１４内にそれぞれ配置されている。一実施形態では、本体領域１６がＰ型ドープ領域等の第二の導電型を有するドープ領域である。いくつかの実施形態では、基板１２及びエピタキシャル層１４は同じ導電型を有し、本体領域１６及びエピタキシャル層１４は異なる導電型を有する。別の実施形態では、本体領域１６のドーピング濃度が１×１０17／ｃｍ3〜５×１０17／ｃｍ3であってもよい。図１に示すように、本体領域１６の底面はシリサイド層１８の底面から第一距離Ｄ１だけ離れており、本体領域１６の側面は、シリサイド層１８の側面から第二距離Ｄ２だけ離れている。代替の実施形態では第一距離Ｄ１が０．５μｍと２．０μｍとの間であってもよく、第二距離Ｄ２は０．１μｍと０．５μｍとの間であってもよい。他の実施形態ではピッチＰが隣接する二つの本体領域１６の間に含まれ、ピッチＰは２μｍと３μｍとの間であってもよい。
ゲート構造２０は本体領域１６の間のエピタキシャル層１４（又は基板１２）上に配置され、ゲート構造２０は本体領域１６の一部も覆う。いくつかの実施形態では、ゲート構造２０がゲート材料層をパターニングして、互いに分離された複数のゲート構造２０を形成することによって形成される。図１に示すように、ゲート構造２０は、ゲート誘電体層２２及びゲート２４を含むことができる。ゲート誘電体層２２は、ゲート２４とエピタキシャル層１４との間に配置される。いくつかの実施形態では、ゲート誘電体層２２がＳｉＯ2、ＨｆＯ2、ＢａＴｉＯ3、ＺｒＯ2、ＳｉＯＮ、又はそれらの組合せを含む。ゲート誘電体層２２は、３０Å〜２００Åの厚さを有する。しかし、本発明はこれに限定されない。他の実施形態では、ゲート誘電体層２２の厚さはオン状態閾値電圧を下げるために低減されてもよい。ゲート２４は、ポリシリコンを含むことができる。ゲート２４は、１．５μｍ〜２．０μｍの幅を有する。
シリサイド層１８はゲート構造２０の上面及び側壁を覆い、本体領域１６の上面を覆うように延在する。いくつかの実施形態では、シリサイド層１８は、ＰｔＳｉ、ＴｉＳｉ、ＮｉＳｉ、ＭｏＳｉ、ＷＳｉ、ＣｏＳｉ、又はそれらの組み合わせを含む。シリサイド層１８は、実質的に同じ厚さを有するコンフォーマル層と呼ぶことができる。一実施形態では、シリサイド層１８が３００Å〜７００Åの厚さ１８ｔを有することができる。
相互接続層２６はゲート構造２０上に配置され、隣接する二つのゲート構造２０の間の空間を充填し、垂直方向導電性チャネル１５を形成する。いくつかの実施形態では、相互接続層２６が金属材料を含み、金属材料は、例えば、アルミニウム、銅、アルミニウム銅、又はそのような適切な材料とすることができる。別の実施形態では、垂直方向導電性チャネル１５の幅１５ｗが０．４μｍと０．６μｍとの間であってもよい。代替の実施形態では、相互接続層２６は、アノードと見なすことができる。
金属層２８は、基板１２の背面１２ｂ上に配置され、基板１２の背面１２ｂに接続される。いくつかの実施形態では、金属層２８は、金属材料を含み、例えば、アルミニウム、銅、アルミニウム銅等の適切な材料としてもよい。代替の実施形態では、金属層２８は、カソードと見なすことができる。
図１に示すように、本体領域１６と接触しているシリサイド層１８は、横方向導電性シリサイド構造３２と見なすことができることに注意されたい。ゲート構造２０の下の本体領域１６は、チャネル１７と見なすことができる。いくつかの実施形態では、チャネル１７が横方向導電性シリサイド構造３２の側面、本体領域１６の側面、及びゲート誘電体層２２の底面によって画定される領域である。別の実施形態では、チャネル１７の長さは０．５μｍ未満であってもよい。さらに、本体領域１６（又はチャネル１７）は、エピタキシャル層１４と接触して、電界効果接合構造３４を形成することができる。本実施形態では、ＥＦＥＳＤ３０ａが横方向導電性シリサイド構造３２と電界効果接合構造３４とを並べて集積化することができる。相互接続層２６は横方向導電性シリサイド構造３２、電界効果接合構造３４、及び相互接続層２６が等しい電位になるように、横方向導電性シリサイド構造３２と電界効果接合構造３４とを電気的に接続する。他の実施形態では、横方向導電性シリサイド構造３２の電界効果接合構造３４への接続がモノリシックに集積化されていると考えることができる。
一実施形態では、横方向導電性シリサイド構造３２は、導電が生じるときに単極キャリア源を提供することができる。ＥＦＥＳＤ３０ａの電流経路１１は相互接続層２６（すなわち、アノード）からシリサイド層１８、本体領域１６（又はチャネル１７）、エピタキシャル層１４、及び基板１２を通って金属層２８（すなわち、カソード）に至るものとすることができる。別の実施形態では、ＥＦＥＳＤ３０ａの電流経路１１が垂直方向導電性チャネル１５から横方向導電性チャネル３１に曲げられ、次いで、金属層２８（すなわち、カソード）への別の垂直方向導電性チャネル１９に曲げられる。横方向導電性チャネル３１は、電圧がゲート２４に印加されたときにゲート誘電体層２２の下に生成される反転層から生じる。具体的には、順方向バイアスの場合にはチャネル１７内に反転層が形成される。反転層は順方向電圧を低減するために、エネルギーバンドを曲げ、障壁の高さを低くすることができる。代替の実施形態では、順方向電圧が０．７８Ｖと０．６０Ｖとの間、又は０．６０Ｖ未満であってもよい。
いくつかの実施形態では、ＥＦＥＳＤ３０ａが０．６Ｖの順方向電圧で約５００Ａ／ｃｍ2の電流密度を有し、−１８Ｖの逆方向電圧で約５０μＡ／ｃｍ2の逆方向電流密度を有する。固定電圧では、順方向バイアス電流と逆方向バイアス電流（すなわち、ＩＦ＠０．６Ｖ／ＩＲ＠−１８Ｖ）との比率は１×１０7であってもよい。これに対して、市販のスーパーバリア整流器（Ｓｕｐｅｒ Ｂａｒｒｉｅｒ Ｒｅｃｔｉｆｉｅｒ：ＳＢＲ）は、順方向電圧０．６Ｖで約３００Ａ／ｃｍ2の電流密度を有し、−１８Ｖの逆方向電圧で約１００μＡ／ｃｍ2の逆方向電流密度を有し、すなわち、従来のＳＢＲの逆方向バイアス電流に対する順方向バイアス電流（すなわち、ＩＦ＠０．６Ｖ／ＩＲ＠−１８Ｖ）の比率は、３×１０6に過ぎない。すなわち、本実施形態のＥＦＥＳＤ３０ａは、固定電圧での逆方向バイアス電流に対する順方向バイアス電流の比率が著しく高く、ＳＢＲ等の従来の整流素子よりも良好な整流能力を示す。
代替の実施形態ではＥＦＥＳＤ３０ａの本体領域１６のドーピング濃度が従来のＳＢＲの本体領域のドーピング濃度に等しい場合、ＥＦＥＳＤ３０ａのリーク電流は固定された逆方向電圧におけるＳＢＲのリーク電流よりも小さい。すなわち、ＥＦＥＳＤ３０ａとＳＢＲとが同じ整流能力、すなわち、固定電圧での逆方向バイアス電流に対する順方向バイアス電流の比率を有するように設計される場合、本実施形態のＥＦＥＳＤ３０ａの本体領域１６のドーピング濃度は、ＳＢＲのドーピング濃度よりも低くなる。すなわち、本実施形態では、ＥＦＥＳＤ３０ａのドーピング濃度が低い本体領域ほど、従来のＳＢＲと同様の障壁の高さを実現することができる。本体領域のドーピング濃度が減少することにつれて、チャネル上のターンオン電圧も減少する。このため、本実施形態のＥＦＥＳＤ３０ａは、従来の整流素子に比べてブレークダウン電圧が大きい。別の実施形態では、ＥＦＥＳＤ３０ａが２０Ｖと２５Ｖとの間でブレークダウン電圧を有することができる。加えて、ドーピング濃度が低い本体領域は、本実施形態が同じ整流能力を達成するために本体領域の面積を減少させることができることを表す。本体領域の面積が減少するにつれて、ＥＦＥＳＤ３０ａの電流集中効果は減少する。この場合、本実施形態のＥＦＥＳＤ３０ａは、セル密度を効果的に高めることができ、チップ整流効率を向上させることができる。他の実施形態では、シリサイド層１８は自己整合されて、本体領域１６内に形成される。「自己整合」とは、シリサイド層１８を、追加のリソグラフィ及びエッチングプロセスなしに、本体領域１６に整合させることができることを意味する。このため、本実施形態のシリサイド層１８は、プロセスばらつきに影響を与えることなく形成することができ、プロセスウィンドウを大きくすることができ、単位面積により多くのセルを集積化することができる。
本発明の実現可能性を実証するため、そして、本発明のＥＦＥＳＤをさらに説明するために、以下の実施例１を列挙する。
具体的には実施例１のチップが本発明のＥＦＥＳＤを含み（その構造を図１に示す）、比較例１のチップは市販のＳＢＲを含む。次に、実施例１のチップ及び比較例１のチップについてそれぞれ電気的測定を行い、電流密度及び電圧曲線（ＩＶ曲線）の結果を図４Ａ及び４Ｂに示す。
図４Ａを参照して、実施例１のチップが比較例１のチップと同じチップ面積を有する場合、順方向電圧が０．４２Ｖを超えると、実施例１のチップの順方向電流密度は比較例１のチップよりも大きくなる。一方、図４Ａに示すように、実施例１のチップと比較例１のチップとが同じチップ面積を有する場合、実施例１のチップの逆方向電流密度は、比較例１のチップの逆方向電流密度よりも小さい。すなわち、実施例１のチップは、順方向電流密度が高く、リーク電流が小さい。したがって、本発明のＥＦＥＳＤは、市販のＳＢＲよりも良好な整流能力を有する。
図２は、本発明の第二実施形態に係る整流装置を示す概略断面図である。
図２を参照して、基本的に、第二実施形態の整流素子１０ｂは、第一実施形態の整流素子１０ａと同様である。なお、同一部材の構成及び材料については、上記の実施形態で詳細に説明したので、その繰り返しは省略する。異なる点は、第二実施形態の整流素子１０ｂがＥＦＥＳＤ３０ｂを含む点である。ＥＦＥＳＤ３０ｂの相互接続層２６は、シリサイド層１８を貫通して本体領域１６に接触する。具体的には、シリサイド層１８を形成した後、シリサイド層１８の一部を除去して、本体領域１６の上面を露出させる。次に、相互接続層２６が本体領域１６と接触するように、隣接する二つのゲート構造２０の間の空間を埋めるように相互接続層２６が形成される。
図３は、本発明の一実施形態に係る整流器を示す概略断面図である。
図３を参照すると、整流器１００は、基材１０２と、リード構造１０４と、整流器チップ１０６とを含む。基材１０２は、収容空間１０２ａを有している。一実施形態では基材１０２が銅、アルミニウム、又はそれらの合金を含むが、本発明はそれらに限定されない。リード構造１０４は、収容空間１０２ａ上に配置されている。整流器チップ１０６は基材１０２の収容空間１０２ａに配置されており、基材１０２及びリード構造１０４とそれぞれ電気的に接続されている。本実施形態では、整流器チップ１０６が前記ＥＦＥＳＤ３０ａ、３０ｂのいずれか一つを含む。ＥＦＥＳＤ３０ａ、３０ｂの構造及び材料は上記の実施形態で詳細に説明されており、繰り返さない。基材１０２及びリード構造１０４は、それぞれ外部回路に接続されてもよい。本実施形態では、整流器１００は、例えば、交流（ＡＣ）を直流（ＤＣ）に整流し、自動車システム内の様々な電気デバイス及びバッテリに伝送するために、車両用発電機上に配置されてもよい。
本実施形態では基材１０２の周囲１０２ｂが例えば、円形、正方形、又は六角形であるが、これらに限定されず、他の多角形、又は不規則な形状であってもよい。基材１０２内の収容空間１０２ａは、周囲１０２ｂの形状に対応していても、対応していなくてもよく、収容空間１０２ａは、例えば、正方形、円形、又は六角形であってもよい。別の実施形態では、基材１０２の周囲１０２ｂが放熱面積を増大させ、圧入接続技術を使用することによって整流器１００を車両用発電機に取り付けることから生じる整流器１００の応力を分散させるための歯車状の外形を有してもよく、それによって、基材１０２内の整流器チップ１０６が損傷しない、又は欠陥を生じないことを保証する。本実施形態の基材１０２は、銅基材、純アルミニウム基材、又はアルミニウム合金基材であってもよい。
本実施形態ではリード構造１０４がベース部１０４ａ及びリード１０４ｂを含み、ベース部１０４ａは整流器チップ１０６の上面１０６ａと直接接触することができ、あるいはベース部１０４ａが整流器チップ１０６とリード構造１０４との間に配置された導電性接着層１１０ｂを介して整流器チップ１０６に電気的に接続することができる。一実施形態では、リード構造１０４のベース部１０４ａの底面１０４ｃの形状が正方形、円形、又は六角形等、整流器チップ１０６の形状に対応していてもよいし、対応していなくてもよい。リード構造１０４の材料としては、例えば、アルミニウム、銅、又はこれらの合金（例えば、アルミニウム合金）を用いることができる。別の実施形態では、リード構造１０４のベース部１０４ａの面積が基材１０２の収容空間１０２ａの底部１０２ｃの面積以下である。
図３を参照すると、本実施形態では整流器チップ１０６の底面１０６ｂが基材１０２と直接接触していてもよく、あるいは整流器チップ１０６の底面１０６ｂが整流器チップ１０６と基材１０２との間に配置された導電性接着層１１０ａを介して基材１０２に電気的に接続されていてもよい。いくつかの実施形態では導電性接着層１１０ａ、１１０ｂは、鉛−錫はんだ等、当該技術分野で一般に使用されるはんだであってもよい。
さらに、整流器１００は、整流器チップ１０６及びリード構造１０４の一部を収容空間１０２ａ内に封止するための封止材１０８を有することもできる。封止材１０８としては、例えば、エポキシ樹脂、ビフェニル樹脂、不飽和ポリエステル、セラミック材料等を用いることができる。さらに、封止材１０８の場合、収容空間１０２ａの壁は、内側に延在するロック構造１０２ｄを有していてもよい。ロック構造１０２ｄは、封止材１０８をロックし、それによって、整流器１００のパッケージ全体の信頼性及び寿命を改善することができる。ロック構造１０２ｄは例えば、連続した環状構造であってもよいし、収容空間１０２ａの壁に分散された複数の突起構造であってもよい。
本発明の別の実施形態では、車両用の発電装置が提供され、発電機によって提供される交流電圧を整流するための整流器を含む。当該整流器は、前記ＥＦＥＳＤ３０ａ、３０ｂのいずれか一つを含む。車両用の発電装置のいくつかの実施形態では、ＥＦＥＳＤが従来のＳＢＲよりも良好な負荷ダンプ保護能力を有する。車両用の発電装置の他の実施形態では、ＥＦＥＳＤが従来のＳＢＲよりも低い電力損失を有する。ＥＦＥＳＤの電力損失は、順方向電流１００アンペア（すなわち、順方向電圧ＶＦ＝０．５５Ｖ及び順方向電流ＩＦ＝１００Ａ）で、同じチップ面積及びパッケージ条件下で、従来のＳＢＲの電力損失よりも１５％以上低い。代替の実施形態では、車両用の発電装置は、巻線モータ、永久磁石モータ、又はそれらの組合せを含む。
本発明の他の実施形態では、車両用のパワートレインは、発電機によって供給される交流電圧を整流するための整流器を有する車両用の発電装置を含む。当該整流器は、ＥＦＥＳＤ３０ａ、３０ｂのいずれか一つを含む。代替の実施形態では、車両用のパワートレインがアイドルストップ始動システム（ｉｄｌｅ ｓｔｏｐ ｓｔｒａｔ ｓｙｓｔｅｍ：ＩＳＳ）、ベルト駆動スタータ発電機システム（Ｂｅｌｔ ｄｒｉｖｅｎ ｓｔａｒｔｅｒ ｇｅｎｅｒａｔｏｒ ｓｙｓｔｅｍ：ＢＳＧ）及び一体型スタータ発電機システム（ｉｎｔｅｇｒａｔｅｄ ｓｔａｒｔｅｒ ｇｅｎｅｒａｔｏｒ ｓｙｓｔｅｍ：ＩＳＧ）、又はそれらの組合せを含む。すなわち、本実施形態の整流器は、燃料自動車に限らず、ハイブリッド電気自動車や電気自動車にも適用することができる。
要約すると、本発明では、横方向導電性シリサイド構造及び電界効果接合構造を並べて一体化してＥＦＥＳＤを形成する。順方向バイアスでは、反転層がチャネル内に形成され、反転層はエネルギーバンドを屈曲させ、障壁の高さを低くすることができ、それによって伝導状態を形成する。また、逆方向バイアスでは、チャネルに空乏層を形成してチャネルを閉じることにより、リーク電流を低減することができる。この場合、本実施形態のＥＦＥＳＤは、順方向電流密度が高く、リーク電流が少なく、整流能力が良好である。また、本実施形態のＥＦＥＳＤによれば、本体面積を縮小し、セル密度を効果的に増加させることができ、低導電抵抗、低リーク電流の効果を得ることができる。
本発明を上記の実施形態を参照して説明したが、本発明の思想から逸脱することなく、説明した実施形態に修正を加えることができることは当業者には明らかであろう。したがって、本発明の範囲は、上記の詳細な説明によってではなく、添付の特許請求の範囲によって定義される。
本発明では、横方向導電性シリサイド構造と電界効果接合構造とを並べて集積化してＥＦＥＳＤを形成する。したがって、本発明のＥＦＥＳＤは、車両用の交流発電機のための整流装置、車両用の発電装置及び車両用パワートレインに適用することができる。
１０ａ，１０ｂ 整流素子
１１ 電流経路
１２ 基板
１２ａ 基板表面
１２ｂ 基板裏面
１４ エピタキシャル層
１４ｔ エピタキシャル層の厚さ
１５，１９ 垂直方向導電性チャネル
１５ｗ 垂直方向導電性チャネルの幅
１６ 本体領域
１７ チャネル
１８ シリサイド層
１８ｔ シリサイド層の厚さ
２０ ゲート構造
２２ ゲート誘電体層
２４ ゲート
２６ 相互接続層
２８ 金属層
３０ａ，３０ｂ Ｅｎｈａｎｃｅｄ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｄｉｏｄｅ（ＥＦＥＳＤ）
３１ 横方向導電性チャネル
３２ 横方向導電性シリサイド構造
３４ 電界効果接合構造
Ｄ１ 第一距離
Ｄ２ 第二距離
Ｐ ピッチ
１００ 整流
１０２ 基材
１０２ａ 収容空間
１０２ｂ 周囲
１０２ｃ 底面
１０２ｄ ロック構造
１０４ リード構造
１０４ａ ベース部
１０４ｂ リード
１０４ｃ 底面
１０６ 整流器チップ
１０６ａ 整流器チップの上面
１０６ｂ 整流器チップの底面
１０８ 封入剤
１１０ａ，１１０ｂ 導電性接着層

Claims (18)

  1. 車両用の交流発電機のための整流装置であって、
    前記整流装置は、交流発電機において整流するための整流素子を備え、
    前記整流素子は、強化された電界効果半導体ダイオード（Ｅｎｈａｎｃｅｄ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｉｏｄｅ：ＥＦＥＳＤ）を有し、
    本体領域と、
    前記本体領域に導通する横方向導電性シリサイド構造を含むシリサイド層と、
    電界効果接合構造と、
    前記横方向導電性シリサイド構造と前記電界効果接合構造とを電気的に接続する相互接続層と、
    基板と、
    前記基板の下に配置され、前記ＥＦＥＳＤのカソードとして機能する金属層とを備え、
    前記本体領域は、前記横方向導電性シリサイド構造と前記基板との間に配置され、
    前記横方向導電性シリサイド構造、前記電界効果接合構造及び前記相互接続層は等しい電位であり、前記相互接続層は、前記ＥＦＥＳＤのアノードとして機能し、
    前記横方向導電性シリサイド構造と前記電界効果接合構造は並んで集積され、導電が生じるときに前記横方向導電性シリサイド構造が単極性のキャリア源を提供する整流装置。
  2. 前記ＥＦＥＳＤは、
    互いに反対側の前面と背面とを有する前記基板と、
    前記基板の前面に配置されたエピタキシャル層と、
    前記エピタキシャル層に配置された前記本体領域と、
    前記エピタキシャル層上に配置されたゲートと、
    前記ゲートと前記エピタキシャル層との間に配置されたゲート誘電体層と、
    前記ゲートの上面及び側壁を覆い、前記相互接続層と前記本体領域との間に延在する前記シリサイド層とを備え、
    前記基板と前記エピタキシャル層とが同じ導電型を有し、前記本体領域と前記エピタキシャル層とが異なる導電型を有し、
    隣接する二つのゲート間に垂直方向導電性チャネルが含まれ、垂直方向導電性チャネルが前記本体領域に対応する請求項１に記載の整流装置。
  3. 前記ＥＦＥＳＤの電流経路が前記アノードから前記シリサイド層、前記本体領域、前記エピタキシャル層及び前記基板を通って前記カソードに至るものであって、
    前記電流経路が前記垂直方向導電性チャネルから横方向導電性チャネルに曲げられ、前記横方向導電性チャネルは、前記ゲートに順方向バイアスが印加されたときに前記ゲート誘電体層の下に生成される反転層からもたらされる請求項２に記載の整流装置。
  4. チャネルは、前記横方向導電性シリサイド構造の側面と、前記本体領域の側面と、前記ゲート誘電体層の底面とによって画定される領域で、前記チャネルの長さは、０．５μｍ未満であり、
    順方向バイアスの場合、前記反転層は、前記チャネル内に形成され、前記反転層はエネルギーバンドを曲げ、障壁高さを低くして、順方向電圧を低減することができる請求項３に記載の整流装置。
  5. 前記基板がＳｉ、ＳｉＣ、ＧａＮ、又はそれらの組み合わせを含み、前記ゲートが多結晶シリコン、又はは金属を含み、前記ゲート誘電体層が、ＳｉＯ2、ＨｆＯ2、ＢａＴｉＯ3、ＺｒＯ2、ＳｉＯＮ、又はそれらの組み合わせを含む請求項２〜４のいずれか一項に記載の整流装置。
  6. 前記シリサイド層が、ＰｔＳｉ、ＴｉＳｉ、ＮｉＳｉ、ＭｏＳｉ、ＷＳｉ、ＣｏＳｉ、又はそれらの組み合わせを含む請求項２〜５のいずれか一項に記載の整流装置。
  7. 前記相互接続層が、前記シリサイド層をさらに貫通して前記本体領域に接触する請求項２〜６のいずれか一項に記載の整流装置。
  8. 前記ゲート誘電体層の厚さが減少すると閾値電圧が減少し、
    前記本体領域のドーピング濃度が減少するとチャネルのターンオン電圧が減少し、
    前記本体領域の面積が減少し、深さが浅くなると前記ＥＦＥＳＤの電流集中効果が減少してセル密度が増加する請求項２〜７のいずれか一項に記載の整流装置。
  9. 前記整流装置は、５００Ａ／ｃｍ2で前記ＥＦＥＳＤに電流が流れるとき、０．６Ｖ未満の導通電圧を有し、
    前記ＥＦＥＳＤの逆方向電流密度が−１８Ｖの逆方向電圧で５０μＡ／ｃｍ2未満であり、
    前記ＥＦＥＳＤの順方向電流密度が０．６Ｖの順方向電圧で５００Ａ／ｃｍ2より大きい請求項１〜８のいずれか一項に記載の整流装置。
  10. 前記シリサイド層は前記本体領域と自己整合され、より多くのセルが単位領域に集積化される請求項１〜９のいずれか一項に記載の整流装置。
  11. 前記ＥＦＥＳＤの前記本体領域のドーピング濃度がスーパーバリア整流器（ＳＢＲ）の本体領域のドーピング濃度に等しいとき、前記ＥＦＥＳＤのリーク電流が、固定逆電圧における前記スーパーバリア整流器（ＳＢＲ）のリーク電流未満である請求項１〜１０のいずれか一項に記載の整流装置。
  12. 前記横方向導電性シリサイド構造の前記電界効果接合構造への接続は、モノリシックに集積される、請求項１〜１１のいずれか一項に記載の整流装置。
  13. 車両用の整流器であって、
    収容空間を有するベースと、収容空間上に配置されたリード構造と、前記ベースと前記リード構造との間に配置され、前記リード構造と前記ベースとに電気的に接触する整流器チップであって、前記整流器チップは、請求項１から請求項１２のいずれか１項に記載のＥＦＥＳＤを備える、整流器チップと、を備える車両用整流器、であって、整流器チップがＥＦＥＳＤを備える請求項１〜請求項１２のいずれか一項に記載の整流器。
  14. 前記ベースが、Ｃｕ、Ａｌ、又はそれらの合金を含む、請求項１３に記載の整流器。
  15. 車両用の発電装置であって、
    請求項１から１２のいずれか一項に記載のＥＦＥＳＤを備え、発電機によって供給される交流電圧を整流するための整流器を備える発電装置。
  16. 巻線モータ、永久磁石モータ、又はそれらの組み合わせを備える請求項１５に記載の発電装置。
  17. 車両用のパワートレインであって、
    請求項１〜１２のいずれか一項に記載のＥＦＥＳＤを備え、発電機によって供給される交流電圧を整流するための整流器を有する発電装置を備えるパワートレイン。
  18. アイドルストップスタート（ＩＳＳ）システム、ベルト駆動スタータ発電機（ＢＳＧ）システム、統合スタータ発電機（ＩＳＧ）システム、又はそれらの組み合わせを備える請求項１７に記載のパワートレイン。
JP2019165284A 2018-10-11 2019-09-11 車両用整流装置、整流器、発電装置及びパワートレイン Active JP6941144B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862744138P 2018-10-11 2018-10-11
US62/744,138 2018-10-11
TW108113456 2019-04-17
TW108113456A TWI703736B (zh) 2018-10-11 2019-04-17 車用整流裝置、整流器、發電裝置以及動力系統

Publications (2)

Publication Number Publication Date
JP2020061547A true JP2020061547A (ja) 2020-04-16
JP6941144B2 JP6941144B2 (ja) 2021-09-29

Family

ID=67383711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019165284A Active JP6941144B2 (ja) 2018-10-11 2019-09-11 車両用整流装置、整流器、発電装置及びパワートレイン

Country Status (4)

Country Link
US (1) US11508808B2 (ja)
EP (1) EP3637460A1 (ja)
JP (1) JP6941144B2 (ja)
KR (1) KR102258073B1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57194561A (en) * 1981-05-27 1982-11-30 Hitachi Ltd Semiconductor device
JPH0997912A (ja) * 1995-07-27 1997-04-08 Origin Electric Co Ltd 半導体ダイオード
JP2005045905A (ja) * 2003-07-28 2005-02-17 Toyota Motor Corp 回転電機用駆動回路および車両用電装ユニット
US20060118814A1 (en) * 2004-12-07 2006-06-08 Jun Cai High-voltage diodes formed in advanced power integrated circuit devices
JP2008227495A (ja) * 2007-03-09 2008-09-25 Diodes Fabtech Inc 高効率整流器
WO2009131051A1 (ja) * 2008-04-21 2009-10-29 日本電気株式会社 半導体装置及びその製造方法
US20100029048A1 (en) * 2006-03-23 2010-02-04 Integrated Discrete Devices, Llc Field Effect Semiconductor Diodes and Processing Techniques
JP2014502425A (ja) * 2010-12-09 2014-01-30 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 自動車に電圧供給するための発電機装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1174285A (en) * 1980-04-28 1984-09-11 Michelangelo Delfino Laser induced flow of integrated circuit structure materials
JP3839576B2 (ja) 1998-02-26 2006-11-01 三菱電機株式会社 車両用交流発電機の整流器
US6186408B1 (en) * 1999-05-28 2001-02-13 Advanced Power Devices, Inc. High cell density power rectifier
US7671441B2 (en) * 2005-04-05 2010-03-02 International Rectifier Corporation Trench MOSFET with sidewall spacer gates
US8669554B2 (en) * 2006-05-10 2014-03-11 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
US9716156B2 (en) * 2015-05-02 2017-07-25 Alpha And Omega Semiconductor Incorporated Device structure and manufacturing method using HDP deposited source-body implant block
US20110241113A1 (en) * 2010-03-31 2011-10-06 Zuniga Marco A Dual Gate LDMOS Device with Reduced Capacitance
JP2012174878A (ja) 2011-02-22 2012-09-10 Hitachi Ltd 半導体装置、及びそれを用いた装置
CN104106142B (zh) * 2012-02-10 2016-03-09 松下知识产权经营株式会社 半导体装置及其制造方法
US9324625B2 (en) 2012-05-31 2016-04-26 Infineon Technologies Ag Gated diode, battery charging assembly and generator assembly
TWI484629B (zh) 2012-11-01 2015-05-11 Chip Integration Tech Co Ltd 溝渠式ｍｏｓ整流器及其製造方法
JP6263014B2 (ja) * 2013-12-12 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
JP2015162609A (ja) * 2014-02-27 2015-09-07 株式会社東芝 半導体装置
KR102408785B1 (ko) * 2015-01-12 2022-06-14 툴라 테크놀로지, 인크. 스킵 파이어 엔진 제어 시스템에서의 소음, 진동 및 잡소리 감소
TWM516229U (zh) 2015-07-20 2016-01-21 Actron Technology Corp 整流二極體及其引線結構
JP6315010B2 (ja) * 2016-03-09 2018-04-25 トヨタ自動車株式会社 ハイブリッド車両
EP3707023A2 (en) * 2017-11-07 2020-09-16 Eaton Intelligent Power Limited Transmission mounted electrical charging system with dual mode load and engine off motive load power
EP3717290A4 (en) * 2018-02-27 2022-04-06 Tula Technology, Inc. ATTENUATION OF POWERTRAIN AND ACCESSORY TORSIONAL OSCILLATION VIA ELECTRIC MOTOR/GENERATOR CONTROL

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57194561A (en) * 1981-05-27 1982-11-30 Hitachi Ltd Semiconductor device
JPH0997912A (ja) * 1995-07-27 1997-04-08 Origin Electric Co Ltd 半導体ダイオード
JP2005045905A (ja) * 2003-07-28 2005-02-17 Toyota Motor Corp 回転電機用駆動回路および車両用電装ユニット
US20060118814A1 (en) * 2004-12-07 2006-06-08 Jun Cai High-voltage diodes formed in advanced power integrated circuit devices
US20100029048A1 (en) * 2006-03-23 2010-02-04 Integrated Discrete Devices, Llc Field Effect Semiconductor Diodes and Processing Techniques
JP2008227495A (ja) * 2007-03-09 2008-09-25 Diodes Fabtech Inc 高効率整流器
WO2009131051A1 (ja) * 2008-04-21 2009-10-29 日本電気株式会社 半導体装置及びその製造方法
JP2014502425A (ja) * 2010-12-09 2014-01-30 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 自動車に電圧供給するための発電機装置

Also Published As

Publication number Publication date
KR102258073B1 (ko) 2021-05-31
US11508808B2 (en) 2022-11-22
JP6941144B2 (ja) 2021-09-29
US20200119140A1 (en) 2020-04-16
EP3637460A1 (en) 2020-04-15
KR20200041770A (ko) 2020-04-22

Similar Documents

Publication Publication Date Title
US10957691B2 (en) Semiconductor device, semiconductor device manufacturing method, and power conversion apparatus
EP0450306B1 (en) High-speed diode and method for producing the same
US10269953B2 (en) Semiconductor device having a trench gate
US7572683B2 (en) Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
US7616859B2 (en) Semiconductor device
JP3618517B2 (ja) 半導体装置およびその製造方法
US20190057873A1 (en) Semiconductor device, method of manufacturing same, and power converter
US20020190340A1 (en) Semiconductor device
US8502346B2 (en) Monolithic IGBT and diode structure for quasi-resonant converters
US5166760A (en) Semiconductor Schottky barrier device with pn junctions
JP2008523596A (ja) 半導体デバイスおよび半導体デバイスの製造方法
US7939887B2 (en) Active semiconductor component with a reduced surface area
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
US9093286B2 (en) Monolithic IGBT and diode structure for quai-resonant converters
JP6941144B2 (ja) 車両用整流装置、整流器、発電装置及びパワートレイン
CN111048599B (zh) 车用整流装置、整流器、发电装置以及动力系统
JP3409503B2 (ja) ダイオード及びダイオードの駆動方法並びに半導体回路
US7932536B2 (en) Power rectifiers and method of making same
JP5564798B2 (ja) 半導体装置およびその製造方法
CN116936573A (zh) 半导体器件及相关电路、芯片、电子设备、制备方法
WO2023173335A1 (zh) 碳化硅功率器件及其制备方法、功率转换模块
JP2023027148A (ja) 半導体装置
JP2020036047A (ja) ＳｉＣ半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210903

R150 Certificate of patent or registration of utility model

Ref document number: 6941144

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150