JP2020047751A - モールド樹脂封止型半導体装置の制御基板への取付方法 - Google Patents

モールド樹脂封止型半導体装置の制御基板への取付方法 Download PDF

Info

Publication number
JP2020047751A
JP2020047751A JP2018174548A JP2018174548A JP2020047751A JP 2020047751 A JP2020047751 A JP 2020047751A JP 2018174548 A JP2018174548 A JP 2018174548A JP 2018174548 A JP2018174548 A JP 2018174548A JP 2020047751 A JP2020047751 A JP 2020047751A
Authority
JP
Japan
Prior art keywords
control board
signal terminal
semiconductor device
lead frame
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018174548A
Other languages
English (en)
Other versions
JP6676120B2 (ja
Inventor
石井　隆一
Ryuichi Ishii
隆一 石井
充紀 藤田
Mitsunori Fujita
充紀 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018174548A priority Critical patent/JP6676120B2/ja
Priority to DE102019202281.2A priority patent/DE102019202281A1/de
Publication of JP2020047751A publication Critical patent/JP2020047751A/ja
Application granted granted Critical
Publication of JP6676120B2 publication Critical patent/JP6676120B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308—Adaptations of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】制御基板に半田付けする際に、半田付け不良が発生しないモールド樹脂封止型半導体装置の制御基板への取付方法を提供する。【解決手段】モールド樹脂封止型半導体装置の信号端子の半田付け部の表面処理を廃止し、信号端子表面の酸化膜成長を抑制するため、モールド樹脂のアフターキュア工程を窒素雰囲中で行い、水素雰囲気中で大気圧プラズマを照射してプラズマ還元工程を行うことにより酸化膜を除去する。【選択図】図２

Description

本願は、モールド樹脂封止型半導体装置の制御基板への取付方法に関するものである。
一般に、電力変換装置に用いられるモールド樹脂封止型半導体装置は、例えば図３の断面模式図、及び図４の平面模式図に示すように構成されている。
図３及び図４において、モールド樹脂封止型半導体装置は、モールド樹脂１０で封止された半導体素子、例えばスイッチング動作により電力変換を行うパワー半導体素子１１と、パワー半導体素子１１を支持固定し、外部配線と接続するリードフレーム１２を有している。リードフレーム１２は、表面がニッケルメッキされた銅製のものが用いられている。リードフレーム１２には、パワー半導体素子１１の信号パッドとインナーリード１３がリフロー半田付けされ、信号端子１４がボンディングワイヤ１５によりパワー半導体素子１１の信号パッドと接続されている。信号端子１４は、半田１６によって制御基板１７に半田付けされており、信号端子１４と制御基板１７が電気的に接続されている。
このように構成されたモールド樹脂封止型半導体装置は、図５のフロー図に示す製造工程と信号端子１４の制御基板１７への半田付け工程により、製造され、制御基板１７へ半田付けされている。
図５において、まず、ステップＳ５００で示す実装工程で、表面がニッケルメッキされた銅製のリードフレーム１２に、パワー半導体素子１１とインナーリード１３がリフロー半田付けされ、その後、パワー半導体素子１１の信号パットと信号端子１４がボンディングワイヤ１５にてワイヤボンディングされる。
そして、ステップＳ５０１で示すトランスファー成形工程において、パワー半導体素子１１、インナーリード１３、リードフレーム１２の一部、及びボンディングワイヤ１５がモールド樹脂１０で封止され、次のステップＳ５０２で示す大気中のアフターキュア工程で、加熱してモールド樹脂１０の硬化を進行させる。なお、アフターキュアとは、例えばモールド樹脂１０が成形時点で十分に硬化が完了していない場合に、後工程で加熱し硬化を進行させる処理のことである。
その後、ステップＳ５０３で示すタイバーカット、曲げ加工工程において、リードフレーム１２の不要な箇所をプレス切断で除去して成形し、リードフレーム１２をプレス曲げ加工して所定の形状に加工する。このステップＳ５００からステップＳ５０３の工程により、モールド樹脂封止型半導体装置が製造される。
その後、ステップＳ５０４の信号端子と制御基板の半田付け工程において、信号端子１４と制御基板１７が半田付けされ、モールド樹脂封止型半導体装置と制御基板１７が電気的に接続される。
信号端子１４は、例えば図６の斜視図に示すように、プレス加工され、表面にニッケルメッキを施したニッケルメッキ面１４ａの２表面と、表面処理のないプレス加工面１４ｂの２表面とを有する断面四角形の直方体に形成されている。このように形成された信号端子１４は、制御基板１７との半田付けの際に、半田付け性が悪い状態ではあるが活性力が高いフラックスを使用して半田付けすることにより半田付け部の表面を改善し、半田付けの品質向上が図られている。
また、信号端子１４には、例えば図７の斜視図に示すように、プレス加工され、表面処理のないプレス加工面１４ｂの４表面を有する断面四角形の直方体に形成され、制御基板１７との半田付けの際に、活性力が高いフラックスを使用して半田付けすることにより半田付け部の表面を改善し、半田付けの品質向上が図られているものもある。
ところで、例えば特許文献１には電力変換装置に使用される平滑コンデンサの取付け方法について開示されており、この特許文献１に制御基板と半田付けする中継端子に無電解錫メッキを施すことにより、噴流半田付け工程による半田付け品質が保たれることが開示されている。
特開２０１７−１９２２０４号公報
従来においては、信号端子１４を半田１６により制御基板１７に半田付けする際、半田付け性を改善するために活性力が高いフラックスが使用されているが、活性力が高いフラックスは一般的に半田付け後の残渣が多く、フラックスの残渣は水分を取り込みやすくなるのでイオン・マイグレーションが発生しやすくなり、制御基板１７の絶縁不良、あるいは短絡故障が発生する課題があった。なお、イオン・マイグレーションとは、水分（湿度）が多い環境条件にプリント基板を設置した状態で電圧印加した場合、電極間をイオン化した金属が移動し、短絡が生じる現象である。
また、活性力が高いフラックスを使用した場合でも、信号端子１４の酸化状態によっては酸化膜を十分に除去できず、制御基板１７に半田付けする際に半田付け不良が発生する課題があった。
本願は、上記のような課題を解決するための技術を開示するものであり、制御基板に半田付けする際に、半田付け不良が発生しないモールド樹脂封止型半導体装置の制御基板への取付方法を提供することを目的とする。
本願に係るモールド樹脂封止型半導体装置の製造方法は、半導体素子と、上記半導体素子を支持固定するリードフレームの一部と、制御基板に半田付けされる信号端子と上記半導体素子とを接続するボンディングワイヤと、上記信号端子の上記ボンディングワイヤとの接続端部と、をモールド樹脂で被覆するモールド樹脂封止型半導体装置を上記制御基板へ取付ける方法であって、
上記リードフレームに上記半導体素子がリフロー半田付けされた後、上記半導体素子と上記信号端子をボンディングワイヤでワイヤボンディングする実装工程と、上記半導体素子、上記リードフレームの一部、上記ボンディングワイヤ、及び上記信号端子の上記接続端部をモールド樹脂で被覆するトランスファー成形工程と、上記リードフレームの酸化膜成長を抑制して上記モールド樹脂の硬化を進行させるアフターキュア工程と、上記リードフレームを成形し、曲げ加工を行うタイバーカット、曲げ加工工程と、上記アフターキュア工程後に、上記リードフレームの酸化膜を除去するプラズマ還元工程と、上記信号端子を上記制御基板に半田付けする信号端子と制御基板の半田付け工程と、を備えたことを特徴とする。
本願に開示されるモールド樹脂封止型半導体装置の制御基板への取付方法によれば、制御基板に半田付けする際に半田付け不良が発生しないモールド樹脂封止型半導体装置が得られる。
実施の形態１に係るモールド樹脂封止型半導体装置の信号端子を示す斜視図である。 実施の形態１に係るモールド樹脂封止型半導体装置の製造工程から制御基板への取付工程を示すフロー図である。 一般的なモールド樹脂封止型半導体装置の断面模式図である。 一般的なモールド樹脂封止型半導体装置の平面模式図である。 従来のモールド樹脂封止型半導体装置の製造工程から制御基板へ取付工程を示すフロー図である。 従来のモールド樹脂封止型半導体装置の信号端子を示す斜視図である。 従来のモールド樹脂封止型半導体装置の信号端子の他の例を示す斜視図である。
以下、本願に係るモールド樹脂封止型半導体装置の制御基板への取付方法の好適な実施の形態について図面を用いて説明する。なお、各図において、同一符号は同一、若しくは相当部分を示している。
実施の形態１．
図１は、実施の形態１に係るモールド樹脂封止型半導体装置の信号端子を示す斜視図であり、図２は、モールド樹脂封止型半導体装置の製造工程から制御基板へ取付工程を示すフロー図である。なお、信号端子を除く他の部分については、図３、図４で示す従来のモールド樹脂封止型半導体装置と同じであり、以下の説明では図１及び図２と共に、図３、図４も用いて説明する。
実施の形態１に係るモールド樹脂封止型半導体装置は、図１に示す信号端子１４を備えており、図２のフロー図に示す製造工程から制御基板１７への取付工程により製造され、制御基板１７へ取付けられている。
信号端子１４は、図１に示すように、プレス加工され、表面にニッケルメッキを施したニッケルメッキ面１４ａの２表面と、表面処理のないプレス加工面１４ｂの２表面とを有する断面四角形の直方体に形成されており、信号端子１４の制御基板１７との半田付け部１４ｃは、後述するプラズマ還元による水素還元反応により酸化膜が除去される。
ニッケルメッキ面１４ａは、ワイヤボンディング性を良好にするために形成されているが、図７で説明した表面処理のないプレス加工面１４ｂの４表面を有する信号端子１４を用いて、その半田付け部１４ｃをプラズマ還元による水素還元反応により酸化膜を除去してもよい。そして、モールド樹脂封止型半導体装置は、次の工程により製造され、この工程において、信号端子１４の制御基板１７との半田付け部１４ｃが形成される。
パワー半導体素子１１を支持固定し、外部配線と接続するリードフレーム１２は、図２のステップＳ５００の実装工程において、表面がニッケルメッキされた銅製のリードフレーム１２にパワー半導体素子１１とインナーリード１３がリフロー半田付けされ、その後、パワー半導体素子１１の信号パットと信号端子１４のパワー半導体素子１１との接続端部がボンディングワイヤ１５にてワイヤボンディングされる。
次に、ステップＳ５０１のトランスファー成形工程において、パワー半導体素子１１、インナーリード１３、リードフレーム１２の一部、ボンディングワイヤ１５、及び信号端子１４のボンディングワイヤ１５との接続端部がモールド樹脂１０で封止され、ステップＳ２００の窒素雰囲気中のアフターキュア工程において、窒素雰囲気内における加熱によってモールド樹脂１０の硬化を進行させる。ステップＳ２００は、酸化膜成長抑制工程となる。その後、ステップＳ５０３のタイバーカット、曲げ加工工程において、リードフレーム１２の不要な箇所をプレス切断で除去して成形し、リードフレーム１２をプレス曲げ加工して所定の形状に加工する。
次に、ステップＳ２０１のプラズマ還元工程において、信号端子１４の制御基板１７との半田付け部１４ｃを水素雰囲気中で大気圧プラズマを照射することにより、約３００℃まで温度を上げて水素還元反応により酸化膜を除去する。ステップＳ２０１は、信号端子１４の酸化膜除去工程となる。
その後、ステップＳ５０４の信号端子と制御基板の半田付け工程において、信号端子１４と制御基板１７が半田付けされ、モールド樹脂封止型半導体装置と制御基板１７が電気的に接続される。
上記において、ステップＳ５００の工程からステップＳ５０３の工程がモールド樹脂封止型半導体装置の製造工程となり、ステップＳ２０１の工程がプラズマ還元工程となり、ステップＳ５０４の工程が信号端子１４と制御基板１７の半田付け工程となるが、ステップＳ５００からステップＳ２０１のプラズマ還元工程が一つの製造ラインで実施され、ステップＳ５０４の信号端子１４と制御基板１７の半田付け工程が別の製造ラインで実施される。
ところで、信号端子１４の半田付け不良の主原因は信号端子１４の酸化であり、酸化膜が厚い程半田付け不良、あるいは不濡れが発生する。なお、不濡れとは、基板表面の汚染、あるいは温度管理の問題から、半田が基板表面で球状になってしまう現象である。
ニッケルメッキはワイヤボンディング性には優れているが、ニッケルメッキが酸化した場合は表面処理されてない銅よりも半田濡れ性が悪く、半田付け時にメッキからガスが発生し半田ボイドの原因となる。従って、実施の形態１に係る信号端子１４は、信号端子１４の半田付け部１４ｃの表面処理を廃止している。モールド樹脂封止型半導体装置の製造工程の中で、酸化膜の成長に支配的なのはアフターキュア工程であり、一般的な大気中でのアフターキュアで製造した信号端子１４の酸化膜厚は約８０ｎｍ程度まで成長するが、窒素雰囲気内でのアフターキュアで製造した信号端子１４の酸化膜厚は約２０ｎｍ程度で抑えることができる。
酸化膜厚を２０ｎｍ程度に抑えることができれば、活性力が高いフラックスを使用しなくても十分な半田付け品質が得られるが、イオン・マイグレーションの発生を抑えた活性力が低いフラックスの場合では酸化膜を十分に除去できず、半田付け不良が発生してしまう。
水素還元反応は３００℃以上の温度が必要である。信号端子１４の半田付け部１４ｃのみ数秒間３００℃にしても信号端子１４の根元温度は大きく上昇しないが、５秒以上３００℃にした場合は信号端子１４の根元温度も大きく上昇する。このため、信号端子１４とモールド樹脂１０との間に剥離が発生する可能性がある。
数秒間のプラズマ還元工程における水素還元反応で除去できる酸化膜は約２０ｎｍ程度であるので、窒素雰囲気中でのアフターキュアにより、モールド樹脂封止型半導体装置を製造した場合、大気圧プラズマ照射による水素還元によって信号端子１４の酸化膜を完全に除去することができる。信号端子１４に酸化膜が無ければ、制御基板１７との半田付けの際に、イオン・マイグレーションの発生を抑えた活性力が低いフラックスを使用しても十分な半田付け品質が実現でき高品質化と低コスト化が実現できる。
なお、実施の形態１では、ステップＳ５００からステップＳ５０３のモールド樹脂封止型半導体装置の製造工程と、ステップＳ２０１のプラズマ還元工程を一つの製造ラインで実施し、ステップＳ５０４の信号端子１４と制御基板１７の半田付け工程を別の製造ラインで実施する形態について説明した。しかし、ステップＳ２０１のプラズマ還元工程をステップＳ５０４の信号端子１４と制御基板１７の半田付け工程と同一製造ラインとし、信号端子１４と制御基板１７の半田付け工程の直前にプラズマ還元工程を実施すれば、プラズマ還元後の放置時間で発生する酸化を無くすことができるので更なる半田付けの品質向上が実現できる。
また、実施の形態１では、断面が四角形に形成された直方体の信号端子１４を備えたモールド樹脂封止型半導体装置の製造方法について図示説明したが、信号端子１４の形状はこれに特定されるものではなく、例えば断面円形あるいは断面三角形の柱状体が用いられてもよい。
本願は、例示的な実施の形態が記載されているが、実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合が含まれるものとする。
１０ モールド樹脂、１１ パワー半導体素子、１２ リードフレーム、１３ インナーリード、１４ 信号端子、１４ａ ニッケルメッキ面、１４ｂ 表面処理のないプレス加工面、１４ｃ 半田付け部、１５ ボンディングワイヤ、１６ 半田、１７ 制御基板。
本願に係るモールド樹脂封止型半導体装置の製造方法は、半導体素子と、上記半導体素子を支持固定するリードフレームの一部と、制御基板に半田付けされる信号端子と上記半導体素子とを接続するボンディングワイヤと、上記信号端子の上記ボンディングワイヤとの接続端部と、をモールド樹脂で被覆するモールド樹脂封止型半導体装置を上記制御基板へ取付ける方法であって、
上記リードフレームに上記半導体素子がリフロー半田付けされた後、上記半導体素子と上記信号端子をボンディングワイヤでワイヤボンディングする実装工程と、上記半導体素子、上記リードフレームの一部、上記ボンディングワイヤ、及び上記信号端子の上記接続端部をモールド樹脂で被覆するトランスファー成形工程と、上記リードフレームの酸化膜の成長を抑制して上記モールド樹脂の硬化を進行させるアフターキュア工程と、上記リードフレームを成形し、曲げ加工を行うタイバーカット、曲げ加工工程と、上記アフターキュア工程後に、水素雰囲気中で上記信号端子の上記制御基板への半田付け部に大気圧プラズマを照射して水素還元反応を生成させ、上記信号端子の酸化膜を除去するプラズマ還元工程と、上記信号端子を上記制御基板に半田付けする信号端子と制御基板の半田付け工程と、を備えたことを特徴とする。

Claims (3)

  1. 半導体素子と、上記半導体素子を支持固定するリードフレームの一部と、制御基板に半田付けされる信号端子と上記半導体素子とを接続するボンディングワイヤと、上記信号端子の上記ボンディングワイヤとの接続端部と、をモールド樹脂で被覆するモールド樹脂封止型半導体装置を上記制御基板へ取付ける方法であって、
    上記リードフレームに上記半導体素子がリフロー半田付けされた後、上記半導体素子と上記信号端子をボンディングワイヤでワイヤボンディングする実装工程と、
    上記半導体素子、上記リードフレームの一部、上記ボンディングワイヤ、及び上記信号端子の上記接続端部をモールド樹脂で被覆するトランスファー成形工程と、
    上記リードフレームの酸化膜成長を抑制して上記モールド樹脂の硬化を進行させるアフターキュア工程と、
    上記リードフレームを成形し、曲げ加工を行うタイバーカット、曲げ加工工程と、
    上記アフターキュア工程後に、上記リードフレームの酸化膜を除去するプラズマ還元工程と、
    上記信号端子を上記制御基板に半田付けする信号端子と制御基板の半田付け工程と、
    を備えたことを特徴とするモールド樹脂封止型半導体装置の制御基板への取付け方法。
  2. 上記アフターキュア工程は、窒素雰囲中で行われることを特徴とする請求項１に記載のモールド樹脂封止型半導体装置の制御基板への取付け方法。
  3. 上記プラズマ還元工程は、水素雰囲気中で大気圧プラズマを照射して行われることを特徴とする請求項１または２に記載のモールド樹脂封止型半導体装置の制御基板への取付け方法。
JP2018174548A 2018-09-19 2018-09-19 モールド樹脂封止型半導体装置の制御基板への取付方法 Active JP6676120B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018174548A JP6676120B2 (ja) 2018-09-19 2018-09-19 モールド樹脂封止型半導体装置の制御基板への取付方法
DE102019202281.2A DE102019202281A1 (de) 2018-09-19 2019-02-20 Verfahren zum Befestigen einer mit Formharz abgedichteten Halbleitervorrichtung an einem Steuersubstrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018174548A JP6676120B2 (ja) 2018-09-19 2018-09-19 モールド樹脂封止型半導体装置の制御基板への取付方法

Publications (2)

Publication Number Publication Date
JP2020047751A true JP2020047751A (ja) 2020-03-26
JP6676120B2 JP6676120B2 (ja) 2020-04-08

Family

ID=69646809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018174548A Active JP6676120B2 (ja) 2018-09-19 2018-09-19 モールド樹脂封止型半導体装置の制御基板への取付方法

Country Status (2)

Country Link
JP (1) JP6676120B2 (ja)
DE (1) DE102019202281A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837200A (ja) * 1994-01-13 1996-02-06 Seiko Epson Corp 半導体装置の製造方法及びその装置、並びに液晶ディスプレイの製造方法
JP2002222822A (ja) * 2001-01-29 2002-08-09 Nitto Denko Corp 半導体装置の製造方法
JP2010123686A (ja) * 2008-11-18 2010-06-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2013157398A (ja) * 2012-01-27 2013-08-15 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837200A (ja) * 1994-01-13 1996-02-06 Seiko Epson Corp 半導体装置の製造方法及びその装置、並びに液晶ディスプレイの製造方法
JP2002222822A (ja) * 2001-01-29 2002-08-09 Nitto Denko Corp 半導体装置の製造方法
JP2010123686A (ja) * 2008-11-18 2010-06-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2013157398A (ja) * 2012-01-27 2013-08-15 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP6676120B2 (ja) 2020-04-08
DE102019202281A1 (de) 2020-03-19

Similar Documents

Publication Publication Date Title
JP5497985B2 (ja) 半導体パッケージ
WO2014203798A1 (ja) 半導体装置
WO2018018847A1 (zh) 一种智能功率模块及其制造方法
JP5218009B2 (ja) 半導体装置
JP6676120B2 (ja) モールド樹脂封止型半導体装置の制御基板への取付方法
US20110115062A1 (en) Semiconductor device and method of manufacturing the same
US11270982B2 (en) Method of manufacturing power semiconductor device and power semiconductor device
US10629520B2 (en) Semiconductor device and method for manufacturing the same
JP2002368165A (ja) 樹脂封止型半導体装置
JP2001210776A (ja) 半導体装置とその製造方法及びリードフレームとその製造方法
JP5381401B2 (ja) 半導体装置およびその製造方法
JPS637029B2 (ja)
JP5734493B2 (ja) 電力用半導体装置
JPS59198727A (ja) 半導体装置の製造方法
JP2005158778A (ja) リードフレームの製造方法及び半導体装置の製造方法
JPH02205060A (ja) 半導体装置用リードフレーム
JP2004031515A (ja) Ｍｏｓ型トランジスタ及びその製造方法
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
JP2926497B2 (ja) 半導体装置の製造方法
JP3076950B2 (ja) 半導体装置用リードフレームの製造方法
JP2020064936A (ja) 半導体装置の製造方法
JP2005286262A (ja) 半導体装置及びその製造方法
JP2022125445A (ja) 半導体装置及びその製造方法
JPS5882543A (ja) レジンモ−ルド型半導体装置
JP2001094027A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191219

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200131

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200131

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200210

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200311

R151 Written notification of patent or utility model registration

Ref document number: 6676120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250