JP2020043185A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020043185A JP2020043185A JP2018168455A JP2018168455A JP2020043185A JP 2020043185 A JP2020043185 A JP 2020043185A JP 2018168455 A JP2018168455 A JP 2018168455A JP 2018168455 A JP2018168455 A JP 2018168455A JP 2020043185 A JP2020043185 A JP 2020043185A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- electrode
- pad
- pad electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49174—Stacked arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
- H01L2224/49176—Wire connectors having the same loop shape and height
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
Abstract
【課題】好適に動作する半導体装置を提供する。【解決手段】半導体装置は、複数の第1パッド電極PIOと、複数の第1パッド電極PIOにそれぞれ接続された複数の第1配線W1と、複数の第1配線W1に共通に接続された第1電極E1と、第2パッド電極PVSSと、第1電極E1及び第2パッド電極PVSSの間に直列に接続された抵抗部R1及び保護素子D1と、を備える。複数の第1配線W1のインピーダンスを略一致させることにより、抵抗部R1が断線した場合でも正常に動作する。【選択図】図4
Description
本実施形態は、半導体装置に関する。
高速に動作する半導体装置が望まれている。
好適に動作する半導体装置を提供する。
一の実施形態に係る半導体装置は、複数の第1パッド電極と、複数の第1パッド電極にそれぞれ接続された複数の第1配線と、複数の第1配線に共通に接続された第1電極と、第2パッド電極と、第1電極及び第2パッド電極の間に直列に接続された抵抗部及び保護素子と、を備える。
次に、実施形態に係る半導体装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。
また、本明細書において、「上」や「下」等の表現は、基板を基準とする。例えば、基板の表面と交差する方向を第1方向とする場合、この第1方向に沿って基板から離れる向きを上と、基板に近付く向きを下と呼ぶ。また、ある構成について下面や下端部と言う場合には、この構成の基板側の面や端部を意味する事とし、上面や上端部と言う場合には、この構成の基板と反対側の面や端部を意味する事とする。また、第1方向と交差する方向を第2方向とした場合、第2方向と交差する面を側面等と呼ぶ。
[第1の実施形態]
[全体構成]
図1は、第1の実施形態に係る半導体装置の模式的な機能ブロック図である。説明の都合上、図1では一部の構成を省略する。
[全体構成]
図1は、第1の実施形態に係る半導体装置の模式的な機能ブロック図である。説明の都合上、図1では一部の構成を省略する。
第1の実施形態に係る半導体装置は、複数のメモリチップMCと、これらメモリチップMCとデータ(ユーザデータ、アドレスデータ、コマンドデータ等)の送受信を行うプロセッサチップPCと、を備える。メモリチップMCは、それぞれ、複数のパッド電極Pを備える。メモリチップMCは、これら複数のパッド電極Pを介してプロセッサチップPCとのデータの送受信を行う。
メモリチップMCは、メモリセルアレイ1、及び、このメモリセルアレイ1を制御する周辺回路を備える。この周辺回路は、カラム制御回路2、ロウ制御回路3、電圧生成回路4、ステートマシン5、データ入出力バッファ6、及び、コマンド・インターフェイス7を備える。
メモリセルアレイ1は、ユーザデータを記録する複数のメモリセル、並びに、複数のメモリセルに接続されたビット線及びワード線を備える。
カラム制御回路2は、ビット線を介してユーザデータを読み出してデータレジスタに送信し、又は、データレジスタから受信したユーザデータに応じてビット線に電圧を転送する。
ロウ制御回路3は、アドレスレジスタから受信したアドレスデータに応じてワード線に所定の電圧を転送する。
電圧生成回路4は、パッド電極Pを介して供給された電圧を降圧又は昇圧して、カラム制御回路2及びロウ制御回路3に転送する。
ステートマシン5は、コマンドレジスタから受信したコマンドデータを順次デコードして、カラム制御回路2、ロウ制御回路3及び電圧生成回路4に内部制御信号を送信する。
データ入出力バッファ6は、複数のパッド電極Pを介して複数ビットのデータを並列に受信し、このデータをレジスタに転送する。また、データ入出力バッファ6は、複数のパッド電極Pを介してレジスタ内の複数ビットのデータを並列に出力し、プロセッサチップPCに送信する。
コマンド・インターフェイス7は、パッド電極Pを介して外部制御信号を受信し、この外部制御信号に応じてデータ入出力バッファ6を制御する。
図2は、本実施形態に係る半導体装置の構成例を示す模式的な側面図である。図3は、同構成例を示す模式的な平面図である。説明の都合上、図2及び図3では一部の構成を省略する。
図2に示す通り、本実施形態に係る半導体装置は、実装基板MSと、実装基板MSに積層された複数のメモリチップMCと、メモリチップMCに積層されたプロセッサチップPCと、を備える。これらの構成は、上面に形成されたパッド電極Pが露出する様にY方向にずらして積層され、接着剤等を介してお互いに接続されている。
図3に示す通り、実装基板MS、複数のメモリチップMC、及び、プロセッサチップPCは、それぞれ、複数のパッド電極Pを備えている。実装基板MS、複数のメモリチップMC、及び、プロセッサチップPCに設けられた複数のパッド電極Pは、それぞれ、ボンディングワイヤBを介してお互いに接続されている。
[保護回路]
メモリチップMCに蓄積された電荷量とテスト装置等に蓄積された電荷量との差が大きい場合、静電気放電(ESD: Electro-Static Discharge)が生じ、パッド電極Pに大電流が流れてしまう場合がある。静電気放電には、例えば、帯電デバイスモデル(CDM: Charged Device Model)、マシンモデル(MM: Machine Model)、人体モデル(HBM: Human Body Model)等が含まれる。
メモリチップMCに蓄積された電荷量とテスト装置等に蓄積された電荷量との差が大きい場合、静電気放電(ESD: Electro-Static Discharge)が生じ、パッド電極Pに大電流が流れてしまう場合がある。静電気放電には、例えば、帯電デバイスモデル(CDM: Charged Device Model)、マシンモデル(MM: Machine Model)、人体モデル(HBM: Human Body Model)等が含まれる。
本実施形態に係る半導体装置は、この様な静電気放電によって半導体装置の内部回路(図1のメモリセルアレイ1等)が損傷しないよう、保護回路を備えている。
図4は、本実施形態に係る保護回路の構成を示す模式的な回路図である。図4においては、一部の構成を省略する。
本実施形態に係る保護回路は、複数のパッド電極PIOと、これら複数のパッド電極PIOにそれぞれ接続された複数の配線W1と、これら複数の配線W1に共通に接続された共通電極E1と、この共通電極E1に接続された抵抗部R1と、配線W2を介して抵抗部R1に接続された保護素子D1と、この保護素子D1に接続されたパッド電極PVSSと、を備える。また、この保護回路は、複数のパッド電極PIOにそれぞれ接続された複数の配線W3と、これら複数の配線W3に共通に接続された共通電極E2と、この共通電極E2に接続された抵抗部R2と、配線W4を介して抵抗部R2に接続された保護素子D2と、この保護素子D2に接続されたパッド電極PVCCQと、を備える。
パッド電極PIOは、データの送受信に用いられるパッド電極Pである。パッド電極PIOは、それぞれ、データ入出力バッファ6内のインバータ61に接続されている。パッド電極PVSS,PVCCQは、電圧の供給に用いられるパッド電極Pである。パッド電極PVSSには電圧VSS(例えば、0.0V程度)が供給される。パッド電極PVCCQには、電圧VSSよりも大きい電圧VCCQ(例えば、1.8V程度)が供給される。
複数の配線W1のインピーダンスは、略一致する。また、複数の配線W2のインピーダンスも、略一致する。例えば、複数の配線W1のインピーダンスが有効数字2桁で一致している場合、これらインピーダンスは十分に略一致している。尚、図中のR0は、複数のパッド電極PIOに接続された各配線が内部抵抗を有することを模式的に示している。
保護素子D1,D2は、例えば、ダイオード等の非線形素子である。保護素子D1は、パッド電極PVSSからパッド電極PIOに電流が流れる方向を整流方向としている。保護素子D2は、パッド電極PIOからパッド電極PVCCQに電流が流れる方向を整流方向としている。
次に、引き続き図4を参照して、保護回路の動作について説明する。
メモリチップMCによるデータの送受信に際して、複数のパッド電極PIOには、データ“0”に対応する電圧又はデータ“1”に対応する電圧が供給される。この電圧は、例えば、電圧VSS以上、電圧VCCQ以下の範囲内に設定される。これにより、データ入出力バッファ6内のインバータ61が駆動され、データの入力が行われる。
尚、この際、保護素子D1,D2には基本的に逆方向電圧が印加される。従って、保護素子D1,D2に電流は流れない。また、配線W1,W3におけるインピーダンスは、パッド電極PIOとインバータ61との間の配線のインピーダンスと比較して十分大きい。
上述の静電気放出が生じた場合、保護素子D1,D2に電流が流れる。また、この電流によって抵抗部R1,R2が断線する。これにより、共通電極E1,E2が保護素子D1,D2から電気的に切り離される。
[比較例]
図5は、比較例に係る保護回路の構成を示す模式的な回路図である。図5においては、一部の構成を省略する。
図5は、比較例に係る保護回路の構成を示す模式的な回路図である。図5においては、一部の構成を省略する。
比較例に係る保護回路は、複数のパッド電極PIOと、これら複数のパッド電極PIOにそれぞれ接続された複数の抵抗部R1と、これら複数の抵抗部R1にそれぞれ接続された複数の保護素子D1と、これら複数の保護素子D1に接続された複数のパッド電極PVSSと、を備える。また、この保護回路は、複数のパッド電極PIOにそれぞれ接続された複数の抵抗部R2と、これら複数の抵抗部R2にそれぞれ接続された複数の保護素子D2と、これら複数の保護素子D2にそれぞれ接続された複数のパッド電極PVCCQと、を備える。
この様な構造において上述の静電気放出が発生した場合、一又は複数の抵抗部R1,R2が断線し、これに対応するパッド電極PIOが保護素子D1,D2から電気的に切り離される。
[第1の実施形態の効果]
図6〜図8は、複数のパッド電極PIOの信号波形を示す模式的な波形図である。横軸は時間tを示しており、縦軸は電圧Vの大きさを示している。尚、図6〜図8には、複数のパッド電極PIO全てに“0”又は“1”のデータが入力された例を示している。
図6〜図8は、複数のパッド電極PIOの信号波形を示す模式的な波形図である。横軸は時間tを示しており、縦軸は電圧Vの大きさを示している。尚、図6〜図8には、複数のパッド電極PIO全てに“0”又は“1”のデータが入力された例を示している。
図6は、第1の実施形態又は比較例に係る半導体装置において、抵抗部R1,R2が断線していない場合の信号波形を示している。図6に示す通り、タイミングt1においてパッド電極PIOに信号を入力すると、複数のパッド電極PIOの電圧のピークが現れるタイミングが、タイミングt2〜t3で示す期間T1と一致する。この期間T1においてデータ入出力バッファ6によるデータの取得が行われる。
図7は、比較例に係る半導体装置において、複数の抵抗部R1,R2のいずれかが断線した場合の信号波形を示している。信号s1,s2は、断線していない抵抗部R1,R2に接続されたパッド電極PIOの信号である。信号s3は、断線した抵抗部R1,R2に接続されたパッド電極PIOの信号である。
図示の例において、信号s1,s2は期間T1の間に最大値となる。従って、信号s1,s2に対応するデータは正常に取得される。
一方、信号s3に対応するパッド電極PIOは保護素子D1,D2から電気的に切り離されているため、信号s1,s2に対応するパッド電極よりも保護素子D1,D2分の静電容量が少なくなる(図5参照)。従って、信号s3がピークとなるタイミングと、信号s1,s2がピークとなる期間T1と、が一致しない場合がある。この様な場合、信号s3に対応するデータは正常に取得されない場合がある。
図8は、第1の実施形態に係る保護回路において、抵抗部R1,R2のいずれかが断線した場合の信号波形を示している。
第1の実施形態に係る保護回路においては、抵抗部R1,R2が断線すると、共通電極E1,E2が保護素子D1,D2から電気的に切り離される(図4参照)。ここで、共通電極E1,E2は、複数のパッド電極PIOに共通に接続されている。従って、共通電極E1,E2が保護素子D1,D2から電気的に切り離された場合、これら複数のパッド電極PIOの静電容量は、略一様に変化する。従って、データ取得開始のタイミングt2´及びデータ取得終了のタイミングt3´を調整して期間T1の間にデータを取得すれば、全ての信号のデータを正常に取得することが可能である。これにより、好適に動作する半導体装置を提供可能である。
[構成例]
本実施形態に係る半導体装置は、種々の態様によって実現可能である。以下、図9〜図22を参照して、本実施形態に係る半導体装置の構成例について説明する。
本実施形態に係る半導体装置は、種々の態様によって実現可能である。以下、図9〜図22を参照して、本実施形態に係る半導体装置の構成例について説明する。
[第1の構成例]
図9は、第1の構成例を説明するための模式的な断面図である。尚、図9は説明のための模式的な図面であり、実際の構造とは一致しない。図9においては、一部の構成を省略する。
図9は、第1の構成例を説明するための模式的な断面図である。尚、図9は説明のための模式的な図面であり、実際の構造とは一致しない。図9においては、一部の構成を省略する。
第1の構成例に係る半導体装置は、半導体基板100と、半導体基板100上に設けられたメモリセルアレイ1と、半導体基板100の上方に配設された配線層110,120,130,140と、を備える。
メモリセルアレイ1は、Z方向に配設された複数のワード線WLと、複数のワード線WLを貫通してZ方向に延伸する複数のメモリ構造MPと、メモリ構造MPの上方に設けられたビット線BLと、メモリ構造MP及びビット線BLを電気的に接続するコンタクト部材C1,C2と、を備える。ワード線WLは、例えば、窒化チタン(TiN)及びタングステン(W)の積層膜である。メモリ構造MPは、例えば、酸化シリコン(SiO2)、窒化シリコン(Si3N4)、酸化シリコン及び多結晶シリコン(Si)の積層膜を含む略円柱状の構造である。
半導体基板100は、アクティブ領域101と、酸化シリコン(SiO2)等の絶縁領域102と、を備える。アクティブ領域101は、リン(P)やホウ素(B)等の不純物を含む領域であり、N型半導体又はP型半導体として機能する。また、半導体基板100上には、ゲート絶縁膜103及びゲート電極104が設けられている。ゲート絶縁膜103は、酸化シリコン等の絶縁膜である。ゲート電極104は、例えば、リン(P)等の不純物を含む多結晶シリコン、窒化チタン(TiN)、及び、タングステン(W)等の積層膜を含む。
半導体基板100上には、アクティブ領域101、ゲート絶縁膜103及びゲート電極104を含む電界効果型のトランジスタ等、複数の素子が設けられる。これらの素子は、周辺回路として機能するCMOS(Complimentary MOS)回路の一部として機能する。尚、図9には、保護素子D1を例示している。保護素子D1は、アクティブ領域101の一部、ゲート絶縁膜103及びゲート電極104、を備える電界効果型のトランジスタである。このトランジスタは、ゲート電極104及びドレイン領域が電気的に接続されており、2端子の非線形素子として機能する。
配線層110,120,130,140は、それぞれ、複数の配線部材111,121,131,141を含む。また、これら配線部材111,121,131,141の下面には、Z方向に延伸するコンタクト部材112,122,132,142が接続されている。コンタクト部材112の下端は、アクティブ領域101又はゲート電極104に接続されている。コンタクト部材122,132,142の下端は、配線部材111,121,131の上面に接続されている。尚、配線層110,120内の各構成は、例えば、窒化チタン及びタングステンの積層膜等を含む。また、配線層130内の各構成は、例えば、窒化チタン及び銅(Cu)の積層膜等を含む。また、配線層130内の各構成は、例えば、窒化チタン及びアルミニウム(Al)の積層膜等を含む。
尚、図示の例において、配線層140内の配線部材141aは、パッド電極PIO、配線W1、共通電極E1、抵抗部R1、及び、配線W2の一部として機能する。また、配線部材141aは、複数の配線部材111,121,131、及び、複数のコンタクト部材112,122,132,142を介して保護素子D1のソース領域(アクティブ領域101)に接続されている。配線部材141aとアクティブ領域101との間に設けられたこれらの構成は、配線W2の一部として機能する。
図10は、半導体装置の構成例を示す模式的な平面図である。図示の例において、配線層140は、上述の配線部材141aと、パッド電極PVSSとして機能する配線部材141bと、パッド電極PVCCQとして機能する配線部材141cと、を備える。
配線部材141aは、複数のパッド電極PIO、これら複数のパッド電極PIOに接続された複数の配線W1、これら複数の配線W1に共通に接続された共通電極E1、この共通電極E1に接続された抵抗部R1、及び、この抵抗部R1に接続された配線W2の一部として機能する。また、配線部材141aは、複数のパッド電極PIOに接続された複数の配線W3、これら複数の配線W3に共通に接続された共通電極E2、この共通電極E2に接続された抵抗部R2、及び、この抵抗部R2に接続された配線W4の一部として機能する。
尚、以下の説明においては、配線部材やコンタクト部材のうち、配線W1等として機能する部分の事を、単に「配線W1」等と呼ぶ場合がある。
配線W1の配線幅及び配線長は、全て略一致する。即ち、複数のパッド電極PIOのうち、共通電極E1から最も離れたものに接続された配線W11は、Y方向に延伸する直線部分W11Yを1つ、X方向に延伸する直線部分W11Xを1つ、延伸方向の異なる直線部分W11Y,W11Xを接続する接続部分W11Cを1つ含んでいる。一方、複数のパッド電極PIOのうち、共通電極E1に最も近いものに接続された配線W12は、直線部分W12Yを3つ、直線部分W12Xを3つ、接続部分W12Cを5つ含んでいる。ここで、例えば配線W11の配線長を第1配線長とし、配線W12の配線長を第2配線長とした場合、第1配線長及び第2配線長は略一致する。尚、第1配線長は、例えば、配線W11に含まれる直線部分W11YのY方向の長さと、直線部分W11XのX方向の長さと、の和である。また、第2配線長は、例えば、配線W12に含まれる3つの直線部分W12YそれぞれのY方向の長さと、3つの直線部分W12XそれぞれのX方向の長さと、の総和である。また、例えば、直線部分の長さの合計が有効数字2桁で一致している場合、これらの配線長は十分に略一致している。複数の配線W3は、複数の配線W1とほぼ同様に構成されている。これにより、高速信号伝送における配線W1による特性インピーダンスを全てのパッド電極PIOについて一致させることが出来る。
抵抗部R1は、共通電極E1に接続された第1部分R11、第1部分R11に接続された第2部分R12、及び、第2部分R12に接続された第3部分R13を備える。第2部分R12の配線幅は、第1部分R11の配線幅及び第3部分R13の配線幅よりも小さい。尚、第3部分R13は配線W2を介して保護素子D1に接続されている。抵抗部R2は、抵抗部R1とほぼ同様に構成されており、配線W4を介して保護素子D2に接続されている。
ここで、第1の構成例においては、複数のパッド電極PIO、パッド電極PVSS、及び、パッド電極PVCCQがX方向に一列に並んでいる。ここで、図2を参照して説明した通り、複数のメモリチップMCは、上面に形成されたパッド電極Pが露出する様にY方向にずらして積層されている。従って、複数のパッド電極PIO、パッド電極PVSS、及び、パッド電極PVCCQが一列に並んでいる場合、複数のメモリチップMCをY方向に大きくずらすことなく積層させることが可能である。
[その他の構成例]
第1の構成例はあくまでも例示であり、具体的な構成は適宜変更可能である。
第1の構成例はあくまでも例示であり、具体的な構成は適宜変更可能である。
例えば、第1の構成例においては、配線層140内の配線部材141aのみが配線W1,W3として機能していた。しかしながら、その他の配線層110,120,130内の構成が配線W1,W3の一部として機能しても良い。
例えば、図11及び図12には、配線層130内の配線部材131d、配線層140内の配線部材141d、及び、これらに接続された複数のコンタクト部材が配線W1,W3として機能する例を示している。また、図13及び図14には、配線層120内の配線部材121e、配線層130内の配線部材131e、配線層140内の配線部材141d、及び、これらに接続された複数のコンタクト部材が配線W1,W3として機能する例を示している。また、図15及び図16には、配線層110内の配線部材111f、配線層120内の配線部材121f、配線層130内の配線部材131e、配線層140内の配線部材141d、及び、これらに接続された複数のコンタクト部材が配線W1,W3として機能する例を示している。
また、以上の構成例においては、配線W1,W3が略同一の構造を備えており、同一の配線層に含まれる配線部材等によって構成されていた。しかしながら、配線W1,W3として機能する配線部材等は、異なる配線層に含まれる配線部材等によって構成しても良い。
例えば、図17及び図18には、配線層140内の配線部材141gがパッド電極PIO、配線W3、共通電極E2、抵抗部R2、及び、配線W4の一部として機能し、配線層130内の配線部材131gが配線W1、共通電極E1、抵抗部R1、及び、配線W2の一部として機能する例を示している。尚、配線部材141gと配線部材131gとはXY平面において略同一の形状を有する。この様な構成によれば、パッド電極PIO,PVSS,PVCCQをメモリチップMCのY方向の端部に近付けることが可能である。従って、メモリチップMCをY方向に大きくずらすことなく積層させることが可能である(図2参照)。また、保護回路の面積を削減可能である。
また、以上の構成例においては、配線層110,120,130,140内の配線部材が抵抗部R1,R2として機能していたが、配線部材でなくコンタクト部材が抵抗部R1,R2として機能しても良い。
例えば、図19には、コンタクト部材132aが抵抗部R1として機能する例を示している。図19の例においては、配線部材141hが、複数のコンタクト部材142aを介して配線部材131hに接続されている。配線部材141hの一部、複数のコンタクト部材142a及び配線部材131hは、共通電極E1の一部として機能する。また、図19の例においては、配線部材131hが、1つのコンタクト部材132aを介して配線部材121hに接続されている。コンタクト部材132aは、抵抗部R1として機能する。また、図19の例においては、配線部材121hが複数のコンタクト部材122aを介して配線部材111hに接続され、配線部材111hが複数のコンタクト部材112aを介して保護素子D1(アクティブ領域101)に接続されている。これらの配線部材121h,111h及びコンタクト部材122a,112aは、配線W2として機能する。この様な構成によれば、図20に例示する様に、配線部材141hに抵抗部R1,R2及び配線W2,W4を設ける必要が無いため、保護回路の面積を削減可能である。
また、以上の構成例においては、配線層140内の、パッド電極PIOとして機能する部分がX方向に一列に並んでいた。しかしながら、パッド電極として機能する部分は、二列又はそれ以上の複数列に並んでいても良いし、それ以外のパターンで並んでいても良い。
例えば、図21には、複数のパッド電極PIOが円c1に沿って等間隔に並ぶ例を示している。円c1の中心位置には共通電極E1が配置され、これらを接続する配線W1は放射状に延伸している。尚、図中の点p1は、各パッド電極PIOの中心点を示している。
また、以上の構成例においては、配線W1,W2として機能する配線部材の配線幅及び配線長が略同一であり、これによって配線W1,W2のインピーダンスが略同一となっていた。しかしながら、例えば配線W1,W2として機能する配線部材の配線幅及び配線長の比を略同一とし、これによって配線W1,W2のインピーダンスを略同一としても良い。
例えば、図22には、共通電極E1,E2から遠いパッド電極PIOに接続された配線W1程大きい配線幅を有する例を示している。
[第2の実施形態]
次に、図23及び図24を参照して、第2の実施形態に係る半導体装置について説明する。
次に、図23及び図24を参照して、第2の実施形態に係る半導体装置について説明する。
第2の実施形態に係る半導体装置は、基本的には第1の実施形態に係る半導体装置と同様に構成されている。ただし、第2の実施形態においては、複数のパッド電極PIOと共通電極E1,E2との間に、可変抵抗素子VRが設けられている。
即ち、第1の実施形態においては、配線層110,120,130,140内の構成の配線抵抗等を利用して、配線W1,W2のインピーダンスを略同一としていた。しかしながら、第2の実施形態においては、可変抵抗素子VRのインピーダンスを調整することにより、パッド電極PIOと共通電極E1,E2の間のインピーダンスを略同一としている。
図24は、可変抵抗素子VRの構成例を示す模式的な図である。可変抵抗素子VRは、入力端子n1と、入力端子n1に接続された配線部材150と、配線部材150に接続された複数のトランジスタTr1〜Tr5と、複数のトランジスタTr1〜Tr5に共通に接続された出力端子n2と、を備える。
配線部材150は、Y方向に配設されX方向に延伸する複数の直線部分151と、これらに接続された接続部分152と、を備える。複数の直線部分151は、複数の接続部分152を介して直列に接続されている。尚、配線部材150は、配線層110,120,130,140内に設けられた配線部材のうちの一つであっても良い。また、複数のゲート電極104のうちの一部を配線部材150として利用しても良い。
トランジスタTr1は、1つの直線部分151を介して入力端子n1に接続される。トランジスタTr2は、2つの直線部分151を介して入力端子n1に接続される。以下同様に、トランジスタTr3〜Tr5は、3〜5個の直線部分151を介して入力端子n1に接続される。
[その他の実施形態]
第1及び第2の実施形態は例として示したものであり、具体的な構成等は適宜変更可能である。
第1及び第2の実施形態は例として示したものであり、具体的な構成等は適宜変更可能である。
例えば、第1の実施形態においては、図1等に例示した通り、半導体装置の内部回路として、メモリセルアレイ1を例示した。しかしながら、内部回路は、例えば演算処理回路等、メモリセルアレイ以外の構成であっても良い。また、メモリセルアレイの構成も適宜変更可能である。例えば、第1の実施形態に係るメモリセルアレイ1は、三次元型のNANDフラッシュメモリを備えていた。しかしながら、メモリセルアレイは、例えは、二次元型のNANDフラッシュメモリを備えていても良いし、NORフラッシュメモリを備えていても良い。また、メモリセルアレイは、DRAM、ReRAM、MRAM、PCRAM等、フラッシュメモリ以外のメモリを備えていても良い。
また、第1の実施形態においては、図2及び図3に例示した通り、各チップ間の接続をボンディングワイヤBによって行っていた。しかしながら、各チップ間の接続は、例えば、所謂シリコン貫通電極(TSV: Through Silicon Via)等によって行っても良い。
また、第1の実施形態においては、図4に例示した通り、共通電極E1と配線W2の間に抵抗部R1が設けられ、配線W2とパッド電極PVSSとの間に保護素子D1が設けられていた。また、共通電極E2と配線W4の間に抵抗部R2が設けられ、配線W4とパッド電極PVCCQとの間に保護素子D2が設けられていた。しかしながら、共通電極E1と配線W2の間に保護素子D1が設けられ、配線W2とパッド電極PVSSとの間に抵抗部R1が設けられても良い。同様に、共通電極E2と配線W4の間に保護素子D2が設けられ、配線W4とパッド電極PVCCQとの間に抵抗部R2が設けられても良い。
PIO,PVSS,PVCCQ…パッド電極、W1,W2…配線、E1,E2…共通電極、R1,R2…抵抗部、D1,D2…保護素子。
Claims (5)
- 複数の第1パッド電極と、
前記複数の第1パッド電極にそれぞれ接続された複数の第1配線と、
前記複数の第1配線に共通に接続された第1電極と、
第2パッド電極と、
前記第1電極及び前記第2パッド電極の間に直列に接続された抵抗部及び保護素子と
を備える半導体装置。 - 前記複数の第1配線のインピーダンスは、略一致する
請求項1記載の半導体装置。 - 前記複数の第1配線の配線長は、略一致する
請求項1又は2記載の半導体装置。 - 一又は複数の配線層を備え、
前記一又は複数の配線層は、前記複数の第1パッド電極、前記複数の第1配線、前記第1電極、前記抵抗部、及び、前記第2パッド電極として機能する配線部材及びコンタクト部材の少なくともいずれかを含む
請求項1〜3のいずれか1項記載の半導体装置。 - 前記複数の第1パッド電極を介して複数ビットのデータを並列に出力する
請求項1〜4のいずれか1項記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018168455A JP2020043185A (ja) | 2018-09-10 | 2018-09-10 | 半導体装置 |
CN201910115198.0A CN110890341B (zh) | 2018-09-10 | 2019-02-14 | 半导体装置 |
US16/354,894 US10896891B2 (en) | 2018-09-10 | 2019-03-15 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018168455A JP2020043185A (ja) | 2018-09-10 | 2018-09-10 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020043185A true JP2020043185A (ja) | 2020-03-19 |
Family
ID=69720013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018168455A Pending JP2020043185A (ja) | 2018-09-10 | 2018-09-10 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10896891B2 (ja) |
JP (1) | JP2020043185A (ja) |
CN (1) | CN110890341B (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4428504B2 (ja) | 2003-04-23 | 2010-03-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US7259949B2 (en) | 2004-09-29 | 2007-08-21 | Sony Corporation | Method and system for ESD protection of balanced circuit board lines |
US8642416B2 (en) * | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
JP6430302B2 (ja) | 2015-03-13 | 2018-11-28 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置 |
TW201733020A (zh) * | 2016-03-10 | 2017-09-16 | Toshiba Kk | 半導體裝置及其製造方法 |
JP2017212295A (ja) | 2016-05-24 | 2017-11-30 | 東芝メモリ株式会社 | 半導体装置 |
-
2018
- 2018-09-10 JP JP2018168455A patent/JP2020043185A/ja active Pending
-
2019
- 2019-02-14 CN CN201910115198.0A patent/CN110890341B/zh active Active
- 2019-03-15 US US16/354,894 patent/US10896891B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20200083192A1 (en) | 2020-03-12 |
US10896891B2 (en) | 2021-01-19 |
CN110890341A (zh) | 2020-03-17 |
CN110890341B (zh) | 2023-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9058886B2 (en) | Power supply circuit and protection circuit | |
JP5019436B2 (ja) | 半導体集積回路 | |
US20130228867A1 (en) | Semiconductor device protected from electrostatic discharge | |
WO2007040612A2 (en) | Electrostatic discharge protection circuit | |
US11710727B2 (en) | Semiconductor storage device | |
US6828842B2 (en) | Semiconductor integrated circuit device | |
JP2016167332A (ja) | 記憶装置 | |
US10134720B1 (en) | Package including a plurality of stacked semiconductor devices having area efficient ESD protection | |
TWI413120B (zh) | Resistance change memory | |
TW202101457A (zh) | 半導體記憶裝置 | |
JPH0369141A (ja) | セミカスタム半導体集積回路 | |
US10622074B2 (en) | Semiconductor storage device | |
KR20030068436A (ko) | 반도체 집적회로 장치 | |
US10121778B2 (en) | Semiconductor device | |
JP2020043185A (ja) | 半導体装置 | |
JP4652703B2 (ja) | 半導体回路装置及びマルチ・チップ・パッケージ | |
JP2020155579A (ja) | 半導体記憶装置 | |
US20190081101A1 (en) | Semiconductor memory device | |
TW202207411A (zh) | 用於增強靜電放電(esd)穩健性的電路技術 | |
TWI525788B (zh) | 半導體裝置 | |
US20160268343A1 (en) | Variable resistance memory device and manufacturing method thereof | |
JPH04318392A (ja) | 半導体集積回路装置 | |
US20230290772A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JPS63152144A (ja) | 半導体集積回路装置 | |
US8039965B2 (en) | Semiconductor device with reduced layout area having shared metal line between pads |