JP2020039219A - スイッチング装置、電力変換装置、制御装置およびプログラム - Google Patents

スイッチング装置、電力変換装置、制御装置およびプログラム Download PDF

Info

Publication number
JP2020039219A
JP2020039219A JP2018165451A JP2018165451A JP2020039219A JP 2020039219 A JP2020039219 A JP 2020039219A JP 2018165451 A JP2018165451 A JP 2018165451A JP 2018165451 A JP2018165451 A JP 2018165451A JP 2020039219 A JP2020039219 A JP 2020039219A
Authority
JP
Japan
Prior art keywords
value
gate
resistance
period
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018165451A
Other languages
English (en)
Other versions
JP6935375B2 (ja
Inventor
和人 高尾
Kazuto Takao
和人 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018165451A priority Critical patent/JP6935375B2/ja
Priority to CN201910130842.1A priority patent/CN110932582B/zh
Priority to US16/287,612 priority patent/US10505529B1/en
Publication of JP2020039219A publication Critical patent/JP2020039219A/ja
Application granted granted Critical
Publication of JP6935375B2 publication Critical patent/JP6935375B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H02P27/085Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation wherein the PWM mode is adapted on the running conditions of the motor, e.g. the switching frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/012Modifications of generator to improve response time or to decrease power consumption
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0029Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027Measuring means of, e.g. currents through or voltages across the switch
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】簡易な構成でゲート抵抗を適切な抵抗値に設定することにある。【解決手段】実施形態に係るスイッチング装置は、スイッチングトランジスタと、抵抗部と、切替制御部と、目標値取得部と、算出部と、抵抗値設定部と、を備える。ゲート抵抗部は、抵抗値を変更可能な第1抵抗および第2抵抗を含む。切替制御部は、ターンオフ期間の前半である第1期間において、入力端子とゲートとの間に第1抵抗を接続させ、ターンオフ期間の後半である第2期間において、入力端子とゲートとの間に第2抵抗を接続させる。算出部は、目標電圧立上り速度および第1演算式に基づき第1ゲート抵抗値を算出し、許容最大電圧値および第2演算式に基づき第2ゲート抵抗値を算出する。抵抗値設定部は、第1ゲート抵抗値および第2ゲート抵抗値に基づき、第1抵抗および第2抵抗の抵抗値を設定する。【選択図】図8

Description

本発明の実施形態は、スイッチング装置、電力変換装置、制御装置およびプログラムに関する。
車両のモータを駆動するインバータ等は、高電圧をスイッチングするためのFET(Field effect transistor)等を備える。このようなFETは、ゲート抵抗の抵抗値を大きくした場合、オンからオフに遷移するターンオフ期間に発生するサージ電圧が小さくなる。しかし、ターンオフ期間が長くなり、この結果、スイッチング速度が遅くなり、電力損失が大きくなってしまう。一方、FETは、ゲート抵抗の抵抗値を小さくした場合、ターンオフ期間が短くなり、この結果、スイッチング速度が速くなり、電力損失を小さくできる。しかし、ターンオフ期間に発生するサージ電圧が大きくなり、この結果、ノイズの増大やFETの絶縁破壊といった問題が起こる。
このような問題を解決するため、FETのゲート抵抗の抵抗値を、ターンオフ期間の途中で切り換える切換制御部を設ける技術が知られている。例えば、切換制御部は、スイッチングを開始してからドレイン電圧が電源電圧に達するまでの期間において、ゲート抵抗の抵抗値を小さくし、ドレイン電圧が電源電圧に達してドレイン電流が流れ始めた後、ゲート抵抗の抵抗値を大きくする。これにより、FETは、電力損失が小さくなり且つサージ電圧が小さくなる。
また、切換制御部は、オフ状態からオン状態に遷移するターンオン期間においても、ターンオフ期間と同様に、ゲート抵抗の抵抗値を途中で切り換えてもよい。これにより、FETは、電力損失が小さくなり且つ電流オーバーシュートが小さくなる。
ところで、適切なゲート抵抗の抵抗値は、目標とするスイッチング速度および許容するサージ電圧(または電流オーバーシュート)の大きさ等によって異なる。また、適切なゲート抵抗の抵抗値は、FETから負荷へと出力される負荷電流によっても異なる。従って、FETは、ゲート抵抗を適切な抵抗値に設定しなければ、電力損失を小さくし且つサージ電圧(または電流オーバーシュート)を小さくすることはできない。
しかし、目標とするスイッチング速度および許容するサージ電圧(または電流オーバーシュート)は、FETの種類およびがFET適用される回路によって異なる。また、FETから負荷へと出力される負荷電流は、負荷の状態によって変動する。また、電源電圧またはゲート駆動電圧等も、FETが適用される回路によって異なる。従って、FETのゲート抵抗の抵抗値をターンオフ期間またはターンオン期間の途中で切り換える技術を適用する場合、FETの種類、回路設定および周囲の装置の状況等に応じて、簡易な構成でゲート抵抗を適切な抵抗値に設定する必要があった。
特開2001−169407号公報 特開2011−253434号公報 特開2006−156531号公報
本発明が解決しようとする課題は、簡易な構成でゲート抵抗を適切な抵抗値に設定して、高速で且つ効率良いスイッチングをすることにある。
実施形態に係るスイッチング装置は、スイッチングトランジスタと、抵抗部と、切替制御部と、目標値取得部と、算出部と、抵抗値設定部と、を備える。前記スイッチングトランジスタは、スイッチング信号に応じてオンおよびオフを切り替える。前記ゲート抵抗部は、抵抗値を変更可能な第1抵抗および第2抵抗を含む。前記切替制御部は、前記スイッチングトランジスタにおけるターンオフ期間の前半である第1期間において、前記スイッチング信号を受け取る入力端子と前記スイッチングトランジスタのゲートとの間に前記第1抵抗を接続させ、前記ターンオフ期間の後半である第2期間において、前記入力端子と前記ゲートとの間に前記第2抵抗を接続させる。前記目的値取得部は、前記スイッチングトランジスタの目標電圧立上り速度および許容最大電圧値を取得する。前記算出部は、前記目標電圧立上り速度および第1演算式に基づき、前記第1期間における前記入力端子と前記ゲートとの間の抵抗値である第1ゲート抵抗値を算出し、前記許容最大電圧値および第2演算式に基づき、前記第2期間における前記入力端子と前記ゲートとの間の抵抗値である第2ゲート抵抗値を算出する。前記抵抗値設定部は、前記第1ゲート抵抗値および前記第2ゲート抵抗値に基づき、前記第1抵抗および前記第2抵抗の抵抗値を設定する。
実施形態に係るモータシステムの構成図。 電力変換装置の構成を示す図。 モータを駆動するための複数のスイッチング信号の波形を示す図。 スイッチ部の構成を示す図。 ターンオフ期間におけるV、VDSおよびiの波形図。 ターンオン期間におけるVGS、VDSおよびiの波形図。 ゲート抵抗の切り替えタイミングを示す図。 設定部の機能構成を示すブロック図。 設定部の処理の流れを示すフローチャート。 第1期間のゲート抵抗の抵抗値を算出する処理の流れを示す図。 第2期間のゲート抵抗の抵抗値を算出する処理の流れを示す図。 第3期間のゲート抵抗の抵抗値を算出する処理の流れを示す図。 第4期間のゲート抵抗の抵抗値を算出する処理の流れを示す図。 第1変形例に係る、設定部の処理の流れを示すフローチャート。 第2変形例に係る、設定部の機能構成を示すブロック図。 設定部のハードウェア構成を示すブロック図。
以下、図面を参照しながら実施形態に係るモータシステム10について詳細に説明する。モータシステム10は、簡易な構成でゲート抵抗を適切な抵抗値に設定して、高速で且つ効率良くスイッチングをすることができる。
図1は、実施形態に係るモータシステム10の構成を示す図である。モータシステム10は、モータ12と、電源14と、電源電圧検出部16と、負荷電流検出部18と、電力変換装置20とを備える。
モータ12は、負荷の一例である。本実施形態においては、モータ12は、三相モータであり、U相端子12U、V相端子12VおよびW相端子12Wを有する。モータ12には、U相端子12U、V相端子12VおよびW相端子12Wに対して、回転軸を回転させるような3相の駆動電圧が印加される。
電源14は、直流電力を発生する。電源14は、正側端子14Pおよび負側端子14Nを有する。電源14は、正側端子14Pから正側の電源電圧を出力する。電源14は、負側端子14Nから負側の電源電圧または0Vを出力する。
電源電圧検出部16は、電源14から発生される電源電圧の電圧値を検出する。負荷電流検出部18は、モータ12に供給される負荷電流の電流値を検出する。
電力変換装置20は、電源14から直流電力を受け取って、電力変換を行い、負荷であるモータ12へ交流電力を供給する。本実施形態では、電力変換装置20は、電源14から受け取った直流電力を3相の交流電力に変換し、3相の交流電圧をモータ12に供給する。
また、電力変換装置20は、内部に、後述する複数のスイッチングトランジスタ50を含む。電力変換装置20は、電源電圧検出部16により検出された電源電圧の電圧値および負荷電流検出部18により検出された負荷電流の電流値に基づき、それぞれのスイッチングトランジスタ50のゲート抵抗の抵抗値を算出して、設定する。
なお、電源14から出力される電源電圧の電圧値が既知であり安定している場合、モータシステム10は、電源電圧検出部16を備えない構成であってもよい。この場合、電力変換装置20は、内部に電源電圧の電圧値を記憶する。
また、電力変換装置20は、モータ12に限らず、どのような負荷に電力を供給してもよい。例えば、電力変換装置20は、3相以外のモータに電力を供給してもよいし、直流で安定化した電圧を発生してもよい。
図2は、電力変換装置20の構成を示す図である。電力変換装置20は、変換部22と、駆動制御部24と、設定部30とを有する。
変換部22は、U相上側スイッチ部212と、V相上側スイッチ部214と、W相上側スイッチ部216と、U相下側スイッチ部222と、V相下側スイッチ部224と、W相下側スイッチ部226と、U相上側ダイオード232と、V相上側ダイオード234と、W相上側ダイオード236と、U相下側ダイオード242と、V相下側ダイオード244と、W相下側ダイオード246とを含む。
U相上側スイッチ部212は、正側端子14PとU相端子12Uとの間を接続または開放する。V相上側スイッチ部214は、正側端子14PとV相端子12Vとの間を接続または開放する。W相上側スイッチ部216は、正側端子14PとW相端子12Wとの間を接続または開放する。
U相下側スイッチ部222は、負側端子14NとU相端子12Uとの間を接続または開放する。V相下側スイッチ部224は、負側端子14NとV相端子12Vとの間を接続または開放する。W相下側スイッチ部226は、負側端子14NとW相端子12Wとの間を接続または開放する。
U相上側スイッチ部212、V相上側スイッチ部214、W相上側スイッチ部216、U相下側スイッチ部222、V相下側スイッチ部224およびW相下側スイッチ部226は、内部に、後述するスイッチングトランジスタ50を含む。
U相上側ダイオード232は、カソードが正側端子14Pに接続され、アノードがU相端子12Uに接続される。V相上側ダイオード234は、カソードが正側端子14Pに接続される。W相上側ダイオード236は、カソードが正側端子14Pに接続され、アノードがW相端子12Wに接続される。
U相下側ダイオード242は、アノードが負側端子14Nに接続され、カソードがU相端子12Uに接続される。V相下側ダイオード244は、アノードが負側端子14Nに接続され、カソードがV相端子12Vに接続される。W相下側ダイオード246は、アノードが負側端子14Nに接続され、カソードがW相端子12Wに接続される。
駆動制御部24は、U相上側スイッチング信号をU相上側スイッチ部212に与えて、U相上側スイッチ部212の状態をオンまたはオフに切り替える。駆動制御部24は、V相上側スイッチング信号をV相上側スイッチ部214に与えて、V相上側スイッチ部214の状態をオンまたはオフに切り替える。駆動制御部24は、W相上側スイッチング信号をW相上側スイッチ部216に与えて、W相上側スイッチ部216の状態をオンまたはオフに切り替える。
駆動制御部24は、U相下側スイッチング信号をU相下側スイッチ部222に与えて、U相下側スイッチ部222の状態をオンまたはオフに切り換える。駆動制御部24は、V相下側スイッチング信号をV相下側スイッチ部224に与えて、V相下側スイッチ部224の状態をオンまたはオフに切り換える。駆動制御部24は、W相下側スイッチング信号をW相下側スイッチ部226に与えて、W相下側スイッチ部226の状態をオンまたはオフに切り換える。
設定部30は、電源電圧検出部16により検出された電源電圧の電圧値、および、負荷電流検出部18により検出された負荷電流の電流値を取得する。また、設定部30は、駆動制御部24から、各スイッチング信号の電圧値を取得する。なお、設定部30は、電源電圧の電圧値を内部に予め記憶していてもよい。また、設定部30は、各スイッチング信号の電圧値を内部に予め記憶していてもよい。
また、設定部30は、後述するスイッチングトランジスタ50の動作目標値を、電力変換動作の前に予め取得する。動作目標値については詳細を後述する。
設定部30は、電源電圧の電圧値、負荷電流の電流値、各スイッチング信号の電圧値および動作目標値に基づき、後述するスイッチングトランジスタ50のゲート抵抗の抵抗値を算出して、設定する。なお、ゲート抵抗の抵抗値の算出方法については詳細を後述する。
図3は、モータ12を駆動するための複数のスイッチング信号の波形を示す図である。駆動制御部24は、例えば、図3に示すようなタイミングで、U相上側のスイッチング信号、V相上側のスイッチング信号、W相上側のスイッチング信号、U相下側のスイッチング信号、V相下側のスイッチング信号およびW相下側のスイッチング信号を発生する。これにより、駆動制御部24は、モータ12を回転駆動させるように、U相上側スイッチ部212、V相上側スイッチ部214、W相上側スイッチ部216、U相下側スイッチ部222、V相下側スイッチ部224およびW相下側スイッチ部226の状態をオンまたはオフに切り換えることができる。なお、駆動制御部24は、図3に示すようなパターン以外のタイミングでスイッチング信号を発生してもよい。
図4は、スイッチ部40の構成を示す図である。U相上側スイッチ部212、V相上側スイッチ部214、W相上側スイッチ部216、U相下側スイッチ部222、V相下側スイッチ部224およびW相下側スイッチ部226の構成は、同一である。以下、これらをまとめて、スイッチ部40と呼ぶ。また、U相上側のスイッチング信号、V相上側のスイッチング信号、W相上側のスイッチング信号、U相下側のスイッチング信号、V相下側のスイッチング信号およびW相下側のスイッチング信号をまとめてスイッチング信号と呼ぶ場合もある。
スイッチ部40は、入力端子42と、ドレイン側端子44と、ソース側端子46とが設けられている。入力端子42は、駆動制御部24からスイッチング信号を受け取る。
スイッチ部40が、U相上側スイッチ部212、V相上側スイッチ部214またはW相上側スイッチ部216である場合、ドレイン側端子44は、電源14の正側端子14Pに接続され、ソース側端子46は、モータ12のU相端子12U、V相端子12VまたはW相端子12Wに接続される。スイッチ部40が、U相下側スイッチ部222、V相下側スイッチ部224またはW相下側スイッチ部226の場合、ドレイン側端子44は、モータ12のU相端子12U、V相端子12VまたはW相端子12Wに接続され、ソース側端子46は、電源14の負側端子14Nに接続される。これにより、ドレイン側端子44は、高電位側に接続され、ソース側端子46は、低電位側に接続される。
スイッチ部40は、スイッチングトランジスタ50と、ゲート抵抗部52と、切替制御部54とを有する。
本実施形態において、スイッチングトランジスタ50は、例えば、電界効果トランジスタ(FET)である。本実施形態では、スイッチングトランジスタ50は、nチャネル型のMOSFET(metal-oxide-semiconductor field-effect transistor)である。スイッチングトランジスタ50は、pチャネル型のMOSFETであってもよい。また、スイッチングトランジスタ50は、FETに限らず、例えばIGBT(Insulated gate bipolar transistor)であってもよい。この場合、ドレインは、コレクタに対応し、ソースは、エミッタに対応する。
スイッチングトランジスタ50は、ゲートとソースとの間の電圧に応じて、ドレインとソースとの間の状態をオンまたはオフとする。スイッチングトランジスタ50は、オンの状態において、ドレイン−ソース間の抵抗値が理想的には0となる。また、スイッチングトランジスタ50は、オフの状態において、ドレイン−ソース間の抵抗値が理想的には無限大(開放)となる。
スイッチングトランジスタ50のゲートは、ゲート抵抗部52を介して入力端子42に接続される。スイッチングトランジスタ50のドレインは、ドレイン側端子44に接続される。また、スイッチングトランジスタ50のソースは、ソース側端子46に接続される。
従って、スイッチングトランジスタ50は、スイッチング信号の電圧値に応じて、ドレイン側端子44とソース側端子46との間を接続または開放することができる。スイッチングトランジスタ50は、オン状態の場合、ドレイン側端子44とソース側端子46との間を接続して、ドレイン側端子44から受け取った電流をソース側端子46から出力させることができる。また、スイッチングトランジスタ50は、オフ状態の場合、ドレイン側端子44とソース側端子46との間を開放して、ドレイン側端子44とソース側端子46との間に流れる電流を0とする。
ゲート抵抗部52は、入力端子42とスイッチングトランジスタ50のゲートとの間に接続される。ゲート抵抗部52は、第1抵抗61と、第2抵抗62と、第3抵抗63と、第4抵抗64と、選択部66と、保護抵抗68とを含む。
第1抵抗61、第2抵抗62、第3抵抗63および第4抵抗64は、抵抗値を変更可能であってもよい。第1抵抗61、第2抵抗62、第3抵抗63および第4抵抗64は、設定部30により抵抗値が変更される。例えば、第1抵抗61、第2抵抗62、第3抵抗63および第4抵抗64は、一端が入力端子42に接続される。
選択部66は、第1抵抗61、第2抵抗62、第3抵抗63および第4抵抗64のうちの切替制御部54により指定された1つを、入力端子42とスイッチングトランジスタ50のゲートとの間に接続させる。例えば、選択部66は、第1抵抗61、第2抵抗62、第3抵抗63および第4抵抗64のうちの何れ1つにおける、入力端子42が接続されていない他端を、スイッチングトランジスタ50のゲートに接続する。
保護抵抗68は、入力端子42とスイッチングトランジスタ50のゲートとの間に接続される。保護抵抗68は、第1抵抗61、第2抵抗62、第3抵抗63または第4抵抗64の切り替え時等において、スイッチングトランジスタ50のゲートをオープン状態としないようにすることができる。
切替制御部54は、選択部66による抵抗の切り替えタイミングを制御する。具体的には、切替制御部54は、スイッチングトランジスタ50における、オンからオフへの切り替え動作中のターンオフ期間の前半である第1期間Tにおいて、入力端子42とスイッチングトランジスタ50のゲートとの間に第1抵抗61を接続させる。また、切替制御部54は、ターンオフ期間の後半である第2期間Tにおいて、入力端子42とゲートとの間に第2抵抗62を接続させる。
また、切替制御部54は、スイッチングトランジスタ50における、オフからオンへの切り替え動作中のターンオン期間の前半である第3期間Tにおいて、入力端子42とスイッチングトランジスタ50のゲートとの間に第3抵抗63を接続させる。また、切替制御部54は、ターンオン期間の後半である第4期間Tにおいて、入力端子42とゲートとの間に第4抵抗64を接続させる。
図5は、ターンオフ期間における、ゲート−ソース電圧間の電圧値(VGS)、ドレイン−ソース間の電圧値(VDS)およびドレイン電流(i)の波形を示す図である。なお、オン状態におけるドレイン−ソース間の電圧値(VDS)は、オン時電圧(VON)である。また、オフ状態におけるドレイン−ソース間の電圧値(VDS)は、電源電圧の電圧値(VCC)である。また、Iは、モータ12に流れる負荷電流の電流値である。
スイッチングトランジスタ50は、ゲート−ソース電圧間の電圧値(VGS)が閾値電圧(Vth)を下回ると、ターンオフ状態に遷移する。ドレイン−ソース間の電圧値(VDS)は、ターンオフ状態に遷移すると、オン時電圧(VON)から徐々に大きくなる。そして、ドレイン−ソース間の電圧値(VDS)が電源電圧の電圧値(VCC)を超えると、ドレイン電流(i)は、急激に減少を開始する。
さらに、ドレイン−ソース電圧(VDS)は、電源電圧の電圧値(VCC)を超えた後にも、大きくなり、サージを発生する。そして、サージが減少した後、ドレイン−ソース間の電圧値(VDS)は、電源電圧の電圧値(VCC)で安定する。また、サージが減少した後、ドレイン電流(i)は、0に安定する。
ここで、切替制御部54は、ドレイン−ソース間の電圧値(VDS)が変化を開始したタイミング(a)から、ドレイン−ソース間の電圧値(VDS)が電源電圧の電圧値(VCC)に最初に達したタイミング(a)までを第1期間Tとする。また、切替制御部54は、ドレイン−ソース間の電圧値(VDS)が電源電圧の電圧値(VCC)に最初に達したタイミング(a)から、ドレイン−ソース間の電圧値(VDS)が電源電圧の電圧値(VCC)に安定したタイミング(a)までを第2期間Tとする。そして、切替制御部54は、第1期間Tにおいて第1抵抗61を接続させ、第2期間Tにおいて第2抵抗62を接続させる。
すなわち、切替制御部54は、ドレイン−ソース間の電圧値(VDS)が電源電圧の電圧値(VCC)に最初に達したタイミング(a)において、入力端子42とゲートとの間に接続される抵抗を、第1抵抗61から第2抵抗62に切り換える。例えば、切替制御部54は、スイッチングトランジスタ50のゲート−ソース電圧間の電圧値(VGS)と、電源電圧の電圧値(VCC)とを比較して、切り替えタイミング(a)を検出する。
図6は、ターンオン期間における、ゲート−ソース電圧間の電圧値(VGS)、ドレイン−ソース間の電圧値(VDS)およびドレイン電流(i)の波形を示す図である。
スイッチングトランジスタ50は、ゲート−ソース電圧間の電圧値(VGS)が閾値電圧(Vth)を超えると、ターンオン状態に遷移する。ドレイン電流の電流値(i)は、ターンオン状態に遷移すると、変化を開始し、0から徐々に大きくなる。そして、ドレイン電流の電流値(i)は、あるタイミングで負荷電流の電流値(I)に達して、オーバーシュートが発生する。その後、ドレイン電流の電流値(i)は、リンギングをしながら負荷電流の電流値(I)に安定する。
また、ドレイン−ソース電圧(VDS)は、ターンオン状態に遷移すると、変化を開始し、電源電圧の電圧値(VCC)から徐々に減少を開始する。そして、ドレイン−ソース電圧(VDS)は、あるタイミングで、オン時電圧値(VON)に安定する。
ここで、切替制御部54は、ドレイン電流が変化を開始したタイミング(a)から、ドレイン電流の電流値(i)が負荷電流の電流値(I)に最初に達したタイミング(a)までを第3期間Tとする。また、切替制御部54は、ドレイン電流の電流値(i)が負荷電流の電流値(I)に最初に達したタイミング(a)から、ドレイン−ソース間の電圧値(VDS)がオン時電圧値(VCC)に安定したタイミング(a)までを第4期間Tとする。そして、切替制御部54は、第3期間Tにおいて第3抵抗63を接続させ、第4期間Tにおいて第4抵抗64を接続させる。
すなわち、切替制御部54は、ドレイン電流の電流値(i)が負荷電流の電流値(I)に最初に達したタイミング(a)において、入力端子42とゲートとの間に接続される抵抗を、第3抵抗63から第4抵抗64に切り換える。例えば、切替制御部54は、ドレイン電流の電流値(i)と、負荷電流の電流値(I)とを比較して、切り替えタイミング(a)を検出する。
図7は、ゲート抵抗の切り替えタイミングを示す図である。
切替制御部54は、オフ期間(aからaまでの間)において、ゲートに少なくともスイッチング信号の電圧が正常に印加され続ければ、入力端子42とスイッチングトランジスタ50のゲートとの間に、どのような抵抗値の抵抗を接続してもよい。従って、切替制御部54は、オフ期間における、任意のタイミング(a)で、入力端子42とゲートとの間に接続される抵抗を、第2抵抗62から第3抵抗63に切り換えてもよい。これにより、切替制御部54は、ターンオン状態に遷移する前に、入力端子42とゲートとの間に第3抵抗63を予め接続しておくことができる。
また、切替制御部54は、オン期間(aからaまでの間)において、ゲートに少なくともスイッチング信号の電圧が正常に印加され続ければ、入力端子42とスイッチングトランジスタ50のゲートとの間に、どのような抵抗値の抵抗を接続してもよい。従って、切替制御部54は、オン期間における、任意のタイミング(a)で、入力端子42とゲートとの間に接続される抵抗を、第4抵抗64から第1抵抗61に切り換えてもよい。これにより、切替制御部54は、ターンオフ状態に遷移する前に、入力端子42とゲートとの間に第1抵抗61を予め接続しておくことができる。
図8は、設定部30の機能構成を示すブロック図である。設定部30は、目標値取得部80と、目標値記憶部82と、負荷電流取得部84と、電源電圧取得部86と、スイッチング電圧取得部88と、回路定数記憶部90と、パラメータ記憶部92と、演算式記憶部94と、算出部96と、抵抗値設定部98とを有する。
目標値取得部80は、外部の装置から、ターンオフ時およびターンオン時におけるスイッチングトランジスタ50の動作目標値を、電力変換動作の前に取得する。例えば、目標値取得部80は、ユーザが外部の装置を用いて入力した動作目標値を取得する。
具体的には、目標値取得部80は、ターンオフ時におけるスイッチングトランジスタ50の目標電圧立上り速度(dv/dt)および許容最大電圧値(VMAX)を取得する。目標電圧立上り速度(dv/dt)は、スイッチングトランジスタ50におけるドレイン−ソース間の電圧値(VDS)の単位時間当たりの変化量である。また、許容最大電圧値(VMAX)は、スイッチングトランジスタ50におけるドレイン−ソース間の電圧値(VDS)の最大値である。
また、目標値取得部80は、ターンオン時におけるスイッチングトランジスタ50の目標電流立上り速度(di/dt)および許容最大電流値(IMAX)を取得する。目標電流立上り速度(di/dt)は、スイッチングトランジスタ50におけるドレイン電流の電流値(i)の変化速度である。また、許容最大電流値(IMAX)は、スイッチングトランジスタ50におけるドレイン電流の電流値(i)の最大値である。
目標値記憶部82は、目標値取得部80により取得された動作目標値を記憶する。
負荷電流取得部84は、負荷電流検出部18により検出された負荷電流の電流値(I)を取得する。
電源電圧取得部86は、電源電圧検出部16により検出された電源電圧の電圧値(VCC)を取得し、取得した電源電圧の電圧値(VCC)を回路定数記憶部90に記憶させる。なお、電源電圧の電圧値(VCC)は、回路定数記憶部90に予め記憶されていてもよい。この場合、設定部30は、電源電圧取得部86を有さない構成となる。
スイッチング電圧取得部88は、駆動制御部24からスイッチング信号の電圧値(V)を取得し、取得したスイッチング信号の電圧値(V)を回路定数記憶部90に記憶させる。なお、スイッチング信号の電圧値(V)は、回路定数記憶部90に予め記憶されていてもよい。この場合、設定部30は、スイッチング電圧取得部88を有さない構成となる。
回路定数記憶部90は、各種の回路定数を記憶する。具体的には、回路定数記憶部90は、電力変換に先だって取得された電源電圧の電圧値(VCC)およびスイッチング信号の電圧値(V)を記憶する。また、回路定数記憶部90は、負荷電流が流れる配線の配線インダクタンス(L)および負荷電流が流れる配線の配線抵抗(R)を記憶する。
例えば、工場出荷時等に製造者が、回路定数を回路定数記憶部90に書き込む。また、設定部30が変換部22に対して取り外し可能である場合、変換部22と設定部30とを接続したときに、ユーザ等が回路定数を回路定数記憶部90に書き込んでもよい。
パラメータ記憶部92は、スイッチングトランジスタ50の特性を表すトランジスタパラメータを記憶する。例えば、スイッチングトランジスタ50がFETである場合、パラメータ記憶部92は、スイッチングトランジスタ50の閾値電圧値(Vth)、トランスコンダクタンス(g)、ゲート−ソース間寄生キャパシタンス(Cgs)およびゲート−ドレイン間寄生キャパシタンス(Crss)を記憶する。
例えば、工場出荷時等に製造者がトランジスタパラメータをパラメータ記憶部92に書き込む。また、設定部30が変換部22に対して取り外し可能である場合、変換部22と設定部30とを接続したときに、ユーザ等がトランジスタパラメータをパラメータ記憶部92にパラメータを書き込んでもよい。
演算式記憶部94は、動作目標値、負荷電流の電流値(I)、電源電圧の電圧値(VCC)、スイッチング信号の電圧値(V)、各種の回路定数およびトランジスタパラメータを用いてスイッチングトランジスタ50のゲート抵抗の抵抗値を算出するための演算式を記憶する。
より具体的には、演算式記憶部94は、第1期間Tにおける入力端子42とゲートとの間の抵抗値である第1ゲート抵抗値(Rg1)を算出するための第1演算式を記憶する。また、演算式記憶部94は、第2期間Tにおける入力端子42とゲートとの間の抵抗値である第2ゲート抵抗値(Rg2)を算出するための第2演算式を記憶する。また、演算式記憶部94は、第3期間Tにおける入力端子42とゲートとの間の抵抗値である第3ゲート抵抗値(Rg3)を算出するための第3演算式を記憶する。また、演算式記憶部94は、第4期間Tにおける入力端子42とゲートとの間の抵抗値である第4ゲート抵抗値(Rg4)を算出するための第4演算式を記憶する。
算出部96は、負荷電流取得部84により取得された負荷電流の電流値(I)、目標値記憶部82に記憶された目標電圧立上り速度(dv/dt)、回路定数記憶部90に記憶された回路定数、および、パラメータ記憶部92に記憶されたトランジスタパラメータ、および、演算式記憶部94に記憶された第1演算式に基づき、第1期間Tにおける入力端子42とゲートとの間の抵抗値である第1ゲート抵抗値(Rg1)を算出する。
また、算出部96は、負荷電流取得部84により取得された負荷電流の電流値(I)、目標値記憶部82に記憶された許容最大電圧値(VMAX)、回路定数記憶部90に記憶された回路定数、および、パラメータ記憶部92に記憶されたトランジスタパラメータを、および、演算式記憶部94に記憶された第2演算式に基づき、第2期間Tにおける入力端子42とゲートとの間の抵抗値である第2ゲート抵抗値(Rg2)を算出する。
算出部96は、負荷電流取得部84により取得された負荷電流の電流値(I)、目標値記憶部82に記憶された目標電流立上り速度(di/dt)、回路定数記憶部90に記憶された回路定数、および、パラメータ記憶部92に記憶されたトランジスタパラメータを、および、演算式記憶部94に記憶された第3演算式に基づき、第3期間Tにおける入力端子42とゲートとの間の抵抗値である第3ゲート抵抗値(Rg3)を算出する。
また、算出部96は、負荷電流取得部84により取得された負荷電流の電流値(I)、目標値記憶部82に記憶された許容最大電流値(IMAX)、回路定数記憶部90に記憶された回路定数、および、パラメータ記憶部92に記憶されたトランジスタパラメータを、および、演算式記憶部94に記憶された第4演算式に基づき、第4期間Tにおける入力端子42とゲートとの間の抵抗値である第4ゲート抵抗値(Rg4)を算出する。
抵抗値設定部98は、変換部22内の複数のスイッチ部40のそれぞれに含まれるゲート抵抗部52内の抵抗の抵抗値を設定する。具体的には、抵抗値設定部98は、算出部96により算出された第1ゲート抵抗値(Rg1)に基づき、第1抵抗61の抵抗値を設定する。また、抵抗値設定部98は、算出部96により算出された第2ゲート抵抗値(Rg2)に基づき、第2抵抗62の抵抗値を設定する。また、抵抗値設定部98は、算出部96により算出された第3ゲート抵抗値(Rg3)に基づき、第3抵抗63の抵抗値を設定する。また、抵抗値設定部98は、算出部96により算出された第4ゲート抵抗値(Rg4)に基づき、第4抵抗64の抵抗値を設定する。
図9は、設定部30の処理の流れを示すフローチャートである。設定部30は、電力変換の動作中に図9に示すフローチャートに従って動作を実行する。
まず、S11において、設定部30は、負荷電流検出部18により検出された負荷電流の電流値(I)を取得する。
続いて、S12において、設定部30は、ターンオフ期間の前半(第1期間T)のゲート抵抗の抵抗値(第1ゲート抵抗値(Rg1))を算出する。S12の処理の詳細は、図10でさらに説明する。
続いて、S13において、設定部30は、ターンオフ期間の後半(第2期間T)のゲート抵抗の抵抗値(第2ゲート抵抗値(Rg2))を算出する。S13の処理の詳細は、図11でさらに説明する。
続いて、S14において、設定部30は、ターンオン期間の前半(第3期間T)のゲート抵抗の抵抗値(第3ゲート抵抗値(Rg3))を算出する。S14の処理の詳細は、図12でさらに説明する。
続いて、S15において、設定部30は、ターンオン期間の後半(第4期間T)のゲート抵抗の抵抗値(第4ゲート抵抗値(Rg4))を算出する。S15の処理の詳細は、図13でさらに説明する。
続いて、S16において、設定部30は、第1ゲート抵抗値(Rg1)に基づき第1抵抗61の抵抗値を変更する。設定部30は、第2ゲート抵抗値(Rg2)に基づき第2抵抗62の抵抗値を変更する。設定部30は、第3ゲート抵抗値(Rg3)に基づき第3抵抗63の抵抗値を変更する。設定部30は、第4ゲート抵抗値(Rg4)に基づき第4抵抗64の抵抗値を変更する。
設定部30は、S16の処理を終えると、一定期間経過後、S11から処理を繰り返す。設定部30は、電力変換の動作が終了するまで、S11からS16の処理を繰り返す。これにより、設定部30は、スイッチングトランジスタ50のゲート抵抗を、負荷電流の電流値(I)に応じた適切な抵抗値に設定することができる。
図10は、ターンオフ期間の前半(第1期間T)のゲート抵抗の抵抗値(Rg1)を算出する処理の流れを示すフローチャートである。設定部30の算出部96は、図9のS12において、図10に示す処理を実行する。
まず、S21において、算出部96は、目標電圧立上り速度(dv/dt)を目標値記憶部82から読み出す。続いて、S22において、算出部96は、負荷電流の電流値(I)を負荷電流取得部84から受け取る。続いて、S23において、算出部96は、電源電圧の電圧値(VCC)を回路定数記憶部90から読み出す。続いて、S24において、算出部96は、閾値電圧値(Vth)、トランスコンダクタンス(g)およびゲート−ドレイン間寄生キャパシタンス(Crss)をパラメータ記憶部92から読み出す。
続いて、S25において、算出部96は、目標電圧立上り速度(dv/dt)および電源電圧の電圧値(VCC)に基づき、第1期間Tの時間長(t)を算出する。具体的には、算出部96は、下記の式(11)を算出する。
=VCC/(dv/dt)…(11)
続いて、S26において、算出部96は、第1期間Tの時間長(t)、負荷電流(I)、電源電圧の電圧値(VCC)、閾値電圧値(Vth)、トランスコンダクタンス(g)およびゲート−ドレイン間寄生キャパシタンス(Crss)に基づき、第1ゲート抵抗値(Rg1)を算出する。具体的には、算出部96は、下記の式(12)に基づき、第1ゲート抵抗値(Rg1)を算出する。
Figure 2020039219
式(12)は、MOSFETの動作をモデル化した式に基づき導かれる。
そして、算出部96は、S26の処理を終えると本フローを終了する。以上の処理により、算出部96は、ターンオフ期間の前半(第1期間T)のゲート抵抗の抵抗値(Rg1)を算出することができる。
図11は、ターンオフ期間の後半(第2期間T)のゲート抵抗の抵抗値(Rg2)を算出する処理の流れを示すフローチャートである。設定部30の算出部96は、図9のS13において、図11に示す処理を実行する。
まず、S31において、算出部96は、許容最大電圧値(VMAX)を目標値記憶部82から読み出す。続いて、S32において、算出部96は、負荷電流の電流値(I)を負荷電流取得部84から受け取る。続いて、S33において、算出部96は、電源電圧の電圧値(VCC)および配線インダクタンス(L)を回路定数記憶部90から読み出す。続いて、S34において、算出部96は、閾値電圧値(Vth)、トランスコンダクタンス(g)、ゲート−ソース間寄生キャパシタンス(Cgs)およびゲート−ドレイン間寄生キャパシタンス(Crss)をパラメータ記憶部92から読み出す。
続いて、S35において、算出部96は、許容最大電圧値(VMAX)、電源電圧の電圧値(VCC)および配線インダクタンス(L)に基づき、電流立下り速度(di/dt)を算出する。電流立下り速度(di/dt)は、ドレイン電流(i)の単位時間当たりの変化量である。具体的には、算出部96は、下記の式(13)を算出する。
di/dt=(VMAX−VCC)/L…(13)
続いて、S36において、算出部96は、負荷電流の電流値(I)および電流立下り速度(di/dt)に基づき、第2期間Tの時間長(t)を算出する。具体的には、算出部96は、下記の式(14)を算出する。
=I/(di/dt)…(14)
続いて、S37において、算出部96は、第2期間Tの時間長(t)、負荷電流の電流値(I)、閾値電圧値(Vth)、トランスコンダクタンス(g)、ゲート−ソース間寄生キャパシタンス(Cgs)およびゲート−ドレイン間寄生キャパシタンス(Crss)に基づき、第2ゲート抵抗値(Rg2)を算出する。具体的には、算出部96は、下記の式(15)に基づき、第2ゲート抵抗値(Rg2)を算出する。
Figure 2020039219
式(15)は、MOSFETの動作をモデル化した式に基づき導かれる。
そして、算出部96は、S37の処理を終えると本フローを終了する。以上の処理により、算出部96は、ターンオフ期間の後半(第2期間T)のゲート抵抗の抵抗値(Rg2)を算出することができる。
図12は、ターンオン期間の前半(第3期間T)のゲート抵抗の抵抗値(Rg3)を算出する処理の流れを示すフローチャートである。設定部30の算出部96は、図9のS14において、図12に示す処理を実行する。
まず、S41において、算出部96は、目標電流立上り速度(di/dt)を目標値記憶部82から読み出す。続いて、S42において、算出部96は、負荷電流の電流値(I)を負荷電流取得部84から受け取る。続いて、S43において、算出部96は、電源電圧の電圧値(VCC)およびスイッチング信号の電圧値(V)を回路定数記憶部90から読み出す。続いて、S44において、算出部96は、閾値電圧値(Vth)、トランスコンダクタンス(g)、ゲート−ソース間寄生キャパシタンス(Cgs)およびゲート−ドレイン間寄生キャパシタンス(Crss)をパラメータ記憶部92から読み出す。
続いて、S45において、算出部96は、目標電流立上り速度(di/dt)および負荷電流の電流値(I)に基づき、第3期間Tの時間長(t)を算出する。具体的には、算出部96は、下記の式(16)を算出する。
=I/(di/dt)…(16)
続いて、S46において、算出部96は、第3期間Tの時間長(t)、負荷電流(I)、スイッチング信号の電圧値(V)、閾値電圧値(Vth)、トランスコンダクタンス(g)、ゲート−ソース間寄生キャパシタンス(Cgs)およびゲート−ドレイン間寄生キャパシタンス(Crss)に基づき、第3ゲート抵抗値(Rg3)を算出する。具体的には、算出部96は、下記の式(17)に基づき、第3ゲート抵抗値(Rg3)を算出する。
Figure 2020039219
式(17)は、MOSFETの動作をモデル化した式に基づき導かれる。
そして、算出部96は、S46の処理を終えると本フローを終了する。以上の処理により、算出部96は、ターンオン期間の前半(第3期間T)のゲート抵抗の抵抗値(Rg3)を算出することができる。
図13は、ターンオン期間の後半(第4期間T)のゲート抵抗の抵抗値(Rg4)を算出する処理の流れを示すフローチャートである。設定部30の算出部96は、図9のS15において、図13に示す処理を実行する。
まず、S51において、算出部96は、許容最大電流値(IMAX)を目標値記憶部82から読み出す。続いて、S52において、算出部96は、負荷電流の電流値(I)を負荷電流取得部84から受け取る。続いて、S53において、算出部96は、電源電圧の電圧値(VCC)、スイッチング信号の電圧値(V)、配線抵抗(R)および配線インダクタンス(L)を回路定数記憶部90から読み出す。続いて、S54において、算出部96は、閾値電圧値(Vth)、トランスコンダクタンス(g)およびゲート−ドレイン間寄生キャパシタンス(Crss)をパラメータ記憶部92から読み出す。
続いて、S55において、算出部96は、許容最大電流値(IMAX)、負荷電流の電流値(I)、配線抵抗(R)および配線インダクタンス(L)に基づき、電圧立下り速度(dv/dt)を算出する。電圧立下り速度(dv/dt)は、スイッチングトランジスタ50におけるドレイン−ソース間の電圧値(VDS)の単位時間当たりの変化量である。具体的には、算出部96は、下記の式(18)を算出する。Cは、スイッチングトランジスタのドレイン−ソース間寄生キャパシタンスである。
dv/dt=(IMAX−I)/C…(18)
続いて、S56において、算出部96は、負荷電流の電流値(I)および電流立下り速度(di/dt)に基づき、第4期間Tの時間長(t)を算出する。具体的には、算出部96は、下記の式(19)を算出する。
=VCC/(dv/dt)…(19)
続いて、S57において、算出部96は、第4期間Tの時間長(t)、負荷電流の電流値(I)、電源電圧の電圧値(VCC)、スイッチング信号の電圧値(V)、閾値電圧値(Vth)、トランスコンダクタンス(g)およびゲート−ドレイン間寄生キャパシタンス(Crss)に基づき、第4ゲート抵抗値(Rg4)を算出する。具体的には、算出部96は、下記の式(20)に基づき、第4ゲート抵抗値(Rg4)を算出する。
Figure 2020039219
式(20)は、MOSFETの動作をモデル化した式に基づき導かれる。
そして、算出部96は、S57の処理を終えると本フローを終了する。以上の処理により、算出部96は、ターンオン期間の後半(第4期間T)のゲート抵抗の抵抗値(Rg4)を算出することができる。
以上のように、本実施形態に係る電力変換装置20は、スイッチングトランジスタ50のゲート抵抗の抵抗値をターンオフ期間およびターンオン期間のそれぞれの途中で切り換えることができる。これにより、本実施形態に係る電力変換装置20によれば、電力損失を小さくし、且つ、サージ電圧(または電流オーバーシュート)を小さくすることができる。
さらに、本実施形態に係る電力変換装置20は、負荷電流の電流値、回路定数、トランジスタパラメータおよび予め設定された演算式により、ターンオフ期間の前半、ターンオフ期間の後半、ターンオン期間の前半およびターンオン期間の後半のそれぞれでのゲート抵抗の抵抗値を算出する。これにより、本実施形態に係る電力変換装置20によれば、簡易な構成で、ゲート抵抗を適切な抵抗値に設定することができる。
図14は、第1変形例に係る設定部30の処理の流れを示すフローチャートである。設定部30は、図14に示すフローチャートに従って動作を実行してもよい。なお、図14に示すフローチャートは、図9に示したフローチャートと略同一であり、同一の処理を実行するステップには、同一のステップ番号を振り詳細な説明を省略する。
トランジスタパラメータの1つであるゲート−ドレイン間寄生キャパシタンス(Crss)は、電源電圧の電圧値(VCC)によって変動する特性を有する。また、トランジスタパラメータの1つであるトランスコンダクタンス(g)は、スイッチング信号の電圧値(V)によって変動する特性を有する。
そこで、設定部30は、電源電圧の電圧値(VCC)に対するゲート−ドレイン間寄生キャパシタンス(Crss)を表すキャパシタンス近似関数を予め記憶する。例えば、設定部30は、複数の電源電圧の電圧値(VCC)に対するゲート−ドレイン間寄生キャパシタンス(Crss)の測定値を取得し、取得した複数の測定点に対してフィッティング処理をして生成された第1のフィッティング関数関数(例えば2次関数)を、キャパシタンス近似関数として記憶する。
また、設定部30は、スイッチング信号の電圧値(V)に対するトランスコンダクタンス(g)を表すトランスコンダクタンス近似関数を予め記憶する。例えば、設定部30は、複数のスイッチング信号の電圧値(V)に対するトランスコンダクタンス(g)の測定値を取得し、取得した複数の測定点に対してフィッティング処理をして生成された第2のフィッティング関数(例えば2次関数)を、トランスコンダクタンス近似関数として記憶する。
そして、設定部30は、電力変換の動作中に図14に示すフローチャートに従って動作を実行する。
設定部30は、S11において、負荷電流の電流値(I)を取得した後、処理をS61に進める。S61において、設定部30は、電源電圧の電圧値(VCC)およびスイッチング信号の電圧値(V)を回路定数記憶部90から読み出す。
続いて、S62において、設定部30は、予め記憶しているキャパシタンス近似関数と、電源電圧の電圧値(VCC)とに基づき、ゲート−ドレイン間寄生キャパシタンス(Crss)を算出する。続いて、S63において、予め記憶しているトランスコンダクタンス近似関数と、スイッチング信号の電圧値(V)とに基づき、トランスコンダクタンス(g)を算出する。S63を終えると、設定部30は、処理をS12に進める。以後、設定部30は、図9と同様の処理を実行する。
このような第1変形例に係る設定部30によれば、ゲート−ドレイン間寄生キャパシタンス(Crss)およびトランスコンダクタンス(g)を精度良く算出することができる。これにより、第1変形例に係る電力変換装置20によれば、精度良くゲート抵抗の抵抗値を算出することができる。
図15は、第2変形例に係る、設定部30の機能構成を示すブロック図である。設定部30は、図15に示すブロックにより構成されてもよい。なお、図15に示すブロック図は、図8に示したブロック図と略同一であり、同一の構成を有する要素には同一の番号を振り詳細な説明を省略する。
設定部30は、パラメータ記憶部92および演算式記憶部94に代えて、近似式記憶部102を有してもよい。近似式記憶部102は、第1期間T、第2期間T、第3期間Tおよび第4期間Tのそれぞれについて、時間長を算出するための演算式と、ゲート抵抗を算出するための近似関数とを記憶する。
近似関数は、負荷電流の電流値(I)を変数として値を出力する関数である。例えば、近似関数は、式(12)、式(15)、式(17)および式(20)における時間長(t,t,t,t)を除く部分演算式を近似した関数である。この場合、電源電圧の電圧値(VCC)およびスイッチング信号の電圧値(V)を所定の値に固定し、複数の負荷電流の電流値(I)に対する部分演算式の出力値を算出する。そして、複数の出力値に対して例えば所定次数の関数(例えば2次関数)をフィッティング処理して近似関数が生成される。
近似式記憶部102は、複数の電源電圧の電圧値(VCC)および複数のスイッチング信号の電圧値(V)の組み合わせ毎に、近似関数を記憶していてもよい。
そして、算出部96は、このような近似関数の変数に取得した負荷電流の電流値(I)を代入して、部分演算式に対応する値を算出する。これにより、設定部30は、簡単な演算処理により、適切なゲート抵抗値を算出することができる。
(ハードウェア構成)
図16は、設定部30のハードウェア構成を示すブロック図である。本実施形態に係る設定部30は、例えば図16に示すようなハードウェア構成の情報処理回路により実現され、制御装置として機能する。設定部30は、CPU(Central Processing Unit)302と、RAM(Random Access Memory)304と、ROM(Read Only Memory)306と、記憶装置308と、通信部310とを備える。そして、これらの各部は、バスにより接続される。
CPU302は、プログラムに従って演算処理および制御処理等を実行するプロセッサである。CPU302は、RAM304の所定領域を作業領域として、ROM306および記憶装置308等に記憶されたプログラムとの協働により各種処理を実行する。
RAM304は、SDRAM(Synchronous Dynamic Random Access Memory)等のメモリである。RAM304は、CPU302の作業領域として機能する。ROM306は、プログラムおよび各種情報を書き換え不可能に記憶するメモリである。
記憶装置308は、フラッシュメモリ等の半導体による記憶媒体、または、磁気的若しくは光学的に記録可能な記憶媒体等にデータを書き込みおよび読み出しをする装置である。記憶装置308は、CPU302からの制御に応じて、記憶媒体にデータの書き込みおよび読み出しをする。通信部310は、CPU302からの制御に応じて外部の機器とネットワークを介して通信する。
本実施形態の設定部30で実行されるプログラムは、目標値取得モジュールと、負荷電流取得モジュールと、電源電圧取得モジュールと、スイッチング電圧取得モジュールと、算出モジュールと、抵抗値設定モジュールとを含むモジュール構成となっている。このプログラムは、CPU302(プロセッサ)によりRAM304上に展開して実行されることにより、CPU302を目標値取得部80、負荷電流取得部84、電源電圧取得部86、スイッチング電圧取得部88、算出部96および抵抗値設定部98として機能させる。また、このプログラムは、RAM304および記憶装置308の少なくとも一方を、目標値記憶部82、パラメータ記憶部92および演算式記憶部94として機能する。
なお、設定部30は、このような構成に限らず、目標値取得部80、負荷電流取得部84、電源電圧取得部86、スイッチング電圧取得部88、算出部96および抵抗値設定部98の少なくとも一部をハードウェア回路(例えば半導体集積回路)により実現した構成であってもよい。
また、本実施形態の設定部30で実行されるプログラムは、コンピュータにインストール可能な形式または実行可能な形式のファイルで、CD−ROM、フレキシブルディスク、CD−R、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録されて提供される。
また、本実施形態の設定部30で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、本実施形態の設定部30で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。また、設定部30で実行されるプログラムを、ROM306等に予め組み込んで提供するように構成してもよい。
本発明の実施形態および変形例を説明したが、この実施形態および変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 モータシステム
12 モータ
12U U相端子
12V V相端子
12W W相端子
14 電源
14P 正側端子
14N 負側端子
16 電源電圧検出部
18 負荷電流検出部
20 電力変換装置
22 変換部
24 駆動制御部
30 設定部
212 U相上側スイッチ部
214 V相上側スイッチ部
216 W相上側スイッチ部
222 U相下側スイッチ部
224 V相下側スイッチ部
226 W相下側スイッチ部
232 U相上側ダイオード
234 V相上側ダイオード
236 W相上側ダイオード
242 U相下側ダイオード
244 V相下側ダイオード
246 W相下側ダイオード
40 スイッチ部
42 入力端子
44 ドレイン側端子
46 ソース側端子
50 スイッチングトランジスタ
52 ゲート抵抗部
54 切替制御部
61 第1抵抗
62 第2抵抗
63 第3抵抗
64 第4抵抗
66 選択接続部
68 保護抵抗
80 目標値取得部
82 目標値記憶部
84 電源電圧取得部
86 負荷電流取得部
88 スイッチング電圧取得部
90 回路定数記憶部
92 パラメータ記憶部
94 演算式記憶部
96 算出部
98 抵抗値設定部
102 近似式記憶部

Claims (18)

  1. スイッチング信号に応じてオンおよびオフを切り替えるスイッチングトランジスタと、
    抵抗値を変更可能な第1抵抗および第2抵抗を含むゲート抵抗部と、
    前記スイッチングトランジスタにおけるターンオフ期間の前半である第1期間において、前記スイッチング信号を受け取る入力端子と前記スイッチングトランジスタのゲートとの間に前記第1抵抗を接続させ、前記ターンオフ期間の後半である第2期間において、前記入力端子と前記ゲートとの間に前記第2抵抗を接続させる切替制御部と、
    前記スイッチングトランジスタの目標電圧立上り速度および許容最大電圧値を取得する目標値取得部と、
    前記目標電圧立上り速度および第1演算式に基づき、前記第1期間における前記入力端子と前記ゲートとの間の抵抗値である第1ゲート抵抗値を算出し、前記許容最大電圧値および第2演算式に基づき、前記第2期間における前記入力端子と前記ゲートとの間の抵抗値である第2ゲート抵抗値を算出する算出部と、
    前記第1ゲート抵抗値および前記第2ゲート抵抗値に基づき、前記第1抵抗および前記第2抵抗の抵抗値を設定する抵抗値設定部と、
    を備えるスイッチング装置。
  2. オン時において前記スイッチングトランジスタから出力される負荷電流の電流値を取得する負荷電流取得部をさらに備え、
    前記算出部は、さらに前記負荷電流の電流値に基づき前記第1ゲート抵抗値および前記第2ゲート抵抗値を算出する
    請求項1に記載のスイッチング装置。
  3. 前記スイッチングトランジスタに印加される電源電圧の電圧値を取得する電源電圧取得部をさらに備え、
    前記算出部は、さらに前記電源電圧の電圧値に基づき前記第1ゲート抵抗値および前記第2ゲート抵抗値を算出する
    請求項2に記載のスイッチング装置。
  4. 前記切替制御部は、前記スイッチングトランジスタのドレイン−ソース間の電圧値が前記電源電圧の電圧値に最初に達したタイミングにおいて、前記入力端子と前記ゲートとの間に接続される抵抗を、前記第1抵抗から前記第2抵抗に切り換える
    請求項3に記載のスイッチング装置。
  5. 前記算出部は、
    前記目標電圧立上り速度および前記電源電圧の電圧値に基づき、前記第1期間の時間長を算出し、
    式(1)に基づき、前記第1ゲート抵抗値を算出し、
    Figure 2020039219
    g1は、前記第1ゲート抵抗値を表し、
    は、前記第1期間の時間長を表し、
    は、前記負荷電流の電流値を表し、
    CCは、前記電源電圧の電圧値を表し、
    thは、前記スイッチングトランジスタの閾値電圧値を表し、
    は、前記スイッチングトランジスタのトランスコンダクタンスを表し、
    rssは、前記スイッチングトランジスタのゲート−ドレイン間寄生キャパシタンスを表す
    請求項4に記載のスイッチング装置。
  6. 前記算出部は、
    前記許容最大電圧値、前記電源電圧の電圧値、前記負荷電流の電流値、および、前記負荷電流が流れる配線の配線インダクタンスに基づき、前記第2期間の時間長を算出し、
    式(2)に基づき、前記第2ゲート抵抗値を算出し、
    Figure 2020039219
    g2は、前記第2ゲート抵抗値を表し、
    は、前記第2期間の時間長を表し、
    gsは、前記スイッチングトランジスタのゲート−ソース間寄生キャパシタンスを表す
    請求項5に記載のスイッチング装置。
  7. 前記ゲート抵抗部は、抵抗値を変更可能な第3抵抗および第4抵抗を、さらに含み、
    前記切替制御部は、前記スイッチングトランジスタにおけるターンオン期間の前半である第3期間において、前記入力端子と前記ゲートとの間に前記第3抵抗を接続させ、前記ターンオン期間の後半である第4期間において、前記入力端子と前記ゲートとの間に前記第4抵抗を接続させ、
    前記目標値取得部は、前記スイッチングトランジスタにおける目標電流立上り速度および許容最大電流値を取得し、
    前記算出部は、前記目標電流立上り速度および第3演算式に基づき、前記第3期間における前記入力端子と前記ゲートとの間の抵抗値である第3ゲート抵抗値を算出し、前記許容最大電流値および第4演算式に基づき、前記第4期間における前記入力端子と前記ゲートとの間の抵抗値である第4ゲート抵抗値を算出し、
    前記抵抗値設定部は、前記第3ゲート抵抗値および前記第4ゲート抵抗値に基づき、前記第3抵抗および前記第4抵抗の抵抗値を設定する
    請求項3に記載のスイッチング装置。
  8. 前記スイッチング信号の電圧値を取得するスイッチング電圧取得部をさらに備え、
    前記算出部は、さらに前記負荷電流の電流値、前記電源電圧の電圧値および前記スイッチング信号の電圧値に基づき、前記第3ゲート抵抗値および前記第4ゲート抵抗値を算出する
    請求項7に記載のスイッチング装置。
  9. 前記切替制御部は、前記スイッチングトランジスタのドレインに流れる電流値が前記負荷電流の電流値に最初に達したタイミングにおいて、前記入力端子と前記ゲートとの間に接続される抵抗を、前記第3抵抗から前記第4抵抗に切り換える
    請求項8に記載のスイッチング装置。
  10. 前記算出部は、
    前記目標電流立上り速度および前記負荷電流の電流値に基づき、前記第3期間の時間長を算出し、
    式(3)に基づき、前記第3ゲート抵抗値を算出し、
    Figure 2020039219
    g3は、前記第3ゲート抵抗値を表し、
    は、前記第3期間の時間長を表し、
    は、前記負荷電流の電流値を表し、
    は、前記スイッチング信号の電圧値を表し、
    thは、前記スイッチングトランジスタの閾値電圧値を表し、
    は、前記スイッチングトランジスタのトランスコンダクタンスを表し、
    rssは、前記スイッチングトランジスタのゲート−ドレイン間寄生キャパシタンスを表し、
    gsは、前記スイッチングトランジスタのゲート−ソース間寄生キャパシタンスを表す
    請求項9に記載のスイッチング装置。
  11. 前記算出部は、
    前記許容最大電流値、前記電源電圧の電圧値、前記負荷電流の電流値、および、前記負荷電流が流れる配線の配線インダクタンス、および、前記負荷電流が流れる配線の配線抵抗に基づき、前記第4期間の時間長を算出し、
    式(4)に基づき、前記第4ゲート抵抗値を算出し、
    Figure 2020039219
    g4は、前記第4ゲート抵抗値を表し、
    は、前記第4期間の時間長を表す
    CCは、前記電源電圧の電圧値を表す
    請求項10に記載のスイッチング装置。
  12. 前記算出部は、前記電源電圧の電圧値を変数とする予め設定された関数に基づき、前記ゲート−ドレイン間寄生キャパシタンスを算出する
    請求項5、6、10または11に記載のスイッチング装置。
  13. 前記算出部は、前記スイッチング信号の電圧値を変数とする予め設定された関数に基づき、前記トランスコンダクタンスを算出する
    請求項5、6、10、11または12に記載のスイッチング装置。
  14. 前記算出部は、
    前記負荷電流の電流値を変数とする予め設定された第1のフィッティング関数に基づき前記第1ゲート抵抗値を算出し、
    前記負荷電流の電流値を変数とする予め設定された第2のフィッティング関数に基づき前記第2ゲート抵抗値を算出する
    請求項2から13の何れか1項に記載のスイッチング装置。
  15. スイッチング信号に応じてオンおよびオフを切り替えるスイッチングトランジスタと、
    抵抗値を変更可能な第3抵抗および第4抵抗を含むゲート抵抗部と、
    前記スイッチングトランジスタにおけるターンオン期間の前半である第3期間において、前記スイッチング信号を受け取る入力端子と前記スイッチングトランジスタのゲートとの間に前記第3抵抗を接続させ、前記ターンオン期間の後半である第4期間において、前記入力端子と前記ゲートとの間に前記第4抵抗を接続させる切替制御部と、
    目標電流立上り速度および許容最大電流値を取得する目標値取得部と、
    前記目標電流立上り速度および第3演算式に基づき、前記第3期間における前記入力端子と前記ゲートとの間の抵抗値である第3ゲート抵抗値を算出し、前記許容最大電流値および第4演算式に基づき、前記第4期間における前記入力端子と前記ゲートとの間の抵抗値である第4ゲート抵抗値を算出する算出部と、
    前記第3ゲート抵抗値および前記第4ゲート抵抗値に基づき、前記第3抵抗および前記第4抵抗の抵抗値を設定する抵抗値設定部と、
    を備えるスイッチング装置。
  16. 電源から出力された電力を負荷に供給する電力変換装置であって、
    請求項1から15の何れか1項に記載のスイッチング装置と、
    前記スイッチングトランジスタに前記スイッチング信号を与えて、前記スイッチングトランジスタのオンおよびオフを切り替える駆動制御部と、
    を備え、
    前記スイッチング装置は、前記電源から出力された電圧を前記スイッチング信号に応じてスイッチングして前記負荷に電流を供給する
    電力変換装置。
  17. スイッチング信号に応じてオンおよびオフを切り替えるスイッチングトランジスタと、
    抵抗値を変更可能な第1抵抗および第2抵抗を含むゲート抵抗部と、
    前記スイッチングトランジスタにおけるターンオフ期間の前半である第1期間において、前記スイッチング信号を受け取る入力端子と前記スイッチングトランジスタのゲートとの間に前記第1抵抗を接続させ、前記ターンオフ期間の後半である第2期間において、前記入力端子と前記ゲートとの間に前記第2抵抗を接続させる切替制御部と、
    を備えるスイッチ部に対して、前記第1抵抗および前記第2抵抗を設定する制御装置であって、
    前記制御装置は、
    目標電圧立上り速度および許容最大電圧値を取得する目標値取得部と、
    前記目標電圧立上り速度および第1演算式に基づき、前記第1期間における前記入力端子と前記ゲートとの間の抵抗値である第1ゲート抵抗値を算出し、前記許容最大電圧値および第2演算式に基づき、前記第2期間における前記入力端子と前記ゲートとの間の抵抗値である第2ゲート抵抗値を算出する算出部と、
    前記第1ゲート抵抗値および前記第2ゲート抵抗値に基づき、前記第1抵抗および前記第2抵抗の抵抗値を設定する抵抗値設定部と、
    を有する制御装置。
  18. スイッチング信号に応じてオンおよびオフを切り替えるスイッチングトランジスタと、
    抵抗値を変更可能な第1抵抗および第2抵抗を含むゲート抵抗部と、
    前記スイッチングトランジスタにおけるターンオフ期間の前半である第1期間において、前記スイッチング信号を受け取る入力端子と前記スイッチングトランジスタのゲートとの間に前記第1抵抗を接続させ、前記ターンオフ期間の後半である第2期間において、前記入力端子と前記ゲートとの間に前記第2抵抗を接続させる切替制御部と、
    を備えるスイッチ部に対して、前記第1抵抗および前記第2抵抗を設定する制御装置において実行されるプログラムであって、
    前記制御装置に、
    目標電圧立上り速度および許容最大電圧値を取得させ、
    前記目標電圧立上り速度および第1演算式に基づき、前記第1期間における前記入力端子と前記ゲートとの間の抵抗値である第1ゲート抵抗値を算出させ、
    前記許容最大電圧値および第2演算式に基づき、前記第2期間における前記入力端子と前記ゲートとの間の抵抗値である第2ゲート抵抗値を算出させ、
    前記第1ゲート抵抗値および前記第2ゲート抵抗値に基づき、前記第1抵抗および前記第2抵抗の抵抗値を設定させる
    プログラム。
JP2018165451A 2018-09-04 2018-09-04 スイッチング装置、電力変換装置、制御装置およびプログラム Active JP6935375B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018165451A JP6935375B2 (ja) 2018-09-04 2018-09-04 スイッチング装置、電力変換装置、制御装置およびプログラム
CN201910130842.1A CN110932582B (zh) 2018-09-04 2019-02-22 开关装置、电力转换装置、控制装置以及记录介质
US16/287,612 US10505529B1 (en) 2018-09-04 2019-02-27 Switching device, power converter device, control apparatus, and computer program product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018165451A JP6935375B2 (ja) 2018-09-04 2018-09-04 スイッチング装置、電力変換装置、制御装置およびプログラム

Publications (2)

Publication Number Publication Date
JP2020039219A true JP2020039219A (ja) 2020-03-12
JP6935375B2 JP6935375B2 (ja) 2021-09-15

Family

ID=68766346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018165451A Active JP6935375B2 (ja) 2018-09-04 2018-09-04 スイッチング装置、電力変換装置、制御装置およびプログラム

Country Status (3)

Country Link
US (1) US10505529B1 (ja)
JP (1) JP6935375B2 (ja)
CN (1) CN110932582B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11038500B2 (en) 2019-01-04 2021-06-15 Kabushiki Kaisha Toshiba Gate resistance adjustment device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2605557B (en) * 2020-12-23 2023-05-24 Yasa Ltd A method and apparatus for generating a three-phase voltage
JP2022117063A (ja) 2021-01-29 2022-08-10 マツダ株式会社 負荷駆動制御装置
JP2023009624A (ja) * 2021-07-07 2023-01-20 東芝インフラシステムズ株式会社 ゲート駆動回路および電力変換装置
CN115021739A (zh) * 2022-06-24 2022-09-06 重庆大学 一种基于器件开关电压变化率直接检测的动态调控电路及方法
WO2024069359A1 (en) * 2022-09-28 2024-04-04 Delphi Technologies Ip Limited Systems and methods for adaptive gate driver for inverter for electric vehicle
WO2024069367A1 (en) * 2022-09-28 2024-04-04 Delphi Technologies Ip Limited Systems and methods for parameter drift correction for inverter for electric vehicle
WO2024069362A1 (en) * 2022-09-28 2024-04-04 Delphi Technologies Ip Limited Systems and methods for adaptive driver for inverter for electric vehicle

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177853A (ja) * 2007-01-18 2008-07-31 Toyota Central R&D Labs Inc 電力用半導体素子の駆動回路
JP2016059108A (ja) * 2014-09-05 2016-04-21 株式会社東芝 ゲート駆動回路、半導体装置、及び電力変換装置
JP2017220861A (ja) * 2016-06-09 2017-12-14 株式会社東芝 ゲート駆動回路

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339311B2 (ja) * 1996-07-16 2002-10-28 富士電機株式会社 自己消弧形半導体素子の駆動回路
JP3983439B2 (ja) 1999-12-07 2007-09-26 本田技研工業株式会社 電気自動車の制御装置
JP4091793B2 (ja) * 2002-05-22 2008-05-28 三菱電機株式会社 電圧駆動形半導体素子のゲート駆動回路
JP4707374B2 (ja) 2004-11-26 2011-06-22 Okiセミコンダクタ株式会社 Esd保護回路の構成を決定する方法及びシミュレーション方法
JP2006353093A (ja) * 2005-02-17 2006-12-28 Hitachi Ltd 半導体素子の制御方法
JP2007202316A (ja) * 2006-01-27 2007-08-09 Rohm Co Ltd チャージポンプ回路及びこれを備えた電気機器
US7960997B2 (en) * 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
JP2011253434A (ja) 2010-06-03 2011-12-15 Hitachi Ltd ゲート駆動回路の設計支援装置および設計支援方法
JP5736243B2 (ja) * 2011-06-13 2015-06-17 本田技研工業株式会社 電源回路
JP5970225B2 (ja) * 2012-04-13 2016-08-17 株式会社 日立パワーデバイス 半導体装置の駆動装置
JP2013240162A (ja) * 2012-05-14 2013-11-28 Toyota Motor Corp 電圧変換装置
US9203393B2 (en) * 2012-08-30 2015-12-01 Denso Corporation Semiconductor apparatus
JP5776721B2 (ja) * 2013-04-15 2015-09-09 株式会社デンソー 駆動対象スイッチング素子の駆動回路
JP6187428B2 (ja) * 2014-03-27 2017-08-30 株式会社デンソー 駆動装置
JP2015204661A (ja) * 2014-04-11 2015-11-16 東芝シュネデール・インバータ株式会社 半導体素子駆動回路
JP6314053B2 (ja) * 2014-07-31 2018-04-18 株式会社日立製作所 電力変換装置及びその制御方法
JP6164183B2 (ja) * 2014-09-16 2017-07-19 トヨタ自動車株式会社 電流制御回路
JP6394421B2 (ja) * 2015-01-30 2018-09-26 株式会社デンソー 半導体スイッチング素子の駆動装置
JP2016208089A (ja) * 2015-04-15 2016-12-08 富士電機株式会社 電圧駆動型半導体素子のゲート駆動回路
US9929727B2 (en) * 2015-07-13 2018-03-27 Infineon Technologies Austria Ag System and method for a switching transistor
US9780763B1 (en) * 2015-09-10 2017-10-03 Marvell International Ltd. Method and apparatus for offset calibration of a multi-mode high-speed comparator
US10250247B2 (en) * 2016-02-10 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US10236875B2 (en) * 2016-04-15 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating the semiconductor device
CN106788366B (zh) * 2016-11-17 2019-09-06 华中科技大学 一种用于串联igbt的均压保护电路
JP7027720B2 (ja) * 2017-08-07 2022-03-02 富士電機株式会社 電力変換装置
CN108199704A (zh) * 2018-01-26 2018-06-22 中国矿业大学 一种感性负载下mosfet开关控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177853A (ja) * 2007-01-18 2008-07-31 Toyota Central R&D Labs Inc 電力用半導体素子の駆動回路
JP2016059108A (ja) * 2014-09-05 2016-04-21 株式会社東芝 ゲート駆動回路、半導体装置、及び電力変換装置
JP2017220861A (ja) * 2016-06-09 2017-12-14 株式会社東芝 ゲート駆動回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11038500B2 (en) 2019-01-04 2021-06-15 Kabushiki Kaisha Toshiba Gate resistance adjustment device
US11658653B2 (en) 2019-01-04 2023-05-23 Kabushiki Kaisha Toshiba Gate resistance adjustment device

Also Published As

Publication number Publication date
CN110932582A (zh) 2020-03-27
US10505529B1 (en) 2019-12-10
CN110932582B (zh) 2023-01-10
JP6935375B2 (ja) 2021-09-15

Similar Documents

Publication Publication Date Title
JP2020039219A (ja) スイッチング装置、電力変換装置、制御装置およびプログラム
CN109845084B (zh) 微步进控制电路、控制方法及步进电机系统
JP5200738B2 (ja) インバータ回路
KR101706901B1 (ko) 파워 반도체소자의 구동 회로
US11139753B2 (en) Semiconductor device, power conversion apparatus, and vehicle
JPWO2005109616A1 (ja) Pwm駆動回路
JP2021013259A (ja) ゲート駆動装置及び電力変換装置
JPWO2019116825A1 (ja) ゲート駆動回路
JP2013005231A (ja) 駆動装置
US11211927B2 (en) Gate driver circuit, motor driver circuit, and hard disk apparatus
US8947112B2 (en) Switching apparatus and test apparatus
WO2012046521A1 (ja) 電力変換装置
JP2006502690A (ja) パワーmosfetを同期整流回路として駆動するための方法及び装置
JP2018033280A (ja) 半導体装置
WO2019207847A1 (ja) 電力用半導体素子の駆動装置
JP2019154134A (ja) ゲート駆動装置
JP2019088104A (ja) パワー半導体素子の駆動装置
JP2011018958A (ja) スイッチング素子制御装置およびモータ駆動装置
US9791881B2 (en) Self-driven synchronous rectification for a power converter
KR101834756B1 (ko) 게이트드라이버 구동장치, 시스템 및 방법
US11336087B2 (en) Electronic circuit and electronic apparatus
CN111466071A (zh) 功率模块
JP2018074676A (ja) ゲート駆動回路
WO2020012787A1 (ja) コンバータ装置、制御信号特定方法及びプログラム
JPH1169779A (ja) 電力変換器におけるゲート駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210825

R151 Written notification of patent or utility model registration

Ref document number: 6935375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151