JP2019534678A5 - - Google Patents

Claims (20)

1. 回路であって、
   パルス幅変調信号と制御信号とに基づいてパルス出力信号を生成するように構成される単安定マルチバイブレータ回路と、
   前記パルス出力信号と前記パルス幅変調信号との対応するエッジの間の位相差に基づいて第１及び第２の位相検出器出力信号を生成するように構成される位相検出器回路と、
   前記単安定マルチバイブレータ回路の前記制御入力に接続されるコンデンサ、
   前記第１の位相検出器出力信号がアサートされるときに前記制御信号を増大させ、前記第２の位相検出器出力信号がアサートされるときに前記制御信号を減少させるように構成されるチャージポンプ回路と、
   を含む、回路。
2. 請求項１に記載の回路であって、
   前記パルス出力信号が、前記パルス幅変調信号の第１のエッジよってトリガーされる第１のエッジと、前記パルス出力信号の第１のエッジに続く第２のエッジとを含み、
   前記パルス幅変調信号が、前記パルス幅変調信号の第１のエッジに続く第２のエッジを含み、
   前記対応するエッジが、前記パルス出力信号の第２のエッジと前記パルス幅変調信号の第２のエッジとを含む、回路。
3. 請求項１に記載の回路であって、
   前記チャージポンプ回路が、
   前記単安定マルチバイブレータ回路に前記制御信号を提供するように結合される制御ノードと、
   前記第１の位相検出器出力信号がアサートされるときに前記制御ノードの電圧を増大させるように構成される充電経路と、
   前記第２の位相検出器出力信号がアサートされるときに前記制御ノードの電圧を減少させるように構成される放電経路と、
   を含む、回路。
4. 請求項１に記載の回路であって、
   前記チャージポンプ回路が、前記制御ノードに結合されて前記放電経路に並列であるキャパシタを含み、
   前記充電経路が、第１の電流源と、前記電流源と前記キャパシタとの間に結合される第１のスイッチとを含み、前記第１のスイッチが前記第１の位相検出器出力信号により制御され、
   前記放電経路が、第２の電流源と、前記第２の電流源と前記キャパシタとの間に結合される第２のスイッチとを含み、前記第２のスイッチが前記第２の位相検出器出力信号により制御される、回路。
5. 請求項１に記載の回路であって、
   前記第１及び第２の位相検出器出力信号の何れもアサートされないときに状況出力信号の第１の状態をアサートし、前記第１及び第２の位相検出器出力信号の何れか一方がアサートされるときに前記状況出力信号の第２の状態をアサートするように構成される出力回路を更に含む、回路。
6. 請求項１に記載の回路であって、
   前記位相検出器回路が、
   電圧供給端子に結合される入力端子と、前記パルス出力信号の遅延バージョンを受信するように結合されるクロック端子と、前記第２の位相検出器出力信号を伝えるように構成される出力端子と、リセット端子とを有するフリップフロップと、
   前記出力端子に結合される入力と、前記リセット端子に結合される出力とを有するＮＡＮＤゲートと、
   を含む、回路。
7. 請求項１に記載の回路であって、
   前記位相検出器回路が、
   電圧供給端子に結合される入力端子と、前記パルス幅変調信号の遅延バージョンを受信するように結合されるクロック端子と、前記第２の位相検出器出力信号を伝えるように構成される出力端子と、リセット端子とを有するフリップフロップと、
   前記出力端子に結合される入力と、前記リセット端子に結合される出力とを有するＮＡＮＤゲートと、
   を含む、回路。
8. 請求項１に記載の回路であって、
   前記位相検出器回路が、
   前記パルス出力信号の遅延バージョンを受信するように結合される第１のクロック端子と、前記第１の位相検出器出力信号を伝えるように構成される第１の出力端子と、第１のリセット端子とを有する第１のフリップフロップと、
   前記パルス幅変調信号の遅延バージョンを受信するように結合される第２のクロック端子と、前記第２の位相検出器出力信号を伝えるように構成される第２の出力端子と、第２のリセット端子とを有する第２のフリップフロップと、
   前記第１の出力端子に結合される第１の入力と、前記第２の出力端子に結合される第２の入力と、前記第１及び第２のリセット端子に結合される出力とを有するＮＡＮＤゲートと、
   を含む、回路。
9. 電力コンバータであって、
   第１の位相スイッチングコンバータと、
   第２の位相スイッチングコンバータと、
   過渡検出信号に基づいて前記第１の位相スイッチングコンバータと連動して前記第２の位相スイッチングコンバータを選択的にイネーブルするように構成されるマスターコントローラと、
   前記第１及び第２の位相スイッチングコンバータを制御するためのパルス幅変調信号のデューティサイクルにおける検出された変化に基づいて前記過渡信号を生成するように構成される過渡検出回路と、
   を含む、電力コンバータ。
10. 請求項９に記載の電力コンバータであって、
    前記過渡検出回路が、
    前記パルス幅変調信号と制御信号とに基づいてパルス出力信号を生成するように構成される単安定マルチバイブレータ回路と、
    前記パルス出力信号と前記パルス幅変調信号との対応するエッジの間の位相差に基づいて第１及び第２の位相検出器出力信号を生成するように構成される位相検出器回路と、
    前記第１の位相検出器出力信号がアサートされるときに前記制御信号を増大させ、前記第２の位相検出器出力信号がアサートされるときに前記制御信号を減少させるように構成されるチャージポンプ回路と、
    前記第１及び第２の位相検出器出力信号の少なくとも一方に基づいて前記過渡検出信号を生成するように構成される出力回路と、
    を含む、電力コンバータ。
11. 請求項１０に記載の電力コンバータであって、
    前記パルス出力信号が、前記パルス幅変調信号の第１のエッジによってトリガーされる第１のエッジと、前記パルス出力信号の第１のエッジに続く第２のエッジとを含み、
    前記パルス幅変調信号が、前記パルス幅変調信号の第１のエッジに続く第２のエッジを含み、
    前記対応するエッジが、前記パルス出力信号の第２のエッジと前記パルス幅変調信号の第２のエッジとを含む、電力コンバータ。
12. 請求項１０に記載の電力コンバータであって、
    前記チャージポンプ回路が、
    前記単安定マルチバイブレータ回路に前記制御信号を提供するように結合される制御ノードと、
    前記第１の位相検出器出力信号がアサートされるときに前記制御ノードの電圧を増大させるように構成される充電経路と、
    前記第２の位相検出器出力信号がアサートされるときに前記制御ノードの電圧を減少させるように構成される放電経路と、
    を含む、電力コンバータ。
13. 請求項１０に記載の電力コンバータであって、
    前記位相検出器回路が、
    電圧供給端子に結合される入力端子と、前記パルス出力信号の遅延バージョンを受信するように結合されるクロック端子と、前記第１の位相検出器出力信号を伝えるように構成される出力端子と、リセット端子とを有するフリップフロップと、
    前記出力端子に結合される入力と、前記リセット端子に結合される出力とを有するＮＡＮＤゲートと、
    を含む、電力コンバータ。
14. 請求項１０に記載の電力コンバータであって、
    前記位相検出器回路が、
    電圧供給端子に結合される入力端子と、前記パルス幅変調信号の遅延バージョンを受信するように結合されるクロック端子と、前記第２の位相検出器出力信号を伝えるように構成される出力端子と、リセット端子とを有するフリップフロップと、
    前記出力端子に結合される入力と、前記リセット端子に結合される出力とを有するＮＡＮＤゲートと、
    を含む、電力コンバータ。
15. 請求項１０に記載の電力コンバータであって、
    前記位相検出器回路が、
    前記パルス出力信号の遅延バージョンを受信するように結合される第１のクロック端子と、前記第１の位相検出器出力信号を伝えるように構成される第１の出力端子と、第１のリセット端子とを有する第１のフリップフロップと、
    前記パルス幅変調信号の遅延バージョンを受信するように結合される第２のクロック端子と、前記第２の位相検出器出力信号を伝えるように構成される第２の出力端子と、第２のリセット端子とを有する第２のフリップフロップと、
    前記第１の出力端子に結合される第１の入力と、前記第２の出力端子に結合される第２の入力と、前記第１及び第２のリセット端子に結合される出力とを有するＮＡＮＤゲートと、
    を含む、電力コンバータ。
16. 電力コンバータであって、
    第１の位相スイッチングコンバータと、
    第２の位相スイッチングコンバータと、
    過渡検出信号に基づいて前記第１及び第２の位相スイッチングコンバータの少なくとも一方をイネーブルするように構成されるマスターコントローラと、
    過渡検出回路であって、
    パルス幅変調信号と制御信号とに基づいてパルス出力信号を生成するように構成される単安定マルチバイブレータ回路と、
    前記パルス出力信号と前記パルス幅変調信号との対応するエッジの間の位相差に基づいて第１及び第２の位相検出器出力信号を生成するように構成される位相検出器回路と、
    前記第１の位相検出器出力信号がアサートされるときに前記制御信号を増加させ、前記第２の位相検出器出力信号がアサートされるときに前記制御信号を減少させるように構成されるチャージポンプ回路と、
    前記第１及び第２の位相検出器出力信号の少なくとも一方に基づいて前記遷移検出信号を生成するように構成される出力回路と、
    を含む、前記遷移検出回路と、
    を含む、電力コンバータ。
17. 請求項１６に記載の電力コンバータであって、
    前記パルス出力信号が、前記パルス幅変調信号の第１のエッジによってトリガーされる第１のエッジと、前記パルス出力信号の第１のエッジに続く第２のエッジとを含み、
    前記パルス幅変調信号が、前記パルス幅変調信号の第１のエッジに続く第２のエッジを含み、
    前記対応するエッジが、前記パルス出力信号の第２のエッジと前記パルス幅変調信号の第２のエッジとを含む、電力コンバータ。
18. 請求項１６に記載の電力コンバータであって、
    前記チャージポンプ回路が、
    前記制御信号を前記単安定マルチバイブレータ回路に提供するように結合される制御ノードと、
    前記第１の位相検出器出力信号がアサートされるときに前記制御ノードの電圧を増大させるように構成される充電経路と、
    前記第２の位相検出器出力信号がアサートされるときに前記制御ノードの電圧を減少させるように構成される放電経路と、
    を含む、電力コンバータ。
19. 請求項１６に記載の電力コンバータであって、
    前記位相検出器回路が、
    電圧供給端子に結合される入力端子と、前記パルス出力信号の反転バージョンを受信するように結合されるクロック端子と、前記第１の位相検出器出力信号を伝えるように構成される出力端子と、リセット端子とを有するフロップフロップと、
    前記出力端子に結合される入力と、前記リセット端子に結合される出力とを有するＮＡＮＤゲートと、
    を含む、電力コンバータ。
20. 請求項１６に記載の電力コンバータであって、
    前記位相検出器回路が、
    電圧供給端子に結合される入力端子と、前記パルス幅変調信号の反転バージョンを受信するように結合されるクロック端子と、前記第２の位相検出器出力信号を伝えるように構成される出力端子と、リセット端子とを有するフロップフロップと、
    前記出力端子に結合される入力と、前記リセット端子に結合される出力とを有するＮＡＮＤゲートと、
    を含む、電力コンバータ。