JP6357773B2 - Ｄｃ／ｄｃコンバータ、スイッチング電源装置及び電子機器 - Google Patents

Ｄｃ／ｄｃコンバータ、スイッチング電源装置及び電子機器 Download PDF

Info

Publication number
JP6357773B2
JP6357773B2 JP2013272917A JP2013272917A JP6357773B2 JP 6357773 B2 JP6357773 B2 JP 6357773B2 JP 2013272917 A JP2013272917 A JP 2013272917A JP 2013272917 A JP2013272917 A JP 2013272917A JP 6357773 B2 JP6357773 B2 JP 6357773B2
Authority
JP
Japan
Prior art keywords
converter
converters
phase
current
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013272917A
Other languages
English (en)
Other versions
JP2015128345A (ja
Inventor
亮輔 西
亮輔 西
恭明 萬
恭明 萬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2013272917A priority Critical patent/JP6357773B2/ja
Priority to US14/574,579 priority patent/US9520765B2/en
Priority to EP14200342.5A priority patent/EP2899709B1/en
Publication of JP2015128345A publication Critical patent/JP2015128345A/ja
Application granted granted Critical
Publication of JP6357773B2 publication Critical patent/JP6357773B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、並列接続された複数のＤＣ／ＤＣコンバータ、それらを備えたスイッチング電源装置、及び上記スイッチング電源装置を用いた電子機器に関する。
携帯端末機器は、その高性能化及び高機能化にともない、より小型化することが求められるとともに、より大きな電力が必要とされている。このため、携帯端末機器に搭載されるＤＣ／ＤＣコンバータは、より小さく、大電力を扱うことができ、高効率であることが求められている。
この課題の解決策の１つとして、複数のＤＣ／ＤＣコンバータを並列に動作させるマルチフェーズ電源技術が既に知られている。複数のコンバータを並列接続し、これらの複数のコンバータの変換（スイッチング）タイミングを等間隔にずらしたうえで、出力を足し合わせることにより、リップルを低減できるため、出力に必要なフィルタを構成する受動素子を小型化することが容易という利点がある。
また、並列化することで損失による熱の発生を各ＤＣ／ＤＣコンバータに分散させることが可能となり、個々のＤＣ／ＤＣコンバータに対する放熱性能の要求が緩和され、小型化が容易になるという利点がある。さらに、軽負荷（消費電流が少ない状態の各種回路ユニット）を駆動するとき、いくつかのＤＣ／ＤＣコンバータを休止させることで、全体として電力変換効率を向上させることができ、軽負荷から重負荷までの幅広い負荷で高い効率をたもつことができる利点がある。
マルチフェーズのスイッチング電源装置の実現の手段の一つに、コントロールユニットと複数の駆動ユニットでの構成がある。この場合、コントロールユニットから出力される各駆動ユニットの駆動波形のフェーズの波形状態を適宜変更することでマルチフェーズ動作は可能だが、コントロールユニットの実装面積だけ小型化が困難となる。一方、コントロールユニットを備えずに、複数の駆動ユニットだけでマルチフェーズ電源を実現する方法がある。この場合、コントロールユニットが不要なのでその分だけ小型化が実現可能となる。
コントロールユニットを持たないマルチフェーズのスイッチング電源装置では、動作フェーズ数が固定の場合は特に問題は無いが、動作フェーズ数が切り替えを行う場合は、安定した適切な動作フェーズ切替え手段が必要となるという問題があった。
例えば、特許文献１には、マルチフェーズのＤＣ／ＤＣコンバータにおいて、フェーズ数を容易に変更する目的で、フェーズ数に応じた複数の駆動ユニットを備え、各駆動ユニットはパルス信号となるフェーズ入力信号ＰＨＩ［ｎ］を受け、それをクロック信号ＣＬＫの所定サイクル分遅延させたフェーズ出力信号ＰＨＯ［ｎ］を生成し、コンバータがリング状に接続され、各々のコンバータは上記ＰＨＩ［ｎ］又はＰＨＯ［ｎ］を起点としてスイッチング動作を行うことが開示されている。たしかに、専用コントローラを備えずに、マルチフェーズＤＣ／ＤＣコンバータのフェーズ数を設定しているが、以下の問題点があった。すなわち、内部信号を外部に出力して複数の駆動ユニット全体でリング状の遅延ループを構成している。駆動ユニットのチップ外部に駆動フェーズ信号を出力することで駆動フェーズに不要な雑音が混入する可能性が発生し、誤作動を誘発する可能性があり、安定した適切な動作フェーズ切替えをおこなうことができないという問題があった。
本発明の目的は以上の問題点を解決し、従来技術に比較して、安定した適切な動作フェーズ切替えを行うことができるＤＣ／ＤＣコンバータを提供することにある。
本発明に係るＤＣ／ＤＣコンバータは、
マスタのＤＣ／ＤＣコンバータと、複数のスレーブのＤＣ／ＤＣコンバータとを含み、各出力端子を互いに並列に接続して互いに異なるフェーズで動作する複数のＤＣ／ＤＣコンバータを備えたマルチフェーズのスイッチング電源装置のためのＤＣ／ＤＣコンバータであって、
複数のＤＣ／ＤＣコンバータを一列に縦続接続するための第１及び第２の端子と、
上記第１の端子に流入する電流と上記第２の端子から流出させる電流とに基づいて、上記スイッチング電源装置の動作コンバータ数及び複数のＤＣ／ＤＣコンバータの中のフェーズを検出するフェーズ検出部と、
上記検出されたフェーズを保持し、保持されたフェーズを示すフェーズ保持信号を出力するフェーズ保持部と、
上記フェーズ保持信号に基づいて、基準クロックから発生される多相クロックから自己のフェーズに対応するクロックを選択して出力するクロック発生部とを備え、
上記ＤＣ／ＤＣコンバータは、上記クロック発生部からのクロックに基づいてスイッチング動作することを特徴とする。
本発明によれば、検出されたフェーズを保持し、そのフェーズを示すフェーズ保持信号を出力し、フェーズ保持信号に基づいて基準クロックから発生される多相クロックから自己のフェーズに対応するクロックを選択して出力し、当該クロックに基づいてスイッチング動作する。従って、従来技術に比較して、安定した適切な動作フェーズ切替えを行うことができる。
本発明の第１の実施形態に係るスイッチング電源装置の構成を示すブロック図である。 図１のＤＣ／ＤＣコンバータ１の詳細構成を示すブロック図である。 図１のＤＣ／ＤＣコンバータ２，３の詳細構成を示すブロック図である。 図２及び図３の誤差検出回路１１，２１の詳細構成を示す回路図である。 図３の目標電圧発生回路２６の詳細構成を示す回路図である。 本発明の第２の実施形態に係るスイッチング電源装置の構成を示すブロック図である。 図６のスイッチング電源装置のＤＣ／ＤＣコンバータ１，２，３において動作コンバータ数の検出及び伝達処理を行うための回路部分を示すブロック図である。 図７のＤＣ／ＤＣコンバータ１，２，３の制御回路３２によって実行される動作コンバータ数の検出及び伝達処理を示すフローチャートである。 本発明の第３の実施形態に係るスイッチング電源装置の構成を示すブロック図である。 図９のＤＣ／ＤＣコンバータ１，２，３，３Ａの制御回路３２によって実行される動作コンバータ数の検出及び伝達処理の第１の部分を示すフローチャートである。 図１０の動作コンバータ数の検出及び伝達処理の第２の部分を示すフローチャートである。 図９の各ＤＣ／ＤＣコンバータ１，２，３，３Ａにおける動作又は休止状態に対応する各ＤＣ／ＤＣコンバータ１，２，３，３Ａ毎の端子Ｉｓｉｎｋの検出電流を示す表である。 本発明の第４の実施形態に係るスイッチング電源装置の構成を示すブロック図である。 図１３のスイッチング電源装置の動作を示すタイミングチャートである。 図１３のクロック発生部１０４の詳細構成を示すブロック図である。 本発明の第４の実施形態の変形例に係るスイッチング電源装置の構成を示すブロック図である。
以下、本発明の実施形態に係るスイッチング電源装置について、図面を参照して詳細に説明する。
図１は、本発明の実施形態に係るスイッチング電源装置の構成を示すブロック図である。図１において、スイッチング電源装置は、並列接続された複数のＤＣ／ＤＣコンバータ（以下、コンバータという。）１〜３、インダクタＬ１〜Ｌ３、及びキャパシタＣ１を備える。コンバータ１〜３は、スイッチング電源装置の動作中において常に出力電流を発生する１つのマスタのコンバータ１と、スイッチング電源装置の動作中において出力電流を発生する動作状態と出力電流を発生しない休止状態とを有する少なくとも１つのスレーブのコンバータ２，３とを含む。コンバータ１〜３は、共通の直流電圧源から入力電圧Ｖｉｎを取得し、各出力電流Ｉｏｕｔ１〜Ｉｏｕｔ３をインダクタＬ１〜Ｌ３を介してキャパシタＣ１に送る。インダクタＬ１〜Ｌ３及びキャパシタＣ１はフィルタを構成し、このフィルタにより平滑化された電圧が、スイッチング電源装置の出力電圧Ｖｏｕｔとして負荷装置４に供給される。また、コンバータ１〜３のそれぞれは、その出力電流Ｉｏｕｔ１〜Ｉｏｕｔ３の大きさを内部でモニタリングし、さらに、スイッチング電源装置の出力電圧Ｖｏｕｔをモニタリングする。コンバータ１は、コンバータ１の出力電流の大きさを示す電圧信号Ｖｓｅｎｓｅ１を、他のコンバータ２，３に送る。スレーブのコンバータ２，３は、その出力電流Ｉｏｕｔ２，Ｉｏｕｔ３がマスタのコンバータ１の出力電流Ｉｏｕｔ１と等しくなるように動作し、これにより、すべてのコンバータ１〜３の出力電流Ｉｏｕｔ１〜Ｉｏｕｔ３が等しくなる。
図２は、図１のコンバータ１の詳細構成を示すブロック図である。図２において、コンバータ１は、基準電圧源Ｅ１、誤差検出回路１１、三角波発生回路１２、比較器１３、ドライバ回路１４、スイッチ素子ＳＷ１，ＳＷ２、及び電流センサ１５を備える。基準電圧源Ｅ１は、予め決められた基準電圧Ｖｒｅｆ１を発生する。誤差検出回路１１は、スイッチング電源装置の出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆ１との誤差を表す誤差電圧Ｖｅｒｒｏｒ１を発生する。三角波発生回路１２は、予め決められた周波数及び振幅を有する三角波を発生する。比較器１３は、誤差電圧Ｖｅｒｒｏｒ１と三角波とを比較し、比較結果を示す信号をドライバ回路１４に送る。ドライバ回路１４は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉオン）信号を発生してスイッチ素子ＳＷ１，ＳＷ２のオン・オフを制御する。ここで、スイッチ素子ＳＷ１はＰチャンネルＭＯＳトランジスタであり、ＳＷ２はＮチャンネルＭＯＳトランジスタである。従って、比較器１３及びドライバ回路１４は、誤差電圧Ｖｅｒｒｏｒ１に基づいてスイッチ素子ＳＷ１，ＳＷ２を駆動する駆動回路として動作する。電流センサ１５は、コンバータ１の出力電流Ｉｏｕｔ１の大きさを検出し、出力電流値に比例した電圧を有する電圧信号Ｖｓｅｎｓｅ１に変換する。電圧信号Ｖｓｅｎｓｅ１は、コンバータ１から他のコンバータ２，３に送られる。
図３は、図１のコンバータ２，３の詳細構成を示すブロック図である。図３において、コンバータ２は、基準電圧源Ｅ２、誤差検出回路２１、三角波発生回路２２、比較器２３、ドライバ回路２４、スイッチ素子ＳＷ３，ＳＷ４、及び電流センサ２５を備える。コンバータ２のこれらの構成要素は、コンバータ１の対応する構成要素と同様に構成される。基準電圧源Ｅ２は、コンバータ１の基準電圧源Ｅ１と同じ基準電圧Ｖｒｅｆ１を発生する。誤差検出回路２１には、基準電圧源Ｅ２によって発生された基準電圧Ｖｒｅｆ１ではなく、コンバータ２の出力電流Ｉｏｕｔ２がコンバータ１の出力電流Ｉｏｕｔ１に等しくなるように基準電圧Ｖｒｅｆ１を調整した基準電圧Ｖｒｅｆ２が入力される。コンバータ２は、さらに、目標誤差電圧発生回路２６、誤差検出回路２７，２８、加算器２９，３１、積分器３０、及び制御回路３２を備える。
図３において、目標誤差電圧発生回路２６は、誤差検出回路２１から出力される第１の誤差電圧Ｖｅｒｒｏｒ１の目標値（コンバータ２が動作状態にあるときの理想値）である目標誤差電圧Ｖａｉｍを発生する。誤差検出回路２７は、第１の誤差電圧Ｖｅｒｒｏｒ１と目標誤差電圧Ｖａｉｍとの誤差を表す第２の誤差電圧Ｖｅｒｒｏｒ２を発生する。誤差検出回路２８は、コンバータ１の出力電流Ｉｏｕｔ１の大きさを示す電圧信号Ｖｓｅｎｓｅ１と、コンバータ２の出力電流Ｉｏｕｔ２の大きさを示す電圧信号Ｖｓｅｎｓｅ２との誤差を表す第３の誤差電圧Ｖｅｒｒｏｒ３を発生する。制御回路３２はデジタル回路で構成され、電圧信号Ｖｓｅｎｓｅ１及び第２の誤差電圧Ｖｅｒｒｏｒ２に基づいてコンバータ２を動作状態又は休止状態に切り換える。制御回路３２は、コンバータ２が動作状態にあるとき、電圧信号Ｖｓｅｎｓｅ１が予め決められたしきい値未満になると、負荷装置４の電力消費量が減少したと判断し、コンバータ２を休止状態に切り換える。制御回路３２は、コンバータ２が休止状態にあるとき、電圧信号Ｖｓｅｎｓｅ１が予め決められたしきい値を超えて増大すると、負荷装置４の電力消費量が増大したと判断し、コンバータ２を動作状態に切り換える。また、制御回路３２は、コンバータ２が休止状態にあるとき、第２の誤差電圧Ｖｅｒｒｏｒ２が予め決められたしきい値を超えて増大すると、負荷装置４の電力消費量が増大したと判断し、コンバータ２を動作状態に切り換える。制御回路３２は、コンバータ２が動作状態及び休止状態のいずれにあるかに応じて、コンバータ２内の各構成要素のオン／オフを制御する。
コンバータ２が動作状態にあるとき、誤差検出回路２７及び目標誤差電圧発生回路２６のみが機能を停止し、他の構成要素は動作している。従って、このとき、第３の誤差電圧Ｖｅｒｒｏｒ３が積分器３０によって積分されて電圧調整値Ｖａｄｊｕｓｔになり、基準電圧Ｖｒｅｆ１と電圧調整値Ｖａｄｊｕｓｔとの和が基準電圧Ｖｒｅｆ２として誤差検出回路２１に入力される。言い換えると、コンバータ２が動作状態にあるとき、誤差検出回路２１は、基準電圧Ｖｒｅｆ１と積分された第３の誤差電圧Ｖｅｒｒｏｒ３との和を、誤差検出回路２１の基準電圧Ｖｒｅｆ２として使用する。
一方、コンバータ２が休止状態にあるとき、誤差検出回路２１，２７、目標誤差電圧発生回路２６、加算器２９，３１、積分器３０、基準電圧源Ｅ２、及び制御回路のみが動作し、他の構成要素は機能を停止している。従って、このとき、第２の誤差電圧Ｖｅｒｒｏｒ２が積分器３０によって積分されて電圧調整値Ｖａｄｊｕｓｔになり、基準電圧Ｖｒｅｆ１と電圧調整値Ｖａｄｊｕｓｔとの和が基準電圧Ｖｒｅｆ２として誤差検出回路２１に入力される。言い換えると、コンバータ２が休止状態にあるとき、誤差検出回路２１は、基準電圧Ｖｒｅｆ１と積分された第２の誤差電圧Ｖｅｒｒｏｒ２との和を、誤差検出回路２１の基準電圧として使用する。
コンバータ２の基準電圧源Ｅ２の基準電圧Ｖｒｅｆ１は、本来は、コンバータ１の基準電圧源Ｅ１の基準電圧Ｖｒｅｆ１と一致しているはずであるが、製造ばらつきにより誤差を有する可能性がある。従って、コンバータ２が動作状態にあるとき、基準電圧源Ｅ２の基準電圧Ｖｒｅｆ１は、第３の誤差電圧Ｖｅｒｒｏｒ３に基づき、コンバータ２の出力電流Ｉｏｕｔ２がコンバータ１の出力電流Ｉｏｕｔ１に等しくなるように調整される。コンバータ１，２が十分に長い時間にわたって動作して定常状態になると、コンバータ２の基準電圧源Ｅ２の基準電圧Ｖｒｅｆ１を調整した基準電圧Ｖｒｅｆ２は、コンバータ１の基準電圧源Ｅ１の基準電圧Ｖｒｅｆ１に等しくなっている。このとき、コンバータ１，２の各電流センサ１５，２５によって検出される出力電流Ｉｏｕｔ１，Ｉｏｕｔ２の大きさは等しくなる。ただし、このように基準電圧源Ｅ２の基準電圧Ｖｒｅｆ１の誤差を調整する機能は、コンバータ２が動作状態にあり、出力電流Ｉｏｕｔ２を発生していることが前提である。よって、コンバータ２が休止状態にあるとき、出力電流Ｉｏｕｔ２はゼロになるので、第３の誤差電圧Ｖｅｒｒｏｒ３に基づき、基準電圧源Ｅ２の基準電圧Ｖｒｅｆ１の誤差を補正することはできなくなる。このため、コンバータ２が休止状態にあるとき、基準電圧源Ｅ２の基準電圧Ｖｒｅｆ１は、第３の誤差電圧Ｖｅｒｒｏｒ３に代えて、第２の誤差電圧Ｖｅｒｒｏｒ２に基づいて調整される（後述）。
コンバータ３もコンバータ２と同様に構成される。
図４は、図２及び図３の誤差検出回路１１，２１の詳細構成を示す回路図である。図４において、誤差検出回路１１，２１は、抵抗Ｒ１〜Ｒ５、キャパシタＣ２〜Ｃ４、及びオペアンプ４１を備えた位相補償回路および積分回路を含む。誤差検出回路１１，２１は、スイッチング電源装置の出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆ１又はＶｒｅｆ２との誤差を検出し、この誤差を増幅して積分し、誤差電圧Ｖｅｒｒｏｒ１を発生する
図５は、図３の目標電圧発生回路２６の詳細構成を示す回路図である。図５において、スイッチング電源装置の出力電圧Ｖｏｕｔの目標値をＶｓｅｔと表すとき、誤差検出回路２１から出力される誤差電圧Ｖｅｒｒｏｒ１は、定常状態においては、Ｖｓｅｔ／Ｖｉｎに比例した値になるはずである。このため、目標誤差電圧発生回路２６は、Ｖｓｅｔ／Ｖｉｎに比例する目標誤差電圧Ｖａｉｍを発生するように設定される。
図５において、目標電圧発生回路２６は、抵抗Ｒ１１〜Ｒ１４、誤差検出回路５１〜５３、Ｎチャンネル又はＰチャンネルＭＯＳ電界効果トランジスタ（以下、ＭＯＳトランジスタという。）ＳＷ１１〜ＳＷ１６、及び基準電圧源Ｅ１１，Ｅ１２を備える。
基準電圧源Ｅ１１は、スイッチング電源装置の出力電圧Ｖｏｕｔの目標値Ｖｓｅｔに等しい基準電圧Ｖｒｅｆ３を発生する。基準電圧源Ｅ１２は、予め決められた基準電圧Ｖｒｅｆ４を発生する。目標電圧発生回路２６には、図１のスイッチング電源装置の入力電圧Ｖｉｎと同じ入力電圧Ｖｉｎが供給される。入力電圧Ｖｉｎを抵抗Ｒ１１，Ｒ１２で分圧して誤差検出回路５１に入力することで、抵抗Ｒ１３には、入力電圧Ｖｉｎに比例した電流が流れる。ＰチャンネルＭＯＳトランジスタＳＷ１１，ＳＷ１２は同一条件でバイアスされるので、それぞれに流れる電流は等しい。このため、ＮチャンネルＭＯＳトランジスタＳＷ１３にも、入力電圧Ｖｉｎに比例した電流が流れる。ＮチャンネルＭＯＳトランジスタＳＷ１３は、線形領域で動作し、可変抵抗として扱うことが可能である。
ＮチャンネルＭＯＳトランジスタＳＷ１３のドレイン電圧は、誤差検出回路５２によって、基準電圧源Ｅ１２の基準電圧Ｖｒｅｆ４と等しくなるように制御される。このため、ＮチャンネルＭＯＳトランジスタＳＷ１３を可変抵抗とみなすとき、基準電圧源Ｅ１２の基準電圧Ｖｒｅｆ４に等しい電圧が印加され、入力電圧Ｖｉｎに比例した電流が流れる。ここで、「電圧＝抵抗×電流」の関係式より、ＮチャンネルＭＯＳトランジスタＳＷ１３のドレイン−ソース間抵抗値は、１／Ｖｉｎに比例することになる。抵抗Ｒ１４を流れる電流は、誤差検出回路５３により、基準電圧源Ｅ１１の基準電圧Ｖｒｅｆ３（すなわち、スイッチング電源装置の出力電圧Ｖｏｕｔの目標値Ｖｓｅｔ）に比例するように制御される。ＰチャンネルＭＯＳトランジスタＳＷ１４，ＳＷ１５は同一条件でバイアスされるので、それぞれに流れる電流はトランジスタサイズに比例する。従って、ＮチャンネルＭＯＳトランジスタＳＷ１６にも、基準電圧源Ｅ１１の基準電圧Ｖｒｅｆ３（すなわちＶｓｅｔ）に比例した電流が流れる。ＮチャンネルＭＯＳトランジスタＳＷ１６のゲート電圧は、ＮチャンネルＭＯＳトランジスタＳＷ１３のゲート電圧と同じであり、かつ線形領域で動作する。従って、ＮチャンネルＭＯＳトランジスタＳＷ１６は、ＮチャンネルＭＯＳトランジスタＳＷ１３と同様に可変抵抗とみなすことができ、ＮチャンネルＭＯＳトランジスタＳＷ１３の抵抗値とほぼ同じ抵抗値を有する。このため、ＮチャンネルＭＯＳトランジスタＳＷ１６を可変抵抗とみなすときの抵抗値は、１／Ｖｉｎに比例し、基準電圧源Ｅ１１の基準電圧Ｖｒｅｆ３（すなわちＶｓｅｔ）に比例した電流が流れる。従って、目標誤差電圧Ｖａｉｍは、「電圧＝抵抗×電流」の関係式より、Ｖｓｅｔ／Ｖｉｎに比例することになる。これにより、目標誤差電圧Ｖａｉｍは、誤差検出回路２１から出力される誤差電圧Ｖｅｒｒｏｒ１の望ましい値に近い値になる。
図１のコンバータ２，３は、動作状態にあるときだけでなく、休止状態にあるときにおいても、基準電圧源Ｅ２の基準電圧Ｖｒｅｆ１と、コンバータ１の基準電圧源Ｅ１の基準電圧Ｖｒｅｆ１との誤差を調整することを特徴とする。コンバータ２が休止状態にあるとき、基準電圧Ｖｒｅｆ１と積分された第２の誤差電圧Ｖｅｒｒｏｒ２との和を誤差検出回路２１の基準電圧Ｖｒｅｆ２として使用することにより、基準電圧Ｖｒｅｆ２は、基準電圧源Ｅ１の基準電圧Ｖｒｅｆ１と等しくなる。その理由を以下に述べる。
コンバータ２，３が休止状態にあるときであっても、マスタのコンバータ１は常に動作状態にあり、スイッチング電源装置の出力電圧Ｖｏｕｔは目標値Ｖｓｅｔになるように制御され、また、誤差検出回路２１は動作している。従って、定常状態では、誤差検出回路２１から出力される誤差電圧Ｖｅｒｒｏｒ１は、Ｖｓｅｔ／Ｖｉｎに比例した値になるはずである。しかし、実際には、コンバータ２，３の基準電圧源Ｅ２の基準電圧Ｖｒｅｆ１は、コンバータ１の基準電圧源Ｅ１の基準電圧Ｖｒｅｆ１とは異なるので、誤差電圧Ｖｅｒｒｏｒ１は、コンバータ２，３が動作状態にあるときの理想値とは異なるものになる。実際の誤差電圧Ｖｅｒｒｏｒ１とその理想値との誤差は、誤差検出回路２１に含まれる積分回路により、時間の経過とともにどんどん大きくなる。そこで、目標誤差電圧発生回路２６により誤差電圧Ｖｅｒｒｏｒ１の目標値である目標誤差電圧Ｖａｉｍを発生し、誤差検出回路２７により目標誤差電圧Ｖａｉｍと実際の誤差電圧Ｖｅｒｒｏｒ１とを比較し、その誤差が０になるようにフィードバックをかける。これにより、基準電圧Ｖｒｅｆ２は、基準電圧源Ｅ１の基準電圧Ｖｒｅｆ１と等しくなることが期待できる。なぜなら、誤差電圧Ｖｅｒｒｏｒ１が理想値に等しいということは、コンバータ１とコンバータ２，３とが同じ動作をし、コンバータ１〜３の誤差検出回路１１，２１に入力される基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２が互いに等しいということを意味するからである。
本実施形態に係るスイッチング電源装置は、並列接続されたコンバータ１〜３を備えた電圧変換装置であり、負荷装置４の電力消費量が小さいときには一部のコンバータは休止状態になる。このとき、休止状態のコンバータにおいて、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆ２との誤差を示す誤差電圧Ｖｅｒｒｏｒ１が常に目標誤差電圧Ｖａｉｍ（当該コンバータが動作状態にあるときの理想値）に等しくなるように、基準電圧Ｖｒｅｆ２を調整する。これにより、休止状態のコンバータにおいても、その基準電圧をマスタのコンバータ１の基準電圧に等しくなるように調整することができる。このため、負荷装置４の電力消費量が増大したとき、休止したコンバータを短い整定時間で復帰させることができる。
本実施形態に係るスイッチング電源装置によれば、各コンバータ１〜３の出力電圧及び出力電流を調整するために各コンバータ１〜３の動作を外部コントローラから制御する必要がない。また、負荷装置の電力消費量が小さいときに一部のコンバータを休止させることにより、スイッチング電源装置全体の電力変換効率を向上することができる。また、休止させたコンバータを復帰させるために必要な時間が短いので、スイッチング電源装置全体として、負荷装置４の電力消費量の変動に対する応答性が良好である。
本実施形態に係る電源回路によれば、コンバータ２，３が休止状態にあっても、コンバータ２，３内のすべての構成要素をオフにすることなく、一部の構成要素を動作させ続けるので、休止状態から動作状態への復帰が高速になる。本実施形態に係る電源回路によれば、一部の構成要素を動作させ続けるための新規な方法を提案し、これにより、復帰時間を犠牲にせずに、休止中の消費電流をなるべく少なくすることができる。
第２の実施形態．
図６は本発明の第２の実施形態に係るスイッチング電源装置の構成を示すブロック図である。また、図７は図６のスイッチング電源装置のＤＣ／ＤＣコンバータ１，２，３において動作コンバータ数の検出及び伝達処理を行うための回路部分を示すブロック図である。なお、各ＤＣ／ＤＣコンバータ１，２，３の他の回路は、第１の実施形態の図２〜図５と同様に構成される。図６の第２の実施形態は、専用コントローラが不要なマルチフェーズのスイッチング電源装置であって、図１の第１の実施形態と比較して以下の点が異なる。
（１）マスタのコンバータ１からスレーブのコンバータ２，３に、スイッチング同期用クロック端子ＣＬＫを介してスイッチング同期用クロックが供給される。
（２）各ＤＣ／ＤＣコンバータ１，２，３及び（図９の）３Ａは、
（ａ）隣接するコンバータ同士で接続するための電流流入用接続端子Ｉｓｉｎｋ（以下、端子Ｉｓｉｎｋという。）と、
（ｂ）隣接するコンバータ同士で接続するための電流流出用接続端子Ｉｓｒｃ（以下、端子Ｉｓｒｃという。）とをさらに備える。
図６は、一例として並列数３の追加コントローラが不要なマルチフェーズのスイッチング電源装置を図示している。コンバータ２の端子Ｉｓｉｎｋとコンバータ１の端子Ｉｓｒｃとを接続し、コンバータ３の端子Ｉｓｉｎｋとコンバータ３の端子Ｉｓｒｃとを接続することにより、複数のコンバータ１，２，３同士を一列に接続する。なお、両端のコンバータ１，３において、コンバータ１の端子Ｉｓｉｎｋは接地され、コンバータ３の端子Ｉｓｒｃは入力電圧Ｖｉｎの電圧源に接続される。
本実施形態に係るマルチフェーズ電源機能は、第１の実施形態と同様に、並列接続した複数のコンバータ１，２，３のうち１つがマスタのコンバータ１として機能し、その他がスレーブのコンバータ２，３として機能する。マスタのコンバータ１は、基準クロックを生成してスレーブのコンバータ２，３に送信する機能と、出力電流Ｉｏｕｔを示す電圧信号Ｖｓｅｎｓｅを送信する機能を有する。スレーブのコンバータ２，３は、マスタのコンバータ１からクロックを受信して、そのクロックに基づいてスイッチング動作等の処理を実行する機能を有する。スレーブのコンバータ２，３はマスタのコンバータ１からの出力電流Ｉｏｕｔを示す電圧信号Ｖｓｅｎｓｅと自身の出力電流Ｉｏｕｔを示す電圧信号Ｖｓｅｎｓｅを比較し、マスタのコンバータ１と同じ出力電流Ｉｏｕｔになるように出力電流Ｉｏｕｔを制御する機能を有する。
本実施形態では、端子Ｉｓｒｃが入力電圧Ｖｉｎの電圧源に接続されているコンバータがマスタのコンバータ１として動作するものとする。ただし、本発明はこれに限らず、端子Ｉｓｒｃが電圧源に接続されていることがマスタのコンバータ１を意味する必要は必ずしもなく、端子Ｉｓｒｃが接地されていることでマスタのコンバータ１であるというように予め決めてもよい。もしくは、端子Ｉｓｒｃに何も接続されていない場合がマスタのコンバータ１であるというように予め決めてもよい。図６においては、マスタのコンバータ１は、端子ＣＬＫ、端子Ｖｓｅｎｓｅからそれぞれ、基準クロック及び出力電流Ｉｏｕｔを示す電圧信号Ｖｓｅｎｓｅを他のスレーブのコンバータ２，３に送信する。
次いで、第２の実施形態において、複数のコンバータ１，２，３同士を一列に縦続接続し、端子Ｉｓｒｃから端子Ｉｓｉｎｋに所定の電流を流出した後、流入させることにより、動作コンバータ数の検出及び伝達処理を行うことについて、図７及び図８を参照して以下に説明する。
図７は動作コンバータ数の検出及び伝達処理を行うための回路部分を示すブロック図である。図７において、各コンバータ１，２，３は、制御回路３２と、電流／電圧変換器３３と、Ａ／Ｄ変換器３４と、可変電流源３５と、マスタ判別回路３６と、クロックＰＷＭ変調回路３７と、クロックＰＷＭ復調回路３８とを備えて構成される。電流／電圧変換器３３は、端子Ｉｓｉｎｋから流入する電流を当該電流に対応するアナログ電圧に変換し、Ａ／Ｄ変換器３４は変換されたアナログ電圧をデジタル値に変換して制御回路３２に出力する。制御回路３２は図８の動作コンバータ数の検出及び伝達処理を実行することにより、マスタ判別回路３６からのマスタ判別信号に基づいて自身がマスタのコンバータであるか否かを判別し、動作コンバータ数を検出して伝達する。当該処理において、制御回路３２は図８の処理において設定された電流値を、電流値の設定信号を用いて可変電流源３５に設定して当該電流値を有する電流を可変電流源３５から端子Ｉｓｒｃを介して別のコンバータに流す。マスタ判別回路３６は端子Ｉｓｒｃに入力電圧Ｖｉｎの電圧源が接続されているとき、自身がマスタのコンバータであると判断する一方、否のときそうではないと判断する。クロックＰＷＭ変調回路３７は制御回路３２からの制御信号に基づいて制御回路３２で検出された動作コンバータ数の情報に従ってクロックをＰＷＭ変調して出力する。また、クロックＰＷＭ復調回路３８はクロックを受信してＰＷＭ復調することにより動作コンバータ数の情報を得てその情報を制御回路３２に出力する。なお、クロックＰＷＭ変調回路３７はマスタのコンバータのときに動作し、クロックＰＷＭ復調回路３８はスレーブのコンバータのときに動作する。
図８は図７のＤＣ／ＤＣコンバータ１，２，３，２Ａ，３Ａの制御回路３２によって実行される動作コンバータ数の検出及び伝達処理を示すフローチャートである。
図８のステップＳ１において、マスタ判別回路３６からのマスタ判別信号に基づいて自身がマスタのコンバータであるか否かを判断し、ＹＥＳのときはステップＳ５に進む一方、ＮＯのときはステップＳ２に進む。ステップＳ２では、自身のコンバータが動作中であるか否かを判別し、ＹＥＳのときはステップＳ４に進む一方、ＮＯのときはステップＳ３に進む。ステップＳ４では、端子Ｉｓｉｎｋを介して流入した電流値＋５μＡの電流値を可変電流源３５に設定してその電流値を有する電流を端子Ｉｓｒｃを介して流し、ステップＳ２に戻る。ステップＳ３では、端子Ｉｓｉｎｋを介して流入した電流値に等しい電流値を可変電流源３５に設定してその電流値を有する電流を端子Ｉｓｒｃを介して流し、ステップＳ２に戻る。さらに、ステップＳ５では、制御回路３２は端子Ｉｓｉｎｋを介して電流値÷５μＡの除算値より動作中の動作コンバータ数を計算する。次いで、ステップＳ６では、制御回路３２は、動作コンバータ数の情報に従ってクロックをＰＷＭ変調して送信し、ステップＳ５に戻る。
以上の図８の処理を実行することにより、スレーブのコンバータ２，３は、並列接続されているコンバータ１，２，３のうち、少なくとも何個のコンバータが動作中であるかを知ることができ、動作しているコンバータのうち自分が何番目かを知ることができる。すなわち、自身のコンバータより端子Ｉｓｒｃ側に、何個のコンバータが接続されており、そのうち何個のコンバータが動作中であるかは、端子Ｉｓｉｎｋから吸い込む電流のみから知ることができないからである。マスタのコンバータ１であれば、並列接続されているコンバータ１，２，３のうち動作中のコンバータ数を端子Ｉｓｉｎｋから吸い込む電流量から知ることができる。マスタのコンバータ１は端子Ｉｓｉｎｋから吸い込んだ電流から知った並列する動作コンバータ数の情報を、スイッチング同期用クロックをクロックＰＷＭ変調回路３７によりＰＷＭ変調することでスレーブのコンバータ２，３に伝達する。従って、スレーブのコンバータ２，３はスイッチング同期用クロックをクロックＰＷＭ復調回路３８によりＰＷＭ復調することにより、並列動作数の情報を得ることができる。
以上のように構成されたマルチフェーズのスイッチング電源装置において、マルチフェーズのスイッチング電源装置として機能させるために別途追加でコントローラが不要である理由について以下に説明する。
並列接続された各コンバータ１，２３は安定動作するために、動作コンバータ数（フェーズ数）を認識し、制御ループの利得を調整する必要がある。本実施形態によれば、複数のコンバータ１，２，３を一列に縦続接続するように配線し、その間で電流のやりとりを行う構成と、コンバータ１，２，３間で共有するスイッチング同期用クロックを変調して伝送する構成とを有する。これにより、各コンバータ１，２，３が並列動作中の動作コンバータ数を認識することができる。このため、各コンバータ１，２，３で制御ループの利得を変更できるので、別途追加でコントローラが不要である。
さらに、各コンバータ１，２，３は順番を認識し、同期したタイミングで、順番に応じて位相を等間隔でずらしてスイッチングする必要がある。従来は、これを別途コントローラがおこなっていた。図６のごとく、複数のコンバータ１，２，３を一列に縦続接続するように配線しその間で電流のやりとりをおこなう構成により、各コンバータ１，２，３が順番を認識できるので、各コンバータ１，２，３が順番に応じて順次位相をずらすことができる。また、別途追加のコントローラが不要である。ここで、複数のコンバータ１，２，３を一列に縦続接続し、その間の電流のやりとりで動作コンバータ数を認識しているので並列接続数を任意に変更できる。
さらに、動的に並列して動作する動作コンバータ数を変更できる理由について以下に詳述する。
複数のコンバータ１，２，３を一列に接続し、その間の電流のやりとりで動作コンバータ数と動作しているコンバータのうち自分が何番目かを認識しているので動作コンバータ数を変更できる。並列に動作する動作コンバータ数を変更するために、各コンバータ１，２，３は並列動作数と順番を知る必要があるが、その理由を３点あげる。
（１）まず第一に、複数コンバータからなる系全体の出力電圧制御のフィードバック利得を、並列動作数が変化しても一定になるように制御して安定動作させるため、並列動作数を知る必要がある。本コンバータはそれぞれが独立して出力電圧のフィードバック制御をおこなっている。従って、並列して動作するコンバータの系全体のフィードバック利得は、それぞれのコンバータのフィードバック利得を足し合わせたものとなるので、並列動作数が変わるたびに、各コンバータはフィードバック利得を調整する必要がある。
（２）第二に、電力変換効率向上のため、負荷の軽重に応じて並列動作数を変更する仕組みを別途制御用ＩＣを用いずに実現するためには、各々のコンバータが並列動作数とそれぞれの順番を知って、自律的に動作状態と休止状態のどちらかを判断する必要があるためである。
（３）第三に、並列動作する各コンバータのスイッチングのタイミングを均等にずらすことにより、足し合わせた出力電流が平均化され、リップルを低減する効果が期待できるが、その実現のためには並列動作数と順番を知り、スイッチングのタイミングをずらす機能が必要だからである。
さらに、ＩＣとして実装する場合に必要な端子数を少なくすることができる理由は以下の通りである。複数のコンバータ１，２，３を一列に縦続接続するための２つの端子Ｉｓｉｎｋ，Ｉｓｒｃと、同期用クロック端子ＣＬＫと、コンバータ間のバランスを調整するための制御用電圧信号端子Ｖｓｅｎｓｅとの計４個の端子の追加のみでマルチフェーズ機能を実現できる。ただし、出力電流端子Ｉｏｕｔ、出力電圧端子Ｖｏｕｔを除く。
以上の第２の実施形態においては、図８のステップＳ４において、自身のコンバータが動作中であるときに検出した電流値に５μＡを加算しているが、本発明はこれに限らず、所定の加算電流値を加算してもよい。
以上の第２の実施形態においては、スレーブのコンバータ３の端子Ｉｓｉｎｋを接地して初期電流値を０にしている。しかし、本発明はこれに限らず、初期電流値を０を超える所定値にして、各コンバータ１，２，３における制御回路３２による可変電流源３５に設定する電流値から上記所定値を減算するように構成してもよい。
第３の実施形態．
図９は本発明の第３の実施形態に係るスイッチング電源装置の構成を示すブロック図である。図９の第３の実施形態は、図６の第２の実施形態に比較して、４個のコンバータ１，２，３，３Ａ（３Ａはスレーブのコンバータ）を端子Ｉｓｉｎｋ及び端子Ｉｓｒｃを用いて縦続接続したことを特徴としている。ここで、第３の実施形態は第２の実施形態における以下の問題点を解決するために構成した。
図６において、仮にコンバータ１のＡ／Ｄ変換器３４が５μＡを受け取ったとする。コンバータ１にとっては、マスタのコンバータを除いて、コンバータ１以外のコンバータの中で動作中のものが少なくとも１つ存在するということがわかるだけである。図６では、３つのコンバータ１，２，３が並列接続されているが、コンバータ１にとっては、コンバータ３が存在するかどうかを知る方法がないため、Ａ／Ｄ変換器３４が５μＡを受け取ったという情報だけからは、
（Ａ）コンバータ３が動作していてコンバータ２が休止している状態、
（Ｂ）コンバータ３が休止していてコンバータ２が動作している状態、
（Ｃ）コンバータ３は実は存在しなくてコンバータ２が動作している状態、
のいずれであるか、さらにはコンバータ１の先にさらにもう１つ別のコンバータが存在するケースも想定できるについて区別ができないという問題点があった。
上記のように区別できないことによる問題点と、それでも大きな問題にはならない理由を図９を参照して以下に述べる。図９のスイッチング電源装置は、マスタのコンバータ１と、スレーブのコンバータ２，３，３Ａを備えて構成される。
上記の仮定で図９においてマスタのコンバータ１が休止状態にあるものとして、負荷が徐々に重くなってきたため休止中のスレーブのコンバータ２，３，３Ａの１つを動作状態に移行して、並列動作する動作コンバータ数を一つ増やす必要が出てきたものとする。なお、負荷の軽重は図９で示した端子Ｖｓｅｎｓｅでマスタのコンバータ１からの電圧信号Ｖｓｅｎｓｅを知ることで間接的に知ることができる。上記場合分けで（Ａ）の場合はコンバータ３が動作状態に移行すればよく、コンバータ３Ａは休止状態のままでよい。（Ｂ）の場合はコンバータ２が動作状態に移行すればよく、コンバータ３Ａは休止状態のままでよい。（Ｃ）の場合はコンバータ２は動作状態に移行する必要がある。コンバータ２にとっては、（Ａ）、（Ｂ）、（Ｃ）いずれであるか判別できないため、（Ｃ）を想定して動作状態から休止状態へ移行する必要がある。ところが、（Ａ）だった場合は、同時にコンバータ３も動作状態に移行する可能性があり、同時にコンバータ３、コンバータ３Ａの２つが休止状態から動作状態に移行してしまう。同様に（Ｂ）だった場合は、同時にコンバータ３Ａも動作状態に移行する可能性があり、同時にコンバータ３Ａ、コンバータ３の２つが休止状態から動作状態に移行してしまう。このように並列動作数が同時に２つ増えてしまった場合、コンバータ３ＡのＡ／Ｄ変換器３４は１０μＡを受け取ることになるため、（Ｃ）の状態はありえないことがわかる。このため、コンバータ２は再度動作状態から休止状態に戻るという判断を下せる。
以上説明したように、（Ａ）又は（Ｂ）の場合に、コンバータ２がいったん動作状態に移行するものの、最終的にはコンバータ２は休止状態に戻ることで、全体として並列動作数を１つだけ増やすことが可能である。しかし、休止状態と動作状態を行き来することにより、安定状態に落ち着くまでに時間がかかってしまうという問題点があった。この問題点を解決するために第３の実施形態を構成した。
図１０及び図１１は図９のＤＣ／ＤＣコンバータ１，２，３，３Ａの制御回路３２によって実行される動作コンバータ数の検出及び伝達処理を示すフローチャートである。
図１０のステップＳ１１において、マスタ判別回路３６からのマスタ判別信号に基づいて自身がマスタのコンバータであるか否かを判断し、ＹＥＳのときは図１１のステップＳ３１に進む一方、ＮＯのときはステップＳ１２に進む。ステップＳ１２では、端子Ｉｓｉｎｋを介して流入する電流値を検出し、その電流値が０μＡであるときステップＳ１３に進み、５又は１０μＡであるときステップＳ１６に進み、１５、２０又は２５μＡであるときステップＳ１９に進む。ステップＳ１３では、自身が動作中であるか否かを判断し、ＹＥＳのときはステップＳ１５に進む一方、ＮＯのときはステップＳ１４に進む。ステップＳ１４では、電流値５μＡ（＝０＋５：第２の電流加算値は５）を可変電流源３５に設定してその電流値を有する電流を端子Ｉｓｒｃから出力してステップＳ１２に戻る。ステップＳ１５では、電流値１０μＡ（＝０＋１０：第１の電流加算値は１０）を可変電流源３５に設定してその電流値を有する電流を端子Ｉｓｒｃから出力してステップＳ１２に戻る。
ステップＳ１６では、自身が動作中であるか否かを判断し、ＹＥＳのときはステップＳ１８に進む一方、ＮＯのときはステップＳ１７に進む。ステップＳ１７では、端子Ｉｓｉｎｋを介して流入した電流値に＋１０μＡの第２の電流加算値を加算して、加算結果の電流値を可変電流源３５に設定してその電流値を有する電流を端子Ｉｓｒｃを介して流し、ステップＳ１２に戻る。ステップＳ１８では、端子Ｉｓｉｎｋを介して流入した電流値に＋１５μＡの第１の電流加算値を加算して、加算結果の電流値を可変電流源３５に設定してその電流値を有する電流を端子Ｉｓｒｃを介して流し、ステップＳ１２に戻る。
ステップＳ１９では、自身が動作中であるか否かを判断し、ＹＥＳのときはステップＳ２１に進む一方、ＮＯのときはステップＳ２０に進む。ステップＳ２０では、端子Ｉｓｉｎｋを介して流入した電流値に＋１５μＡの第２の電流加算値を加算して、加算結果の電流値を可変電流源３５に設定してその電流値を有する電流を端子Ｉｓｒｃを介して流し、ステップＳ１２に戻る。ステップＳ２１では、端子Ｉｓｉｎｋを介して流入した電流値に＋２０μＡの第１の電流加算値を加算して、加算結果の電流値を可変電流源３５に設定してその電流値を有する電流を端子Ｉｓｒｃを介して流し、ステップＳ１２に戻る。
図１１のステップＳ３１では、端子Ｉｓｉｎｋに流入する電流値を検出し、その電流値が０、５、１５又は３０μＡであるときステップＳ３２に進み、その電流値が１０、２０又は３５μＡであるときステップＳ３３に進む。また、その電流値が２５又は４０μＡであるときステップＳ３４に進み、その電流値が４５μＡであるときステップＳ３５に進む。ステップＳ３２では、動作コンバータ数＝１の情報に従ってクロックをＰＷＭ変調して送信してステップＳ３１に戻る。ステップＳ３３では、動作コンバータ数＝２の情報に従ってクロックをＰＷＭ変調して送信してステップＳ３１に戻る。ステップＳ３４では、動作コンバータ数＝３の情報に従ってクロックをＰＷＭ変調して送信してステップＳ３１に戻る。ステップＳ３５では、動作コンバータ数＝４の情報に従ってクロックをＰＷＭ変調して送信してステップＳ３１に戻る。
ステップＳ１４、Ｓ１５、Ｓ１７、Ｓ１８、Ｓ２０、Ｓ２１においてそれぞれ設定される各ＤＣ／ＤＣコンバータ１，２，３，３Ａの第１及び第２の電流加算値は以下のように設定される。マスタのコンバータから遠端のスレーブのコンバータから近端のスレーブのコンバータに向かって、所定段のスレーブのコンバータの第１の電流加算値が、当該所定段から次段のスレーブのコンバータの第２の電流加算値に等しくなるように設定される。そして、ステップＳ１３，Ｓ１６，Ｓ１９の分岐条件は、前段のスレーブのコンバータにより発生することが可能性がある電流値で設定される。そして、図１２を参照して後述するように、各コンバータ毎の端子Ｉｓｉｎｋの検出電流が、少なくともマスタのコンバータにおいて動作コンバータ数により互いに異なるように設定される。
なお、図１０のステップＳ１１において、マスタのコンバータの判断を行っている。これは、端子Ｉｓｒｃが電圧源に接続されているコンバータがマスタであるので、コンバータ１がマスタとして機能し、マスタのコンバータは自動で休止状態になることはないからである。他のコンバータ２，３，３Ａはスレーブのコンバータとして機能し、休止状態か動作状態をとる。コンバータ３Ａの端子Ｉｓｉｎｋは接地されているため、コンバータ３Ａの端子Ｉｓｉｎｋには電流は流れ込まない。図１０のフローチャートに従い、コンバータ３Ａの端子Ｉｓｒｃからは、コンバータ３Ａが動作状態の場合は１０μＡ、休止状態の場合は５μＡが流れる。コンバータ３の端子Ｉｓｉｎｋは、図９に示すようにコンバータ３Ａの端子Ｉｓｒｃと接続されている。コンバータ３の端子Ｉｓｉｎｋに入力される電流は、５μＡもしくは１０μＡである。ここでルールとして、コンバータ３Ａが休止状態であるのに、コンバータ３が動作状態になることはないものとする。図１０のフローチャートに従うと、コンバータ３が動作状態の場合は、コンバータ３Ａも動作状態であり、コンバータ３の端子Ｉｓｒｃからは２５μＡを出力する。コンバータ３が休止状態でコンバータ３Ａが休止状態の場合はコンバータ３の端子Ｉｓｒｃからは１５μＡを出力し、コンバータ３が休止状態でコンバータ３Ａが動作状態の場合はコンバータ３の端子Ｉｓｒｃからは２０μＡを出力する。以下同様であり、これを図１２の表にまとめる。
図１２は図９の各ＤＣ／ＤＣコンバータ１，２，３，３Ａにおける動作又は休止状態に対応する各ＤＣ／ＤＣコンバータ１，２，３，３Ａ毎の端子Ｉｓｉｎｋの検出電流を示す表である。図１２から明らかなように、マスタのコンバータ１は常時動作し、スレーブのコンバータ２，３，３Ａは、マスタのコンバータ１から遠端のスレーブのコンバータから順次、動作状態に制御する。図１１及び図１２の処理に従った場合、図８の処理で生じたようなあいまいさがなくなるため、並列動作する動作コンバータ数がかわるときに、同時に２つ動作状態に移行してしまうような不都合が生じなくなり、安定した動作が期待できる。ただし、４個以上のコンバータを備えたスイッチング電源装置に適用することができる。
以上説明したように、第２及び第３の実施形態によれば、複数のコンバータを一列に縦続接続するように配線し、その間で電流のやりとりをおこなう構成と、複数のコンバータ間で共有する同期用のクロックを変調して伝送する構成とを備える。これにより、並列動作中の動作コンバータ数と各々の順番を認識することができる。また、ＩＣとして実装する場合に、複数のコンバータを一列に接続する２つの端子Ｉｓｉｎｋ，Ｉｓｒｃと、同期用クロック端子ＣＬＫと、コンバータ間のバランスを調整するための制御用電圧信号端子Ｖｓｅｎｓｅとの計４端子のみでマルチフェーズ電源機能を実現できる。
第４の実施形態．
図１３は本発明の第４の実施形態に係るスイッチング電源装置の構成を示すブロック図である。第４の実施形態に係るスイッチング電源装置は、マルチフェーズのスイッチング電源装置であり、第１〜第３の実施形態に係るスイッチング電源装置の基本構成を有し、図１３のフェーズ検出部１０２の一部は第２又は第３の実施形態に係る追加構成（図７）の回路部分に対応する。本実施形態は、図１３のフェーズ検出部１０２の他の一部、フェーズ保持部１０３、クロック発生部１０４（ただし、クロック発生そのものは上記基本構成に含まれる）及び制御部１１０をさらに備えたことを特徴としている。特に、第４の実施形態では、電源投入時点での初期起動時に、並列接続されたすべてのコンバータ１，２，３を動作状態にし、各コンバータ１，２，３は並列接続された全フェーズ数と自己のフェーズを検出する。そして、その際に取得した自己のフェーズを保持し、その後の通常動作では保持したフェーズを各コンバータの識別番号として使用することで、駆動する負荷に応じた適切なフェーズ数を選択して動作させることを特徴とする。なお、各コンバータ１，２，３は例えば電源ＩＣで構成されて１つのユニットを構成する。
図１３において、本実施形態では、コンバータ１，２，３はその単体でも、複数個を負荷４に対して並列に接続しても動作することが可能である。また負荷４に対して並列に接続する個数について、本実施形態では３個のコンバータを接続しているが、この限りではない。
各コンバータ１，２，３は、第１の実施形態の構成を有するＤＣ／ＤＣコンバータ部１０１、フェーズ検出部１０２、フェーズ保持部１０３、クロック発生部１０４、及び第１〜第３の実施形態の制御回路３２を含む制御部１１０を備えて構成される。ＤＣ／ＤＣコンバータ部１０１は入力電圧Ｖｉｎを降圧された出力電圧Ｖｏｕｔに変換して出力する。このとき、ＤＣ／ＤＣコンバータ部１０１のスイッチングクロックはクロック発生部１０４から供給されるクロックを用いる。クロック発生部１０４の詳細構成は後述する。フェーズ検出部１０２は第２又は第３の実施形態に係る動作コンバータ数及び伝達処理によって、動作しているコンバータを検出してコンバータの接続順番のフェーズを検出する。フェーズ検出部１０２によって検出されたフェーズはフェーズ保持部１０３に入力される。フェーズ保持部１０３では制御部１１０によって発生される保持タイミングで入力フェーズ情報を保持してクロック発生部１０４に出力する。クロック発生部１０４はフェーズ情報から適切なフェーズのクロックをＤＣ／ＤＣコンバータ部１０１に出力する。
次いで、本実施形態にかかるマルチフェーズのスイッチング電源装置のマルチフェーズ動作について以下に説明する。
第１〜第３の実施形態と同様に、３つのコンバータ１，２，３のうち１つのコンバータはマスタとして役割を果たし、その他２つのコンバータ２，３はスレーブとしての役割を果たす。マスタのコンバータ１のクロック発生部１０４で発生したクロックはその端子ＣＬＫを介して２つのスレーブのコンバータ２，３に送られる。スレーブのコンバータ２，３ではマスタのコンバータ１から入力されたクロックを基準にして、位相差を発生させた適切なクロックをスイッチングクロックとして採用する。本実施形態に係るマルチフェーズのスイッチング電源装置において、第１の実施形態と同様に、負荷４に対して並列に接続された複数のコンバータ１，２，３は各々の駆動負荷電流値が均等になるように制御される。その電流情報は端子Ｖｓｅｎｓｅを介してマスタのコンバータ１からスレーブのコンバータ２，３に送られる。スレーブのコンバータ２，３ではマスタのコンバータ１から送られた電流情報と検出電流値が等しくなるようにＤＣ／ＤＣコンバータ部１０１を駆動させる。
さらに、本実施形態に係るマルチフェーズのスイッチング電源装置を構成するコンバータ１，２，３のフェーズ検出動作について述べる。
本実施形態では、負荷４の状態によらず、電源投入後に構成するコンバータ１，２，３のすべてがオン状態となる。すべてのコンバータ１，２，３がオンすることで、間違いなく構成するコンバータのフェーズを取得することができる。すべてのコンバータ１，２，３が起動してフェーズ検出が完了している状態において、制御部１１０からラッチ信号が発生され、すべてのコンバータ１，２，３のフェーズがフェーズ保持部１０３に保持される。フェーズ保持部１０３にフェーズが保持されてから、通常動作が開始される。通常動作では駆動する負荷の大小に応じて適切な駆動電流となるようにスレーブのコンバータ２，３の動作数を切り替える。各コンバータ１，２，３は通常動作が開始されると負荷電流の状況に応じてオン／オフが決まり、その起動数、フェーズの検出にも検出時間差が発生してしまう。一方、電源投入時の負荷４が安定している状態で、確実にすべてのコンバータ１，２，３をオンさせてすべてのコンバータ１，２，３のフェーズを検出でき、その値を保持することで、通常動作中のフェーズ検出動作を省くことができる。このため、通常動作中の負荷に応じた各コンバータ１，２，３のオン／オフ動作が安定して行うことができる。
図１４は図１３のスイッチング電源装置の動作を示すタイミングチャートであって、フェーズ検出及び保持動作を示す。まず、図１４における各信号について以下に説明する。
Ｒｓｔｂはコンバータ１，２，３内部のリセット信号（負論理）である。Ａｃｔｉｖｅはコンバータ１，２，３内部のＤＣ／ＤＣコンバータ部１０１の動作を制御する信号で、ハイレベルのときＤＣ／ＤＣコンバータ部１０１が動作状態となり、ローレベルのときＤＣ／ＤＣコンバータ部１０１が休止状態となる。Ｐｈｄはコンバータ１，２，３のフェーズ検出部１０２の検出結果である検出されたフェーズを示すフェーズ検出信号である。Ｌａｔｃｈはコンバータ１，２，３内部のフェーズ保持部１０３の保持タイミング信号であり、制御部１１０から出力される。Ｌｐｈはコンバータ１，２，３内部のフェーズ保持部１０２から出力されるフェーズ保持信号である。
次いで、電源投入からフェーズ検出及び保持までの動作について、図１４を参照して説明する。
図１４において、電源投入がされてから制御部１１０内のパワーオンリセット回路（図示せず）によって一定時間経過後にリセット信号Ｒｓｔｂがハイレベルになる。その後一定時間が経過してから、ＤＣ／ＤＣコンバータ部１０１の制御信号Ａｃｔｉｖｅがハイレベルになり、コンバータ１，２，３が電源変換動作を行う。マルチフェーズのスイッチング電源装置を構成するコンバータ１，２，３のすべてが動作状態となってから、一定時間が経過すると、各コンバータ１，２，３のフェーズ検出部１０２が各々のフェーズを検出する。そして、その検出されたフェーズを示すフェーズ検出信号Ｐｈｄをフェーズ保持部１０３に出力する。フェーズ検出信号ｐｈｄが安定してから、制御部１１０から保持タイミング信号ｌａｔｃｈを出力して、フェーズ検出信号ｐｈｄを保持して、当該保持されたフェーズを示すフェーズ保持信号Ｌｐｈをクロック発生部１０４に出力する。ここで、保持したフェーズ保持信号Ｌｐｈはその後の通常動作時の各コンバータ１，２，３固有のフェーズとして使用する。
図１５は図１３のクロック発生部１０４の詳細構成を示すブロック図である。図１５において、クロック発生部１０４は、クロック発振器１１２、２クロック入出力セレクタ１１３、ＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路１１４、及びクロックセレクタ１１５を備えて構成される。クロック発生部１０４は、制御部１１０からのマスタ判別信号Ｍａｓｔｅｒに基づいて、マスタであるときはセレクタ１１３がオンされてマスタモードとなり、スレーブであるときはセレクタ１１３がオフされてスレーブモードとなる。
マスタモードでは、クロック発振器１１２で発生された基準クロックはセレクタ１１３を介してＤＬＬ回路１１４に出力されるとともに、端子Ｃｋｉｆを介してスレーブのコンバータ２，３に出力される。ＤＬＬ回路１１４は発生された基準クロックに同期する多相クロックを発生してセレクタ１１５に出力する。セレクタ１１５は、フェーズ保持部１０３からのフェーズ保持信号Ｌｐｈに基づいて、多相クロックのうちの１つのフェーズのクロックを選択してＤＣ／ＤＣコンバータ部１０１に出力し、ＤＣ／ＤＣコンバータ部１０１では当該クロックに基づいてスッチング動作する。
スレーブモードでは、クロック発振器１１２からの基準クロックは使用せずに、端子ｃｋｉｆを通じてマスタのコンバータ１から送信されたクロックはセレクタ１１３を介してＤＬＬ回路１１４に入力される。ＤＬＬ回路１１４は受信されたクロックに基づいて、当該クロックに同期した多相クロックを発生し、セレクタ１１５はフェーズ保持信号Ｌｐｈに基づいて、多相クロックのうちの１つのフェーズのクロックを選択してＤＣ／ＤＣコンバータ部１０１に出力する。マルチフェーズのスイッチング電源装置を構成するスレーブのコンバータ２，３はマスタのコンバータ１のクロック発生部１０４で発生したクロックを基準に多相クロックを生成するので、各ＤＣ／ＤＣコンバータ部１０１の位相が所望の位相となる。
以上のように構成された第４の実施形態によれば、電源投入時点での初期起動時に、並列接続されたすべてのコンバータ１，２，３を動作状態にし、各コンバータ１，２，３は並列接続された全フェーズ数と自己のフェーズを検出する。そして、その際に取得した自己のフェーズを保持し、その後の通常動作では保持したフェーズを各コンバータ１，２，３の識別番号として使用することで、駆動する負荷に応じた適切なフェーズ数を選択して動作させることができる。また、フェーズ検出が安定してからフェーズ検出結果を保持することで、フェーズ検出結果の確度を挙げることができる。その結果、安定したマルチフェーズ動作を実現できる。
第４の実施形態の変形例．
図１６は本発明の第４の実施形態の変形例に係るスイッチング電源装置の構成を示すブロック図である。第４の実施形態の変形例は、第４の実施形態に比較して、基準クロックを、コンバータ１，２，３の外部のクロック発振器１１１により発生して各コンバータ１，２，３の各クロック発生部１０４に供給したことを特徴とする。このとき、コンバータ１のクロック発生部１０４は第４の実施形態におけるスレーブモードで動作する。以上のように構成した第４の実施形態の変形例は、第４の実施形態と同様の作用効果を有する。
変形例．
第１の実施形態において、各コンバータ１〜３は、２つのスイッチ素子ＳＷ１，ＳＷ２を備えたことにより同期整流型のコンバータとして動作するが、少なくとも１つのスイッチ素子を備えた他のタイプのコンバータとして構成されてもよい。また、以上の各実施形態において、スイッチング電源装置は、１つのマスタのコンバータと、３つ以上のスレーブのコンバータを備えてもよい。
以上の各実施形態に係るスイッチング電源装置は、例えば携帯電話機、スマートホン、タブレット又はパーソナルコンピュータなどの電子機器に電源装置として設けることができる。
実施形態のまとめ．
第１の態様に係るＤＣ／ＤＣコンバータは、
マスタのＤＣ／ＤＣコンバータと、複数のスレーブのＤＣ／ＤＣコンバータとを含み、各出力端子を互いに並列に接続して互いに異なるフェーズで動作する複数のＤＣ／ＤＣコンバータを備えたマルチフェーズのスイッチング電源装置のためのＤＣ／ＤＣコンバータであって、
複数のＤＣ／ＤＣコンバータを一列に縦続接続するための第１及び第２の端子と、
上記第１の端子に流入する電流と上記第２の端子から流出させる電流とに基づいて、上記スイッチング電源装置の動作コンバータ数及び複数のＤＣ／ＤＣコンバータの中のフェーズを検出するフェーズ検出部と、
上記検出されたフェーズを保持し、保持されたフェーズを示すフェーズ保持信号を出力するフェーズ保持部と、
上記フェーズ保持信号に基づいて、基準クロックから発生される多相クロックから自己のフェーズに対応するクロックを選択して出力するクロック発生部とを備え、
上記ＤＣ／ＤＣコンバータは、上記クロック発生部からのクロックに基づいてスイッチング動作することを特徴とする。
第２の態様に係るＤＣ／ＤＣコンバータは、第１の態様に係るＤＣ／ＤＣコンバータにおいて、上記フェーズ保持部は、上記検出されたフェーズを保持するときに、並列接続されたすべてのＤＣ／ＤＣコンバータがスイッチング動作を行っていることを特徴とする。
第３の態様に係るＤＣ／ＤＣコンバータは、上記フェーズ保持部は、上記検出フェーズを保持動作が完了した後、負荷電流に応じて上記各ＤＣ／ＤＣコンバータをそれぞれ動作状態又は休止状態に設定することで動作コンバータ数を変更することを特徴とする。
第４の態様に係るスイッチング電源装置は、第１〜第３の態様のうちのいずれか１つに記載の複数のＤＣ／ＤＣコンバータを並列に接続して構成されたことを特徴とする。
第５の態様に係る電子機器は、第４の態様に係るスイッチング電源装置を備えたことを特徴とする。
本発明の態様に係るスイッチング電源装置は、例えば、インダクタ内蔵コンバータを備えたスイッチング電源装置に適用可能である。
１…マスタのＤＣ／ＤＣコンバータ（コンバータ）、
２，３…スレーブのＤＣ／ＤＣコンバータ（コンバータ）、
４…負荷、
１０１…ＤＣ／ＤＣコンバータ部、
１０２…フェーズ検出部、
１０３…フェーズ保持部、
１０４…クロック発生部、
１１０…制御部、
１１１，１１２…クロック発振器、
１１３…セレクタ、
１１４…ＤＬＬ回路、
１１５…セレクタ、
Ｃ１…キャパシタ。
特開２０１１−１４７２６９号公報

Claims (5)

  1. マスタのＤＣ／ＤＣコンバータと、複数のスレーブのＤＣ／ＤＣコンバータとを含み、各出力端子を互いに並列に接続して互いに異なるフェーズで動作する複数のＤＣ／ＤＣコンバータを備えたマルチフェーズのスイッチング電源装置のためのＤＣ／ＤＣコンバータであって、
    複数のＤＣ／ＤＣコンバータを一列に縦続接続するための第１及び第２の端子と、
    上記第１の端子に流入する第１の電流と上記第２の端子から流出させる第２の電流とに基づいて、上記スイッチング電源装置の動作コンバータ数及び複数のＤＣ／ＤＣコンバータの中のフェーズを検出するフェーズ検出部と、
    上記検出されたフェーズを保持し、保持されたフェーズを示すフェーズ保持信号を出力するフェーズ保持部と、
    上記フェーズ保持信号に基づいて、基準クロックから発生される多相クロックから自己のフェーズに対応するクロックを選択して出力するクロック発生部とを備え、
    上記ＤＣ／ＤＣコンバータは、上記クロック発生部からのクロックに基づいてスイッチング動作し、
    上記フェーズ保持部は、上記検出したフェーズを保持するときに、並列接続されたすべてのＤＣ／ＤＣコンバータがスイッチング動作を行い、
    上記フェーズ保持部は、上記検出したフェーズを保持動作が完了した後、負荷電流に応じて上記各ＤＣ／ＤＣコンバータをそれぞれ動作状態又は休止状態に設定することで動作コンバータ数を変更するＤＣ／ＤＣコンバータであり、
    上記各ＤＣ／ＤＣコンバータに対する電源投入時点での初期起動時に、並列接続されたすべてのＤＣ／ＤＣコンバータは動作状態にされ、
    前記各ＤＣ／ＤＣコンバータのフェーズ検出部は並列接続された全フェーズ数と自己のフェーズを検出し、
    前記各ＤＣ／ＤＣコンバータのフェーズ保持部は検出した自己のフェーズを保持し、その後の通常動作では保持したフェーズを前記各ＤＣ／ＤＣコンバータの識別番号として使用することで、駆動する負荷に応じたフェーズ数を選択して動作させることを特徴とするＤＣ／ＤＣコンバータ。
  2. 当該ＤＣ／ＤＣコンバータがマスタのＤＣ／ＤＣコンバータから最遠方のスレーブのＤＣ／ＤＣコンバータであるときは、上記第１の電流が所定の初期電流値に設定され、
    当該ＤＣ／ＤＣコンバータがスレーブのＤＣ／ＤＣコンバータであるときは、上記フェーズ検出部は、動作中に上記第１の電流に所定の加算電流値を加算して加算値の第２の電流を流出させる一方、動作中ではないときに上記第１の電流と同じ第２の電流値を流出させることを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
  3. 当該ＤＣ／ＤＣコンバータがスレーブのＤＣ／ＤＣコンバータであるフェーズ検出部は、上記第１の電流から上記初期電流値を減算し、当該減算値を所定の加算電流値で除算し、当該除算値を当該スレーブのＤＣ／ＤＣコンバータから上記最遠方のスレーブのＤＣ／ＤＣコンバータまでの動作コンバータ数として検出し、
    当該ＤＣ／ＤＣコンバータがマスタのＤＣ／ＤＣコンバータであるフェーズ検出部は、上記第１の電流から上記初期電流値を減算し、当該減算値を所定の加算電流値で除算し、当該除算値を全体の動作コンバータ数として検出し、
    上記ＤＣ／ＤＣコンバータは、
    当該ＤＣ／ＤＣコンバータがマスタのＤＣ／ＤＣコンバータであるときに上記検出した全体の動作コンバータ数の情報を変調してスレーブのＤＣ／ＤＣコンバータに送信する変調回路を備え、
    上記ＤＣ／ＤＣコンバータは、
    当該ＤＣ／ＤＣコンバータがスレーブのＤＣ／ＤＣコンバータであるときにマスタのＤＣ／ＤＣコンバータからの全体の動作コンバータ数の情報を復調する復調回路を備えることを特徴とすることを特徴とする請求項２記載のＤＣ／ＤＣコンバータ。
  4. 請求項１〜３のうちのいずれか１つに記載の複数のＤＣ／ＤＣコンバータの各出力端子を並列に接続して構成されたことを特徴とするスイッチング電源装置。
  5. 請求項４記載のスイッチング電源装置を備えたことを特徴とする電子機器。
JP2013272917A 2013-12-27 2013-12-27 Ｄｃ／ｄｃコンバータ、スイッチング電源装置及び電子機器 Expired - Fee Related JP6357773B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013272917A JP6357773B2 (ja) 2013-12-27 2013-12-27 Ｄｃ／ｄｃコンバータ、スイッチング電源装置及び電子機器
US14/574,579 US9520765B2 (en) 2013-12-27 2014-12-18 DC/DC converter, switching power supply device, and electronic apparatus,configured to include a phase detector and a phase holder
EP14200342.5A EP2899709B1 (en) 2013-12-27 2014-12-24 DC/DC converter, switching power supply device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013272917A JP6357773B2 (ja) 2013-12-27 2013-12-27 Ｄｃ／ｄｃコンバータ、スイッチング電源装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2015128345A JP2015128345A (ja) 2015-07-09
JP6357773B2 true JP6357773B2 (ja) 2018-07-18

Family

ID=52134056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013272917A Expired - Fee Related JP6357773B2 (ja) 2013-12-27 2013-12-27 Ｄｃ／ｄｃコンバータ、スイッチング電源装置及び電子機器

Country Status (3)

Country Link
US (1) US9520765B2 (ja)
EP (1) EP2899709B1 (ja)
JP (1) JP6357773B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6255999B2 (ja) * 2013-12-27 2018-01-10 株式会社リコー Ｄｃ／ｄｃコンバータ、スイッチング電源装置及び電子機器
US9442140B2 (en) * 2014-03-12 2016-09-13 Qualcomm Incorporated Average current mode control of multi-phase switching power converters
CN105281315A (zh) * 2014-07-24 2016-01-27 中兴通讯股份有限公司 一种通信网的供电控制装置和方法
US20160049883A1 (en) * 2014-08-14 2016-02-18 Google Inc. Power-Balancing Circuits for Stacked Topologies
JP6524863B2 (ja) * 2015-08-28 2019-06-05 Tdk株式会社 制御回路およびスイッチング電源装置
US20170237349A1 (en) * 2016-02-12 2017-08-17 Alcatel-Lucent Canada Inc. Multi-master power controller with multiple feedback loops
JP6461838B2 (ja) * 2016-02-24 2019-01-30 本田技研工業株式会社 電源装置、機器及び制御方法
US10528687B2 (en) 2016-04-29 2020-01-07 Alliance For Sustainable Energy, Llc Virtual oscillator control
US10199929B2 (en) 2016-10-03 2019-02-05 Texas Instruments Incorporated Transient event detector circuit and method
JP6855829B2 (ja) * 2016-12-16 2021-04-07 富士電機株式会社 複数相ドライバ装置および３相ドライバ装置
CN106533136B (zh) * 2016-12-19 2019-03-22 成都芯源系统有限公司 多通道开关电源及其控制器和控制方法
CN107659150B (zh) * 2017-01-19 2023-05-23 深圳市华芯邦科技有限公司 Dcdc模块自动切换的直流电能变换方法和系统
US10199940B1 (en) * 2017-03-28 2019-02-05 ENRG-dc, Inc. Direct current power delivery system
US10340801B2 (en) * 2017-05-05 2019-07-02 Alliance For Sustainable Energy, Llc Decentralized oscillator-based converter control
CN108011520A (zh) * 2017-12-29 2018-05-08 北京天诚同创电气有限公司 降压变换器、电压降压方法、装置及系统
CN108155789A (zh) * 2017-12-29 2018-06-12 北京天诚同创电气有限公司 降压变换器、电压降压方法、装置及系统
CN108123598A (zh) * 2017-12-29 2018-06-05 北京天诚同创电气有限公司 双向dc/dc变换器、双向电压变换方法、装置及系统
US10802519B2 (en) * 2018-05-25 2020-10-13 Renesas Electronics America Inc. Automatic configuration of multiple-phase digital voltage regulator
TWI683510B (zh) * 2019-01-23 2020-01-21 茂達電子股份有限公司 多通道功率系統及其相位移控制方法
US10778101B1 (en) * 2019-03-13 2020-09-15 Alpha And Omega Semiconductor (Cayman) Ltd. Switching regulator controller configuration parameter optimization
JP7200901B2 (ja) * 2019-10-03 2023-01-10 株式会社豊田自動織機 電源装置
JP7445541B2 (ja) 2020-06-25 2024-03-07 ローム株式会社 半導体装置及び降圧型マルチフェーズｄｃ／ｄｃコンバータ
CN115208175A (zh) * 2022-09-16 2022-10-18 珠海智融科技股份有限公司 一种降低多路电源输出纹波的电路及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239141A (ja) 1984-05-14 1985-11-28 Oki Electric Ind Co Ltd 信号のシリアル収集方式
US4884070A (en) 1988-04-04 1989-11-28 California Institute Of Technology Method and apparatus for multiplexing switch signals
FI973700A (fi) 1997-09-16 1999-03-17 Nokia Telecommunications Oy Menetelmä ja järjestely laitteiston valvomiseksi
JP2009100515A (ja) * 2007-10-15 2009-05-07 Sony Corp 電源装置および電源装置の制御方法
JP4640523B2 (ja) * 2008-11-12 2011-03-02 株式会社デンソー 乗員保護システムの通信装置
US8233299B2 (en) * 2009-02-06 2012-07-31 Intersil Americas Inc Dynamic phase timing control for multiple regulators or phases
JP5420433B2 (ja) * 2010-01-14 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置および電源装置
JP5659575B2 (ja) 2010-06-22 2015-01-28 株式会社リコー マルチフェーズ型コンバータ

Also Published As

Publication number Publication date
EP2899709B1 (en) 2018-11-07
US20150188406A1 (en) 2015-07-02
JP2015128345A (ja) 2015-07-09
EP2899709A1 (en) 2015-07-29
US9520765B2 (en) 2016-12-13

Similar Documents

Publication Publication Date Title
JP6357773B2 (ja) Ｄｃ／ｄｃコンバータ、スイッチング電源装置及び電子機器
JP6255999B2 (ja) Ｄｃ／ｄｃコンバータ、スイッチング電源装置及び電子機器
JP5186148B2 (ja) ディジタル制御スイッチング電源装置
TWI479788B (zh) 開關型調節器控制器及控制方法
US8330442B2 (en) DC to DC converter and method for reducing overshoot
TWI465022B (zh) Power supply
JP4926625B2 (ja) スイッチングレギュレータ及びそのスイッチングレギュレータを有する半導体装置
TWI511436B (zh) 多相非反相升降壓電壓轉換器與其之操作和控制方法
KR20090028498A (ko) 스위칭 레귤레이터 및 그 제어 방법
KR100927649B1 (ko) 직류 전압 컨버터
US20140320094A1 (en) Control circuit for power converter and related control method
US9071143B2 (en) Semiconductor device
US8046622B2 (en) Dynamically scaling apparatus for a system on chip power voltage
TW200922088A (en) Semiconductor circuit and switching power supply apparatus
TW201347338A (zh) 電流平衡電路及其多相位直流至直流轉換器與電流平衡方法
US7078884B2 (en) Power supply apparatus and control circuit therefor
JP2014027832A (ja) 電源装置、半導体装置、及びデータ処理システム
JP2013165537A (ja) スイッチングレギュレータとその制御方法及び電源装置
JP2008263714A (ja) Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータおよび電源電圧供給方法
US20150015229A1 (en) Semiconductor integrated circuit
JP6326967B2 (ja) マルチフェーズ電源装置
US11404963B2 (en) Electronic circuit with minimized variation in output voltage of DC-DC converter, control system with electronic circuit and method for controlling electronic circuit
Su et al. A ripple-based adaptive on-time controlled buck converter with slope balance technique
JP6217257B2 (ja) Ｄｃ／ｄｃコンバータ及び電源装置
JP6402461B2 (ja) マルチフェーズ電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180604

R151 Written notification of patent or utility model registration

Ref document number: 6357773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees