KR100927649B1

KR100927649B1 - 직류 전압 컨버터

Info

Publication number: KR100927649B1
Application number: KR1020070120892A
Authority: KR
Inventors: 김창선; 노예철; 최병덕
Original assignee: 한국전자통신연구원; 한양대학교 산학협력단
Priority date: 2007-11-26
Filing date: 2007-11-26
Publication date: 2009-11-20
Also published as: KR20090054161A

Abstract

본 발명의 벅-부스트 DC-DC 컨버터는 부하의 소비 전력에 따라서 PFM 방식과 PWM 방식 으로 동작 모드를 전환 가능하며, PWM 방식으로 동작하면서도 DCM 모드로 동작할 수 있는 스킴을 제공한다.

Description

직류 전압 컨버터{DC-DC CONVERTER}

본 발명은 DC-DC 컨버터에 관한 것으로 좀 더 구체적으로는 스위칭 레귤레이터 방식의 벅-부스트 컨버터(buck-boost converter)에 관한 것이다.

강압형 컨버터인 벅 컨버터(buck converter)는 입력단과 출력단이 접지를 공유하며, 일정한 주기로 온/오프를 반복하는 스위칭 소자를 이용하여 입력 전압을 공급받았다가 끊었다가 하는 동작을 반복적으로 한다. 벅 컨버터는 이와 같이 주기적으로 공급되는 입력 전압을 인턱터와 커패시터로 구성된 LC 필터를 통해 평활하여 직류 전원을 출력하는 전압원 방식이다. 한 주기 내에서 스위치가 온되어 있는 시간이 길수록 펄스 전압의 폭이 넓어지고, 스위치가 온되어 있는 시간이 짧을수록 펄스 전압의 폭이 좁아진다. 스위칭 온/오프 시간의 비를 D라 하고, 입력 전압을 VIN이라고 정의하면 출력 전압 VOUT = D * VIN이다. 벅-컨버터의 출력 전압은 입력 전압보다 항상 낮다.

승압형 컨버터인 부스트 컨버터(boost converter)는 벅 컨버터와 마찬가지로 입력단과 출력단의 접지가 같고, 스위치가 온 되어있는 동안은 인턱터의 양단에 입력 전압이 연결되어서 전류의 충전이 이루어지고, 스위치가 오프되면 충전된 전하 가 부하 즉, 필터로 전달되도록 구성된다. 벅 컨버터와 달리 부스트 컨버터는 부하의 입장에서 볼 때 전류가 주기적으로 흘러 들어오다가 끊어지다를 반복하기 때문에 전류원 방식이라 불리며 출력 단의 전류는 항상 입력단보다 작다. 회로 동작의 원리상 손실 성분이 없기 때문에 "입력 전류*입력 전압 = 출력 전류*출력 전압"의 관계에서 출력 전압은 입력 전압보다 항상 높다. 즉, VOUT = VIN/(1-D)이다.

벅-부스트 컨버터는 벅 컨버터와 부스트 컨버터를 하나로 합한 것이다. 최근 휴대용 전자 기기의 응용 분야가 다양해 지고, 휴대용 전화기와 같이 배터리로 동작함에도 불구하고 장시간 연속 동작하는 전자 기기의 수가 많아 짐에 따라서 효율적인 전원 관리에 대한 요구가 증대되고 있다. 이러한 휴대용 전자 기기의 전원 회로로 사용되는 벅-부스트 컨버터는 소비 전력에 따라서 효율적인 전력 변환을 수행할 수 있는 스킴을 요구한다.

컨버터의 전력 변환 효율성에 영향을 주는 몇 가지 요소들이 있는데 그 중 명백한 요소는 스위칭 손실이다. MOSFET과 같은 스위치를 예를 들면, 한 번의 스위칭 주기 동안 충전되고 방전되는 커패시턴스가 존재하는데, 스위칭 손실은 스위치 크기 및 스위칭 주파수 때문에 발생할 것이다.

따라서 본 발명의 목적은 부하의 소비 전력에 따라서 효율적인 전력 변환을 수행할 수 있는 전압 컨버터를 제공하는데 있다.

본 발명의 다른 목적은 스위칭 손실을 최소화할 수 있는 전압 컨버터를 제공하는데 있다.

상술한 바와 같은 목적을 달성하기 위한 본 발명의 전압 컨버터는: 제1 노드 및 제2 노드를 포함하며, 입력 전압을 출력 전압으로 변환하는 전압 변환 회로와, 상기 제1 노드와 상기 제2 노드 사이에 연결되고, 상기 제1 노드와 제2 노드의 전압 차 및 제1 제어 신호에 응답해서 제2 제어 신호를 출력하는 비교 회로, 그리고 상기 제1 및 제2 제어 신호들 그리고 상기 출력 전압에 응답해서 PFM(pulse frequency modulation) 모드 및 PWM(pulse width modulation) 모드 중 어느 하나로 동작하도록 상기 전압 변환 회로를 제어하는 피드백 회로를 포함한다.

이 실시예에 있어서, 상기 피드백 회로는, 상기 제1 및 제2 제어 신호들이 소정 시간 이상 제1 레벨로 유지될 때 상기 PFM 모드로 동작하도록 상기 전압 변환 회로를 제어한다.

이 실시예에 있어서, 상기 비교 회로는, 상기 제1 제어 신호가 상기 제1 레벨이고, 상기 제1 노드의 전압이 상기 제2 노드의 전압보다 낮을 때 상기 제1 레벨을 갖는 상기 제2 제어 신호를 출력한다.

이 실시예에 있어서, 상기 비교 회로는, 상기 제1 노드의 전압과 상기 제2 노드의 전압을 비교하고, 비교 신호를 출력하는 비교기와, 상기 제1 제어 신호와 상기 비교 신호를 입력받고, 상기 제2 제어 신호를 출력하는 로직 게이트를 포함한다.

이 실시예에 있어서, 상기 전압 변환 회로는, 상기 입력 전압과 상기 제1 노드 사이에 연결되고 상기 제1 제어 신호에 의해 제어되는 제1 스위칭 트랜지스터와, 상기 제1 노드와 연결된 제1 단자, 접지 전압과 연결된 제2 단자, 그리고 상기 제2 제어 신호에 연결된 제3 단자를 갖는 제2 스위칭 트랜지스터와, 상기 제2 스위칭 트랜지스터의 상기 제1 및 제2 단자들 사이에 연결된 다이오드와, 상기 제1 노드와 상기 제3 노드 사이에 연결된 인턱터와, 상기 제3 노드와 상기 접지 전압 사이에 연결되고, 제3 제어 신호에 의해서 제어되는 제3 스위칭 트랜지스터와, 상기 제3 노드와 출력 노드 사이에 연결되고, 제4 제어 신호에 의해서 제어되는 제4 스위칭 트랜지스터와, 상기 출력 노드와 상기 접지 전압 사이에 연결된 제1 커패시터, 그리고 상기 출력 노드와 상기 접지 전압 사이에 연결된 부하 저항을 포함한다. 성기 출력 노드의 전압은 상기 출력 전압이다.

상기 피드백 회로는, 상기 출력 전압에 대응하는 PFM(pulse frequency modulation) 신호를 출력하는 제1 제어기와, 상기 출력 전압에 대응하는 제1 및 제2 PWM(pulse width modulation) 신호들을 출력하는 제2 제어기와, 상기 제1 및 제2 제어 신호들 및 제2 기준 전압을 입력받고, PWM/PFM 모드를 나타내는 선택 신호를 출력하는 부하 감지 회로, 그리고 상기 PFM 신호 및 상기 제1 및 제2 PWM 신호들을 입력받고, 상기 선택 신호에 응답해서 상기 제1, 제3 및 제4 제어 신호들을 출력하는 제어 신호 발생기를 포함한다.

이 실시예에 있어서, 상기 제1 제어기는, 상기 부하 저항으로 흐르는 출력 전류에 비례해서 주파수가 높아지는 상기 PFM 신호를 출력한다.

이 실시예에 있어서, 상기 제1 제어기는, 상기 출력 전압과 제1 기준 전압을 입력받는 입력단들 및 출력단을 갖는 비교기와, 전원 전압과 연결된 제1 단자, 상기 접지 전압과 연결된 제2 단자 및 제3 단자를 갖는 트랜지스터와, 상기 트랜지스터의 상기 제1 및 제2 단자들 사이에 병렬로 연결된 커패시터와, 상기 비교기의 출력단과 상기 트랜지스터의 상기 제1 단자에 연결되고, 상기 PFM 신호를 출력하는 래치, 그리고 상기 PFM 신호를 상기 지연시켜서 상기 트랜지스터의 상기 제3 단자로 제공하는 지연기를 포함한다.

이 실시예에 있어서, 상기 제2 제어기는, 상기 입력 전압이 상기 출력 전압보다 낮을 때 상기 제1 PWM 신호를 제2 레벨로 출력하고, 상기 출력 전압에 대응하는 펄스폭을 갖는 상기 제2 PWM 신호를 출력하고, 상기 입력 전압이 상기 출력 전압보다 높을 때 상기 출력 전압에 대응하는 펄스폭을 갖는 상기 제1 PWM 신호를 출력하고, 상기 제2 PWM 신호를 상기 제1 레벨로 출력한다.

이 실시예에 있어서, 상기 제2 제어기는, 상기 출력 전압과 접지전압 사이에 직렬로 순차적으로 연결된 저항들과, 상기 저항들의 연결 노드의 분배 전압과 제1 기준 전압의 차를 증폭하는 증폭기와, 상기 제1 기준 전압과 상기 입력 전압의 차를 출력하는 제1 비교기와, 상기 비교기의 출력에 응답해서 상기 증폭기의 출력을 제5 노드로 전달하는 제1 스위치와, 상기 비교기의 출력에 응답해서 상기 증폭기의 출력을 제6 노드로 전달하는 제2 스위치와, 상기 제5 노드와 상기 제6 노드 사이에 연결된 정전압기와, 상기 제5 노드의 전압과 램프 전압을 비교해서 상기 제1 PWM 신호를 출력하는 제2 비교기, 그리고 상기 제6 노드의 전압과 상기 램프 전압을 비교해서 상기 제2 PWM 신호를 출력하는 제3 비교기를 포함한다.

이 실시예에 있어서, 상기 제어 신호 발생기는, 상기 선택 신호가 상기 PWM 모드를 나타낼 때 상기 제1 PWM 신호를 상기 제1 제어 신호로서 출력하고, 상기 제2 PWM 신호를 상기 제2 제어 신호로서 출력하고, 그리고 상기 제2 PWM 신호의 반전 신호를 상기 제3 제어 신호로서 출력하며, 그리고 상기 선택 신호가 상기 PFM 모드를 나타낼 때 상기 PFM 신호를 상기 제1 제어 신호로서 출력하고, 상기 제2 PWM 신호를 상기 제2 제어 신호로서 출력하고, 그리고 상기 제2 PWM 신호의 반전 신호를 상기 제3 제어 신호로서 출력한다.

이 실시예에 있어서, 상기 부하 감지 회로는, 상기 제1 및 제2 제어 신호들을 입력받는 비교 회로와, 전원 전압과 연결 노드 사이에 연결되고, 상기 비교 회로의 출력에 의해서 제어되는 PMOS 트랜지스터와, 상기 연결 노드와 접지 전압 사이에 연결되고, 상기 비교 회로의 출력에 의해서 제어되는 NMOS 트랜지스터와, 상기 연결 노드와 상기 접지 전압 사이에 연결된 제2 커패시터, 그리고 상기 연결 노드의 전압과 제2 기준 전압을 비교하고, 상기 선택 신호를 출력하는 비교기를 포함한다.

이와 같은 구성을 갖는 본 발명의 벅-부스트 컨버터는 부하에서의 소비 전력에 따라서 PWM 모드 및 PFM 모드 중 하나로 동작함으로써 효율적인 전력 변환이 가능하다. 더욱이, PWM 모드에서도 DCM으로 동작하도록 함으로써 스위칭 손실을 감소시킬 수 있다.

이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.

도 1은 본 발명의 바람직한 실시예에 따른 벅-부스트 DC-DC 컨버터를 보여주는 도면이다.

도 1을 참조하면, 벅-부스트 컨버터는 전압 변환 회로(100)와 피드백 회로(200)를 포함한다. 전압 변환 회로(100)는 입력 전압원(100), 제1 내지 제 4 스위칭 트랜지스터들(120, 140, 160, 170), 로직 회로(130), 다이오드들(150, 180), 인덕터(L), 커패시터(C_L) 그리고 부하 저항(R_L)을 포함한다.

제1 스위칭 트랜지스터(120)는 입력 전압(VIN)을 공급하는 입력 전압원(100)과 제1 노드(N1) 사이에 연결되고, 제1 제어 신호(CTRL1) 및 반전된 제1 제어신호(/CTRL1)에 의해 제어되는 트랜스미션 게이트로 구성된다. 제1 스위칭 트랜지스터(120)는 병렬로 연결된 NMOS 트랜지스터(122)와 PMOS 트랜지스터(124)를 포함한다. NMOS 트랜지스터(122)는 제1 제어 신호(CTRL1)에 의해서 제어되고, PMOS 트랜지스터(124)는 반전된 제1 제어 신호(/CTRL1)에 의해서 제어된다. 다른 실시예에서 PMOS 트랜지스터(124)의 게이트에 인버터가 연결되고, 인버터의 입력단에 제1 제어신호(CTRL1)가 연결될 수 있다.

제2 스위칭 트랜지스터(140)는 제1 노드(N1)와 연결된 제1 단자, 접지 전압과 연결된 제2 단자, 그리고 제2 제어 신호(CTRL2)에 연결된 제3 단자를 갖는 NMOS 트랜지스터(140)로 구성된다. 제2 스위칭 트랜지스터(140)의 제1 및 제2 단자들 사이에는 제2 스위칭 트랜지스터(140)와 병렬로 다이오드(140)가 연결된다. 본 명세서에서 접지 전압과 공통으로 연결된 노드들은 제2 노드(N2)라 칭한다.

비교 회로(130)는 비교기(132) 및 노아 게이트(134)를 포함한다. 비교기(132)는 제1 및 제2 노드들(N1, N2)에 각각 연결된 비반전 입력단(+) 및 반전 입력단(-)을 포함한다. 노아(NOR) 게이트(134)는 제1 제어 신호(CTRL1) 및 비교기(132)의 출력 신호를 입력받고, 제2 제어 신호(CTRL2)를 출력한다.

인덕터(L)는 제1 노드(N1)와 제3 노드(N3) 사이에 연결된다. 제3 스위칭 트랜지스터(160)는 제3 노드(N3)와 제2 노드(N2) 사이에 연결되고, 제3 제어 신호(CTRL3)에 의해서 제어되는 NMOS 트랜지스터이다. 제4 스위칭 트랜지스터(170)는 제3 노드(N3)와 제4 노드(N4) 사이에 연결되고, 제4 제어 신호(CTRL4)에 의해서 제어되는 PMOS 트랜지스터이다. 제3 노드(N3)와 제4 노드(N4) 사이에는 PMOS 트랜지스터(170)와 병렬로 다이오드(180)가 연결된다. 제4 노드(N4)와 제2 노드(N2) 사이에는 커패시터(C_L)가 연결된다. 커패시터(C_L)와 병렬로 제4 노드(N4)와 제2 노드(N2) 사이에 부하 저항(R_L)이 연결된다.

이와 같은 구성을 갖는 전압 변환 회로(100)는 제1 스위칭 트랜지스터(120)가 턴 온되고, 제2 스위칭 트랜지스터(140)가 턴 오프된 상태에서 제3 및 제4 스위칭 트랜지스터들(160, 170)이 온/오프됨으로써 부스트 컨버터로서 동작한다. 즉, 출력 전압(VOUT)은 입력 전압(VIN)에 비해 승압된다. 반면 제3 스위칭 트랜지스 터(160)는 오프되고, 제4 스위칭 트랜지스터(170)가 온된 상태에서 제1 및 제2 스위칭 트랜지스터들(120, 140)이 턴 온/오프되도록 제어되면 전압 변환 회로(100)는 벅 컨버터로서 동작한다. 즉, 출력 전압(VOUT)은 입력 전압(VIN)에 비해 강압된다.

피드백 회로(200)는 출력 전압(VOUT), 기준 전압들(VREF1, VREF2) 및 제2 제어 신호(CTRL2)을 입력받고, 제1, 제3 및 제4 스위칭 트랜지스터들(120, 160, 170)을 제어하기 위한 제1, 제3 및 제4 제어 신호들(CTRL1, CTRL3, CTRL4)을 출력한다. 피드백 회로(200)는 PWM 제어기(210), PFM 제어기(220), 제어 신호 발생기(230) 그리고 부하 감지 회로(240)를 포함한다.

도 2a 및 도 2b는 CCM 및 DCM 모드에서 인덕터를 통해 흐르는 전류를 각각 보여준다.

인덕터(L)를 통하여 연속적인 전류(I_L)가 흐르는 경우를 연속 전류 모드(continuous current mode, CCM)이라 하고, 인덕터(L)를 통하여 흐르는 전류(I_L)가 부분적으로 차단되는 경우를 불연속 전류 모드(discontinuous current mode, DCM)라 한다.

도 1 및 도 2a를 참조하면, 전압 변환 회로(100)가 연속 전류 모드로 동작할 때 제1 제어 신호(CTRL1)가 하이 레벨이면 제1 스위칭 트랜지스터(120)가 턴 온되고, 비교 회로(130)의 출력 신호인 제2 제어 신호(CTRL2)는 로우 레벨로 되어 제2 스위칭 트랜지스터(140)가 턴 오프된다. 반면, 제1 제어 신호(CTRL1)가 로우 레벨 이면 제1 스위칭 트랜지스터(120)가 턴 오프되고 이 때 다이오드(150)를 통하여 접지 전압에서 제1 노드(N1)로 전류가 흐르면서 제1 노드(N1)의 전압이 제2 노드(N2) 즉, 접지 전압보다 낮아져서 비교기(132)의 출력 신호가 로우 레벨로 되면서 제2 스위칭 트랜지스터(140)는 턴 온된다. 이와 같이 제1 및 제2 제어 신호들(CTRL1, CTRL2)은 동기적으로 동작한다.

도 1 및 도 2b를 참조하면, 전압 변환 회로(100)의 출력 전류가 작아지면, 인턱터(L)를 통해 역방향 전류(I_L)가 흐르는 불연속 전류 모드가 존재한다. 이 때 제1 노드(N1)의 전압이 제2 노드(N2)의 전압보다 높아지고, 비교 회로(130)로부터 출력되는 제2 제어 신호(CTRL2)가 로우 레벨로 된다. 이 때 제2 스위칭 트랜지스터(140)가 턴 오프되어서 제2 스위칭 트랜지스터(140)를 통해 흐르는 역방향 전류가 차단된다.

배터리 전압을 전압 변환하여 전자 장치의 내부 회로로 전원을 공급할 때, 전력 공급량이 많은 중부하(출력 저항값이 작은) 로부터 전력 공급량이 적은 경부하(출력 저항값이 큰)까지 광범위한 부하 영역에서 고효율화가 요구된다. 이 경우, 중부하에 비하여 경부하시에 전력 변환 효율의 저하가 현저해지는 경향이 있다. 소비 전력 전체에서 차지하는 DC-DC 컨버터 내부의 전력 소비량이 상대적으로 커지기 때문이다.

도 3은 부하 전류의 변화에 따른 전압 변환 회로(100)의 동작 모드를 보여준다.

전력 변환 효율의 저하를 개선하기 위하여 본 발명의 전압 변환 회로(100)는 부하 저항이 클 때 PFM(pulse frerquency modulation) 방식으로 동작한다. PFM 방식은 출력 전류가 작아짐에 따라서 전압 변환 회로(100) 내 스위칭 빈도를 감소시켜서 스위칭 동작에 의한 전력 손실을 감소시킨다.

반면, 부하 저항이 클 때 전압 변환 회로(100)는 PWM(pulse width modulation) 방식으로 동작한다. PFM 방식은 부하 전력에 따라서 스위칭 주기가 변동하여 전자 장치의 잡음을 유발하므로 특히 스위칭 주파수 변동에 취약한 전자 장치에 PWM 방식은 매우 유용하다.

본 발명의 DC-DC 컨버터는 부하의 소비 전력에 따라서 PFM 방식과 PWM 방식 으로 동작 모드를 전환 가능하며, PWM 방식으로 동작하면서도 DCM 모드로 동작할 수 있는 스킴을 제공한다.

전압 변환 회로(100)가 PWM 모드에서 동작할 때 주기(Ts)는 항상 일정하다. 전압 변환 회로(100)가 상기 제 1 제어 신호가 켜지고 제 2제어 신호가 꺼져 있는 시간과 제 1 제어신호가 꺼지고 제 2 제어신호가 켜져 있는 시간의 합(Tc)과 제 1 제어신호와 제 2 제어신호가 모두 꺼져 전류가 차단된 시간(Td)는 수학식 1과 같은 관계를 갖는다.

전압 변환 회로(100)가 PWM 모드에서 동작할 때 주기(Ts)는 항상 일정하다. 제1 제어 신호(CTRL1)가 하이 레벨이고, 제2 제어 신호(CTRL2)가 로우 레벨인 시간과 제1 제어 신호(CTRL1)가 로우 레벨이고, 제2 제어 신호(CTRL2)가 하이 레벨인 시간의 합(Tc)과 제1 및 제2 제어 신호들(CTRL1, CTRL2)이 모두 로우 레벨인 시 간(Td)은 수학식 1과 같은 관계를 갖는다.

Ts = Tc + Td

출력 저항(R_L)의 저항값이 커서 출력 전류가 감소하면 시간(Tc)이 감소하므로 시간(Td)가 증가한다. 그러므로, 시간(Td)을 감지하는 것에 의해서 부하 저항(R_L)의 크기 즉, 저항값이 큰 지 또는 작은 지를 판별할 수 있다.

앞서 도 1 및 도 2b의 설명에서, 부하 저항(R_L)이 커서 불연속 전류 모드로 동작할 경우 인덕터(L)를 통해 역방향 전류가 흐르게 되어 제1 노드(N1)의 전압이 제2 노드(N2)의 전압보다 높아지고, 비교 회로(130)로부터 출력되는 제2 제어 신호(CTRL2)가 로우 레벨로 된다. 즉, 제1 및 제3 제어 신호들(CTRL1, CTRL3)이 동시에 로우 레벨일 때 전압 변환 회로(100)는 불연속 전류 모드(DCM)로 동작한다.

도 4는 도 1에 도시된 PFM 제어기의 구성을 보여주는 도면이다.

도 4를 참조하면, PFM 제어기(220)는 인버터들(221, 222), 래치(223), 비교기(224), 커패시터(225), NMOS 트랜지스터(226) 그리고 지연기(227)를 포함한다.

비교기(224)는 출력 전압(VOUT)과 기준 전압(VREF1)을 입력받고, 비교 신호를 래치(223)의 입력단(S)으로 출력한다. 커패시터(225)는 전원 전압(Vd)과 접지 전압 사이에 연결된다. NMOS 트랜지스터(226)는 전원 전압(Vd)과 접지 전압 사이에 연결되고, 지연기(227)의 출력에 의해서 제어된다. 래치(223)는 R-S 래치로 구성되며, 입력단(S)은 비교기(224)로부터 출력되는 비교 신호와 연결되고, 입력 단(R)은 커패시터(225) 및 NMOS 트랜지스터(226)의 연결 노드와 연결된다. 래치(228)의 출력(Q)은 지연기(227) 및 인버터(222)로 제공된다. 인버터들(222, 221)은 래치(223)의 출력(Q)에 직렬로 연결되어서 펄스 신호(PFM_S)를 출력된다.

도 5는 도 1에 도시된 부하 저항(R_L)으로 흐르는 전류의 변화에 따라서 PWM 제어기(220)로부터 출력되는 펄스 신호를 보여준다.

도 5를 참조하면, 부하 저항(R_L)으로 흐르는 전류(I_Load)가 증가하면 PFM 제어기(220)로부터 출력되는 펄스 신호(PFM_S)의 주파수는 높아진다. 반면 부하 저항(R_L)으로 흐르는 전류(I_Load)가 감소하면 PFM 제어기(220)로부터 출력되는 펄스 신호(PFM_S)의 주파수는 낮아진다.

도 1에 도시된 제어 신호 발생기(230)는 PFM 모드 동안 PFM 제어기(220)로부터 출력되는 펄스 신호(PFM_S)를 제1 제어 신호(CTRL1)로서 출력한다. PFM 모드동안 비교 회로(130)에 의해서 제2 제어 신호(CTRL2)는 제1 제어 신호(CTRL1)에 동기해서 제1 제어 신호(CTRL1)와 상보적인 레벨을 갖는다.

도 6은 도 1에 도시된 PWM 제어기(210)의 구성을 보여주는 도면이다.

도 6을 참조하면, PWM 제어기(210)는 비교기들(301, 302, 310, 311), 정전압원(303), 램프 전압 발생기(304), NMOS 트랜지스터들(305, 306), 저항들(308, 312, 314) 그리고 커패시터들(309, 313)을 포함한다.

저항들(312, 314)은 도 1에 도시된 전압 변환 회로(100)로부터 출력되는 출력 전압(VOUT)과 접지 전압 사이에 직렬로 순차적으로 연결된다. 커패시터(313)는 저항(312)의 양단에 병렬로 연결된다. 비교기(310)는 저항들(312, 314)에 의해서 분압된 전압(VOUTD)을 입력받는 반전 입력단(-)과 기준 전압(VREF1)을 입력받는 비반전 입력단(+)을 포함한다. 비교기(310)의 출력단과 반전 입력단(-) 사이에는 저항(308)과 커패시터(309)가 직렬로 연결된다. NMOS 트랜지스터(306)는 비교기(310)의 출력단과 노드(N21) 사이에 연결되고, 게이트는 비교기(311)의 출력단에 연결된다. 인버터(307)는 비교기(311)의 출력단에 연결된다. NMOS 트랜지스터(305)는 비교기(310)의 출력단과 노드(N22) 사이에 연결되고, 게이트는 인버터(307)의 출력단에 연결된다.

비교기(301)는 노드(N21)와 연결된 비반전 입력단(+), 램프 전압 발생기(304)와 연결된 반전 입력단(-)을 가지며, 펄스 신호(PWM_S1)를 출력한다. 비교기(302)는 노드(N22)와 연결된 비반전 입력단(+), 램프 전압 발생기(304)와 연결된 반전 입력단(-)을 가지며, 펄스 신호(PWM_S2)를 출력한다. 비교기들(301, 302)의 비반전 입력단들(+) 사이에는 정전압원(303)이 연결되어서 비교기(301)의 비반전 입력단(+)의 전압이 비교기(302)의 비반전 입력단(+)의 전압보다 항상 0.4V 높다.

이와 같은 구성을 갖는 PWM 제어기(210)의 동작은 다음과 같다. 우선 도 1에 도시된 전압 변환 회로(100)로 입력되는 입력 전압(VIN)이 출력 전압(VOUT)보다 높을 때 즉, 전압 변환 회로(100)가 벅 컨버터로 동작할 때 PWM 제어기(210)의 동작을 살펴본다. 이 때, VIN>VREF1>VOUT이다.

입력 전압(VIN)이 기준 전압(VRREF1)보다 높으므로, NMOS 트랜지스터(306)는 비교기(310), 저항(308) 및 커패시터(309)에 의해서 증폭된 비교기(310)의 출력을 노드(N21)로 전달한다. 비교기(301)는 램프 전압 발생기(304)로부터 출력되는 램프 전압(RAMP)과 노드(N21)의 전압을 비교해서 펄스 신호(PWM_S1)를 출력한다. 도 1에 도시된 제어 신호 발생기(230)는 PWM 모드에서 펄스 신호(PWM_S1)를 제1 제어 신호(CTRL1)로 출력한다. 그러므로 출력 전압(VOUT)의 레벨과 램프 전압(RAMP)의 비교 결과에 따라서 제1 스위칭 트랜지스터(120)와 제2 스위칭 트랜지스터(140)의 턴 온/오프 주기가 조절된다.

한편, 노드(N22)의 전압은 노드(N21)의 전압보다 0.4V만큼 낮고, 램프 전압(RAMP)의 최저 전압이 항상 노드(N22)의 전압보다 높도록 설정되면 비교기(302)의 출력 신호(PWM_S2)는 로우 레벨로 된다. 도 1에 도시된 제어 신호 발생기(230)는 PWM 모드에서 펄스 신호(PWM_S2)를 제3 제어 신호(CTRL3)로 출력하고, 제3 제어 신호(CTRL3)와 상보적인 신호를 제4 제어 신호(CTRL4)로 출력한다. 그러므로 입력 전압(IN)이 출력 전압(VOUT)보다 높을 때 제3 제어 신호(CTRL3)는 로우 레벨이고, 제4 제어 신호(CTRL4)는 하이 레벨로 된다.

계속해서, 전압 변환 회로(100)로 입력되는 입력 전압(VIN)이 출력 전압(VOUT)보다 낮을 때 즉, 전압 변환 회로(100)가 부스트 컨버터로 동작할 때 PWM 제어기(210)의 동작을 살펴본다. 이 때, VIN<VREF1<VOUT이다.

입력 전압(VIN)이 기준 전압(VRREF1)보다 낮으므로, NMOS 트랜지스터(305)는 비교기(310), 저항(308) 및 커패시터(309)에 의해서 증폭된 비교기(310)의 출력을 노드(N22)로 전달한다. 비교기(302)는 램프 전압 발생기(304)로부터 출력되는 램프 전압(RAMP)과 노드(N22)의 전압을 비교해서 펄스 신호(PWM_S2)를 출력한다. 도 1에 도시된 제어 신호 발생기(230)는 PWM 모드에서 펄스 신호(PWM_S3)를 제3 제어신호(CTRL3)로 출력하고, 제3 제어 신호(CTRL3)를 반전시킨 신호를 제4 제어 신호(CTRL4)로 출력한다. 그러므로 출력 전압(VOUT)과 램프 전압(RAMP)의 비교 결과에 따라서 제3 스위칭 트랜지스터(160)와 제4 스위칭 트랜지스터(170)의 턴 온/오프 주기가 조절된다.

한편, 노드(N21)의 전압은 노드(N21)의 전압보다 0.4V만큼 높고, 램프 전압(RAMP)의 최고 전압이 항상 노드(N22)의 전압보다 낮도록 설정되면 비교기(301)의 출력 신호(PWM_S1)는 하이 레벨로 된다. 도 1에 도시된 제어 신호 발생기(230)는 PWM 모드에서 펄스 신호(PWM_S1)를 제1 신호(CTRL1)로 출력한다. 그러므로 입력 전압(IN)이 출력 전압(VOUT)보다 낮을 때 제1 제어 신호(CTRL1)는 하이 레벨이다.

도 1에 도시된 전압 변환 회로(100)는 제1 내지 제4 스위칭 트랜지스터들(120, 140, 160, 170)을 포함하나 PWM 모드에서 실제 턴 온/오프되는 스위칭 트랜지스터는 2 개이므로 트랜지스터 스위칭에 따른 전력 손실이 감소된다.

도 7은 도 1에 도시된 부하 감지 회로의 구성을 보여주는 도면이다.

도 7을 참조하면, 부하 감지 회로(240)는 오아 게이트(241), PMOS 트랜지스터(242), NMOS 트랜지스터(243), 커패시터(244) 그리고 비교기(245)를 포함한다. 오아 게이트(241)는 제1 및 제2 제어 신호들(CTRL1, CTRL2)을 입력받는다. PMOS 트랜지스터(242)와 NMOS 트랜지스터(243)는 전원 전압과 접지 전압 사이에 직렬로 순차적으로 연결된다. PMOS 트랜지스터(242)와 NMOS 트랜지스터(243)의 게이트들 은 오아 게이트(241)의 출력에 의해서 제어된다. 비교기(245)는 PMOS 트랜지스터(242)와 NMOS 트랜지스터(243)의 연결 노드(N31)와 연결된 비반전 입력단자(+), 기준 전압(VREF2)과 연결된 반전 입력단자(-)를 포함한다.

이와 같은 구성을 갖는 부하 감지 회로(240)는 제1 및 제2 제어 신호들(CTRL1, CTRL2)이 동시에 로우 레벨로 유지되는 시간이 커패시터(244)에 충전된 전하가 방전되는 시간보다 길 때 즉, 시간(Td)이 소정값 이상을 가지면 부하 저항(R_L)이 큰 것으로 간주하여 하이 레벨의 선택 신호(SEL)를 출력한다. 제어 신호 발생기(230)는 하이 레벨의 선택 신호(SEL)에 응답해서 전압 변환 회로(100)가 PFM 모드로 동작하도록 제어한다. 즉, PFM 제어기(220)로부터 출력되는 펄스 신호(PFM_S)를 제1 제어 신호(CTRL1)로서 출력한다.

반대로, 부하 저항(R_L)의 저항값이 작을 때 시간(Td)은 소정값 이하이므로 부하 감지 회로(240)는 로우 레벨의 선택 신호(SEL)를 출력한다. 제어 신호 발생기(230)는 로우 레벨의 선택 신호(SEL)에 응답해서 전압 변환 회로(100)가 PWM 모드로 동작하도록 제어한다.

도 1에 도시된 제어 신호 발생기(230)는 부하 감지 회로(240)로부터의 선택 신호(SEL)가 하이 레벨일 때 PFM 제어기(220)로부터 출력되는 펄스 신호(PFM_S)를 제1 제어 신호(CTRL1)로 출력하고, 로우 레벨을 갖는 제3 제어 신호(CTRL3) 출력하고 그리고 하이 레벨을 갖는 제4 제어 신호(CTRL4)를 출력한다.

한편, 부하 감지 회로(240)로부터의 선택 신호(SEL)가 로우 레벨일 때 제어 신호 발생기(230)는 PWM 제어기(210)로부터 출력되는 펄스 신호(PWM_S1)를 제1 제어 신호(CTRL1)로 출력하고, 펄스 신호(PWM_S2)를 제3 제어 신호(CTRL3)로 출력하고 그리고 펄스 신호(PWM_S2)의 반전 신호를 제4 제어 신호로 출력한다.

정리하면, 본 발명의 벅-부스트 DC-DC 컨버터는 PWM 동작 모드에서 부하 저항(R_L)이 작아져서 인덕터(L)를 통해 역방향 전류가 흐를 때 이를 차단할 수 있는 비교 회로(130)를 포함하여 CCM 뿐만 아니라 DCM으로 동작할 수 있다. DC-DC 컨버터가 DCM으로 동작하면서 소비 전력이 더욱 감소하면 PFM 모드로 동작 모드를 전환하여 경부하에서의 전력 소비 효율을 향상시킨다.

도 3은 부하 전류의 변화에 따른 전압 변환 회로의 동작 모드를 보여준다.

도 5는 도 1에 도시된 부하 저항으로 흐르는 전류의 변화에 따라서 PWM 제어기로부터 출력되는 펄스 신호를 보여준다.

도 6은 도 1에 도시된 PWM 제어기의 구성을 보여주는 도면이다.

Claims

제1 노드 및 제2 노드를 포함하며, 입력 전압을 출력 전압으로 변환하는 전압 변환 회로와;

상기 제1 노드와 상기 제2 노드 사이에 연결되고, 상기 제1 노드와 제2 노드의 전압 차 및 제1 제어 신호에 응답해서 제2 제어 신호를 출력하는 비교 회로; 그리고

상기 제1 및 제2 제어 신호들 그리고 상기 출력 전압에 응답해서 PFM(pulse frequency modulation) 모드 및 PWM(pulse width modulation) 모드 중 어느 하나로 동작하도록 상기 전압 변환 회로를 제어하는 피드백 회로를 포함하는 것을 특징으로 하는 전압 컨버터.
제 1 항에 있어서,

상기 피드백 회로는,

상기 제1 및 제2 제어 신호들이 소정 시간 이상 제1 레벨로 유지될 때 상기 PFM 모드로 동작하도록 상기 전압 변환 회로를 제어하는 것을 특징으로 하는 전압 컨버터.
제 2 항에 있어서,

상기 비교 회로는,

상기 제1 제어 신호가 상기 제1 레벨이고, 상기 제1 노드의 전압이 상기 제2 노드의 전압보다 낮을 때 상기 제1 레벨을 갖는 상기 제2 제어 신호를 출력하는 것을 특징으로 하는 전압 컨버터.
제 3 항에 있어서,

상기 비교 회로는,

상기 제1 노드의 전압과 상기 제2 노드의 전압을 비교하고, 비교 신호를 출력하는 비교기와;

상기 제1 제어 신호와 상기 비교 신호를 입력받고, 상기 제2 제어 신호를 출력하는 로직 게이트를 포함하는 것을 특징으로 하는 전압 컨버터.
제 1 항에 있어서,

상기 전압 변환 회로는,

상기 입력 전압과 상기 제1 노드 사이에 연결되고 상기 제1 제어 신호에 의해 제어되는 제1 스위칭 트랜지스터와;

상기 제1 노드와 연결된 제1 단자, 접지 전압과 연결된 제2 단자, 그리고 ㅅ상기 제2 제어 신호에 연결된 제3 단자를 갖는 제2 스위칭 트랜지스터와;

상기 제2 스위칭 트랜지스터의 상기 제1 및 제2 단자들 사이에 연결된 다이오드와;

상기 제1 노드와 상기 제3 노드 사이에 연결된 인턱터와;

상기 제3 노드와 상기 접지 전압 사이에 연결되고, 제3 제어 신호에 의해서 제어되는 제3 스위칭 트랜지스터와;

상기 제3 노드와 출력 노드 사이에 연결되고, 제4 제어 신호에 의해서 제어되는 제4 스위칭 트랜지스터와;

상기 출력 노드와 상기 접지 전압 사이에 연결된 제1 커패시터; 그리고

상기 출력 노드와 상기 접지 전압 사이에 연결된 부하 저항을 포함하되;

성기 출력 노드의 전압은 상기 출력 전압인 것을 특징으로 하는 전압 컨버터.
제 5 항에 있어서,

상기 피드백 회로는,

상기 출력 전압에 대응하는 PFM(pulse frequency modulation) 신호를 출력하는 제1 제어기와;

상기 출력 전압에 대응하는 제1 및 제2 PWM(pulse width modulation) 신호들을 출력하는 제2 제어기와;

상기 제1 및 제2 제어 신호들 및 제2 기준 전압을 입력받고, PWM/PFM 모드를 나타내는 선택 신호를 출력하는 부하 감지 회로; 그리고

상기 PFM 신호 및 상기 제1 및 제2 PWM 신호들을 입력받고, 상기 선택 신호에 응답해서 상기 제1, 제3 및 제4 제어 신호들을 출력하는 제어 신호 발생기를 포함하는 것을 특징으로 하는 전압 컨버터.
제 6 항에 있어서,

상기 제1 제어기는,

상기 부하 저항으로 흐르는 출력 전류에 비례해서 주파수가 높아지는 상기 PFM 신호를 출력하는 것을 특징으로 하는 전압 컨버터.
제 6 항에 있어서,

상기 제1 제어기는,

상기 출력 전압과 제1 기준 전압을 입력받는 입력단들 및 출력단을 갖는 비교기와;

전원 전압과 연결된 제1 단자, 상기 접지 전압과 연결된 제2 단자 및 제3 단자를 갖는 트랜지스터와;

상기 트랜지스터의 상기 제1 및 제2 단자들 사이에 병렬로 연결된 커패시터와;

상기 비교기의 출력단과 상기 트랜지스터의 상기 제1 단자에 연결되고, 상기 PFM 신호를 출력하는 래치; 그리고

상기 PFM 신호를 상기 지연시켜서 상기 트랜지스터의 상기 제3 단자로 제공하는 지연기를 포함하는 것을 특징으로 하는 전압 컨버터.
제 6 항에 있어서,

상기 제2 제어기는,

상기 입력 전압이 상기 출력 전압보다 낮을 때 상기 제1 PWM 신호를 제2 레벨로 출력하고, 상기 출력 전압에 대응하는 펄스폭을 갖는 상기 제2 PWM 신호를 출력하고;

상기 입력 전압이 상기 출력 전압보다 높을 때 상기 출력 전압에 대응하는 펄스폭을 갖는 상기 제1 PWM 신호를 출력하고, 상기 제2 PWM 신호를 상기 제1 레벨로 출력하는 것을 특징으로 하는 전압 컨버터.
제 6 항에 있어서,

상기 제2 제어기는,

상기 출력 전압과 접지전압 사이에 직렬로 순차적으로 연결된 저항들과;

상기 저항들의 연결 노드의 분배 전압과 제1 기준 전압의 차를 증폭하는 증폭기와;

상기 제1 기준 전압과 상기 입력 전압의 차를 출력하는 제1 비교기와;

상기 비교기의 출력에 응답해서 상기 증폭기의 출력을 제5 노드로 전달하는 제1 스위치와;

상기 비교기의 출력에 응답해서 상기 증폭기의 출력을 제6 노드로 전달하는 제2 스위치와;

상기 제5 노드와 상기 제6 노드 사이에 연결된 정전압기와;

상기 제5 노드의 전압과 램프 전압을 비교해서 상기 제1 PWM 신호를 출력하 는 제2 비교기; 그리고

상기 제6 노드의 전압과 상기 램프 전압을 비교해서 상기 제2 PWM 신호를 출력하는 제3 비교기를 포함하는 것을 특징으로 하는 전압 컨버터.
제 10 항에 있어서,

상기 제어 신호 발생기는,

상기 선택 신호가 상기 PWM 모드를 나타낼 때 상기 제1 PWM 신호를 상기 제1 제어 신호로서 출력하고, 상기 제2 PWM 신호를 상기 제2 제어 신호로서 출력하고, 그리고 상기 제2 PWM 신호의 반전 신호를 상기 제3 제어 신호로서 출력하며; 그리고

상기 선택 신호가 상기 PFM 모드를 나타낼 때 상기 PFM 신호를 상기 제1 제어 신호로서 출력하고, 상기 제2 PWM 신호를 상기 제2 제어 신호로서 출력하고, 그리고 상기 제2 PWM 신호의 반전 신호를 상기 제3 제어 신호로서 출력하는 것을 특징으로 하는 전압 컨버터.
제 6 항에 있어서,

상기 부하 감지 회로는,

상기 제1 및 제2 제어 신호들을 입력받는 비교 회로와;

전원 전압과 연결 노드 사이에 연결되고, 상기 비교 회로의 출력에 의해서 제어되는 PMOS 트랜지스터와;

상기 연결 노드와 접지 전압 사이에 연결되고, 상기 비교 회로의 출력에 의해서 제어되는 NMOS 트랜지스터와;

상기 연결 노드와 상기 접지 전압 사이에 연결된 제2 커패시터; 그리고

상기 연결 노드의 전압과 제2 기준 전압을 비교하고, 상기 선택 신호를 출력하는 비교기를 포함하는 것을 특징으로 하는 전압 컨버터.