JP6855829B2 - 複数相ドライバ装置および3相ドライバ装置 - Google Patents
複数相ドライバ装置および3相ドライバ装置 Download PDFInfo
- Publication number
- JP6855829B2 JP6855829B2 JP2017027165A JP2017027165A JP6855829B2 JP 6855829 B2 JP6855829 B2 JP 6855829B2 JP 2017027165 A JP2017027165 A JP 2017027165A JP 2017027165 A JP2017027165 A JP 2017027165A JP 6855829 B2 JP6855829 B2 JP 6855829B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- source
- transistor
- drive circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 38
- 238000012544 monitoring process Methods 0.000 claims description 32
- 238000010586 diagram Methods 0.000 description 15
- 230000006698 induction Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004804 winding Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
- Logic Circuits (AREA)
Description
図1は第1の実施の形態に係るIPMの構成例を示す図である。
この実施の形態のIPMは、3相ドライバ装置として3相1チップ版ゲートドライバIC10を備え、半導体スイッチとしてX相のIGBT20x、Y相のIGBT20yおよびZ相のIGBT20zを備えている。
X相ドライブ回路10xは、オペアンプOPxを有し、その非反転入力にIGBT20xをオン制御する信号VREFxが入力されている。オペアンプOPxの出力は、NチャネルMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)(以下、NMOSトランジスタという)MN1xのゲートに接続されている。NMOSトランジスタMN1xのソースは、抵抗Rxの一端に接続され、抵抗Rxの他端は、グランドに接続されている。
Y相ドライブ回路10yにおいて、信号VREFyを入力するオペアンプOPy、NMOSトランジスタMN1yおよび抵抗Ryにより定電流源を構成する回路構成は、X相ドライブ回路10xの回路構成と同じである。同様に、PMOSトランジスタMP1y,MP2yによるカレントミラー回路の構成、および、ソース電流をモニタするPMOSトランジスタMPMyおよび抵抗RMyの回路構成も、X相ドライブ回路10xの回路構成と同じである。さらに、信号VNyを受けてNMOSトランジスタMN2yがシンク電流を流す回路構成についても、X相ドライブ回路10xの回路構成と同じである。したがって、X相ドライブ回路10xの回路構成と同じ回路構成の部分については、ここでは説明を省略する。
Z相ドライブ回路10zにおいて、その回路構成は、Y相ドライブ回路10yの回路構成と同じであり、したがって、ここでは、Z相ドライブ回路10zの回路構成に関する説明は省略する。
10x X相ドライブ回路
10y,11y Y相ドライブ回路
10z Z相ドライブ回路
20x,20y,20z IGBT
30x,30y,30z,40x 出力端子
50y,50z 入力端子
COMPy,COMPz コンパレータ
MN1x,MN1y,MN1z,MN2x,MN2y,MN2z,MNTy NMOSトランジスタ
MP1x,MP1y,MP1z,MP2x,MP2y,MP2z,MPMx,MPMy,MPMz,MPTy,MPTz PMOSトランジスタ
OPx,OPy,OPz オペアンプ
RMx,RMy,RMz,Rx,Ry,Rz 抵抗
Claims (8)
- 複数の半導体スイッチの1つのゲートに供給する第1のソース電流をモニタする第1のモニタ用トランジスタと、前記第1のモニタ用トランジスタに流れる電流を第1の電圧に変換し基準電圧として出力する第1のモニタ用抵抗とを有する第1のタイプの相ドライブ回路が1つと、
前記半導体スイッチの残りの1つのゲートに供給する第2のソース電流をモニタする第2のモニタ用トランジスタと、前記第2のモニタ用トランジスタに流れる電流を第2の電圧に変換する第2のモニタ用抵抗と、前記基準電圧と前記第2の電圧とを比較するコンパレータと、前記コンパレータの出力に応じて前記第2のソース電流に第1の調整電流を加える第1の調整用トランジスタとを有する第2のタイプの相ドライブ回路が複数個と、
を備えた複数相ドライバ装置。 - 前記第2のタイプの相ドライブ回路は、前記コンパレータの出力に応じて前記第2のソース電流から第2の調整電流を差し引く第2の調整用トランジスタをさらに有する、請求項1記載の複数相ドライバ装置。
- 第1の半導体スイッチを駆動する第1の相ドライブ回路と、第2の半導体スイッチを駆動する第2の相ドライブ回路と、第3の半導体スイッチを駆動する第3の相ドライブ回路とを備えた3相ドライバ装置において、
前記第1の相ドライブ回路は、前記第1の半導体スイッチのゲートに供給する第1のソース電流をモニタする第1のモニタ用トランジスタと、前記第1のモニタ用トランジスタに流れる電流を第1の電圧に変換し基準電圧として出力する第1のモニタ用抵抗とを有し、
前記第2の相ドライブ回路は、前記第2の半導体スイッチのゲートに供給する第2のソース電流をモニタする第2のモニタ用トランジスタと、前記第2のモニタ用トランジスタに流れる電流を第2の電圧に変換する第2のモニタ用抵抗と、前記基準電圧と前記第2の電圧とを比較する第1のコンパレータと、前記第1のコンパレータの出力に応じて第1の調整電流を前記第2のソース電流に加える第1の調整用トランジスタとを有し、
前記第3の相ドライブ回路は、前記第3の半導体スイッチのゲートに供給する第3のソース電流をモニタする第3のモニタ用トランジスタと、前記第3のモニタ用トランジスタに流れる電流を第3の電圧に変換する第3のモニタ用抵抗と、前記基準電圧と前記第3の電圧とを比較する第2のコンパレータと、前記第2のコンパレータの出力に応じて第2の調整電流を前記第3のソース電流に加える第2の調整用トランジスタとを有する、
3相ドライバ装置。 - 前記第2の相ドライブ回路は、前記第1のコンパレータの出力に応じて前記第2のソース電流から第3の調整電流を差し引く第3の調整用トランジスタをさらに有し、前記第3の相ドライブ回路は、前記第2のコンパレータの出力に応じて前記第3のソース電流から第4の調整電流を差し引く第4の調整用トランジスタをさらに有する、請求項3記載の3相ドライバ装置。
- 前記第1の相ドライブ回路は、前記第1の半導体スイッチをオン制御する第1のオン制御信号の入力で所定の第1の定電流を出力する第1の定電流源と、前記第1の定電流をコピーして前記第1のソース電流を出力する第1のカレントミラー回路とを有し、
前記第2の相ドライブ回路は、前記第2の半導体スイッチをオン制御する第2のオン制御信号の入力で所定の第2の定電流を出力する第2の定電流源と、前記第2の定電流をコピーして前記第2のソース電流を出力する第2のカレントミラー回路とを有し、
前記第3の相ドライブ回路は、前記第3の半導体スイッチをオン制御する第3のオン制御信号の入力で所定の第3の定電流を出力する第3の定電流源と、前記第3の定電流をコピーして前記第3のソース電流を出力する第3のカレントミラー回路とを有する、
請求項3記載の3相ドライバ装置。 - 前記第1の相ドライブ回路の前記第1の定電流源は、非反転入力に前記第1のオン制御信号を受ける第1のオペアンプと、ゲートが前記第1のオペアンプの出力に接続され、ソースが前記第1のオペアンプの反転入力に接続された第1のNMOSトランジスタと、一端が前記第1のNMOSトランジスタのソースに接続され、他端がグランドに接続された第1の抵抗とを有し、
前記第2の相ドライブ回路の前記第2の定電流源は、非反転入力に前記第2のオン制御信号を受ける第2のオペアンプと、ゲートが前記第2のオペアンプの出力に接続され、ソースが前記第2のオペアンプの反転入力に接続された第2のNMOSトランジスタと、一端が前記第2のNMOSトランジスタのソースに接続され、他端がグランドに接続された第2の抵抗とを有し、
前記第3の相ドライブ回路の前記第3の定電流源は、非反転入力に前記第3のオン制御信号を受ける第3のオペアンプと、ゲートが前記第3のオペアンプの出力に接続され、ソースが前記第3のオペアンプの反転入力に接続された第3のNMOSトランジスタと、一端が前記第3のNMOSトランジスタのソースに接続され、他端がグランドに接続された第3の抵抗とを有する、
請求項5記載の3相ドライバ装置。 - 前記第1の相ドライブ回路の前記第1のカレントミラー回路は、ゲートおよびドレインが前記第1のNMOSトランジスタのドレインに接続され、ソースが電源に接続された第1のPMOSトランジスタと、ゲートが前記第1のPMOSトランジスタのゲートおよびドレインに接続され、ソースが電源に接続され、ドレインが前記第1の半導体スイッチのゲートに接続された第2のPMOSトランジスタとを有し、
前記第2の相ドライブ回路の前記第2のカレントミラー回路は、ゲートおよびドレインが前記第2のNMOSトランジスタのドレインに接続され、ソースが電源に接続された第3のPMOSトランジスタと、ゲートが前記第3のPMOSトランジスタのゲートおよびドレインに接続され、ソースが電源に接続され、ドレインが前記第2の半導体スイッチのゲートに接続された第4のPMOSトランジスタとを有し、
前記第3の相ドライブ回路の前記第3のカレントミラー回路は、ゲートおよびドレインが前記第3のNMOSトランジスタのドレインに接続され、ソースが電源に接続された第5のPMOSトランジスタと、ゲートが前記第5のPMOSトランジスタのゲートおよびドレインに接続され、ソースが電源に接続され、ドレインが前記第3の半導体スイッチのゲートに接続された第6のPMOSトランジスタとを有する、
請求項6記載の3相ドライバ装置。 - 前記第1の相ドライブ回路は、前記第1の半導体スイッチをオフ制御する第1のオフ制御信号の入力で前記第1の半導体スイッチのゲートからシンク電流を引き込む第1のシンク電流用トランジスタを有し、
前記第2の相ドライブ回路は、前記第2の半導体スイッチをオフ制御する第2のオフ制御信号の入力で前記第2の半導体スイッチのゲートからシンク電流を引き込む第2のシンク電流用トランジスタを有し、
前記第3の相ドライブ回路は、前記第3の半導体スイッチをオフ制御する第3のオフ制御信号の入力で前記第3の半導体スイッチのゲートからシンク電流を引き込む第3のシンク電流用トランジスタを有する、
請求項3記載の3相ドライバ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/803,715 US10199978B2 (en) | 2016-12-16 | 2017-11-03 | Multiphase driver device and three-phase driver device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016244137 | 2016-12-16 | ||
JP2016244137 | 2016-12-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018102108A JP2018102108A (ja) | 2018-06-28 |
JP6855829B2 true JP6855829B2 (ja) | 2021-04-07 |
Family
ID=62714595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017027165A Active JP6855829B2 (ja) | 2016-12-16 | 2017-02-16 | 複数相ドライバ装置および3相ドライバ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6855829B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2445110B1 (en) * | 2010-10-22 | 2014-05-14 | ABB Research Ltd | Gate driver unit for electrical switching device |
JP6089599B2 (ja) * | 2012-11-01 | 2017-03-08 | 富士電機株式会社 | 絶縁ゲート型半導体素子の駆動装置 |
JP6357773B2 (ja) * | 2013-12-27 | 2018-07-18 | 株式会社リコー | Dc/dcコンバータ、スイッチング電源装置及び電子機器 |
-
2017
- 2017-02-16 JP JP2017027165A patent/JP6855829B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018102108A (ja) | 2018-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9787213B2 (en) | Power cell bypass method and apparatus for multilevel inverter | |
US9007787B2 (en) | Method and apparatus for bypassing Cascaded H-Bridge (CHB) power cells and power sub cell for multilevel inverter | |
CN110350766B (zh) | 用于开关的过电流检测电路和驱动电路 | |
JP6366738B2 (ja) | 電力変換装置 | |
KR101720915B1 (ko) | 회생 컨버터 | |
CN112005498A (zh) | 开关驱动装置 | |
US8497664B2 (en) | High efficiency multi-phase generator | |
CN101123411A (zh) | 用于平滑发电机的输出电压的系统 | |
US10651780B2 (en) | Method for operating a circuit assembly | |
JPWO2017187813A1 (ja) | 電流検出装置 | |
JP6680227B2 (ja) | 回転電機の制御装置 | |
JP6855829B2 (ja) | 複数相ドライバ装置および3相ドライバ装置 | |
JP2015122883A (ja) | モータ駆動装置 | |
US10199978B2 (en) | Multiphase driver device and three-phase driver device | |
Ruthardt et al. | A new modulation technique to control the switching losses for single phase three-level active-neutral-point-clamped-inverters | |
JP6305495B1 (ja) | インバータ制御装置及びインバータ制御方法 | |
KR20200096719A (ko) | 반도체 단락 회로 전도 손실을 감소시키기 위한 3-레벨 펄스 폭 변조 기술 | |
JP7117904B2 (ja) | 電力用半導体装置 | |
US9444368B2 (en) | Method for controlling a power bridge, and corresponding control device, power bridge and rotary electric machine system | |
JP2022039105A (ja) | 半導体モジュール | |
JP7421566B2 (ja) | マルチレベルインバータの交流出力に過渡電圧変動が発生した場合の電流制限のための方法及びマルチレベルインバータ | |
JP7051575B2 (ja) | 制御装置、自励式電力変換器の制御方法、およびプログラム | |
CN109792220B (zh) | 逆变器的相电流的调节 | |
JP5342254B2 (ja) | 電力変換装置 | |
US20180309441A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6855829 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |