JP2019207963A - 高分子基板の製造方法及び電子装置の製造方法 - Google Patents

高分子基板の製造方法及び電子装置の製造方法 Download PDF

Info

Publication number
JP2019207963A
JP2019207963A JP2018103258A JP2018103258A JP2019207963A JP 2019207963 A JP2019207963 A JP 2019207963A JP 2018103258 A JP2018103258 A JP 2018103258A JP 2018103258 A JP2018103258 A JP 2018103258A JP 2019207963 A JP2019207963 A JP 2019207963A
Authority
JP
Japan
Prior art keywords
polymer substrate
support
barrier film
manufacturing
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018103258A
Other languages
English (en)
Other versions
JP6837032B2 (ja
Inventor
洸介 小山田
Kosuke Oyamada
洸介 小山田
総一郎 元田
Soichiro Motoda
総一郎 元田
松本 晃
Akira Matsumoto
晃 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP2018103258A priority Critical patent/JP6837032B2/ja
Priority to CN201910451073.5A priority patent/CN110556285A/zh
Priority to TW108118655A priority patent/TWI703038B/zh
Publication of JP2019207963A publication Critical patent/JP2019207963A/ja
Application granted granted Critical
Publication of JP6837032B2 publication Critical patent/JP6837032B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Coating Of Shaped Articles Made Of Macromolecular Substances (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】歩留まり向上を実現できる高分子基板の製造方法及び電子装置の製造方法を提供する。【解決手段】高分子基板の製造方法は、支持体の表面にイミド基を有する高分子基板を形成する基板形成工程と、高分子基板を覆うバリア膜を形成するバリア膜形成工程と、支持体、高分子基板、及びバリア膜を熱処理する熱処理工程と、支持体から高分子基板を剥離する剥離工程と、を順に備える。【選択図】図3

Description

本発明は、高分子基板の製造方法及び電子装置の製造方法に関する。
近年、可撓性を示すセンサ、ディスプレイ等の電子装置(フレキシブルデバイス)の需要が高まっている。例えば下記特許文献1には、フレキシブルフィルム上に電子素子が形成されたフレキシブルデバイスの製造方法が開示されている。この特許文献1では、接着層が設けられるガラス基板上にフレキシブルフィルムを形成した後、当該フレキシブルフィルム上に電子素子を形成する旨が記載されている。ここで電子素子は、フレキシブルフィルムにおいて接着層にて固定されていない第1領域上に設けられている。そして下記特許文献1では、当該第1領域と、フレキシブルフィルムにおいて接着層にて固定される第2領域とを分離した後、上記第1領域をガラス基板から物理的に剥離する。
特開2013−135180号公報
上記特許文献1では、フレキシブルフィルムの上記第1領域は、ガラス基板に直接接している。ここで、フレキシブルフィルムを構成する有機化合物と、ガラス基板の構成物(例えば、ガラスもしくは金属不純物など)との密着強度は、ばらつく傾向にある。このため、上記第1領域は、電子素子の形成中等にガラス基板から意図せず剥離してしまうことがある。加えて、上記密着強度がばらつくことによって、上記第1領域をガラス基板から剥離する際の力(剥離強度)が安定しない。このため、剥離時に電子素子が損傷することがある。したがって上記特許文献1では、これらの不具合に起因する歩留まり低下が課題となる。
本発明は、歩留まり向上を実現できる高分子基板の製造方法及び電子装置の製造方法を提供することを目的とする。
本発明の一側面に係る高分子基板の製造方法は、支持体の表面にイミド基を有する高分子基板を形成する基板形成工程と、高分子基板を覆うバリア膜を形成するバリア膜形成工程と、支持体、高分子基板、及びバリア膜を熱処理する熱処理工程と、支持体から高分子基板を剥離する剥離工程と、を順に備える。
本発明者らは、支持体の表面とイミド基を有する高分子基板との密着強度は、水によって低下する傾向を見出した。加えて、水による上記密着強度の急激な低下に起因して、高分子基板の製造中における意図しない剥離が発生することも見出した。これらの知見に鑑み、本発明の一側面に係る高分子基板の製造方法によれば、高分子基板の形成後、高分子基板を覆うバリア膜を形成する。これにより、支持体の表面と高分子基板との界面への大気中の水分の進入は、バリア膜によって抑制できる。このため、当該水分に起因した支持体と高分子基板との密着強度の低下を防止できるので、高分子基板が支持体から意図せず剥離してしまうことを抑制できる。加えて上記製造方法では、バリア膜の形成後、熱処理を実施する。このとき、高分子基板に含まれる水分が支持体と高分子基板との界面に移動する。これにより、支持体と高分子基板との密着強度を低下させることができる。このため、上記熱処理工程後、支持体から高分子基板を安定して剥離できるので、製造される高分子基板の歩留まり向上を実現できる。
上記製造方法は、基板形成工程前に、支持体の表面に存在する金属をエッチングするエッチング工程をさらに備えてもよい。この場合、剥離工程時における支持体と高分子基板との密着強度を良好な範囲に調整できる。
バリア膜形成工程では、高分子基板を覆う主部と、平面視にて高分子基板を囲うと共に支持体に密着する端部と、を有するバリア膜を形成してもよい。この場合、バリア膜の端部が支持体に密着しているので、高分子基板が支持体とバリア膜とによって強固に封止される。したがって、剥離工程前に高分子基板が支持体から意図せず剥離することを良好に抑制できる。
上記製造方法は、熱処理工程後であって剥離工程前に、端部の延在方向に沿って高分子基板の縁部を切断する切断工程をさらに備えてもよい。この場合、剥離工程前においては高分子基板の支持体からの剥離を良好に抑制すると共に、剥離工程においては高分子基板を支持体から容易に剥離できる。
バリア膜は、30nm以上100nm以下の厚さを有する酸化ケイ素膜を含んでもよい。この場合、大気中の水分の高分子基板への進入を、バリア膜によって良好に抑制できる。
支持体の表面における金属濃度は、3.2%以上4.7%以下であってもよい。この場合、支持体の表面とイミド基を有する高分子基板との密着強度を良好に調整できる。
本発明の他の一側面に係る電子装置の製造方法は、上記高分子基板の製造方法を備え、剥離工程前に、バリア膜上に電子素子を形成する電子素子形成工程をさらに備え、剥離工程では、電子素子が設けられた高分子基板を支持体から剥離してもよい。この場合、高分子基板上に電子素子が設けられる電子装置を歩留まりよく製造できる。
上記電子装置の製造方法において、熱処理工程は、電子素子形成工程中に実施されてもよい。この場合、電子装置を製造する際の工程数を低減できる。
上記電子装置の製造方法において、バリア膜は、8nm以上20nm以下の厚さを有する酸化ニオブ膜を含んでもよい。この場合、電子素子と高分子基板との間の屈折率を調整できる。
上記電子装置の製造方法において、高分子基板は、可撓性を示してもよい。この場合、フレキシブル電子装置を歩留まりよく製造できる。
本発明によれば、歩留まり向上を実現できる高分子基板の製造方法及び電子装置の製造方法を提供できる。
図1(a)〜(c)は、第1実施形態に係る高分子基板の製造方法を説明するための図である。 図2(a),(b)は、第1実施形態に係る高分子基板の製造方法を説明するための図である。 図3(a),(b)は、第1実施形態に係る高分子基板の製造方法を説明するための図である。 図4(a),(b)は、第1実施形態の変形例に係る高分子基板の製造方法を説明するための図である。 図5(a),(b)は、第2実施形態に係る電子装置の製造方法を説明するための図である。 図6(a),(b)は、第2実施形態の変形例に係る電子装置の製造方法を説明するための図である。 図7は、実施例のサンプルを示す概略断面図である。 図8は、支持体と高分子基板との密着強度の測定結果を示す。 図9(a)〜(c)のそれぞれは、支持体と高分子基板との界面状態を示す模式図である。 図10は、高分子基板の吸水量に対する密着強度の変化を示す。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
以下では、図1(a)〜(c)、図2(a),(b)及び図3(a),(b)を参照しつつ、第1実施形態に係る高分子基板の製造方法の一例について説明する。図1(a)〜(c)、図2(a),(b)及び図3(a),(b)は、第1実施形態に係る高分子基板の製造方法を説明するための図である。また、図2(b)は、図2(a)のA−A線に沿った断面を示す。
まず、図1(a)に示されるように、支持体10を準備する(第1ステップ)。第1ステップでは、破損防止の観点から、支持体10として例えば0.4mm以上の厚さを有する板状基材を準備する。支持体10は、例えばガラス基材、セラミック基材等である。ガラス基材は、例えば金属元素を含む無アルカリガラス、または金属元素を含むソーダライムガラス等によって形成される。第1実施形態では、支持体10は、金属元素として主にアルミニウムを含む無アルカリガラスによって形成されるガラス基材である。ガラスに含まれる金属元素は、例えばAl、Be、Fe、Mg、Sr、Ti、Zn、Sn、Cu、Mo、Ag、W、In等の少なくとも一つである。
次に、図1(b)に示されるように、支持体10の表面10aに存在する金属をエッチングする(第2ステップ、エッチング工程)。第2ステップでは、容器B内に収容される液体エッチャントL内に支持体10を浸漬することによって、支持体10の表面10aに存在する金属をエッチングする。第2ステップでは、例えば、20℃以上60℃以下に設定された液体エッチャントLに支持体10を10分以上60分以下浸漬する。これにより第2ステップ後、支持体10の表面10aにおける金属濃度は、例えば3.2%以上4.7%以下に調整される。金属濃度は、表面10aにおける全ての金属元素の濃度の合算である。第1実施形態では、支持体10は上記無アルカリガラスであるので、第2ステップ後における支持体10の表面10aに存在するケイ素(Si)に対するアルミニウム(Al)の割合(Al/Si)は、例えば0.12以上0.18以下である。液体エッチャントLは、エッチングの対象になる金属に応じて選択される。第1実施形態では、液体エッチャントLは、例えばリン酸と硝酸と酢酸との混合液である。なお、第2ステップでは、支持体10の表面10aに付着される不純物も除去できる。支持体10の表面10aにおける金属濃度は、例えば蛍光X線分析装置(EDX)、二次イオン質量分析装置(SIMS)、光電子分光分析装置(XPS)等を用いて測定される強度比である。
次に、図1(c)に示されるように、支持体10の表面10aに高分子基板20を形成する(第3ステップ、基板形成工程)。第3ステップでは、8μm以上30μm以下の厚さを有し、可撓性を示す高分子基板20を形成する。高分子基板20は、支持体10の表面10aに設けられる高分子化合物の層状成形物である。高分子化合物は、イミド基を有する有機樹脂である。第1実施形態では、高分子化合物は、ポリイミドである。例えば、インクジェット法、スプレー法、スピンコート法等の公知の手法によって、支持体10の表面10aに高分子基板20を成形する。上記第2ステップ後に第3ステップを実施することにより、支持体10に対する高分子基板20の密着強度を1N/10mm以上6N/10mm以下に調整できる。当該密着強度が6N/10mm以下であることによって、高分子基板20を支持体10から剥離するとき、高分子基板20及びその上に形成される素子等の破壊を抑制できる。上記密着強度は、4N/10mm以下であってもよい。この場合、上記破壊を良好に抑制できる。上記密着強度は、2N/10mm以下であってもよい。この場合、上記破壊をほぼ確実に防止できる。
次に、図2(a),(b)に示されるように、高分子基板20を覆うバリア膜30を形成する(第4ステップ、バリア膜形成工程)。バリア膜30は、水分の進入防止性を示す膜である。例えば、バリア膜30の水蒸気透過度が21.9g/(cm・day)以下である場合、バリア膜30は水分の進入防止性を示すとみなされる。バリア膜30の水蒸気透過度は、10g/(cm・day)以下でもよく、5g/(cm・day)以下でもよく、1g/(cm・day)以下でもよく、0.5g/(cm・day)以下でもよい。バリア膜30は、単層構造を有してもよいし、多層構造を有してもよい。バリア膜30は、例えば30nm以上100nm以下の厚さを有する。バリア膜30における水分の侵入を抑制する観点から、バリア膜30は、30nm以上の厚さを有する酸化ケイ素膜を含んでもよい。この場合、コスト等の観点から、酸化ケイ素膜の厚さは、100nm以下でもよい。また、屈折率調整の観点から、バリア膜30は、酸化ニオブ膜を含んでもよい。酸化ニオブ膜の厚さは、例えば8nm以上20nm以下である。バリア膜30が酸化ニオブ膜を含む場合、当該酸化ニオブ膜は、例えば酸化ケイ素膜等によって挟まれてもよい。バリア膜30は、例えば真空蒸着法、スパッタリング法等のPVD法(物理気相成長法)、またはCVD法(化学気相成長法)によって形成される。バリア膜30の膜質の観点から、CVD法を採用してもよい。
第4ステップでは、高分子基板20を覆う主部30aと、平面視にて高分子基板20を囲うと共に支持体10に密着する端部30bと、を有するバリア膜30を形成する。このため第4ステップ後、高分子基板20は、支持体10とバリア膜30とによって封止される。バリア膜30の端部30bは、高分子基板20の縁に沿って延在する部分である。平面視における端部30bの幅Wは、高分子基板20の縁からバリア膜30の縁までの距離に相当し、例えば2mm以上15mm以下である。幅Wは、5mm以上15mm以下であってもよい。この場合、端部30bが支持体10により良好に密着することによって、高分子基板20が支持体10から剥離することが良好に抑制できる。なお、本実施形態ではバリア膜30の縁は支持体10の縁と一致しているが、これに限られない。
次に、図3(a)に示されるように、支持体10、高分子基板20、及びバリア膜30を熱処理する(第5ステップ、熱処理工程)。第5ステップでは、まず、高分子基板20及びバリア膜30が形成された支持体10をチャンバC内に収容する。続いて、例えば、常圧及び大気雰囲気下のチャンバCの温度を170℃以上240℃以下に設定し、10分以上90分以下の間、支持体10、高分子基板20、及びバリア膜30を熱処理する。これにより、高分子基板20に含まれる水分が拡散移動し、当該水分の一部が高分子基板20と支持体10との界面に到達する。支持体10に対する高分子基板20の密着強度は、当該水分によって低下する。このため第5ステップ後では、支持体10に対する高分子基板20の密着強度を0.1N/10mm以上2N/10mm以下に調整できる。この場合、高分子基板20の意図しない剥離を防ぎつつ、後の剥離工程にて高分子基板20を支持体10から安定して剥離できる。支持体10に対する高分子基板20の密着強度の下限値は、0.3N/10mmであってもよいし、0.8N/10mmであってもよい。
次に、図3(b)に示されるように、支持体10から高分子基板20を剥離する(第6ステップ、剥離工程)。第6ステップでは、高分子基板20及びバリア膜30を支持体10から剥離する。例えば、剥離機等を用いて当該剥離が実施される。第6ステップ後、層形状を呈する高分子基板20が得られる。第6ステップでは、バリア膜30をエッチングによって除去した後、高分子基板20を支持体10から剥離してもよい。この場合、容易に高分子基板20を支持体10から剥離できる。
以上に説明した第1実施形態に係る高分子基板20の製造方法によれば、高分子基板20の形成後、高分子基板20を覆うバリア膜30を形成する。これにより、支持体10の表面10aと高分子基板20との界面への大気中の水分の進入は、バリア膜30によって抑制できる。このため、当該水分に起因した支持体10と高分子基板20との密着強度の低下を防止できるので、高分子基板20が支持体10から意図せず剥離してしまうことを抑制できる。加えて、第1実施形態ではバリア膜30の形成後、熱処理を実施する。このとき、高分子基板20に含まれる水分が支持体10と高分子基板20との界面に移動する。これにより、支持体10と高分子基板20との密着強度を低下させることができる。このため、上記熱処理後、支持体10から高分子基板20を安定して剥離できる。したがって第1実施形態によれば、製造される高分子基板20の歩留まり向上を実現できる。
第1実施形態では、高分子基板20を形成する前に、支持体10の表面10aに存在する金属をエッチングする上記第1ステップが実施される。このため、上記第5ステップにて実施される熱処理にて、支持体10の表面10aと、高分子基板20との密着強度の低下が促進する。したがって、支持体10と高分子基板20との密着強度を良好に調整できる。
第1実施形態では、上記第4ステップにて高分子基板20を覆う主部30aと、平面視にて高分子基板20を囲うと共に支持体10に密着する端部30bと、を有するバリア膜30を形成する。このため、バリア膜30が端部30bを有するので、高分子基板20が支持体10とバリア膜30とによって強固に封止される。したがって、上記第6ステップ前に高分子基板20が支持体10から意図せず剥離することを良好に抑制できる。
第1実施形態では、バリア膜30は、30nm以上100nm以下の厚さを有する酸化ケイ素膜を含んでもよい。この場合、大気中の水分の高分子基板20への進入は、バリア膜30によって良好に抑制される。
第1実施形態では、支持体10の表面10aにおける金属濃度は、3.2%以上4.7%以下であってもよい。この場合、支持体10の表面10aと高分子基板20との密着強度を良好に調整できる。
次に、図4(a),(b)を参照しながら上記第1実施形態の変形例(以下、「第1変形例」とする)について説明する。図4(a),(b)は、第1変形例に係る高分子基板の製造方法を説明するための図である。上記第1実施形態と第1変形例とにおいて、上記第1〜第5ステップは共通に実施される。
第1変形例では、上記第5ステップ後であって高分子基板20を支持体10から剥離する前に、バリア膜30の端部30bの延在方向に沿って高分子基板20の縁部20aを切断する(第11ステップ、切断工程)。第11ステップでは、例えばレーザ、ダイサー等を用いて、高分子基板20の縁部20aを切断する。これにより、高分子基板20は、縁部20aと、縁部20aよりも内側に位置する本体部20bとに分断される。縁部20aは、最終製品において不要な部分であり、上記第5ステップまでにおける高分子基板20の各縁を有する。平面視における縁部20aの幅は、例えば数mmである。本体部20bは、最終製品において必要な部分であり、第11ステップ後にバリア膜30の端部30bに対して離間する。
上記第11ステップ後、高分子基板20を支持体10から剥離する(第12ステップ、剥離工程)。第12ステップでは、高分子基板20の本体部20bを支持体10から剥離する。第12ステップは、第1実施形態の第6ステップと同一である。このような第1変形例においても、上記第1実施形態と同様の作用効果が奏される。加えて、第12ステップ前においては高分子基板20の支持体10からの剥離を良好に抑制でき、且つ、第12ステップにおいては高分子基板20の本体部20bを支持体10から容易に剥離できる。なお、支持体10に残存する高分子基板20の一部とバリア膜30の一部とを除去することによって、支持体10を繰り返し利用できる。
(第2実施形態)
以下では、第2実施形態に係る電子装置の製造方法の一例について説明する。第2実施形態の説明において第1実施形態と重複する記載は省略し、第1実施形態と異なる部分を記載する。つまり、技術的に可能な範囲において、第2実施形態に第1実施形態の記載を適宜用いてもよい。第2実施形態に係る電子装置は、第1実施形態にて説明される高分子基板20上に電子素子が形成されたものである。このため、第2実施形態に係る電子装置の製造方法は、第1実施形態にて記載される上記第1〜第4ステップを備える。
図5(a),(b)は、第2実施形態に係る電子装置の製造方法を説明するための図である。図5(a)に示されるように、第4ステップ後、バリア膜30上に電子素子40を形成する(第21ステップ、電子素子形成工程)。第21ステップでは、例えばトランジスタ、発光素子、タッチパネル等の電子素子40を、バリア膜30上に1つもしくは複数形成する。第21ステップでは、例えば電子素子40に含まれる構成要素(例えば、導電層もしくは絶縁層等)の形成中に、熱処理が実施される。このため第2実施形態では、第21ステップの実施中に第1実施形態の上記第5ステップ(熱処理工程)が実施される。
次に、図5(b)に示されるように、支持体10から高分子基板20を剥離する(第22ステップ、剥離工程)。第22ステップでは、電子素子40が設けられる高分子基板20及びバリア膜30を、支持体10から剥離する。支持体10からの高分子基板20の剥離は、第1実施形態の剥離工程と同様の手法にて実施される。これにより、高分子基板20上に設けられる電子素子40を有する電子装置1を製造できる。
以上に説明した第2実施形態においても、第1実施形態と同様の作用効果が奏される。加えて、高分子基板20上に電子素子40が設けられる電子装置1を歩留まりよく製造できる。具体的には、電子素子40の形成前及び形成中においては、高分子基板20が支持体10から意図せず剥離してしまうことを抑制できる。加えて、電子素子40を形成した後の剥離工程においては、電子素子40の破損を抑制しつつ、支持体10から高分子基板20を容易に剥離できる。したがって第2実施形態によれば、電子装置1を歩留まりよく製造できる。ここで高分子基板20が可撓性を示す場合、フレキシブル電子装置を歩留まりよく製造できる。
第2実施形態では、熱処理工程である第5ステップは、電子素子形成工程である第21ステップ中に実施される。このため、電子装置1を製造する際の工程数を低減できる。
電子素子40が発光素子、タッチパネル等であるとき、バリア膜30は、8nm以上20nm以下の厚さを有する酸化ニオブ膜を含んでもよい。この場合、電子素子40と高分子基板20との屈折率の差に基づく光の内部反射を低減できる。これにより、電子素子40から高分子基板20への光透過率、及び高分子基板20から電子素子40への光透過率の低下を抑制できる。
次に、図6(a),(b)を参照しながら第2実施形態の変形例(以下、「第2変形例」とする)について説明する。図6(a),(b)は、第2変形例に係る電子装置の製造方法を説明するための図である。第2実施形態と第2変形例とにおいて、第1〜第4ステップ及び第21ステップは共通に実施される。
第2変形例では、上記第21ステップ後であって高分子基板20を支持体10から剥離する前に、バリア膜30の端部30bの延在方向に沿って高分子基板20の縁部20aを切断する(第31ステップ、切断工程)。この第31ステップは、第1変形例の第11ステップと同一である。第31ステップでは、縁部20aの切断と同時に、電子素子40において不要な部分を切断する。そして第31ステップ後、電子素子40が設けられる高分子基板20を支持体10から剥離する(第32ステップ、剥離工程)。第32ステップは、第1変形例の第12ステップと同一である。したがって、第2変形例は、第2実施形態と第1変形例との組み合わせであるので、第2実施形態及び第1変形例と同様の作用効果を奏することができる。
本発明による高分子基板の製造方法及び電子装置の製造方法は、上述した実施形態及び変形例に限られるものではなく、他に様々な変形が可能である。上記実施形態及び上記変形例において、一部の工程は実施されなくてもよい。例えば、上記実施形態及び上記変形例において、支持体の表面における金属濃度が予め調整されている場合等には、第2ステップ(エッチング工程)は、実施されなくてもよい。また、各工程間に洗浄工程、搬送工程などの他の工程が実施されてもよい。
上記実施形態及び上記変形例において、支持体上には複数の高分子基板が設けられてもよい。この場合、複数の高分子基板もしくは複数の電子装置を効率よく製造できる。
上記第2実施形態及び上記第2変形例では、第21ステップに第5ステップ(熱処理工程)が含まれているが、これに限られない。例えば、第21ステップ後であって第22ステップ前に第5ステップが実施されてもよい。また、上記第2変形例では、平面視にて高分子基板の縁部よりも内側に電子素子を設けることによって、第31ステップにて電子素子を切断しなくてもよい。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。
<実施例のサンプル形成方法>
図7は、実施例のサンプルを示す概略断面図である。まず、支持体51としてアルミニウムを含む無アルカリガラス(日本電気硝子株式会社製、「OA−10」)を準備した。次に前処理として、この支持体51をリン酸と硝酸と酢酸との混合液に30分間以上浸漬させた。このとき、当該混合液の温度を25℃以上40℃以下に設定した。次に、混合液へ浸漬後の支持体51上にポリイミドを塗布した。これにより、厚さ20μmの高分子基板52を支持体51上に形成した。次に、高分子基板52を覆うバリア膜53を形成した。バリア膜53は、厚さ10nmの酸化ニオブ膜53aと、厚さ35nmの酸化ケイ素膜53bとが順に積層された積層膜である。次に、バリア膜53上に厚さ35nmのITO膜54(酸化インジウムスズ膜)を形成した。以上により、図7に示される測定用のサンプル50を形成した。
<支持体と高分子基板との密着強度>
サンプル50における支持体51と高分子基板52との密着強度の測定方法について、以下に説明する。上記密着強度は、支持体51に対する高分子基板52の90°剥離力に相当する。この90°剥離力は、自動荷重試験機(日本計測システム株式会社製、「MAX−1KN」)を用い、JIS B 7721:2009に準じた以下の手法に沿って測定した。まず、サンプル50の高分子基板52を加工し、10mm×100mmの試験片を準備した。次に、当該試験片の端部(約10mm)を支持体51から剥離した。次に、支持体51を固定すると共に、剥離した試験片の端部を自動荷重試験機のチャック部に固定した。そして、チャック部を300mm/minの速度で上昇させることによって、支持体51と高分子基板52との密着強度を測定した。
図8は、支持体51と高分子基板52との密着強度の測定結果を示す。図8には、プロット61〜66が示される。プロット61は、サンプル50の測定結果を示す。プロット62は、サンプル50に対して吸水処理を実施した後の測定結果を示す。プロット63は、上記吸水処理後に熱処理を実施した後の測定結果を示す。プロット64は、上記熱処理後のサンプルを16時間大気に静置した後の測定結果を示す。プロット65は、上記熱処理後のサンプルを120時間大気に静置した後の測定結果を示す。プロット66は、上記熱処理後のサンプルを120時間大気に静置した後、再度熱処理を実施した後の測定結果を示す。なお、吸水処理は、常温の純水にサンプル50を60分間浸漬させることである。熱処理は、常圧、大気雰囲気下で230℃、40分間の加熱をサンプル50に実施することである。
プロット61,62を比較すると、上記吸水処理の前後において、支持体51と高分子基板52との密着強度はほぼ変化していない。一方、プロット61〜63を比較すると、上記熱処理後、支持体51と高分子基板52との密着強度が急激に低下している。また、プロット64〜66を比較すると、支持体51と高分子基板52との密着強度はほぼ変化していない。
ここで、図9(a)〜(c)を参照しながら、図8に示される密着強度の測定結果が得られた理由の推察を以下に示す。図9(a)〜(c)のそれぞれは、支持体51と高分子基板52との界面状態を示す模式図である。下記化学式1(化1)は、一般的なポリイミドの構造単位の化学式を示す。下記化学式2(化2)は、開環したポリイミドの一部の化学式を示す。高分子基板52における支持体51に接する表面の少なくとも一部には、下記化学式2が存在していると推察される。
支持体51と高分子基板52とは、共有結合及び水素結合によって互いに密着していると推察される。具体的には、図9(a)に示されるように、支持体51の表面に存在するケイ素(Si)もしくは金属(M)と、開環したポリイミドに含まれる酸素(O)とは、共有結合によって結合していると推察される。加えて、上記ケイ素及び上記金属の未結合手(ダングリングボンド)を終端する水酸化基(OH)と、開環したポリイミドの水酸基(OH)とは、水素結合によって結合していると推察される。これらの共有結合及び水素結合は、水分により切断されると考えられる。
図8のプロット61,62に示されるように、上記吸水処理の前後において、支持体51と高分子基板52との密着強度はほぼ変化していない。この結果は、吸水処理の実施後においても、水が高分子基板52にほぼ到達しなかったことを示している。この結果は、サンプル50において高分子基板52を覆うバリア膜53が、水分を高分子基板52へほぼ到達させなかったから得られたと推察される。
一方、図8のプロット62,63に示されるように、上記熱処理後、支持体51と高分子基板52との密着強度は急激に低下している。この結果は、上記共有結合と上記水素結合との少なくともいずれかは、上記熱処理にて切断されたことを示している。上述したように、高分子基板52はバリア膜53によって覆われていることから、高分子基板52内に含まれていた水分によって上記結合が切断されたと推察される。より具体的には、この水分が加熱によって拡散移動し、支持体51と高分子基板52との界面に到達することによって、上記結合が切断されたと推察される。高分子基板52に含有される水分は十分とは言えないため、図9(b),(c)に示されるように、上記共有結合と上記水素結合のうち、比較的結合力が弱い水素結合のみが切断されると推察される。このため、プロット63の密着強度が約1N/10mmになると推察される。
図8のプロット64,65は、プロット63よりも高い密着強度を示している。これは、サンプル50を静置することによって、支持体51と高分子基板52との間に水素結合が生成されたと推察される。図8のプロット66は、プロット63と略同一の密着強度を示している。これは、再度の熱処理によって水素結合が再び切断されたと推察される。
なお、高分子基板を覆うバリア膜を形成しない比較例のサンプル(不図示)についても、上記密着強度の測定を実施した。この場合、比較例のサンプルの形成直後における支持体と高分子基板との密着強度は約0.1N/10mmであり、吸水処理後の密着強度はほぼ0N/10mmであった。この結果は、大気中に十分な水分が含まれているため、当該水分は、支持体と高分子基板との界面における水素結合だけでなく共有結合も切断したために得られたと推察される。一方、熱処理後の密着強度は約2N/10mmとなった。この結果は、加熱による脱水縮合によって、支持体と高分子基板との共有結合が生成されたために得られたと推察される。さらに熱処理後に大気中に静置すると、支持体と高分子基板との密着強度は約0.1N/10mmまで低下した。この結果は、脱水縮合によって生成された共有結合が、大気中の水分によって再度切断されたために得られたと推察される。この比較例の結果から、支持体と高分子基板との密着強度は、大気中の水分によって容易に低下することが推察される。加えて比較例においては、熱処理によって支持体と高分子基板との界面における水分が除去され、一時的に上記密着強度が上昇することが推察される。
これらの結果から、実施例のように高分子基板52をバリア膜53によって覆うことによって、大気中の水分の高分子基板52への進入をバリア膜53によって抑制できる。このため、大気中の水分に起因した支持体51と高分子基板52との密着強度の低下を防止できると推察される。加えて、高分子基板52がバリア膜53に覆われた状態にて熱処理されることによって、比較例と異なり、支持体51と高分子基板52との密着強度が低下する。これは、高分子基板52に含まれる水分が支持体51と高分子基板52との界面に移動し、当該水分が支持体51と高分子基板52との界面に存在する水素結合を切断するからと推察される。よって実施例では比較例と異なり、加熱処理を実施することによって支持体51と高分子基板52との密着強度を低下させ、高分子基板52の剥離を容易にすることができることが理解できる。なお、上記熱処理後においては共有結合に基づく密着強度が残存しているので、実施例における支持体51と高分子基板52との密着強度が0にはならない。したがって、熱処理前後において高分子基板52の支持体51からの意図しない剥離が発生しにくいと推察される。
支持体の前処理(混合液への支持体の浸漬)の有無に基づく支持体51と高分子基板52との密着強度の違いについて、図10を参照しながら説明する。図10は、高分子基板の吸水量に対する密着強度の変化を示す。図10において、データ71は支持体に前処理を実施した場合の密着強度の変化であり、データ72は支持体に前処理を実施しない場合の密着強度の変化である。図10に示されるように、支持体に前処理を実施した場合、支持体に前処理を実施しない場合と比較して、密着強度が約2N/10mm低い。これは、上記前処理によって支持体の表面に存在する金属(アルミニウム)の量が低減したからと推察される。このため、上記前処理を実施することによって、支持体と高分子基板との密着強度を調整できる。
1…電子装置、10,51…支持体、20,52…高分子基板、20a…縁部、20b…本体部、30,53…バリア膜、30a…主部、30b…端部、40…電子素子。

Claims (10)

  1. 支持体の表面にイミド基を有する高分子基板を形成する基板形成工程と、
    前記高分子基板を覆うバリア膜を形成するバリア膜形成工程と、
    前記支持体、前記高分子基板、及び前記バリア膜を熱処理する熱処理工程と、
    前記支持体から前記高分子基板を剥離する剥離工程と、
    を順に備える、高分子基板の製造方法。
  2. 前記基板形成工程前に、前記支持体の前記表面に存在する金属をエッチングするエッチング工程をさらに備える、請求項1に記載の高分子基板の製造方法。
  3. 前記バリア膜形成工程では、前記高分子基板を覆う主部と、平面視にて前記高分子基板を囲うと共に前記支持体に密着する端部と、を有する前記バリア膜を形成する、請求項1又は2に記載の高分子基板の製造方法。
  4. 前記熱処理工程後であって前記剥離工程前に、前記端部の延在方向に沿って前記高分子基板の縁部を切断する切断工程をさらに備える、請求項3に記載の高分子基板の製造方法。
  5. 前記バリア膜は、30nm以上100nm以下の厚さを有する酸化ケイ素膜を含む、請求項1〜4のいずれか一項に記載の高分子基板の製造方法。
  6. 前記支持体の前記表面における金属濃度は、3.2%以上4.7%以下である、請求項1〜5のいずれか一項に記載の高分子基板の製造方法。
  7. 請求項1〜6のいずれか一項に記載の高分子基板の製造方法を備える電子装置の製造方法であって、
    前記剥離工程前に、前記バリア膜上に電子素子を形成する電子素子形成工程をさらに備え、
    前記剥離工程では、前記電子素子が設けられる前記高分子基板を前記支持体から剥離する、電子装置の製造方法。
  8. 前記熱処理工程は、前記電子素子形成工程中に実施される、請求項7に記載の電子装置の製造方法。
  9. 前記高分子基板は、可撓性を示す、請求項7又は8に記載の電子装置の製造方法。
  10. 前記バリア膜は、8nm以上20nm以下の厚さを有する酸化ニオブ膜を含む、請求項7〜9のいずれか一項に記載の電子装置の製造方法。
JP2018103258A 2018-05-30 2018-05-30 高分子基板の製造方法及び電子装置の製造方法 Active JP6837032B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018103258A JP6837032B2 (ja) 2018-05-30 2018-05-30 高分子基板の製造方法及び電子装置の製造方法
CN201910451073.5A CN110556285A (zh) 2018-05-30 2019-05-28 高分子基板的制造方法及电子装置的制造方法
TW108118655A TWI703038B (zh) 2018-05-30 2019-05-30 高分子基板的製造方法及電子裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018103258A JP6837032B2 (ja) 2018-05-30 2018-05-30 高分子基板の製造方法及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019207963A true JP2019207963A (ja) 2019-12-05
JP6837032B2 JP6837032B2 (ja) 2021-03-03

Family

ID=68735487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018103258A Active JP6837032B2 (ja) 2018-05-30 2018-05-30 高分子基板の製造方法及び電子装置の製造方法

Country Status (3)

Country Link
JP (1) JP6837032B2 (ja)
CN (1) CN110556285A (ja)
TW (1) TWI703038B (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011048374A (ja) * 2009-08-28 2011-03-10 Samsung Mobile Display Co Ltd フレキシブル(flexible)表示装置及びその製造方法
WO2014073591A1 (ja) * 2012-11-08 2014-05-15 旭化成イーマテリアルズ株式会社 フレキシブルデバイス用基板、フレキシブルデバイス及びその製造方法、積層体及びその製造方法、並びに、樹脂組成物
WO2014080917A1 (ja) * 2012-11-22 2014-05-30 旭硝子株式会社 ガラス基板の洗浄方法
JP2016145332A (ja) * 2015-01-20 2016-08-12 住友ベークライト株式会社 ディスプレイ用素子、光学用素子、照明用素子又はセンサ素子の製造のための芳香族ポリアミド溶液
WO2016190284A1 (ja) * 2015-05-22 2016-12-01 コニカミノルタ株式会社 ガスバリア性フィルムおよびその製造方法
JP2017201405A (ja) * 2014-02-28 2017-11-09 新日鉄住金化学株式会社 表示装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150940A (ja) * 1998-11-18 2000-05-30 Denso Corp 半導体微粒子集合体及びその製造方法
JP4974452B2 (ja) * 2003-10-28 2012-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2008032526A1 (ja) * 2006-09-15 2010-01-21 コニカミノルタホールディングス株式会社 可撓性封止フィルムの製造方法及びそれを用いた有機エレクトロルミネッセンス素子
CN103155102A (zh) * 2011-02-15 2013-06-12 住友电气工业株式会社 具有保护膜的复合衬底和制造半导体器件的方法
JP2013038229A (ja) * 2011-08-08 2013-02-21 Seiko Epson Corp 電気装置の製造方法、半導体基板の製造方法、電気装置用形成基板、及び電子機器
KR20150023728A (ko) * 2012-06-19 2015-03-05 신닛테츠 수미킨 가가쿠 가부시키가이샤 표시장치 및 그 제조방법, 그리고 표시장치 지지기재용 폴리이미드 필름 및 그 제조방법
KR20140064481A (ko) * 2012-11-20 2014-05-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2016119231A (ja) * 2014-12-22 2016-06-30 日東電工株式会社 有機エレクトロルミネッセンス装置及び照明装置
JP6743420B2 (ja) * 2016-03-01 2020-08-19 三菱ケミカル株式会社 フレキシブル基板、電子デバイス製造用基板及び電子デバイス
US10756507B2 (en) * 2017-01-23 2020-08-25 Sumitomo Electric Industries, Ltd. Process of forming epitaxial substrate and semiconductor optical device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011048374A (ja) * 2009-08-28 2011-03-10 Samsung Mobile Display Co Ltd フレキシブル(flexible)表示装置及びその製造方法
WO2014073591A1 (ja) * 2012-11-08 2014-05-15 旭化成イーマテリアルズ株式会社 フレキシブルデバイス用基板、フレキシブルデバイス及びその製造方法、積層体及びその製造方法、並びに、樹脂組成物
WO2014080917A1 (ja) * 2012-11-22 2014-05-30 旭硝子株式会社 ガラス基板の洗浄方法
JP2017201405A (ja) * 2014-02-28 2017-11-09 新日鉄住金化学株式会社 表示装置の製造方法
JP2016145332A (ja) * 2015-01-20 2016-08-12 住友ベークライト株式会社 ディスプレイ用素子、光学用素子、照明用素子又はセンサ素子の製造のための芳香族ポリアミド溶液
WO2016190284A1 (ja) * 2015-05-22 2016-12-01 コニカミノルタ株式会社 ガスバリア性フィルムおよびその製造方法

Also Published As

Publication number Publication date
JP6837032B2 (ja) 2021-03-03
TWI703038B (zh) 2020-09-01
CN110556285A (zh) 2019-12-10
TW202003242A (zh) 2020-01-16

Similar Documents

Publication Publication Date Title
CN102867736B (zh) 转移叠层的方法以及制造半导体器件的方法
WO2012144499A1 (ja) 積層体、その製造方法及び用途
KR101973826B1 (ko) 적층체, 적층체의 제조 방법 및 전자 디바이스용 부재가 부착된 유리 기판의 제조 방법
JP5963804B2 (ja) 半導体装置の製造方法
US20140166186A1 (en) Glass film laminate
WO2015163134A1 (ja) ガラス積層体および電子デバイスの製造方法
KR20120033284A (ko) 롤 형상의 모기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
WO2014073455A1 (ja) ガラスフィルム積層体及び電子・電気デバイスの製造方法
US7964975B2 (en) Metal-resin-boned structured body and resin-encapsulated semiconductor device, and fabrication method for them
KR20160066054A (ko) 반사 전극용 Ag 합금막 및 반사 전극
TWI765904B (zh) 積層體、電子裝置之製造方法、積層體之製造方法
WO2021042478A1 (zh) 柔性显示面板及其制备方法
WO2017006801A1 (ja) キャリア基板、積層体、電子デバイスの製造方法
KR20180133455A (ko) 적층 배선막 및 박막 트랜지스터 소자
KR101005454B1 (ko) 보조 배선이 형성된 전극 기체의 제조 방법
US20170200891A1 (en) Thin substrate, method for manufacturing same, and method for transporting substrate
TW202119376A (zh) 柔性元件陣列基板以及柔性元件陣列基板的製作方法
JP6837032B2 (ja) 高分子基板の製造方法及び電子装置の製造方法
WO2019082581A1 (ja) 透明導電性フィルム
JP2007220965A (ja) 積層構造体を有する基板及びその製造方法
WO2015016113A1 (ja) 電子デバイスの製造方法
US11587474B2 (en) Flexible device array substrate and manufacturing method of flexible device array substrate
JPH10319226A (ja) カラー表示装置用電極板とカラー表示装置
JP7082097B2 (ja) ガラス・オン・シリコン基板およびその製造方法
CN107098606B (zh) 玻璃贴合方法、制造显示器件的方法和显示器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200923

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210208

R150 Certificate of patent or registration of utility model

Ref document number: 6837032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250