JP2019197854A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019197854A
JP2019197854A JP2018092256A JP2018092256A JP2019197854A JP 2019197854 A JP2019197854 A JP 2019197854A JP 2018092256 A JP2018092256 A JP 2018092256A JP 2018092256 A JP2018092256 A JP 2018092256A JP 2019197854 A JP2019197854 A JP 2019197854A
Authority
JP
Japan
Prior art keywords
region
insulating
semiconductor
source electrode
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018092256A
Other languages
English (en)
Other versions
JP6836545B2 (ja
Inventor
伊藤　和幸
Kazuyuki Ito
和幸 伊藤
孝治 高木
Koji Takagi
孝治 高木
秀彦 薮原
Hidehiko Yabuhara
秀彦 薮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018092256A priority Critical patent/JP6836545B2/ja
Priority to US16/355,771 priority patent/US10916635B2/en
Publication of JP2019197854A publication Critical patent/JP2019197854A/ja
Application granted granted Critical
Publication of JP6836545B2 publication Critical patent/JP6836545B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】特性を向上できる半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、ＳｉＣを含む半導体部と、ゲート電極と、ソース電極と、第１構造体と、第１絶縁部と、を含む。半導体部は、第１〜第３半導体領域を含む。第１半導体領域は、第１〜第３部分領域を含む。ソース電極は、第２半導体領域と電気的に接続される。第３部分領域からソース電極への方向は、第１方向に沿う。第１構造体の第２方向における位置は、ソース電極の第２方向における位置と、ゲート電極の第２方向における位置と、の間である。第１絶縁部は、第１絶縁領域及び第２絶縁領域を含む。第１絶縁領域は、第１部分領域とゲート電極との間に設けられる。第２絶縁領域は、第２半導体領域と第１構造体との間に設けられる。第１構造体は、ポリシリコン及びＴｉＮの少なくともいずれかを含む。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体装置において、特性の向上が望まれる。
特開２０１６−０４６２７３号公報
本発明の実施形態は、特性を向上できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、ＳｉＣを含む半導体部と、ゲート電極と、ソース電極と、第１構造体と、第１絶縁部と、を含む。前記半導体部は、第１〜第３半導体領域を含む。前記第１半導体領域は、第１導電形であり、第１〜第３部分領域を含む。前記第２半導体領域は、前記第１導電形であり、前記第２部分領域から前記第２半導体領域への第１方向は、前記第２部分領域から前記第１部分領域への第２方向と交差する。前記第２部分領域は、前記第２方向において、前記第３部分領域と前記第１部分領域との間に設けられる。前記第３半導体領域は、第２導電形であり、前記第１方向において、前記第２部分領域と前記第２半導体領域との間に設けられる。前記第１部分領域から前記ゲート電極への方向は、前記第１方向に沿う。前記ソース電極は、前記第２半導体領域と電気的に接続される。前記第３部分領域から前記ソース電極への方向は、前記第１方向に沿う。前記第１構造体の前記第２方向における位置は、前記ソース電極の前記第２方向における位置と、前記ゲート電極の前記第２方向における位置と、の間である。前記第１絶縁部は、第１絶縁領域及び第２絶縁領域を含む。前記第１絶縁領域は、前記第１方向において、前記第１部分領域とゲート電極との間に設けられる。前記第２絶縁領域は、前記第１方向において、前記第２半導体領域と前記第１構造体との間に設けられる。前記第２絶縁領域から前記第１絶縁領域への方向は、前記第２方向に沿う。前記第１構造体は、ポリシリコン及びＴｉＮの少なくともいずれかを含む。
第１実施形態に係る半導体装置を例示する模式的断面図である。 第１実施形態の変形例に係る半導体装置を例示する模式的断面図である。 第２実施形態に係る半導体装置を例示する模式的断面図である。 第２実施形態の変形例に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、半導体部１０ｓ、ソース電極６１、ゲート電極６２、ドレイン電極６３、第１構造体５０、及び第１絶縁部３１を含む。半導体部１０ｓは、炭化珪素（ＳｉＣ）を含む。
半導体部１０ｓは、第１〜第３半導体領域１１〜１３を含む。
第１半導体領域１１及び第２半導体領域１２は、第１導電形である。第３半導体領域１３は、第２導電形である。
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下の例では、第１導電形はｎ形であり、第２導電形はｐ形である。
ｎ形の不純物は、例えば、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含む。ｐ形の不純物は、例えば、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくともいずれかを含む。
第１半導体領域１１は、第１〜第３部分領域１１ａ〜１１ｃを含む。第２部分領域１１ｂから第２半導体領域１２への第１方向は、第２部分領域１１ｂから第１部分領域１１ａへの第２方向と交差する。第２部分領域１１ｂは、第２方向において、第３部分領域１１ｃと第１部分領域１１ａとの間に設けられる。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。第２方向は、第１方向（Ｚ軸方向）と交差する。第２方向は、例えば、Ｘ軸方向である。
第２半導体領域１２から第１部分領域１１ａへの方向は、第２方向（Ｘ軸方向）に沿う。
第３半導体領域１３は、第１方向（Ｚ軸方向）において、第２部分領域１１ｂと第２半導体領域１２との間に設けられる。第３半導体領域１３から第１部分領域１１ａへの方向は、第２方向（Ｘ軸方向）に沿う。この例では、第３半導体領域１３の一部は、第２方向（Ｘ軸方向）において、第２半導体領域１２と第１部分領域１１ａとの間に位置する。
ソース電極６１は、第２半導体領域１２と電気的に接続される。ソース電極６１は、第３部分領域１１ｃの上に設けられる。第３部分領域１１ｃからソース電極６１への方向は、第１方向（Ｚ軸方向）に沿う。この例では、第１方向（Ｚ軸方向）において、第３半導体領域１３の一部は、第３部分領域１１ｃとソース電極６１との間に位置する。
第２半導体領域１２は、例えば、第２方向（Ｘ軸方向）において、ソース電極６１と第１部分領域１１ａとの間に位置する。第３半導体領域１３は、例えば、第２方向（Ｘ軸方向）において、ソース電極６１と第１部分領域１１ａとの間に位置する。ソース電極６１は、例えば、ＮｉＳｉを含む。
ゲート電極６２は、第１部分領域１１ａの上に設けられる。第１部分領域１１ａからゲート電極６２への方向は、第１方向（Ｚ軸方向）に沿う。ゲート電極６２は、例えば、ポリシリコンを含む。
ドレイン電極６３は、第１半導体領域１１と電気的に接続される。ドレイン電極６３は、第１半導体領域１１の下に設けられる。この例では、第１部分領域１１ａは、第１方向（Ｚ軸方向）において、ドレイン電極６３とゲート電極６２との間に位置する。第２部分領域１１ｂは、第１方向（Ｚ軸方向）において、ドレイン電極６３と第３半導体領域１３との間に位置する。第３部分領域１１ｃは、第１方向（Ｚ軸方向）において、ドレイン電極６３とソース電極６１との間に位置する。
第１構造体５０は、第２半導体領域１２の上に設けられる。第２半導体領域１２から第１構造体５０への方向は、第１方向（Ｚ軸方向）に沿う。第１構造体５０は、ポリシリコン及びＴｉＮの少なくともいずれかを含む。
第１構造体５０の第２方向（Ｘ軸方向）における位置は、ソース電極６１の第２方向（Ｘ軸方向）における位置と、ゲート電極６２の第２方向（Ｘ軸方向）における位置と、の間である。例えば、第１構造体５０からゲート電極６２への方向は、第２方向（Ｘ軸方向）に沿う。ゲート電極６２は、第２方向（Ｘ軸方向）において、第１構造体５０から離れる。
第１絶縁部３１は、第１絶縁領域３１ａ及び第２絶縁領域３１ｂを含む。第１絶縁領域３１ａは、第１方向（Ｚ軸方向）において、第１部分領域１１ａとゲート電極６２との間に設けられる。第２絶縁領域３１ｂは、第１方向（Ｚ軸方向）において、第２半導体領域１２と第１構造体５０との間に設けられる。例えば、第１構造体５０は、第２絶縁領域３１ｂと接する。第２絶縁領域３１ｂから第１絶縁領域３１ａへの方向は、第２方向（Ｘ軸方向）に沿う。第１絶縁部３１は、例えば、酸化ケイ素を含む。
例えば、ドレイン電極６３の上に、第１〜第３部分領域１１ａ〜１１ｃが設けられる。第１部分領域１１ａの上に、第１絶縁領域３１ａが設けられる。第１絶縁領域３１ａの上に、ゲート電極６２が設けられる。第２部分領域１１ｂの上に、第３半導体領域１３が設けられる。第３半導体領域１３の上に、第２半導体領域１２が設けられる。第２半導体領域１２の上に、第２絶縁領域３１ｂが設けられる。第２絶縁領域３１ｂの上に、第１構造体５０が設けられる。第３部分領域１１ｃの上に、ソース電極６１が設けられる。この例では、ソース電極６１の一部は、第２半導体領域１２の横に位置する。ソース電極６１の一部は、第２絶縁領域３１ｂの横に位置する。
図１に示すように、この例では、第１導電部７１、第２導電部７２、及び第２〜第４絶縁部３２〜３４がさらに設けられる。
第１導電部７１は、ソース電極６１と電気的に接続される。第１導電部７１は、第１〜第３導電領域７１ａ〜７１ｃを含む。第２導電領域７１ｂは、第２方向（Ｘ軸方向）において、第１導電領域７１ａと第３導電領域７１ｃとの間に位置する。ソース電極６１から第１導電領域７１ａへの方向は、第１方向（Ｚ軸方向）に沿う。ゲート電極６２から第３導電領域７１ｃへの方向は、第１方向（Ｚ軸方向）に沿う。第２導電領域７１ｂの一部は、例えば、第２方向（Ｘ軸方向）において、第１構造体５０とゲート電極６２との間に位置する。第１導電部７１は、例えば、Ａｌなどの金属を含む。
第２導電部７２は、第２絶縁部３２と第１導電部７１との間に設けられる。第２導電部７２は、例えば、Ｔｉなどの金属を含む。
第２絶縁部３２は、ゲート電極６２の上、第１構造体５０の上、及び第１絶縁部３１の上に設けられる。第２絶縁部３２の一部は、ゲート電極６２と第１導電部７１との間に設けられる。第２絶縁部３２の一部は、ゲート電極６２と第１導電部７１とを絶縁する。第２絶縁部３２の別の一部は、第１構造体５０と第１導電部７１との間に設けられる。第２絶縁部３２の別の一部は、第１構造体５０と第１導電部７１とを絶縁する。第２絶縁部３２は、例えば、酸化ケイ素を含む。
第１構造体５０は、第２絶縁領域３１ｂと第２絶縁部３２との間に位置する。例えば、第２絶縁部３２は、第２絶縁領域３１ｂの上に設けられた第１構造体５０を覆う。ゲート電極６２は、第１絶縁領域３１ａと第２絶縁部３２との間に位置する。例えば、第２絶縁部３２は、第１絶縁領域３１ａの上に設けられたゲート電極６２を覆う。
この例では、第２絶縁部３２のさらに別の一部は、第２方向（Ｘ軸方向）において、第１構造体５０とゲート電極６２との間に位置する。第２絶縁部３２のさらに別の一部は、第１方向（Ｚ軸方向）において、第１絶縁部３１と第１導電部７１の第２導電領域７１ｂとの間に位置する。
第３絶縁部３３は、ゲート電極６２の上に設けられる。ゲート電極６２から第３絶縁部３３への方向は、第１方向（Ｚ軸方向）に沿う。ゲート電極６２は、第１方向（Ｚ軸方向）において、第１絶縁領域３１ａと第３絶縁部３３との間に位置する。第３絶縁部３３は、例えば、酸化ケイ素を含む。
第４絶縁部３４は、第１構造体５０の上に設けられる。第１構造体５０から第４絶縁部３４への方向は、第１方向（Ｚ軸方向）に沿う。第１構造体５０は、第１方向（Ｚ軸方向）において、第２絶縁領域３１ｂと第４絶縁部３４との間に位置する。第４絶縁部３４は、例えば、酸化ケイ素を含む。
半導体装置１１０は、例えば、トランジスタである。第１絶縁部３１は、例えば、ゲート絶縁膜として機能する。第２〜第４絶縁部３２〜３４は、例えば、層間絶縁膜として機能する。第１導電部７１は、例えば、配線電極として機能する。第２導電部７２は、例えば、バリアメタルとして機能する。
第１半導体領域１１は、例えば、ドリフト領域として機能する。第２半導体領域１２及び第３半導体領域１３を含む領域は、例えば、チャネル領域として機能する。第２半導体領域１２は、ソース電極６１とのコンタクト領域として機能する。
この例では、半導体装置１１０は、半導体層１０Ｌをさらに含む。半導体層１０Ｌは、第１方向（Ｚ軸方向）において、ドレイン電極６３と第１部分領域１１ａとの間、ドレイン電極６３と第２部分領域１１ｂとの間、及び、ドレイン電極６３と第３部分領域１１ｃとの間、に位置する。半導体層１０Ｌは、第１導電形または第２導電形である。半導体層１０Ｌが第１導電形である場合、半導体装置１１０は、ＭＯＳ型トランジスタとして機能する。半導体層１０Ｌが第２導電形である場合、半導体装置１１０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）として機能する。
ゲート電極６２は、第１方向（Ｚ軸方向）において、第２半導体領域１２と重なる。例えば、第１絶縁部３１の第１絶縁領域３１ａの一部は、第１方向（Ｚ軸方向）において、第２半導体領域１２とゲート電極６２との間に位置する。
例えば、プレーナ構造のＳｉＣパワーデバイスなどにおいて、Ｎｉを含むソース電極６１が用いられる場合がある。オン抵抗を低減するためにデバイスを微細化すると、ソース電極６１とゲート電極６２との間の距離が短くなる。このようなデバイスにおいては、ソース電極６１から遊離したＮｉがゲート電極６２に到達し、ソース電極６１とゲート電極６２との間のリーク電流が増大する場合がある。
実施形態においては、ポリシリコン及びＴｉＮの少なくともいずれかを含む第１構造体５０を、ソース電極６１とゲート電極６２との間に設けることで、例えば、ソース電極６１から遊離したＮｉがゲート電極６２に到達することを抑制できる。これにより、ソース電極６１とゲート電極６２との間のリーク電流の増大を抑制できる。例えば、デバイスの信頼性を向上できる。
実施形態において、ポリシリコン及びＴｉＮの少なくともいずれかを含む第１構造体５０は、例えば、Ｎｉを吸収または遮断する。例えば、第１構造体５０がポリシリコンを含む場合、ソース電極６１から遊離したＮｉは、第１構造体５０に含まれるポリシリコンと結合し、第１構造体５０に吸着しやすい。例えば、第１構造体５０がＴｉＮを含む場合、ソース電極６１から遊離したＮｉは、第１構造体５０を通過しにくい。これらにより、ソース電極６１から遊離したＮｉがゲート電極６２に到達することを抑制できる。
この例では、第１構造体５０の第１方向（Ｚ軸方向）の長さｈ１は、例えば、ゲート電極６２の第１方向（Ｚ軸方向）の長さｈ２と実質的に同じである。長さｈ１は、長さｈ２よりも長くても良い。長さｈ１は、長さｈ２よりも短くても良い。長さｈ１が長さｈ２よりも長いと、ソース電極６１とゲート電極６２との間のリーク電流の増大が抑制されやすい。
この例では、第１構造体５０とソース電極６１との間の第２方向（Ｘ軸方向）における距離ｄ１は、第１構造体５０とゲート電極６２との間の第２方向（Ｘ軸方向）における距離ｄ２よりも短い。距離ｄ１は、距離ｄ２と実質的に同じでも良い。距離ｄ１は、距離ｄ２よりも長くても良い。距離ｄ１が距離ｄ２よりも短いと、ソース電極６１とゲート電極６２との間のリーク電流の増大が抑制されやすい。
図１に示すように、半導体装置１１０は、第４半導体領域１４、第５半導体領域１５、別のソース電極６１Ａ、及び第２構造体５２をさらに含んでも良い。第１半導体領域１１は、第４部分領域１１ｄ及び第５部分領域１１ｅをさらに含んでも良い。第１絶縁部３１は、第３絶縁領域３１ｃをさらに含んでも良い。
第４部分領域１１ｄは、第２方向（Ｘ軸方向）において、第１部分領域１１ａと第５部分領域１１ｅとの間に設けられる。第４部分領域１１ｄから第４半導体領域１４への方向は、第１方向（Ｚ軸方向）に沿う。
第４半導体領域１４は、第１導電形である。第１部分領域１１ａから第４半導体領域１４への方向は、第２方向（Ｘ軸方向）に沿う。ゲート電極６２は、第１方向（Ｚ軸方向）において、第４半導体領域１４と重なる。例えば、第１絶縁部３１の第１絶縁領域３１ａの一部は、第１方向（Ｚ軸方向）において、第４半導体領域１４とゲート電極６２との間に設けられる。
第５半導体領域１５は、第２導電形である。第５半導体領域１５は、第１方向（Ｚ軸方向）において、第４部分領域１１ｄと第４半導体領域１４との間に設けられる。第１部分領域１１ａから第５半導体領域１５への方向は、第２方向（Ｘ軸方向）に沿う。この例では、第５半導体領域１５の一部は、第２方向（Ｘ軸方向）において、第１部分領域１１ａと第４半導体領域１４との間に位置する。
第４半導体領域１４及び第５半導体領域１５を含む領域は、例えば、チャネル領域として機能する。第４半導体領域１４は、別のソース電極６１Ａとのコンタクト領域として機能する。
別のソース電極６１Ａは、第４半導体領域１４と電気的に接続される。別のソース電極６１Ａは、第５部分領域１１ｅの上に設けられる。第５部分領域１１ｅから別のソース電極６１Ａへの方向は、第１方向（Ｚ軸方向）に沿う。この例では、第１方向（Ｚ軸方向）において、第５半導体領域１５の一部は、第５部分領域１１ｅと別のソース電極６１Ａとの間に位置する。
第４半導体領域１４は、例えば、第２方向（Ｘ軸方向）において、第１部分領域１１ａと別のソース電極６１Ａとの間に位置する。第５半導体領域１５は、例えば、第２方向（Ｘ軸方向）において、第１部分領域１１ａと別のソース電極６１Ａとの間に位置する。別のソース電極６１Ａは、例えば、ＮｉＳｉを含む。
第２構造体５２は、第４半導体領域１４の上に設けられる。第４半導体領域１４から第２構造体５２への方向は、第１方向（Ｚ軸方向）に沿う。第２構造体５２は、ポリシリコン及びＴｉＮの少なくともいずれかを含む。第２構造体５２の構成は、例えば、第１構造体５０の構成と同じである。
第２構造体５２の第２方向（Ｘ軸方向）における位置は、ゲート電極６２の第２方向（Ｘ軸方向）における位置と、別のソース電極６１Ａの第２方向（Ｘ軸方向）における位置と、の間である。例えば、ゲート電極６２から第２構造体５２への方向は、第２方向（Ｘ軸方向）に沿う。ゲート電極６２は、第２方向（Ｘ軸方向）において、第２構造体５２から離れる。
第３絶縁領域３１ｃは、第１方向（Ｚ軸方向）において、第４半導体領域１４と第２構造体５２との間に設けられる。例えば、第２構造体５２は、第３絶縁領域３１ｃと接する。第１絶縁領域３１ａから第３絶縁領域３１ｃへの方向は、第２方向（Ｘ軸方向）に沿う。第１絶縁領域３１ａは、第２方向（Ｘ軸方向）において、第２絶縁領域３１ｂと第３絶縁領域３１ｃとの間に位置する。
例えば、ドレイン電極６３の上に、第４部分領域１１ｄ及び第５部分領域１１ｅが設けられる。第４部分領域１１ｄの上に、第５半導体領域１５が設けられる。第５半導体領域１５の上に、第４半導体領域１４が設けられる。第４半導体領域１４の上に、第３絶縁領域３１ｃが設けられる。第３絶縁領域３１ｃの上に、第２構造体５２が設けられる。第５部分領域１１ｅの上に、別のソース電極６１Ａが設けられる。この例では、別のソース電極６１Ａの一部は、第４半導体領域１４の横に位置する。別のソース電極６１Ａの一部は、第３絶縁領域３１ｃの横に位置する。
図１に示すように、第５絶縁部３５がさらに設けられても良い。第５絶縁部３５は、第２構造体５２の上に設けられる。第２構造体５２から第５絶縁部３５への方向は、第１方向（Ｚ軸方向）に沿う。第２構造体５２は、第１方向（Ｚ軸方向）において、第３絶縁領域３１ｃと第５絶縁部３５との間に位置する。第５絶縁部３５は、例えば、酸化ケイ素を含む。第５絶縁部３５は、例えば、層間絶縁膜として機能する。
この例では、第１導電部７１は、別のソース電極６１Ａと電気的に接続される。第１導電部７１は、第４導電領域７１ｄ及び第５導電領域７１ｅをさらに含む。第４導電領域７１ｄは、第２方向（Ｘ軸方向）において、第３導電領域７１ｃと第５導電領域７１ｅとの間に位置する。別のソース電極６１Ａから第５導電領域７１ｅへの方向は、第１方向（Ｚ軸方向）に沿う。第４導電領域７１ｄは、例えば、第２方向（Ｘ軸方向）において、ゲート電極６２と第２構造体５２との間に位置する。
この例では、第２構造体５２と第１導電部７１との間に、第２絶縁部３２が設けられている。第２構造体５２は、第３絶縁領域３１ｃと第２絶縁部３２との間に位置する。例えば、第２絶縁部３２は、第３絶縁領域３１ｃの上に設けられた第２構造体５２を覆う。
この例では、第２絶縁部３２の一部は、第２方向（Ｘ軸方向）において、ゲート電極６２と第２構造体５２との間に位置する。第２絶縁部３２の一部は、第１方向（Ｚ軸方向）において、第１絶縁部３１と第１導電部７１の第４導電領域７１ｄとの間に位置する。
ポリシリコン及びＴｉＮの少なくともいずれかを含む第２構造体５２を、別のソース電極６１Ａとゲート電極６２との間に設けることで、例えば、別のソース電極６１Ａから遊離したＮｉがゲート電極６２に到達することを抑制できる。これにより、別のソース電極６１Ａとゲート電極６２との間のリーク電流の増大を抑制できる。例えば、デバイスの信頼性を向上できる。
図２は、第１実施形態の変形例に係る半導体装置を例示する模式的断面図である。
図２に示すように、第１実施形態の変形例に係る半導体装置１１１は、半導体部１０ｓ、ソース電極６１、ゲート電極６２、ドレイン電極６３、第１構造体５０、及び第１絶縁部３１を含む。半導体部１０ｓは、炭化珪素（ＳｉＣ）を含む。半導体部１０ｓは、第１〜第３半導体領域１１〜１３を含む。第１絶縁部３１は、第１〜第３絶縁領域３１ａ〜３１ｃを含む。
この例では、第１半導体領域１１は、第２導電形（例えば、ｐ形）である。第２半導体領域１２及び第３半導体領域１３は、第１導電形（例えば、ｎ形）である。
第２半導体領域１２から第１半導体領域１１への方向は、第２方向（Ｘ軸方向）に沿う。第１半導体領域１１から第３半導体領域１３への方向は、第２方向（Ｘ軸方向）に沿う。第１半導体領域１１は、第２方向（Ｘ軸方向）において、第２半導体領域１２と第３半導体領域１３との間に位置する。
第１〜第３半導体領域１１〜１３は、第２方向（Ｘ軸方向）において、ソース電極６１とドレイン電極６３との間に位置する。第２半導体領域１２は、第２方向（Ｘ軸方向）において、ソース電極６１と第１半導体領域１１との間に位置する。第３半導体領域１３は、第２方向（Ｘ軸方向）において、第１半導体領域１１とドレイン電極６３との間に位置する。
ソース電極６１は、第２半導体領域１２と電気的に接続される。
ゲート電極６２は、第１半導体領域１１の上に設けられる。第１半導体領域１１からゲート電極６２への方向は、第１方向（Ｚ軸方向）に沿う。
ドレイン電極６３は、第３半導体領域１３と電気的に接続される。
第１構造体５０は、第２半導体領域１２の上に設けられる。第２半導体領域１２から第１構造体５０への方向は、第１方向（Ｚ軸方向）に沿う。第１構造体５０は、ポリシリコン及びＴｉＮの少なくともいずれかを含む。
例えば、第１半導体領域１１の上に、第１絶縁領域３１ａが設けられる。第２半導体領域１２の上に、第２絶縁領域３１ｂが設けられる。第３半導体領域１３の上に、第３絶縁領域３１ｃが設けられる。第１絶縁領域３１ａの上に、ゲート電極６２が設けられる。第２絶縁領域３１ｂの上に、第１構造体５０が設けられる。第２半導体領域１２の横に、ソース電極６１が設けられる。この例では、ソース電極６１の一部は、第２絶縁領域３１ｂの横に位置する。第３半導体領域１３の横に、ドレイン電極６３が設けられる。この例では、ドレイン電極６３の一部は、第３絶縁領域３１ｃの横に位置する。
図２に示すように、この例では、第１〜第４導電部７１〜７４及び第２〜第４絶縁部３２〜３４がさらに設けられる。
第１導電部７１は、ソース電極６１と電気的に接続される。第１導電部７１は、第１導電領域７１ａ及び第２導電領域７１ｂを含む。ソース電極６１から第１導電領域７１ａへの方向は、第１方向（Ｚ軸方向）に沿う。第２導電領域７１ｂは、例えば、第２方向（Ｘ軸方向）において、第１構造体５０とゲート電極６２との間に位置する。第１導電部７１は、例えば、Ａｌなどの金属を含む。
第２導電部７２は、第２絶縁部３２と第１導電部７１との間に設けられる。第２導電部７２は、例えば、Ｔｉなどの金属を含む。
第３導電部７３は、ドレイン電極６３と電気的に接続される。ドレイン電極６３から第３導電部７３への方向は、第１方向（Ｚ軸方向）に沿う。第１導電部７１から第３導電部７３への方向は、第２方向（Ｘ軸方向）に沿う。第３導電部７３は、例えば、Ａｌなどの金属を含む。
第４導電部７４は、第２絶縁部３２と第３導電部７３との間に設けられる。第４導電部７４は、例えば、Ｔｉなどの金属を含む。
第２絶縁部３２は、ゲート電極６２の上、第１構造体５０の上、及び第１絶縁部３１の上に設けられる。第２絶縁部３２の一部は、ゲート電極６２と第１導電部７１との間に設けられる。第２絶縁部３２の一部は、ゲート電極６２と第１導電部７１とを絶縁する。第２絶縁部３２の別の一部は、第１構造体５０と第１導電部７１との間に設けられる。第２絶縁部３２の別の一部は、第１構造体５０と第１導電部７１とを絶縁する。第２絶縁部３２は、例えば、酸化ケイ素を含む。
第１構造体５０は、第２絶縁領域３１ｂと第２絶縁部３２との間に位置する。例えば、第２絶縁部３２は、第２絶縁領域３１ｂの上に設けられた第１構造体５０を覆う。ゲート電極６２は、第１絶縁領域３１ａと第２絶縁部３２との間に位置する。例えば、第２絶縁部３２は、第１絶縁領域３１ａの上に設けられたゲート電極６２を覆う。
この例では、第２絶縁部３２のさらに別の一部は、第２方向（Ｘ軸方向）において、第１構造体５０とゲート電極６２との間に位置する。第２絶縁部３２のさらに別の一部は、第１方向（Ｚ軸方向）において、第１絶縁部３１と第１導電部７１の第２導電領域７１ｂとの間に位置する。
第３絶縁部３３は、ゲート電極６２の上に設けられる。ゲート電極６２から第３絶縁部３３への方向は、第１方向（Ｚ軸方向）に沿う。ゲート電極６２は、第１方向（Ｚ軸方向）において、第１絶縁領域３１ａと第３絶縁部３３との間に位置する。第３絶縁部３３は、例えば、酸化ケイ素を含む。
第４絶縁部３４は、第１構造体５０の上に設けられる。第１構造体５０から第４絶縁部３４への方向は、第１方向（Ｚ軸方向）に沿う。第１構造体５０は、第１方向（Ｚ軸方向）において、第２絶縁領域３１ｂと第４絶縁部３４との間に位置する。第４絶縁部３４は、例えば、酸化ケイ素を含む。
半導体装置１１１は、例えば、トランジスタである。第１絶縁部３１は、例えば、ゲート絶縁膜として機能する。第２〜第４絶縁部３２〜３４は、例えば、層間絶縁膜として機能する。第１導電部７１及び第３導電部７３は、例えば、配線電極として機能する。第２導電部７２及び第４導電部７４は、例えば、バリアメタルとして機能する。
第１半導体領域１１及び第２半導体領域１２を含む領域は、例えば、チャネル領域として機能する。第３半導体領域１３は、例えば、ドリフト領域として機能する。第２半導体領域１２は、ソース電極６１とのコンタクト領域として機能する。
ゲート電極６２は、第１方向（Ｚ軸方向）において、第２半導体領域１２と重なる。例えば、第１絶縁部３１の第１絶縁領域３１ａの一部は、第１方向（Ｚ軸方向）において、第２半導体領域１２とゲート電極６２との間に位置する。
ゲート電極６２は、第１方向（Ｚ軸方向）において、第３半導体領域１３と重なる。例えば、第１絶縁部３１の第１絶縁領域３１ａ別の一部は、第１方向（Ｚ軸方向）において、第３半導体領域１３とゲート電極６２との間に位置する。
この変形例においても、ポリシリコン及びＴｉＮの少なくともいずれかを含む第１構造体５０を、ソース電極６１とゲート電極６２との間に設けることで、例えば、ソース電極６１から遊離したＮｉがゲート電極６２に到達することを抑制できる。これにより、ソース電極６１とゲート電極６２との間のリーク電流の増大を抑制できる。例えば、デバイスの信頼性を向上できる。
（第２実施形態）
図３は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図３に示すように、実施形態に係る半導体装置１２０は、半導体部１０ｓ、半導体層１０Ｌ、ソース電極６１、ゲート電極６２、ドレイン電極６３、第１構造体５０Ａ、及び第１絶縁部３１を含む。半導体装置１２０の構成は、例えば、第１構造体５０Ａ以外は、半導体装置１１０の構成と実質的に同じである。
第１構造体５０Ａは、第１部分ｐ１を含む。第１部分ｐ１は、ソース電極６１と第２絶縁領域３１ｂとの間に位置する。第１部分ｐ１は、例えば、第２方向（Ｘ軸方向）において、ソース電極６１と第２絶縁領域３１ｂとの間に位置する。第１部分ｐ１は、例えば、第２半導体領域１２と接する。第１部分ｐ１は、ポリシリコン及びＴｉＮの少なくともいずれかを含む。
例えば、ドレイン電極６３の上に、第１〜第３部分領域１１ａ〜１１ｃが設けられる。第１部分領域１１ａの上に、第１絶縁領域３１ａが設けられる。第１絶縁領域３１ａの上に、ゲート電極６２が設けられる。第２部分領域１１ｂの上に、第３半導体領域１３が設けられる。第３半導体領域１３の上に、第２半導体領域１２が設けられる。第２半導体領域１２の上に、第２絶縁領域３１ｂが設けられる。第２絶縁領域３１ｂの横に、第１構造体５０Ａが設けられる。第１構造体５０Ａの第１部分ｐ１は、第２絶縁領域３１ｂの横に位置する。第３部分領域１１ｃの上に、ソース電極６１が設けられる。この例では、ソース電極６１の一部は、第２半導体領域１２の横に位置する。ソース電極６１の一部は、第２絶縁領域３１ｂの横に位置する。
図３に示すように、この例では、第１導電部７１、第２導電部７２、第２絶縁部３２、及び第３絶縁部３３がさらに設けられる。半導体装置１２０における第１導電部７１、第２導電部７２、第２絶縁部３２、及び第３絶縁部３３の構成は、例えば、半導体装置１１０における第１導電部７１、第２導電部７２、第２絶縁部３２、及び第３絶縁部３３の構成と実質的に同じである。
実施形態において、第１構造体５０Ａは、第２部分ｐ２をさらに含んでも良い。第２部分ｐ２は、ソース電極６１と第２絶縁部３２との間に位置する。第２部分ｐ２は、例えば、第２方向（Ｘ軸方向）において、第１導電領域７１ａと第２絶縁部３２との間に位置する。例えば、第１部分ｐ１と第２部分ｐ２とは連続する。第２部分ｐ２は、ポリシリコン及びＴｉＮの少なくともいずれかを含む。
実施形態において、第１構造体５０Ａは、第３部分ｐ３をさらに含んでも良い。第３部分ｐ３は、第１方向（Ｚ軸方向）において、第２絶縁領域３１ｂと第１導電部７１との間に設けられる。第３部分ｐ３は、第１方向（Ｚ軸方向）において、第２絶縁部３２と第１導電部７１との間に設けられても良い。例えば、第２部分ｐ２と第３部分ｐ３とは連続する。第３部分ｐ３は、ポリシリコン及びＴｉＮの少なくともいずれかを含んでも良い。
この例では、第２導電部７２の一部は、第２絶縁部３２と第１導電部７１との間に設けられる。第２導電部７２の別の一部は、第１構造体５０Ａと第１導電部７１との間に設けられる。第２導電部７２の別の一部は、例えば、第１構造体５０Ａの第２部分ｐ２と第１導電部７１との間、及び、第１構造体５０Ａの第３部分ｐ３と第１導電部７１との間に設けられる。
実施形態においては、ポリシリコン及びＴｉＮの少なくともいずれかを含む第１部分ｐ１を、ソース電極６１と第１絶縁部３１との間に設けることで、例えば、ソース電極６１から遊離したＮｉが第１絶縁部３１に到達することを抑制できる。ポリシリコン及びＴｉＮの少なくともいずれかを含む第２部分ｐ２を、ソース電極６１と第２絶縁部３２との間に設けることで、例えば、ソース電極６１から遊離したＮｉが第２絶縁部３２に到達することを抑制できる。これにより、Ｎｉがゲート電極６２に到達することを抑制し、ソース電極６１とゲート電極６２との間のリーク電流の増大を抑制できる。例えば、デバイスの信頼性を向上できる。
実施形態において、ポリシリコン及びＴｉＮの少なくともいずれかを含む第１構造体５０の第１部分ｐ１及び第２部分ｐ２は、例えば、Ｎｉを吸収または遮断する。例えば、第１部分ｐ１及び第２部分ｐ２がポリシリコンを含む場合、ソース電極６１から遊離したＮｉは、第１部分ｐ１及び第２部分ｐ２に含まれるポリシリコンと結合し、第１部分ｐ１及び第２部分ｐ２に吸着しやすい。例えば、第１部分ｐ１及び第２部分ｐ２がＴｉＮを含む場合、ソース電極６１から遊離したＮｉは、第１部分ｐ１及び第２部分ｐ２を通過しにくい。これらにより、ソース電極６１から遊離したＮｉがゲート電極６２に到達することを抑制できる。
実施形態において、構造体５０Ａは、第１部分ｐ１及び第２部分ｐ２の少なくともいずれかを含む。第１部分ｐ１及び第２部分ｐ２の少なくともいずれかは、ポリシリコン及びＴｉＮの少なくともいずれかを含む。
実施形態において、第１構造体５０Ａは、第１部分ｐ１を含み、第２部分ｐ２を含まなくても良い。この場合、第１部分ｐ１は、ポリシリコン及びＴｉＮの少なくともいずれかを含む。実施形態において、第１構造体５０Ａは、第１部分ｐ１及び第２部分ｐ２を含み、第２部分ｐ２は、ポリシリコン及びＴｉＮを含まなくても良い。この場合、第１部分ｐ１は、ポリシリコン及びＴｉＮの少なくともいずれかを含む。
実施形態において、第１構造体５０Ａは、第２部分ｐ２を含み、第１部分ｐ１を含まなくても良い。この場合、第２部分ｐ２は、ポリシリコン及びＴｉＮの少なくともいずれかを含む。実施形態において、第１構造体５０Ａは、第１部分ｐ１及び第２部分ｐ２を含み、第１部分ｐ１は、ポリシリコン及びＴｉＮを含まなくても良い。この場合、第２部分ｐ２は、ポリシリコン及びＴｉＮの少なくともいずれかを含む。
図３に示すように、半導体装置１２０は、第４半導体領域１４、第５半導体領域１５、別のソース電極６１Ａ、及び第２構造体５２Ａをさらに含んでも良い。第１半導体領域１１は、第４部分領域１１ｄ及び第５部分領域１１ｅをさらに含んでも良い。第１絶縁部３１は、第３絶縁領域３１ｃをさらに含んでも良い。半導体装置１２０における第４半導体領域１４、第５半導体領域１５、及び別のソース電極６１Ａの構成は、例えば、半導体装置１１０における第４半導体領域１４、第５半導体領域１５、及び別のソース電極６１Ａの構成と実質的に同じである。
第２構造体５２Ａは、第３絶縁領域３１ｃの横に設けられる。第２構造体５２Ａは、第４部分ｐ４を含む。第４部分ｐ４は、第３絶縁領域３１ｃと別のソース電極６１Ａとの間に位置する。第４部分ｐ４は、例えば、第２方向（Ｘ軸方向）において、第３絶縁領域３１ｃと別のソース電極６１Ａとの間に位置する。第４部分ｐ４は、例えば、第４半導体領域１４と接する。第４部分ｐ４は、ポリシリコン及びＴｉＮの少なくともいずれかを含む。
第２構造体５２Ａは、第５部分ｐ５をさらに含んでも良い。第５部分ｐ５は、第２絶縁部３２と別のソース電極６１Ａとの間に位置する。第５部分ｐ５は、例えば、第２方向（Ｘ軸方向）において、第２絶縁部３２と第５導電領域７１ｅとの間に位置する。例えば、第４部分ｐ４と第５部分ｐ５とは連続する。第５部分ｐ５は、ポリシリコン及びＴｉＮの少なくともいずれかを含む。
第２構造体５２Ａは、第６部分ｐ６をさらに含んでも良い。第６部分ｐ６は、第１方向（Ｚ軸方向）において、第３絶縁領域３１ｃと第１導電部７１との間に設けられる。第６部分ｐ６は、第１方向（Ｚ軸方向）において、第２絶縁部３２と第１導電部７１との間に設けられても良い。例えば、第５部分ｐ５と第６部分ｐ６とは連続する。第６部分ｐ６は、ポリシリコン及びＴｉＮの少なくともいずれかを含んでも良い。
図４は、第２実施形態の変形例に係る半導体装置を例示する模式的断面図である。
図４に示すように、実施形態に係る半導体装置１２１は、半導体部１０ｓ、ソース電極６１、ゲート電極６２、ドレイン電極６３、第１構造体５０Ａ、及び第１絶縁部３１を含む。半導体装置１２１の構成は、例えば、第１構造体５０Ａ以外は、半導体装置１１１の構成と実質的に同じである。
半導体装置１２１における第１構造体５０Ａの構成は、例えば、半導体装置１２０における第１構造体５０Ａの構成と実質的に同じである。
例えば、第１半導体領域１１の上に、第１絶縁領域３１ａが設けられる。第２半導体領域１２の上に、第２絶縁領域３１ｂが設けられる。第３半導体領域１３の上に、第３絶縁領域３１ｃが設けられる。第１絶縁領域３１ａの上に、ゲート電極６２が設けられる。第２絶縁領域３１ｂの横に、第１構造体５０Ａが設けられる。第１構造体５０Ａの第１部分ｐ１は、第２絶縁領域３１ｂの横に位置する。第２半導体領域１２の横に、ソース電極６１が設けられる。この例では、ソース電極６１の一部は、第１部分ｐ１の横に位置する。第３半導体領域１３の横に、ドレイン電極６３が設けられる。この例では、ドレイン電極６３の一部は、第３絶縁領域３１ｃの横に位置する。
この変形例においても、ポリシリコン及びＴｉＮの少なくともいずれかを含む第１部分ｐ１を、ソース電極６１と第１絶縁部３１との間に設けることで、例えば、ソース電極６１から遊離したＮｉが第１絶縁部３１に到達することを抑制できる。ポリシリコン及びＴｉＮの少なくともいずれかを含む第２部分ｐ２を、ソース電極６１と第２絶縁部３２との間に設けることで、例えば、ソース電極６１から遊離したＮｉが第２絶縁部３２に到達することを抑制できる。これにより、Ｎｉがゲート電極６２に到達することを抑制し、ソース電極６１とゲート電極６２との間のリーク電流の増大を抑制できる。例えば、デバイスの信頼性を向上できる。
実施形態によれば、特性を向上できる半導体装置を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、半導体部、絶縁部、電極、及び導電部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０Ｌ…半導体層、 １０ｓ…半導体部、 １１〜１５…第１〜第５半導体領域、 １１ａ〜１１ｅ…第１〜第５部分領域、 ３１〜３５…第１〜第５絶縁部、 ３１ａ〜３１ｃ…第１〜第３絶縁領域、 ５０、５０Ａ…第１構造体、 ５２、５２Ａ…第２構造体、 ６１、６１Ａ…ソース電極、 ６２…ゲート電極、 ６３…ドレイン電極、 ７１〜７４…第１〜第４導電部、 ７１ａ〜７１ｅ…第１〜第５導電領域、 １１０、１１１、１２０、１２１…半導体装置、 ｄ１、ｄ２…距離、 ｈ１、ｈ２…長さ、 ｐ１〜ｐ６…第１〜第６部分

Claims (19)

  1. ＳｉＣを含む半導体部であって、第１〜第３半導体領域を含み、
    前記第１半導体領域は、第１導電形であり、第１〜第３部分領域を含み、
    前記第２半導体領域は、前記第１導電形であり、前記第２部分領域から前記第２半導体領域への第１方向は、前記第２部分領域から前記第１部分領域への第２方向と交差し、
    前記第２部分領域は、前記第２方向において、前記第３部分領域と前記第１部分領域との間に設けられ、
    前記第３半導体領域は、第２導電形であり、前記第１方向において、前記第２部分領域と前記第２半導体領域との間に設けられた、前記半導体部と、
    ゲート電極であって、前記第１部分領域から前記ゲート電極への方向は、前記第１方向に沿う、前記ゲート電極と、
    ソース電極であって、前記第２半導体領域と電気的に接続され、前記第３部分領域から前記ソース電極への方向は、前記第１方向に沿う、前記ソース電極と、
    第１構造体であって、前記第１構造体の前記第２方向における位置は、前記ソース電極の前記第２方向における位置と、前記ゲート電極の前記第２方向における位置と、の間である、前記第１構造体と、
    第１絶縁部であって、第１絶縁領域及び第２絶縁領域を含み、
    前記第１絶縁領域は、前記第１方向において、前記第１部分領域と前記ゲート電極との間に設けられ、
    前記第２絶縁領域は、前記第１方向において、前記第２半導体領域と前記第１構造体との間に設けられ、
    前記第２絶縁領域から前記第１絶縁領域への方向は、前記第２方向に沿う、前記第１絶縁部と、
    を備え、
    前記第１構造体は、ポリシリコン及びＴｉＮの少なくともいずれかを含む、半導体装置。
  2. 前記ソース電極と電気的に接続された第１導電部をさらに備え、
    前記第１導電部は、第１導電領域を含み、
    前記ソース電極から前記第１導電領域への方向は、前記第１方向に沿う、請求項１記載の半導体装置。
  3. 前記第１導電部は、第２導電領域をさらに含み、
    前記第２導電領域は、前記第２方向において、前記第１構造体と前記ゲート電極との間に位置する、請求項２記載の半導体装置。
  4. 第２絶縁部をさらに備え、
    前記第２絶縁部は、前記第１構造体と前記第１導電部との間、及び、前記ゲート電極と前記第１導電部との間に設けられた、請求項２または３に記載の半導体装置。
  5. 第２導電部をさらに備え、
    前記第２導電部は、前記第２絶縁部と前記第１導電部との間に設けられた、請求項４記載の半導体装置。
  6. 第３絶縁部をさらに備え、
    前記ゲート電極は、前記第１方向において、前記第１絶縁領域と前記第３絶縁部との間に位置する、請求項１〜５のいずれか１つに記載の半導体装置。
  7. 第４絶縁部をさらに備え、
    前記第１構造体は、前記第１方向において、前記第２絶縁領域と前記第４絶縁部との間に位置する、請求項１〜６のいずれか１つに記載の半導体装置。
  8. 前記第１構造体は、前記第２絶縁領域と接する、請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記第２半導体領域は、前記第２方向において、前記ソース電極と前記第１部分領域との間に位置し、
    前記第３半導体領域は、前記第２方向において、前記ソース電極と前記第１部分領域との間に位置する、請求項１〜８のいずれか１つに記載の半導体装置。
  10. ＳｉＣを含む半導体部であって、第１〜第３半導体領域を含み、
    前記第１半導体領域は、第１導電形であり、第１〜第３部分領域を含み、
    前記第２半導体領域は、前記第１導電形であり、前記第２部分領域から前記第２半導体領域への第１方向は、前記第２部分領域から前記第１部分領域への第２方向と交差し、
    前記第２部分領域は、前記第２方向において、前記第３部分領域と前記第１部分領域との間に設けられ、
    前記第３半導体領域は、第２導電形であり、前記第１方向において、前記第２部分領域と前記第２半導体領域との間に設けられた、前記半導体部と、
    ゲート電極であって、前記第１部分領域から前記ゲート電極への方向は、前記第１方向に沿う、前記ゲート電極と、
    ソース電極であって、前記第２半導体領域と電気的に接続され、前記第３部分領域から前記ソース電極への方向は、前記第１方向に沿う、前記ソース電極と、
    第１絶縁部であって、第１絶縁領域及び第２絶縁領域を含み、
    前記第１絶縁領域は、前記第１方向において、前記第１部分領域と前記ゲート電極との間に設けられ、
    前記第２絶縁領域から前記第１絶縁領域への方向は、前記第２方向に沿う、前記第１絶縁部と、
    前記ソース電極と前記第２絶縁領域との間に位置する第１部分を含む第１構造体と、
    を備え、
    前記第１部分は、ポリシリコン及びＴｉＮの少なくともいずれかを含む、半導体装置。
  11. 前記ソース電極と電気的に接続された第１導電部をさらに備え、
    前記第１導電部は、第１導電領域を含み、
    前記ソース電極から前記第１導電領域への方向は、前記第１方向に沿う、請求項１０記載の半導体装置。
  12. 第２絶縁部をさらに備え、
    前記第２絶縁部は、前記ゲート電極と前記第１導電部との間、及び、前記第１絶縁部と前記第１導電部との間に設けられ、
    前記第１構造体は、前記ソース電極と前記第２絶縁部との間に位置する第２部分を含み、
    前記第２部分は、ポリシリコン及びＴｉＮの少なくともいずれかを含む、請求項１１記載の半導体装置。
  13. 前記第１部分は、前記第２半導体領域と接する、請求項１０〜１２のいずれか１つに記載の半導体装置。
  14. ＳｉＣを含む半導体部であって、第１〜第３半導体領域を含み、
    前記第１半導体領域は、第１導電形であり、第１〜第３部分領域を含み、
    前記第２半導体領域は、前記第１導電形であり、前記第２部分領域から前記第２半導体領域への第１方向は、前記第２部分領域から前記第１部分領域への第２方向と交差し、
    前記第２部分領域は、前記第２方向において、前記第３部分領域と前記第１部分領域との間に設けられ、
    前記第３半導体領域は、第２導電形であり、前記第１方向において、前記第２部分領域と前記第２半導体領域との間に設けられた、前記半導体部と、
    ゲート電極であって、前記第１部分領域から前記ゲート電極への方向は、前記第１方向に沿う、前記ゲート電極と、
    ソース電極であって、前記第２半導体領域と電気的に接続され、前記第３部分領域から前記ソース電極への方向は、前記第１方向に沿う、前記ソース電極と、
    第１絶縁部であって、第１絶縁領域を含み、
    前記第１絶縁領域は、前記第１方向において、前記第１部分領域と前記ゲート電極との間に設けられた、前記第１絶縁部と、
    第１導電部であって、前記ソース電極と電気的に接続され、第１導電領域を含み、
    前記ソース電極から前記第１導電領域への方向は、前記第１方向に沿う、前記第１導電部と、
    第２絶縁部であって、前記ゲート電極と前記第１導電部との間、及び、前記第１絶縁部と前記第１導電部との間に設けられた、前記第２絶縁部と、
    前記ソース電極と前記第２絶縁部との間に位置する第２部分を含む第１構造体と、
    を備え、
    前記第２部分は、ポリシリコン及びＴｉＮの少なくともいずれかを含む、半導体装置。
  15. 第２導電部をさらに備え、
    前記第２導電部は、前記第２絶縁部と前記第１導電部との間、及び、前記第１構造体と前記第１導電部との間に設けられた、請求項１２〜１４のいずれか１つに記載の半導体装置。
  16. 第３絶縁部をさらに備え、
    前記ゲート電極は、前記第１方向において、前記第１絶縁領域と前記第３絶縁部との間に位置する、請求項１０〜１５のいずれか１つに記載の半導体装置。
  17. 前記第２半導体領域は、前記第２方向において、前記ソース電極と前記第１部分領域との間に位置し、
    前記第３半導体領域は、前記第２方向において、前記ソース電極と前記第１部分領域との間に位置する、請求項１０〜１６のいずれか１つに記載の半導体装置。
  18. ＳｉＣを含む半導体部であって、第１半導体領域及び第２半導体領域を含む、前記半導体部と、
    ゲート電極であって、前記第１半導体領域から前記ゲート電極への第１方向は、前記第２半導体領域から前記第１半導体領域への第２方向と交差した、前記ゲート電極と、
    前記第２半導体領域と電気的に接続されたソース電極と、
    第１構造体であって、前記第１構造体の前記第２方向における位置は、前記ソース電極の前記第２方向における位置と、前記ゲート電極の前記第２方向における位置と、の間である、前記第１構造体と、
    第１絶縁部であって、第１絶縁領域及び第２絶縁領域を含み、
    前記第１絶縁領域は、前記第１方向において、前記第１半導体領域と前記ゲート電極との間に設けられ、
    前記第２絶縁領域は、前記第１方向において、前記第２半導体領域と前記第１構造体との間に設けられ、
    前記第２絶縁領域から前記第１絶縁領域への方向は、前記第２方向に沿う、前記第１絶縁部と、
    を備え、
    前記第１構造体は、ポリシリコン及びＴｉＮの少なくともいずれかを含む、半導体装置。
  19. ＳｉＣを含む半導体部であって、第１半導体領域及び第２半導体領域を含む、前記半導体部と、
    ゲート電極であって、前記第１半導体領域から前記ゲート電極への第１方向は、前記第２半導体領域から前記第１半導体領域への第２方向と交差した、前記ゲート電極と、
    前記第２半導体領域と電気的に接続されたソース電極と、
    第１絶縁部であって、第１絶縁領域及び第２絶縁領域を含み、
    前記第１絶縁領域は、前記第１方向において、前記第１半導体領域と前記ゲート電極との間に設けられ、
    前記第２絶縁領域から前記第１絶縁領域への方向は、前記第２方向に沿う、前記第１絶縁部と、
    前記ソース電極と前記第２絶縁領域との間に位置する第１部分を含む第１構造体と、
    を備え、
    前記第１部分は、ポリシリコン及びＴｉＮの少なくともいずれかを含む、半導体装置。
JP2018092256A 2018-05-11 2018-05-11 半導体装置 Active JP6836545B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018092256A JP6836545B2 (ja) 2018-05-11 2018-05-11 半導体装置
US16/355,771 US10916635B2 (en) 2018-05-11 2019-03-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018092256A JP6836545B2 (ja) 2018-05-11 2018-05-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2019197854A true JP2019197854A (ja) 2019-11-14
JP6836545B2 JP6836545B2 (ja) 2021-03-03

Family

ID=68464199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018092256A Active JP6836545B2 (ja) 2018-05-11 2018-05-11 半導体装置

Country Status (2)

Country Link
US (1) US10916635B2 (ja)
JP (1) JP6836545B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158148A (ja) * 2005-12-07 2007-06-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
WO2014156791A1 (ja) * 2013-03-29 2014-10-02 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2016046273A (ja) * 2014-08-19 2016-04-04 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10367089B2 (en) * 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability
JP6610653B2 (ja) * 2015-02-20 2019-11-27 住友電気工業株式会社 炭化珪素半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158148A (ja) * 2005-12-07 2007-06-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
WO2014156791A1 (ja) * 2013-03-29 2014-10-02 富士電機株式会社 半導体装置および半導体装置の製造方法
US20150372095A1 (en) * 2013-03-29 2015-12-24 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP2016046273A (ja) * 2014-08-19 2016-04-04 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20190348518A1 (en) 2019-11-14
JP6836545B2 (ja) 2021-03-03
US10916635B2 (en) 2021-02-09

Similar Documents

Publication Publication Date Title
JP6416142B2 (ja) 半導体装置
JP5863574B2 (ja) 半導体装置
JP5511124B2 (ja) 絶縁ゲート型半導体装置
JP2015220334A (ja) 半導体装置
US20160240614A1 (en) Semiconductor device and semiconductor package
US11004931B2 (en) Semiconductor device
JP2017135245A (ja) 半導体装置
JP2017038015A (ja) 半導体装置
JP2017045827A (ja) 半導体装置
JP6363540B2 (ja) 半導体装置
JP6400548B2 (ja) 半導体装置
JP2016225343A (ja) 半導体装置
JP2013182905A (ja) 半導体装置
JP2018160594A (ja) 半導体装置
JP2017126690A (ja) 半導体装置
JP7243173B2 (ja) 半導体装置および半導体装置の製造方法
US10431649B2 (en) Semiconductor device
US20160079232A1 (en) Semiconductor device
US20140077255A1 (en) Semiconductor device
JP2017017145A (ja) 半導体装置
JP6836545B2 (ja) 半導体装置
JP2015176974A (ja) 半導体装置
JP6782213B2 (ja) 半導体装置
JP7352360B2 (ja) 半導体装置
US20160268421A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210205

R151 Written notification of patent or utility model registration

Ref document number: 6836545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151