JP2019152858A - ディスプレイ装置 - Google Patents

Abstract

【課題】外部からの衝撃に頑強なディスプレイ装置を提供する。【解決手段】基板１１０と、基板上に配置された薄膜トランジスタＴ６と、薄膜トランジスタの上方に位置した第１有機絶縁膜１５４と、無機材料からなり第１有機絶縁膜内に位置するアイランド状の第１クラック誘導層１５６と、を具備し、基板に対して垂直である方向から見るとき、前記第１クラック誘導層は、前記薄膜トランジスタと重なり合わないディスプレイ装置である。【選択図】図１

Description

本発明は、ディスプレイ装置に係り、さらに詳細には、外部からの衝撃に頑強なディスプレイ装置に関する。

ディスプレイ装置は、ディスプレイ素子、及び該ディスプレイ素子に印加される電気的信号を制御するための回路部を含む。該回路部は、薄膜トランジスタ（ＴＦＴ：thin film transistor）及びキャパシタなどを含む。

そのような回路部には、多様な配線を介して、回路部やディスプレイ素子が作動することができる電源が印加されたり、ディスプレイ素子の発光のオンオフや輝度を制御する電気的信号が印加されたりする。

一方で、そのような従来のディスプレイ装置には、外部からの衝撃により、回路部が損傷されやすいという問題点があった。

本発明が解決しようとする課題は、前述のところのような問題点を含む、多くの問題点を解決するためのものであり、外部からの衝撃に頑強なディスプレイ装置を提供することであるが、そのような課題は、例示的なものであり、それにより、本発明の範囲が限定されるのではない。

本発明の一観点によれば、基板と、前記基板上に配置された薄膜トランジスタと、前記薄膜トランジスタの上方（基板から遠い側）に位置した第１有機絶縁膜と、前記第１有機絶縁膜内に位置する第１クラック誘導層と、を具備するディスプレイ装置が提供される。

前記基板に対して垂直である方向から見るとき、前記第１クラック誘導層は、前記薄膜トランジスタとは重なり合わない。

前記第１クラック誘導層は、無機絶縁物を含んでもよい。

前記第１クラック誘導層は、前記基板に垂直である方向から見るとき、アイランド形状（島状）でありうる。

前記第１有機絶縁膜の下面（前記基板の側の面）と、前記第１クラック誘導層の下面（前記基板の側の面）は、同一の絶縁膜またはパターン層の上面に接するように位置することができる。

一方、前記薄膜トランジスタは、第１構成要素と、前記第１構成要素の上方に位置する第２構成要素と、を含み、前記第１構成要素と前記第２構成要素との間には、無機絶縁膜が介在されうる。

ここで、前記第１クラック誘導層は、前記無機絶縁膜の上方に位置し、前記第１有機絶縁膜は、前記無機絶縁膜、前記第２構成要素及び前記第１クラック誘導層を覆うことができる。さらに、前記第１クラック誘導層は、前記無機絶縁膜上に配置された配線上に位置し、前記第１有機絶縁膜は、前記無機絶縁膜、前記第２構成要素及び前記第１クラック誘導層を覆うことができる。

前記配線における前記第１クラック誘導層に対応する部分と、前記基板との間には、絶縁物質だけが介在されるのでありうる。

前記第１クラック誘導層と前記配線との間に介在される有機物層をさらに具備することができる。

前記配線と前記第２構成要素とは、同一の物質を含み、前記第２構成要素の材料の強度は、前記第１構成要素の材料の強度より低くてもよい。

一方、前記無機絶縁膜及び前記第２構成要素を覆う追加無機絶縁膜をさらに具備し、前記第１クラック誘導層は、前記追加無機絶縁膜の上方に位置し、前記第１有機絶縁膜は、前記追加無機絶縁膜と前記第１クラック誘導層とを覆うことができる。

前記基板から前記第１クラック誘導層の上面までの距離は、前記基板から前記第２構成要素の上端面までの距離よりも長いのでありうる。このとき、前記第２構成要素の上端面は、前記薄膜トランジスタが含む構成要素の上面のうちで、前記基板から最も遠い部分でありうる。

一方、前記第１有機絶縁膜上に位置し、前記薄膜トランジスタに電気的に連結された画素電極と、前記画素電極のエッジを覆うように、前記第１有機絶縁膜上に位置する第２有機絶縁膜と、前記第２有機絶縁膜内に位置する第２クラック誘導層と、をさらに具備することができる。

このとき、前記基板に対して垂直である方向から見るとき、前記第２クラック誘導層は、前記薄膜トランジスタとは重なり合わない。

前記基板に対して垂直である方向から見るとき、前記第２クラック誘導層は、前記第１クラック誘導層と少なくとも一部が重なり合う。

前記第２クラック誘導層は、無機絶縁物を含んでもよい。

前記第２クラック誘導層は、前記基板に垂直である方向から見るとき、アイランド形状でありうる。

本発明の他の一観点によれば、基板と、前記基板上に配置された薄膜トランジスタと、前記薄膜トランジスタの上方に位置した第１有機絶縁膜と、前記第１有機絶縁膜上に位置し、前記薄膜トランジスタに電気的に連結された画素電極と、前記画素電極のエッジを覆うように、前記第１有機絶縁膜上に位置する第２有機絶縁膜と、前記第２有機絶縁膜内に位置する第２クラック誘導層と、を具備するディスプレイ装置が提供される。

前記基板に対して垂直である方向から見るとき、前記第２クラック誘導層は、前記薄膜トランジスタとは重なり合わない。

前記第２クラック誘導層は、無機絶縁物を含んでもよい。

前記第２クラック誘導層は、前記基板に垂直である方向から見るとき、アイランド形状でありうる。

また、本発明の他の一観点によれば、基板と、基板上に配置され、薄膜トランジスタとキャパシタとを具備するピクセル回路部（画素ごとまたは副画素ごとの回路部）と、前記ピクセル回路部上に配置された有機絶縁層と、前記有機絶縁層内に位置するクラック誘導層と、前記有機絶縁層上に配置され、前記ピクセル回路部と電気的に連結された有機発光素子と、を含み、前記クラック誘導層は、前記基板の垂直方向から見るとき、前記薄膜トランジスタや前記キャパシタとオーバーラップされない（重なり合わない）ディスプレイ装置が提供される。

前記クラック誘導層は、無機絶縁材料を含んでもよい。

前述のところ以外の他の側面、特徴、利点は、以下の発明を実施するための具体的な内容、特許請求の範囲及び図面から明確になるであろう。

前述のようになる本発明の一実施形態によれば、外部からの衝撃に頑強なディスプレイ装置を具現することができる。ここで、そのような効果により、本発明の範囲が限定されるものではない。

本発明の一実施形態によるディスプレイ装置の一部を概略的に図示する断面図である。 本発明の他の一実施形態によるディスプレイ装置の一部を概略的に図示する断面図である。 本発明のさらに他の一実施形態によるディスプレイ装置の一部分を概略的に図示する平面図である。 図３のディスプレイ装置が含む１（副）画素の等価回路図である。 図４の（副）画素における複数個の薄膜トランジスタ及びキャパシタなどの位置を概略的に図示する配置図である。 複数個の薄膜トランジスタ及びキャパシタなどの構成要素を層別に概略的に図示する配置図である。半導体層のパターンを示す。 複数個の薄膜トランジスタ及びキャパシタなどの構成要素を層別に概略的に図示する配置図である。第１ゲート配線のパターンを示す。 複数個の薄膜トランジスタ及びキャパシタなどの構成要素を層別に概略的に図示する配置図である。第２ゲート配線のパターンを示す。 複数個の薄膜トランジスタ及びキャパシタなどの構成要素を層別に概略的に図示する配置図である。 複数個の薄膜トランジスタ及びキャパシタなどの構成要素を層別に概略的に図示する配置図である。データ線を含む導電パターンを示す。 図５ないし図１０のディスプレイ装置の一部分を概略的に図示する断面図である。上部電源供給線を含む導電パターンを示す。 本発明のさらに他の一実施形態によるディスプレイ装置の一部を概略的に図示する断面図である。 本発明のさらに他の一実施形態によるディスプレイ装置の一部を概略的に図示する断面図である。 本発明のさらに他の一実施形態によるディスプレイ装置の一部を概略的に図示する断面図である。

本発明は、多様な変換を加え、さまざまな実施形態を有することができるが、特定実施形態を図面に例示し、詳細な説明によって詳細に説明する。本発明の効果、特徴、及びそれらを達成する方法は、図面と共に詳細に説明する実施形態を参照すれば、明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、多様な形態にも具現される。

以下、添付された図面を参照し、本発明の実施形態について詳細に説明するが、図面を参照して説明するとき、同一であるか、あるいは対応する構成要素は、同一図面符号を付し、それに係わる重複説明は、省略する。

以下の実施形態において、層、膜、領域、板のような各種構成要素が、他の構成要素「上」にあるとするとき、それは、他の構成要素の「真上」にある場合だけではなく、その間に、他の構成要素が介在された場合も含む。また、説明の便宜のために、図面においては、構成要素が、その大きさが誇張されていたり縮小されていたりする。例えば、図面に示された各構成の大きさ及び厚みは、説明の便宜のために任意に示されているので、本発明は、必ずしも図示されたところに限定されるものではない。

以下の実施形態において、ｘ軸、ｙ軸及びｚ軸は、直交座標系上の三軸に限定されるものではなく、それを含む広い意味に解釈されうる。例えば、ｘ軸、ｙ軸及びｚ軸は、互いに直交しうるが、互いに直交せず、互いに異なる方向を指すこともありうる。

図１は、本発明の一実施形態によるディスプレイ装置の一部を概略的に図示する断面図である。図１に図示されているように、本実施形態によるディスプレイ装置は、基板１１０を具備する。基板１１０は、ガラス材、金属材またはプラスチック材といった多様な材料によって形成されたものでありうる。そのような基板１１０上には、薄膜トランジスタＴ６やキャパシタＣｓｔなどを含む画素回路や、それに電気的に連結された有機発光素子１９０などが位置することになる。そのような基板１１０には、必要によっては、バッファ層１１１が位置することができる。バッファ層１１１は、基板１１０の面を平坦化させたり、その上部の半導体層に不純物などが浸透することを防止したりする役割を行うことができる。そのようなバッファ層１１１は、シリコンオキサイド（酸化シリコン）、シリコンナイトライド（窒化シリコン）またはシリコンオキシナイトライド（酸化窒化シリコン）といった無機絶縁物によって形成された単層または積層の構造を有することができる。

バッファ層１１１上には、ソース領域１７６ｆ、チャネル領域１３１ｆ及びドレイン領域１７７ｆを含む半導体層が位置することができる。該半導体層の上部には、シリコンナイトライド、シリコンオキサイドまたはシリコンオキシナイトライドといった無機絶縁物によって形成された第１ゲート絶縁膜１４１が位置することができる。第１ゲート絶縁膜１４１上には、ゲート電極１２５ｆやキャパシタ下部電極１２５ａなどの導電層が位置する。ここで、それ以外にも、多様な導電層が、第１ゲート絶縁膜１４１上に位置することができるが、そのように、ゲート電極１２５ｆやキャパシタ下部電極１２５ａなどを含め、第１ゲート絶縁膜１４１上に位置する多様な導電層を総称して、第１ゲート配線と言うことができる。該第１ゲート配線は、同一の物質により、同時に形成されうる。

第２ゲート絶縁膜１４２は、第１ゲート配線を覆うことができる。そのような第２ゲート絶縁膜１４２は、シリコンナイトライド、シリコンオキサイドまたはシリコンオキシナイトライドのような無機絶縁物によっても形成される。第２ゲート絶縁膜１４２上には、キャパシタ上部電極１２７が位置することができる。ここで、それ以外にも、多様な導電層が、第２ゲート絶縁膜１４２上に位置することができるが、そのように、キャパシタ上部電極１２７などを含め、第２ゲート絶縁膜１４２上に位置する多様な導電層を総称して、第２ゲート配線と言うことができる。該第２ゲート配線は、同一の物質により、同時に形成されうる。

該第２ゲート配線上には、層間絶縁膜１４３が位置する。層間絶縁膜１４３は、シリコンナイトライド、シリコンオキサイドまたはシリコンオキシナイトライドといった無機絶縁物によって形成されうる。層間絶縁膜１４３上には、第１ゲート絶縁膜１４１及び第２ゲート絶縁膜１４２に形成されたコンタクトホールを介して半導体層に連結されるドレイン電極１７５が位置する。ここで、ドレイン電極１７５は、中間連結層と呼ぶことができる。ここで、層間絶縁膜１４３上には、ドレイン電極１７５以外にも、多様な導電層が配置されるということは言うまでもない。層間絶縁膜１４３上に位置する導電層は、同一の物質により、同時に形成されうる。

このように、薄膜トランジスタＴ６は、半導体層１７６ｆ，１３１ｆ，１７７ｆ、ゲート電極１２５ｆ及びドレイン電極１７５などを含みうる。ここでゲート電極１２５ｆは、薄膜トランジスタＴ６の第１構成要素であると言い、ドレイン電極１７５は、薄膜トランジスタＴ６の第２構成要素であると言うことができる。したがって、薄膜トランジスタＴ６の第１構成要素と第２構成要素との間には、第２ゲート絶縁膜１４２及び層間絶縁膜１４３といった無機絶縁膜が介在されると理解されうる。

薄膜トランジスタＴ６の上方には、第１有機絶縁膜１５４が位置する。この第１有機絶縁膜１５４は、有機物を含むのであり、下方に位置する構造物の上面の形状と関係なく、上面がほぼ平坦な形状を有することができる。したがって、第１有機絶縁膜１５４を平坦化膜であると言うこともできる。そのような第１有機絶縁膜１５４は、アクリレート、ＢＣＢ（benzocyclobutene）、ポリイミドまたはＨＭＤＳＯ（hexamethyldisiloxane）といった有機物を含んでもよい。この第１有機絶縁膜１５４内には、図１に図示されているように、第１クラック誘導層１５６が位置する。

ディスプレイ装置の製造過程にて、または製造後の使用過程にて、外部から衝撃が印加されれば、そのような衝撃により、画素回路が損傷されうる。特に、ディスプレイ装置が使用される過程にて、イメージが具現される画面に、外部からの衝撃が印加される場合が多いのであり、そのような衝撃により、画素回路が損傷されうる。図１に図示されているように、バッファ層１１１、第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２及び層間絶縁膜１４３などは、いずれも無機絶縁物を含むのであり、これらをまとめて、一つの無機絶縁膜ＩＬであると言うことができる。外部からの衝撃が発生するとき、そのような無機絶縁膜ＩＬに、クラックが発生しうる。

特に、ゲート電極１２５ｆとドレイン電極１７５との間には、無機物によって形成された第１ゲート絶縁膜１４１及び第２ゲート絶縁膜１４２が介在されるが、外部からの衝撃が、第１ゲート絶縁膜１４１及び第２ゲート絶縁膜１４２に印加されれば、第１ゲート絶縁膜１４１及び第２ゲート絶縁膜１４２にクラックが発生しうる。もしクラックが、ゲート電極１２５ｆ及びドレイン電極１７５の近辺に発生することになれば、そのようなクラックが、ゲート電極１２５ｆとドレイン電極１７５との間の電気的連通経路となりうる。そのように、ゲート電極１２５ｆとドレイン電極１７５との間でショートが発生することになれば、それは、ディスプレイ装置の誤作動を引き起こしうる。

しかし、本実施形態によるディスプレイ装置の場合には、外部からの衝撃が印加されるとしても、画素回路での不良発生を効果的に防止することができる。具体的には、ディスプレイ装置が使用される過程において、イメージが具現される画面に、外部からの衝撃が印加される場合が多いが、そのような衝撃が印加されるとしても、画素回路の損傷を効果的に防止することができる。画面に外部からの衝撃が印加されるというのは、基板１１０の下部ではない上部において、基板１１０の側へと衝撃が印加されるという意味である。従って、そのような外部からの衝撃が印加されれば、当該衝撃は、薄膜トランジスタＴ６やキャパシタＣｓｔといった画素回路に逹するのに先立ち、第１有機絶縁膜１５４内に位置した第１クラック誘導層１５６に伝達される。従って、外部からの衝撃によってクラックが発生するとしても、そのようなクラックは、第１クラック誘導層１５６やその近辺で発生するのであり、このことを通じて、薄膜トランジスタＴ６やキャパシタＣｓｔの近辺でクラックが発生することを、効果的に防止することができる。それは、結局、画素回路の損傷を防止する結果をもたらす。

第１有機絶縁膜１５４内に位置する第１クラック誘導層１５６は、シリコンオキサイド、シリコンナイトライドまたはシリコンオキシナイトライドといった無機絶縁物によって形成された単層構造または積層構造を有することができる。第１クラック誘導層１５６は、無機絶縁物によって形成されるので、（上方の）外部から、第１有機絶縁膜１５４に伝達された衝撃は、有機物によって形成された第１有機絶縁膜１５４を通過して、その下方に伝達されるよりは、有機物より硬度が高い、無機絶縁物によって形成された第１クラック誘導層１５６に伝達される。従って、そのように伝達された衝撃により、ディスプレイ装置内部にクラックが発生するとしても、第１クラック誘導層１５６にクラックが発生したり、第１クラック誘導層１５６の近傍でクラックが発生したりすることになる。

参考までに、第１有機絶縁膜１５４内に第１クラック誘導層１５６が位置するということは、第１有機絶縁膜１５４の下面（基板１１０の側の面）と、第１クラック誘導層１５６の下面（基板１１０の側の面）とが、同一の絶縁膜またはパターン層の上に位置するものと理解されうる。特には、第１有機絶縁膜１５４の下面と、第１クラック誘導層１５６の下面とが、第１クラック誘導層１５６の近傍にて、同一の連続した平面中に位置する。このことは、例えば、層間絶縁膜１４３上に、第１クラック誘導層１５６を形成した後、層間絶縁膜１４３、ドレイン電極１７５及び第１クラック誘導層１５６を覆うように、第１有機絶縁膜１５４を形成することによって具現されうる。

一方、基板１１０に対して垂直である方向から見るとき、第１クラック誘導層１５６は、薄膜トランジスタＴ６とは重ならないように配置されうる。前述のように、外部からの衝撃により、ディスプレイ装置内部にクラックが発生するとしても、第１クラック誘導層１５６にクラックが発生するか、あるいは第１クラック誘導層１５６の近傍にクラックが発生することになる。従って、そのような第１クラック誘導層１５６を、薄膜トランジスタＴ６と重ならない位置に配置させることにより、薄膜トランジスタＴ６の損傷を効果的に防止することができる。

同時に、基板１１０から第１クラック誘導層１５６の上面までの距離ｄ１は、基板１１０から、第２構成要素であるドレイン電極１７５の上端面までの最長距離ｄ２より長くすることができる。このことを通じて、上方から基板１１０の側へと衝撃が印加される際、当該衝撃が、ドレイン電極１７５に逹する前に、第１クラック誘導層１５６にまず逹するようにし、結果として、衝撃のほとんどを、第１クラック誘導層１５６に伝達させることができる。このことを通じて、ドレイン電極１７５の近傍に位置した、ドレイン電極１７５の下方の無機絶縁層におけるクラックの発生を効果的に防止することができる。それは、後述する実施形態及びその変形例においても同様である。さらに、基板１１０から第１クラック誘導層１５６の上面までの距離ｄ１は、第１有機絶縁膜１５４が覆う構成要素の上面のうちで最も上方の箇所についての基板１１０からの距離、すなわち、有機絶縁膜１５４が覆う構成要素の上面までの最長距離より、長くすることができる。

画素電極１９１は、第１有機絶縁膜１５４上に位置し、下部のドレイン電極１７５に連結されうる。画素電極１９１は、（半）透明電極（透明電極または半透明電極）または反射型電極でありうる。画素電極１９１が（半）透明電極である場合には、例えば、ＩＴＯ（indium tin oxide）、ＩＺＯ（indium zinc oxide）、ＺｎＯ、Ｉｎ₂Ｏ₃、ＩＧＯ（indium gallium oxide）またはＡＺＯ（aluminum doped zinc oxide）を含んでもよい。画素電極１９１が反射型電極であるときには、画素電極１９１は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、及びそれらの化合物などを含む反射膜と、ＩＴＯ、ＩＺＯ、ＺｎＯ、Ｉｎ₂Ｏ₃、ＩＧＯまたはＡＺＯによって形成された層とを有することができる。ここで、本発明は、それに限定されるものではなく、画素電極１９１は、多様な材質を含んでもよく、その構造も、単層または積層でありうるというように、多様な変形が可能である。

第１有機絶縁膜１５４の上方には、有機物を含む画素区画形成膜である第２有機絶縁膜１９２が配置される。この第２有機絶縁膜１９２は、各副画素に対応する開口、すなわち、少なくとも画素電極１９１の中央部を露出させる開口を有することにより、画素ごとの発光領域のための区画を形成する役割を行う。また、第２有機絶縁膜１９２は、画素電極１９１のエッジと、画素電極１９１の上方の対向電極１９５との距離を増大させることにより、画素電極１９１のエッジにおけるアークなどの発生を防止する役割を行う。そのような第２有機絶縁膜１９２は、例えば、ポリイミドといった有機物によって形成されうる。

有機発光素子１９０の中間層１９３は、低分子物質または高分子物質を含んでもよい。該低分子物質を含む場合、ホール注入層（ＨＩＬ：hole injection layer）、ホール輸送層（ＨＴＬ：hole transport layer）、発光層（ＥＭＬ：emission layer）、電子輸送層（ＥＴＬ：electron transport layer）、電子注入層（ＥＩＬ：electron injection layer）などが、それぞれ単独で、あるいはそれらの複数のものが複合されて積層された構造を有することができる。中間層１９３が高分子物質を含む場合には、概して、ホール輸送層（ＨＴＬ）及び発光層（ＥＭＬ）を含む構造を有することができる。ここで、中間層１９３は、必ずしもそれに限定されるものではなく、多様な構造を有することもできるということは言うまでもない。

対向電極１９５は、ディスプレイ領域ＤＡ上に配置されるが、ディスプレイ領域ＤＡを覆うようにも配置されうる。すなわち、対向電極１９５は、複数個の有機発光素子１９０にわたって一体に形成され、複数個の画素電極１９１に対応する。そのような対向電極１９５は、（半）透明電極または反射型電極でありうる。対向電極１９５が（半）透明電極であるときには、仕事関数が小さい金属、すなわち、Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ａｇ、Ｍｇ、及びそれらの合金及び化合物から選ばれる材料によって形成された層と、ＩＴＯ、ＩＺＯ、ＺｎＯまたはＩｎ₂Ｏ₃といった透明導電材料より形成される（半）透明導電層と、を有することができる。対向電極１９５が反射型電極であるときには、Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ａｇ、Ｍｇ、及びそれらの合金及び化合物から選ばれる材料によって形成された層を有することができる。ここで、対向電極１９５の構成及び材料は、それらに限定されるものではなく、多様な変形が可能であるということは言うまでもない。

これまでは、第１クラック誘導層１５６が層間絶縁膜１４３上に位置する場合について説明したが、本発明は、それに限定されるものではない。例えば、本発明の他の一実施形態によるディスプレイ装置の一部を概略的に図示する断面図である図２に図示されているように、層間絶縁膜１４３上に、データ線１７１といった配線が位置し、第１クラック誘導層１５６は、そのようなデータ線１７１上に位置することができる。そして、第１有機絶縁膜１５４は、層間絶縁膜１４３、ドレイン電極１７５及び第１クラック誘導層１５６を覆うことができる。

そのような本実施形態によるディスプレイ装置の場合にも同様に、外部からの衝撃が印加されるとしても、画素回路での不良の発生を効果的に防止することができる。具体的には、ディスプレイ装置が使用される過程において、イメージが具現される画面に、外部からの衝撃が印加される場合が多いのであり、そのような衝撃が印加されるとしても、画素回路の損傷を効果的に防止することができる。

図１を参照して説明したように、第１クラック誘導層１５６は、無機絶縁物によって形成されるのであり、（上方の）外部から、第１有機絶縁膜１５４に伝達された衝撃は、有機物によって形成された第１有機絶縁膜１５４を通過して、その下方に伝達されるよりは、有機物よりも硬度が高い無機絶縁物によって形成された、第１クラック誘導層１５６に伝達される。従って、そのように伝達された衝撃により、ディスプレイ装置の内部にクラックが発生するとしても、第１クラック誘導層１５６にクラックが発生するか、あるいは第１クラック誘導層１５６の近傍にクラックが発生することになる。本実施形態によるディスプレイ装置の場合、外部からの衝撃により、ディスプレイ装置の内部にクラックが発生するとしても、第１クラック誘導層１５６にクラックが発生するか、あるいは第１クラック誘導層１５６の近傍にクラックが発生することになる。従って、薄膜トランジスタＴ６などが不良になることを、効果的に防止することができる。

ここで、第１クラック誘導層１５６やその近傍にてクラックが発生することにより、第１クラック誘導層１５６の下方のデータ線１７１にも、クラックが発生することもあるということは言うまでもない。しかし、第１クラック誘導層１５６にて、ほとんどのクラックが発生するので、データ線１７１より下方の無機絶縁層までは、クラックが延長されることがなく、従って、データ線１７１と、他の導電層とのショートが発生しなくなる。さらには、データ線１７１における第１クラック誘導層１５６に対応する部分と、基板１１０との間には、絶縁物質だけ介在されるようにすることにより、データ線１７１の下方の無機絶縁層までクラックが延長されるとしても、データ線１７１が他の導電層とショートすることはない。

参考までに、第１クラック誘導層１５６を、無機絶縁層に接するように、その直ぐ上に位置させることも可能であるが、１つの画素に多くの薄膜トランジスタとキャパシタとが位置することになる場合には、第１クラック誘導層１５６を位置させる空間を見い出すことが容易ではない。そのような場合には、前述のように、第１クラック誘導層１５６を、データ線１７１といった配線の上に位置させることを考慮することができる。

一方、図２に図示されているような場合にも、基板１１０から、第１クラック誘導層１５６の上面までの距離ｄ１が、基板１１０から第２構成要素であるドレイン電極１７５の上面までの最長距離ｄ２より長くなるようにすることができる。さらに、基板１１０から、第１クラック誘導層１５６の上面までの距離ｄ１は、第１有機絶縁膜１５４が覆う構成要素の上面のうちで最も上方の箇所についての基板１１０からの距離、すなわち、有機絶縁膜１５４が覆う構成要素の上面までの最長距離より、長くすることができる。

図３は、本発明のさらに他の一実施形態によるディスプレイ装置の一部分を概略的に図示する平面図である。図３に図示されているように、本実施形態によるディスプレイ装置は、基板１１０を具備する。図３に図示されているように、本実施形態によるディスプレイ装置が具備する基板１１０は、ディスプレイ領域ＤＡと、このディスプレイ領域ＤＡの外側の周辺領域ＰＡと、を有する。基板１１０のディスプレイ領域ＤＡには、有機発光素子といった多様なディスプレイ素子が配置される。基板１１０の周辺領域ＰＡには、ディスプレイ領域ＤＡに印加する電気的信号を伝達するための多様な配線が位置することができる。以下においては、便宜上、ディスプレイ素子として、有機発光素子を具備するディスプレイ装置について説明する。しかし、本発明は、それに限定されるものではない。参考までに、図３においては、ディスプレイ領域ＤＡ内に位置した複数個の画素電極１９１を図示しているが、複数個の画素電極１９１は、それぞれ、ディスプレイ素子に対応すると理解されうる。

図４は、図３のディスプレイ装置が含む１（副）画素の等価回路図である。図４においては、（副）画素が有機発光素子を含む場合を図示している。そのように、本実施形態によるディスプレイ装置は、複数個の画素電極１９１に一対一に対応する複数個の回路部を具備し、各回路部は、対応する画素電極１９１に電気的に連結される。すなわち、図４は、そのような複数個の回路部のうちの１つの回路部を示す等価回路図と理解されうる。

図４に図示されているように、本発明の一実施形態によるディスプレイ装置の１つの（副）画素は、複数個の薄膜トランジスタＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７、キャパシタＣｓｔ及び有機発光素子ＯＬＥＤを含む。複数個の薄膜トランジスタＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７やキャパシタＣｓｔは、前述のような回路部に含まれる構成要素と理解されうる。そのような回路部は、複数本の信号線１２１，１２２，１２３，１２４，１７１及び電源供給線１７２，１７８に、電気的に連結される。ここで、複数本の信号線１２１，１２２，１２３，１２４，１７１や電源供給線１７２，１７８は、複数個の（副）画素に電気的に連結されうるということは言うまでもない。

薄膜トランジスタは、駆動薄膜トランジスタ（driving ＴＦＴ）Ｔ１、スイッチング薄膜トランジスタ（switching ＴＦＴ）Ｔ２、補償薄膜トランジスタＴ３、初期化薄膜トランジスタＴ４、動作制御薄膜トランジスタＴ５、発光制御薄膜トランジスタＴ６及びバイパス薄膜トランジスタＴ７を含む。図１または図２を参照して説明した実施形態によるディスプレイ装置においては、例示的に発光制御薄膜トランジスタＴ６またはバイパス薄膜トランジスタＴ７を、画素回路の構成要素として説明したと理解されうる。

信号線は、当段（当該画素行での画像データ信号を読み込むため）のスキャン信号Ｓｎを伝達するスキャン線１２１、初期化薄膜トランジスタＴ４及びバイパス薄膜トランジスタＴ７に、前段のスキャン信号Ｓｎ−１を伝達する前段スキャン線１２２、動作制御薄膜トランジスタＴ５及び発光制御薄膜トランジスタＴ６に、発光制御信号Ｅｎを伝達する発光制御線１２３、スキャン線１２１と交差し、データ信号Ｄｍを伝達するデータ線１７１、駆動薄膜トランジスタＴ１を初期化する初期化電圧Ｖｉｎｔを伝達する初期化電圧線１２４を含む。ここで、このような信号線以外に、駆動電圧ＥＬＶＤＤを伝達し、データ線１７１とほぼ平行に形成されている下部電源供給線１７２、そしてその上方に位置する上部電源供給線１７８も、信号線と共に配置される。

駆動薄膜トランジスタＴ１のゲート電極Ｇ１は、キャパシタＣｓｔのキャパシタ下部電極Ｃｓｔ１に連結されており、駆動薄膜トランジスタＴ１のソース電極Ｓ１は、動作制御薄膜トランジスタＴ５を経由して、下部電源供給線１７２に連結されており、駆動薄膜トランジスタＴ１のドレイン電極Ｄ１は、発光制御薄膜トランジスタＴ６を経由して、有機発光素子ＯＬＥＤの画素電極と電気的に連結されている。駆動薄膜トランジスタＴ１は、スイッチング薄膜トランジスタＴ２のスイッチング動作により、データ信号Ｄｍの伝達を受け、有機発光素子ＯＬＥＤに駆動電流Ｉ_OLEDを供給する。

スイッチング薄膜トランジスタＴ２のゲート電極Ｇ２は、スキャン線１２１に連結されており、スイッチング薄膜トランジスタＴ２のソース電極Ｓ２は、データ線１７１に連結されており、スイッチング薄膜トランジスタＴ２のドレイン電極Ｄ２は、駆動薄膜トランジスタＴ１のソース電極Ｓ１に連結されており、動作制御薄膜トランジスタＴ５を経由して、下部電源供給線１７２に連結されている。そのようなスイッチング薄膜トランジスタＴ２は、スキャン線１２１を介して伝達されたスキャン信号Ｓｎによってターンオンされ、データ線１７１に伝達されたデータ信号Ｄｍを、駆動薄膜トランジスタＴ１のソース電極に伝達するスイッチング動作を遂行する。

補償薄膜トランジスタＴ３のゲート電極Ｇ３は、スキャン線１２１に連結されており、補償薄膜トランジスタＴ３のソース電極Ｓ３は、駆動薄膜トランジスタＴ１のドレイン電極Ｄ１に連結されており、発光制御薄膜トランジスタＴ６を経由して、有機発光素子ＯＬＥＤの画素電極と連結されており、補償薄膜トランジスタＴ３のドレイン電極Ｄ３は、キャパシタＣｓｔのキャパシタ下部電極Ｃｓｔ１、初期化薄膜トランジスタＴ４のドレイン電極Ｄ４、及び駆動薄膜トランジスタＴ１のゲート電極Ｇ１に連結されている。そのような補償薄膜トランジスタＴ３は、スキャン線１２１を介して伝達されたスキャン信号Ｓｎによってターンオンされ、駆動薄膜トランジスタＴ１のゲート電極Ｇ１と、ドレイン電極Ｄ１とを電気的に連結し、駆動薄膜トランジスタＴ１をダイオード連結させる。

初期化薄膜トランジスタＴ４ゲート電極Ｇ４は、前段スキャン線１２２に連結されており、初期化薄膜トランジスタＴ４のソース電極Ｓ４は、バイパス薄膜トランジスタＴ７のドレイン電極Ｄ７と、初期化電圧線１２４とに連結されており、初期化薄膜トランジスタＴ４のドレイン電極Ｄ４は、キャパシタＣｓｔのキャパシタ下部電極Ｃｓｔ１、補償薄膜トランジスタＴ３のドレイン電極Ｄ３、及び駆動薄膜トランジスタＴ１のゲート電極Ｇ１に連結されている。そのような初期化薄膜トランジスタＴ４は、前段スキャン線１２２を介して伝達された前段スキャン信号Ｓｎ−１によってターンオンされ、初期化電圧Ｖｉｎｔを駆動薄膜トランジスタＴ１のゲート電極Ｇ１に伝達し、駆動薄膜トランジスタＴ１のゲート電極Ｇ１の電圧を初期化させる初期化動作を遂行する。

動作制御薄膜トランジスタＴ５のゲート電極Ｇ５は、発光制御線１２３に連結されており、動作制御薄膜トランジスタＴ５のソース電極Ｓ５は、下部電源供給線１７２と連結されており、動作制御薄膜トランジスタＴ５のドレイン電極Ｄ５は、駆動薄膜トランジスタＴ１のソース電極Ｓ１、及びスイッチング薄膜トランジスタＴ２のドレイン電極Ｄ２と連結されている。

発光制御薄膜トランジスタＴ６のゲート電極Ｇ６は、発光制御線１２３に連結されており、発光制御薄膜トランジスタＴ６のソース電極Ｓ６は、駆動薄膜トランジスタＴ１のドレイン電極Ｄ１、及び補償薄膜トランジスタＴ３のソース電極Ｓ３に連結されており、発光制御薄膜トランジスタＴ６のドレイン電極Ｄ６は、バイパス薄膜トランジスタＴ７のソース電極Ｓ７、及び有機発光素子ＯＬＥＤの画素電極に電気的に連結されている。そのような動作制御薄膜トランジスタＴ５及び発光制御薄膜トランジスタＴ６は、発光制御線１２３を介して伝達された発光制御信号Ｅｎによって同時にターンオンされ、駆動電圧ＥＬＶＤＤが有機発光素子ＯＬＥＤに伝達され、有機発光素子ＯＬＥＤに駆動電流Ｉ_OLEDを流す。

バイパス薄膜トランジスタＴ７のゲート電極Ｇ７は、前段スキャン線１２２に連結されており、バイパス薄膜トランジスタＴ７のソース電極Ｓ７は、発光制御薄膜トランジスタＴ６のドレイン電極Ｄ６、及び有機発光素子ＯＬＥＤの画素電極１９１（図１）に連結されており、バイパス薄膜トランジスタＴ７のドレイン電極Ｄ７は、初期化薄膜トランジスタＴ４のソース電極Ｓ４、及び初期化電圧線１２４に連結されている。バイパス薄膜トランジスタＴ７は、前段スキャン線１２２を介して伝達された前段スキャン信号Ｓｎ−１をゲート電極Ｇ７に伝達される。前段スキャン信号Ｓｎ−１から、バイパス薄膜トランジスタＴ７をオフさせることができる所定レベルの電圧の電気的信号が印加されれば、バイパス薄膜トランジスタＴ７がオフ状態になり、駆動電流Ｉ_dの一部が、バイパス電流Ｉ_bpとして、バイパス薄膜トランジスタＴ７を介して抜けていく。

ブラック映像を表示する、駆動薄膜トランジスタＴ１の最小電流が駆動電流として流れる場合にも、有機発光素子ＯＬＥＤが発光するならば、ブラック映像が正しく表示されない。ここで、駆動薄膜トランジスタＴ１の最小電流とは、駆動薄膜トランジスタＴ１のゲート・ソース電圧Ｖ_GSがスレショルド電圧Ｖ_thより小さく、駆動薄膜トランジスタＴ１がオフになる条件での電流を意味する。従って、そのような最小電流が駆動電流として流れる場合にも、有機発光素子ＯＬＥＤが発光することを防止するために、バイパス薄膜トランジスタＴ７は、駆動薄膜トランジスタＴ１から流れ出る電流Ｉ_dの一部を、バイパス電流Ｉ_bpとして、有機発光素子ＯＬＥＤ側の電流経路以外の、他の電流経路に分散させることができる。そのように、駆動薄膜トランジスタＴ１をオフにする条件での最小駆動電流（例えば、１０ｐＡ以下の電流）よりもさらに小さい電流を有機発光素子ＯＬＥＤに伝達させることで、有機発光素子ＯＬＥＤを発光させないか、あるいは発光程度を最小化させ、ブラック映像を具現させる。

該ブラック映像を表示するための最小駆動電流が流れる場合、該最小駆動電流からバイパス電流Ｉ_bpが分岐されることにより、有機発光素子ＯＬＥＤでの発光のオンオフや、発光の程度が大きい影響を受ける。しかし、一般映像またはホワイト映像といった映像を表示する大きい駆動電流が流れる場合、有機発光素子ＯＬＥＤでの発光の程度は、バイパス電流Ｉ_bpによってほとんど影響を受けないと言える。従って、該ブラック映像を表示する駆動電流が流れる場合、駆動電流Ｉ_dから、バイパス薄膜トランジスタＴ７を介して抜けてきたバイパス電流Ｉ_bpの電流量の分だけ低減された有機発光素子ＯＬＥＤの発光電流Ｉ_OLEDは、ブラック映像を確実に表現することができるレベルの電流量を有することになる。従って、バイパス薄膜トランジスタＴ７を利用し、正確なブラック輝度の映像を具現することにより、コントラスト比を向上させることができる。

図４においては、初期化薄膜トランジスタＴ４とバイパス薄膜トランジスタＴ７とが、前段スキャン線１２２に連結された場合を図示したが、本発明は、それに限定されるものではない。他の実施形態として、初期化薄膜トランジスタＴ４は、前段スキャン線１２２に連結され、前段スキャン信号Ｓｎ−１によって駆動し、バイパス薄膜トランジスタＴ７は、別途の配線に連結され、前記配線に伝達される信号によっても駆動される。

キャパシタＣｓｔのキャパシタ上部電極Ｃｓｔ２は、下部電源供給線１７２に連結されており、有機発光素子ＯＬＥＤの対向電極は、共通電圧ＥＬＶＳＳに連結されている。それにより、有機発光素子ＯＬＥＤは、駆動薄膜トランジスタＴ１から駆動電流Ｉ_OLEDを伝達されて発光することにより、画像を表示することができる。

図４においては、補償薄膜トランジスタＴ３と初期化薄膜トランジスタＴ４とが、デュアルゲート電極（二連のゲート電極）を有するように図示されているが、本発明は、それに限定されるものではない。例えば、補償薄膜トランジスタＴ３及び初期化薄膜トランジスタＴ４の少なくと一方は、１つだけのゲート電極を有することもできる。また、補償薄膜トランジスタＴ３及び初期化薄膜トランジスタＴ４を除く他の薄膜トランジスタＴ１，Ｔ２，Ｔ５，Ｔ６，Ｔ７のうちの少なくともいずれか一つがデュアルゲート電極を有することもできるというように、多様な変形が可能であるということは言うまでもない。

以下において、そのような有機発光ディスプレイ装置の一画素の具体的な動作について概略的に説明する。

まず、初期化期間の間、前段スキャン線１２２を介して、ローレベルの前段スキャン信号Ｓｎ−１が供給される。それにより、ローレベルの前段スキャン信号Ｓｎ−１に対応して、初期化薄膜トランジスタＴ４がターンオンされ、初期化薄膜トランジスタＴ４を介して、初期化電圧線１２４からの初期化電圧Ｖｉｎｔが、駆動薄膜トランジスタＴ１のゲート電極に伝達され、したがって、初期化電圧Ｖｉｎｔにより、駆動薄膜トランジスタＴ１が初期化される。

その後、データプログラミング期間において、スキャン線１２１を介して、ローレベルのスキャン信号Ｓｎが供給される。それにより、ローレベルのスキャン信号Ｓｎに対応して、スイッチング薄膜トランジスタＴ２及び補償薄膜トランジスタＴ３がターンオンされる。それにより、駆動薄膜トランジスタＴ１は、ターンオンされた補償薄膜トランジスタＴ３によってダイオード連結され、順方向でバイアスされる。それにより、データ線１７１から供給されたデータ信号Ｄｍから、駆動薄膜トランジスタＴ１のスレショルド電圧Ｖ_thの分だけ低減された補償電圧Ｄｍ＋Ｖ_th（Ｖ_thは、（−）の値）が、駆動薄膜トランジスタＴ１のゲート電極Ｇ１に印加される。そして、キャパシタＣｓｔの両端には、駆動電圧ＥＬＶＤＤと補償電圧Ｄｍ＋Ｖ_thとが印加され、キャパシタＣｓｔには、両端の電圧差に対応する電荷が保存される。

その後、発光期間の間、発光制御線１２３から供給される発光制御信号Ｅｎが、ハイレベルからローレベルに変更される。それにより、発光期間の間、ローレベルの発光制御信号Ｅｎにより、動作制御薄膜トランジスタＴ５及び発光制御薄膜トランジスタＴ６がターンオンされる。それにより、駆動薄膜トランジスタＴ１のゲート電極の電圧と、駆動電圧ＥＬＶＤＤとの電圧差によって決定される駆動電流Ｉ_OLEDが発生し、発光制御薄膜トランジスタＴ６を介して、駆動電流ＩＯＬＥＤが有機発光素子ＯＬＥＤに供給される。発光期間の間、キャパシタＣｓｔにより、駆動薄膜トランジスタＴ１のゲート・ソース電圧Ｖ_GSは、「（Ｄｍ＋Ｖ_th）−ＥＬＶＤＤ」にて維持されるのであり、駆動薄膜トランジスタＴ１の電流・電圧関係によれば、駆動電流Ｉ_OLEDは、ゲート・ソース電圧Ｖ_GSからスレショルド電圧Ｖ_thを差し引いた値の二乗である「（Ｄｍ−ＥＬＶＤＤ）²」に比例するので、駆動電流Ｉ_OLEDは、駆動薄膜トランジスタＴ１のスレショルド電圧Ｖ_thに係わりなく決定される。

以下においては、図４に図示された有機発光ディスプレイ装置の１つの（副）画素の詳細構造について、図５ないし図１０を参照して説明する。

図５は、図４の（副）画素における複数個の薄膜トランジスタ及びキャパシタなどの位置を概略的に図示するパターン配置図である。参考までに、図４に図示されているような回路配置図は、１つの（副）画素の回路配置図であり、その上下左右に、同一／類似構成の（副）画素が配置されてもよい。図６ないし図１０は、図５の複数個の薄膜トランジスタ及びキャパシタなどの構成要素を、導電パターン層別に概略的に図示するパターン配置図である。すなわち、図６ないし図１０のそれぞれは、同一の導電パターン層中に位置する配線や半導体層などの配置を図示したものであり、図６ないし図１０に図示された導電パターン層（層状構造）同士の間には、絶縁層などが介在されうる。例えば、図６に図示された導電パターン層と、図７に図示された導電パターン層との間には、第１ゲート絶縁膜１４１（図１１）が介在されており、図７に図示された導電パターン層と、図８に図示された導電パターン層との間には、第２ゲート絶縁膜１４２（図１１）が介在されており、図９に図示された導電パターン層と、図１０に図示された導電パターン層との間には、第１無機膜１５１（図１１）が介在されているのでありうる。ここで、そのような絶縁層には、コンタクトホールなどが形成され、図６ないし図１０に図示された導電パターン層（層状構造）同士が、上下に、互いに電気的に連結されうるということは言うまでもない。このように、本実施形態によるディスプレイ装置は、ディスプレイ領域ＤＡ中に配置された、複数の導電パターン層を含む画素回路を有する。なお、本願では、便宜のため、場合により部分的に配線を形成可能な半導体層のパターンも含めて、導電パターンまたは導電パターン層などと呼ぶこととする。ここでの各導電パターン層は、一連の成膜及びパターニングの工程により、同時に同一の材料により形成されるパターンを一まとめにして呼ぶものである。

本実施形態による有機発光ディスプレイ装置は、スキャン信号Ｓｎ、前段スキャン信号Ｓｎ−１、発光制御信号Ｅｎ及び初期化電圧Ｖｉｎｔをそれぞれ印加し、行方向に沿って形成されているスキャン線１２１、前段スキャン線１２２、発光制御線１２３及び初期化電圧線１２４を含む。そして、本実施形態による有機発光ディスプレイ装置は、スキャン線１２１、前段スキャン線１２２、発光制御線１２３及び初期化電圧線１２４と交差し、（副）画素に、データ信号Ｄｍ及び駆動電圧ＥＬＶＤＤをそれぞれ印加するデータ線１７１と電源供給線１７２，１７８とを含んでもよい。ここで、副）画素は、有機発光素子、及びそれに電気的に連結された回路部を具備するが、該有機発光素子は、画素電極１９１を含み、該回路部は、駆動薄膜トランジスタＴ１、スイッチング薄膜トランジスタＴ２、補償薄膜トランジスタＴ３、初期化薄膜トランジスタＴ４、動作制御薄膜トランジスタＴ５、発光制御薄膜トランジスタＴ６、バイパス薄膜トランジスタＴ７及びキャパシタＣｓｔを含んでもよいということは言うまでもない。

スキャン線１２１、前段スキャン線１２２、発光制御線１２３及び初期化電圧線１２４は、ｘ軸に沿って配列された（副）画素の回路部にも、共通して電気的に連結される。ここで、図３の＋ｙ方向及び−ｙ方向には、同様に、ｘ軸方向に延長された他のスキャン線１２１、前段スキャン線１２２、発光制御線１２３及び初期化電圧線１２４が位置することができるということは言うまでもない。そして、データ線１７１と電源供給線１７２，１７８は、ｙ軸に沿って配列された（副）画素の回路部にも共通して電気的に連結される。同様に、図３の＋ｘ方向及び−ｘ方向には、同様に、ｙ軸方向に延長された他のデータ線１７１と電源供給線１７２，１７８とが位置することができる。すなわち、本実施形態によるディスプレイ装置は、複数本のスキャン線１２１、前段スキャン線１２２、発光制御線１２３、初期化電圧線１２４、データ線１７１及び電源供給線１７２，１７８を具備することができる。

駆動薄膜トランジスタＴ１、スイッチング薄膜トランジスタＴ２、補償薄膜トランジスタＴ３、初期化薄膜トランジスタＴ４、動作制御薄膜トランジスタＴ５、発光制御薄膜トランジスタＴ６及びバイパス薄膜トランジスタＴ７は、図６に図示されているような半導体層に沿って形成されているが、該半導体層は、多様な形状に折れ曲がった形状を有することができる。該半導体層は、駆動薄膜トランジスタＴ１に対応する駆動チャネル領域１３１ａ、スイッチング薄膜トランジスタＴ２に対応するスイッチングチャネル領域１３１ｂ、補償薄膜トランジスタＴ３に対応する補償チャネル領域１３１ｃ１，１３１ｃ２，１３１ｃ３、初期化薄膜トランジスタＴ４に対応する初期化チャネル領域１３１ｄ１，１３１ｄ２，１３１ｄ３、動作制御薄膜トランジスタＴ５に対応する動作制御チャネル領域１３１ｅ、発光制御薄膜トランジスタＴ６に対応する発光制御チャネル領域１３１ｆ、及びバイパス薄膜トランジスタＴ７に対応するバイパスチャネル領域１３１ｇを含んでもよい。すなわち、駆動チャネル領域１３１ａ、スイッチングチャネル領域１３１ｂ、補償チャネル領域１３１ｃ１，１３１ｃ２，１３１ｃ３、初期化チャネル領域１３１ｄ１，１３１ｄ２，１３１ｄ３、動作制御チャネル領域１３１ｅ、発光制御チャネル領域１３１ｆ及びバイパスチャネル領域１３１ｇは、図６に図示されているような半導体層の一部の領域であると理解されうる。

そのような半導体層は、ポリシリコンを含んでもよい。そして、該半導体層は、例えば、不純物がドーピングされていない前述のようなチャネル領域と、チャネル領域の両側の不純物がドーピングされて形成されたソース領域及びドレイン領域と、を含んでもよい。ここで、該不純物は、薄膜トランジスタの種類によって異なり、Ｎ型不純物またはＰ型不純物を含んでもよい。該チャネル領域と、該のチャネル領域の一側に位置したソース領域と、チャネル領域の他側に位置したドレイン領域とを、活性層と言うことができる。すなわち、薄膜トランジスタが活性層を有し、該活性層は、チャネル領域、ソース領域及びドレイン領域を含むとも理解される。

ドーピングされて形成されたソース領域やドレイン領域は、場合によっては、薄膜トランジスタのソース電極やドレイン電極とも解釈される。すなわち、例えば、駆動ソース電極は、図６に図示された半導体層において、駆動チャネル領域１３１ａ近辺で不純物がドーピングされた駆動ソース領域１７６ａに該当し、駆動ドレイン電極は、図６に図示された半導体層において、駆動チャネル領域１３１ａ近辺で不純物がドーピングされた駆動ドレイン領域１７７ａに該当する。ここで、前述のように、中間連結層１７５を発光制御薄膜トランジスタＴ６のドレイン電極とすることもできるというように、多様な変形が可能である。また、図６に図示された半導体層において、薄膜トランジスタ同士の間の箇所に対応する半導体層の部分も、不純物によってドーピングされ、該薄膜トランジスタを電気的に連結する役割を行う配線として解釈されうる。それは、後述する実施形態、及びその変形例においても、同様である。

一方、キャパシタＣｓｔが配置されてもよい。キャパシタＣｓｔは、第２ゲート絶縁膜１４２を挟んで配置されるキャパシタ下部電極１２５ａとキャパシタ上部電極１２７とを含んでもよい。このとき、キャパシタ下部電極１２５ａは、駆動薄膜トランジスタＴ１の駆動ゲート電極１２５ａの役割も同時に行うことができる。すなわち、駆動ゲート電極１２５ａとキャパシタ下部電極１２５ａは、一体であるものとして理解されうる。以下では、駆動ゲート電極について言及するとき、便宜上、キャパシタ下部電極１２５ａと同一の参照番号を使用する。

キャパシタ下部電極１２５ａは、図７に図示されているように、隣接した（副）画素の間で、互いに分離されたアイランド形状を有することができる。そのようなキャパシタ下部電極１２５ａは、図７に図示されているように、スキャン線１２１、前段スキャン線１２２及び発光制御線１２３と、同一の層に同一物質によって形成されうる。

参考までに、スイッチングゲート電極１２５ｂ及び補償ゲート電極１２５ｃ１，１２５ｃ２は、半導体層と交差するスキャン線１２１の部分であったり、スキャン線１２１から突出した部分であったりするのであり、初期化ゲート電極１２５ｄ１，１２５ｄ２とバイパスゲート電極１２５ｇは、半導体層と交差する前段スキャン線１２２の部分であったり、前段スキャン線１２２から突出した部分であったりするのであり、動作制御ゲート電極１２５ｅと発光制御ゲート電極１２５ｆは、半導体層と交差する発光制御線１２３の部分であったり、発光制御線１２３から突出した部分であったりするものと理解されうる。

キャパシタ上部電極１２７は、隣接した（副）画素同士の間で互いに連結されていてもよく、図８に図示されているように、初期化電圧線１２４と、同一の層に同一物質によって形成されうる。キャパシタ上部電極１２７には、開口部２７が形成されてもよいのであり、この開口部２７を介して、後述するような連結部材１７４において、キャパシタ下部電極１２５ａと、補償薄膜トランジスタＴ３の補償ドレイン領域１７７ｃとが電気的に連結されるようにすることが。キャパシタ上部電極１２７は、層間絶縁膜１４３（図１１）に形成されたコンタクトホール１６８を介して、下部電源供給線１７２に連結されうる。

駆動薄膜トランジスタＴ１は、駆動チャネル領域１３１ａ、駆動ゲート電極１２５ａ、駆動ソース領域１７６ａ及び駆動ドレイン領域１７７ａを含む。駆動ゲート電極１２５ａは、前述のように、キャパシタ下部電極１２５ａの役割を兼ねることができる。駆動ソース領域１７６ａは、駆動ゲート電極１２５ａの一方の外側（図６などでは、−ｘ方向）にある部分である。駆動ドレイン領域１７７ａは、駆動ゲート電極１２５ａの他方の外側（図６などでは、＋ｘ方向）にある部分であり、駆動ゲート電極１２５ａを中心に、駆動ソース領域１７６ａの反対側に位置する。駆動薄膜トランジスタＴ１の駆動ソース領域１７６ａは、後述するスイッチングドレイン領域１７７ｂ及び動作制御ドレイン領域１７７ｅに連結され、駆動ドレイン領域１７７ａは、後述する補償ソース領域１７６ｃ及び発光制御ソース領域１７６ｆに連結される。

スイッチング薄膜トランジスタＴ２は、スイッチングチャネル領域１３１ｂ、スイッチングゲート電極１２５ｂ、スイッチングソース領域１７６ｂ及びスイッチングドレイン領域１７７ｂを含む。スイッチングソース領域１７６ｂは、第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２及び層間絶縁膜１４３に形成されたコンタクトホール１６４を介して、データ線１７１と電気的に連結されうる。ここで、必要によっては、データ線１７１のコンタクトホール１６４近辺の部分を、スイッチング薄膜トランジスタＴ２のソース領域と理解することもできる。スイッチングドレイン領域１７７ｂは、スイッチングチャネル領域１３１ｂを中心に、スイッチングソース領域１７６ｂの反対側に位置し、不純物がドーピングされた半導体層部分である。

そのようなスイッチング薄膜トランジスタＴ２は、発光させようとする（副）画素を選択するスイッチング素子として使用される。スイッチングゲート電極１２５ｂは、スキャン線１２１に連結されており、スイッチングソース領域１７６ｂは、前述のように、データ線１７１に連結されており、スイッチングドレイン領域１７７ｂは、駆動薄膜トランジスタＴ１及び動作制御薄膜トランジスタＴ５に連結されている。

補償薄膜トランジスタＴ３は、補償チャネル領域１３１ｃ１，１３１ｃ２，１３１ｃ３、補償ゲート電極１２５ｃ１，１２５ｃ２、補償ソース領域１７６ｃ及び補償ドレイン領域１７７ｃを含む。補償ソース領域１７６ｃは、補償チャネル領域１３１ｃ１，１３１ｃ２，１３１ｃ３近辺で不純物がドーピングされた半導体層の部分であり、補償ドレイン領域１７７ｃは、補償チャネル領域１３１ｃ１，１３１ｃ２，１３１ｃ３近辺で不純物がドーピングされた補償ドレイン領域１７７ｃに該当する。補償ゲート電極１２５ｃ１，１２５ｃ２は、第１ゲート電極１２５ｃ１と第２ゲート電極１２５ｃ２とを含むデュアルゲート電極であり、漏れ電流の発生を防止するか、あるいは低減させる役割を行うことができる。補償薄膜トランジスタＴ３の補償ドレイン領域１７７ｃは、連結部材１７４を介して、キャパシタ下部電極１２５ａに連結されうる。補償チャネル領域１３１ｃ１，１３１ｃ２，１３１ｃ３は、第１ゲート電極１２５ｃ１に対応する部分１３１ｃ１、第２ゲート電極１２５ｃ２に対応する部分１３１ｃ３、及び、これら２つの部分１３１ｃ１，１３１ｃ３の間の部分１３１ｃ２を含んでもよい。

連結部材１７４は、図９に図示されているように、データ線１７１及び中間連結層１７５などと同一の物質で同一の導電パターン層中に形成されうる。連結部材１７４の一端は、第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２及び層間絶縁膜１４３に形成されたコンタクトホール１６６を介して、補償ドレイン領域１７７ｃ及び初期化ドレイン領域１７７ｄに連結され、連結部材１７４の他端は、第２ゲート絶縁膜１４２及び層間絶縁膜１４３に形成されたコンタクトホール１６７を介して、キャパシタ下部電極１２５ａに連結される。ここで、連結部材１７４の他端は、キャパシタ上部電極１２７に形成された開口部２７を介して、キャパシタ下部電極１２５ａに連結される。

初期化薄膜トランジスタＴ４は、初期化チャネル領域１３１ｄ、初期化ゲート電極１２５ｄ、初期化ソース領域１７６ｄ及び初期化ドレイン領域１７７ｄを含む。初期化ソース領域１７６ｄは、初期化連結線１７３を介して、初期化電圧線１２４と連結されている。初期化連結線１７３の一端は、第２ゲート絶縁膜１４２及び層間絶縁膜１６０に形成されたコンタクトホール１６１を介して、初期化電圧線１２４と連結され、初期化連結線１７３の他端は、第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２及び層間絶縁膜１６０に形成されたコンタクトホール１６２を介して、初期化ソース領域１７６ｄと連結されうる。初期化ドレイン領域１７７ｄは、初期化チャネル領域１３１ｄを中心に、初期化ソース領域１７６ｄの反対側にある、不純物がドーピングされた半導体層の部分である。

動作制御薄膜トランジスタＴ５は、動作制御チャネル領域１３１ｅ、動作制御ゲート電極１２５ｅ、動作制御ソース領域１７６ｅ及び動作制御ドレイン領域１７７ｅを含む。動作制御ソース領域１７６ｅは、第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２及び層間絶縁膜１４３に形成されたコンタクトホール１６５を介して、下部電源供給線１７２にも電気的に連結されうる。ここで、必要によっては、下部電源供給線１７２のコンタクトホール１６５近辺の部分を、動作制御薄膜トランジスタＴ５のソース領域と理解することもできる。動作制御ドレイン領域１７７ｅは、動作制御チャネル領域１３１ｅを中心に、動作制御ソース領域１７６ｅの反対側にある、不純物がドーピングされた半導体層の部分である。

発光制御薄膜トランジスタＴ６は、発光制御チャネル領域１３１ｆ、発光制御ゲート電極１２５ｆ、発光制御ソース領域１７６ｆ及び発光制御ドレイン領域１７７ｆを含む。発光制御ドレイン領域１７７ｆは、第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２及び層間絶縁膜１４３に形成されたコンタクトホール１６３を介して、層間絶縁膜１４３上の中間連結層１７５に連結されうる。中間連結層１７５は、図９に図示されているように、データ線１７１や下部電源供給線１７２などと共に、層間絶縁膜１４３上に位置することができる。発光制御ソース領域１７６ｆは、発光制御チャネル領域１３１ｆを中心に、発光制御ドレイン領域１７７ｆの反対側にある、不純物がドーピングされた半導体層の部分である。そのような中間連結層１７５は、後述するような補助連結層１７９に電気的に連結され、結果として、有機発光素子の画素電極１９１に電気的に連結される。

バイパス薄膜トランジスタＴ７は、バイパスチャネル領域１３１ｇ、バイパスゲート電極１２５ｇ、バイパスソース領域１７６ｇ及びバイパスドレイン領域１７７ｇを含む。バイパスドレイン領域１７７ｇは、初期化薄膜トランジスタＴ４の初期化ソース領域１７６ｄに連結されるが、それにより、初期化連結線１７３を介して、初期化電圧線１２４と連結されている。バイパスソース領域１７６ｇは、（＋ｙ方向の）（副）画素の有機発光素子の画素電極に電気的に連結される。具体的には、バイパスソース領域１７６ｇは、（＋ｙ方向の）（副）画素の発光制御ドレイン領域１７７ｆに連結され、それにより、コンタクトホール１６３を介して、層間絶縁膜１４３上の中間連結層１７５に連結されうる。前述のように、中間連結層１７５は、補助連結層１７９に電気的に連結され、結果として、有機発光素子の画素電極１９１に電気的に連結される。

一方、データ線１７１、下部電源供給線１７２、初期化連結線１７３、連結部材１７４及び中間連結層１７５は、図９に図示されているように、同一の物質を含み、同一の導電パターン層中に、具体的には、層間絶縁膜１４３上に位置することができる。下部電源供給線１７２は、複数個の（副）画素において、一定の電気的信号を供給するのであり、従って、高品質のイメージをディスプレイするディスプレイ装置を具現するためには、下部電源供給線１７２において、電圧降下などを発生させない必要がある。もし下部電源供給線１７２において、電圧降下が発生することになれば、複数個の（副）画素において、同一輝度の光を放出するように、データ信号などが、複数個の（副）画素に印加されるとしても、複数個の（副）画素の位置によって放出する光の輝度が異なってしまい、イメージ品質が低下してしまう。

しかし、図９に図示されているように、下部電源供給線１７２は、データ線１７１、初期化連結線１７３、連結部材１７４及び中間連結層１７５などと共に、同一の導電パターン層中に位置するので、その面積を拡大させるのに限界がある。その結果、下部電源供給線１７２での電圧降下を最小化させることが容易ではない。

しかし、本実施形態によるディスプレイ装置の場合、データ線１７１、下部電源供給線１７２、初期化連結線１７３、連結部材１７４及び中間連結層１７５の上方に、図１０に図示されているような上部電源供給線１７８を位置させ、この上部電源供給線１７８が、コンタクトホール１８１を介して、下部電源供給線１７２に電気的に連結されるようにすることにより、下部電源供給線１７２での電圧降下問題を解決することができる。特に、ディスプレイ装置が図１０に図示されているように、ｙ軸方向に延長された上部電源供給線１７８同士の間に、ｘ軸方向に延長された枝線１７８ａを有するようにし、ｙ軸方向に延長された上部電源供給線１７８が相互に電気的に連結されるようにする。その場合、上部電源供給線１７８は、結果として、図１０に図示されているように、１つの（副）画素において、ほぼ「＋」のような形状を有し、ディスプレイ領域ＤＡ全体においては、概略、格子の形態を有すると理解されうる。そのような構成を通じて、ディスプレイ領域ＤＡの全体にわたって、均一な電気的信号が、下部電源供給線１７２及び／または上部電源供給線１７８を介して、回路部に印加されるようにすることができる。

図５ないし図１０においては、１つの（副）画素のみを図示しているので、前述のように、本実施形態によるディスプレイ装置は、複数個の下部電源供給線１７２、及び複数個の上部電源供給線１７８を具備することができる。ここで、複数個の上部電源供給線１７８は、複数個の下部電源供給線１７２に一対一に対応するのであり、また、複数個の上部電源供給線１７８は、対応する下部電源供給線１７２に電気的に連結されているものとして理解されうる。

その場合、各下部電源供給線１７２は、対応する上部電源供給線１７８と、複数個の位置で電気的に連結されうる。すなわち、図１０においては、１個の（副）画素のみを図示しているので、下部電源供給線１７２が対応する上部電源供給線１７８と、１個のコンタクトホール１８１を介して、電気的に連結されるように図示されているが、ｙ軸に沿って配列された複数個の（副）画素にて共有される、下部電源供給線１７２と上部電源供給線１７８は、複数個の位置で電気的に連結されうる。

特に、図１０に図示されているように、各（副）画素にて、下部電源供給線１７２と上部電源供給線１７８とが相互に電気的に連結されるならば、結局、複数個の下部電源供給線１７２と、複数個の上部電源供給線１７８は、複数個の画素電極１９１に対応するそれぞれの地点にて、電気的に連結されうる。すなわち、複数個の下部電源供給線１７２と、複数個の上部電源供給線１７８とを相互電気的に連結させるコンタクトホール１８１の個数は、複数個の画素電極１９１の個数に対応しうる。

ここで、ｙ軸に沿って配列された複数個の（副）画素のうちの一部の（副）画素においては、図１０に図示されているように下部電源供給線１７２と上部電源供給線１７８とが直接に連結され、他の（副）画素においては、下部電源供給線１７２と上部電源供給線１７８とが直接には連結されないのでありうる。すなわち、ディスプレイ領域ＤＡ全体において、複数個の下部電源供給線１７２と、複数個の上部電源供給線１７８は、相互に電気的に連結されるが、複数個の画素電極１９１のうちの一部に対応する地点において、電気的に連結される。さらには、複数個の下部電源供給線１７２と、複数個の上部電源供給線１７８は、ディスプレイ領域ＤＡ内における、ランダムに位置した複数個の地点にて、電気的に連結されてもよい。

一方、前述のように、発光制御ドレイン領域１７７ｆは、有機発光素子の画素電極１９１に電気的に連結されなければならない。従って、上部電源供給線１７８と同一の物質を含む補助連結層１７９を、上部電源供給線１７８と同一の導電パターン層中に位置させ、発光制御ドレイン領域１７７ｆに、コンタクトホール１６３を介して電気的に連結された中間連結層１７５に、補助連結層１７９を、コンタクトホール１８３を介して電気的に連結させうる。補助連結層１７９は、上部に形成された層のコンタクトホール１８５を介して、有機発光素子の画素電極１９１に電気的に連結されることにより、発光制御ドレイン領域１７７ｆが、有機発光素子の画素電極１９１に電気的に連結されるようにすることができる。

図１１は、図５ないし図１０のディスプレイ装置の一部分を概略的に図示する断面図である。参考までに、図１１は、図５ないし図１０のディスプレイ装置の多くの部分の断面図を便宜上連結して図示したものであり、図１１の各部分が互いに隣接して位置しなければならないというものではない。例えば、発光制御薄膜トランジスタＴ６及び有機発光素子１９０が図示された部分と、データ線１７１及び第１クラック誘導層１５６が図示された部分と、キャパシタＣｓｔが図示された部分とは、図１１に図示されているように互いに隣接して位置するのでなくてもよい。ここで、それらの相対的な位置が、図１１に図示されているような順序である必要もないということは言うまでもない。すなわち、発光制御薄膜トランジスタＴ６及び有機発光素子１９０が図示された部分と、キャパシタＣｓｔが図示された部分との間に、データ線１７１及び第１クラック誘導層１５６が図示された部分が位置しなければならないものではない。

図１１に図示されているように、以上で説明した多様な構成要素は、基板１１０上に位置することができる。そして、図１を参照して説明したところと類似した構造を有する。例えば、バッファ層１１１上には、図６に図示されているようなチャネル領域などが位置し、第１ゲート絶縁膜１４１がそれらを覆うことができる。そして、第１ゲート絶縁膜１４１上には、図７に図示されているような導電パターン層が位置することができる。図７に図示されているような導電パターン層を、第１ゲート配線と言うこともできる。第２ゲート絶縁膜１４２は、第１ゲート配線を覆い、第２ゲート絶縁膜１４２上には、図８に図示されているような導電パターン層が位置することができる。図８に図示されているような導電パターン層を、第２ゲート配線と言うことができる。

そして、層間絶縁膜１４３が第２ゲート配線を覆い、層間絶縁膜１４３上には、図９に図示されているような、データ線１７１、下部電源供給線１７２、初期化連結線１７３、連結部材１７４及び中間連結層１７５が配置される。データ線１７１、初期化連結線１７３、連結部材１７４及び中間連結層１７５を総称して、第１導電パターンと言うことができ、下部電源供給線１７２は、そのような第１導電パターンと、同一の導電パターン層中に位置すると理解されうる。下部電源供給線１７２が第１導電パターンと同一の導電パターン層中に位置することにより、製造過程においてそれらは、同時に形成される。その結果、下部電源供給線１７２は、第１導電パターンと同一の物質を含んでもよく、さらには、下部電源供給線１７２は、第１導電パターンと同一の、単層または積層の構造（層状構造）を有することができる。

そのようなデータ線１７１、下部電源供給線１７２、初期化連結線１７３、連結部材１７４及び中間連結層１７５などは、前述のように、第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２及び層間絶縁膜１４３の少なくとも一部に形成されたコンタクトホール１６１，１６２，１６３，１６４，１６５，１６６，１６７，１６８，１６９を介して、下方の半導体層などに電気的に連結されうる。

第１導電パターン及び下部電源供給線１７２の上には、第１無機膜１５１が位置する。第１無機膜１５１は、シリコンナイトライド、シリコンオキサイドまたはシリコンオキシナイトライドなどによって形成されうる。第１無機膜１５１上には、図１０に図示されているような上部電源供給線１７８及び補助連結層１７９が配置されうる。補助連結層１７９を第２導電パターンと言い、上部電源供給線１７８は、そのような第２導電層と同一の導電パターン層中に位置すると理解されうる。上部電源供給線１７８が第２導電パターンと同一の導電パターン層中に位置することにより、製造過程において、それらは同時に形成される。その結果、上部電源供給線１７８は、第２導電パターンと同一の物質を含んでもよく、さらには、上部電源供給線１７８は、第２導電パターンと同一の、単層または積層の構造（層状構造）を有することができる。

そのような上部電源供給線１７８と補助連結層１７９は、第１無機膜１５１に形成されたコンタクトホール１８１，１８３を介して、下部の第１導電パターンや下部電源供給線１７２にも電気的に連結されうる。具体的には、第１無機膜１５１は、コンタクトホール１８１のための開口を有し、その下部の下部電源供給線１７２の第１上面の少なくとも一部を露出させ、それにより、上部電源供給線１７８を、開口を介して下部電源供給線１７２にコンタクトさせることができる。ここで、第１無機膜１５１は、コンタクトホール１８３のための開口も有し、その下方の補助連結層１７９を、中間連結層１７５にコンタクトさせることができるということは言うまでもない。

そのような第２導電パターン及び上部電源供給線１７８の上には、第２無機膜１５３が位置するが、第２無機膜１５３は、シリコンナイトライド、シリコンオキサイドまたはシリコンオキシナイトライドなどによって形成されうる。この第２無機膜１５３は、第２導電層と上部電源供給線１７８とを覆い、第２導電パターンの外側において、第１無機膜１５１とコンタクトする。第１無機膜１５１と第２無機膜１５３とを総称して、無機絶縁膜である、層間絶縁膜１４３と中間連結層１７５とを覆う追加無機絶縁膜であると言うことができる。

第２無機膜１５３上には、平坦化膜である第１有機絶縁膜１５４が配置され、その第１有機絶縁膜１５４上に、有機発光素子の画素電極１９１が位置することができる。その画素電極１９１は、第２無機膜１５３に形成された開口と、第１有機絶縁膜１５４に形成されたコンタクトホール１８５とを介して、補助連結層１７９に連結され、結果として、発光制御ドレイン領域１７７ｆに電気的に連結されうる。そして、第１有機絶縁膜１５４内に位置する第１クラック誘導層１５６は、追加無機絶縁膜と言うことができる第２無機膜１５３上に位置することになる。

このように、１つの（副）画素に、多数の薄膜トランジスタとキャパシタとを含む画素回路が位置する場合、前述のような第１クラック誘導層１５６は、導電パターン同士が重なり合わない箇所に位置することになる。図５及び図１１においては、第１クラック誘導層１５６が、データ線１７１の上方に位置するが、データ線１７１における第１クラック誘導層１５６に対応する部分と、基板１１０との間には、絶縁物質だけ介在されるように、第１クラック誘導層１５６の位置が選択されたものとして図示している。このような位置の選択により、外部から衝撃が印加される場合に、当該衝撃が、第１クラック誘導層１５６に集中されるようにすることができる。また、それにより、第１クラック誘導層１５６や、その下方の第１無機膜１５１や第２無機膜１５３にクラックが発生するか、あるいは、その下方のデータ線１７１や、さらにその下方の、第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２及び／または層間絶縁膜１４３にクラックが発生するとしても、データ線１７１以外の配線をショートさせないようにすることができる。このように位置が選択されるにあたり、第１クラック誘導層１５６は、基板１１０に垂直である方向から見るときに、アイランド形状を有することになるということは言うまでもない。

一方、図９に図示されているように、データ線１７１及び中間連結層１７５などと同一の導電パターン層中に位置する構成要素は、互いに同一の物質を含むのであり、図７に図示されているように、キャパシタ下部電極１２５ａなどと同一の導電パターン層中に位置する構成要素は、互いに同一の物質を含む。ここで、図９に図示された導電パターン層の材料の強度を、図７に図示された導電パターン層の材料の強度より低くすることができる。例えば、図９に図示された導電パターン層は、アルミニウムなどを含み、図７に図示された導電パターン層は、モリブデンなどを含むようにする。

図１１に図示されているように、第１クラック誘導層１５６は、データ線１７１上部に位置するが、第１クラック誘導層１５６やその下部で発生したクラックは、データ線１７１までも延長される。このとき、データ線１７１が、相対的に強度が低い物質を含むようにすることにより、クラック成長がデータ線１７１で止まり、その下部には延長させない。

一方、基板１１０から、第１クラック誘導層１５６の上面までの距離ｄ１は、基板１１０から、薄膜トランジスタＴ６が含む構成要素の上面のうちで基板１１０から最も遠い箇所までの距離より、すなわち上面までの最長距離より長くすることができる。さらに、図１１に図示されているように、基板１１０から第１クラック誘導層１５６の上面までの距離ｄ１は、第１有機絶縁膜１５４の下方の無機物層の上面のうち、基板１１０から最も遠い上面までの最長距離ｄ２より長くすることもできる。図１１においては、第１有機絶縁膜１５４の下方の無機物層の上面のうちで、基板１１０から最も遠い箇所が、第２無機膜１５３における隆起部の上面であるものとして図示されている。このような、距離ｄ１と最長距離ｄ２との関係により、上部から基板１１０の側へと衝撃が印加される際、当該衝撃が、第１有機絶縁膜１５４下部の無機物層に逹する前に、第１クラック誘導層１５６にまず逹するようにするのであり、結果として、衝撃のほとんどを、第１クラック誘導層１５６に伝達させることができる。

図１２は、本発明のさらに他の一実施形態によるディスプレイ装置の一部を概略的に図示する断面図である。図１２においては、層間絶縁膜１４３上に、第１無機膜１５１と第２無機膜１５３とを図示していないが、本実施形態によるディスプレイ装置の場合にも、第１無機膜１５１と第２無機膜１５３とが存在しうる。本実施形態によるディスプレイ装置の場合、第１クラック誘導層１５６とデータ線１７１との間に介在される有機物層１５５をさらに具備する。それを介して、第１クラック誘導層１５６において、クラックが発生するとしても、当該クラックが有機物層１５５によって遮断され、データ線１７１まで成長させない。

図１３は、本発明のさらに他の一実施形態によるディスプレイ装置の一部を概略的に図示する断面図である。図１３に図示されているように、第２有機絶縁膜１９２内に位置する第２クラック誘導層１５８をさらに具備することもできる。第２クラック誘導層１５８も、シリコンオキサイド、シリコンナイトライドまたはシリコンオキシナイトライドといった無機絶縁物によって形成された単層／積層の構造を有することができる。第２クラック誘導層１５８は、第１クラック誘導層１５６よりも、基板１１０から遠い上部に位置するので、外部からの衝撃を最も先に吸収し、下方に位置した無機層でのクラック発生の確率を画期的に低減させることができるのであり、下方に位置した無機層においてクラックが発生するとしても、その大きさを縮小させることができる。

第２クラック誘導層１５８は、基板１１０に垂直である方向から見るとき、第１クラック誘導層１５６と少なくとも一部が重なり合うように配置されたアイランド形状を有することができる。従って、第２クラック誘導層１５８は、基板１１０に垂直である方向から見るとき、薄膜トランジスタＴ６とは重なり合わない。

ここで、さらに、本発明のさらに他の一実施形態によるディスプレイ装置の一部を概略的に図示する断面図である図１４に図示されているように、ディスプレイ装置は、第１クラック誘導層を具備せず、第２有機絶縁膜１９２内の第２クラック誘導層１５８のみを具備することもできるというように、多様な変形が可能であるということは言うまでもない。ここで、その場合にも、第２クラック誘導層１５８は、基板１１０に垂直である方向から見るとき、薄膜トランジスタＴ６と重なり合わず、アイランド形状を有することができるということは言うまでもない。

このように本発明は、図面に図示された実施形態を参照に説明したが、それらは、例示的なものに過ぎず、当該技術分野において当業者であるならば、それらから多様な変形、及び均等な他の実施形態が可能であるという点を理解するであろう。従って、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決められるものである。

好ましい一実施形態では、下記のとおりである。

特には有機発光表示装置では、樹脂材料からなるベース基板を用いることで曲げ可能（bendable）な表示パネルとすることができ、軽量化などのために対向基板を省くこともできる。特に、top emisson type (前面発光型)であると、パターン形成面側が、表示パネルの表側となる。そのため、封止層や保護層のみが、表示パネルのパターン形成面を覆う場合もありうる。

表示パネルのパターン形成面、特には画素配列領域（画像表示領域）に、物がぶつかった場合、例えば、固い物品を落としたり、家具の角部にぶつけたりした場合、画素ごとの回路部が損傷を受けることがありうる。すなわち、ＴＦＴの電極などを絶縁する無機絶縁膜にクラックが入り、ショートが生じることなどがありうる。

そこで、下記Ａ１〜Ａ３を前提として、下記Ｂ１〜Ｂ３とする。

Ａ１ TFTなどを含む画素回路部における配線パターン層間の絶縁や保護のために、複数層からなる無機絶縁層（ＩＬ：第1及び第2ゲート絶縁膜141,142、及び層間絶縁膜143、並びにバリア層111）が配置されている。

この無機絶縁層（ＩＬ）の厚み（トータルの厚み）は、例えば、１００〜８００ｎｍである。この無機絶縁層（ＩＬ）を形成する無機絶縁材料の引っ張りヤング率は、例えば30〜200GPaである。無機絶縁材料は、特には、シリコンなどの酸化物、窒化物または酸窒化物である。

Ａ２ 画素回路部のための無機絶縁層（ＩＬ）と、表層側の画素電極191との間には、樹脂からなる平坦化膜（第１有機絶縁膜154）が配置される。
平坦化膜の厚みは、例えば１〜３μｍである。平坦化膜を形成するための樹脂材料の引っ張りヤング率は、例えば0.1〜５GPaである。

Ａ３ TFTなどの画素回路部を構成する導電パターンのうちで最も上方に位置するもの（画素回路最上層パターン）は、平坦化膜により直接に覆われるか、または、平坦化膜より下方に位置する。

Ｂ１ 各画素中に、無機材料からなるアイランド状（島状）のパターン（「第１クラック誘導層156」）を配置し、その上面（平坦面）及び側面が、平坦化膜（第１有機絶縁膜154）によって覆われるようにする。

Ｂ２ 「第１クラック誘導層156」の上面は、画素回路最上層パターンの上端面よりも、上方に位置する。

Ｂ３ 「第１クラック誘導層156」は、画素中にて、複数の導電パターン層に属する複数の導電パターンに重なり合うことがないように配置される。特には、ＴＦＴと重なり合わないように配置される。

上記Ｂ１〜Ｂ３により、画素に上方から加わった機械的衝撃は、画素回路最上層パターンに伝わる前に、「第１クラック誘導層156」に伝えられる。このようにして、「第１クラック誘導層156」にクラックが入ることで、機械的衝撃のエネルギーを吸収する。

また、残りの機械的衝撃も、「第１クラック誘導層156」及び無機絶縁層（ＩＬ）を介して、樹脂製のベース基板に迅速に伝達される。また、万一、「第１クラック誘導層156」の下方の無機絶縁膜にクラックが入った場合にも、導電パターン層が一つだけなので、短絡（ショート）が生じる可能性は小さい。

下記Ａ４を前提として、上記Ｂ１〜Ｂ３とともに、または上記Ｂ１〜Ｂ３に代えて、下記Ｂ４〜Ｂ５とすることができる（図１３〜１４）。

Ａ４ 画素電極191のエッジ部を覆うとともに、画素開口を区画形成する画素区画形成膜（第２有機絶縁192）が備えられる。画素区画形成膜（第２有機絶縁192）の厚みは、例えば１〜３μｍであり、この上には、例えば、共通電極、及び、湿気などの浸透を防ぐ封止層が配置される。

Ｂ４ 各画素中に、無機材料からなるアイランド状（島状）のパターン（「第２クラック誘導層158」）を配置し、その上面(平坦面)及び側面が、画素区画形成膜（第２有機絶縁192）によって覆われるようにする。

Ｂ５ 「第２クラック誘導層158」は、画素中にて、複数の導電パターン層に属する複数の導電パターンに重なり合うことがないように配置される。特には、ＴＦＴと重なり合わないように配置される。また、「第１クラック誘導層156」が配置される場合には、「第１クラック誘導層156」と「第２クラック誘導層158」とが重なり合うように、特には、これらの輪郭がほぼ重なり合うようにすることができる。

また、具体的な一実施形態にて、下記Ｃ１〜Ｃ６の少なくとも一つとすることができる。

Ｃ１ 「第１クラック誘導層156」及び／または「第２クラック誘導層158」の無機材料は、剛性の材料、例えば引っ張りヤング率が30〜200GPaの材料であり、比較的、脆性破壊しやすい材料である。特には、無機絶縁膜に使用可能な材料からなり、例えば、画素回路用の無機絶縁層（ＩＬ）と同様、シリコンなどの酸化物、窒化物または酸窒化物による単層膜または積層膜とすることができる。

Ｃ２ 画素回路用の無機絶縁層（ＩＬ）の上面と、「第１クラック誘導層156」の下面との間に、データ線171またはこれから延長された部分が介在されるようにすることができる（図２）。

Ｃ３ 画素回路用の無機絶縁層（ＩＬ）の上面と、「第１クラック誘導層156」の下面との間に、同様にアイランド状またはストライプ状の有機物層のパターン（有機物層１５５）が介在されるようにすることができる（図１２）。
この有機物層１５５は、平坦化膜（第１有機絶縁膜154）と同様の樹脂材料を用いて、「第１クラック誘導層156」より小さい厚み（例えば「第１クラック誘導層156」の２０〜７０％の厚み）に形成することができる。この有機物層１５５は、クラックの伝播を遮断するためものである。

Ｃ４ 画素回路用の無機絶縁層（ＩＬ）の上面と、「第１クラック誘導層156」の下面との間には、「第１クラック誘導層156」の下面に接するようにして、さらにクラック誘導用の無機膜（第１〜２無機膜151, 153）を、単層膜または積層膜として配置することができる（図１１）。

この無機膜は、「第１クラック誘導層156」と組み合わさって、クラック誘導層として機能することができるものである。また、このクラック誘導用の無機膜（第１〜 ２無機膜151, 153）は、画素領域のほぼ全体を覆うように配置されて、平坦化膜（第１有機絶縁膜154）に組み合わされる絶縁膜として機能することができる。

Ｃ５ 「クラック誘導層」（156,158）のパターンは、複数個（例えば2〜10個）の画素に一つの割合で、均一に分布するように配置することもできる。

Ｃ６ 「第１クラック誘導層156」の上面と、平坦化膜（第１有機絶縁膜154）の上面との間の距離、すなわち、「第１クラック誘導層156」の上面を直接覆う樹脂膜の厚みは、例えば、0.1〜0.6μmまたは0.2〜0.5μmとすることができる。

Ｃ７ 「第１クラック誘導層156」及び／または「第２クラック誘導層158」は、矩形のアイランド状に限らず、円形状、非連続または連続のストライプ状などとすることができる。

本発明のディスプレイ装置は、例えば、表示関連の技術分野に効果的に適用可能である。

１１０ 基板
１１１ バッファ層
１２１ スキャン線
１２２ 前段スキャン線
１２３ 発光制御線
１２４ 初期化電圧線
１２５ａ，１２５ｂ，１２５ｃ，１２５ｄ，１２５ｅ，１２５ｆ，１２５ｇ ゲート電極
１２７ ストレージ開口部
１３１ａ，１３１ｂ，１３１ｃ，１３１ｄ，１３１ｅ，１３１ｆ，１２５ｇ チャネル領域
１４１ 第１ゲート絶縁膜
１４２ 第２ゲート絶縁膜
１４３ 層間絶縁膜
１５１ 第１無機膜
１５３ 第２無機膜
１５４ 第１有機絶縁膜
１５６ 第１クラック誘導層
１５８ 第２クラック誘導層
１７１ データ線
１７２ 下部電源供給線
１７４ 連結部材
１７６ａ，１７６ｂ，１７６ｃ，１７６ｄ，１７６ｅ，１７６ｆ，１７６ｇ ソース領域
１７７ａ，１７７ｂ，１７７ｃ，１７７ｄ，１７７ｅ，１７７ｆ，１７７ｇ ドレイン領域
１７８ 上部電源供給線
１９２ 第２有機絶縁膜
Ｃｓｔ キャパシタ
Ｃｓｔ１ キャパシタ下部電極
Ｃｓｔ２ キャパシタ上部電極
Ｔ１ 駆動薄膜トランジスタ
Ｔ２ スイッチング薄膜トランジスタ
Ｔ３ 補償薄膜トランジスタ
Ｔ４ 初期化薄膜トランジスタ
Ｔ５ 駆動制御薄膜トランジスタ
Ｔ６ 発光制御薄膜トランジスタ

Claims (25)

1. 基板と、
   前記基板上に配置された薄膜トランジスタと、
   前記薄膜トランジスタの上方に位置した第１有機絶縁膜と、
   前記第１有機絶縁膜内に位置する第１クラック誘導層と、を具備するディスプレイ装置。
2. 前記基板に対して垂直である方向から見るとき、前記第１クラック誘導層は、前記薄膜トランジスタと重なり合わないことを特徴とする請求項１に記載のディスプレイ装置。
3. 前記第１クラック誘導層は、無機絶縁物を含むことを特徴とする請求項１に記載のディスプレイ装置。
4. 前記第１クラック誘導層は、前記基板に垂直である方向から見るとき、アイランド形状であることを特徴とする請求項１に記載のディスプレイ装置。
5. 前記第１有機絶縁膜の下面と、前記第１クラック誘導層の下面とは、同一の絶縁膜またはパターン層の上面に接するように位置することを特徴とする請求項１に記載のディスプレイ装置。
6. 前記薄膜トランジスタは、第１構成要素と、前記第１構成要素の上方に位置する第２構成要素と、を含み、前記第１構成要素と前記第２構成要素との間には、無機絶縁膜が介在されることを特徴とする請求項１に記載のディスプレイ装置。
7. 前記第１クラック誘導層は、前記無機絶縁膜の上方に位置し、前記第１有機絶縁膜は、前記無機絶縁膜、前記第２構成要素及び前記第１クラック誘導層を覆うことを特徴とする請求項６に記載のディスプレイ装置。
8. 前記第１クラック誘導層は、前記無機絶縁膜上に配置された配線上に位置し、前記第１有機絶縁膜は、前記無機絶縁膜、前記第２構成要素及び前記第１クラック誘導層を覆うことを特徴とする請求項６に記載のディスプレイ装置。
9. 前記配線における前記第１クラック誘導層に対応する部分と、前記基板との間には、絶縁物質だけが介在されることを特徴とする請求項８に記載のディスプレイ装置。
10. 前記第１クラック誘導層と前記配線との間に介在される有機物層をさらに具備することを特徴とする請求項８に記載のディスプレイ装置。
11. 前記配線と前記第２構成要素とは、同一の物質を含み、前記第２構成要素の材料の強度は、前記第１構成要素の材料の強度より低いことを特徴とする請求項８に記載のディスプレイ装置。
12. 前記無機絶縁膜及び前記第２構成要素を覆う追加無機絶縁膜をさらに具備し、前記第１クラック誘導層は、前記追加無機絶縁膜の上方に位置し、前記第１有機絶縁膜は、前記追加無機絶縁膜と前記第１クラック誘導層とを覆うことを特徴とする請求項６に記載のディスプレイ装置。
13. 前記基板から前記第１クラック誘導層の上面までの距離は、前記基板から前記第２構成要素の上端面までの距離より遠いことを特徴とする請求項６に記載のディスプレイ装置。
14. 前記第２構成要素の上端面は、前記薄膜トランジスタが含む構成要素の上面のうちで、前記基板から最も遠い部分であることを特徴とする請求項１３に記載のディスプレイ装置。
15. 前記第１有機絶縁膜上に位置し、前記薄膜トランジスタに電気的に連結された画素電極と、
    前記画素電極のエッジを覆うように、前記第１有機絶縁膜上に位置する第２有機絶縁膜と、
    前記第２有機絶縁膜内に位置する第２クラック誘導層と、をさらに具備することを特徴とする請求項１に記載のディスプレイ装置。
16. 前記基板に対して垂直である方向から見るとき、前記第２クラック誘導層は、前記薄膜トランジスタと重なり合わないことを特徴とする請求項１５に記載のディスプレイ装置。
17. 前記基板に対して垂直である方向から見るとき、前記第２クラック誘導層は、前記第１クラック誘導層と少なくとも一部が重なり合うことを特徴とする請求項１５に記載のディスプレイ装置。
18. 前記第２クラック誘導層は、無機絶縁物を含むことを特徴とする請求項１５に記載のディスプレイ装置。
19. 前記第２クラック誘導層は、前記基板に垂直である方向から見るとき、アイランド形状であることを特徴とする請求項１５に記載のディスプレイ装置。
20. 基板と、
    前記基板上に配置された薄膜トランジスタと、
    前記薄膜トランジスタの上方に位置した第１有機絶縁膜と、
    前記第１有機絶縁膜上に位置し、前記薄膜トランジスタに電気的に連結された画素電極と、
    前記画素電極のエッジを覆うように、前記第１有機絶縁膜上に位置する第２有機絶縁膜と、
    前記第２有機絶縁膜内に位置する第２クラック誘導層と、を具備するディスプレイ装置。
21. 前記基板に対して垂直である方向から見るとき、前記第２クラック誘導層は、前記薄膜トランジスタと重なり合わないことを特徴とする請求項２０に記載のディスプレイ装置。
22. 前記第２クラック誘導層は、無機絶縁物を含むことを特徴とする請求項２０に記載のディスプレイ装置。
23. 前記第２クラック誘導層は、前記基板に垂直である方向から見るとき、アイランド形状であることを特徴とする請求項２０に記載のディスプレイ装置。
24. 基板と、
    基板上に配置され、薄膜トランジスタとキャパシタとを具備するピクセル回路部と、
    前記ピクセル回路部上に配置された有機絶縁層と、
    前記有機絶縁層内に位置するクラック誘導層と、
    前記有機絶縁層上に配置され、前記ピクセル回路部と電気的に連結された有機発光素子と、を含み、
    前記クラック誘導層は、前記基板の垂直方向から見るとき、前記薄膜トランジスタや前記キャパシタとオーバーラップされないディスプレイ装置。
25. 前記クラック誘導層は、無機絶縁材料を含むことを特徴とする請求項２４に記載のディスプレイ装置。

Images