JP7438347B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7438347B2
JP7438347B2 JP2022527259A JP2022527259A JP7438347B2 JP 7438347 B2 JP7438347 B2 JP 7438347B2 JP 2022527259 A JP2022527259 A JP 2022527259A JP 2022527259 A JP2022527259 A JP 2022527259A JP 7438347 B2 JP7438347 B2 JP 7438347B2
Authority
JP
Japan
Prior art keywords
conduction terminal
transistor
terminal connected
power supply
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022527259A
Other languages
English (en)
Other versions
JPWO2021240574A1 (ja
Inventor
成継 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2021240574A1 publication Critical patent/JPWO2021240574A1/ja
Application granted granted Critical
Publication of JP7438347B2 publication Critical patent/JP7438347B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0251Precharge or discharge of pixel before applying new pixel voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00Aspects of interface with display user
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/14Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Description

以下の開示は、近接センサを備えた表示装置に関する。
近年、有機EL素子を含む画素回路を備えた有機EL表示装置が実用化されている。有機EL素子は、OLED(Organic Light-Emitting Diode)とも呼ばれており、それに流れる電流に応じた輝度で発光する自発光型の表示素子である。このように有機EL素子は自発光型の表示素子であるので、有機EL表示装置は、バックライトおよびカラーフィルタなどを要する液晶表示装置に比べて、容易に薄型化・低消費電力化・高輝度化などを図ることができる。
上述のような有機EL表示装置に関し、近年、近接する位置の物体の有無を検出する近接センサの搭載が進んでいる。有機EL表示装置に搭載される近接センサは、典型的には、表示部の背面からIR光(赤外光)を出射する出射部と、IR光の反射光を受光する受光部とを含んでいる。近接する位置の物体の有無は、受光部が受光した反射光の光量に応じて生じる電流の大きさに基づいて判断される。
上記のような近接センサを備えた表示装置についての発明が日本の特開2009-223896号公報に開示されている。日本の特開2009-223896号公報に開示された表示装置では、近接センサとしての赤外線センサを表示パネルに内包する構造が採用されている。また、後述する実施形態の構成に関連する内容として、日本の特開2013-38441号公報には、放射線検出装置についてではあるが、光源からの光が薄膜トランジスタのチャネル領域に入射されないようにするために遮光層を設けることが記載されている。
日本の特開2009-223896号公報 日本の特開2013-38441号公報
ところで、近接センサを備えた有機EL表示装置に関し、表示品位の低下が問題となっている。これについて、図17に示すような画素回路(1個の有機EL素子61と7個のトランジスタT1~T7(第1初期化トランジスタT1、閾値電圧補償トランジスタT2、書き込み制御トランジスタT3、駆動トランジスタT4、電源供給制御トランジスタT5、発光制御トランジスタT6、第2初期化トランジスタT7)と1個の保持キャパシタCaとを含む画素回路)60が用いられているケースに着目して、以下に説明する。
なお、本明細書では、便宜上、画素回路60内へのデータ信号(表示データ)の書き込みが行われている状態(閾値電圧補償トランジスタT2および書き込み制御トランジスタT3がオンになっている状態)のことを「スキャンオン」といい、画素回路60内へのデータ信号の書き込みが行われていない状態(閾値電圧補償トランジスタT2および書き込み制御トランジスタT3がオフになっている状態)のことを「スキャンオフ」という。また、便宜上、有機EL素子61に駆動電流が供給されている状態(電源供給制御トランジスタT5および発光制御トランジスタT6がオンになっている状態)のことを「エミッションオン」といい、有機EL素子61に駆動電流が供給されていない状態(電源供給制御トランジスタT5および発光制御トランジスタT6がオフになっている状態)のことを「エミッションオフ」という。また、表示部全体のうち近接センサの出射部から出射されたIR光が照射される領域を「IR光照射領域(赤外光照射領域)」という。
以下、IR光照射領域内の画素回路60に着目する。IR光の照射が行われている時には、IR光の照射が行われていない時に比べて、全てのトランジスタT1~T7のオン電流およびオフ電流が増加する。これに関し、IR光の照射タイミングによって、表示等に及ぼす影響は異なる。
まず、IR光の照射がスキャンオフ時に行われた場合の表示等に及ぼす影響について説明する。この場合、第1初期化トランジスタT1および閾値電圧補償トランジスタT2のオフ電流が増加することによって、制御ノードNGの電位が変化する(保持キャパシタCaの両端間の電圧が変化する)。具体的には、制御ノードNGの電位が低下する。これにより、エミッションオンの状態になっていると、電源供給制御トランジスタT5、駆動トランジスタT4、および発光制御トランジスタT6を経由する駆動電流が相対的に増加し、駆動トランジスタT4の特性が変化する。図18は、薄膜トランジスタにIR光を照射した際の電流-電圧特性の変化の一例について説明するための図である。図18には、ドレイン-ソース間電圧Vdsを-10Vとして飽和領域で或るテスト用のLTPS-TFT(チャネル層に低温ポリシリコンを用いた薄膜トランジスタ)を使用した場合の特性を示している。実線901は薄膜トランジスタにIR光を照射していないケースの特性を示しており、太点線902は薄膜トランジスタにIR光を照射したケースの特性を示している。符号90を付した点線部分から、IR光の照射によってオフ電流が大きく増加することが把握される。
なお、全てのトランジスタについてオン電流やオフ電流が増加するが、第1初期化トランジスタT1および閾値電圧補償トランジスタT2のオフ電流の増加が表示輝度に大きな影響を及ぼす。これに関し、トップゲート構造の薄膜トランジスタが採用されている場合、表示部の背面からIR光が出射されることによって薄膜トランジスタのチャネル領域にIR光が照射される。これにより、ホールおよび電子が励起されて、オフ電流が著しく増加する。
上述のように駆動電流が増加すると、有機EL素子61の発光輝度が本来よりも高くなるので、該当箇所の表示が輝点として視認される(該当箇所の画素が高輝度化する)。図19は、画素の高輝度化について説明するための模式図である。図19に示すように、有機ELモジュール92の表面にはカバーガラス91が設けられており、その裏面には保護シート93が設けられている。その保護シート93に接するように近接センサ94が設けられている。近接センサ94は、赤外光を出射する出射部941と、赤外光の反射光を受光する受光部942とを備えている。表示面からは有機ELモジュール92内の有機EL素子が発光することによって点灯光が出射される。IR光照射領域では、上述したように第1初期化トランジスタT1および閾値電圧補償トランジスタT2のオフ電流の増加に伴って駆動電流が増加することによって、その点灯光が高輝度化する。
ところで、IR光の照射によって制御ノードNGの電位が変化した後、IR光が消灯しても、制御ノードNGの電位は変化後の状態で維持される。従って、IR光の消灯後においても、所望の輝度表示とは大きく異なる輝度表示が行われる。これについて、図20および図21を参照しつつ説明する。図20の太点線903および図21の太点線905はIR光の照射が行われていないケースの表示輝度の光学応答を示し、図20の実線904および図21の実線906はIR光の照射が行われたケースの表示輝度の光学応答を示している。なお、図20のケースでは「白色の階調値=255(最大階調)」の表示が行われており、図21のケースでは「白色の階調値=48」の表示が行われている。また、IR光の照射は、IR光のパルス幅を1.9ms、デューティ比を2.09%としてスキャンオフかつエミッションオンのタイミングで行われている。図20の太点線903から、「白色の階調値=255」の表示が行われる時にはIR光の照射がなければ表示輝度は約1,000cd/m2で維持されることが把握される。図20の実線904に示すように、「白色の階調値=255」の表示が行われる時には、IR光の照射タイミングで表示輝度は約2,700cd/m2に上昇し、IR光の消灯後、表示輝度は少し低下するが次のフレームの開始時点まで約2,500cd/m2で維持される。また、図21の太点線905から、「白色の階調値=48」の表示が行われる時にはIR光の照射がなければ表示輝度は約30cd/m2で維持されることが把握される。図21の実線906に示すように、「白色の階調値=48」の表示が行われる時には、IR光の照射タイミングで表示輝度は約1,400cd/m2に上昇し、その表示輝度が次のフレームの開始時点まで維持される。以上のように、IR光の消灯後においても、所望の輝度表示とは大きく異なる輝度表示が行われる。
また、上述のように駆動電流が増加すると、高電流ストレスに起因してIR光の消灯後に該当箇所において焼き付きが生じる。そのような焼き付きは、周囲の輝度やIR光の強度に応じて、IR光の照射が行われていない時に白点または黒点として視認され得る。すなわち、焼き付きは表示品位低下の原因となる。
次に、IR光の照射がスキャンオン時に行われた場合の表示等に及ぼす影響について説明する。この場合、データ信号の書き込みが行われている期間中に、書き込み制御トランジスタT3、駆動トランジスタT4、および閾値電圧補償トランジスタT2のオン電流が相対的に増加する。このため、データ信号の書き込みが正しく行われず、次にデータ信号の書き込みが行われるまで(次のフレーム期間まで)所望の階調表示が行われない。例えば、ベタ画像を表示しようとしている場合に該当箇所の表示がその周囲の表示とは異なった状態となる。図17に示した画素回路60が採用されている場合(駆動トランジスタT4がPチャネル型のトランジスタである場合)には、該当箇所の輝度が周囲の輝度よりも低くなり、瞬間的に視聴者には黒点のシミ(汚れ)のように視認される。このようにして、表示品位が低下する。
図22は、従来におけるIR光の照射タイミングについて説明するためのタイミングチャートである。但し、図22に示す波形は一例であって、表示部内の1~6行目の領域がIR光照射領域であると仮定する。走査信号SCANがハイレベルで維持されている期間はスキャンオフの期間であり、走査信号SCANがローレベルで維持されている期間はスキャンオンの期間である。発光制御信号EMがハイレベルで維持されている期間はエミッションオフの期間であり、発光制御信号EMがローレベルで維持されている期間はエミッションオンの期間である。図22に示す例では、符号P91,P92,およびP93を付した矢印で示す期間にIR光の照射が行われている。このように、従来、IR光の照射は、画像表示のための駆動動作と同期することなく、任意のタイミングで行われていた。IR光の照射がこのように任意のタイミングで行われると、例えば1行目の画素回路60には以下の(1)~(7)のいずれかのタイミングでIR光が照射されることになる。
(1)スキャンオンかつエミッションオフの期間
(2)スキャンオフかつエミッションオフの期間
(3)スキャンオフかつエミッションオンの期間
(4)上記(1)から上記(2)にまたがった期間
(5)上記(2)から上記(3)にまたがった期間
(6)上記(3)から上記(2)にまたがった期間
(7)上記(2)から上記(1)にまたがった期間
表示輝度の光学応答は、上記(1)~(7)のケースで互いに異なる。それ故、IR光照射領域内の画素が高輝度化することもあれば、IR光照射領域内の画素の輝度が周囲の画素の輝度よりも低くなることもある。このようにして表示品位が低下する。例えば、高輝度化した画素では短期的な焼き付きが生じる。そして、IR光の照射が行われていない期間において、IR光照射領域にその焼き付き(白焼き付きあるいは黒焼き付き)がスポット状に視認される。また、IR光の照射の累積によって長期的な焼き付きが生じ、修復不能な表示欠陥が引き起こされる。
そこで、以下の開示は、近接センサを備えた表示装置において、IR光の照射に起因する表示品位の低下を抑制することを目的とする。
本開示のいくつかの実施形態に係る表示装置は、電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第1電源線と、ローレベル電源電圧を供給する第2電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
を備え、
各画素回路は、
制御ノードと、
第1端子と、前記第2電源線に接続された第2端子とを有する前記表示素子と、
前記制御ノードに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
前記複数の発光制御線の1つに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
一端が前記第1電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
前記複数の走査信号線の1つに接続された制御端子と、前記複数のデータ信号線の1つに接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記制御ノードに接続された第2導通端子とを有する閾値電圧補償トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記制御ノードに接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第1初期化トランジスタと
を含み、
前記第1初期化トランジスタのチャネル層への前記赤外光の照射を防止する第1の遮光部が設けられ、
前記画素回路に含まれているトランジスタのチャネル層への前記赤外光の照射を防止するための遮光部は、前記画素回路に対応して島状に1つだけ設けられた前記第1の遮光部である。
本開示の他のいくつかの実施形態に係る表示装置は、電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第1電源線と、ローレベル電源電圧を供給する第2電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
を備え、
各画素回路は、
制御ノードと、
第1端子と、前記第2電源線に接続された第2端子とを有する前記表示素子と、
前記制御ノードに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
前記複数の発光制御線の1つに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
一端が前記第1電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
前記複数の走査信号線の1つに接続された制御端子と、前記複数のデータ信号線の1つに接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記制御ノードに接続された第2導通端子とを有する閾値電圧補償トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記制御ノードに接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第1初期化トランジスタと
を含み、
前記第1初期化トランジスタのチャネル層への前記赤外光の照射を防止する第1の遮光部が設けられ、
前記第1初期化トランジスタは、LDD構造を有する。
本開示の他のいくつかの実施形態に係る表示装置は、電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第1電源線と、ローレベル電源電圧を供給する第2電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
を備え、
各画素回路は、
制御ノードと、
第1端子と、前記第2電源線に接続された第2端子とを有する前記表示素子と、
前記制御ノードに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
前記複数の発光制御線の1つに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
一端が前記第1電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
前記複数の走査信号線の1つに接続された制御端子と、前記複数のデータ信号線の1つに接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記制御ノードに接続された第2導通端子とを有する閾値電圧補償トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記制御ノードに接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第1初期化トランジスタと
を含み、
前記第1初期化トランジスタのチャネル層への前記赤外光の照射を防止する第1の遮光部が設けられ、
前記第1初期化トランジスタは、直列に接続された2つのトランジスタによって構成されるデュアルゲート構造を有する
開示の他のいくつかの実施形態に係る表示装置は、電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第1電源線と、ローレベル電源電圧を供給する第2電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
を備え、
各画素回路は、
制御ノードと、
第1端子と、前記第2電源線に接続された第2端子とを有する前記表示素子と、
前記制御ノードに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
前記複数の発光制御線の1つに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
一端が前記第1電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
前記複数の走査信号線の1つに接続された制御端子と、前記複数のデータ信号線の1つに接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記制御ノードに接続された第2導通端子とを有する閾値電圧補償トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記制御ノードに接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第1初期化トランジスタと
を含み、
前記第1初期化トランジスタのチャネル層への前記赤外光の照射を防止する第1の遮光部が設けられ、
前記第1の遮光部は、前記赤外光を散乱する性質を有する板状の樹脂部材である。
本開示の他のいくつかの実施形態に係る表示装置は、電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第1電源線と、ローレベル電源電圧を供給する第2電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
を備え、
各画素回路は、
制御ノードと、
第1端子と、前記第2電源線に接続された第2端子とを有する前記表示素子と、
前記制御ノードに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
前記複数の発光制御線の1つに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
一端が前記第1電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
前記複数の走査信号線の1つに接続された制御端子と、前記複数のデータ信号線の1つに接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記制御ノードに接続された第2導通端子とを有する閾値電圧補償トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記制御ノードに接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第1初期化トランジスタと
を含み、
前記第1初期化トランジスタのチャネル層への前記赤外光の照射を防止する第1の遮光部が設けられ、
前記発光制御トランジスタの第1導通端子は、前記駆動トランジスタの第2導通端子に接続され、
前記発光制御トランジスタの第2導通端子は、前記表示素子の第1端子に接続され、
各画素回路は、
前記複数の発光制御線の1つに接続された制御端子と、前記第1電源線に接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する電源供給制御トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記表示素子の第1端子に接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第2初期化トランジスタと
を含む。
本開示の他のいくつかの実施形態に係る表示装置は、電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第1電源線と、ローレベル電源電圧を供給する第2電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
を備え、
各画素回路は、
制御ノードと、
第1端子と、前記第2電源線に接続された第2端子とを有する前記表示素子と、
前記制御ノードに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
前記複数の発光制御線の1つに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
一端が前記第1電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
前記複数の走査信号線の1つに接続された制御端子と、前記複数のデータ信号線の1つに接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記制御ノードに接続された第2導通端子とを有する閾値電圧補償トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記制御ノードに接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第1初期化トランジスタと
を含み、
前記第1初期化トランジスタのチャネル層への前記赤外光の照射を防止する第1の遮光部が設けられ、
前記出射部は、前記赤外光が照射される赤外光照射領域内の全ての画素回路において前記第1初期化トランジスタがオフ状態となっていて、かつ、前記赤外光照射領域内の全ての画素回路において前記書き込み制御トランジスタがオフ状態となっている期間に、前記赤外光を出射する。

本開示のいくつかの実施形態によれば、表示装置には、画素回路内の第1初期化トランジスタのチャネル層への赤外光の照射が防止されるように第1の遮光部が設けられる。このため、センシングのために近接センサから赤外光が出射されても、第1初期化トランジスタのチャネル層には赤外光が照射されないので、第1初期化トランジスタのオフ電流は増加しない。それ故、赤外光の照射に起因して駆動トランジスタの制御端子の電圧が変動することが抑制される。これにより、表示品位の低下が抑制される。以上のように、表示装置において、従来に比べて、赤外光の照射に起因する表示品位の低下が抑制される。
第1の実施形態において、第n行第m列の画素回路の構成を示す回路図である。 上記第1の実施形態に係る有機EL表示装置の全体構成を示すブロック図である。 上記第1の実施形態において、近接センサが設けられる位置について説明するための図である。 上記第1の実施形態において、IR光照射領域について説明するための図である。 上記第1の実施形態において、近接センサの機能構成を示すブロック図である。 上記第1の実施形態における画素回路のレイアウト図である。 上記第1の実施形態において、第1初期化トランジスタ用の遮光部の配置位置について説明するための図である。 図7のA-B線断面図である。 上記第1の実施形態に関し、LDD構造について説明するための断面模式図である。 上記第1の実施形態において、LDD構造を採用した場合の遮光部の配置について説明するための図である。 上記第1の実施形態において、片側LDD構造を採用した場合の遮光部の配置について説明するための図である。 上記第1の実施形態において、画素回路の動作について説明するためのタイミングチャートである。 上記第1の実施形態において、IR光の照射タイミングについて説明するためのタイミングチャートである。 第2の実施形態において、第n行第m列の画素回路の構成を示す回路図である。 上記第2の実施形態において、閾値電圧補償トランジスタ用の遮光部の配置位置(第1の例)について説明するための図である。 上記第2の実施形態において、閾値電圧補償トランジスタ用の遮光部の配置位置(第2の例)について説明するための図である。 従来における第n行第m列の画素回路の一構成例を示す回路図である。 薄膜トランジスタにIR光を照射した際の電流-電圧特性の変化の一例について説明するための図である。 画素の高輝度化について説明するための模式図である。 IR光の照射が表示輝度に及ぼす影響について説明するための図である。 IR光の照射が表示輝度に及ぼす影響について説明するための図である。 従来におけるIR光の照射タイミングについて説明するためのタイミングチャートである。
以下、添付図面を参照しつつ、実施形態について説明する。なお、以下においては、iおよびjは2以上の整数であると仮定し、mは1以上i以下の整数であると仮定し、nは1以上j以下の整数であると仮定する。
<1.第1の実施形態>
<1.1 全体構成>
図2は、第1の実施形態に係る有機EL表示装置の全体構成を示すブロック図である。図2に示すように、この有機EL表示装置は、ホスト100、表示制御回路200、ソースドライバ(データ信号線駆動回路)300、ゲートドライバ(走査信号線駆動回路)400、エミッションドライバ(発光制御線駆動回路)500、表示部600、および近接センサ700を備えている。なお、本実施形態においては、表示部600を含む有機ELパネル6内にゲートドライバ400およびエミッションドライバ500が形成されている。すなわち、ゲートドライバ400およびエミッションドライバ500はモノリシック化されている。但し、ゲートドライバ400およびエミッションドライバ500がモノリシック化されていない構成を採用することもできる。
表示部600には、i本のデータ信号線D(1)~D(i)およびこれらに直交する(j+1)本の走査信号線SCAN(0)~SCAN(j)が配設されている。また、表示部600には、走査信号線SCAN(0)を除くj本の走査信号線SCAN(1)~SCAN(j)と1対1で対応するように、j本の発光制御線EM(1)~EM(j)が配設されている。走査信号線SCAN(0)~SCAN(j)と発光制御線EM(1)~EM(j)とは互いに平行になっている。さらに、表示部600には、i本のデータ信号線D(1)~D(i)とj本の走査信号線SCAN(1)~SCAN(j)との交差点に対応するように、i×j個の画素回路60が設けられている。このようにi×j個の画素回路60が設けられることによって、i列×j行の画素マトリクスが表示部600に形成されている。なお、以下においては、(j+1)本の走査信号線SCAN(0)~SCAN(j)にそれぞれ与えられる走査信号にも符号SCAN(0)~SCAN(j)を付す場合があり、j本の発光制御線EM(1)~EM(j)にそれぞれ与えられる発光制御信号にも符号EM(1)~EM(j)を付す場合があり、i本のデータ信号線D(1)~D(i)にそれぞれ与えられるデータ信号にも符号D(1)~D(i)を付す場合がある。
表示部600には、また、全ての画素回路60に共通の図示しない電源線が配設されている。より詳細には、有機EL素子を駆動するためのハイレベル電源電圧ELVDDを供給する電源線(以下、「ハイレベル電源線」という。)、有機EL素子を駆動するためのローレベル電源電圧ELVSSを供給する電源線(以下、「ローレベル電源線」という。)、および初期化電圧Viniを供給する電源線(以下、「初期化電源線」という。)が配設されている。なお、ハイレベル電源線にはハイレベル電源電圧と同じ符号ELVDDを付し、ローレベル電源線にはローレベル電源電圧と同じ符号ELVSSを付し、初期化電源線には初期化電圧と同じ符号Viniを付す。ハイレベル電源電圧ELVDD、ローレベル電源電圧ELVSS、および初期化電圧Viniは、図示しない電源回路から供給される。本実施形態においては、ハイレベル電源線ELVDDによって第1電源線が実現され、ローレベル電源線ELVSSによって第2電源線が実現されている。
なお、後述するように、本実施形態においては、隣接する2本の発光制御線EMをひと組として、同じ組の2本の発光制御線EMには同じ波形の発光制御信号が与えられる。従って、表示部600内の発光制御線EMの本数を(j/2)本にして、画素回路60の近傍で1本の発光制御線EMを2本に分岐させるようにしても良い。
以下、図2に示す各構成要素の動作について説明する。ホスト100は、画像データDATとタイミング信号群(水平同期信号、垂直同期信号など)TGとを表示制御回路200に与える。ホスト100は、また、近接センサ700の動作を制御する(例えば、IR光の出射タイミングを制御する)するとともに、センシングで得られた結果データ(近接する位置に物体が存在するか否かを示すデータ)を近接センサ700から受け取る。
表示制御回路200は、ホスト100から送られる画像データDATとタイミング信号群TGとを受け取り、デジタル映像信号DVと、ソースドライバ300の動作を制御するソース制御信号SCTLと、ゲートドライバ400の動作を制御するゲート制御信号GCTLと、エミッションドライバ500の動作を制御するエミッションドライバ制御信号EMCTLとを出力する。ソース制御信号SCTLには、ソーススタートパルス信号、ソースクロック信号、ラッチストローブ信号などが含まれている。ゲート制御信号GCTLには、ゲートスタートパルス信号、ゲートクロック信号などが含まれている。エミッションドライバ制御信号EMCTLには、エミッションスタートパルス信号、エミッションクロック信号などが含まれている。
ソースドライバ300は、i本のデータ信号線D(1)~D(i)に接続されている。ソースドライバ300は、表示制御回路200から出力されたデジタル映像信号DVおよびソース制御信号SCTLを受け取り、i本のデータ信号線D(1)~D(i)にデータ信号を印加する。ソースドライバ300は、図示しないiビットのシフトレジスタ、サンプリング回路、ラッチ回路、およびi個のD/Aコンバータなどを含んでいる。シフトレジスタは、縦続接続されたi個のレジスタを有している。シフトレジスタは、ソースクロック信号に基づき、初段のレジスタに供給されるソーススタートパルス信号のパルスを入力端から出力端へと順次に転送する。このパルスの転送に応じて、シフトレジスタの各段からサンプリングパルスが出力される。そのサンプリングパルスに基づいて、サンプリング回路はデジタル映像信号DVを記憶する。ラッチ回路は、サンプリング回路に記憶された1行分のデジタル映像信号DVをラッチストローブ信号に従って取り込んで保持する。D/Aコンバータは、各データ信号線D(1)~D(i)に対応するように設けられている。D/Aコンバータは、ラッチ回路に保持されたデジタル映像信号DVをアナログ電圧に変換する。その変換されたアナログ電圧は、データ信号として全てのデータ信号線D(1)~D(i)に一斉に印加される。
ゲートドライバ400は、(j+1)本の走査信号線SCAN(0)~SCAN(j)に接続されている。ゲートドライバ400は、シフトレジスタおよび論理回路などによって構成されている。ゲートドライバ400は、表示制御回路200から出力されたゲート制御信号GCTLに基づいて、(j+1)本の走査信号線SCAN(0)~SCAN(j)を駆動する。
エミッションドライバ500は、j本の発光制御線EM(1)~EM(j)に接続されている。エミッションドライバ500は、シフトレジスタおよび論理回路などによって構成されている。エミッションドライバ500は、表示制御回路200から出力されたエミッションドライバ制御信号EMCTLに基づいて、j本の発光制御線EM(1)~EM(j)を駆動する。
近接センサ700は、この有機EL表示装置に近接する位置の物体の有無を検出する。なお、近接センサ700の詳細については後述する。
以上のようにして、i本のデータ信号線D(1)~D(i)、(j+1)本の走査信号線SCAN(0)~SCAN(j)、およびj本の発光制御線EM(1)~EM(j)が駆動されることによって、画像データDATに基づく画像が表示部600に表示される。また、近接センサ700によるセンシングによって、この有機EL表示装置に近接する位置に物体が存在するか否かが判断される。
<1.2 近接センサ>
図3は、近接センサ700が設けられる位置について説明するための図である。なお、図3において、符号65を付した点線は、この有機EL表示装置の筐体を表している。近接センサ700は、表示部600の背面において、データ信号線D(1)~D(i)が延びる方向についての一端側に設けられている。近接センサ700の配置がこのようになっているので、本実施形態においては図4で符号601を付した矢印で示される領域がIR光照射領域となる。ここでは、表示部600内の1~6行目の領域がIR光照射領域601であると仮定する。
図5は、近接センサ700の機能構成を示すブロック図である。図5に示すように、近接センサ700は、制御部70と出射部72と受光部74とAD変換部76とによって構成されている。出射部72は、表示部600の背面からIR光(赤外光)を出射する。出射部72は、例えば赤外線LEDで構成されていて、制御部70から電流の供給を受けてIR光を出射する。受光部74は、出射部72から出射されたIR光の反射光を受光する。受光部74は、例えばフォトダイオードで構成されていて、受光量に応じた測定電流を生ずる。AD変換部76は、その測定電流に基づいてAD変換を行い、デジタル信号を出力する。制御部70は、出射部72からのIR光の出射タイミングを制御する。具体的には、制御部70は、出射部72にIR光を出射させるタイミングで出射部72に所定の電流を供給する。制御部70は、また、AD変換部76から出力されたデジタル信号に基づいて、この有機EL表示装置に近接する位置に物体が存在するか否かを判定する。
なお、有機EL表示装置に2個以上の近接センサ700が設けられていても良い。但し、そのようなケースでも1個の近接センサ700のみがIR光を出射するものとする。
<1.3 画素回路および遮光部>
<1.3.1 画素回路の構成>
次に、表示部600内の画素回路60の構成について説明する。図1は、第n行第m列の画素回路60の構成を示す回路図である。この画素回路60は、表示素子(電流によって駆動される表示素子)としての1個の有機EL素子(有機発光ダイオード)61と、7個のトランジスタ(典型的には薄膜トランジスタ)T1~T7(第1初期化トランジスタT1、閾値電圧補償トランジスタT2、書き込み制御トランジスタT3、駆動トランジスタT4、電源供給制御トランジスタT5、発光制御トランジスタT6、第2初期化トランジスタT7)と、1個の保持キャパシタCaとを含んでいる。保持キャパシタCaは、2つの電極(第1電極および第2電極)からなる容量素子である。トランジスタT1~T7は、Pチャネル型のトランジスタである。第1初期化トランジスタT1および閾値電圧補償トランジスタT2は、2個のトランジスタが直列に接続されたデュアルゲート構造を有している。このようなデュアルゲート構造を採用することによって、トランジスタの耐圧の向上やオフ電流の低減という効果が得られる。
図1に示した構成に関し、第1初期化トランジスタT1の第1導通端子、閾値電圧補償トランジスタT2の第2導通端子、駆動トランジスタT4の制御端子、および保持キャパシタCaの第2電極に接続されたノードを「制御ノード」という。制御ノードには符号NGを付す。
なお、図1に示した構成は一例であって、これには限定されない。例えば、Nチャネル型のトランジスタのみで構成された画素回路を採用することもできるし、Pチャネル型のトランジスタとNチャネル型のトランジスタとが混在した画素回路を採用することもできる。また、第1初期化トランジスタT1および閾値電圧補償トランジスタT2はデュアルゲート構造を有していなくてもよい。また、例えば、7個のトランジスタのうち第2初期化トランジスタT7を有さない構成を採用することもできる。
第1初期化トランジスタT1については、制御端子は(n-1)行目の走査信号線SCAN(n-1)に接続され、第1導通端子は制御ノードNGに接続され、第2導通端子は初期化電源線Viniに接続されている。閾値電圧補償トランジスタT2については、制御端子はn行目の走査信号線SCAN(n)に接続され、第1導通端子は駆動トランジスタT4の第2導通端子と発光制御トランジスタT6の第1導通端子とに接続され、第2導通端子は制御ノードNGに接続されている。書き込み制御トランジスタT3については、制御端子はn行目の走査信号線SCAN(n)に接続され、第1導通端子はm列目のデータ信号線D(m)に接続され、第2導通端子は駆動トランジスタT4の第1導通端子と電源供給制御トランジスタT5の第2導通端子とに接続されている。駆動トランジスタT4については、制御端子は制御ノードNGに接続され、第1導通端子は書き込み制御トランジスタT3の第2導通端子と電源供給制御トランジスタT5の第2導通端子とに接続され、第2導通端子は閾値電圧補償トランジスタT2の第1導通端子と発光制御トランジスタT6の第1導通端子とに接続されている。
電源供給制御トランジスタT5については、制御端子はn行目の発光制御線EM(n)に接続され、第1導通端子はハイレベル電源線ELVDDと保持キャパシタCaの第1電極とに接続され、第2導通端子は書き込み制御トランジスタT3の第2導通端子と駆動トランジスタT4の第1導通端子とに接続されている。発光制御トランジスタT6については、制御端子はn行目の発光制御線EM(n)に接続され、第1導通端子は閾値電圧補償トランジスタT2の第1導通端子と駆動トランジスタT4の第2導通端子とに接続され、第2導通端子は第2初期化トランジスタT7の第1導通端子と有機EL素子61のアノード端子(第1端子)とに接続されている。第2初期化トランジスタT7については、制御端子はn行目の走査信号線SCAN(n)に接続され、第1導通端子は発光制御トランジスタT6の第2導通端子と有機EL素子61のアノード端子とに接続され、第2導通端子は初期化電源線Viniに接続されている。保持キャパシタCaについては、第1電極はハイレベル電源線ELVDDと電源供給制御トランジスタT5の第1導通端子とに接続され、第2電極は制御ノードNGに接続されている。有機EL素子61については、アノード端子は発光制御トランジスタT6の第2導通端子と第2初期化トランジスタT7の第1導通端子とに接続され、カソード端子(第2端子)はローレベル電源線ELVSSに接続されている。
<1.3.2 遮光部>
本実施形態においては、第1初期化トランジスタT1のチャネル層へのIR光(近接センサ700の出射部72から出射されるIR光)の照射を防止する遮光部81が設けられている(図1参照)。これについて、以下に説明する。なお、この遮光部81によって第1の遮光部が実現されている。
図6は、画素回路60のレイアウト図である。図6に関し、太円の部分には、或る層の配線等と別の層の配線等とを電気的に接続するためのコンタクトホールが形成されている。また、デュアルゲート構造の第1初期化トランジスタT1を構成する2個のトランジスタのうちの一方に符号T1aを付し、他方に符号T1bを付している。同様に、デュアルゲート構造の閾値電圧補償トランジスタT2を構成する2個のトランジスタのうちの一方に符号T2aを付し、他方に符号T2bを付している。図6より、例えば、走査信号線SCANと発光制御線EMとが同じレイヤーに配設され、初期化電源線Viniと図において左右方向に延びるハイレベル電源線ELVDDとが同じレイヤーに配設され、データ信号線Dと図において上下方向に延びるハイレベル電源線ELVDDとが同じレイヤーに配設されていることが把握される。なお、ここで示したレイアウト図は一例であって、これには限定されない。
図7は、図6に示したレイアウト図のうちの1つの第1初期化トランジスタT1の近傍の拡大図である。金属配線89とハイレベル電源線ELVDDとは同じレイヤーに配設されている。配線(半導体層を所定の処理によって導体化したもの)88とトランジスタT1aのソース電極・ドレイン電極とトランジスタT1bのソース電極・ドレイン電極とは同じレイヤーに配設されている。以上のような構成において、例えば符号66を付した太枠内の領域に遮光部81が設けられる。このように、本実施形態では、画素回路60に対応して島状に1つの遮光部81が設けられる。
図8は、図7のA-B線断面図である。図8に示すように、基板801上に絶縁膜802および絶縁膜803が形成されている。絶縁膜803上には、半導体層83aおよび半導体層83bが形成されている。半導体層83a,83bは、上記配線88と同じ層であり、処理によってチャネル領域あるいはドレイン・ソース領域として機能する。それら半導体層83a,83bと絶縁膜803とを覆うようにゲート絶縁膜804が形成され、ゲート絶縁膜804上に走査信号線SCANとしての金属配線が形成されている。走査信号線SCANとしての金属配線上には絶縁膜805が形成され、その絶縁膜805上には金属配線89およびハイレベル電源線ELVDDとしての金属配線が形成されている。そして、金属配線89、ハイレベル電源線ELVDDとしての金属配線、および絶縁膜805を覆うように絶縁膜806が形成され、絶縁膜806上に絶縁膜807が形成されている。ここで、図8に示すように、半導体層83aおよび半導体層83bへのIR光(近接センサ700の出射部72から出射されるIR光)の照射が防止されるよう、絶縁膜802上に遮光部81が形成されている。すなわち、第1初期化トランジスタT1のチャネル層へのIR光の照射が防止されるように遮光部81が設けられている。
ところで、遮光部81を具現化する部材としては、例えば、走査信号線SCANと同じ材質の板状の金属部材、IR光を吸収する性質を有する板状の樹脂部材、IR光を散乱する性質を有する板状の樹脂部材などを採用することができる。
また、遮光部81を具現化する部材として金属部材を採用した上で、当該金属部材(遮光部81)と第1初期化トランジスタT1の第1導通端子または第2導通端子とが電気的に接続された構成を採用することもできる。これにより、遮光部81がバックゲート電極として機能し、第1初期化トランジスタT1の特性の安定化を図ることができる。
なお、遮光部81は、IR光照射領域601内の第1初期化トランジスタT1のみに対して設けられるのではなく、表示部600内の全ての第1初期化トランジスタT1に対して設けられるのが好ましい。何故ならば、特性の均一化や製造プロセスの共通化が可能となるからである。
ここで、画素回路60内の7個のトランジスタT1~T7のうちの第1初期化トランジスタT1のみに対して遮光部81が設けられる理由を説明する。本実施形態に係る有機EL表示装置は近接センサ700を備えている。その近接センサ700によるセンシングを実現するためには、IR光を表示部600の背面から前面へと透過させ、さらに反射光を表示部600の前面から背面(詳しくは受光部74)へと透過させる必要がある。それ故、開口率(画素回路60全体の領域に対する回路素子や配線が設けられている領域の割合)は高い方が好ましい。しかしながら、有機EL表示装置の画素回路では、液晶表示装置の画素回路に比べて、トランジスタや配線の密度が顕著に高い。例えば、画素密度が500ppiの或る画素回路については、開口率は約10%である。また、IR光の波長(例えば940nm)に近い大きさの多数の配線隙間(例えば0.1~5.0μm)の存在に起因して、IR光の回折や散乱が生じる。これにより、表示部600の背面から前面へと進行するIR光は大きく減衰する。以上のようなことから、画素回路60の大部分に対して遮光部を設けるという構成や画素回路60内の全てのトランジスタに対して遮光部を設けるという構成は採用することができない。また、トランジスタにバックゲート電極を設ける場合にはコンタクト領域を確保するために十分な広さの金属電極層が必要となるので、高精細画素においては遮光部を設けるトランジスタが限定される。以上の点に鑑み、IR光の照射によって表示に最も影響を及ぼすトランジスタに対して遮光部を設けることが好ましい。具体的には、画素回路60へのデータ信号の書き込み後にフレーム期間を通じて電圧を保持するための保持キャパシタCaに導通端子が接続されたトランジスタに対して遮光部を設けることが好ましい。そこで、上述したように、画素回路60内の7個のトランジスタT1~T7のうちの第1初期化トランジスタT1のみに対して遮光部81を設けている。
<1.3.3 LDD構造>
上述したように、第1初期化トランジスタT1のオフ電流の増加は、表示品位の低下を引き起こす。そこで、第1初期化トランジスタT1については、オフ電流の増加を抑制するためにLDD構造を採用しても良い。これについて、以下に説明する。なお、LDDは「Lightly Doped Drain」の略である。
図9は、LDD構造について説明するための断面模式図である。ゲート電極84は、一般的な構造と同様に、ゲート絶縁膜85上に形成されている。ゲート絶縁膜85の下層において、チャネル領域(チャネル層)83と高濃度の不純物を含むドレイン・ソース領域86との間に低濃度の不純物を含むLDD領域87が設けられている。このようなLDD構造によれば、ドレイン電界が低減し、リーク電流が小さくなるという効果が得られる。
第1初期化トランジスタT1の構造にLDD構造を採用した場合、例えば、図10に示すように、チャネル領域(チャネル層)83の全体が遮光されるように遮光部81を設けると良い。
また、第1初期化トランジスタT1に関し、ドレイン側のみにLDD領域87を設ける「片側LDD構造」と呼ばれる構造を採用しても良い。この場合、チャネル領域(チャネル層)83の全体が遮光されるように遮光部81を設けても良いし、図11に示すようにチャネル領域(チャネル層)83の全体のうちのソース側の領域が遮光されるように遮光部81を設けても良い。このように、第1初期化トランジスタT1に関して、第1導通端子側または第2導通端子側の一方についてのみLDD構造を有する片側LDD構造を採用しても良く、その場合において、第1導通端子側または第2導通端子側のうちLDD構造を有さない側に遮光部81を設けるようにしても良い。
<1.3.4 画素回路の動作>
次に、図12を参照しつつ、画素回路60の動作について説明する。ここでは、同じ波形の発光制御信号EM(n),EM(n+1)が与えられるn行目および(n+1)行目の画素回路60に着目する。
時刻t00の直前の時刻以前の期間には、走査信号SCAN(n-1),SCAN(n),およびSCAN(n+1)はハイレベルとなっており、発光制御信号EM(n),EM(n+1)はローレベルとなっている。このとき、n行目の画素回路60および(n+1)行目の画素回路60の双方において、電源供給制御トランジスタT5および発光制御トランジスタT6はオン状態となっていて、有機EL素子61は駆動電流の大きさに応じて発光している。
時刻t00になると、発光制御信号EM(n),EM(n+1)がローレベルからハイレベルに変化する。これにより、n行目の画素回路60および(n+1)行目の画素回路60の双方において、電源供給制御トランジスタT5および発光制御トランジスタT6がオフ状態となる。その結果、有機EL素子61への電流の供給が遮断され、有機EL素子61は消灯状態となる。
時刻t01になると、走査信号SCAN(n-1)がハイレベルからローレベルに変化する。これにより、n行目の画素回路60において、第1初期化トランジスタT1がオン状態となり、駆動トランジスタT4のゲート電圧(制御ノードNGの電圧)が初期化される。すなわち、n行目の画素回路60内の駆動トランジスタT4のゲート電圧が初期化電圧Viniに等しくなる。
時刻t02になると、走査信号SCAN(n-1)がローレベルからハイレベルに変化する。これにより、n行目の画素回路60において、第1初期化トランジスタT1がオフ状態となる。また、時刻t02には、走査信号SCAN(n)がハイレベルからローレベルに変化する。これにより、n行目の画素回路60において、閾値電圧補償トランジスタT2、書き込み制御トランジスタT3、および第2初期化トランジスタT7がオン状態となる。閾値電圧補償トランジスタT2および書き込み制御トランジスタT3がオン状態となることによって、データ信号D(m)が書き込み制御トランジスタT3、駆動トランジスタT4、および閾値電圧補償トランジスタT2を介して制御ノードNGに与えられる。その結果、保持キャパシタCaが充電される。また、第2初期化トランジスタT7がオン状態となることによって、有機EL素子61のアノード電圧が初期化電圧Viniに基づいて初期化される。(n+1)行目の画素回路60では、走査信号SCAN(n)がハイレベルからローレベルに変化したことによって、第1初期化トランジスタT1がオン状態となって駆動トランジスタT4のゲート電圧が初期化される。すなわち、(n+1)行目の画素回路60内の駆動トランジスタT4のゲート電圧が初期化電圧Viniに等しくなる。
時刻t03になると、走査信号SCAN(n)がローレベルからハイレベルに変化する。これにより、n行目の画素回路60において、閾値電圧補償トランジスタT2、書き込み制御トランジスタT3、および第2初期化トランジスタT7がオフ状態となる。このとき、(n+1)行目の画素回路60では、第1初期化トランジスタT1がオフ状態となる。また、時刻t03には、走査信号SCAN(n+1)がハイレベルからローレベルに変化する。これにより、(n+1)行目の画素回路60において、閾値電圧補償トランジスタT2、書き込み制御トランジスタT3、および第2初期化トランジスタT7がオン状態となる。閾値電圧補償トランジスタT2および書き込み制御トランジスタT3がオン状態となることによって、データ信号D(m)が書き込み制御トランジスタT3、駆動トランジスタT4、および閾値電圧補償トランジスタT2を介して制御ノードNGに与えられる。その結果、保持キャパシタCaが充電される。また、第2初期化トランジスタT7がオン状態となることによって、有機EL素子61のアノード電圧が初期化電圧Viniに基づいて初期化される。
時刻t04になると、走査信号SCAN(n+1)がローレベルからハイレベルに変化する。これにより、(n+1)行目の画素回路60において、閾値電圧補償トランジスタT2、書き込み制御トランジスタT3、および第2初期化トランジスタT7がオフ状態となる。また、時刻t04には、発光制御信号EM(n),EM(n+1)がハイレベルからローレベルに変化する。これにより、n行目の画素回路60および(n+1)行目の画素回路60の双方において、電源供給制御トランジスタT5および発光制御トランジスタT6がオン状態となり、保持キャパシタCaの充電電圧に応じた駆動電流が有機EL素子61に供給される。その結果、n行目の画素回路60および(n+1)行目の画素回路60の双方において、有機EL素子61が駆動電流の大きさに応じて発光する。その後、次に発光制御信号EM(n),EM(n+1)がローレベルからハイレベルに変化するまでの期間を通じて、n行目の画素回路60および(n+1)行目の画素回路60の双方において有機EL素子61は発光する。
<1.4 IR光(赤外光)の照射タイミングの制御>
図13は、IR光の照射タイミングについて説明するためのタイミングチャートである。図13から把握されるように、本実施形態においては、2本の発光制御線EMごとに同じ波形の発光制御信号が与えられる。すなわち、隣接する2本の発光制御線EMをひと組として、同じ組の2本の発光制御線EMには同じ波形の発光制御信号が与えられる。
上述したように、本実施形態においては、n行目の画素回路60では走査信号SCAN(n-1)がローレベルとなっている期間中に駆動トランジスタT4のゲート電圧(制御ノードNGの電圧)の初期化が行われる(図1および図12を参照)。また、上述したように、本実施形態においては、表示部600内の1~6行目の領域がIR光照射領域601である。そのIR光照射領域601に関し、図13に示されている走査信号SCANの波形から把握されるように、1行目の画素回路60では時刻t11~時刻t12の期間に駆動トランジスタT4のゲート電圧の初期化が行われ、6行目の画素回路60では時刻t16~時刻t17の期間に駆動トランジスタT4のゲート電圧の初期化が行われる。また、図13から把握されるように、IR光照射領域601内の画素回路60へのデータ信号の書き込みは時刻t12~時刻t18の期間に1行ずつ順次に行われる。
ここで、本実施形態においては、IR光照射領域601内の全ての画素回路60で駆動トランジスタT4のゲート電圧の初期化が行われておらず、かつ、IR光照射領域601内の全ての画素回路60でデータ信号の書き込みが行われていない期間にIR光の照射(近接センサ700の出射部72からのIR光の出射)が行われる。すなわち、図13において、符号P1,P2,およびP3を付した矢印で表される期間のうちの少なくとも一部の期間にIR光の照射が行われる。これに関し、符号P1,P2,およびP3を付した矢印で表される期間においては、IR光の照射によって遮光部が設けられていないトランジスタのオン電流が増加しても、オン電流の増加が表示に及ぼす影響は小さい。このため、IR光の照射をこのような期間に行うことによって、IR光照射領域601内の画素の輝度特性とIR光照射領域601外の画素の輝度特性との差異が大きくなることが抑制され、IR光の照射に起因する表示品位の低下が抑制される、
以上のように、近接センサ700の出射部72は、IR光照射領域601内の全ての画素回路60において第1初期化トランジスタT1がオフ状態となっていて、かつ、IR光照射領域601内の全ての画素回路60において書き込み制御トランジスタT3がオフ状態となっている期間に、IR光を出射する。
なお、本実施形態においては2本の発光制御線EMをひと組としているが、IR光照射領域601に含まれる行の数に等しい本数の発光制御線EMをひと組としても良い。表示部600内の1~6行目の領域がIR光照射領域601となっている上記の例では、6本の発光制御線EMをひと組として同じ組の6本の発光制御線EMに同じ波形の発光制御信号を与えるようにしても良い。また、各行に関してデータ信号の書き込みを行うためにエミッションオフの期間が設けられているが、データ信号の書き込みが行われる際とは別に調光などを目的とするエミッションオフの期間が設けられるようにしても良い。
<1.5 効果>
本実施形態によれば、有機EL表示装置には、画素回路60内の第1初期化トランジスタT1のチャネル層へのIR光の照射が防止されるように遮光部81が設けられる。このため、センシングのために近接センサ700からIR光が出射されても、第1初期化トランジスタT1のチャネル層にはIR光が照射されないので、第1初期化トランジスタT1のオフ電流は増加しない。それ故、IR光の照射に起因する駆動トランジスタT4のゲート電圧(制御ノードNGの電圧)の変動が抑制されるので、表示品位の低下が抑制される。また、遮光部81は画素回路60内の7個のトランジスタのうちの1つのみに対して設けられるにすぎないので、開口率の低下が抑制され、センシングの精度が維持される。以上のように、近接センサを備えた有機EL表示装置において、従来に比べて、IR光の照射に起因する表示品位の低下が抑制される。
また、本実施形態によれば、第1初期化トランジスタT1および閾値電圧補償トランジスタT2はデュアルゲート構造を有している。このため、一般的な構造を採用している場合に比べて、第1初期化トランジスタT1および閾値電圧補償トランジスタT2のオフ電流が小さくなる。これにより、駆動トランジスタT4のゲート電圧の変動が効果的に抑制され、表示品位の低下が効果的に抑制される。なお、第1初期化トランジスタT1の構造にLDD構造を採用することによって、さらにオフ電流を小さくすることもできる。
<2.第2の実施形態>
本発明の第2の実施形態について説明する。なお、以下では、主に上記第1の実施形態と異なる点についてのみ説明する。
<2.1 構成>
上記第1の実施形態においては、画素回路60内の7個のトランジスタのうち第1初期化トランジスタT1のみに対応して遮光部81が設けられていた。これに対して、本実施形態においては、図14に示すように、第1初期化トランジスタT1に対応する遮光部81に加えて、閾値電圧補償トランジスタT2に対応する遮光部82が設けられる。ところで、第1初期化トランジスタT1の第1導通端子は、保持キャパシタCaの第2電極に電気的に接続されている。また、閾値電圧補償トランジスタT2の第2導通端子も、保持キャパシタCaの第2電極に電気的に接続されている。従って、本実施形態においては、保持キャパシタCaの第2電極に一方の導通端子が接続されたトランジスタ(第1初期化トランジスタT1、閾値電圧補償トランジスタT2)に対して、遮光部が設けられている。以上のように、本実施形態に係る有機EL表示装置には、画素回路60内の第1初期化トランジスタT1のチャネル層へのIR光の照射を防止する遮光部81と、画素回路60内の閾値電圧補償トランジスタT2のチャネル層へのIR光の照射を防止する遮光部82とが設けられる。製造プロセスを考慮すると、遮光部81と遮光部82とは同じ層に同じ材料で形成されることが好ましい。なお、遮光部81によって第1の遮光部が実現され、遮光部82によって第2の遮光部が実現されている。
図15および図16は、図6に示したレイアウト図のうちの1つの閾値電圧補償トランジスタT2の近傍の拡大図である。図15には遮光部82の配置位置の第1の例を示しており、図16には遮光部82の配置位置の第2の例を示している。第1の例では、図15で符号67を付した太枠内の領域に遮光部82が設けられる。すなわち、遮光部82は、閾値電圧補償トランジスタT2が存在する部分での配線(半導体層からなる配線)88の形状に合わせてL字状になっている。第2の例では、図16で符号68を付した太枠内の領域に遮光部82が設けられる。すなわち、遮光部82は矩形状になっている。
第1初期化トランジスタT1の構造と同様、閾値電圧補償トランジスタT2の構造に関しても、一般的なLDD構造あるいは片側LDD構造を採用しても良い。閾値電圧補償トランジスタT2の構造に一般的なLDD構造を採用した場合、チャネル領域(チャネル層)の全体が遮光されるように遮光部82を設けると良い。閾値電圧補償トランジスタT2の構造に片側LDD構造を採用した場合、チャネル領域の全体が遮光されるように遮光部82を設けても良いし、チャネル領域(チャネル層)の全体のうちのソース側の領域が遮光されるように遮光部82を設けても良い。
<2.2 効果>
本実施形態によれば、画素回路60内の第1初期化トランジスタT1および閾値電圧補償トランジスタT2のチャネル層へのIR光の照射が防止される。このため、センシングのために近接センサ700からIR光が出射されても、第1初期化トランジスタT1および閾値電圧補償トランジスタT2のオフ電流は増加しない。それ故、上記第1の実施形態に比べて、IR光の照射に起因する駆動トランジスタT4のゲート電圧(制御ノードNGの電圧)の変動が効果的に抑制される。すなわち、IR光の照射に起因する表示品位の低下が効果的に抑制される。
<3.その他>
上記各実施形態では有機EL表示装置を例に挙げて説明したが、これには限定されない。近接センサを備え電流によって駆動される表示素子を採用した表示装置であれば、無機EL表示装置、QLED表示装置などにも本発明を適用することができる。
6…有機ELパネル
60…画素回路
61…有機EL素子
72…(近接センサの)出射部
74…(近接センサの)受光部
81,82…遮光部
300…ソースドライバ(データ信号線駆動回路)
400…ゲートドライバ(走査信号線駆動回路)
500…エミッションドライバ(発光制御線駆動回路)
600…表示部
601…IR光照射領域
700…近接センサ
D(1)~D(i)…データ信号線、データ信号
EM(1)~EM(j)…発光制御線、発光制御信号
SCAN(1)~SCAN(j)…走査信号線、走査信号
NG…制御ノード
T1…第1初期化トランジスタ
T2…閾値電圧補償トランジスタ
T3…書き込み制御トランジスタ
T4…駆動トランジスタ
T5…電源供給制御トランジスタ
T6…発光制御トランジスタ
T7…第2初期化トランジスタ

Claims (18)

  1. 電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
    複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第1電源線と、ローレベル電源電圧を供給する第2電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
    前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
    を備え、
    各画素回路は、
    制御ノードと、
    第1端子と、前記第2電源線に接続された第2端子とを有する前記表示素子と、
    前記制御ノードに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
    前記複数の発光制御線の1つに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
    一端が前記第1電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
    前記複数の走査信号線の1つに接続された制御端子と、前記複数のデータ信号線の1つに接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
    前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記制御ノードに接続された第2導通端子とを有する閾値電圧補償トランジスタと、
    前記複数の走査信号線の1つに接続された制御端子と、前記制御ノードに接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第1初期化トランジスタと
    を含み、
    前記第1初期化トランジスタのチャネル層への前記赤外光の照射を防止する第1の遮光部が設けられ、
    前記画素回路に含まれているトランジスタのチャネル層への前記赤外光の照射を防止するための遮光部は、前記画素回路に対応して島状に1つだけ設けられた前記第1の遮光部であることを特徴とする、表示装置。
  2. 電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
    複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第1電源線と、ローレベル電源電圧を供給する第2電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
    前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
    を備え、
    各画素回路は、
    制御ノードと、
    第1端子と、前記第2電源線に接続された第2端子とを有する前記表示素子と、
    前記制御ノードに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
    前記複数の発光制御線の1つに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
    一端が前記第1電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
    前記複数の走査信号線の1つに接続された制御端子と、前記複数のデータ信号線の1つに接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
    前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記制御ノードに接続された第2導通端子とを有する閾値電圧補償トランジスタと、
    前記複数の走査信号線の1つに接続された制御端子と、前記制御ノードに接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第1初期化トランジスタと
    を含み、
    前記第1初期化トランジスタのチャネル層への前記赤外光の照射を防止する第1の遮光部が設けられ、
    前記第1初期化トランジスタは、LDD構造を有することを特徴とする、表示装置。
  3. 電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
    複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第1電源線と、ローレベル電源電圧を供給する第2電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
    前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
    を備え、
    各画素回路は、
    制御ノードと、
    第1端子と、前記第2電源線に接続された第2端子とを有する前記表示素子と、
    前記制御ノードに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
    前記複数の発光制御線の1つに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
    一端が前記第1電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
    前記複数の走査信号線の1つに接続された制御端子と、前記複数のデータ信号線の1つに接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
    前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記制御ノードに接続された第2導通端子とを有する閾値電圧補償トランジスタと、
    前記複数の走査信号線の1つに接続された制御端子と、前記制御ノードに接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第1初期化トランジスタと
    を含み、
    前記第1初期化トランジスタのチャネル層への前記赤外光の照射を防止する第1の遮光部が設けられ、
    前記第1初期化トランジスタは、直列に接続された2つのトランジスタによって構成されるデュアルゲート構造を有することを特徴とする、表示装置。
  4. 電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
    複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第1電源線と、ローレベル電源電圧を供給する第2電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
    前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
    を備え、
    各画素回路は、
    制御ノードと、
    第1端子と、前記第2電源線に接続された第2端子とを有する前記表示素子と、
    前記制御ノードに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
    前記複数の発光制御線の1つに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
    一端が前記第1電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
    前記複数の走査信号線の1つに接続された制御端子と、前記複数のデータ信号線の1つに接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
    前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記制御ノードに接続された第2導通端子とを有する閾値電圧補償トランジスタと、
    前記複数の走査信号線の1つに接続された制御端子と、前記制御ノードに接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第1初期化トランジスタと
    を含み、
    前記第1初期化トランジスタのチャネル層への前記赤外光の照射を防止する第1の遮光部が設けられ、
    前記第1の遮光部は、前記赤外光を散乱する性質を有する板状の樹脂部材であることを特徴とする、表示装置。
  5. 電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
    複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第1電源線と、ローレベル電源電圧を供給する第2電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
    前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
    を備え、
    各画素回路は、
    制御ノードと、
    第1端子と、前記第2電源線に接続された第2端子とを有する前記表示素子と、
    前記制御ノードに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
    前記複数の発光制御線の1つに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
    一端が前記第1電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
    前記複数の走査信号線の1つに接続された制御端子と、前記複数のデータ信号線の1つに接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
    前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記制御ノードに接続された第2導通端子とを有する閾値電圧補償トランジスタと、
    前記複数の走査信号線の1つに接続された制御端子と、前記制御ノードに接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第1初期化トランジスタと
    を含み、
    前記第1初期化トランジスタのチャネル層への前記赤外光の照射を防止する第1の遮光部が設けられ、
    前記発光制御トランジスタの第1導通端子は、前記駆動トランジスタの第2導通端子に接続され、
    前記発光制御トランジスタの第2導通端子は、前記表示素子の第1端子に接続され、
    各画素回路は、
    前記複数の発光制御線の1つに接続された制御端子と、前記第1電源線に接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する電源供給制御トランジスタと、
    前記複数の走査信号線の1つに接続された制御端子と、前記表示素子の第1端子に接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第2初期化トランジスタと
    を含むことを特徴とする、表示装置。
  6. 電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
    複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第1電源線と、ローレベル電源電圧を供給する第2電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
    前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
    を備え、
    各画素回路は、
    制御ノードと、
    第1端子と、前記第2電源線に接続された第2端子とを有する前記表示素子と、
    前記制御ノードに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
    前記複数の発光制御線の1つに接続された制御端子と、第1導通端子と、第2導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
    一端が前記第1電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
    前記複数の走査信号線の1つに接続された制御端子と、前記複数のデータ信号線の1つに接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
    前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記制御ノードに接続された第2導通端子とを有する閾値電圧補償トランジスタと、
    前記複数の走査信号線の1つに接続された制御端子と、前記制御ノードに接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第1初期化トランジスタと
    を含み、
    前記第1初期化トランジスタのチャネル層への前記赤外光の照射を防止する第1の遮光部が設けられ、
    前記出射部は、前記赤外光が照射される赤外光照射領域内の全ての画素回路において前記第1初期化トランジスタがオフ状態となっていて、かつ、前記赤外光照射領域内の全ての画素回路において前記書き込み制御トランジスタがオフ状態となっている期間に、前記赤外光を出射することを特徴とする、表示装置。
  7. 前記閾値電圧補償トランジスタのチャネル層への前記赤外光の照射を防止する第2の遮光部が設けられていることを特徴とする、請求項2~のいずれか1項に記載の表示装置。
  8. 前記第1の遮光部と前記第2の遮光部とは、同じ層に同じ材料で形成されていることを特徴とする、請求項に記載の表示装置。
  9. 前記表示部の全体について、画素回路毎に前記第1の遮光部が設けられていることを特徴とする、請求項1~のいずれか1項に記載の表示装置。
  10. 前記第1初期化トランジスタは、LDD構造を有することを特徴とする、請求項1またはに記載の表示装置。
  11. 前記第1初期化トランジスタは、第1導通端子側または第2導通端子側の一方についてのみLDD構造を有し、
    前記第1の遮光部は、第1導通端子側または第2導通端子側のうちLDD構造を有さない側に設けられていることを特徴とする、請求項2または10に記載の表示装置。
  12. 前記第1初期化トランジスタは、直列に接続された2つのトランジスタによって構成されるデュアルゲート構造を有することを特徴とする、請求項1、2、7~11のいずれか1項に記載の表示装置。
  13. 前記第1の遮光部は、金属部材であって、前記第1初期化トランジスタの第1導通端子または第2導通端子に電気的に接続されていることを特徴とする、請求項1~3、5~12のいずれか1項に記載の表示装置。
  14. 前記第1の遮光部は、前記複数の走査信号線と同じ材質の板状の金属部材であることを特徴とする、請求項1~3、5~12のいずれか1項に記載の表示装置。
  15. 前記第1の遮光部は、前記赤外光を吸収する性質を有する板状の樹脂部材であることを特徴とする、請求項1~3、7~12のいずれか1項に記載の表示装置。
  16. 前記第1の遮光部は、前記赤外光を散乱する性質を有する板状の樹脂部材であることを特徴とする、請求項1~3、7~12のいずれか1項に記載の表示装置。
  17. 前記発光制御トランジスタの第1導通端子は、前記駆動トランジスタの第2導通端子に接続され、
    前記発光制御トランジスタの第2導通端子は、前記表示素子の第1端子に接続され、
    各画素回路は、
    前記複数の発光制御線の1つに接続された制御端子と、前記第1電源線に接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する電源供給制御トランジスタと、
    前記複数の走査信号線の1つに接続された制御端子と、前記表示素子の第1端子に接続された第1導通端子と、前記初期化電源線に接続された第2導通端子とを有する第2初期化トランジスタと
    を含むことを特徴とする、請求項1~7~16のいずれか1項に記載の表示装置。
  18. 前記出射部は、前記赤外光が照射される赤外光照射領域内の全ての画素回路において前記第1初期化トランジスタがオフ状態となっていて、かつ、前記赤外光照射領域内の全ての画素回路において前記書き込み制御トランジスタがオフ状態となっている期間に、前記赤外光を出射することを特徴とする、請求項1~7~17のいずれか1項に記載の表示装置。
JP2022527259A 2020-05-25 2020-05-25 表示装置 Active JP7438347B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/020466 WO2021240574A1 (ja) 2020-05-25 2020-05-25 表示装置

Publications (2)

Publication Number Publication Date
JPWO2021240574A1 JPWO2021240574A1 (ja) 2021-12-02
JP7438347B2 true JP7438347B2 (ja) 2024-02-26

Family

ID=78723219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022527259A Active JP7438347B2 (ja) 2020-05-25 2020-05-25 表示装置

Country Status (4)

Country Link
US (1) US11864434B2 (ja)
JP (1) JP7438347B2 (ja)
CN (1) CN115380625A (ja)
WO (1) WO2021240574A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2611454A (en) * 2020-10-19 2023-04-05 Boe Technology Group Co Ltd Array substrate and display apparatus
CN117678009A (zh) * 2022-05-30 2024-03-08 京东方科技集团股份有限公司 像素电路、像素电路的驱动方法以及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006138953A (ja) 2004-11-10 2006-06-01 Sharp Corp 表示装置およびその駆動方法
JP2012037857A (ja) 2010-08-11 2012-02-23 Samsung Mobile Display Co Ltd 画素及びこれを利用した有機電界発光表示装置
WO2013157285A1 (ja) 2012-04-20 2013-10-24 シャープ株式会社 表示装置
JP2015034979A (ja) 2013-07-12 2015-02-19 株式会社半導体エネルギー研究所 表示装置および表示装置の作製方法
US10163984B1 (en) 2016-09-12 2018-12-25 Apple Inc. Display with embedded components and subpixel windows
US20190205595A1 (en) 2017-12-29 2019-07-04 Lg Display Co., Ltd. Fingerprint Sensing Display Apparatus
US20200004381A1 (en) 2018-06-27 2020-01-02 Lg Display Co., Ltd. Display Device with Built-In Optical Image Sensor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101458569B1 (ko) 2008-03-13 2014-11-12 삼성디스플레이 주식회사 표시 장치
JP5442087B2 (ja) 2012-09-28 2014-03-12 キヤノン株式会社 放射線検出装置および放射線撮像システム
CN106504704A (zh) * 2016-10-28 2017-03-15 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示基板和显示装置
CN106782366B (zh) * 2016-12-15 2018-09-25 武汉华星光电技术有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN106710506B (zh) * 2017-01-18 2020-07-14 京东方科技集团股份有限公司 显示面板的驱动方法、驱动电路、显示面板及显示装置
KR102568600B1 (ko) * 2018-02-19 2023-08-23 삼성디스플레이 주식회사 표시 장치, 이를 포함하는 적층 기판, 및 표시 장치 제조방법
KR102512725B1 (ko) * 2018-02-28 2023-03-23 삼성디스플레이 주식회사 디스플레이 장치
CN109817146B (zh) * 2019-03-08 2023-02-28 京东方科技集团股份有限公司 一种显示面板、显示装置及驱动方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006138953A (ja) 2004-11-10 2006-06-01 Sharp Corp 表示装置およびその駆動方法
JP2012037857A (ja) 2010-08-11 2012-02-23 Samsung Mobile Display Co Ltd 画素及びこれを利用した有機電界発光表示装置
WO2013157285A1 (ja) 2012-04-20 2013-10-24 シャープ株式会社 表示装置
JP2015034979A (ja) 2013-07-12 2015-02-19 株式会社半導体エネルギー研究所 表示装置および表示装置の作製方法
US10163984B1 (en) 2016-09-12 2018-12-25 Apple Inc. Display with embedded components and subpixel windows
US20190205595A1 (en) 2017-12-29 2019-07-04 Lg Display Co., Ltd. Fingerprint Sensing Display Apparatus
US20200004381A1 (en) 2018-06-27 2020-01-02 Lg Display Co., Ltd. Display Device with Built-In Optical Image Sensor

Also Published As

Publication number Publication date
US20230247868A1 (en) 2023-08-03
WO2021240574A1 (ja) 2021-12-02
JPWO2021240574A1 (ja) 2021-12-02
US11864434B2 (en) 2024-01-02
CN115380625A (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
US11170721B2 (en) Pixel circuit and display apparatus
JP3593982B2 (ja) アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
KR101424692B1 (ko) 화상표시장치
US9262967B2 (en) Display apparatus and driving method therefor
TWI417837B (zh) 電致發光顯示面板模組,電致發光顯示面板,積體電路裝置,電子設備及驅動控制方法
TWI490836B (zh) 像素電路、顯示裝置、電子設備以及驅動像素電路的方法
US20110164010A1 (en) Display apparatus, light detection method and electronic apparatus
US20050007316A1 (en) Image display device
US20070273621A1 (en) Image display device
WO2017156826A1 (zh) Amoled像素驱动电路及像素驱动方法
US7009591B2 (en) Active matrix type display apparatus
JP2009133912A (ja) 表示装置とその製造方法および製造装置
JP7438347B2 (ja) 表示装置
KR20080099800A (ko) 화소회로 및 표시장치
JP2009133913A (ja) 表示装置
US20120050252A1 (en) Display device
US8022901B2 (en) Current control driver and display device
US20060001616A1 (en) Active matrix organic light emitting diode (AMOLED) display, a pixel driving circuit, and a driving method thereof
CN115867960A (zh) 像素结构及其驱动方法、显示装置
US8094110B2 (en) Active matrix display device
US20100156966A1 (en) Image display device
WO2021240573A1 (ja) 表示装置および近接センサの制御方法
JP5034208B2 (ja) 表示装置および表示装置の駆動方法
US11450276B2 (en) Display device and method of controlling pixel circuit
JP2009098430A (ja) 表示装置と電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240213

R150 Certificate of patent or registration of utility model

Ref document number: 7438347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150