JP7438347B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7438347B2
JP7438347B2 JP2022527259A JP2022527259A JP7438347B2 JP 7438347 B2 JP7438347 B2 JP 7438347B2 JP 2022527259 A JP2022527259 A JP 2022527259A JP 2022527259 A JP2022527259 A JP 2022527259A JP 7438347 B2 JP7438347 B2 JP 7438347B2
Authority
JP
Japan
Prior art keywords
conduction terminal
transistor
terminal connected
power supply
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022527259A
Other languages
English (en)
Other versions
JPWO2021240574A1 (ja
Inventor
成継 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2021240574A1 publication Critical patent/JPWO2021240574A1/ja
Application granted granted Critical
Publication of JP7438347B2 publication Critical patent/JP7438347B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

以下の開示は、近接センサを備えた表示装置に関する。
近年、有機ＥＬ素子を含む画素回路を備えた有機ＥＬ表示装置が実用化されている。有機ＥＬ素子は、ＯＬＥＤ（Organic Light-Emitting Diode）とも呼ばれており、それに流れる電流に応じた輝度で発光する自発光型の表示素子である。このように有機ＥＬ素子は自発光型の表示素子であるので、有機ＥＬ表示装置は、バックライトおよびカラーフィルタなどを要する液晶表示装置に比べて、容易に薄型化・低消費電力化・高輝度化などを図ることができる。
上述のような有機ＥＬ表示装置に関し、近年、近接する位置の物体の有無を検出する近接センサの搭載が進んでいる。有機ＥＬ表示装置に搭載される近接センサは、典型的には、表示部の背面からＩＲ光（赤外光）を出射する出射部と、ＩＲ光の反射光を受光する受光部とを含んでいる。近接する位置の物体の有無は、受光部が受光した反射光の光量に応じて生じる電流の大きさに基づいて判断される。
上記のような近接センサを備えた表示装置についての発明が日本の特開２００９－２２３８９６号公報に開示されている。日本の特開２００９－２２３８９６号公報に開示された表示装置では、近接センサとしての赤外線センサを表示パネルに内包する構造が採用されている。また、後述する実施形態の構成に関連する内容として、日本の特開２０１３－３８４４１号公報には、放射線検出装置についてではあるが、光源からの光が薄膜トランジスタのチャネル領域に入射されないようにするために遮光層を設けることが記載されている。
日本の特開２００９－２２３８９６号公報 日本の特開２０１３－３８４４１号公報
ところで、近接センサを備えた有機ＥＬ表示装置に関し、表示品位の低下が問題となっている。これについて、図１７に示すような画素回路（１個の有機ＥＬ素子６１と７個のトランジスタＴ１～Ｔ７（第１初期化トランジスタＴ１、閾値電圧補償トランジスタＴ２、書き込み制御トランジスタＴ３、駆動トランジスタＴ４、電源供給制御トランジスタＴ５、発光制御トランジスタＴ６、第２初期化トランジスタＴ７）と１個の保持キャパシタＣａとを含む画素回路）６０が用いられているケースに着目して、以下に説明する。
なお、本明細書では、便宜上、画素回路６０内へのデータ信号（表示データ）の書き込みが行われている状態（閾値電圧補償トランジスタＴ２および書き込み制御トランジスタＴ３がオンになっている状態）のことを「スキャンオン」といい、画素回路６０内へのデータ信号の書き込みが行われていない状態（閾値電圧補償トランジスタＴ２および書き込み制御トランジスタＴ３がオフになっている状態）のことを「スキャンオフ」という。また、便宜上、有機ＥＬ素子６１に駆動電流が供給されている状態（電源供給制御トランジスタＴ５および発光制御トランジスタＴ６がオンになっている状態）のことを「エミッションオン」といい、有機ＥＬ素子６１に駆動電流が供給されていない状態（電源供給制御トランジスタＴ５および発光制御トランジスタＴ６がオフになっている状態）のことを「エミッションオフ」という。また、表示部全体のうち近接センサの出射部から出射されたＩＲ光が照射される領域を「ＩＲ光照射領域（赤外光照射領域）」という。
以下、ＩＲ光照射領域内の画素回路６０に着目する。ＩＲ光の照射が行われている時には、ＩＲ光の照射が行われていない時に比べて、全てのトランジスタＴ１～Ｔ７のオン電流およびオフ電流が増加する。これに関し、ＩＲ光の照射タイミングによって、表示等に及ぼす影響は異なる。
まず、ＩＲ光の照射がスキャンオフ時に行われた場合の表示等に及ぼす影響について説明する。この場合、第１初期化トランジスタＴ１および閾値電圧補償トランジスタＴ２のオフ電流が増加することによって、制御ノードＮＧの電位が変化する（保持キャパシタＣａの両端間の電圧が変化する）。具体的には、制御ノードＮＧの電位が低下する。これにより、エミッションオンの状態になっていると、電源供給制御トランジスタＴ５、駆動トランジスタＴ４、および発光制御トランジスタＴ６を経由する駆動電流が相対的に増加し、駆動トランジスタＴ４の特性が変化する。図１８は、薄膜トランジスタにＩＲ光を照射した際の電流－電圧特性の変化の一例について説明するための図である。図１８には、ドレイン－ソース間電圧Ｖｄｓを－１０Ｖとして飽和領域で或るテスト用のＬＴＰＳ－ＴＦＴ（チャネル層に低温ポリシリコンを用いた薄膜トランジスタ）を使用した場合の特性を示している。実線９０１は薄膜トランジスタにＩＲ光を照射していないケースの特性を示しており、太点線９０２は薄膜トランジスタにＩＲ光を照射したケースの特性を示している。符号９０を付した点線部分から、ＩＲ光の照射によってオフ電流が大きく増加することが把握される。
なお、全てのトランジスタについてオン電流やオフ電流が増加するが、第１初期化トランジスタＴ１および閾値電圧補償トランジスタＴ２のオフ電流の増加が表示輝度に大きな影響を及ぼす。これに関し、トップゲート構造の薄膜トランジスタが採用されている場合、表示部の背面からＩＲ光が出射されることによって薄膜トランジスタのチャネル領域にＩＲ光が照射される。これにより、ホールおよび電子が励起されて、オフ電流が著しく増加する。
上述のように駆動電流が増加すると、有機ＥＬ素子６１の発光輝度が本来よりも高くなるので、該当箇所の表示が輝点として視認される（該当箇所の画素が高輝度化する）。図１９は、画素の高輝度化について説明するための模式図である。図１９に示すように、有機ＥＬモジュール９２の表面にはカバーガラス９１が設けられており、その裏面には保護シート９３が設けられている。その保護シート９３に接するように近接センサ９４が設けられている。近接センサ９４は、赤外光を出射する出射部９４１と、赤外光の反射光を受光する受光部９４２とを備えている。表示面からは有機ＥＬモジュール９２内の有機ＥＬ素子が発光することによって点灯光が出射される。ＩＲ光照射領域では、上述したように第１初期化トランジスタＴ１および閾値電圧補償トランジスタＴ２のオフ電流の増加に伴って駆動電流が増加することによって、その点灯光が高輝度化する。
ところで、ＩＲ光の照射によって制御ノードＮＧの電位が変化した後、ＩＲ光が消灯しても、制御ノードＮＧの電位は変化後の状態で維持される。従って、ＩＲ光の消灯後においても、所望の輝度表示とは大きく異なる輝度表示が行われる。これについて、図２０および図２１を参照しつつ説明する。図２０の太点線９０３および図２１の太点線９０５はＩＲ光の照射が行われていないケースの表示輝度の光学応答を示し、図２０の実線９０４および図２１の実線９０６はＩＲ光の照射が行われたケースの表示輝度の光学応答を示している。なお、図２０のケースでは「白色の階調値＝２５５（最大階調）」の表示が行われており、図２１のケースでは「白色の階調値＝４８」の表示が行われている。また、ＩＲ光の照射は、ＩＲ光のパルス幅を１．９ｍｓ、デューティ比を２．０９％としてスキャンオフかつエミッションオンのタイミングで行われている。図２０の太点線９０３から、「白色の階調値＝２５５」の表示が行われる時にはＩＲ光の照射がなければ表示輝度は約１，０００ｃｄ／ｍ2で維持されることが把握される。図２０の実線９０４に示すように、「白色の階調値＝２５５」の表示が行われる時には、ＩＲ光の照射タイミングで表示輝度は約２，７００ｃｄ／ｍ2に上昇し、ＩＲ光の消灯後、表示輝度は少し低下するが次のフレームの開始時点まで約２，５００ｃｄ／ｍ2で維持される。また、図２１の太点線９０５から、「白色の階調値＝４８」の表示が行われる時にはＩＲ光の照射がなければ表示輝度は約３０ｃｄ／ｍ2で維持されることが把握される。図２１の実線９０６に示すように、「白色の階調値＝４８」の表示が行われる時には、ＩＲ光の照射タイミングで表示輝度は約１，４００ｃｄ／ｍ2に上昇し、その表示輝度が次のフレームの開始時点まで維持される。以上のように、ＩＲ光の消灯後においても、所望の輝度表示とは大きく異なる輝度表示が行われる。
また、上述のように駆動電流が増加すると、高電流ストレスに起因してＩＲ光の消灯後に該当箇所において焼き付きが生じる。そのような焼き付きは、周囲の輝度やＩＲ光の強度に応じて、ＩＲ光の照射が行われていない時に白点または黒点として視認され得る。すなわち、焼き付きは表示品位低下の原因となる。
次に、ＩＲ光の照射がスキャンオン時に行われた場合の表示等に及ぼす影響について説明する。この場合、データ信号の書き込みが行われている期間中に、書き込み制御トランジスタＴ３、駆動トランジスタＴ４、および閾値電圧補償トランジスタＴ２のオン電流が相対的に増加する。このため、データ信号の書き込みが正しく行われず、次にデータ信号の書き込みが行われるまで（次のフレーム期間まで）所望の階調表示が行われない。例えば、ベタ画像を表示しようとしている場合に該当箇所の表示がその周囲の表示とは異なった状態となる。図１７に示した画素回路６０が採用されている場合（駆動トランジスタＴ４がＰチャネル型のトランジスタである場合）には、該当箇所の輝度が周囲の輝度よりも低くなり、瞬間的に視聴者には黒点のシミ（汚れ）のように視認される。このようにして、表示品位が低下する。
図２２は、従来におけるＩＲ光の照射タイミングについて説明するためのタイミングチャートである。但し、図２２に示す波形は一例であって、表示部内の１～６行目の領域がＩＲ光照射領域であると仮定する。走査信号ＳＣＡＮがハイレベルで維持されている期間はスキャンオフの期間であり、走査信号ＳＣＡＮがローレベルで維持されている期間はスキャンオンの期間である。発光制御信号ＥＭがハイレベルで維持されている期間はエミッションオフの期間であり、発光制御信号ＥＭがローレベルで維持されている期間はエミッションオンの期間である。図２２に示す例では、符号Ｐ９１，Ｐ９２，およびＰ９３を付した矢印で示す期間にＩＲ光の照射が行われている。このように、従来、ＩＲ光の照射は、画像表示のための駆動動作と同期することなく、任意のタイミングで行われていた。ＩＲ光の照射がこのように任意のタイミングで行われると、例えば１行目の画素回路６０には以下の（１）～（７）のいずれかのタイミングでＩＲ光が照射されることになる。
（１）スキャンオンかつエミッションオフの期間
（２）スキャンオフかつエミッションオフの期間
（３）スキャンオフかつエミッションオンの期間
（４）上記（１）から上記（２）にまたがった期間
（５）上記（２）から上記（３）にまたがった期間
（６）上記（３）から上記（２）にまたがった期間
（７）上記（２）から上記（１）にまたがった期間
表示輝度の光学応答は、上記（１）～（７）のケースで互いに異なる。それ故、ＩＲ光照射領域内の画素が高輝度化することもあれば、ＩＲ光照射領域内の画素の輝度が周囲の画素の輝度よりも低くなることもある。このようにして表示品位が低下する。例えば、高輝度化した画素では短期的な焼き付きが生じる。そして、ＩＲ光の照射が行われていない期間において、ＩＲ光照射領域にその焼き付き（白焼き付きあるいは黒焼き付き）がスポット状に視認される。また、ＩＲ光の照射の累積によって長期的な焼き付きが生じ、修復不能な表示欠陥が引き起こされる。
そこで、以下の開示は、近接センサを備えた表示装置において、ＩＲ光の照射に起因する表示品位の低下を抑制することを目的とする。
本開示のいくつかの実施形態に係る表示装置は、電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第１電源線と、ローレベル電源電圧を供給する第２電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
を備え、
各画素回路は、
制御ノードと、
第１端子と、前記第２電源線に接続された第２端子とを有する前記表示素子と、
前記制御ノードに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
前記複数の発光制御線の１つに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
一端が前記第１電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
前記複数の走査信号線の１つに接続された制御端子と、前記複数のデータ信号線の１つに接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記制御ノードに接続された第２導通端子とを有する閾値電圧補償トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記制御ノードに接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第１初期化トランジスタと
を含み、
前記第１初期化トランジスタのチャネル層への前記赤外光の照射を防止する第１の遮光部が設けられ、
前記画素回路に含まれているトランジスタのチャネル層への前記赤外光の照射を防止するための遮光部は、前記画素回路に対応して島状に１つだけ設けられた前記第１の遮光部である。
本開示の他のいくつかの実施形態に係る表示装置は、電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第１電源線と、ローレベル電源電圧を供給する第２電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
を備え、
各画素回路は、
制御ノードと、
第１端子と、前記第２電源線に接続された第２端子とを有する前記表示素子と、
前記制御ノードに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
前記複数の発光制御線の１つに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
一端が前記第１電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
前記複数の走査信号線の１つに接続された制御端子と、前記複数のデータ信号線の１つに接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記制御ノードに接続された第２導通端子とを有する閾値電圧補償トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記制御ノードに接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第１初期化トランジスタと
を含み、
前記第１初期化トランジスタのチャネル層への前記赤外光の照射を防止する第１の遮光部が設けられ、
前記第１初期化トランジスタは、ＬＤＤ構造を有する。
本開示の他のいくつかの実施形態に係る表示装置は、電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第１電源線と、ローレベル電源電圧を供給する第２電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
を備え、
各画素回路は、
制御ノードと、
第１端子と、前記第２電源線に接続された第２端子とを有する前記表示素子と、
前記制御ノードに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
前記複数の発光制御線の１つに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
一端が前記第１電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
前記複数の走査信号線の１つに接続された制御端子と、前記複数のデータ信号線の１つに接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記制御ノードに接続された第２導通端子とを有する閾値電圧補償トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記制御ノードに接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第１初期化トランジスタと
を含み、
前記第１初期化トランジスタのチャネル層への前記赤外光の照射を防止する第１の遮光部が設けられ、
前記第１初期化トランジスタは、直列に接続された２つのトランジスタによって構成されるデュアルゲート構造を有する。
本開示の他のいくつかの実施形態に係る表示装置は、電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第１電源線と、ローレベル電源電圧を供給する第２電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
を備え、
各画素回路は、
制御ノードと、
第１端子と、前記第２電源線に接続された第２端子とを有する前記表示素子と、
前記制御ノードに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
前記複数の発光制御線の１つに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
一端が前記第１電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
前記複数の走査信号線の１つに接続された制御端子と、前記複数のデータ信号線の１つに接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記制御ノードに接続された第２導通端子とを有する閾値電圧補償トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記制御ノードに接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第１初期化トランジスタと
を含み、
前記第１初期化トランジスタのチャネル層への前記赤外光の照射を防止する第１の遮光部が設けられ、
前記第１の遮光部は、前記赤外光を散乱する性質を有する板状の樹脂部材である。
本開示の他のいくつかの実施形態に係る表示装置は、電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第１電源線と、ローレベル電源電圧を供給する第２電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
を備え、
各画素回路は、
制御ノードと、
第１端子と、前記第２電源線に接続された第２端子とを有する前記表示素子と、
前記制御ノードに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
前記複数の発光制御線の１つに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
一端が前記第１電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
前記複数の走査信号線の１つに接続された制御端子と、前記複数のデータ信号線の１つに接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記制御ノードに接続された第２導通端子とを有する閾値電圧補償トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記制御ノードに接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第１初期化トランジスタと
を含み、
前記第１初期化トランジスタのチャネル層への前記赤外光の照射を防止する第１の遮光部が設けられ、
前記発光制御トランジスタの第１導通端子は、前記駆動トランジスタの第２導通端子に接続され、
前記発光制御トランジスタの第２導通端子は、前記表示素子の第１端子に接続され、
各画素回路は、
前記複数の発光制御線の１つに接続された制御端子と、前記第１電源線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する電源供給制御トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記表示素子の第１端子に接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第２初期化トランジスタと
を含む。
本開示の他のいくつかの実施形態に係る表示装置は、電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第１電源線と、ローレベル電源電圧を供給する第２電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
を備え、
各画素回路は、
制御ノードと、
第１端子と、前記第２電源線に接続された第２端子とを有する前記表示素子と、
前記制御ノードに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
前記複数の発光制御線の１つに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
一端が前記第１電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
前記複数の走査信号線の１つに接続された制御端子と、前記複数のデータ信号線の１つに接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記制御ノードに接続された第２導通端子とを有する閾値電圧補償トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記制御ノードに接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第１初期化トランジスタと
を含み、
前記第１初期化トランジスタのチャネル層への前記赤外光の照射を防止する第１の遮光部が設けられ、
前記出射部は、前記赤外光が照射される赤外光照射領域内の全ての画素回路において前記第１初期化トランジスタがオフ状態となっていて、かつ、前記赤外光照射領域内の全ての画素回路において前記書き込み制御トランジスタがオフ状態となっている期間に、前記赤外光を出射する。
本開示のいくつかの実施形態によれば、表示装置には、画素回路内の第１初期化トランジスタのチャネル層への赤外光の照射が防止されるように第１の遮光部が設けられる。このため、センシングのために近接センサから赤外光が出射されても、第１初期化トランジスタのチャネル層には赤外光が照射されないので、第１初期化トランジスタのオフ電流は増加しない。それ故、赤外光の照射に起因して駆動トランジスタの制御端子の電圧が変動することが抑制される。これにより、表示品位の低下が抑制される。以上のように、表示装置において、従来に比べて、赤外光の照射に起因する表示品位の低下が抑制される。
第１の実施形態において、第ｎ行第ｍ列の画素回路の構成を示す回路図である。 上記第１の実施形態に係る有機ＥＬ表示装置の全体構成を示すブロック図である。 上記第１の実施形態において、近接センサが設けられる位置について説明するための図である。 上記第１の実施形態において、ＩＲ光照射領域について説明するための図である。 上記第１の実施形態において、近接センサの機能構成を示すブロック図である。 上記第１の実施形態における画素回路のレイアウト図である。 上記第１の実施形態において、第１初期化トランジスタ用の遮光部の配置位置について説明するための図である。 図７のＡ－Ｂ線断面図である。 上記第１の実施形態に関し、ＬＤＤ構造について説明するための断面模式図である。 上記第１の実施形態において、ＬＤＤ構造を採用した場合の遮光部の配置について説明するための図である。 上記第１の実施形態において、片側ＬＤＤ構造を採用した場合の遮光部の配置について説明するための図である。 上記第１の実施形態において、画素回路の動作について説明するためのタイミングチャートである。 上記第１の実施形態において、ＩＲ光の照射タイミングについて説明するためのタイミングチャートである。 第２の実施形態において、第ｎ行第ｍ列の画素回路の構成を示す回路図である。 上記第２の実施形態において、閾値電圧補償トランジスタ用の遮光部の配置位置（第１の例）について説明するための図である。 上記第２の実施形態において、閾値電圧補償トランジスタ用の遮光部の配置位置（第２の例）について説明するための図である。 従来における第ｎ行第ｍ列の画素回路の一構成例を示す回路図である。 薄膜トランジスタにＩＲ光を照射した際の電流－電圧特性の変化の一例について説明するための図である。 画素の高輝度化について説明するための模式図である。 ＩＲ光の照射が表示輝度に及ぼす影響について説明するための図である。 ＩＲ光の照射が表示輝度に及ぼす影響について説明するための図である。 従来におけるＩＲ光の照射タイミングについて説明するためのタイミングチャートである。
以下、添付図面を参照しつつ、実施形態について説明する。なお、以下においては、ｉおよびｊは２以上の整数であると仮定し、ｍは１以上ｉ以下の整数であると仮定し、ｎは１以上ｊ以下の整数であると仮定する。
＜１．第１の実施形態＞
＜１．１ 全体構成＞
図２は、第１の実施形態に係る有機ＥＬ表示装置の全体構成を示すブロック図である。図２に示すように、この有機ＥＬ表示装置は、ホスト１００、表示制御回路２００、ソースドライバ（データ信号線駆動回路）３００、ゲートドライバ（走査信号線駆動回路）４００、エミッションドライバ（発光制御線駆動回路）５００、表示部６００、および近接センサ７００を備えている。なお、本実施形態においては、表示部６００を含む有機ＥＬパネル６内にゲートドライバ４００およびエミッションドライバ５００が形成されている。すなわち、ゲートドライバ４００およびエミッションドライバ５００はモノリシック化されている。但し、ゲートドライバ４００およびエミッションドライバ５００がモノリシック化されていない構成を採用することもできる。
表示部６００には、ｉ本のデータ信号線Ｄ（１）～Ｄ（ｉ）およびこれらに直交する（ｊ＋１）本の走査信号線ＳＣＡＮ（０）～ＳＣＡＮ（ｊ）が配設されている。また、表示部６００には、走査信号線ＳＣＡＮ（０）を除くｊ本の走査信号線ＳＣＡＮ（１）～ＳＣＡＮ（ｊ）と１対１で対応するように、ｊ本の発光制御線ＥＭ（１）～ＥＭ（ｊ）が配設されている。走査信号線ＳＣＡＮ（０）～ＳＣＡＮ（ｊ）と発光制御線ＥＭ（１）～ＥＭ（ｊ）とは互いに平行になっている。さらに、表示部６００には、ｉ本のデータ信号線Ｄ（１）～Ｄ（ｉ）とｊ本の走査信号線ＳＣＡＮ（１）～ＳＣＡＮ（ｊ）との交差点に対応するように、ｉ×ｊ個の画素回路６０が設けられている。このようにｉ×ｊ個の画素回路６０が設けられることによって、ｉ列×ｊ行の画素マトリクスが表示部６００に形成されている。なお、以下においては、（ｊ＋１）本の走査信号線ＳＣＡＮ（０）～ＳＣＡＮ（ｊ）にそれぞれ与えられる走査信号にも符号ＳＣＡＮ（０）～ＳＣＡＮ（ｊ）を付す場合があり、ｊ本の発光制御線ＥＭ（１）～ＥＭ（ｊ）にそれぞれ与えられる発光制御信号にも符号ＥＭ（１）～ＥＭ（ｊ）を付す場合があり、ｉ本のデータ信号線Ｄ（１）～Ｄ（ｉ）にそれぞれ与えられるデータ信号にも符号Ｄ（１）～Ｄ（ｉ）を付す場合がある。
表示部６００には、また、全ての画素回路６０に共通の図示しない電源線が配設されている。より詳細には、有機ＥＬ素子を駆動するためのハイレベル電源電圧ＥＬＶＤＤを供給する電源線（以下、「ハイレベル電源線」という。）、有機ＥＬ素子を駆動するためのローレベル電源電圧ＥＬＶＳＳを供給する電源線（以下、「ローレベル電源線」という。）、および初期化電圧Ｖｉｎｉを供給する電源線（以下、「初期化電源線」という。）が配設されている。なお、ハイレベル電源線にはハイレベル電源電圧と同じ符号ＥＬＶＤＤを付し、ローレベル電源線にはローレベル電源電圧と同じ符号ＥＬＶＳＳを付し、初期化電源線には初期化電圧と同じ符号Ｖｉｎｉを付す。ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、および初期化電圧Ｖｉｎｉは、図示しない電源回路から供給される。本実施形態においては、ハイレベル電源線ＥＬＶＤＤによって第１電源線が実現され、ローレベル電源線ＥＬＶＳＳによって第２電源線が実現されている。
なお、後述するように、本実施形態においては、隣接する２本の発光制御線ＥＭをひと組として、同じ組の２本の発光制御線ＥＭには同じ波形の発光制御信号が与えられる。従って、表示部６００内の発光制御線ＥＭの本数を（ｊ／２）本にして、画素回路６０の近傍で１本の発光制御線ＥＭを２本に分岐させるようにしても良い。
以下、図２に示す各構成要素の動作について説明する。ホスト１００は、画像データＤＡＴとタイミング信号群（水平同期信号、垂直同期信号など）ＴＧとを表示制御回路２００に与える。ホスト１００は、また、近接センサ７００の動作を制御する（例えば、ＩＲ光の出射タイミングを制御する）するとともに、センシングで得られた結果データ（近接する位置に物体が存在するか否かを示すデータ）を近接センサ７００から受け取る。
表示制御回路２００は、ホスト１００から送られる画像データＤＡＴとタイミング信号群ＴＧとを受け取り、デジタル映像信号ＤＶと、ソースドライバ３００の動作を制御するソース制御信号ＳＣＴＬと、ゲートドライバ４００の動作を制御するゲート制御信号ＧＣＴＬと、エミッションドライバ５００の動作を制御するエミッションドライバ制御信号ＥＭＣＴＬとを出力する。ソース制御信号ＳＣＴＬには、ソーススタートパルス信号、ソースクロック信号、ラッチストローブ信号などが含まれている。ゲート制御信号ＧＣＴＬには、ゲートスタートパルス信号、ゲートクロック信号などが含まれている。エミッションドライバ制御信号ＥＭＣＴＬには、エミッションスタートパルス信号、エミッションクロック信号などが含まれている。
ソースドライバ３００は、ｉ本のデータ信号線Ｄ（１）～Ｄ（ｉ）に接続されている。ソースドライバ３００は、表示制御回路２００から出力されたデジタル映像信号ＤＶおよびソース制御信号ＳＣＴＬを受け取り、ｉ本のデータ信号線Ｄ（１）～Ｄ（ｉ）にデータ信号を印加する。ソースドライバ３００は、図示しないｉビットのシフトレジスタ、サンプリング回路、ラッチ回路、およびｉ個のＤ／Ａコンバータなどを含んでいる。シフトレジスタは、縦続接続されたｉ個のレジスタを有している。シフトレジスタは、ソースクロック信号に基づき、初段のレジスタに供給されるソーススタートパルス信号のパルスを入力端から出力端へと順次に転送する。このパルスの転送に応じて、シフトレジスタの各段からサンプリングパルスが出力される。そのサンプリングパルスに基づいて、サンプリング回路はデジタル映像信号ＤＶを記憶する。ラッチ回路は、サンプリング回路に記憶された１行分のデジタル映像信号ＤＶをラッチストローブ信号に従って取り込んで保持する。Ｄ／Ａコンバータは、各データ信号線Ｄ（１）～Ｄ（ｉ）に対応するように設けられている。Ｄ／Ａコンバータは、ラッチ回路に保持されたデジタル映像信号ＤＶをアナログ電圧に変換する。その変換されたアナログ電圧は、データ信号として全てのデータ信号線Ｄ（１）～Ｄ（ｉ）に一斉に印加される。
ゲートドライバ４００は、（ｊ＋１）本の走査信号線ＳＣＡＮ（０）～ＳＣＡＮ（ｊ）に接続されている。ゲートドライバ４００は、シフトレジスタおよび論理回路などによって構成されている。ゲートドライバ４００は、表示制御回路２００から出力されたゲート制御信号ＧＣＴＬに基づいて、（ｊ＋１）本の走査信号線ＳＣＡＮ（０）～ＳＣＡＮ（ｊ）を駆動する。
エミッションドライバ５００は、ｊ本の発光制御線ＥＭ（１）～ＥＭ（ｊ）に接続されている。エミッションドライバ５００は、シフトレジスタおよび論理回路などによって構成されている。エミッションドライバ５００は、表示制御回路２００から出力されたエミッションドライバ制御信号ＥＭＣＴＬに基づいて、ｊ本の発光制御線ＥＭ（１）～ＥＭ（ｊ）を駆動する。
近接センサ７００は、この有機ＥＬ表示装置に近接する位置の物体の有無を検出する。なお、近接センサ７００の詳細については後述する。
以上のようにして、ｉ本のデータ信号線Ｄ（１）～Ｄ（ｉ）、（ｊ＋１）本の走査信号線ＳＣＡＮ（０）～ＳＣＡＮ（ｊ）、およびｊ本の発光制御線ＥＭ（１）～ＥＭ（ｊ）が駆動されることによって、画像データＤＡＴに基づく画像が表示部６００に表示される。また、近接センサ７００によるセンシングによって、この有機ＥＬ表示装置に近接する位置に物体が存在するか否かが判断される。
＜１．２ 近接センサ＞
図３は、近接センサ７００が設けられる位置について説明するための図である。なお、図３において、符号６５を付した点線は、この有機ＥＬ表示装置の筐体を表している。近接センサ７００は、表示部６００の背面において、データ信号線Ｄ（１）～Ｄ（ｉ）が延びる方向についての一端側に設けられている。近接センサ７００の配置がこのようになっているので、本実施形態においては図４で符号６０１を付した矢印で示される領域がＩＲ光照射領域となる。ここでは、表示部６００内の１～６行目の領域がＩＲ光照射領域６０１であると仮定する。
図５は、近接センサ７００の機能構成を示すブロック図である。図５に示すように、近接センサ７００は、制御部７０と出射部７２と受光部７４とＡＤ変換部７６とによって構成されている。出射部７２は、表示部６００の背面からＩＲ光（赤外光）を出射する。出射部７２は、例えば赤外線ＬＥＤで構成されていて、制御部７０から電流の供給を受けてＩＲ光を出射する。受光部７４は、出射部７２から出射されたＩＲ光の反射光を受光する。受光部７４は、例えばフォトダイオードで構成されていて、受光量に応じた測定電流を生ずる。ＡＤ変換部７６は、その測定電流に基づいてＡＤ変換を行い、デジタル信号を出力する。制御部７０は、出射部７２からのＩＲ光の出射タイミングを制御する。具体的には、制御部７０は、出射部７２にＩＲ光を出射させるタイミングで出射部７２に所定の電流を供給する。制御部７０は、また、ＡＤ変換部７６から出力されたデジタル信号に基づいて、この有機ＥＬ表示装置に近接する位置に物体が存在するか否かを判定する。
なお、有機ＥＬ表示装置に２個以上の近接センサ７００が設けられていても良い。但し、そのようなケースでも１個の近接センサ７００のみがＩＲ光を出射するものとする。
＜１．３ 画素回路および遮光部＞
＜１．３．１ 画素回路の構成＞
次に、表示部６００内の画素回路６０の構成について説明する。図１は、第ｎ行第ｍ列の画素回路６０の構成を示す回路図である。この画素回路６０は、表示素子（電流によって駆動される表示素子）としての１個の有機ＥＬ素子（有機発光ダイオード）６１と、７個のトランジスタ（典型的には薄膜トランジスタ）Ｔ１～Ｔ７（第１初期化トランジスタＴ１、閾値電圧補償トランジスタＴ２、書き込み制御トランジスタＴ３、駆動トランジスタＴ４、電源供給制御トランジスタＴ５、発光制御トランジスタＴ６、第２初期化トランジスタＴ７）と、１個の保持キャパシタＣａとを含んでいる。保持キャパシタＣａは、２つの電極（第１電極および第２電極）からなる容量素子である。トランジスタＴ１～Ｔ７は、Ｐチャネル型のトランジスタである。第１初期化トランジスタＴ１および閾値電圧補償トランジスタＴ２は、２個のトランジスタが直列に接続されたデュアルゲート構造を有している。このようなデュアルゲート構造を採用することによって、トランジスタの耐圧の向上やオフ電流の低減という効果が得られる。
図１に示した構成に関し、第１初期化トランジスタＴ１の第１導通端子、閾値電圧補償トランジスタＴ２の第２導通端子、駆動トランジスタＴ４の制御端子、および保持キャパシタＣａの第２電極に接続されたノードを「制御ノード」という。制御ノードには符号ＮＧを付す。
なお、図１に示した構成は一例であって、これには限定されない。例えば、Ｎチャネル型のトランジスタのみで構成された画素回路を採用することもできるし、Ｐチャネル型のトランジスタとＮチャネル型のトランジスタとが混在した画素回路を採用することもできる。また、第１初期化トランジスタＴ１および閾値電圧補償トランジスタＴ２はデュアルゲート構造を有していなくてもよい。また、例えば、７個のトランジスタのうち第２初期化トランジスタＴ７を有さない構成を採用することもできる。
第１初期化トランジスタＴ１については、制御端子は（ｎ－１）行目の走査信号線ＳＣＡＮ（ｎ－１）に接続され、第１導通端子は制御ノードＮＧに接続され、第２導通端子は初期化電源線Ｖｉｎｉに接続されている。閾値電圧補償トランジスタＴ２については、制御端子はｎ行目の走査信号線ＳＣＡＮ（ｎ）に接続され、第１導通端子は駆動トランジスタＴ４の第２導通端子と発光制御トランジスタＴ６の第１導通端子とに接続され、第２導通端子は制御ノードＮＧに接続されている。書き込み制御トランジスタＴ３については、制御端子はｎ行目の走査信号線ＳＣＡＮ（ｎ）に接続され、第１導通端子はｍ列目のデータ信号線Ｄ（ｍ）に接続され、第２導通端子は駆動トランジスタＴ４の第１導通端子と電源供給制御トランジスタＴ５の第２導通端子とに接続されている。駆動トランジスタＴ４については、制御端子は制御ノードＮＧに接続され、第１導通端子は書き込み制御トランジスタＴ３の第２導通端子と電源供給制御トランジスタＴ５の第２導通端子とに接続され、第２導通端子は閾値電圧補償トランジスタＴ２の第１導通端子と発光制御トランジスタＴ６の第１導通端子とに接続されている。
電源供給制御トランジスタＴ５については、制御端子はｎ行目の発光制御線ＥＭ（ｎ）に接続され、第１導通端子はハイレベル電源線ＥＬＶＤＤと保持キャパシタＣａの第１電極とに接続され、第２導通端子は書き込み制御トランジスタＴ３の第２導通端子と駆動トランジスタＴ４の第１導通端子とに接続されている。発光制御トランジスタＴ６については、制御端子はｎ行目の発光制御線ＥＭ（ｎ）に接続され、第１導通端子は閾値電圧補償トランジスタＴ２の第１導通端子と駆動トランジスタＴ４の第２導通端子とに接続され、第２導通端子は第２初期化トランジスタＴ７の第１導通端子と有機ＥＬ素子６１のアノード端子（第１端子）とに接続されている。第２初期化トランジスタＴ７については、制御端子はｎ行目の走査信号線ＳＣＡＮ（ｎ）に接続され、第１導通端子は発光制御トランジスタＴ６の第２導通端子と有機ＥＬ素子６１のアノード端子とに接続され、第２導通端子は初期化電源線Ｖｉｎｉに接続されている。保持キャパシタＣａについては、第１電極はハイレベル電源線ＥＬＶＤＤと電源供給制御トランジスタＴ５の第１導通端子とに接続され、第２電極は制御ノードＮＧに接続されている。有機ＥＬ素子６１については、アノード端子は発光制御トランジスタＴ６の第２導通端子と第２初期化トランジスタＴ７の第１導通端子とに接続され、カソード端子（第２端子）はローレベル電源線ＥＬＶＳＳに接続されている。
＜１．３．２ 遮光部＞
本実施形態においては、第１初期化トランジスタＴ１のチャネル層へのＩＲ光（近接センサ７００の出射部７２から出射されるＩＲ光）の照射を防止する遮光部８１が設けられている（図１参照）。これについて、以下に説明する。なお、この遮光部８１によって第１の遮光部が実現されている。
図６は、画素回路６０のレイアウト図である。図６に関し、太円の部分には、或る層の配線等と別の層の配線等とを電気的に接続するためのコンタクトホールが形成されている。また、デュアルゲート構造の第１初期化トランジスタＴ１を構成する２個のトランジスタのうちの一方に符号Ｔ１ａを付し、他方に符号Ｔ１ｂを付している。同様に、デュアルゲート構造の閾値電圧補償トランジスタＴ２を構成する２個のトランジスタのうちの一方に符号Ｔ２ａを付し、他方に符号Ｔ２ｂを付している。図６より、例えば、走査信号線ＳＣＡＮと発光制御線ＥＭとが同じレイヤーに配設され、初期化電源線Ｖｉｎｉと図において左右方向に延びるハイレベル電源線ＥＬＶＤＤとが同じレイヤーに配設され、データ信号線Ｄと図において上下方向に延びるハイレベル電源線ＥＬＶＤＤとが同じレイヤーに配設されていることが把握される。なお、ここで示したレイアウト図は一例であって、これには限定されない。
図７は、図６に示したレイアウト図のうちの１つの第１初期化トランジスタＴ１の近傍の拡大図である。金属配線８９とハイレベル電源線ＥＬＶＤＤとは同じレイヤーに配設されている。配線（半導体層を所定の処理によって導体化したもの）８８とトランジスタＴ１ａのソース電極・ドレイン電極とトランジスタＴ１ｂのソース電極・ドレイン電極とは同じレイヤーに配設されている。以上のような構成において、例えば符号６６を付した太枠内の領域に遮光部８１が設けられる。このように、本実施形態では、画素回路６０に対応して島状に１つの遮光部８１が設けられる。
図８は、図７のＡ－Ｂ線断面図である。図８に示すように、基板８０１上に絶縁膜８０２および絶縁膜８０３が形成されている。絶縁膜８０３上には、半導体層８３ａおよび半導体層８３ｂが形成されている。半導体層８３ａ，８３ｂは、上記配線８８と同じ層であり、処理によってチャネル領域あるいはドレイン・ソース領域として機能する。それら半導体層８３ａ，８３ｂと絶縁膜８０３とを覆うようにゲート絶縁膜８０４が形成され、ゲート絶縁膜８０４上に走査信号線ＳＣＡＮとしての金属配線が形成されている。走査信号線ＳＣＡＮとしての金属配線上には絶縁膜８０５が形成され、その絶縁膜８０５上には金属配線８９およびハイレベル電源線ＥＬＶＤＤとしての金属配線が形成されている。そして、金属配線８９、ハイレベル電源線ＥＬＶＤＤとしての金属配線、および絶縁膜８０５を覆うように絶縁膜８０６が形成され、絶縁膜８０６上に絶縁膜８０７が形成されている。ここで、図８に示すように、半導体層８３ａおよび半導体層８３ｂへのＩＲ光（近接センサ７００の出射部７２から出射されるＩＲ光）の照射が防止されるよう、絶縁膜８０２上に遮光部８１が形成されている。すなわち、第１初期化トランジスタＴ１のチャネル層へのＩＲ光の照射が防止されるように遮光部８１が設けられている。
ところで、遮光部８１を具現化する部材としては、例えば、走査信号線ＳＣＡＮと同じ材質の板状の金属部材、ＩＲ光を吸収する性質を有する板状の樹脂部材、ＩＲ光を散乱する性質を有する板状の樹脂部材などを採用することができる。
また、遮光部８１を具現化する部材として金属部材を採用した上で、当該金属部材（遮光部８１）と第１初期化トランジスタＴ１の第１導通端子または第２導通端子とが電気的に接続された構成を採用することもできる。これにより、遮光部８１がバックゲート電極として機能し、第１初期化トランジスタＴ１の特性の安定化を図ることができる。
なお、遮光部８１は、ＩＲ光照射領域６０１内の第１初期化トランジスタＴ１のみに対して設けられるのではなく、表示部６００内の全ての第１初期化トランジスタＴ１に対して設けられるのが好ましい。何故ならば、特性の均一化や製造プロセスの共通化が可能となるからである。
ここで、画素回路６０内の７個のトランジスタＴ１～Ｔ７のうちの第１初期化トランジスタＴ１のみに対して遮光部８１が設けられる理由を説明する。本実施形態に係る有機ＥＬ表示装置は近接センサ７００を備えている。その近接センサ７００によるセンシングを実現するためには、ＩＲ光を表示部６００の背面から前面へと透過させ、さらに反射光を表示部６００の前面から背面（詳しくは受光部７４）へと透過させる必要がある。それ故、開口率（画素回路６０全体の領域に対する回路素子や配線が設けられている領域の割合）は高い方が好ましい。しかしながら、有機ＥＬ表示装置の画素回路では、液晶表示装置の画素回路に比べて、トランジスタや配線の密度が顕著に高い。例えば、画素密度が５００ｐｐｉの或る画素回路については、開口率は約１０％である。また、ＩＲ光の波長（例えば９４０ｎｍ）に近い大きさの多数の配線隙間（例えば０．１～５．０μｍ）の存在に起因して、ＩＲ光の回折や散乱が生じる。これにより、表示部６００の背面から前面へと進行するＩＲ光は大きく減衰する。以上のようなことから、画素回路６０の大部分に対して遮光部を設けるという構成や画素回路６０内の全てのトランジスタに対して遮光部を設けるという構成は採用することができない。また、トランジスタにバックゲート電極を設ける場合にはコンタクト領域を確保するために十分な広さの金属電極層が必要となるので、高精細画素においては遮光部を設けるトランジスタが限定される。以上の点に鑑み、ＩＲ光の照射によって表示に最も影響を及ぼすトランジスタに対して遮光部を設けることが好ましい。具体的には、画素回路６０へのデータ信号の書き込み後にフレーム期間を通じて電圧を保持するための保持キャパシタＣａに導通端子が接続されたトランジスタに対して遮光部を設けることが好ましい。そこで、上述したように、画素回路６０内の７個のトランジスタＴ１～Ｔ７のうちの第１初期化トランジスタＴ１のみに対して遮光部８１を設けている。
＜１．３．３ ＬＤＤ構造＞
上述したように、第１初期化トランジスタＴ１のオフ電流の増加は、表示品位の低下を引き起こす。そこで、第１初期化トランジスタＴ１については、オフ電流の増加を抑制するためにＬＤＤ構造を採用しても良い。これについて、以下に説明する。なお、ＬＤＤは「Lightly Doped Drain」の略である。
図９は、ＬＤＤ構造について説明するための断面模式図である。ゲート電極８４は、一般的な構造と同様に、ゲート絶縁膜８５上に形成されている。ゲート絶縁膜８５の下層において、チャネル領域（チャネル層）８３と高濃度の不純物を含むドレイン・ソース領域８６との間に低濃度の不純物を含むＬＤＤ領域８７が設けられている。このようなＬＤＤ構造によれば、ドレイン電界が低減し、リーク電流が小さくなるという効果が得られる。
第１初期化トランジスタＴ１の構造にＬＤＤ構造を採用した場合、例えば、図１０に示すように、チャネル領域（チャネル層）８３の全体が遮光されるように遮光部８１を設けると良い。
また、第１初期化トランジスタＴ１に関し、ドレイン側のみにＬＤＤ領域８７を設ける「片側ＬＤＤ構造」と呼ばれる構造を採用しても良い。この場合、チャネル領域（チャネル層）８３の全体が遮光されるように遮光部８１を設けても良いし、図１１に示すようにチャネル領域（チャネル層）８３の全体のうちのソース側の領域が遮光されるように遮光部８１を設けても良い。このように、第１初期化トランジスタＴ１に関して、第１導通端子側または第２導通端子側の一方についてのみＬＤＤ構造を有する片側ＬＤＤ構造を採用しても良く、その場合において、第１導通端子側または第２導通端子側のうちＬＤＤ構造を有さない側に遮光部８１を設けるようにしても良い。
＜１．３．４ 画素回路の動作＞
次に、図１２を参照しつつ、画素回路６０の動作について説明する。ここでは、同じ波形の発光制御信号ＥＭ（ｎ），ＥＭ（ｎ＋１）が与えられるｎ行目および（ｎ＋１）行目の画素回路６０に着目する。
時刻ｔ００の直前の時刻以前の期間には、走査信号ＳＣＡＮ（ｎ－１），ＳＣＡＮ（ｎ），およびＳＣＡＮ（ｎ＋１）はハイレベルとなっており、発光制御信号ＥＭ（ｎ），ＥＭ（ｎ＋１）はローレベルとなっている。このとき、ｎ行目の画素回路６０および（ｎ＋１）行目の画素回路６０の双方において、電源供給制御トランジスタＴ５および発光制御トランジスタＴ６はオン状態となっていて、有機ＥＬ素子６１は駆動電流の大きさに応じて発光している。
時刻ｔ００になると、発光制御信号ＥＭ（ｎ），ＥＭ（ｎ＋１）がローレベルからハイレベルに変化する。これにより、ｎ行目の画素回路６０および（ｎ＋１）行目の画素回路６０の双方において、電源供給制御トランジスタＴ５および発光制御トランジスタＴ６がオフ状態となる。その結果、有機ＥＬ素子６１への電流の供給が遮断され、有機ＥＬ素子６１は消灯状態となる。
時刻ｔ０１になると、走査信号ＳＣＡＮ（ｎ－１）がハイレベルからローレベルに変化する。これにより、ｎ行目の画素回路６０において、第１初期化トランジスタＴ１がオン状態となり、駆動トランジスタＴ４のゲート電圧（制御ノードＮＧの電圧）が初期化される。すなわち、ｎ行目の画素回路６０内の駆動トランジスタＴ４のゲート電圧が初期化電圧Ｖｉｎｉに等しくなる。
時刻ｔ０２になると、走査信号ＳＣＡＮ（ｎ－１）がローレベルからハイレベルに変化する。これにより、ｎ行目の画素回路６０において、第１初期化トランジスタＴ１がオフ状態となる。また、時刻ｔ０２には、走査信号ＳＣＡＮ（ｎ）がハイレベルからローレベルに変化する。これにより、ｎ行目の画素回路６０において、閾値電圧補償トランジスタＴ２、書き込み制御トランジスタＴ３、および第２初期化トランジスタＴ７がオン状態となる。閾値電圧補償トランジスタＴ２および書き込み制御トランジスタＴ３がオン状態となることによって、データ信号Ｄ（ｍ）が書き込み制御トランジスタＴ３、駆動トランジスタＴ４、および閾値電圧補償トランジスタＴ２を介して制御ノードＮＧに与えられる。その結果、保持キャパシタＣａが充電される。また、第２初期化トランジスタＴ７がオン状態となることによって、有機ＥＬ素子６１のアノード電圧が初期化電圧Ｖｉｎｉに基づいて初期化される。（ｎ＋１）行目の画素回路６０では、走査信号ＳＣＡＮ（ｎ）がハイレベルからローレベルに変化したことによって、第１初期化トランジスタＴ１がオン状態となって駆動トランジスタＴ４のゲート電圧が初期化される。すなわち、（ｎ＋１）行目の画素回路６０内の駆動トランジスタＴ４のゲート電圧が初期化電圧Ｖｉｎｉに等しくなる。
時刻ｔ０３になると、走査信号ＳＣＡＮ（ｎ）がローレベルからハイレベルに変化する。これにより、ｎ行目の画素回路６０において、閾値電圧補償トランジスタＴ２、書き込み制御トランジスタＴ３、および第２初期化トランジスタＴ７がオフ状態となる。このとき、（ｎ＋１）行目の画素回路６０では、第１初期化トランジスタＴ１がオフ状態となる。また、時刻ｔ０３には、走査信号ＳＣＡＮ（ｎ＋１）がハイレベルからローレベルに変化する。これにより、（ｎ＋１）行目の画素回路６０において、閾値電圧補償トランジスタＴ２、書き込み制御トランジスタＴ３、および第２初期化トランジスタＴ７がオン状態となる。閾値電圧補償トランジスタＴ２および書き込み制御トランジスタＴ３がオン状態となることによって、データ信号Ｄ（ｍ）が書き込み制御トランジスタＴ３、駆動トランジスタＴ４、および閾値電圧補償トランジスタＴ２を介して制御ノードＮＧに与えられる。その結果、保持キャパシタＣａが充電される。また、第２初期化トランジスタＴ７がオン状態となることによって、有機ＥＬ素子６１のアノード電圧が初期化電圧Ｖｉｎｉに基づいて初期化される。
時刻ｔ０４になると、走査信号ＳＣＡＮ（ｎ＋１）がローレベルからハイレベルに変化する。これにより、（ｎ＋１）行目の画素回路６０において、閾値電圧補償トランジスタＴ２、書き込み制御トランジスタＴ３、および第２初期化トランジスタＴ７がオフ状態となる。また、時刻ｔ０４には、発光制御信号ＥＭ（ｎ），ＥＭ（ｎ＋１）がハイレベルからローレベルに変化する。これにより、ｎ行目の画素回路６０および（ｎ＋１）行目の画素回路６０の双方において、電源供給制御トランジスタＴ５および発光制御トランジスタＴ６がオン状態となり、保持キャパシタＣａの充電電圧に応じた駆動電流が有機ＥＬ素子６１に供給される。その結果、ｎ行目の画素回路６０および（ｎ＋１）行目の画素回路６０の双方において、有機ＥＬ素子６１が駆動電流の大きさに応じて発光する。その後、次に発光制御信号ＥＭ（ｎ），ＥＭ（ｎ＋１）がローレベルからハイレベルに変化するまでの期間を通じて、ｎ行目の画素回路６０および（ｎ＋１）行目の画素回路６０の双方において有機ＥＬ素子６１は発光する。
＜１．４ ＩＲ光（赤外光）の照射タイミングの制御＞
図１３は、ＩＲ光の照射タイミングについて説明するためのタイミングチャートである。図１３から把握されるように、本実施形態においては、２本の発光制御線ＥＭごとに同じ波形の発光制御信号が与えられる。すなわち、隣接する２本の発光制御線ＥＭをひと組として、同じ組の２本の発光制御線ＥＭには同じ波形の発光制御信号が与えられる。
上述したように、本実施形態においては、ｎ行目の画素回路６０では走査信号ＳＣＡＮ（ｎ－１）がローレベルとなっている期間中に駆動トランジスタＴ４のゲート電圧（制御ノードＮＧの電圧）の初期化が行われる（図１および図１２を参照）。また、上述したように、本実施形態においては、表示部６００内の１～６行目の領域がＩＲ光照射領域６０１である。そのＩＲ光照射領域６０１に関し、図１３に示されている走査信号ＳＣＡＮの波形から把握されるように、１行目の画素回路６０では時刻ｔ１１～時刻ｔ１２の期間に駆動トランジスタＴ４のゲート電圧の初期化が行われ、６行目の画素回路６０では時刻ｔ１６～時刻ｔ１７の期間に駆動トランジスタＴ４のゲート電圧の初期化が行われる。また、図１３から把握されるように、ＩＲ光照射領域６０１内の画素回路６０へのデータ信号の書き込みは時刻ｔ１２～時刻ｔ１８の期間に１行ずつ順次に行われる。
ここで、本実施形態においては、ＩＲ光照射領域６０１内の全ての画素回路６０で駆動トランジスタＴ４のゲート電圧の初期化が行われておらず、かつ、ＩＲ光照射領域６０１内の全ての画素回路６０でデータ信号の書き込みが行われていない期間にＩＲ光の照射（近接センサ７００の出射部７２からのＩＲ光の出射）が行われる。すなわち、図１３において、符号Ｐ１，Ｐ２，およびＰ３を付した矢印で表される期間のうちの少なくとも一部の期間にＩＲ光の照射が行われる。これに関し、符号Ｐ１，Ｐ２，およびＰ３を付した矢印で表される期間においては、ＩＲ光の照射によって遮光部が設けられていないトランジスタのオン電流が増加しても、オン電流の増加が表示に及ぼす影響は小さい。このため、ＩＲ光の照射をこのような期間に行うことによって、ＩＲ光照射領域６０１内の画素の輝度特性とＩＲ光照射領域６０１外の画素の輝度特性との差異が大きくなることが抑制され、ＩＲ光の照射に起因する表示品位の低下が抑制される、
以上のように、近接センサ７００の出射部７２は、ＩＲ光照射領域６０１内の全ての画素回路６０において第１初期化トランジスタＴ１がオフ状態となっていて、かつ、ＩＲ光照射領域６０１内の全ての画素回路６０において書き込み制御トランジスタＴ３がオフ状態となっている期間に、ＩＲ光を出射する。
なお、本実施形態においては２本の発光制御線ＥＭをひと組としているが、ＩＲ光照射領域６０１に含まれる行の数に等しい本数の発光制御線ＥＭをひと組としても良い。表示部６００内の１～６行目の領域がＩＲ光照射領域６０１となっている上記の例では、６本の発光制御線ＥＭをひと組として同じ組の６本の発光制御線ＥＭに同じ波形の発光制御信号を与えるようにしても良い。また、各行に関してデータ信号の書き込みを行うためにエミッションオフの期間が設けられているが、データ信号の書き込みが行われる際とは別に調光などを目的とするエミッションオフの期間が設けられるようにしても良い。
＜１．５ 効果＞
本実施形態によれば、有機ＥＬ表示装置には、画素回路６０内の第１初期化トランジスタＴ１のチャネル層へのＩＲ光の照射が防止されるように遮光部８１が設けられる。このため、センシングのために近接センサ７００からＩＲ光が出射されても、第１初期化トランジスタＴ１のチャネル層にはＩＲ光が照射されないので、第１初期化トランジスタＴ１のオフ電流は増加しない。それ故、ＩＲ光の照射に起因する駆動トランジスタＴ４のゲート電圧（制御ノードＮＧの電圧）の変動が抑制されるので、表示品位の低下が抑制される。また、遮光部８１は画素回路６０内の７個のトランジスタのうちの１つのみに対して設けられるにすぎないので、開口率の低下が抑制され、センシングの精度が維持される。以上のように、近接センサを備えた有機ＥＬ表示装置において、従来に比べて、ＩＲ光の照射に起因する表示品位の低下が抑制される。
また、本実施形態によれば、第１初期化トランジスタＴ１および閾値電圧補償トランジスタＴ２はデュアルゲート構造を有している。このため、一般的な構造を採用している場合に比べて、第１初期化トランジスタＴ１および閾値電圧補償トランジスタＴ２のオフ電流が小さくなる。これにより、駆動トランジスタＴ４のゲート電圧の変動が効果的に抑制され、表示品位の低下が効果的に抑制される。なお、第１初期化トランジスタＴ１の構造にＬＤＤ構造を採用することによって、さらにオフ電流を小さくすることもできる。
＜２．第２の実施形態＞
本発明の第２の実施形態について説明する。なお、以下では、主に上記第１の実施形態と異なる点についてのみ説明する。
＜２．１ 構成＞
上記第１の実施形態においては、画素回路６０内の７個のトランジスタのうち第１初期化トランジスタＴ１のみに対応して遮光部８１が設けられていた。これに対して、本実施形態においては、図１４に示すように、第１初期化トランジスタＴ１に対応する遮光部８１に加えて、閾値電圧補償トランジスタＴ２に対応する遮光部８２が設けられる。ところで、第１初期化トランジスタＴ１の第１導通端子は、保持キャパシタＣａの第２電極に電気的に接続されている。また、閾値電圧補償トランジスタＴ２の第２導通端子も、保持キャパシタＣａの第２電極に電気的に接続されている。従って、本実施形態においては、保持キャパシタＣａの第２電極に一方の導通端子が接続されたトランジスタ（第１初期化トランジスタＴ１、閾値電圧補償トランジスタＴ２）に対して、遮光部が設けられている。以上のように、本実施形態に係る有機ＥＬ表示装置には、画素回路６０内の第１初期化トランジスタＴ１のチャネル層へのＩＲ光の照射を防止する遮光部８１と、画素回路６０内の閾値電圧補償トランジスタＴ２のチャネル層へのＩＲ光の照射を防止する遮光部８２とが設けられる。製造プロセスを考慮すると、遮光部８１と遮光部８２とは同じ層に同じ材料で形成されることが好ましい。なお、遮光部８１によって第１の遮光部が実現され、遮光部８２によって第２の遮光部が実現されている。
図１５および図１６は、図６に示したレイアウト図のうちの１つの閾値電圧補償トランジスタＴ２の近傍の拡大図である。図１５には遮光部８２の配置位置の第１の例を示しており、図１６には遮光部８２の配置位置の第２の例を示している。第１の例では、図１５で符号６７を付した太枠内の領域に遮光部８２が設けられる。すなわち、遮光部８２は、閾値電圧補償トランジスタＴ２が存在する部分での配線（半導体層からなる配線）８８の形状に合わせてＬ字状になっている。第２の例では、図１６で符号６８を付した太枠内の領域に遮光部８２が設けられる。すなわち、遮光部８２は矩形状になっている。
第１初期化トランジスタＴ１の構造と同様、閾値電圧補償トランジスタＴ２の構造に関しても、一般的なＬＤＤ構造あるいは片側ＬＤＤ構造を採用しても良い。閾値電圧補償トランジスタＴ２の構造に一般的なＬＤＤ構造を採用した場合、チャネル領域（チャネル層）の全体が遮光されるように遮光部８２を設けると良い。閾値電圧補償トランジスタＴ２の構造に片側ＬＤＤ構造を採用した場合、チャネル領域の全体が遮光されるように遮光部８２を設けても良いし、チャネル領域（チャネル層）の全体のうちのソース側の領域が遮光されるように遮光部８２を設けても良い。
＜２．２ 効果＞
本実施形態によれば、画素回路６０内の第１初期化トランジスタＴ１および閾値電圧補償トランジスタＴ２のチャネル層へのＩＲ光の照射が防止される。このため、センシングのために近接センサ７００からＩＲ光が出射されても、第１初期化トランジスタＴ１および閾値電圧補償トランジスタＴ２のオフ電流は増加しない。それ故、上記第１の実施形態に比べて、ＩＲ光の照射に起因する駆動トランジスタＴ４のゲート電圧（制御ノードＮＧの電圧）の変動が効果的に抑制される。すなわち、ＩＲ光の照射に起因する表示品位の低下が効果的に抑制される。
＜３．その他＞
上記各実施形態では有機ＥＬ表示装置を例に挙げて説明したが、これには限定されない。近接センサを備え電流によって駆動される表示素子を採用した表示装置であれば、無機ＥＬ表示装置、ＱＬＥＤ表示装置などにも本発明を適用することができる。
６…有機ＥＬパネル
６０…画素回路
６１…有機ＥＬ素子
７２…（近接センサの）出射部
７４…（近接センサの）受光部
８１，８２…遮光部
３００…ソースドライバ（データ信号線駆動回路）
４００…ゲートドライバ（走査信号線駆動回路）
５００…エミッションドライバ（発光制御線駆動回路）
６００…表示部
６０１…ＩＲ光照射領域
７００…近接センサ
Ｄ（１）～Ｄ（ｉ）…データ信号線、データ信号
ＥＭ（１）～ＥＭ（ｊ）…発光制御線、発光制御信号
ＳＣＡＮ（１）～ＳＣＡＮ（ｊ）…走査信号線、走査信号
ＮＧ…制御ノード
Ｔ１…第１初期化トランジスタ
Ｔ２…閾値電圧補償トランジスタ
Ｔ３…書き込み制御トランジスタ
Ｔ４…駆動トランジスタ
Ｔ５…電源供給制御トランジスタ
Ｔ６…発光制御トランジスタ
Ｔ７…第２初期化トランジスタ

Claims (18)

  1. 電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
    複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第１電源線と、ローレベル電源電圧を供給する第２電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
    前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
    を備え、
    各画素回路は、
    制御ノードと、
    第１端子と、前記第２電源線に接続された第２端子とを有する前記表示素子と、
    前記制御ノードに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
    前記複数の発光制御線の１つに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
    一端が前記第１電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
    前記複数の走査信号線の１つに接続された制御端子と、前記複数のデータ信号線の１つに接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
    前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記制御ノードに接続された第２導通端子とを有する閾値電圧補償トランジスタと、
    前記複数の走査信号線の１つに接続された制御端子と、前記制御ノードに接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第１初期化トランジスタと
    を含み、
    前記第１初期化トランジスタのチャネル層への前記赤外光の照射を防止する第１の遮光部が設けられ、
    前記画素回路に含まれているトランジスタのチャネル層への前記赤外光の照射を防止するための遮光部は、前記画素回路に対応して島状に１つだけ設けられた前記第１の遮光部であることを特徴とする、表示装置。
  2. 電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
    複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第１電源線と、ローレベル電源電圧を供給する第２電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
    前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
    を備え、
    各画素回路は、
    制御ノードと、
    第１端子と、前記第２電源線に接続された第２端子とを有する前記表示素子と、
    前記制御ノードに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
    前記複数の発光制御線の１つに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
    一端が前記第１電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
    前記複数の走査信号線の１つに接続された制御端子と、前記複数のデータ信号線の１つに接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
    前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記制御ノードに接続された第２導通端子とを有する閾値電圧補償トランジスタと、
    前記複数の走査信号線の１つに接続された制御端子と、前記制御ノードに接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第１初期化トランジスタと
    を含み、
    前記第１初期化トランジスタのチャネル層への前記赤外光の照射を防止する第１の遮光部が設けられ、
    前記第１初期化トランジスタは、ＬＤＤ構造を有することを特徴とする、表示装置。
  3. 電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
    複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第１電源線と、ローレベル電源電圧を供給する第２電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
    前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
    を備え、
    各画素回路は、
    制御ノードと、
    第１端子と、前記第２電源線に接続された第２端子とを有する前記表示素子と、
    前記制御ノードに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
    前記複数の発光制御線の１つに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
    一端が前記第１電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
    前記複数の走査信号線の１つに接続された制御端子と、前記複数のデータ信号線の１つに接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
    前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記制御ノードに接続された第２導通端子とを有する閾値電圧補償トランジスタと、
    前記複数の走査信号線の１つに接続された制御端子と、前記制御ノードに接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第１初期化トランジスタと
    を含み、
    前記第１初期化トランジスタのチャネル層への前記赤外光の照射を防止する第１の遮光部が設けられ、
    前記第１初期化トランジスタは、直列に接続された２つのトランジスタによって構成されるデュアルゲート構造を有することを特徴とする、表示装置。
  4. 電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
    複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第１電源線と、ローレベル電源電圧を供給する第２電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
    前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
    を備え、
    各画素回路は、
    制御ノードと、
    第１端子と、前記第２電源線に接続された第２端子とを有する前記表示素子と、
    前記制御ノードに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
    前記複数の発光制御線の１つに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
    一端が前記第１電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
    前記複数の走査信号線の１つに接続された制御端子と、前記複数のデータ信号線の１つに接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
    前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記制御ノードに接続された第２導通端子とを有する閾値電圧補償トランジスタと、
    前記複数の走査信号線の１つに接続された制御端子と、前記制御ノードに接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第１初期化トランジスタと
    を含み、
    前記第１初期化トランジスタのチャネル層への前記赤外光の照射を防止する第１の遮光部が設けられ、
    前記第１の遮光部は、前記赤外光を散乱する性質を有する板状の樹脂部材であることを特徴とする、表示装置。
  5. 電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
    複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第１電源線と、ローレベル電源電圧を供給する第２電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
    前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
    を備え、
    各画素回路は、
    制御ノードと、
    第１端子と、前記第２電源線に接続された第２端子とを有する前記表示素子と、
    前記制御ノードに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
    前記複数の発光制御線の１つに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
    一端が前記第１電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
    前記複数の走査信号線の１つに接続された制御端子と、前記複数のデータ信号線の１つに接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
    前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記制御ノードに接続された第２導通端子とを有する閾値電圧補償トランジスタと、
    前記複数の走査信号線の１つに接続された制御端子と、前記制御ノードに接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第１初期化トランジスタと
    を含み、
    前記第１初期化トランジスタのチャネル層への前記赤外光の照射を防止する第１の遮光部が設けられ、
    前記発光制御トランジスタの第１導通端子は、前記駆動トランジスタの第２導通端子に接続され、
    前記発光制御トランジスタの第２導通端子は、前記表示素子の第１端子に接続され、
    各画素回路は、
    前記複数の発光制御線の１つに接続された制御端子と、前記第１電源線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する電源供給制御トランジスタと、
    前記複数の走査信号線の１つに接続された制御端子と、前記表示素子の第１端子に接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第２初期化トランジスタと
    を含むことを特徴とする、表示装置。
  6. 電流によって駆動される表示素子を含む画素回路を備えた表示装置であって、
    複数行×複数列の前記画素回路と、対応する列の前記画素回路にデータ信号を供給するための複数のデータ信号線と、対応する行の前記画素回路への前記データ信号の書き込みを制御するための複数の走査信号線と、対応する行の前記画素回路に含まれる前記表示素子に電流を供給するか否かを制御するための複数の発光制御線と、ハイレベル電源電圧を供給する第１電源線と、ローレベル電源電圧を供給する第２電源線と、初期化電圧を供給する初期化電源線とを含む表示部と、
    前記表示部の背面から赤外光を出射する出射部と、前記赤外光の反射光を受光する受光部とを含む近接センサと
    を備え、
    各画素回路は、
    制御ノードと、
    第１端子と、前記第２電源線に接続された第２端子とを有する前記表示素子と、
    前記制御ノードに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
    前記複数の発光制御線の１つに接続された制御端子と、第１導通端子と、第２導通端子とを有し、前記表示素子と直列に設けられた発光制御トランジスタと、
    一端が前記第１電源線に接続され、他端が前記制御ノードに接続された保持キャパシタと
    前記複数の走査信号線の１つに接続された制御端子と、前記複数のデータ信号線の１つに接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
    前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記制御ノードに接続された第２導通端子とを有する閾値電圧補償トランジスタと、
    前記複数の走査信号線の１つに接続された制御端子と、前記制御ノードに接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第１初期化トランジスタと
    を含み、
    前記第１初期化トランジスタのチャネル層への前記赤外光の照射を防止する第１の遮光部が設けられ、
    前記出射部は、前記赤外光が照射される赤外光照射領域内の全ての画素回路において前記第１初期化トランジスタがオフ状態となっていて、かつ、前記赤外光照射領域内の全ての画素回路において前記書き込み制御トランジスタがオフ状態となっている期間に、前記赤外光を出射することを特徴とする、表示装置。
  7. 前記閾値電圧補償トランジスタのチャネル層への前記赤外光の照射を防止する第２の遮光部が設けられていることを特徴とする、請求項２～６のいずれか１項に記載の表示装置。
  8. 前記第１の遮光部と前記第２の遮光部とは、同じ層に同じ材料で形成されていることを特徴とする、請求項７に記載の表示装置。
  9. 前記表示部の全体について、画素回路毎に前記第１の遮光部が設けられていることを特徴とする、請求項１～８のいずれか１項に記載の表示装置。
  10. 前記第１初期化トランジスタは、ＬＤＤ構造を有することを特徴とする、請求項１または９に記載の表示装置。
  11. 前記第１初期化トランジスタは、第１導通端子側または第２導通端子側の一方についてのみＬＤＤ構造を有し、
    前記第１の遮光部は、第１導通端子側または第２導通端子側のうちＬＤＤ構造を有さない側に設けられていることを特徴とする、請求項２または１０に記載の表示装置。
  12. 前記第１初期化トランジスタは、直列に接続された２つのトランジスタによって構成されるデュアルゲート構造を有することを特徴とする、請求項１、２、７～１１のいずれか１項に記載の表示装置。
  13. 前記第１の遮光部は、金属部材であって、前記第１初期化トランジスタの第１導通端子または第２導通端子に電気的に接続されていることを特徴とする、請求項１～３、５～１２のいずれか１項に記載の表示装置。
  14. 前記第１の遮光部は、前記複数の走査信号線と同じ材質の板状の金属部材であることを特徴とする、請求項１～３、５～１２のいずれか１項に記載の表示装置。
  15. 前記第１の遮光部は、前記赤外光を吸収する性質を有する板状の樹脂部材であることを特徴とする、請求項１～３、７～１２のいずれか１項に記載の表示装置。
  16. 前記第１の遮光部は、前記赤外光を散乱する性質を有する板状の樹脂部材であることを特徴とする、請求項１～３、７～１２のいずれか１項に記載の表示装置。
  17. 前記発光制御トランジスタの第１導通端子は、前記駆動トランジスタの第２導通端子に接続され、
    前記発光制御トランジスタの第２導通端子は、前記表示素子の第１端子に接続され、
    各画素回路は、
    前記複数の発光制御線の１つに接続された制御端子と、前記第１電源線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する電源供給制御トランジスタと、
    前記複数の走査信号線の１つに接続された制御端子と、前記表示素子の第１端子に接続された第１導通端子と、前記初期化電源線に接続された第２導通端子とを有する第２初期化トランジスタと
    を含むことを特徴とする、請求項１～４、７～１６のいずれか１項に記載の表示装置。
  18. 前記出射部は、前記赤外光が照射される赤外光照射領域内の全ての画素回路において前記第１初期化トランジスタがオフ状態となっていて、かつ、前記赤外光照射領域内の全ての画素回路において前記書き込み制御トランジスタがオフ状態となっている期間に、前記赤外光を出射することを特徴とする、請求項１～５、７～１７のいずれか１項に記載の表示装置。
JP2022527259A 2020-05-25 2020-05-25 表示装置 Active JP7438347B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/020466 WO2021240574A1 (ja) 2020-05-25 2020-05-25 表示装置

Publications (2)

Publication Number Publication Date
JPWO2021240574A1 JPWO2021240574A1 (ja) 2021-12-02
JP7438347B2 true JP7438347B2 (ja) 2024-02-26

Family

ID=78723219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022527259A Active JP7438347B2 (ja) 2020-05-25 2020-05-25 表示装置

Country Status (4)

Country Link
US (1) US11864434B2 (ja)
JP (1) JP7438347B2 (ja)
CN (1) CN115380625A (ja)
WO (1) WO2021240574A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114762032B (zh) * 2020-10-19 2023-12-22 京东方科技集团股份有限公司 阵列基板和显示设备
CN117678009A (zh) * 2022-05-30 2024-03-08 京东方科技集团股份有限公司 像素电路、像素电路的驱动方法以及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006138953A (ja) 2004-11-10 2006-06-01 Sharp Corp 表示装置およびその駆動方法
JP2012037857A (ja) 2010-08-11 2012-02-23 Samsung Mobile Display Co Ltd 画素及びこれを利用した有機電界発光表示装置
WO2013157285A1 (ja) 2012-04-20 2013-10-24 シャープ株式会社 表示装置
JP2015034979A (ja) 2013-07-12 2015-02-19 株式会社半導体エネルギー研究所 表示装置および表示装置の作製方法
US10163984B1 (en) 2016-09-12 2018-12-25 Apple Inc. Display with embedded components and subpixel windows
US20190205595A1 (en) 2017-12-29 2019-07-04 Lg Display Co., Ltd. Fingerprint Sensing Display Apparatus
US20200004381A1 (en) 2018-06-27 2020-01-02 Lg Display Co., Ltd. Display Device with Built-In Optical Image Sensor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101458569B1 (ko) 2008-03-13 2014-11-12 삼성디스플레이 주식회사 표시 장치
JP5442087B2 (ja) 2012-09-28 2014-03-12 キヤノン株式会社 放射線検出装置および放射線撮像システム
CN106504704A (zh) * 2016-10-28 2017-03-15 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示基板和显示装置
CN106782366B (zh) * 2016-12-15 2018-09-25 武汉华星光电技术有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN106710506B (zh) * 2017-01-18 2020-07-14 京东方科技集团股份有限公司 显示面板的驱动方法、驱动电路、显示面板及显示装置
KR102568600B1 (ko) * 2018-02-19 2023-08-23 삼성디스플레이 주식회사 표시 장치, 이를 포함하는 적층 기판, 및 표시 장치 제조방법
KR102512725B1 (ko) * 2018-02-28 2023-03-23 삼성디스플레이 주식회사 디스플레이 장치
CN109817146B (zh) * 2019-03-08 2023-02-28 京东方科技集团股份有限公司 一种显示面板、显示装置及驱动方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006138953A (ja) 2004-11-10 2006-06-01 Sharp Corp 表示装置およびその駆動方法
JP2012037857A (ja) 2010-08-11 2012-02-23 Samsung Mobile Display Co Ltd 画素及びこれを利用した有機電界発光表示装置
WO2013157285A1 (ja) 2012-04-20 2013-10-24 シャープ株式会社 表示装置
JP2015034979A (ja) 2013-07-12 2015-02-19 株式会社半導体エネルギー研究所 表示装置および表示装置の作製方法
US10163984B1 (en) 2016-09-12 2018-12-25 Apple Inc. Display with embedded components and subpixel windows
US20190205595A1 (en) 2017-12-29 2019-07-04 Lg Display Co., Ltd. Fingerprint Sensing Display Apparatus
US20200004381A1 (en) 2018-06-27 2020-01-02 Lg Display Co., Ltd. Display Device with Built-In Optical Image Sensor

Also Published As

Publication number Publication date
WO2021240574A1 (ja) 2021-12-02
US11864434B2 (en) 2024-01-02
US20230247868A1 (en) 2023-08-03
JPWO2021240574A1 (ja) 2021-12-02
CN115380625A (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
US11170721B2 (en) Pixel circuit and display apparatus
JP3593982B2 (ja) アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
KR101424692B1 (ko) 화상표시장치
US9262967B2 (en) Display apparatus and driving method therefor
TWI417837B (zh) 電致發光顯示面板模組，電致發光顯示面板，積體電路裝置，電子設備及驅動控制方法
TWI490836B (zh) 像素電路、顯示裝置、電子設備以及驅動像素電路的方法
US20110164010A1 (en) Display apparatus, light detection method and electronic apparatus
US20050007316A1 (en) Image display device
US20070273621A1 (en) Image display device
WO2017156826A1 (zh) Amoled像素驱动电路及像素驱动方法
US7009591B2 (en) Active matrix type display apparatus
JP2009133912A (ja) 表示装置とその製造方法および製造装置
JP7438347B2 (ja) 表示装置
KR20080099800A (ko) 화소회로 및 표시장치
JP2009133913A (ja) 表示装置
US20120050252A1 (en) Display device
US8022901B2 (en) Current control driver and display device
US20060001616A1 (en) Active matrix organic light emitting diode (AMOLED) display, a pixel driving circuit, and a driving method thereof
JP5034208B2 (ja) 表示装置および表示装置の駆動方法
CN115867960A (zh) 像素结构及其驱动方法、显示装置
US8094110B2 (en) Active matrix display device
US20100156966A1 (en) Image display device
WO2021240573A1 (ja) 表示装置および近接センサの制御方法
US11450276B2 (en) Display device and method of controlling pixel circuit
JP2009098430A (ja) 表示装置と電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240213

R150 Certificate of patent or registration of utility model

Ref document number: 7438347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150