JP2019075558A - ヘテロ構造デバイスのためのゲートスタック - Google Patents

ヘテロ構造デバイスのためのゲートスタック Download PDF

Info

Publication number
JP2019075558A
JP2019075558A JP2018189353A JP2018189353A JP2019075558A JP 2019075558 A JP2019075558 A JP 2019075558A JP 2018189353 A JP2018189353 A JP 2018189353A JP 2018189353 A JP2018189353 A JP 2018189353A JP 2019075558 A JP2019075558 A JP 2019075558A
Authority
JP
Japan
Prior art keywords
gate dielectric
dielectric layer
thickness
layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018189353A
Other languages
English (en)
Other versions
JP2019075558A5 (ja
JP7330605B2 (ja
Inventor
ラムダニ ジャマール
Ramudani Jamar
ラムダニ ジャマール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of JP2019075558A publication Critical patent/JP2019075558A/ja
Publication of JP2019075558A5 publication Critical patent/JP2019075558A5/ja
Application granted granted Critical
Publication of JP7330605B2 publication Critical patent/JP7330605B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Abstract

【課題】ゲート・ソース間耐圧の高いヘテロ構造デバイスを提供する。【解決手段】ヘテロ構造半導体デバイスは、第１の活性層１０２と、第１の活性層１０２上に位置する第２の活性層１０６とを含む。二次元電子気体層１０４が、第１の活性層１０２と第２の活性層１０６との間に形成される。サンドウィッチゲート誘電体層構造物１１３が、第２の活性層１０６上に位置する。パッシベーション層１１４が、サンドウィッチゲート誘電体層構造物１１３の上方に位置する。ゲート１１６が、パッシベーション層１１４を通ってサンドウィッチゲート誘電体層構造物１１３まで延びる。第１のオーミック接点１１８と第２のオーミック接点１２０とが、第２の活性層１０６に電気的に接続される。第１のオーミック接点１１８と第２のオーミック接点１２０とが横方向に離隔され、ゲート１１６が第１のオーミック接点１１８と第２のオーミック接点１２０との間に位置する。【選択図】図１

Description

本発明は、概して、高電圧電界効果トランジスタ（ＦＥＴ：ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒｓ）に関し、特に、高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ−ｅｌｅｃｔｒｏｎ−ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）およびヘテロ構造電界効果トランジスタ（ＨＦＥＴ：ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、およびこのようなパワートランジスタデバイスを製造する方法に関する。
高電圧ＦＥＴのうちの一種がヘテロ構造ＦＥＴ（ＨＦＥＴ）であり、高電子移動度トランジスタ（ＨＥＭＴ）とも呼ばれる。窒化ガリウム（ＧａＮ）、および、炭化ケイ素（ＳｉＣ）などの他の広バンドギャップＩＩＩ族窒化物ベースの直接遷移半導体材料をベースとしたＨＦＥＴが、それらの物理的性質を理由として特定の電子デバイスにおいて使用される。例えば、ＧａＮおよびＡｌＧａＮ／ＧａＮトランジスタは、ＧａＮベースの材料およびデバイス構造によりもたらされる高電子移動度、高い絶縁破壊電圧、および高飽和電子速度といった特性を理由として、高速スイッチングおよび高出力用途（例えば電力スイッチおよび電力コンバーター）において一般的に使用される。ＨＦＥＴの物理的性質に起因して、ＨＦＥＴは、同じ電圧において同じ電流を伝導する他の半導体スイッチより実質的に速く状態を変えることができ、広バンドギャップは、高温におけるＨＦＥＴの性能を改善することができる。
ＧａＮベースのＨＦＥＴデバイスは、典型的には、薄いゲート誘電体（例えば酸化物）材料の上方に形成されたゲート部材を含む。従来、ゲート酸化物と下方のＧａＮ層との間における界面状態は、ＧａＮベースのＨＦＥＴの安定性および電気的信頼性における役割を果たす。ゲート安定性を改善することは、より高い電圧（例えば６００Ｖ）の動作を達成することができる。典型的なＨＦＥＴゲート構造はショットキーゲートを含み、ショットキーゲートは、ゲート酸化物を含まないか、または単一の薄いゲート酸化物層を含む。これらの構造物は、通常２０〜４０Ｖの範囲内の低クリティカル電圧による影響を受ける。クリティカル電圧ＶＣＲＩＴは、ゲート漏れ電流に比較的急峻な立ち上がりが存在するゲート対ソース電圧ＶＧＳとして規定される。
以下の図を参照しながら、本発明の非限定的かつ非網羅的な実施形態が説明され、異なる図の中の同様の参照符号は、別段の指定がない限り、同様の部分を示す。
サンドウィッチゲート誘電体構造物をもつ例示的な半導体デバイスの断面側面図である。 サンドウィッチゲート誘電体構造物をもつ半導体デバイスを製造するための例示的な一工程フローを示す図である。 サンドウィッチゲート誘電体構造物の印加されたステップストレスに対する例示的なゲート・ソース漏れを示すグラフである。
図面中の複数の図にわたり、対応する参照符号が、対応する構成要素を示す。当業者は、図中の要素が簡潔かつ明確であるように描かれることと、一定の縮尺で描かれるとは限らないこととを理解する。例えば、図中のいくつかの要素の寸法は、本発明の様々な実施形態をより理解しやすくするために、他の要素より誇張される場合があり得る。さらに、市販に適した実施形態において有用または必要な、一般的だがよく理解される要素は、多くの場合、本発明に係るこれらの様々な実施形態の図が見づらくなるのを防ぐために、描かれない。
複数のゲート誘電体層を含むヘテロ構造トランジスタの例が本明細書において説明される。以下の説明では、本発明を十分に理解できるように、多くの特定の詳細事項が記載される。しかし、本発明を実施する際に特定の詳細事項が使用されるとは限らないことが、当業者には明らかとなる。他の例では、よく知られた材料または方法については、本発明が理解しにくくなるのを防ぐために、詳細には説明されない。
本明細書中での、「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ ｅｘａｍｐｌｅ）」、または「一例（ａｎ ｅｘａｍｐｌｅ）」についての言及は、実施形態または例との関連で説明される特定の特徴、構造、または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書中の様々な場所で使用する「一実施形態において（ｉｎ ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態において（ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ ｅｘａｍｐｌｅ）」または「例（ａｎ ｅｘａｍｐｌｅ）」という語句は、すべてが同じ実施形態または例に関するとは限らない。さらに、特定の特徴、構造、または特性は、１つまたは複数の実施形態または例において、任意の適切な組み合わせ、および／または部分的組み合わせで組み合わされ得る。特定の特徴、構造、または特性は、説明される機能を提供する集積回路、電子回路、結合論理回路、または他の適切な構成要素に含まれ得る。加えて、本明細書とともに提供される図が当業者への説明を目的としていることと、図面が一定の縮尺で描かれるとは限らないこととが理解される。
本明細書において使用される場合、ＨＦＥＴデバイスの「クリティカル電圧（ｃｒｉｔｉｃａｌ ｖｏｌｔａｇｅ）」または「クリティカルゲート電圧（ｃｒｉｔｉｃａｌ ｇａｔｅ ｖｏｌｔａｇｅ）」は、ゲート漏れ電流に比較的急峻な立ち上がりが存在するゲート対ソース電圧として規定される。熱安定性は、温度に応じてデバイスのゲート漏れ電流がどの程度増加するかに関する。
上述のように、典型的なＨＦＥＴゲート構造は、ゲート酸化物を含まないか、または単一の薄いゲート酸化物層を含むショットキーゲートを含む。これらの構造物は、通常２０〜４０Ｖの範囲内の低クリティカル電圧の影響を受ける。クリティカル電圧ＶＣＲＩＴは、ゲート漏れ電流に比較的急峻な立ち上がりが存在するゲート対ソース電圧ＶＧＳとして規定される。より高い信頼性および高いゲート酸化物の完全性を達成するために、クリティカル電圧は、現在の範囲の２０〜４０Ｖから上げられることが必要である。さらに、単一の薄いゲート酸化物層を含むデバイスは、デバイスが高温（摂氏１２０度など）で動作しているとき、室温における漏れ電流より２または３倍大きなゲート漏れ電流の増加を経験し得る。
ゲート誘電体の性質はまた、ＨＦＥＴの他のパラメータおよび特性に影響を与える。例えば、ゲート誘電体層の厚さに下方の障壁層の厚さを加えたものが、高電圧ＨＦＥＴのゲート閾値電圧を部分的に決定する。より厚いゲート誘電体が、より高い温度またはより高い印加されるゲート電圧にともなうゲート漏れ電流を減らす一方で、ゲート誘電体の厚さは閾値電圧に寄与する。従って、ＨＦＥＴデバイスのための一定の閾値電圧を提供する能力と、熱および電圧安定性との間にトレードオフが存在する。
本発明の実施形態によると、サンドウィッチゲート誘電体構造物を含むＧａＮベースのＨＦＥＴデバイス、およびそれを製造する方法が開示される。一実施形態において、ＨＦＥＴデバイスは、第１の活性層と第２の活性層とを、その間に生じる二次元電子気体層とともに含む。サンドウィッチゲート誘電体構造物は、第２の活性層上に位置し、第１のゲート誘電体層、第２のゲート誘電体層、および第３のゲート誘電体層を含む。第１のゲート誘電体層は、第２の活性層上に位置する。窒化ケイ素（ＳｉＮ）、窒化炭素（ＣＮ）、窒化ホウ素（ＢＮ）、または窒化アルミニウム（ＡｌＮ）などの窒化物ベースの化合物が、第１のゲート誘電体層のために使用され得る。第２のゲート誘電体層は、第１のゲート誘電体層上に位置し、ＳｉＮ、ＣＮ、ＢＮ、またはＡｌＮが、第２のゲート誘電体層のために使用され得る。第３のゲート誘電体層は、第２のゲート誘電体層上に位置する。一例において、酸化アルミニウム（Ａｌ２Ｏ３）が、第３のゲート誘電体層のために使用され得る。ゲートは、第３のゲート誘電体層上に位置し、サンドウィッチゲート誘電体構造物の上部まで延びている。デバイスのオーミック接点（ソースおよびドレイン）は、サンドウィッチゲート誘電体構造物を通って延びて、第２の活性層に接触する。
様々な実施形態において、このサンドウィッチゲート誘電体構造物は、高クリティカル電圧動作（例えば、＞８０Ｖ）をもたらし得る。さらに、サンドウィッチゲート誘電体構造物を使用するデバイスは、改善された熱安定性を経験し得る。デバイスは、摂氏２００度まで上昇する温度においてデバイスが動作しているときに、漏れ電流の変化を実質的に経験しないものであり得る。より安定かつ堅牢なゲート誘電体構造物を製造することに加えて、他の利点は、より低いゲート漏れ、およびより均一なゲート閾値電圧をさらに含み得る。サンドウィッチゲート誘電体構造物は、ＨＦＥＴデバイスがゲート漏れ電流を最小化しながら一定の閾値電圧を維持することをさらに可能にし得る。
以下の説明において、例示的なＨＦＥＴが説明を目的として使用される。しかし、本発明の実施形態が、金属−酸化物−半導体ＦＥＴ（ＭＯＳＦＥＴ：ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）または金属−絶縁体−半導体ＦＥＴ（ＭＩＳＦＥＴ：ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）デバイスなどの、他の種類のＦＥＴに使用され得ることが理解されなければならない。
図１は、第１の活性層１０２、第２の活性層１０６、第１のゲート誘電体１０８、第２のゲート誘電体１１０、第３のゲート誘電体１１２、パッシベーション層１１４、オーミック接点１１８および１２０、ならびにゲート１１６を含む半導体デバイス１００（例えば、ＧａＮ ＨＦＥＴ）の断面側面図を示す。図１に、２つの層間のバンドギャップ差に起因して、第１の活性層１０２と第２の活性層１０６との間に生じ得る電荷層１０４がさらに示される。電荷層１０６は、第１の活性層１０２と第２の活性層１０６との間におけるバンドギャップ差によりもたらされる量子井戸に捕獲された電子が、二次元に自由に動くが第３の次元に強く閉じ込められるので、二次元電子気体（２ＤＥＧ：ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ）層１０６とも呼ばれる横方向伝導チャネルを規定する。さらに、第１の活性層１０２がチャネル層またはバッファ層とも呼ばれるのに対し、第２の活性層１０６は障壁層またはドナー層とも呼ばれる。
第２の活性層１０６は、第１の活性層１０２上に位置する。サンドウィッチゲート誘電体構造物１１３は、第２の活性層上に位置し、第１のゲート誘電体層１０８、第２のゲート誘電体層１１０、および第３のゲート誘電体層１１２を含む。第１のゲート誘電体層１０８は、第２の活性層１０６上に位置する。第２のゲート誘電体層１１０は、第１のゲート誘電体層１０８上に位置する。第３のゲート誘電体層１１２は、第２のゲート誘電体層１１０上に位置する。パッシベーション層１１４は、サンドウィッチゲート１１３誘電体構造物上に位置する。示されるように、パッシベーション層１１４は、第３のゲート誘電体層１１２上に位置する。ゲート１１６は、パッシベーション層１１４を通って第３のゲート誘電体層１１２まで縦方向に下方に延びる。ソースオーミック接点１１８およびドレインオーミック接点１２０のそれぞれが、パッシベーション層１１４、第３のゲート誘電体層１１２、第２のゲート誘電体層１１０、および第１のゲート誘電体層１０８を通って縦方向に下方に延びて、第２の活性層１０６に電気的に接続することが示される。言い換えると、オーミック接点１１８および１２０は、サンドウィッチゲート誘電体構造物１１３の底部まで延びる。示されるように、ゲート１１６がソースオーミック接点１１８とドレインオーミック接点１２０との間に位置する状態で、ソースオーミック接点１１８とドレインオーミック接点１２０とが横方向に離隔されている。
第１の活性層１０２は典型的には、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、ＧａＮ、または炭化ケイ素（ＳｉＣ）などの、多くの異なる材料のうちの任意の１つにより形成された基材（図示されない）の上方に位置することが理解される。一実施形態において、第１の活性層１０２は、エピタキシャルＧａＮ層を備える。格子不整合および／または熱膨張係数の差にともなう想定される問題を避けるために、１つまたは複数の追加的な層が、基材と第１の活性層１０２との間に配置され得る。例えば、任意選択的な薄い核形成層が、基材と第１の活性層１０２との間に形成され得る。他の例において、第１の活性層１０２は、他のＩＩＩ族元素の窒化化合物を含有する異なる半導体材料を含み得る。第１の活性層１０２は、基材上に成長または堆積するようにされ得る。
図１に示す例において、第２の活性層１０６は、アルミニウムガリウム窒化物（ＡｌＧａＮ）を含む。他の例において、アルミニウムインジウム窒化物（ＡｌＩｎＮ）およびアルミニウムインジウムガリウム窒化物（ＡｌＩｎＧａＮ）などの異なるＩＩＩ族窒化物半導体材料が、第２の活性層１０６のために使用され得る。他の実施形態において、第２の活性層１０６の材料は、不定比化合物であり得る。このような材料において、元素の比は通常の整数により簡単に表されない。例えば、第２の活性層１０６は、０＜Ｘ＜１としたときのＡｌＸＧａ１−ＸＮなどのＩＩＩ族窒化物半導体材料の不定比化合物であり得る。第２の活性層１０６は、第１の活性層１０２上に成長または堆積するようにされ得る。
一実施形態において、第１のゲート誘電体層１０８は、窒化ケイ素（ＳｉＮ）を含む。他の実施形態において、第１のゲート誘電体層１０８は、Ｓｉ３Ｎ４を含み得る。さらに違う他の例において、窒化炭素（ＣＮ）、窒化ホウ素（ＢＮ）、または窒化アルミニウム（ＡｌＮ）などの異なる窒化物ベースの化合物が、第１のゲート誘電体層１０８のために使用され得る。第１のゲート誘電体層１０８は、第２の活性層１０６と原子配列を保ち得る窒化物ベースの材料であり得る。さらに、第１のゲート誘電体層１０８は、絶縁性であり得、少なくとも３電子ボルト（ｅＶ）のバンドギャップをもち得る。一例において、第１のゲート誘電体層１０８の厚さは、実質的に１〜５ナノメートル（ｎｍ）の間の厚さであり得る。第１のゲート誘電体層１０８が、第１の活性層１０２および第２の活性層１０６のそれぞれとインサイチュで（ｉｎ−ｓｉｔｕ、引き続き同様の環境で）堆積され得る。第１のゲート誘電体層１０８が、金属・有機化学気相デコンポジション（ＭＯＣＶＤ）を使用して堆積され得る。別の一実施形態において、第１のゲート誘電体層１０８が、原子層堆積（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）を通して第１の活性層１０２および第２の活性層１０６からイクサイチュで（ｅｘ−ｓｉｔｕ、同様ではない環境で）堆積され得る。
示されるように、第２のゲート誘電体層１１０は、第１のゲート誘電体層１０８上に位置する。一例において、第２のゲート誘電体層１１０は、窒化ケイ素（ＳｉＮ）を含む。他の実施形態において、第２のゲート誘電体層１１０は、Ｓｉ３Ｎ４を含み得る。窒化炭素（ＣＮ）、窒化ホウ素（ＢＮ）、または窒化アルミニウム（ＡｌＮ）などの異なる窒化物ベースの化合物が、第２のゲート誘電体層１１０のために使用され得る。第２のゲート誘電体層１１０は、約２０〜６０ｎｍの厚さの範囲内の厚さをもつ。一実施形態において、第２のゲート誘電体層１１０は、第１のゲート誘電体層１０８より厚い。さらに、第２のゲート誘電体層１１０と第１のゲート誘電体層１０８との両方のために使用される材料が同じであり得る。第１のゲート誘電体層１０８および第２のゲート誘電体層１１０の厚さの和は、３０〜６０ｎｍの範囲内であり得る。第２のゲート誘電体層１１０は、ＭＯＣＶＤなどの工程を通して第１の活性層１０２および第２の活性層１０６ならびに第１のゲート誘電体層１０８とインサイチュで堆積するようにされ得る。別の一例において、第２のゲート誘電体層１１０は、ＡＬＤなどの工程を通して、第１の活性層１０２および第２の活性層１０６ならびに第１のゲート誘電体層１０８からイクサイチュで堆積するようにされ得る。
第３のゲート誘電体層１１２は、第２のゲート誘電体層１１０上に位置する。一例において、第３のゲート誘電体層１１２は、酸化アルミニウム（Ａｌ２Ｏ３）を備える。さらなる例において、ＺｒＯ、ＨｆＯ、ＳｉＯ２、およびＧｄＯなどの他の酸化物材料が、第３のゲート誘電体層１１２のために使用され得る。第３のゲート誘電体層１１２は、１０〜２０ｎｍの範囲内の厚さをもつ。一実施形態において、第２のゲート誘電体層１１０は、第１のゲート誘電体層１０８および第３のゲート誘電体層１１２より厚い。一例において、第３のゲート誘電体層１１２は、ＡＬＤを使用して第１の活性層１０２および第２の活性層１０６からイクサイチュで堆積される。
上述のゲート誘電体構造物は、第２のゲート誘電体層１１０が第１のゲート誘電体層１０８と第３のゲート誘電体層１１０との間に挟まれているので、サンドウィッチゲート誘電体構造物と呼ばれ得る。後述のように、この種類のサンドウィッチ構造物は、デバイス１００の全体的な安定性を高め得、漏れ電流を大幅に減らし得る。他の例において、第１のゲート誘電体層１０８と第３のゲート誘電体層１１２との間に複数の挟まれた層が存在し得る。
パッシベーション層１１４は、第３のゲート誘電体層１１２上に位置し、およびオーミック接点１１８、１２０、およびゲート１１６を横方向から囲む。一実施形態において、パッシベーション層１１４は、窒化ケイ素（ＳｉＮ）などの誘電体材料を含み得る。パッシベーション層１１４は、複数の材料層を備え得る。パッシベーション層１１４は、環境の電気的および化学的汚染物質からデバイスの表面を隔離することにより、デバイス１００の電気的特性の安定性を提供する。パッシベーション層１１４は、低圧化学蒸着（ＬＰＣＶＤ：ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）またはプラズマエンハンスト化学蒸着（ＰＥＣＶＤ：ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）などの化学蒸着を通して堆積するようにされ得る。
第１のゲート誘電体層１０８、第２のゲート誘電体層１１０、および第３のゲート誘電体層１１２のサンドウィッチゲート誘電体構造物は、それぞれ、第２の活性層１０６からゲート１１６を分離する。示されるように、ゲート１１６は、パッシベーション層１１４を通って位置して、第３のゲート誘電体層１１２に接触する。一実施形態において、ゲート１１６は、チタン／窒化チタン／アルミニウム銅スタックを備える。別の一実施形態において、ゲート１１６は、チタン金（ＴｉＡｕ）合金またはモリブデン金ＭｏＡｕ合金を含む。他の例において、ゲート１１６は、ゲート電極およびゲートフィールドプレートを備え得る。動作時、ゲート１１６は、オーミックソース接点１１８とオーミックドレイン接点１２０との間における順伝導路を制御する。例示的な製造工程において、ゲート１１６は、パッシベーション層１１４において開口をエッチングすることと、続くゲート金属堆積とにより形成され得る。図１に示す例において、パッシベーション層１１４の上方にあり、オーミックドレイン接点１２０に向かって横方向に延びたゲート１１６の一部が、（オーミック接点１２０に最も近い）縁部における電界強度を軽減するように機能するゲートフィールドプレートとして機能する。
オーミック接点１１８および１２０は、パッシベーション層１１４、第３のゲート誘電体層１１２、第２のゲート誘電体層１１０、および第１のゲート誘電体層１０８を通って位置して、第２の活性層１０６に接触する。オーミック接点１１８はソース接点の一例であり、オーミック接点１２０はドレイン接点の一例である。一実施形態において、オーミック接点１１８および１２０は、パッシベーション層１１４、第３のゲート誘電体層１１２、第２のゲート誘電体層１１０、および第１のゲート誘電体層１０８において開口をエッチングすることと、続く金属堆積およびアニーリングステップとにより形成され得る。
示されるように、図１は、それぞれ、ＧａＮ ＨＦＥＴデバイス１００のソース電極およびドレイン電極を備えるオーミック金属接点１１８および１２０の形成直後における製造工程の一時点におけるデバイス構造を示す。図１は、第２の活性層１０６上に直接形成されたオーミック金属接点１１８および１２０を示す。他の実施形態において、オーミック金属接点１１８および１１３は、第２の活性層１０６内に縦方向に下向きに延びた窪み内に形成され得る。他の実施形態において、オーミック金属接点１１８および１２０は、第２の活性層１０６を通って縦方向に下向きに延びた窪み内に形成されて、第１の活性層１０２に接触し得る。
ＨＦＥＴデバイス１００が電力スイッチとしての使用のために構成されるとき、ゲート１１６ならびにオーミック接点１１８および１２０は、典型的には端子を通して結合されて、外部回路までの電気接続部を形成する。動作時、２ＤＥＧ層１０４における電荷は、オーミック接点１１８とオーミック接点１２０との間において横方向に流れて、外部回路における電流となる。電荷の流れ、および従って電流は、ゲート１１６とオーミック接点１１８との間に電気的に接続された外部回路から電圧により制御され得る。
本開示において使用されるように、電気接続はオーミック接続である。オーミック接続は、電圧と電流との間の関係が実質的に線形であり、両方向の電流に関して対称なものである。例えば、金属のみを通して各々に接触する２つの金属パターンが、電気的に接続される。対照的に、（示されるように）オーミック接点１１８および１２０は、これらの２つの接点の間におけるどの接続も半導体材料内のチャネルを通り、この伝導経路がゲート１１６により制御されるので、ＨＦＥＴデバイス１００において互いに電気的に接続されない。同様に、第１のゲート誘電体層１０８、第２のゲート誘電体層１１０、および第３のゲート誘電体層１１２が下層の活性層からゲート１１６を絶縁するので、ゲート１１６は第２の活性層１０６に電気的に接続されない。
上述の実施形態において、第１のゲート誘電体層（１０８）、第２のゲート誘電体層（１１０）、および第３のゲート誘電体層（１１２）の厚さは、ゲート漏れ電流がＨＦＥＴデバイス１００の通常動作中の温度にわたって実質的に一定に留まるようなものである。言い方を変えれば、ＨＦＥＴデバイス１００は、デバイスが１２０℃で動作しているときに、ゲート漏れ電流の実質的な変化をまったく経験しないものであり得る。加えて、本発明の様々な実施形態は、ゲート漏れ電流に対する著しい変化をともなわずに最大２００℃で動作し得る。
さらに、本明細書において説明されるサンドウィッチゲート誘電体層構造物は、ＨＦＥＴデバイスの電圧安定性を改善し得る。例えば、ＨＦＥＴデバイス１００のクリティカル電圧は、約１００〜１７０Ｖの範囲まで著しく高められる。
図２は、図１に示されるＨＦＥＴデバイス１００などの半導体デバイスを製造するための例示的な工程フローを示す図２００である。示される例において、第１の活性層と第２の活性層との両方が、基材上に堆積または成長するようにされた後、本工程が始まる。ブロック２０２から始まり、第１のゲート誘電体層がインサイチュで成長するようにされる。一実施形態において、第１のゲート誘電体層は、８００〜１０５０℃の間の温度範囲において行われるＭＯＣＶＤ技術を使用して堆積される。第１のゲート誘電体層は、約１〜５ｎｍの厚さに形成され、ウエハの表面の上方において連続的である。一実施形態において、ゲート誘電体層の厚さは約４ｎｍである。別の一実施形態において、第１のゲート誘電体層は、第１の活性層および第２の活性層とインサイチュで形成される。例えば、第１の活性層と第２の活性層とを形成するために使用される同じ機械（ＭＯＣＶＤ）が、第１のゲート誘電体層を形成するためにも使用され得る。第１のゲート誘電体層は、ＳｉＮを含み得る。ＳｉＮの第１のゲート誘電体層を堆積させるとき、堆積のためのＳｉ源は、Ｓｉの源としてのシランまたはジシランであり得る。他の実施形態において第１のゲート誘電体層は、第１の活性層と第２の活性層とからイクサイチュで堆積するようにされ得る。
次に、ブロック２０４において、第２のゲート誘電体層は、第１のゲート誘電体層の上に堆積するようにされる。一実施形態において、第２のゲート誘電体層は、ＭＯＣＶＤを使用して第１の活性層および第２の活性層ならびに第１のゲート誘電体層とインサイチュで堆積するようにされる。第２のゲート誘電体層は、約２０〜６０ｎｍの厚さに形成され、ウエハの表面の上方において連続的である。第１のゲート誘電体層は、ＳｉＮを含み得る。ＳｉＮの第１のゲート誘電体層を堆積させるとき、堆積のためのＳｉ源は、Ｓｉの源としてのシランまたはジシランであり得る。別の一実施形態において、第２のゲート誘電体層は、第１のゲート誘電体層からイクサイチュで堆積するようにされ得、プラズマエンハンスト原子層堆積（ＰＥＡＬＤ：ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）、誘導結合プラズマ（ＩＣＰ：ｉｎｄｕｃｔｉｖｅ ｃｏｕｐｌｉｎｇ ｐｌａｓｍａ）、化学蒸着（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、または原子層堆積（ＡＬＤ）を使用して堆積するようにされ得る。ＡＬＤによりＳｉＮの第２のゲート誘電体層を堆積させるとき、堆積のためのＳｉ源は、アミノシランまたはＳｉの有機金属源であり得る。
ブロック２０５において、第３のゲート誘電体層は、ＰＥＡＬＤを使用して３００℃において第１のゲート誘電体層ならびに第１の活性層および第２の活性層からイクサイチュでウエハ表面上に堆積される。一実施形態において、第３のゲート誘電体層は、Ａｌ（ＣＨ３）３前駆体およびＯ２プラズマを使用してＡＬＤを使用して堆積するようにされる。第３のゲート誘電体層は、１０〜２０ｎｍの範囲内の厚さまで形成される。
プロセスはブロック２０６に進み、ブロック２０６において、パッシベーション層が第３のゲート誘電体層の上方に堆積するようにされる。一実施形態において、パッシベーション層は、ＰＥＣＶＤを使用して堆積するようにされ得る。パッシベーション層は、典型的には約１００〜１５０ｎｍの範囲内の厚さまで形成される。上述のように、パッシベーション層は、窒化ケイ素（ＳｉＮ）または同様の性質をもつ他の材料を含み得る。
ブロック２０８において、オーミックビアが形成される。オーミックソース接点とオーミックドレイン接点とが、パッシベーション層およびサンドウィッチゲート誘電体構造物を通して形成される。一例において、オーミックビアが、誘導結合プラズマ（ＩＣＰ）エッチングを使用して形成される。
ブロック２１０において、オーミック金属化、エッチング、およびアニーリングが実施される。上述の層を通してオーミックビアが形成された後、金属または金属合金が堆積するようにされて、開口を充填する。１つの例示的な製造シーケンスにおいて、オーミック接点のために使用される金属は、スパッタリング技術または物理蒸着（ＰＶＤ：ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）を使用して堆積するようにされる。例示的なオーミック接点金属は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、および窒化チタン（ＴｉＮ）の層を含み得る。金属オーミック接点は、次に、約４００〜６００℃の温度範囲においてＲＴＡツールを使用するアニーリングされる。ブロック２１２において、デバイスを分離する注入分離が、窒素またはアルゴン注入を使用して実施され得る。
ゲートは、オーミック接点と同様の手法で形成され得る。ブロック２１４において、ゲートビアが、パッシベーション層を通して開口をエッチングして第３のゲート誘電体層を露出することにより形成され得る。一実施形態において、ＩＣＰエッチングが実施され得る。
エッチング工程が第３のゲート誘電体層を露出した後、ブロック２１６において、デバイスが高温アニーリングを経る。例示として、アニーリングステップは、約５〜２０分間にわたって４５０〜６５０℃の温度範囲において炉の中で実施され得る。アニーリングは、また、急速熱アニーリング（ＲＴＡ：ｒａｐｉｄ ｔｅｍｐｅｒａｔｕｒｅ ａｎｎｅａｌｉｎｇ）ツールなどの多くの異なるツールを使用して実施され得る。
ブロック２１８において、ゲート金属または金属合金堆積が実施されてエッチングされた開口を充填する。金属は、スパッタリング技術または物理蒸着（ＰＶＤ）を使用して堆積するようにされ得る。例示的なゲート金属は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム銅（ＡｌＣｕ）、および窒化チタン（ＴｉＮ）の層を含み得る。
半導体分野の当業者は、ウエハの表面上に金属（例えば、パターン形成された線またはトレース）を形成すること、ウエハ裏面研磨（裏面ラッピングまたはウエハ薄化とも呼ばれる）、ダイ分離、およびパッケージングを含む、他の標準的な製造後の、または最終段階の処理ステップが実施され得ることを理解する。
図３は、各々が図１に示すサンドウィッチゲート誘電体構造物を含む様々なＨＦＥＴデバイスに対する、印加されたステップストレス電圧に対する例示的なゲート・ソース漏れ電流を描いたグラフである。示されるように、ｘ軸は絶対ゲート電圧３０４を表し、ｙ軸はゲート・ソース漏れ電流３０２である。グラフ３００は、クリティカル閾値レベル３０６をさらに示す。クリティカル閾値３０６は、ゲート・ソース漏れ電流３０２がもはや許容可能ではなく、デバイスが絶縁破壊状態にあるとみなされる閾値として規定され得る。示される例において、クリティカル閾値３０６は、実質的に５．００Ｅ−９Ａまたは５ｎＡである。加えて、クリティカル電圧は、特定のデバイスに対するゲート・ソース漏れ電流がクリティカル閾値３０６に達するゲート電圧を表す。
示されるように、グラフ３００は、第１のデバイス３０８、第２のデバイス３１０、および第３のデバイス３１２の性能を示す。ゲート・ソース漏れ電流３０２が測定されながら、様々なデバイスの各々に対するゲート電圧が次第に増加する。第１のデバイス３０８の場合、クリティカル電圧は約−１３５Ｖである。第２のデバイス３１０の場合、クリティカル電圧は約−１６５Ｖである。第３のデバイス３１２の場合、クリティカル電圧は約−１３０Ｖである。３つのデバイス３０８、３１０、および３１２のすべてが、第１のゲート誘電体層、第２のゲート誘電体層、および第３のゲート誘電体層を含むサンドウィッチゲート誘電体構造物を実装する。図３に示されるように、デバイス３０８、３１０、および３１２に対するクリティカル電圧の大きさは、１００Ｖより大きい。サンドウィッチゲート誘電体構造物を使用しないデバイスは、１００Ｖよりはるかに小さなクリティカル電圧の大きさをもち得る。
本発明に関して示される例についての上述の説明は、要約で説明される事項を含め、網羅的であることも、開示される形態そのものへの限定であることも意図されない。本発明の特定の実施形態および例が、本明細書において例示を目的として説明されるが、本発明のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、特定の例示的な電圧、厚さ、材料種などが説明のために提示されることと、本発明の教示に従った他の実施形態および例において他の値も使用し得ることとが理解される。

Claims (26)

  1. 第１の活性層と、
    前記第１の活性層上に位置する第２の活性層であって、二次元電子気体層が、前記第１の活性層と前記第２の活性層との間に形成される、前記第２の活性層と、
    前記第２の活性層上に位置するサンドウィッチゲート誘電体層構造物と、
    前記サンドウィッチゲート誘電体層構造物の上方に位置するパッシベーション層と、
    前記パッシベーション層を通って前記サンドウィッチゲート誘電体層構造物の上部まで延びたゲートと、
    前記第２の活性層に電気的に接続する第１および第２のオーミック接点であって、前記第１のオーミック接点と前記第２のオーミック接点とが、横方向に離隔され、前記ゲートが、前記第１のオーミック接点と前記第２のオーミック接点との間に位置する、前記第１および第２のオーミック接点と、
    を備える、ヘテロ構造半導体デバイス。
  2. 前記サンドウィッチゲート誘電体層構造物が、
    前記第２の活性層上に位置する第１のゲート誘電体層と、
    前記第１のゲート誘電体層上に位置する第２のゲート誘電体層と、
    前記第２のゲート誘電体層上に位置する第３のゲート誘電体層と、
    を備える、
    請求項１に記載のヘテロ構造半導体デバイス。
  3. 前記第３のゲート誘電体層が、酸化アルミニウム（Ａｌ２Ｏ３）を含む、
    請求項２に記載のヘテロ構造半導体デバイス。
  4. 前記第１のゲート誘電体層が、第１の厚さをもち、
    前記第２のゲート誘電体層が、第２の厚さをもち、
    前記第３のゲート誘電体層が、第３の厚さをもち、
    前記第２の厚さが、前記第１の厚さおよび前記第３の厚さより大きい、
    請求項２に記載のヘテロ構造半導体デバイス。
  5. 前記第１のゲート誘電体層が、窒化物ベースの化合物を含む、
    請求項２に記載のヘテロ構造半導体デバイス。
  6. 前記第１のゲート誘電体層が、窒化ケイ素（ＳｉＮ）を含む、
    請求項２に記載のヘテロ構造半導体デバイス。
  7. 前記第１のゲート誘電体層が、窒化炭素（ＣＮ）を含む、
    請求項２に記載のヘテロ構造半導体デバイス。
  8. 前記第１のゲート誘電体層が、窒化ホウ素（ＢＮ）を含む、
    請求項２に記載のヘテロ構造半導体デバイス。
  9. 前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、同じ材料を含む、
    請求項２に記載のヘテロ構造半導体デバイス。
  10. 前記第１のゲート誘電体層が、約１〜５ナノメートルの厚さの範囲内の第１の厚さをもち、
    前記第２のゲート誘電体が、約２０〜６０ナノメートルの範囲内の第２の厚さをもち、
    前記第３のゲート誘電体が、１０〜２０ナノメートルの範囲内の第３の厚さをもつ、
    請求項２に記載のヘテロ構造半導体デバイス。
  11. 前記ゲートを通る漏れ電流がヘテロ接合半導体デバイスの通常動作中に温度に対して実質的に一定であるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが設定された、
    請求項９に記載のヘテロ構造半導体デバイス。
  12. 閾値電圧がヘテロ接合半導体デバイスの通常動作中に温度に対して実質的に一定であるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが設定された、
    請求項９に記載のヘテロ構造半導体デバイス。
  13. 前記第１の活性層が、窒化ガリウム（ＧａＮ）を含み、
    前記第２の活性層が、アルミニウムガリウム窒化物（ＡｌＧａＮ）を含む、
    請求項１に記載のヘテロ構造半導体デバイス。
  14. 前記ゲート金属が、前記ドレインオーミック接点に向けて延びたゲートフィールドプレートを含む、
    請求項１５に記載のヘテロ構造半導体デバイス。
  15. 前記パッシベーション層が、窒化ケイ素（ＳｉＮ）を含む、
    請求項１に記載のヘテロ構造半導体デバイス。
  16. 基材上に第１の活性層を形成することと、
    前記第１の活性層上に第２の活性層を形成することであって、
    二次元電子気体層が前記第１の活性層と前記第２の活性層との間に形成されるように、前記第１の活性層と前記第２の活性層とが異なるバンドギャップをもつ、
    前記第２の活性層を形成することと、
    前記第２の活性層上に第１のゲート誘電体層を形成することであって、
    前記第１のゲート誘電体層が、第１の厚さをもつ、
    前記第１のゲート誘電体層を形成することと、
    前記第１のゲート誘電体層上に第２のゲート誘電体層を形成することであって、
    前記第２のゲート誘電体層が、前記第１の厚さより大きな第２の厚さをもつ、
    前記第２のゲート誘電体層を形成することと、
    前記第２のゲート誘電体層上に第３のゲート誘電体層を形成することであって、
    前記第３のゲート誘電体層が、前記第２の厚さより小さく、前記第１の厚さより大きな第３の厚さをもつ、
    前記第３のゲート誘電体層を形成することと、
    前記第３のゲート誘電体層と前記第２のゲート誘電体層と前記第１のゲート誘電体層とを通って縦方向に各々が延びた第１および第２のオーミック接点を形成することであって、
    前記第１のオーミック接点と前記第２のオーミック接点とが、横方向に離隔されて、前記第２の活性層に電気的に接続する、
    前記第１および第２のオーミック接点を形成することと、
    前記第１のオーミック接点と前記第２のオーミック接点との間の横方向位置において前記第３のゲート誘電体層に接触するゲートを形成することと、
    を含む、ヘテロ構造半導体デバイスを製造する方法。
  17. 前記第１のオーミック接点と前記第２のオーミック接点とを形成する前に、前記第３のゲート誘電体層の上方にパッシベーション層を堆積および形成することをさらに含む、
    請求項１６に記載の方法。
  18. 前記第１のオーミック接点と前記第２のオーミック接点とをアニーリングすることをさらに含む、
    請求項１６に記載の方法。
  19. 前記ヘテロ構造半導体デバイスの正常動作中の温度にわたってゲート・ソース漏れ電流が実質的に一定に留まるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが選択される、
    請求項１６に記載の方法。
  20. 前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、窒化ケイ素を含む、
    請求項１６に記載の方法。
  21. 前記第２のゲート誘電体層が、酸化アルミニウムを含む、
    請求項２０に記載の方法。
  22. 前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、前記第１の活性層および前記第２の活性層とインサイチュで形成される、
    請求項１６に記載の方法。
  23. 前記第１のゲート誘電体層が、前記第１の活性層および前記第２の活性層とインサイチュで形成され、
    前記第２のゲート誘電体層が、前記第１の活性層および前記第２の活性層とイクサイチュで形成される、
    請求項１６に記載の方法。
  24. 前記第１の厚さが、約１〜５ナノメートルの範囲にある、
    請求項１６に記載の方法。
  25. 前記第２の厚さが、約３０〜４０ナノメートルの範囲内にある、
    請求項２４に記載の方法。
  26. 前記第３の厚さが、１０〜２０ナノメートルの範囲内にある、
    請求項２５に記載の方法。
JP2018189353A 2017-10-12 2018-10-04 ヘテロ構造デバイスのためのゲートスタック Active JP7330605B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762571642P 2017-10-12 2017-10-12
US62/571,642 2017-10-12

Publications (3)

Publication Number Publication Date
JP2019075558A true JP2019075558A (ja) 2019-05-16
JP2019075558A5 JP2019075558A5 (ja) 2021-11-04
JP7330605B2 JP7330605B2 (ja) 2023-08-22

Family

ID=64959072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018189353A Active JP7330605B2 (ja) 2017-10-12 2018-10-04 ヘテロ構造デバイスのためのゲートスタック

Country Status (4)

Country Link
US (1) US11114539B2 (ja)
EP (1) EP3480854A3 (ja)
JP (1) JP7330605B2 (ja)
CN (1) CN109659361B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024545B2 (en) * 2018-10-31 2021-06-01 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of manufacture
DE102019120692A1 (de) * 2019-07-31 2021-02-04 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
CN112652535A (zh) * 2020-12-22 2021-04-13 深圳市美浦森半导体有限公司 一种氮化镓异质结二极管制备方法及二极管
WO2022174400A1 (en) * 2021-02-19 2022-08-25 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302435A (ja) * 2008-06-17 2009-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2013118377A (ja) * 2011-12-01 2013-06-13 Power Integrations Inc パワートランジスタ装置のための多層構造を作製する方法、ヘテロ接合電界効果トランジスタ装置のための多層構造を作製する方法、および窒化物系ヘテロ接合電界効果トランジスタ装置
US20140077266A1 (en) * 2012-09-14 2014-03-20 Power Integrations, Inc. Heterostructure Transistor with Multiple Gate Dielectric Layers

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197835A1 (en) 2001-06-06 2002-12-26 Sey-Ping Sun Anti-reflective coating and methods of making the same
CN1557024B (zh) 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
JP3871607B2 (ja) 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
JP4221697B2 (ja) 2002-06-17 2009-02-12 日本電気株式会社 半導体装置
JP2004087587A (ja) 2002-08-23 2004-03-18 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
US7253015B2 (en) 2004-02-17 2007-08-07 Velox Semiconductor Corporation Low doped layer for nitride-based semiconductor device
JP4398780B2 (ja) 2004-04-30 2010-01-13 古河電気工業株式会社 ＧａＮ系半導体装置
US7547928B2 (en) 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
KR100889362B1 (ko) 2004-10-19 2009-03-18 삼성전자주식회사 다층 유전체막으로 이루어진 트랜지스터 및 그 제조 방법
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP2006245317A (ja) 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置およびその製造方法
US8482035B2 (en) 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
EP2312635B1 (en) 2005-09-07 2020-04-01 Cree, Inc. Transistors with fluorine treatment
JP5032145B2 (ja) 2006-04-14 2012-09-26 株式会社東芝 半導体装置
US8399911B2 (en) 2006-06-07 2013-03-19 Imec Enhancement mode field effect device and the method of production thereof
US7939853B2 (en) 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
JP2009032796A (ja) 2007-07-25 2009-02-12 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP4584293B2 (ja) 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
CN100594591C (zh) 2007-10-17 2010-03-17 中国科学院微电子研究所 一种提高氮化镓基场效应晶体管性能的方法
CN101459080B (zh) 2007-12-12 2010-04-14 中国科学院微电子研究所 一种制作氮化镓基场效应晶体管的方法
US8309987B2 (en) 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US7968913B2 (en) * 2008-12-08 2011-06-28 National Semiconductor Corporation CMOS compatable fabrication of power GaN transistors on a <100> silicon substrate
US8168486B2 (en) 2009-06-24 2012-05-01 Intersil Americas Inc. Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate
WO2010151721A1 (en) 2009-06-25 2010-12-29 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
US9306050B2 (en) 2009-06-26 2016-04-05 Cornell University III-V semiconductor structures including aluminum-silicon nitride passivation
US9105703B2 (en) 2010-03-22 2015-08-11 International Rectifier Corporation Programmable III-nitride transistor with aluminum-doped gate
JP5635803B2 (ja) 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
WO2012083590A1 (en) * 2010-12-20 2012-06-28 The Hong Kong University Of Science And Technology Power semiconductor field effect transistor structure with charge trapping material in the gate dielectric
JP5758132B2 (ja) 2011-01-26 2015-08-05 株式会社東芝 半導体素子
JP5648523B2 (ja) 2011-02-16 2015-01-07 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
US9076853B2 (en) 2011-03-18 2015-07-07 International Rectifie Corporation High voltage rectifier and switching circuits
US9070758B2 (en) 2011-06-20 2015-06-30 Imec CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof
US20130099284A1 (en) 2011-10-20 2013-04-25 Triquint Semiconductor, Inc. Group iii-nitride metal-insulator-semiconductor heterostructure field-effect transistors
CN102723358B (zh) 2012-05-30 2015-01-07 苏州能讯高能半导体有限公司 绝缘栅场效应晶体管及其制造方法
CN103134476B (zh) 2013-01-28 2014-12-03 中国科学院研究生院 一种基于水平集算法的海陆分界线检测方法
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
JP6301640B2 (ja) * 2013-11-28 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US10002958B2 (en) * 2016-06-08 2018-06-19 The United States Of America, As Represented By The Secretary Of The Navy Diamond on III-nitride device
KR20180034798A (ko) * 2016-09-28 2018-04-05 삼성전자주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302435A (ja) * 2008-06-17 2009-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2013118377A (ja) * 2011-12-01 2013-06-13 Power Integrations Inc パワートランジスタ装置のための多層構造を作製する方法、ヘテロ接合電界効果トランジスタ装置のための多層構造を作製する方法、および窒化物系ヘテロ接合電界効果トランジスタ装置
US20140077266A1 (en) * 2012-09-14 2014-03-20 Power Integrations, Inc. Heterostructure Transistor with Multiple Gate Dielectric Layers

Also Published As

Publication number Publication date
US20190115443A1 (en) 2019-04-18
CN109659361A (zh) 2019-04-19
CN109659361B (zh) 2022-03-04
TW201926693A (zh) 2019-07-01
US11114539B2 (en) 2021-09-07
EP3480854A2 (en) 2019-05-08
EP3480854A3 (en) 2019-08-14
JP7330605B2 (ja) 2023-08-22

Similar Documents

Publication Publication Date Title
KR102014328B1 (ko) ＡｌＳｉＮ 패시베이션층을 갖는 헤테로-구조 전력 트랜지스터
TWI525814B (zh) 具有多個閘極電介質層的異質結構電晶體
CN105938799B (zh) 半导体器件的制造方法和半导体器件
JP6054070B2 (ja) Ｈｅｍｔ装置を製造するｃｍｏｓコンパチブルな方法とそのｈｅｍｔ装置
JP5785153B2 (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
JP7330605B2 (ja) ヘテロ構造デバイスのためのゲートスタック
JP6849695B2 (ja) 半導体デバイスのための集積抵抗器
JP5055773B2 (ja) 半導体素子
TWI835753B (zh) 異質結構半導體元件及其製造方法
JP2017195400A (ja) 半導体装置
CN115997287B (zh) 氮化物基半导体ic芯片及其制造方法
WO2024040516A1 (en) Nitride-based electronic device with wafer-level dynamic on-resistance monitoring capability

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20210409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230706

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230808

R150 Certificate of patent or registration of utility model

Ref document number: 7330605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150