JP2019058003A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】電源装置における起動回路が供給する必要のある電力を低減し、起動回路の回路規模を低減すること。【解決手段】入力電圧Ｖｉｎを変換した電源電圧Ｖ１を制御部１１０に供給する起動回路１３０を備え、制御部１１０は、クロック信号に基づく演算を行う演算部１１１を有し、制御部１１０が起動されると、制御部１１０は、起動回路１３０から電源電圧Ｖ１を供給され、演算部１１１は、演算制御期間においてスイッチング制御を開始するための演算を行い、制御部１１０は、演算制御期間において演算部１１１により消費される電力を低減させるように制御する（クロック周波数Ｆ１）。【選択図】図２

Description

本発明は、電源装置及び画像形成装置に関する。

商用電源等の交流電源の交流電圧を直流電圧に変換するスイッチング電源は、スイッチング電源に交流電圧が接続されると、まず起動回路からスイッチング制御を開始するための電圧が供給され、スイッチング制御を開始することができる。起動回路の公知例として、例えば特許文献１のような回路が提案されている。

特開２０１１−２４４６０２号公報

しかしながら、スイッチング電源の制御部にクロックで動作する制御部等を用いる場合、次のような課題がある。まず、このような制御部では、スイッチング制御を開始する前に演算部が演算制御を行う期間が必要なため、起動回路の回路規模が大きくなる。したがって、起動回路から制御部に供給される電力が大きくなってしまう。

本発明は、このような状況のもとでなされたもので、電源装置における起動回路が供給する必要のある電力を低減し、起動回路の回路規模を低減することを目的とする。

上述した課題を解決するために、本発明は、以下の構成を備える。

（１）１次巻線、２次巻線及び補助巻線を有するトランスと、入力電圧から前記１次巻線に供給される電力を制御するスイッチング素子と、前記２次巻線に誘起された電圧を整流平滑し出力電圧を出力するための整流平滑手段と、前記出力電圧のフィードバック制御を行うフィードバック手段と、前記フィードバック手段によるフィードバック制御に基づいて前記スイッチング素子のオン又はオフを制御するスイッチング制御を行う制御手段と、を備える電源装置であって、前記入力電圧を変換した第１の電圧を前記制御手段に供給する起動回路を備え、前記制御手段は、クロック信号に基づく演算を行う演算手段を有し、前記制御手段が起動されると、前記制御手段は、前記起動回路から前記第１の電圧を供給され、前記演算手段は、前記スイッチング制御を開始する前の期間において前記スイッチング制御を開始するための演算を行い、前記制御手段は、前記期間の少なくとも一部の期間において前記演算手段により消費される電力を低減させるように制御することを特徴とする電源装置。

（２）記録材に画像形成を行う画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。

本発明によれば、電源装置における起動回路が供給する必要のある電力を低減し、起動回路の回路規模を低減することができる。

実施例１の電源回路の概略図 実施例１の電源回路の起動時の制御シーケンスを示す図 実施例１の電源回路の起動時の処理を示すフローチャート 実施例２の電源回路の起動時の制御シーケンスを示す図 実施例２の電源回路の起動時の処理を示すフローチャート 実施例１〜３の制御部を示すブロック図 実施例３の電源回路の起動時の制御シーケンスを示す図 実施例３の電源回路の起動時の処理を示すフローチャート 実施例４の画像形成装置の構成を示す図

以下、図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。

［電源装置］
図１は実施例１のスイッチング電源１００の概略図を示している。商用電源等の交流電源１０は交流電圧を出力しており、全波整流手段として用いられるブリッジダイオードＢＤ１とコンデンサＣ３で整流された入力電圧Ｖｉｎはスイッチング電源１００に入力されている。コンデンサＣ３の低い側の電位をＤＣＬ、高い側の電位をＤＣＨとする。スイッチング電源１００は、入力電圧Ｖｉｎから、絶縁された２次側へ出力電圧Ｖｏｕｔを出力する。実施例１では、例えば２４Ｖの一定電圧を出力電圧Ｖｏｕｔとする。

スイッチング電源１００は、アクティブクランプ回路を有するフライバック出力を用いた絶縁型コンバータであり、１次側に１次巻線Ｐ１、補助巻線Ｐ２と、２次側に２次巻線Ｓ１を備えた絶縁型のトランスＴ１を有している。トランスＴ１の１次巻線Ｐ１から、２次巻線Ｓ１への電力供給は、次の動作によって行っている。すなわち、スイッチング素子である電界効果トランジスタ１（以下、ＦＥＴ１とする）と電界効果トランジスタ２（以下、ＦＥＴ２とする）を、デッドタイムを設けて交互にオンオフするスイッチング動作によって行っている。なお、実施例１で用いるスイッチング電源の方式は、スイッチング電源１００の電源方式以外でもよい。トランスＴ１の補助巻線Ｐ２は、１次巻線Ｐ１に印加された入力電圧Ｖｉｎのフォワード電圧をダイオードＤ４及びコンデンサＣ４で整流平滑し、電源電圧Ｖ１を供給するために用いられる。なお、補助巻線Ｐ２から出力される電源電圧Ｖ１は、フォワード電圧の代わりに、フライバック電圧を用いてもよい。

スイッチング電源１００の１次側には、ＦＥＴ１がトランスＴ１の１次巻線Ｐ１に直列に接続されている。また、電圧クランプ用のコンデンサＣ２とＦＥＴ２とが直列に接続されており、コンデンサＣ２とＦＥＴ２とが直列に接続された回路が、トランスＴ１の１次巻線Ｐ１と並列に接続されている。スイッチング電源１００は、ＦＥＴ１及びＦＥＴ２の制御手段として、制御部１１０及びＦＥＴ駆動回路１２０を有している。ＦＥＴ１と並列に接続された電圧共振用のコンデンサＣ１は、ＦＥＴ１及びＦＥＴ２がオフされたときの損失を低減するために設けられている。ダイオードＤ１は、ＦＥＴ１のボディーダイオードである。同様に、ダイオードＤ２はＦＥＴ２のボディーダイオードである。

スイッチング電源１００の２次側には、トランスＴ１の２次巻線Ｓ１に誘起されたフライバック電圧の２次側の整流平滑手段としてダイオードＤ１１及びコンデンサＣ１１を有している。また、スイッチング電源１００の２次側には、２次側に出力される電源電圧Ｖｏｕｔ（出力電圧）を１次側にフィードバックするために用いられるフィードバック手段としてフィードバック回路１５０を有している。

実施例１では、制御手段である制御部１１０として、図６（Ａ）に示す、クロック発振部１１５によって生成されたクロック信号で動作する、デジタル制御回路（ＣＰＵ、ＡＳＩＣ等）を用いている。制御部１１０の詳細は実施例３の図６で説明する。スイッチング電源１００の制御部１１０に、ＣＰＵ等のデジタル制御部を用いることで、制御信号ＤＳ１及び制御信号ＤＳ２の複雑な波形制御を安価な集積回路で実現できる。制御部１１０のＶＣ端子とＧ端子の間には、後述するＬＤＯ１６０によって生成された電源電圧Ｖ２が供給されている。制御部１１０は、ＦＢ端子に入力された電圧信号（以下、ＦＢ端子電圧という）に基づき、制御信号ＤＳ１（ＦＥＴ１の駆動信号）及び制御信号ＤＳ２（ＦＥＴ２の駆動信号）を出力している。これにより、制御部１１０は、ＦＥＴ駆動回路１２０を介して、ＦＥＴ１及びＦＥＴ２の制御を行っている。

ＦＥＴ駆動回路１２０は、制御信号ＤＳ１に従いＦＥＴ１のゲート駆動信号ＤＬを、制御信号ＤＳ２に従いＦＥＴ２のゲート駆動信号ＤＨを生成する回路である。ＦＥＴ駆動回路１２０のＶＣ端子とＧ端子の間には、電源電圧Ｖ１が供給されている。また、ＦＥＴ２を駆動するため、コンデンサＣ５及びダイオードＤ５で構成されるチャージポンプ回路によって、ＦＥＴ駆動回路１２０のＶＨ端子とＧＨ端子の間に電源電圧Ｖ１が供給されている。ＦＥＴ駆動回路１２０は、制御信号ＤＳ１がハイレベルになると、ＦＥＴ１のゲート駆動信号ＤＬをハイレベルとし、ＦＥＴ１はオン状態となる。同様に、制御信号ＤＳ２がハイレベルになると、ＦＥＴ２のゲート駆動信号ＤＨをハイレベルとし、ＦＥＴ２はオン状態となる。

起動回路１３０は３端子レギュレータであり、入力電圧Ｖｉｎから電源電圧Ｖ１を出力している。起動回路１３０は補助巻線Ｐ２から供給される電源電圧Ｖ１が所定の電圧値以下の場合にのみ動作する回路であり、スイッチング電源１００の起動時に電源電圧Ｖ１を供給するために用いられる。起動回路１３０では、補助巻線Ｐ２から供給される電源電圧Ｖ１が上昇すると、ツェナーダイオードＺＤ３１で決定されるＦＥＴ３１のゲート端子の電圧と、ＦＥＴ３１のソース端子との電位差がなくなるため、ＦＥＴ３１が停止する。これにより、起動回路１３０は、補助巻線Ｐ２からの電源電圧Ｖ１が所定の電圧値を超えると停止する。補助巻線Ｐ２から供給される電源電圧Ｖ１は、入力電圧Ｖｉｎと１次巻線Ｐ１と補助巻線Ｐ２との巻線比によって決定される。１次巻線Ｐ１と補助巻線Ｐ２との巻線比は、電源電圧Ｖ１が所定の電圧値を超えると起動回路１３０を停止することができるように設定されている。

起動回路１３０は、抵抗Ｒ３１、Ｒ３２から供給される電流をＦＥＴ３１が制御することで、電源電圧Ｖ１に、入力電圧Ｖｉｎを変換した第１の電圧である所定の一定電圧を出力する回路である。ＦＥＴ３１は、抵抗Ｒ３３から供給されるゲート電圧によって動作している。ＦＥＴ３１のゲート電圧は、ツェナーダイオードＺＤ３１によって一定電圧に保持されるため、ＦＥＴ３１は、電源電圧Ｖ１に所定の一定電圧を出力することができる。コンデンサＣ３２はノイズ防止用のコンデンサである。また、ＦＥＴ３１のソース端子とコンデンサＣ３の低電位ＤＣＬとの間にはコンデンサＣ３１が接続されている。コンデンサＣ３１は、起動回路１３０の出力電圧である電源電圧Ｖ１のための平滑コンデンサである。

前述したように、起動回路１３０は、スイッチング電源１００の起動時のみ動作する回路である。ＦＥＴ１及びＦＥＴ２のスイッチング制御が開始され、補助巻線Ｐ２から電源電圧Ｖ１に電力が供給される状態になると、起動回路１３０の出力電圧は、補助巻線Ｐ２から供給される出力電圧よりも低いため、ＦＥＴ３１はオフ状態となる。これにより、抵抗Ｒ３１及び抵抗Ｒ３２に電流が流れなくなるため、起動回路１３０による消費電力を低減できる。

リセットＩＣ１４０は、電源電圧Ｖ２の電圧が所定の電圧値より低い場合に、Ｒｅｓｅｔ信号をローレベルにする。これにより、制御部１１０をリセット状態で保持し、電源電圧Ｖ２の電圧が上昇し、制御部１１０が動作できる電圧（３．３Ｖ）になってから、制御部１１０を起動させることができる。抵抗Ｒ４１は、リセットＩＣ１４０のＲｅｓｅｔ端子を充電するための抵抗である。

フィードバック回路１５０は、電源電圧Ｖｏｕｔを所定の一定電圧に制御するために用いられる。電源電圧Ｖｏｕｔの電圧値は、シャントレギュレータＩＣ５のリファレンス端子ＲＥＦの基準電圧、抵抗Ｒ５２及び抵抗Ｒ５３によって設定される。そして、電源電圧Ｖｏｕｔの電圧が所定の電圧（ここでは２４Ｖ）より高くなるとシャントレギュレータＩＣ５のカソード端子Ｋから電流が流れ、プルアップ抵抗Ｒ５１を介してフォトカプラＰＣ５の２次側ダイオードが導通する。その後フォトカプラＰＣ５の１次側トランジスタが動作すると、コンデンサＣ６から電荷が放電され、制御部１１０のＦＢ端子電圧が低下する。また、電源電圧Ｖｏｕｔの電圧が２４Ｖより低くなると、電源電圧Ｖ２から抵抗Ｒ２を介してコンデンサＣ６に充電電流が流れるため、制御部１１０のＦＢ端子電圧が上昇する。制御部１１０は、ＦＢ端子電圧を検知することで、電源電圧Ｖｏｕｔを所定の一定電圧に制御するためのフィードバック制御を行っている。このように、ＦＢ端子電圧を監視することによって、電源電圧Ｖｏｕｔの電圧を間接的にフィードバック制御できる。

ＬＤＯ１６０は３端子レギュレータである。ＬＤＯ１６０は、ＬＤＯ１６０のＶＣ端子とＧ端子間に入力された電源電圧Ｖ１から、ＯＵＴ端子に電源電圧Ｖ２を出力している。ＬＤＯ１６０は、制御部１１０の動作に最適な低電圧（３．３Ｖ）を、電源電圧Ｖ２として出力している。

［スイッチング電源の起動時の動作］
図２には、スイッチング電源１００の起動時の動作を説明するシーケンスを示す。図２の（ａ）には制御部１１０のクロック信号のクロック速度（以下、クロック周波数とする）、（ｂ）には電源電圧Ｖ１、（ｃ）には電源電圧Ｖ２を示している。また、（ｄ）にはリセットＩＣ１４０から出力されるＲｅｓｅｔ信号をそれぞれ示しており、横軸は全て時間（秒（ｓｅｃ））である。図２の（ｂ）（ｃ）に示すように、スイッチング電源１００に入力電圧Ｖｉｎが供給されると、起動回路１３０が動作し、電源電圧Ｖ１及び電源電圧Ｖ２の電圧が上昇し始める。図２（ｄ）に示すように、電源電圧Ｖ２に電圧が供給されると、リセットＩＣ１４０が動作し、Ｒｅｓｅｔ信号をローレベルにし（タイミングｔ１）、制御部１１０をリセット状態で保持する。電源電圧Ｖ２の電圧が上昇し、所定の時間が経過すると、Ｒｅｓｅｔ信号はハイレベルとなり、制御部１１０の動作が開始される（タイミングｔ２）。Ｒｅｓｅｔ信号がローレベルの期間（すなわち、制御部１１０がリセット状態となっている期間）（ｔ１〜ｔ２）を、リセット期間という。

図２（ａ）に示すように、制御部１１０はリセット状態が解除されると、制御部１１０のクロック周波数が低い状態（クロック速度が遅い状態）で、スイッチング制御開始前の演算制御を開始する。タイミングｔ２におけるクロック周波数をＦ１とする。制御部１１０のクロック周波数が低い期間を、スイッチング制御開始前の演算制御期間という。この演算制御期間において、制御部１１０はスイッチング制御のパラメータ（ＦＥＴ１及びＦＥＴ２のオン時間等）や、図６で説明する、制御部１１０の内部回路の初期設定を行い、スイッチング制御期間に移行するために必要な演算処理を行う。なお、制御部１１０の内部回路には、図６で後述するタイマー制御部１１６、ＰＷＭ出力部１１７、ＡＤ変換部１１４等が含まれる。

制御部１１０がスイッチング制御期間に移行できる状態になると、制御部１１０のクロック周波数を演算制御期間よりも高く（クロック速度を速く）し、ＦＥＴ１及びＦＥＴ２のスイッチング制御を開始する（タイミングｔ３）。タイミングｔ３におけるクロック周波数、すなわちスイッチング制御時のクロック周波数をＦ２とする（Ｆ２＞Ｆ１）。ＦＥＴ１及びＦＥＴ２の制御が開始され、スイッチング制御が行われている期間をスイッチング制御期間という。スイッチング制御が開始される状態になると、補助巻線Ｐ２から電源電圧Ｖ１が供給される状態となり、図２の（ｂ）に示すように、電源電圧Ｖ１は起動回路１３０からの出力電圧より高い電圧に上昇する。なお、ＬＤＯ１６０は、起動回路１３０からの電源電圧Ｖ１によっても、また、補助巻線Ｐ２からの電源電圧Ｖ１によっても動作することができる。起動回路１３０の電源電圧Ｖ１よりも補助巻線Ｐ２の電源電圧Ｖ１が高い電圧に上昇すると、上述したようにＦＥＴ３１がオフされ、起動回路１３０からの出力が停止される状態となる。

［スイッチング電源の起動処理］
図３は制御部１１０による、スイッチング電源１００の起動時の動作を説明するフローチャートである。制御部１１０は、スイッチング制御が開始される前の期間の少なくとも一部の期間において演算部１１１により消費される電力を低減させるように制御する。実施例１では、演算制御期間において消費電力を低減させるよう制御する。交流電源１０がスイッチング電源１００に接続され、制御部１１０のリセットが解除される状態（図２のタイミングｔ２）になると、ステップ（以下、Ｓとする）１１以降の処理が開始される。

Ｓ１１で制御部１１０は、クロック発振部１１５のクロック周波数を、スイッチング制御期間のクロック周波数Ｆ２（第１のクロック周波数）に比べて低いクロック周波数Ｆ１（第２のクロック周波数）にする（クロック周波数を下げる）。なお、スイッチング制御期間において、制御部１１０が複数のクロック周波数を用いて制御を行っている場合には、次のように制御する。すなわち、スイッチング電源１００は、少なくともスイッチング制御期間における最大のクロック周波数よりも、スイッチング制御開始前の演算制御期間におけるクロック周波数を低くする。
スイッチング制御開始前のクロック周波数＜スイッチング制御期間の最大のクロック周波数

Ｓ１２で制御部１１０は、図２で説明したスイッチング制御開始前の演算制御を演算部１１１により行う。Ｓ１３で制御部１１０は、クロック発振部１１５のクロック周波数を、スイッチング制御期間のクロック周波数Ｆ２まで上げる（タイミングｔ３）。Ｓ１４で制御部１１０は、ＦＥＴ１及びＦＥＴ２のスイッチング制御を開始し、制御部１１０による起動時の制御を終了する。

このように、スイッチング電源１００の起動時に、制御部１１０のクロック発振部１１５のクロック周波数を低くして、低消費電力で起動時の制御、すなわち演算部１１１による演算処理を行う。これにより、制御部１１０の起動時に起動回路１３０が供給する電力、言い換えれば演算部１１１により消費される電力を低減することができる。よって、起動回路１３０の回路規模を低減することができ、抵抗Ｒ３１、抵抗Ｒ３２の電力定格や、ＦＥＴ３１の電力定格を低減できる。

以上、実施例１によれば、電源装置における起動回路が供給する必要のある電力を低減し、起動回路の回路規模を低減することができる。

実施例２で説明する制御方法では、実施例１で説明した制御方法に対して、スイッチング電源１００の起動時に、制御部１１０のクロック発振部１１５のクロック周波数を下げるタイミングが異なる。実施例１と同様の制御については、同一符号を用いて説明を省略する。

［スイッチング電源の起動時の動作］
図４には、スイッチング電源１００の起動時の動作を説明するシーケンスを示す。図４の（ａ）〜（ｄ）は、図２の（ａ）〜（ｄ）と同様であり、グラフの見方の説明を省略する。図４（ａ）に示すように、制御部１１０はリセット状態が解除されると（タイミングｔ２）、制御部１１０のクロック周波数が高い状態（例えば、スイッチング制御期間のクロック周波数Ｆ２）で、スイッチング制御開始前の演算制御を開始する。

制御部１１０が高いクロック周波数で、演算部１１１がスイッチング制御開始前の演算制御を開始すると、起動回路１３０が出力可能な電流に対して、制御部１１０における消費電流が大きくなる。このため、図４の（ｂ）に示すように、電源電圧Ｖ１は徐々に低下してしまう（図４の（ｂ）タイミングｔ２以降）。電源電圧Ｖ１が所定の電圧以下に低下してしまうと、ＦＥＴ駆動回路１２０が動作できない状態になるため、スイッチング制御期間へ移行できなくなる。図４（ａ）に示すように、スイッチング制御開始前の演算制御が終了した（タイミングｔ４）後に、制御部１１０の動作クロックを低下させた状態で、制御部１１０に保存された所定期間、動作クロックを低下させた状態を保持する。なお、動作クロックを低下させた状態のときのクロック周波数をＦ３とする。例えばクロック周波数Ｆ３は、制御部１１０によって設定できるクロック周波数の中で最低のクロック周波数（例えば、１００ｋＨｚ等）に設定される。これにより、電源電圧Ｖ１の電圧値が上昇するように制御を行う（図４（ｂ）ｔ４〜ｔ５）。タイミングｔ４からタイミングｔ５の期間を、電源電圧Ｖ１の上昇待ち時間という。上昇待ち時間は、予め測定され、図６で後述するＦＬＡＳＨやＲＯＭ等の記憶部１１３に記憶されている。なお、タイミングｔ５は上昇待ち期間が経過してスイッチング制御を開始するタイミングである。

なお、制御部１１０の動作クロックを低下させた状態を、所定期間、保持する代わりに次のように制御してもよい。例えば、図６で後述する、検知手段である制御部１１０のＡＤ変換部１１４を用いて、電源電圧Ｖ１の電圧値が所定の電圧以上になったことを検知してから、スイッチング制御期間への移行を行ってもよい。

［スイッチング電源の起動処理］
図５は制御部１１０による、スイッチング電源１００の起動時の動作を説明するフローチャートである。制御部１１０は、スイッチング制御が開始される前の期間の少なくとも一部の期間において演算部１１１により消費される電力を低減させるように制御する。実施例２では、スイッチング制御が開始される直前の上昇待ち期間において消費電力を低減させるよう制御する。交流電源１０がスイッチング電源１００に接続され、制御部１１０のリセットが解除される状態になると（タイミングｔ２）、Ｓ２１以降の処理が開始される。

Ｓ２１で制御部１１０は、クロック発振部１１５のクロック周波数を、スイッチング制御期間のクロック周波数Ｆ２と同じ、高いクロック周波数で制御する。Ｓ２２で制御部１１０は、演算部１１１によりスイッチング制御開始前の演算制御を行う。Ｓ２３で制御部１１０は、クロック発振部１１５のクロック周波数をスイッチング制御期間のクロック周波数Ｆ２より低いクロック周波数Ｆ３にする。Ｓ２４で制御部１１０は、クロック発振部１１５のクロック周波数を低い状態（Ｆ３）で一定期間、保持した後、制御部１１０のクロック周波数を高くする（Ｆ２）制御を行う。なお、上述したように、電源電圧Ｖ１の電圧値が所定値まで上昇したタイミングで制御部１１０のクロック周波数を上げてもよい。Ｓ２５で制御部１１０は、ＦＥＴ１及びＦＥＴ２のスイッチング制御を開始し、制御部１１０による起動時の制御を終了する。

このように、スイッチング電源１００の起動時に、スイッチング制御期間に移行する直前のタイミングにおいて、制御部１１０のクロック発振部１１５のクロック周波数を下げる。これにより、制御部１１０の演算処理によって一時的に低下した電源電圧Ｖ１の電圧を上昇させることができる。よって、起動回路１３０が供給可能な電力が低い場合においても、スイッチング電源１００を起動させることができる。よって、起動回路１３０の回路規模を低減することができ、抵抗Ｒ３１、抵抗Ｒ３２の電力定格や、ＦＥＴ３１の電力定格を低減できる。

以上、実施例２によれば、電源装置における起動回路が供給する必要のある電力を低減し、起動回路の回路規模を低減することができる。

実施例３で説明する制御方法では、実施例１で説明した制御方法に対して、スイッチング電源１００の起動時に、スイッチング制御を開始する直前のタイミングにおいて、図６で説明するスリープ制御用のスイッチ１１９をオフ状態にする。これにより、制御部１１０の消費電力を更に低くする低消費電力モードへ移行させる点が異なっている。実施例１と同様の制御については、同一符号を用いて説明を省略する。

［制御部１１０の構成］
図６（Ａ）では、実施例１〜３で用いることができる、制御部１１０の説明を行う。制御部１１０はブロック１とブロック２に分割されている。ブロック１には、クロック発振部１１５、タイマー制御部１１６、ＰＷＭ出力部１１７を有している。ブロック２には、演算部１１１、ＲＡＭ等の記憶部１１２、ＦＬＡＳＨ、ＲＯＭ等の記憶部１１３、ＡＤ変換部１１４を有している。制御部１１０は、例えば１チップの集積回路で形成されたマイクロコンピュータである。

演算手段である演算部１１１は、クロック発振部１１５のクロック信号に基づき動作しており、記憶部１１３に記憶された命令及びデータを、記憶部１１２に読み込んだうえで、逐次演算を行う。演算部１１１は、ＡＤ変換部１１４が検知したＦＢ端子電圧に基づき、ＰＷＭ出力部１１７から出力される制御信号ＤＳ１、ＤＳ２の設定値（例えば、制御開始タイミング、周期、デューティ）を制御する。これにより、制御部１１０は、ＦＥＴ１及びＦＥＴ２の制御を行っている。タイマー制御部１１６は、図４や図７で示した、電源電圧Ｖ１の上昇待ち期間の時間計測や、ＰＷＭ出力を行うために用いられるタイマーである。

次に、制御部１１０のブロック１及びブロック２について説明を行う。ブロック１には、常時、電源電圧Ｖ２が供給されている。ブロック１に配置された機能部であるクロック発振部１１５、タイマー制御部１１６、ＰＷＭ出力部１１７は、スリープ制御用のスイッチ１１９のオフ状態（制御部１１０のスリープ状態）においても、動作を継続できる。制御部１１０のブロック２は、スリープ制御用のスイッチ１１９のオン状態時にのみ動作することができる。

クロック発振部１１５から出力されたクロック信号の供給を接続又は切断するスリープ制御用のスイッチ１１９は、クロック信号が送信される信号線上に設けられている。スリープ制御用のスイッチ１１９のオフ状態（制御部１１０のスリープ状態）においては、ブロック２にクロック信号が供給されない状態となる。そのため、制御部１１０では、ブロック２に配置された機能部による消費電力を低減できる。

スリープ制御用のスイッチ１１９は、ブロック２の演算部１１１によってオフ状態（ＯＦＦ）とすることができ、ブロック１のタイマー制御部１１６によってオン状態（ＯＮ）とすることができる。実施例３の制御部１１０の制御は、図７で説明するスイッチング制御期間に移行する直前のタイミングにおいて、演算部１１１によって、スリープ制御用のスイッチ１１９をオフ状態とし、ブロック２へのクロック信号の供給を停止する。そして、制御部１１０は、スリープ制御用のスイッチ１１９をオンするタイミングをタイマー制御部１１６で設定している。

また、制御部１１０の代わりに用いることができる類似の方法として、図６（Ｂ）の制御部８１０に示すように、クロック信号を停止する代わりに、次のような構成とすることができる。起動回路１３０から出力された電源電圧Ｖ１が変換された電源電圧Ｖ２の供給を接続又は切断するスリープ制御用のスイッチ１１９は、電源電圧Ｖ２が供給されるライン上に設けられている。スリープ制御用のスイッチ１１９をオフすることで、ブロック２に配置された機能部に供給される電源電圧Ｖ２を停止することでも、ブロック２の回路の消費電力を低減することができる。図６（Ｂ）は、図６（Ａ）でクロック信号を伝送する信号線にスイッチ１１９が設けられていた点に対して、電源電圧Ｖ２を供給するラインにスイッチ１１９が設けられている点において異なる。図６（Ｂ）について図６（Ａ）と同じ構成には同じ符号を付し、説明を省略する。

［スイッチング電源の起動時の動作］
図７には、スイッチング電源１００の起動時の動作を説明するシーケンスを示す。制御部１１０は、スイッチング制御が開始される前の期間の少なくとも一部の期間において演算部１１１により消費される電力を低減させるように制御する。実施例３では、演算制御期間とスイッチング制御が開始される直前の上昇待ち期間において消費電力を低減させるよう制御する。図７の（ａ）〜（ｄ）は図２の（ａ）〜（ｄ）と同様であり、グラフの見方の説明を省略する。図７（ａ）に示すように、制御部１１０はリセット状態が解除されると（タイミングｔ２）、制御部１１０のクロック周波数が低い状態（例えばＦ４）で、スイッチング制御開始前の演算制御を開始する。実施例３の制御方法では、起動回路１３０の出力可能な電力が更に低い場合を想定している。このため、制御部１１０が低速クロックの状態であっても、演算制御期間における電源電圧Ｖ１は徐々に低下してしまう（図７（ａ）タイミングｔ２以降）。電源電圧Ｖ１が所定の電圧以下に低下してしまうと、ＦＥＴ駆動回路１２０が動作できない状態になるため、スイッチング制御期間へ移行できなくなる。実施例３では、図６で説明した制御部１１０のスリープ制御用のスイッチ１１９をオフ状態にすることで、制御部１１０の消費電力を更に低減させるモードに所定時間、移行させる。これにより、図７（ａ）に示すように、演算制御期間において一時的に低下した電源電圧Ｖ１の電圧値が上昇できるように制御する。タイミングｔ６からタイミングｔ７を電源電圧Ｖ１の上昇待ち期間とする。実施例３の上昇待ち時間は、実施例２の上昇待ち時間がクロック周波数を低下させた点に対して、スイッチ１１９をオフ状態としている点において異なる。なお、タイミングｔ７は上昇待ち期間が経過してスイッチ１１９がオンされ、スイッチング制御を開始するタイミングである。

このように、スイッチング制御期間に移行する前に、スリープ制御用のスイッチ１１９をオフ状態にする方法を用いることで、起動回路１３０の出力可能な電流が更に低い場合にも対応した、起動時の制御を行うことができる。

［スイッチング電源の起動処理］
図８は制御部１１０による、スイッチング電源１００の起動時の動作を説明するフローチャートである。交流電源１０がスイッチング電源１００に接続され、制御部１１０のリセットが解除される状態になると（タイミングｔ２）、Ｓ３１以降の処理が開始される。

Ｓ３１で制御部１１０は、クロック発振部１１５のクロック周波数を、スイッチング制御期間のクロック周波数よりも低く（Ｆ４）する（クロック周波数を下げる）。Ｓ３２で制御部１１０は、演算部１１１によりスイッチング制御開始前の演算制御を行う。Ｓ３３で制御部１１０は、スリープ制御用のスイッチ１１９をオフ状態にすることで、制御部１１０を更に消費電力の低いモードに遷移させる（タイミングｔ６）。Ｓ３４で制御部１１０は、スリープ制御用のスイッチ１１９を所定時間、オフ状態に保持した後、スリープ制御用のスイッチ１１９をオン状態にする（タイミングｔ７）。なお、スイッチ１１９をオフ状態に保持するための所定時間は、実施例２と同様に、予め測定され、記憶部１１３に記憶されている。また、実施例２と同様に、電源電圧Ｖ１の電圧値が所定値まで上昇したタイミングでスイッチ１１９をオン状態にするようにしてもよい。Ｓ３５で制御部１１０は、クロック周波数を高い状態（Ｆ２）に遷移させる（クロック周波数を上げる）。Ｓ３６で制御部１１０は、ＦＥＴ１及びＦＥＴ２のスイッチング制御を開始し、制御部１１０による起動時の制御を終了する。

このように、スイッチング電源１００の起動時に、スイッチング制御期間に移行する直前に、スリープ制御用のスイッチ１１９を用いて、更に制御部１１０の消費電力を低減した状態にする。これにより、制御部１１０の起動時に起動回路１３０が供給する必要のある電力を低減することができる。よって、起動回路１３０の回路規模を低減することができ、抵抗Ｒ３１、抵抗Ｒ３２の電力定格や、ＦＥＴ３１の電力定格を低減できる。

以上、実施例３によれば、電源装置における起動回路が供給する必要のある電力を低減し、起動回路の回路規模を低減することができる。

実施例１〜３で説明した電源装置であるスイッチング電源１００は、例えば画像形成装置の低圧電源、すなわちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１〜３の電源装置が適用される画像形成装置の構成を説明する。

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図９に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１〜３で説明したスイッチング電源１００に相当する電源装置４００を備えている。なお、実施例１〜３の電源装置４００を適用可能な画像形成装置は、図９に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。

レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ３２０を備えている。実施例１〜３に記載の電源装置４００の出力電圧Ｖｏｕｔ（例えば２４Ｖ）は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に供給される。 以上、実施例４によれば、電源装置における起動回路が供給する必要のある電力を低減し、起動回路の回路規模を低減することができる。

１００ スイッチング電源
１１０ 制御部
１１１ 演算部
１３０ 起動回路
１５０ フィードバック部
ＦＥＴ１ スイッチング手段
Ｔ１ トランス

Claims (11)

1. １次巻線、２次巻線及び補助巻線を有するトランスと、
   入力電圧から前記１次巻線に供給される電力を制御するスイッチング素子と、
   前記２次巻線に誘起された電圧を整流平滑し出力電圧を出力するための整流平滑手段と、
   前記出力電圧のフィードバック制御を行うフィードバック手段と、
   前記フィードバック手段によるフィードバック制御に基づいて前記スイッチング素子のオン又はオフを制御するスイッチング制御を行う制御手段と、
   を備える電源装置であって、
   前記入力電圧を変換した第１の電圧を前記制御手段に供給する起動回路を備え、
   前記制御手段は、クロック信号に基づく演算を行う演算手段を有し、
   前記制御手段が起動されると、前記制御手段は、前記起動回路から前記第１の電圧を供給され、
   前記演算手段は、前記スイッチング制御を開始する前の期間において前記スイッチング制御を開始するための演算を行い、
   前記制御手段は、前記期間の少なくとも一部の期間において前記演算手段により消費される電力を低減させるように制御することを特徴とする電源装置。
2. 前記制御手段は、前記期間において前記クロック信号のクロック周波数を前記スイッチング制御時のクロック周波数よりも低くして前記演算手段による演算を行うことにより前記消費される電力を低減させることを特徴とする請求項１に記載の電源装置。
3. 前記制御手段は、前記演算手段による演算が終了すると、前記クロック周波数を前記スイッチング制御時のクロック周波数にして前記スイッチング制御を開始することを特徴とする請求項２に記載の電源装置。
4. 前記制御手段は、前記クロック信号のクロック周波数を前記スイッチング制御時のクロック周波数として前記演算手段による演算を行い、前記スイッチング制御を開始する直前の所定の期間において前記クロック周波数を前記スイッチング制御時のクロック周波数よりも低くすることにより前記消費される電力を低減させることを特徴とする請求項１に記載の電源装置。
5. 前記クロック信号が前記演算手段に送信される信号線上に、前記クロック信号の供給を接続又は切断するスイッチを有し、
   前記制御手段は、前記期間において前記クロック信号のクロック周波数を前記スイッチング制御時のクロック周波数よりも低くして前記演算手段による演算を行い、前記スイッチング制御を開始する直前の所定の期間において前記スイッチをオフすることにより前記消費される電力を低減させることを特徴とする請求項１に記載の電源装置。
6. 前記第１の電圧が前記演算手段に供給されるライン上に、前記第１の電圧の供給を接続又は切断するスイッチを有し、
   前記制御手段は、前記期間において前記クロック信号のクロック周波数を前記スイッチング制御時のクロック周波数よりも低くして前記演算手段による演算を行い、前記スイッチング制御を開始する直前の所定の期間において前記スイッチをオフすることにより前記消費される電力を低減させることを特徴とする請求項１に記載の電源装置。
7. 前記制御手段は、前記所定の期間が経過すると、前記クロック周波数を前記スイッチング制御時のクロック周波数にして前記スイッチング制御を開始することを特徴とする請求項４から請求項６のいずれか１項に記載の電源装置。
8. 前記第１の電圧を検知する検知手段を備え、
   前記制御手段は、前記検知手段により検知した前記第１の電圧が所定の電圧以上となったことを検知すると、前記クロック周波数を前記スイッチング制御時のクロック周波数にして前記スイッチング制御を開始することを特徴とする請求項４から請求項６のいずれか１項に記載の電源装置。
9. 前記制御手段は、前記スイッチング制御を開始すると、前記補助巻線に誘起された電圧が整流平滑された第２の電圧が供給されることを特徴とする請求項３、請求項７、請求項８のいずれか１項に記載の電源装置。
10. 前記第１の電圧は、前記第２の電圧よりも低く、
    前記起動回路は、前記スイッチング制御が開始されると動作を停止することを特徴とする請求項９に記載の電源装置。
11. 記録材に画像形成を行う画像形成手段と、
    請求項１から請求項１０のいずれか１項に記載の電源装置と、
    を備えることを特徴とする画像形成装置。

Images