JP2019057638A - 電界効果トランジスタの製造方法 - Google Patents

電界効果トランジスタの製造方法 Download PDF

Info

Publication number
JP2019057638A
JP2019057638A JP2017181482A JP2017181482A JP2019057638A JP 2019057638 A JP2019057638 A JP 2019057638A JP 2017181482 A JP2017181482 A JP 2017181482A JP 2017181482 A JP2017181482 A JP 2017181482A JP 2019057638 A JP2019057638 A JP 2019057638A
Authority
JP
Japan
Prior art keywords
insulating film
etching
resist mask
opening
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017181482A
Other languages
English (en)
Other versions
JP6972830B2 (ja
Inventor
智洋 吉田
Tomohiro Yoshida
智洋 吉田
弘之 市川
Hiroyuki Ichikawa
弘之 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2017181482A priority Critical patent/JP6972830B2/ja
Priority to US16/137,078 priority patent/US10529574B2/en
Priority to CN201811100138.3A priority patent/CN109545686B/zh
Publication of JP2019057638A publication Critical patent/JP2019057638A/ja
Application granted granted Critical
Publication of JP6972830B2 publication Critical patent/JP6972830B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ゲート電極を形成する際のレジストの開口幅を精度良く形成することが可能な電界効果トランジスタの製造方法を提供する。【解決手段】電界効果トランジスタ１の製造方法は、基板２上に成長した半導体層の表面を覆う絶縁膜６を形成する工程と、ゲート電極９のための開口パターンを有するレジストマスクを絶縁膜上に形成する工程と、開口パターンを介して絶縁膜をエッチングすることにより絶縁膜に凹部を形成する第１エッチング工程と、レジストマスクを酸素プラズマに曝す工程と、レジストマスクを熱処理する工程と、開口パターンを介して絶縁膜を更にエッチングすることにより絶縁膜に開口を形成して半導体層の表面を露出させたのちレジストマスクを除去する第２エッチング工程と、露出した半導体層５の表面上、及び開口の周囲の絶縁膜６上にゲート電極９を形成する工程と、を含む。【選択図】図１

Description

本発明は、電界効果トランジスタの製造方法に関するものである。
特許文献１には、電界効果トランジスタのゲート電極を形成する方法が記載されている。この方法では、半導体基板に塗布された第１のレジストに微細な開口パターンを形成したのち、開口パターンを含む第１のレジスト上の全面に第１の金属膜を形成する。そして、その上に第２のレジストを塗布し、Ｔ型ゲートの傘の部分のための開口パターンを第２のレジストに形成する。第１の金属膜をめっき電極として第２のレジストの開口内に第２の金属膜のめっきを行い、第２のレジストを除去する。さらに、第２の金属膜から露出した第１の金属膜の部分を除去したのち、第１のレジストを除去する。
特許文献２には、半導体トランジスタの製造方法が記載されている。この方法では、半導体基板上にダミーゲートを形成し、該ダミーゲートの周囲にレジストを塗布してベークすることにより、該レジストをテーパ形状とする。次に、ダミーゲートを除去した後、ゲート電極を形成する。その後レジストを除去することにより、ゲート電極の庇部と半導体基板との間を空乏化し、浮遊容量を低減する。
特開２００５−２５１８３５号公報 特開平９−２９３７３６号公報
電界効果トランジスタのゲート電極を形成する際には、半導体層の表面を覆う絶縁膜に開口を形成し、該開口を覆うようにゲート電極の金属膜を形成する。このとき、絶縁膜の開口内に金属膜が十分に埋め込まれることによって、ゲート電極と半導体層の表面との接触を良好に実現できる。そのため、絶縁膜の開口は、半導体層から離れるに従って徐々に拡がるように形成されるとよい。通常、このような絶縁膜の開口形状は、次のようにして形成される。まず、絶縁膜上にレジストを塗布し、レジストに開口を形成する。次に、レジストを熱処理することにより軟化させ、レジストの開口側壁を傾斜させる。そして、このレジストを介して絶縁膜のエッチングを行うことにより、レジストの開口形状が転写された（側壁が傾斜した）形状を有する開口を絶縁膜に形成する。
レジストを熱処理する際には、レジストの軟化によってレジストの開口幅が狭くなる。このとき、レジストの軟化の程度によって開口幅の減少量が変動するので、レジストの開口幅を精度良く形成することが難しくなる。レジストの開口幅に誤差が生じると、結果的にゲート電極と半導体層との接触長さに誤差が生じ、電界効果トランジスタの動作特性に影響を及ぼすこととなる。
本発明は、このような問題点に鑑みてなされたものであり、ゲート電極を形成する際のレジストの開口幅を精度良く形成することが可能な電界効果トランジスタの製造方法を提供することを目的とする。
上述した課題を解決するために、一実施形態に係る電界効果トランジスタの製造方法は、ゲート電極を備える電界効果トランジスタの製造方法であって、基板上に成長した半導体層の表面を覆う絶縁膜を形成する工程と、ゲート電極のための開口パターンを有するレジストマスクを絶縁膜上に形成する工程と、開口パターンを介して絶縁膜をエッチングすることにより絶縁膜に凹部を形成する第１エッチング工程と、レジストマスクを酸素プラズマに曝す工程と、レジストマスクを熱処理する工程と、開口パターンを介して絶縁膜を更にエッチングすることにより絶縁膜に開口を形成して半導体層の表面を露出させたのちレジストマスクを除去する第２エッチング工程と、露出した半導体層の表面上、及び開口の周囲の絶縁膜上にゲート電極を形成する工程と、を含む。
本発明によれば、ゲート電極を形成する際のレジストの開口幅を精度良く形成することが可能な電界効果トランジスタの製造方法を提供できる。
図１は、第１実施形態に係る製造方法によって製造される電界効果トランジスタの一例を示す断面図である。 図２の（ａ）〜（ｃ）は、本実施形態に係るトランジスタの製造方法を説明する図である。 図３の（ａ）〜（ｃ）は、本実施形態に係るトランジスタの製造方法を説明する図である。 図４は、本実施形態に係るトランジスタの製造方法を説明する図である。 図５の（ａ）〜（ｃ）は、トランジスタの製造方法の一部の工程を詳細に説明する図である。 図６の（ａ）〜（ｃ）は、トランジスタの製造方法の一部の工程を詳細に説明する図である。 図７の（ａ），（ｂ）は、トランジスタの製造方法の一部の工程を詳細に説明する図である。 図８の（ａ），（ｂ）は、トランジスタの製造方法の一部の工程を詳細に説明する図である。 図９の（ａ），（ｂ）は、トランジスタの製造方法の一部の工程を詳細に説明する図である。 図１０は、トランジスタの製造方法の一部の工程を詳細に説明する図である。 図１１は、第１エッチング工程の有無によるレジストマスクの断面形状の違いを示すＳＥＭ像である。 図１２は、酸素プラズマ処理の有無によるレジストマスクの断面形状の違いを示すＳＥＭ像である。 図１３は、熱処理温度によるレジストマスクの断面形状の違いを示すＳＥＭ像である。 図１４は、レジストマスクの開口パターンの形状を絶縁膜の開口に転写する様子を示すＳＥＭ像である。 図１５は、第２エッチング工程のエッチング時間による絶縁膜の開口の幅の違いを示すＳＥＭ像である。 図１６は、第２エッチング工程のエッチング時間による絶縁膜の開口の形状の違いを示すＳＥＭ像である。
本発明の実施形態に係る電界効果トランジスタの製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、第１実施形態に係る製造方法によって製造される電界効果トランジスタ（以下、単にトランジスタという）の一例を示す断面図である。図１に示されるように、トランジスタ１は、基板２、チャネル層３、バリア層４、キャップ層５、絶縁膜６、ソース電極７、ドレイン電極８、及びゲート電極９を備える。トランジスタ１は高電子移動度トランジスタ（ＨＥＭＴ）であり、チャネル層３とバリア層４との界面に２次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）が生じることにより、チャネル層３内にチャネル領域が形成される。
基板２は、結晶成長用の基板である。基板２として、例えばＳｉ基板、ＳｉＣ基板、サファイア基板、又はダイヤモンド基板が挙げられる。本実施形態では、基板２はＳｉＣ基板である。
チャネル層３は、基板２上にエピタキシャル成長した層であり、上述した２次元電子ガスが生じ、ドレイン電流が流れるチャネル領域を有する層である。チャネル層３は、窒化物半導体を有しており、例えばＧａＮからなる。チャネル層３の厚さは、例えば２００ｎｍ以上２０００ｎｍ以下である。
バリア層４は、チャネル層３上にエピタキシャル成長した層である。バリア層４は、チャネル層３よりも電子親和力が大きい窒化物半導体を有しており、例えばＡｌＧａＮ、ＩｎＡｌＮおよびＩｎＡｌＧａＮの何れかからなる。バリア層４には不純物が含まれてもよい。本実施形態では、バリア層４は、ｎ型のＡｌＧａＮ層である。バリア層４の厚さは、例えば５ｎｍ以上３０ｎｍ以下である。
キャップ層５は、バリア層４上にエピタキシャル成長した層である。キャップ層５は、窒化物半導体を有しており、例えばＧａＮ層である。本実施形態では、キャップ層５は、ｎ型ＧａＮ層からなる。キャップ層５の厚さの下限値は、例えば１ｎｍである。キャップ層５の厚さの上限値は、例えば５ｎｍである。
絶縁膜６は、キャップ層５上に設けられた非導電性の膜であって、例えば窒化シリコン（ＳｉＮ）膜といったシリコン系絶縁膜である。絶縁膜６には開口６ａ〜６ｃが設けられている。開口６ａ，６ｂ内のキャップ層５は除去されており、バリア層４が露出している。開口６ｃからは、キャップ層５が露出している。
ソース電極７及びドレイン電極８は、少なくともバリア層４に接している。具体的には、ソース電極７は開口６ａを介してバリア層４に接し、ドレイン電極８は開口６ｂを介してバリア層４に接している。ソース電極７及びドレイン電極８は、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を合金化して形成する。Ａｌ層の上に他のＴｉ層をさらに積層化した上で合金化してもよい。
ゲート電極９は、絶縁膜６上及びキャップ層５上に接している。具体的には、ゲート電極９は、開口６ｃ内のキャップ層５に接している。ゲート電極９は、ソース電極７及びドレイン電極８の間に設けられている。ゲート電極９はキャップ層５とショットキ接触する材料を含み、例えばニッケル（Ｎｉ）層とパラジウム（Ｐｄ）層と金（Ａｕ）層との積層構造を有する。この場合、Ｎｉ層がキャップ層５にショットキ接触する。なお、キャップ層５とショットキ接触できる材料としては、Ｎｉの他にＰｔ（白金）等が知られている。
図２〜図４を用いながら本実施形態に係るトランジスタの製造方法を説明する。図２の（ａ）〜（ｃ）、図３の（ａ）〜（ｃ）、及び図４は、本実施形態に係るトランジスタの製造方法を説明する図である。
まず、図２の（ａ）に示されるように、チャネル層３、バリア層４、及びキャップ層５を含む半導体積層部２０を基板２上に形成する。例えば、有機金属気相成長法（Metal Organic Vapor Phase Epitaxy；ＭＯＶＰＥ）によって、チャネル層３として機能するＧａＮ層、バリア層４として機能するＡｌＧａＮ層、及びキャップ層５として機能する５ｎｍ以下の厚さを有するｎ型のＧａＮ層を、ＳｉＣ基板上に順に成長する。
次に、図２の（ｂ）に示されるように、キャップ層５の表面を覆う絶縁膜６を形成する。例えば、シランガス及びアンモニアガスを用いたプラズマ化学気相成長法（プラズマＣＶＤ法）により、窒化シリコン（ＳｉＮ）膜をキャップ層５上に形成する。
次に、図２の（ｃ）に示されるように、絶縁膜６の一部を選択的にエッチングし、開口６ａ，６ｂを形成する。例えば、レジストマスクを用いたドライエッチングにより、絶縁膜６に開口６ａ，６ｂを形成する。これにより、開口６ａ，６ｂを介してキャップ層５の表面５ａの一部を露出させる。
次に、図３の（ａ）に示されるように、絶縁膜６の一部を除去して開口６ａ，６ｂを形成し、さらに開口６ａ，６ｂ内に露出したバリア層４の一部を除去する。これにより、リセス３１，３２を形成する。そして、リセス３１内にソース電極７を形成し、リセス３２内にドレイン電極８を形成する。
次に、図３の（ｂ）に示されるように、開口パターン２１ａを有するレジストマスク２１を絶縁膜６上に形成する。この開口パターン２１ａは、例えば電子ビーム露光により形成される。
次に、図３の（ｃ）に示されるように、レジストマスク２１の開口パターン２１ａを介して絶縁膜６を選択的にエッチングし、絶縁膜６に開口６ｃを形成する。例えば、フッ素系ガスとしてＳＦ６（六フッ化硫黄）を用いたフッ素系プラズマ処理によって、絶縁膜６を選択的にエッチングする。上記フッ素系プラズマ処理は、誘導結合型の反応性イオンエッチング（ICP-RIE: Inductive Coupled Plasma-Reactive Ion Etching）である。フッ素系プラズマ処理の条件として、例えば、気圧が１Ｐａ、パワーが１００Ｗ〜５００Ｗ、バイアスが１０Ｗ〜３０Ｗにそれぞれ設定される。このフッ素系プラズマ処理で形成された開口６ｃにより、半導体積層部２０の表面（例えばキャップ層５の表面）の一部が露出する。
次に、図４に示されるように、レジストマスク２１を除去した後、ゲート電極９を形成する。例えば、電子ビーム蒸着、あるいは抵抗加熱蒸着によって金属層を形成した後、リフトオフ法によるパターニングを行うことにより、ゲート電極９を形成する。ゲート電極９には、半導体積層部２０に接してショットキ接触する部分と、開口６ｃの周囲の絶縁膜６上に設けられる部分とが存在する。以上の工程を経て、本実施形態のトランジスタ１が作製される。
ここで、上述した図３の（ｂ）及び（ｃ）並びに図４に示される各工程について詳細に説明する。図５の（ａ）〜（ｃ）、図６の（ａ）〜（ｃ）、図７の（ａ），（ｂ）、図８の（ａ），（ｂ）、図９の（ａ），（ｂ）、並びに図１０は、これらの工程を詳細に説明する図である。
まず、図３の（ｂ）に示される工程の詳細を説明する。図５の（ａ）に示されるように、半導体積層部２０の表面を覆う絶縁膜６上に、レジストＲを塗布する。絶縁膜６の厚さｈｓｉｎは例えば５０ｎｍである。レジストＲは紫外線露光用レジスト若しくは電子線露光用レジストである。レジストＲが紫外線露光用レジストである場合、厚さｈｒは例えば１０００ｎｍ〜２０００ｎｍである。レジストＲが電子線露光用レジストである場合、厚さｈｒは例えば３００ｎｍ〜５００ｎｍであり、一実施例では４００ｎｍである。なお、絶縁膜６の厚さｈｓｉｎ、レジストＲの厚さｈｒは絶縁膜６の厚さｈｓｉｎに応じて決定される。電子線露光用レジストとしては、例えば、α−クロロアクリル酸メチルとα−メチルスチレンとの共重合体（商品名：ＺＥＰ５２０（日本ゼオン株式会社））、ポリメタクリル酸メチル（ＰＭＭＡ）、若しくはこれらにフラーレンを添加したものが用いられる。紫外線露光用レジストとしては、例えば、クレゾールノボラック樹脂やノボラック型フェノール樹脂の混合物が用いられる。
なお、レジストＲの塗布後、レジストＲに対して熱処理（プリベーク）を行ってもよい。レジストＲが電子線露光用レジストである場合、プリベーク温度は例えば１５０℃〜２５０℃の範囲内であり、一実施例では１８０℃である。また、プリベーク時間は例えば１分〜２０分の範囲内であり、一実施例では３分である。
次に、絶縁膜６の開口６ｃを形成すべき領域上のレジストＲを露光することにより、レジストＲに感光部分Ｒａを形成する。感光部分Ｒａの幅Ｌ０は、ＥＢ露光の場合には例えば５０ｎｍであり、紫外線露光の場合には例えば４００ｎｍである。幅Ｌ０は、後述する絶縁膜６の開口６ｃの所望の最小幅Ｌ４（図７の（ａ）を参照）から逆算して決定されるとよい。ＥＢ露光のドーズ量は、例えば５００μＣ／ｃｍ２である。
続いて、感光部分Ｒａを現像液によって溶解させ、レジストＲから感光部分Ｒａを除去する。これにより、図５の（ｃ）に示されるように、開口パターン２１ａを有するレジストマスク２１が形成される。開口パターン２１ａの幅Ｌ１は、感光部分Ｒａの幅Ｌ０よりもわずかに広くなり、例えば６０ｎｍ（ＥＢレジストの場合）である。現像液としては、例えばメチルイソブチルケトン（ＭＩＢＫ）、メチルエチルケトン（ＭＥＫ）、キシレン、酢酸ｎ−アミル、及び２−プロパノール（ＩＰＡ）を任意の割合で混合した液体が用いられる。一実施例では、現像液は、メチルイソブチルケトンと２−プロパノールとを８９：１１の割合で混合した液体である。
続いて、図６の（ａ）に示されるように、開口パターン２１ａを介して絶縁膜６をエッチングすることにより、絶縁膜６に凹部６ｄを形成する（第１エッチング工程）。この工程では、絶縁膜６に対してドライエッチング（例えば反応性イオンエッチング（ＲＩＥ））を行う。これにより、絶縁膜６の表面と凹部６ｄの側壁との間に角部（エッジ）６ｅが形成される。凹部６ｄの深さは例えば５ｎｍ以上であり、例えば１０ｎｍ以下である。また、この工程では、開口パターン２１ａ及び凹部６ｄの幅Ｌ２が幅Ｌ１よりもわずかに広くなり、例えば７０ｎｍ（電子線露光用レジストの場合）である。
この工程に用いられるエッチングガスとしては、例えば、フッ素系ガスとして、ＳＦ６、ＣＦ４、ＣＨＦ３、Ｃ３Ｆ６、Ｃ２Ｆ６からなる群から１つ以上が選択される。なお、塩素系ガスでも絶縁膜６（ＳｉＮ）のエッチングは可能である。エッチングレートは、例えば０．１ｎｍ／秒〜０．３ｎｍ／秒の範囲内である。エッチング時間は、例えば、絶縁膜６の全厚（図５の（ａ）に示されたｈｓｉｎ）の５％増ないし１５％増の厚さを有する絶縁膜に開口を形成するために必要なエッチング時間から、凹部６ｄ下に残存した絶縁膜に開口を形成するために必要なエッチング時間を差し引いた時間である。エッチング時間は、例えば１０秒以上、塩素系ガスでは２０〜１２００秒である。炉内圧力は例えば０．１Ｐａ〜１０Ｐａの範囲内であり、ＲＦバイアスは例えば３０Ｗ〜５００Ｗの範囲内であり、ＩＣＰバイアスは例えば０Ｗ〜５０Ｗの範囲内である。但し、ＲＩＥは誘導結合型（ＩＣＰ）であってもよく、ＩＣＰ以外（例えば容量結合型（ＣＣＰ））であってもよい。
続いて、レジストマスク２１を酸素プラズマに曝す。上記のエッチング工程において、レジストマスク２１の表面がプラズマに曝されることで変質するので、この工程においてレジストマスク２１を酸素プラズマに曝すことにより、レジストマスク２１表面の変質層を除去することができる。この工程では、酸素プラズマ処理によってレジストマスク２１の表面を少なくとも５ｎｍ除去する。また、図６の（ｂ）に示されるように、この工程によってレジストマスク２１の開口パターン２１ａの側壁が後退し、開口パターン２１ａの幅が拡がる。酸素プラズマは、開口パターン２１ａの幅を少なくとも５ｎｍ広げる。この工程ののちの開口パターン２１ａの幅Ｌ３は、例えば７０ｎｍである。この工程により、開口パターン２１ａの内側においてエッジ６ｅ近傍の絶縁膜６の表面６ｆが露出する。
この工程では、プラズマ装置として例えばバレル型プラズマエッチング装置若しくは平行平板型のものが用いられる。また、プラズマ化するガスとしては例えば酸素若しくはオゾンが用いられる。圧力は例えば５Ｐａ〜２００Ｐａの範囲内であり、一実施例では５０Ｐａである。処理パワーは例えば５０Ｗ〜５００Ｗの範囲内であり、一実施例では３００Ｗである。処理時間は例えば１０秒〜６００秒の範囲内であり、一実施例では３０秒である。
続いて、レジストマスク２１を熱処理（ベーク）する。ベーク温度は例えば１４０℃〜２５０℃の範囲内であり、一実施例では１８０℃である。ベーク時間は例えば５分〜６０分の範囲内であり、一実施例では１５分である。ベーク時間は、例えば前述したプリベーク時間よりも１０分程度長くするとよい。
レジストマスク２１は熱可塑性を有するので、熱処理によりレジストマスク２１が軟化して変形・流動し、図６の（ｃ）に示されるように、レジストマスク２１の開口パターン２１ａの側壁が傾斜する。したがって、開口パターン２１ａの幅は、半導体積層部２０から離れるほど広くなる。この工程では、レジストマスク２１が流動することによって、開口パターン２１ａの側壁のうち絶縁膜６に近い部分が開口パターン２１ａの内側に移動し、開口パターン２１ａが狭くなる。しかしながら、絶縁膜６に凹部６ｄが形成されているので、表面張力により開口パターン２１ａの側壁の移動は凹部６ｄのエッジ６ｅにおいて停止する。したがって、レジストマスク２１は凹部６ｄの内側には入り込まず、凹部６ｄの露出状態が維持される。すなわち、開口パターン２１ａの最小幅が凹部６ｄの幅Ｌ２に維持される。
なお、開口パターン２１ａの側壁の幅Ｌ５は例えば７００ｎｍであり、該側壁と絶縁膜６の表面との成す角（テーパ角）θｓは例えば３０度である。テーパ角θｓは、レジストマスク２１の厚さ（図５の（ａ）に示されたレジストＲの厚さｈｒから、酸素プラズマ処理による変質層の除去厚さを差し引いた厚さ）に影響される。レジストマスク２１の厚さが薄いほど、テーパ角θｓが小さくなる傾向がある。これは、レジストマスク２１の厚さが薄いほど、テーパ角θｓが小さいほうが最終的な表面積が小さくなり、エネルギー的に安定であるためと考えられる。
次に、図３の（ｃ）に示される工程の詳細を説明する。レジストマスク２１の開口パターン２１ａを介して絶縁膜６をドライエッチングすると、図７の（ａ）に示されるように、絶縁膜６に開口６ｃが形成され、半導体積層部２０の表面が露出する（第２エッチング工程）。このとき、開口パターン２１ａの側壁の形状は、レジストマスク２１の形状が、絶縁膜６の開口６ｃの側壁に転写されて形成される。すなわち、絶縁膜６に開口６ｃの側壁が傾斜し、開口６ｃの幅は、半導体積層部２０から離れるほど広くなる。なお、開口６ｃの側壁形状は、レジストマスク２１のテーパ角θｓ、並びにレジストＲと絶縁膜６とのエッチングレート差に影響される。エッチング時間は、例えば、凹部６ｄが形成されていない場合の絶縁膜６の全厚（図５の（ａ）に示されたｈｓｉｎ）をエッチングするのに要する時間と同じか、それよりも長い。エッチング時間を除くエッチング条件は、前述した第１エッチング工程（図６の（ａ）を参照）と同様である。
なお、この工程ののちの開口６ｃの最小幅Ｌ４は例えば１００ｎｍである（レジストマスク２１がＥＢレジストの場合）。また、開口６ｃの側壁の幅Ｌ６は例えば７０ｎｍであり、該側壁と半導体積層部２０の表面との成す角φｓは例えば３０度である。その後、図７の（ｂ）に示されるように、レジストマスク２１を絶縁膜６上から除去（剥離）する。一実施例では、レジストマスク２１をピロリドン（９０度）に１時間程度浸すことにより、レジストマスク２１を除去する。
続いて、図４に示される工程の詳細を説明する。この工程では、露出した半導体積層部２０の表面上、及び開口６ｃの周囲の絶縁膜６上にゲート電極９を形成する。まず、図８の（ａ）に示されるように、絶縁膜６及び開口６ｃ内の半導体積層部２０の表面を覆う金属薄膜９ａを形成する。次に、図８の（ｂ）に示されるように、開口パターン２４ａを有するレジストマスク２４を金属薄膜９ａ上に形成する。開口パターン２４ａは、絶縁膜６の開口６ｃを内側に含む。
続いて、図９の（ａ）に示されるように、開口パターン２４ａの内側に、金属層９ｂを例えばめっき法により形成する。金属層９ｂは例えば金（Ａｕ）からなる。そして、図９の（ｂ）に示されるように、レジストマスク２４を除去する。更に、図１０に示されるように、金属薄膜９ａのうち金属層９ｂから露出した部分を除去する。こうして、金属薄膜９ａ及び金属層９ｂを含む本実施形態のゲート電極９が好適に形成される。
以上に説明した本実施形態のトランジスタの製造方法によって得られる効果について説明する。本実施形態の製造方法では、図６の（ａ）に示された第１エッチング工程において、開口パターン２１ａを介して絶縁膜６をエッチングすることにより絶縁膜６に凹部６ｄを形成する。これにより、図６の（ｃ）に示された熱処理工程において、開口パターン２１ａの側壁の流動が凹部６ｄのエッジ６ｅにおいて停止するので、開口パターン２１ａの最小幅が凹部６ｄの幅Ｌ２に精度良く一致する。凹部６ｄの幅Ｌ２は、図６の（ａ）に示された第１エッチング工程において精度良く形成される。すなわち、本実施形態によれば、ゲート電極９を形成する際のレジストマスク２１の開口パターン２１ａの最小幅を精度良く形成することが可能となる。故に、ゲート電極９と半導体積層部２０との接触長さ（すなわちゲート長）を精度良く形成することができ、所望の特性を有するトランジスタを得ることができる。
また、本実施形態のように、レジストマスク２１を酸素プラズマに曝す工程において、酸素プラズマは、開口パターン２１ａの幅を少なくとも５ｎｍ広げてもよい。これにより、ベーク工程の際に十分な傾斜を開口パターン２１ａの側壁に与えることができる。
また、本実施形態のように、図６の（ａ）に示された第１エッチング工程において、凹部６ｄの深さを少なくとも５ｎｍとしてもよい。これにより、熱処理工程における開口パターン２１ａの側壁の流動を、凹部６ｄのエッジ６ｅにおいてより確実に停止させることができる。
また、本実施形態のように、図７の（ａ）に示された第２エッチング工程におけるエッチング時間は、凹部６ｄが形成されていない場合の絶縁膜６の全厚ｈｓｉｎをエッチングするのに要する時間以上であってもよい。これにより、開口パターン２１ａの形状を、絶縁膜６の開口６ｃに対して十分に転写することができる。
また、本実施形態のように、図６の（ａ）に示された第１エッチング工程におけるエッチング時間は、絶縁膜６の全厚ｈｓｉｎの５％増ないし１５％増の厚さを有する絶縁膜に開口を形成するために必要なエッチング時間から、凹部６ｄ下に残存した絶縁膜に開口を形成するために必要なエッチング時間を差し引いた時間であってもよい。これにより、十分な深さの凹部６ｄを形成することができる。
ここで、図１１は、第１エッチング工程の有無によるレジストマスク２１の断面形状の違いを示すＳＥＭ像である。図１１の上段は、図５の（ｃ）に相当する現像後のレジストマスク２１の断面形状を示す。図１１の中段は、絶縁膜６に凹部６ｄを形成せずに熱処理（１６０℃・１０分）を行った場合のレジストマスク２１の断面形状を示す。図１１の下段は、絶縁膜６に凹部６ｄを形成したのちに熱処理（１６０℃・１０分）を行った場合のレジストマスク２１の断面形状を示す。なお、図１１には、左から順に、現像後のレジストマスク２１の開口パターン２１ａの幅Ｌ１を３０ｎｍ、５０ｎｍ、８０ｎｍ、及び１００ｎｍとした場合が示されている。
図１１を参照すると、絶縁膜６に凹部６ｄを形成しない（すなわち図６の（ａ）に示される第１エッチング工程を行わない）場合、熱処理した際にレジストマスク２１の変形によって開口パターン２１ａが潰れてしまい、ゲート電極が形成できない。これに対し、第１エッチング工程を行って絶縁膜６に凹部６ｄを形成すると、絶縁膜６上に段差（エッジ６ｅ）が生じ、ベーク処理した際のレジストマスク２１の流動が表面張力により該段差部分で止まっていることがわかる。このように、本実施形態の製造方法によれば、開口パターン２１ａの開口幅を精度良く形成することができる。なお、図１１に示されるように、テーパ角θｓは、熱処理温度が高いほど小さくなる傾向がある。ただし、プリベーク温度を超えると、ベーク後のテーパ角θｓは飽和する傾向がある。
図１２は、酸素プラズマ処理の有無によるレジストマスク２１の断面形状の違いを示すＳＥＭ像である。図１２の上段は、図１１の上段と同じＳＥＭ像である。図１２の中段は、図１１の下段と同じＳＥＭ像である。図１２の下段は、絶縁膜６に凹部６ｄを形成したのち、酸素プラズマ処理を経て、熱処理（１６０℃・１０分）を行った場合のレジストマスク２１の断面形状を示す。なお、図１２においても、左から順に、現像後のレジストマスク２１の開口パターン２１ａの幅Ｌ１を３０ｎｍ、５０ｎｍ、８０ｎｍ、及び１００ｎｍとした場合が示されている。
図１２に示されるように、酸素プラズマ処理を行うことによって、レジストマスク２１の表面の変質層が除去されるので、十分に小さく且つ均一なテーパ角θｓを得ることができる。更に、開口パターン２１ａの側壁の幅Ｌ５を大きくすることができる。従って、第２エッチング工程（図７の（ａ））において、エッチング時間の変化に対する絶縁膜６の開口６ｃの形状の変化を小さくすることができ、絶縁膜６の開口６ｃを精度良く形成することができる。
図１３は、熱処理温度によるレジストマスク２１の断面形状の違いを示すＳＥＭ像である。図１３の上段は、熱処理（１６０℃・２０分）を行った場合のレジストマスク２１の断面形状を示す。図１３の中上段は、熱処理（１７０℃・１０分）を行った場合のレジストマスク２１の断面形状を示す。図１３の中下段は、熱処理（１８０℃・１５分）を行った場合のレジストマスク２１の断面形状を示す。図１３の下段は、熱処理（２００℃・１５分）を行った場合のレジストマスク２１の断面形状を示す。なお、図１３においても、左から順に、現像後のレジストマスク２１の開口パターン２１ａの幅Ｌ１を３０ｎｍ、５０ｎｍ、８０ｎｍ、及び１００ｎｍとした場合が示されている。図１３を参照すると、熱処理温度が高くなるほど、テーパ角θｓが小さくなり、且つ開口パターン２１ａの側壁の幅Ｌ５が大きくなっている。このように、開口パターン２１ａの側壁の形状は、熱処理温度によって制御可能である。
図１４は、レジストマスク２１の開口パターン２１ａの形状を絶縁膜６の開口６ｃに転写する様子を示すＳＥＭ像である。図１４の上段は、熱処理（２００℃・１５分）後のレジストマスク２１の断面形状を示す。図１４の中段は、第２エッチング工程後のレジストマスク２１及び絶縁膜６の断面形状を示す。図１４の下段は、レジストマスク２１除去後の絶縁膜６の断面形状を示す。なお、図１４においても、左から順に、現像後のレジストマスク２１の開口パターン２１ａの幅Ｌ１を３０ｎｍ、５０ｎｍ、８０ｎｍ、及び１００ｎｍとした場合が示されている。図１４を参照すると、熱処理によって形成されたレジストマスク２１の開口パターン２１ａの側壁の傾斜が、第２エッチング工程によって絶縁膜６の開口６ｃに精度良く転写されていることがわかる。
図１５は、第２エッチング工程のエッチング時間による絶縁膜６の開口６ｃの幅の違いを示すＳＥＭ像である。図１５の上段は、第１エッチング工程のエッチング時間を０．５分とし、第２エッチング工程のエッチング時間を１分とした場合の絶縁膜６の断面形状を示す。図１５の中段は、第１エッチング工程のエッチング時間を０．５分とし、第２エッチング工程のエッチング時間を１．５分とした場合の絶縁膜６の断面形状を示す。図１５の下段は、第１エッチング工程のエッチング時間を０．５分とし、第２エッチング工程のエッチング時間を３分とした場合の絶縁膜６の断面形状を示す。なお、図１５においても、左から順に、現像後のレジストマスク２１の開口パターン２１ａの幅Ｌ１を３０ｎｍ、５０ｎｍ、８０ｎｍ、及び１００ｎｍとした場合が示されている。
図１５に示されるように、絶縁膜６の開口６ｃの幅を制御するためには、（４）第１エッチング工程及び第２エッチング工程におけるエッチング時間の配分が重要となる。すなわち、第２エッチング工程のエッチング時間が長くなるに従って、開口６ｃの幅が大きくなる。そこで、所望のゲート長を得るためには、第２エッチング工程のエッチング時間を、絶縁膜６の厚さｈｓｉｎから計算されるジャストエッチング時間よりも長い時間にするとよい。
図１６は、第２エッチング工程のエッチング時間による絶縁膜６の開口６ｃの形状の違いを示すＳＥＭ像である。図１６の上段は、第１エッチング工程のエッチング時間を１分とし、第２エッチング工程のエッチング時間を０．５分とした場合の絶縁膜６の断面形状を示す。図１６の下段は、第１エッチング工程及び第２エッチング工程のエッチング時間を共に１分とした場合の絶縁膜６の断面形状を示す。なお、図１６においても、左から順に、現像後のレジストマスク２１の開口パターン２１ａの幅Ｌ１を３０ｎｍ、５０ｎｍ、８０ｎｍ、及び１００ｎｍとした場合が示されている。図１６の上段に示されるように、第２エッチング工程のエッチング時間が不足する場合には、絶縁膜６の開口６ｃの断面形状がＹ型形状となる。これに対し、図１６の下段に示されるように、第２エッチング工程のエッチング時間が十分である場合には、絶縁膜６の開口６ｃの断面形状の全体を良好なテーパ形状とすることができる。
本発明による電界効果トランジスタの製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では、ＨＥＭＴに本発明を適用した例について説明しているが、本発明の製造方法は、ＨＥＭＴ以外の様々な電界効果トランジスタに適用可能である。
１…トランジスタ、２…基板、３…チャネル層、４…バリア層、５…キャップ層、６…絶縁膜、６ａ〜６ｃ…開口、６ｄ…凹部、６ｅ…エッジ、６ｆ…表面、７…ソース電極、８…ドレイン電極、９…ゲート電極、９ａ…金属薄膜、９ｂ…金属層、２０…半導体積層部、２１，２４…レジストマスク、２１ａ，２４ａ…開口パターン、３１，３２…リセス、Ｒ…レジスト、Ｒａ…感光部分、θｓ…テーパ角。

Claims (5)

  1. ゲート電極を備える電界効果トランジスタの製造方法であって、
    基板上に成長した半導体層の表面を覆う絶縁膜を形成する工程と、
    前記ゲート電極のための開口パターンを有するレジストマスクを前記絶縁膜上に形成する工程と、
    前記開口パターンを介して前記絶縁膜をエッチングすることにより前記絶縁膜に凹部を形成する第１エッチング工程と、
    前記レジストマスクを酸素プラズマに曝す工程と、
    前記レジストマスクを熱処理する工程と、
    前記開口パターンを介して前記絶縁膜を更にエッチングすることにより前記絶縁膜に開口を形成して前記半導体層の表面を露出させたのち前記レジストマスクを除去する第２エッチング工程と、
    露出した前記半導体層の表面上、及び前記開口の周囲の前記絶縁膜上に前記ゲート電極を形成する工程と、
    を含む、電界効果トランジスタの製造方法。
  2. 前記レジストマスクを前記酸素プラズマに曝す工程において、前記酸素プラズマは、前記開口パターンの幅を少なくとも５ｎｍ広げる、請求項１に記載の電界効果トランジスタの製造方法。
  3. 前記第１エッチング工程において、前記凹部の深さを少なくとも５ｎｍとする、請求項１または２に記載の電界効果トランジスタの製造方法。
  4. 前記第２エッチング工程におけるエッチング時間は、前記凹部が形成されていない場合の前記絶縁膜の全厚をエッチングするのに要する時間以上である、請求項１〜３のいずれか１項に記載の電界効果トランジスタの製造方法。
  5. 前記第１エッチング工程におけるエッチング時間は、前記絶縁膜の全厚の５％増ないし１５％増の厚さを有する絶縁膜に開口を形成するために必要なエッチング時間から、前記凹部下に残存した前記絶縁膜に開口を形成するために必要なエッチング時間を差し引いた時間である、請求項４に記載の電界効果トランジスタの製造方法。
JP2017181482A 2017-09-21 2017-09-21 電界効果トランジスタの製造方法 Active JP6972830B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017181482A JP6972830B2 (ja) 2017-09-21 2017-09-21 電界効果トランジスタの製造方法
US16/137,078 US10529574B2 (en) 2017-09-21 2018-09-20 Process of forming electron device having gate electrode
CN201811100138.3A CN109545686B (zh) 2017-09-21 2018-09-20 形成具有栅极的电子器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017181482A JP6972830B2 (ja) 2017-09-21 2017-09-21 電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2019057638A true JP2019057638A (ja) 2019-04-11
JP6972830B2 JP6972830B2 (ja) 2021-11-24

Family

ID=65720665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017181482A Active JP6972830B2 (ja) 2017-09-21 2017-09-21 電界効果トランジスタの製造方法

Country Status (3)

Country Link
US (1) US10529574B2 (ja)
JP (1) JP6972830B2 (ja)
CN (1) CN109545686B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484479B2 (ja) 2020-06-19 2024-05-16 住友電気工業株式会社 半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018128748A1 (de) * 2018-11-15 2020-05-20 Infineon Technologies Ag Verfahren zur herstellung einer halbleitervorrichtung mit einerpastenschicht und halbleitervorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766280A (ja) * 1993-08-30 1995-03-10 Toshiba Corp 半導体装置の製造方法
JPH11162995A (ja) * 1997-11-28 1999-06-18 Nec Corp ゲート電極の形成方法
JP2008166469A (ja) * 2006-12-28 2008-07-17 Fujitsu Ltd 窒化物半導体装置とその製造方法
JP2009524242A (ja) * 2006-01-17 2009-06-25 クリー インコーポレイテッド 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
US20090159930A1 (en) * 2007-12-20 2009-06-25 Northrop Grumman Space And Mission System Corp. High electron mobility transistor having self-aligned miniature field mitigating plate and protective dielectric layer and fabrication method thereof
JP2011077123A (ja) * 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd ゲート電極の形成方法、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法及びＡｌＧａＮ／ＧａＮ−ＨＥＭＴ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812869B2 (ja) * 1988-08-10 1996-02-07 富士通株式会社 半導体装置の製造方法
JP3206708B2 (ja) * 1995-06-01 2001-09-10 松下電子工業株式会社 半導体装置の製造方法
JP2809189B2 (ja) 1996-04-25 1998-10-08 日本電気株式会社 半導体トランジスタの製造方法
JP2005251835A (ja) 2004-03-02 2005-09-15 Matsushita Electric Ind Co Ltd パターン形成方法
JP5075280B2 (ja) * 2009-10-23 2012-11-21 パナソニック株式会社 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766280A (ja) * 1993-08-30 1995-03-10 Toshiba Corp 半導体装置の製造方法
JPH11162995A (ja) * 1997-11-28 1999-06-18 Nec Corp ゲート電極の形成方法
JP2009524242A (ja) * 2006-01-17 2009-06-25 クリー インコーポレイテッド 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
JP2008166469A (ja) * 2006-12-28 2008-07-17 Fujitsu Ltd 窒化物半導体装置とその製造方法
US20090159930A1 (en) * 2007-12-20 2009-06-25 Northrop Grumman Space And Mission System Corp. High electron mobility transistor having self-aligned miniature field mitigating plate and protective dielectric layer and fabrication method thereof
JP2011077123A (ja) * 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd ゲート電極の形成方法、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法及びＡｌＧａＮ／ＧａＮ−ＨＥＭＴ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484479B2 (ja) 2020-06-19 2024-05-16 住友電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN109545686A (zh) 2019-03-29
JP6972830B2 (ja) 2021-11-24
US20190088483A1 (en) 2019-03-21
US10529574B2 (en) 2020-01-07
CN109545686B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
JP3884047B2 (ja) 電界効果トランジスタの製造方法
US6717271B2 (en) Semiconductor device with mushroom electrode and manufacture method thereof
KR101775560B1 (ko) 전계효과 트랜지스터 및 그 제조 방법
JP2009105405A (ja) 電界緩和プレートを有する高電子移動度トランジスタ半導体デバイスおよびその製造方法
US20080124852A1 (en) Method of forming T- or gamma-shaped electrode
US7973368B2 (en) Semiconductor device with T-gate electrode
US8609474B2 (en) Method of manufacturing semiconductor device
CN107293482B (zh) 一种氮化镓高电子迁移率晶体管栅电极的制作方法
JP6972830B2 (ja) 電界効果トランジスタの製造方法
KR101848244B1 (ko) 계단형 게이트 전극을 포함하는 반도체 소자 및 그 제조 방법
JP3712426B2 (ja) ゲートリセス構造を有する電界効果トランジスタの製造方法
US8901608B2 (en) Transistor and method of fabricating the same
US7648867B2 (en) Method for fabricating a semiconductor device
TWI802705B (zh) 半導體裝置之製造方法
US10665464B2 (en) Process of forming field effect transistor
JP5040170B2 (ja) 半導体装置の製造方法
JP7067336B2 (ja) 半導体装置の製造方法
KR100400718B1 (ko) 티(ｔ)형 게이트 형성 방법
JP7074045B2 (ja) 窒化物半導体デバイスの製造方法及び窒化物半導体デバイス
JP7484479B2 (ja) 半導体装置の製造方法
US8435875B1 (en) Method for forming T-shaped gate structure
JPH08203926A (ja) 半導体装置の製造方法
JP2012156424A (ja) 半導体装置の製造方法
JP2019165056A (ja) 半導体装置の製造方法
JP2010067691A (ja) 化合物半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211018

R150 Certificate of patent or registration of utility model

Ref document number: 6972830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150