JP2019047122A - 電界効果トランジスタ及び電界効果トランジスタを製造する方法 - Google Patents

電界効果トランジスタ及び電界効果トランジスタを製造する方法 Download PDF

Info

Publication number
JP2019047122A
JP2019047122A JP2018163164A JP2018163164A JP2019047122A JP 2019047122 A JP2019047122 A JP 2019047122A JP 2018163164 A JP2018163164 A JP 2018163164A JP 2018163164 A JP2018163164 A JP 2018163164A JP 2019047122 A JP2019047122 A JP 2019047122A
Authority
JP
Japan
Prior art keywords
gallium nitride
nitride layer
field effect
effect transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018163164A
Other languages
English (en)
Other versions
JP7315311B2 (ja
Inventor
バーリングハウス イェンス
Baringhaus Jens
バーリングハウス イェンス
マンスフェルト ゼバスティアン
Mansfeld Sebastian
マンスフェルト ゼバスティアン
ヤウス ズィーモン
Jauss Simon
ヤウス ズィーモン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2019047122A publication Critical patent/JP2019047122A/ja
Application granted granted Critical
Publication of JP7315311B2 publication Critical patent/JP7315311B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】縦型電界効果トランジスタ及びその製造方法を提供する。【解決手段】本発明は、電界効果トランジスタ（１ａ〜１ｄ）の第１の接触接続側（１４）に配置されているゲート端子（２）及びソース端子（３）と、電界効果トランジスタ（１ａ〜１ｄ）の第１の接触接続側（１４）に対向する第２の接触接続側（１５）に配置されているドレイン端子（４）と、第１の接触接続側（１４）と第２の接触接続側（１５）との間に存在する、ドープされていない窒化ガリウム層（５）と、を備えている縦型電界効果トランジスタ（１ａ〜１ｄ）に関する。ここでは、ドープされていない窒化ガリウム層（５）内に、ｐ型ドープされた窒化ガリウム構造体（６ａ〜６ｄ）が埋め込まれている。【選択図】図１

Description

本発明は、縦型電界効果トランジスタ、特に縦型高電子移動度トランジスタ（ＨＥＭＴ）、及び、縦型電界効果トランジスタ乃至縦型高電子移動度トランジスタ（ＨＥＭＴ）を製造する方法に関する。
背景技術
窒化ガリウム層を有する縦型電界効果トランジスタは、高い逆電圧を、同時に低いオン抵抗のもとで可能にする。この種の電界効果トランジスタは、通常、窒化アルミニウムガリウム（ＡｌＧａＮ）層及び窒化ガリウム（ＧａＮ）層を有する。電気抵抗を最小化するためには、高導電性の中間層を、電界効果トランジスタの窒化アルミニウムガリウム層と窒化ガリウム層との間の境界面にチャネルとして使用することができる。相互接続なしでは、この種のチャネルは、導電性（常時閉）である。ゲート電圧を印加することにより、電流通流を中断することができる。しかしながら、安全上の理由から、特に自動車分野への適用に対しては、駆動制御なしで非導電性（常時開）であるチャネルの実施形態が必要である。
米国特許出願公開第２０１３／０１０５８０８号明細書（ＵＳ２０１３／０１０５８０８Ａ１）からは、常時開動作を有する例示的な電界効果トランジスタが公知である。
米国特許出願公開第２０１３／０１０５８０８号明細書
発明の開示
本発明は、請求項１の特徴を有する縦型電界効果トランジスタ、及び、請求項８の特徴を有する電界効果トランジスタを製造する方法を提供する。
従って、第１の態様によれば、本発明は、電界効果トランジスタの第１の接触接続側に配置されているゲート端子及びソース端子を備えている縦型電界効果トランジスタに関する。対向する第２の接触接続側には、電界効果トランジスタのドレイン端子が配置されている。これらの接触接続側の間には、ドープされていない窒化ガリウム層が存在しており、ここでは、ドープされていない窒化ガリウム層内に、ｐ型ドープされた窒化ガリウム構造体が埋め込まれている。
第２の態様によれば、本発明は、電界効果トランジスタを製造する方法に関し、ここでは、ｐ型ドープされた窒化ガリウム構造体が埋め込まれたドープされていない窒化ガリウム層が形成される。さらに、当該ドープされていない窒化ガリウム層の第１の側に、ゲート端子及びソース端子が形成される。最後に、当該ドープされていない窒化ガリウム層の第１の側に対向する第２の側に、ドレイン端子が配置される。
好ましい実施形態は、各従属請求項の対象である。
発明の利点
ドープされていない窒化ガリウム層とその上に存在する窒化アルミニウムガリウム層との間の境界面に、p型ドープされた窒化ガリウム層を直接成長させることは、常時開動作を提供するために従来技術から公知であり、当該導電性ＡｌＧａＮ／ＧａＮ中間層の移動度を低減させることに結び付けることが可能である。それに対して、本発明は、ｐ型ドープされた窒化ガリウム構造体が、ドープされていない窒化ガリウム層内に埋め込まれる、電界効果トランジスタを提供している。これにより、ドープされていない窒化ガリウム層の境界面を少なくすることができるようになると共に、このことは、常時開動作を可能にさせ、さらに、ゲート端子の下方で局所的な電界強度の上昇を回避することもできるようになる。
好ましい発展形態によれば、ゲート端子は、多結晶シリコン（ポリシリコン）からなる層を有する。p型ドープされた窒化ガリウム構造体は、ドープされていない窒化ガリウム層内に埋め込まれており、境界層には直接配置されないので、何よりも最初に多結晶シリコンをゲート端子のために使用することが可能になる。なぜなら、それ以外では、不都合な高い電磁場とイオン移動発生の可能性とを抑制することができるからである。多結晶シリコンの使用は、好ましくは、より信頼性の高いゲート動作を保証する。
電界効果トランジスタの好ましい実施形態によれば、多結晶シリコンからなる層がトレンチ溝内に配置されている。これにより、一方では、電界効果トランジスタの製造がより容易になる。なぜなら、トレンチ溝内での多結晶シリコンからなる層の成長が簡単になるからである。さらに付加的に、縦型電界効果トランジスタをよりコンパクトに構成することができる。なぜなら、ゲート端子が少なくとも部分的に基板内に集積化されるからである。
電界効果トランジスタの好ましい発展形態によれば、ドープされていない窒化ガリウム層の、第１の接触接続側に面する側に、窒化アルミニウムガリウム（ＡｌＧａＮ）層が形成されており、この場合、この窒化アルミニウムガリウム層には、さらにゲート誘電体層が形成されており、このゲート誘電体層は、ゲート端子とソース端子との間を延在している。ゲート誘電体層を用いて絶縁されたゲート電極の使用は、特に、多結晶シリコンからなる層との組み合わせにおいて、信頼性の高いゲート動作を保証するために特に有利である。
電界効果トランジスタの好ましい実施形態においては、ドープされていない窒化ガリウム層の、第２の接触接続側に面する側に、ｎ型ドープされた窒化ガリウム層が形成されている。このｎ型ドープされた窒化ガリウム層は、好ましくはさらに、第１のｎ型ドープされた窒化ガリウム層を有することができ、この第１のｎ型ドープされた窒化ガリウム層は、ドープされていない窒化ガリウム層に直接配置されている。さらに、このｎ型ドープされた窒化ガリウム層は、第２のｎ型ドープされた窒化ガリウム層を有することができ、この第２のｎ型ドープされた窒化ガリウム層は、第１のｎ型ドープされた窒化ガリウム層よりも高濃度にドープされ、かつ、第１のｎ型ドープされた窒化ガリウム層に直接配置されている。ｎ型ドープされた窒化ガリウム層は、ゲート端子又はソース端子と、ドレイン端子との間の電流通流を可能にする。
電界効果トランジスタの好ましい発展形態によれば、埋め込まれたｐ型ドープされた窒化ガリウム構造体は、少なくとも部分的に、ｎ型ドープされた窒化ガリウム層内に延在している。
電界効果トランジスタの一発展形態によれば、埋め込まれたｐ型ドープされた窒化ガリウム構造体は、ドープされていない窒化ガリウムによって形成される少なくとも１つのチャネルを取り囲み、当該少なくとも１つのチャネルによって、ゲート電圧の印加の際に、電流がドレイン端子に流れる。
この方法の好ましい発展形態によれば、ドープされていない窒化ガリウム層内にトレンチ溝が形成され、この場合、このトレンチ溝内に、多結晶シリコンから成るゲート端子の層が形成される。
この方法の好ましい発展形態によれば、ドープされていない窒化ガリウム層は、ｎ型ドープされた窒化ガリウム層上に配置され、この場合、埋め込まれたｐ型ドープされた窒化ガリウム構造体は、少なくとも部分的に、ｎ型ドープされた窒化ガリウム層内に形成される。
本発明の第１の実施形態による縦型電界効果トランジスタにおける概略的断面図。 本発明の第２の実施形態による縦型電界効果トランジスタにおける概略的断面図。 本発明の第３の実施形態による縦型電界効果トランジスタにおける概略的断面図。 本発明の第４の実施形態による縦型電界効果トランジスタにおける概略的断面図。 本発明の一実施形態による縦型電界効果トランジスタを製造する方法を説明するための、加工すべき電界効果トランジスタの個々の中間段階を示した図。 本発明の一実施形態による縦型電界効果トランジスタを製造する方法を説明するための、加工すべき電界効果トランジスタの個々の中間段階を示した図。 本発明の一実施形態による縦型電界効果トランジスタを製造する方法を説明するための、加工すべき電界効果トランジスタの個々の中間段階を示した図。 本発明の一実施形態による縦型電界効果トランジスタを製造する方法を説明するための、加工すべき電界効果トランジスタの個々の中間段階を示した図。 本発明の一実施形態による縦型電界効果トランジスタを製造する方法を説明するための、加工すべき電界効果トランジスタの個々の中間段階を示した図。 本発明の一実施形態による縦型電界効果トランジスタを製造する方法を説明するための、加工すべき電界効果トランジスタの個々の中間段階を示した図。 本発明の一実施形態による縦型電界効果トランジスタを製造する方法を説明するための、加工すべき電界効果トランジスタの個々の中間段階を示した図。 本発明の一実施形態による縦型電界効果トランジスタを製造する方法を説明するための、加工すべき電界効果トランジスタの個々の中間段階を示した図。
総ての図面において、同一の、又は、機能的に同等の要素及び装置には、同一の参照番号が付されている。
実施例の説明
図１には、本発明の第１の実施形態による縦型電界効果トランジスタ１ａにおける概略的断面図が示されている。この電界効果トランジスタは、ＨＥＭＴとして構成されており、第１の接触接続側１４と、対向する第２の接触接続側１５とを有しており、これらの接触接続側の間には、複数の層が形成されおり、それらの層は、以下においてより詳細に説明する。
電界効果トランジスタ１ａの基本的層構造体は、ｎ型ドープされた窒化ガリウム（ＧａＮ）層１０と、このｎ型ドープされた層構造体１０の表面に配置されたドープされていない窒化ガリウム層５とを含む。ｎ型ドープされた窒化ガリウム層１０は、ドープされていない窒化ガリウム層５に直接接触している第１のドープされた窒化ガリウム層１０−１と、第２の接触接続側１５の方に配置されている第２のｎ型ドープされた窒化ガリウム層１０−２とに分割されている。第２のｎ型ドープされた窒化ガリウム層１０−２上には、ドレイン端子４のオーミックコンタクトが形成されている。
ドープされていない窒化ガリウム層５には、Ｖ字型トレンチ溝１２が形成されている。このトレンチ溝１２の表面、及び、ドープされていない窒化ガリウム層５の接触表面には、窒化アルミニウムガリウム（ＡｌＧａＮ）層８が形成されている。この窒化アルミニウムガリウム層８の上には、さらに、例えば、窒化シリコンＳｉＮ又は酸化シリコンＳｉＯ２から成り得るゲート誘電体層９が形成されている。トレンチ溝１２は、多結晶シリコンから成る層７によって充填されており、この層７の表面には、オーミックコンタクト１３が配置されている。多結晶シリコンから成る層７と、ゲート誘電体層９と、オーミックコンタクト１３とは、ゲート端子２を形成している。ドープされていない窒化ガリウム層５の表面には、さらに、電界効果トランジスタ１ａのソース端子３の複数のさらなるコンタクトが配置されており、これらのさらなるコンタクトは、ゲート誘電体層９と接触接続する。
ドープされていない窒化ガリウム層５内には、ｐ型ドープされた窒化ガリウム構造体６ａが埋め込まれており、このｐ型ドープされた窒化ガリウム構造体６ａは、部分的に、第１のｎ型ドープされた窒化ガリウム層１０−１内に延在している。「埋め込まれている」との表現は、ｐ型ドープされた窒化ガリウム構造体６ａが、ドープされていない窒化ガリウム層５の表面に配置されているだけでなく、ｐ型ドープされた窒化ガリウム構造体６ａの少なくともいくつかの構造要素又は層要素が、ドープされていない窒化ガリウム層５の表面の下に延在していること、例えば、ドープされていない窒化ガリウム層５の表面に対して平行に延在していることを意味するものと理解されたい。
ｐ型ドープされた窒化ガリウム構造体６ａは、その対称軸線が縦型電界効果トランジスタの第１の接触接続側１４に対して垂直方向に延在する、実質的に円筒状の側方領域６ａ−３を有している。さらに、ｐ型ドープされた窒化ガリウム構造体６ａは、円筒状側方領域６ａ−３によって取り囲まれた領域の内部に存在する２つの円板状領域６ａ−１及び６ａ−２を含む。第１の円板状領域６ａ−１は、実質的に当該領域を取り囲んでいる領域の中央に存在しており、ドープされていない窒化ガリウム層５の内部に位置している。第２の円板状領域６ａ−２は、基板内に存在する円筒状側方領域６ａ−３の端部領域に存在しており、第１のｎ型ドープされた窒化ガリウム層１０−１の内部に存在している。従って、ｐ型ドープされた窒化ガリウム構造体６ａの半部を断面において見ると、これは、実質的に逆Ｆ字の形状を有している。
ｐ型ドープされた窒化ガリウム構造体６ａは、ドープされていない窒化ガリウム層５の内部、及び、ｎ型ドープされた窒化ガリウム層１０の内部に延在するチャネル領域１１を取り囲むように又は開放するように形成されている。ゲート電圧がゲート端子２に印加されると、電流がチャネル１１を通ってドレイン端子４に流れる。ゲート電圧が印加されない場合には、電流も流れず、即ち、埋め込まれたｐ型ドープされた窒化ガリウム構造体６ａは、常時開動作を提供する。
図２には、本発明の第２の実施形態による縦型電界効果トランジスタ１ｂにおける断面図が示されている。図示されている電界効果トランジスタ１ｂは、図１に示された電界効果トランジスタ１ａに実質的に相当するが、ドープされていない窒化ガリウム層５内に埋め込まれたｐ型ドープされた窒化ガリウム構造体６ｂの実施形態は、異なっている。第１の実施形態による別個の円板状領域６ａ−１，６ａ−２は、第２の実施形態によれば一体化されている。換言すれば、ｐ型ドープされた窒化ガリウム構造体６ｂは、基板内に存在する、当該ｐ型ドープされた窒化ガリウム構造体６ｂの円筒状側方領域６ｂ−１の端部領域に配置されている単一の円板状区間６ｂ−２のみを有している。
図３は、本発明の第３の実施形態による縦型電界効果トランジスタ１ｃにおける概略的断面図を示す。図３に示されている電界効果トランジスタ１ｃは、図２に示されている電界効果トランジスタ１ｂとは、次の点において異なっている。即ち、ｐ型ドープされた窒化ガリウム構造体６ｃが、ドープされていない窒化ガリウム層５の完全に内部に延在している点において、即ち、ｎ型ドープされた窒化ガリウム層１０内に延在していない点において異なっている。
図４には、本発明の第４の実施形態による縦型電界効果トランジスタ１ｄにおける概略的断面図が示されている。この実施形態によれば、ｐ型ドープされた窒化ガリウム構造体６ｄは、円板状領域６ｄ−３によって相互に接続された外側円筒状領域６ｄ−１と内側円筒状領域６ｄ−２とを有している。従って、ｐ型ドープされた窒化ガリウム構造体６ｄの半部を断面において見ると、これは、実質的にＵ字の形状である。
本発明は、上述の実施形態に限定されるものではない。それどころか、ｐ型ドープされた窒化ガリウム構造体は、実質的に任意に成形されてもよい。
図５乃至図１２には、縦型電界効果トランジスタ１ａを製造する一例としての方法の個々の方法ステップが示されている。
図５は、ここでは、第１の方法ステップを示しており、この場合は、高濃度にｎ型ドープされた窒化ガリウム基板１０−２が準備され、この高濃度にｎ型ドープされた窒化ガリウム基板１０−２上でエピタキシャル成長によって低濃度にドープされるｎ型ドープされた窒化ガリウム層１０−１が形成される。高濃度にｎ型ドープされた窒化ガリウム基板１０−２、及び、低濃度にドープされるｎ型ドープされた窒化ガリウム層１０−１は、ｎ型ドープされた窒化ガリウム層１０を形成する。
図６に示されている第２の方法ステップにおいては、ｐ型ドープされた窒化ガリウム領域６１が、低濃度にドープされるｎ型ドープされた窒化ガリウム層１０−１内への注入を用いて形成される。さらなる実施形態によれば、ｐ型ドープされた窒化ガリウム領域６１は、ｐ型ドープされた窒化ガリウム層のエピタキシャル成長及びその後のｐ型ドープされた窒化ガリウム層の構造化によって形成することができる。
図７に示されている方法ステップにおいては、ｐ型ドープされた窒化ガリウム領域６１を有するｎ型ドープされた窒化ガリウム層１０−１の表面に、ドープされていない窒化ガリウム層５１と、その上に存在するｐ型ドープされた窒化ガリウム層６２とが堆積される。
さらなる方法ステップにおいては、図８に示されているように、ｐ型ドープされた窒化ガリウム層６２が構造化される。ｐ型ドープされた窒化ガリウム領域６１、及び、構造化されたｐ型ドープされた窒化ガリウム層６２は、２つの円板状領域を形成する。
次いで、エッチングプロセスを用いることにより、図９に示されているトレンチ溝１２が形成され、このトレンチ溝１２は、ｐ型ドープされた窒化ガリウム領域６２を貫通して、ドープされていない窒化ガリウム層５１内に延在している。好ましくは、このトレンチ溝１２の側壁の角度は８０°未満である。
図１０には、さらなる方法ステップが示されており、ここでは、ｐ型ドープされた円板状領域は相互に接続される。この接続は、例えば、注入によって実施することができる。この接続により、ｐ型ドープされた窒化ガリウム構造体６ａが生成される。さらなる実施形態によれば、対応する接続は、既に図６乃至図８に示されているステップの間にエピタキシャル成長のもとで構造化することが可能である。
図１１に示されている方法ステップにおいては、窒化アルミニウムガリウム層８及びゲート誘電体層９が、トレンチ溝１２内、及び、ドープされていない窒化ガリウム層５の表面の接触領域に堆積される。さらに、多結晶シリコンから成る層７がトレンチ溝内に堆積される。ゲート誘電体層９は、例えば、窒化ケイ素ＳｉＮ又は酸化ケイ素ＳｉＯ２から構成されてもよい。
図１２に示されている最終的な方法ステップにおいては、ゲート端子２、ドレイン端子４及びソース端子３のための電極として対応するオーミックコンタクトが形成される。これらの電極の材料は、例えば、チタンＴｉ、窒化チタンＴｉＮ、チタン／タングステンＴｉＷ、タングステンＷ、ニッケルＮｉ、金Ａｕ又は銅Ｃｕを含み得る。
本発明は、図示された方法ステップに限定されるものではない。特に、異なって構造化される又は成形されるｐ型ドープされた窒化ガリウム構造体が、類似の方法ステップによって製造可能である。そのため、例えば、図２乃至図４に示されている電界効果トランジスタ１ｂ〜１ｃは、実質的に類似の堆積プロセス及び構造化プロセスによって製造可能である。
本発明に係る電界効果トランジスタは、多岐にわたって使用することが可能であり、例えば、電動ドライブトレイン、インバータ、電圧変換器又はライダー機器への使用に適している。

Claims (10)

  1. 縦型電界効果トランジスタ（１ａ〜１ｄ）であって、
    前記電界効果トランジスタ（１ａ〜１ｄ）の第１の接触接続側（１４）に配置されているゲート端子（２）及びソース端子（３）と、
    前記電界効果トランジスタ（１ａ〜１ｄ）の前記第１の接触接続側（１４）に対向する第２の接触接続側（１５）に配置されているドレイン端子（４）と、
    前記第１の接触接続側（１４）と前記第２の接触接続側（１５）との間に存在する、ドープされていない窒化ガリウム層（５）と、
    を備えている縦型電界効果トランジスタ（１ａ〜１ｄ）において、
    前記ドープされていない窒化ガリウム層（５）内に、ｐ型ドープされた窒化ガリウム構造体（６ａ〜６ｄ）が埋め込まれていることを特徴とする、縦型電界効果トランジスタ（１ａ〜１ｄ）。
  2. 前記ゲート端子（２）は、多結晶シリコンから成る層（７）を有している、請求項１に記載の電界効果トランジスタ（１ａ〜１ｄ）。
  3. 前記多結晶シリコンから成る層（７）は、トレンチ溝（１２）内に配置されている、請求項２に記載の電界効果トランジスタ（１ａ〜１ｄ）。
  4. 前記ドープされていない窒化ガリウム層（５）の、前記第１の接触接続側（１４）に面する側に、窒化アルミニウムガリウム層（８）が形成されており、前記窒化アルミニウムガリウム層（８）上には、さらにゲート誘電体層（９）が形成されており、前記ゲート誘電体層（９）は、前記ゲート端子（２）と前記ソース端子（３）との間に延在している、請求項１乃至３のいずれか一項に記載の電界効果トランジスタ（１ａ〜１ｄ）。
  5. 前記ドープされていない窒化ガリウム層（５）の、前記第２の接触接続側（１５）に面する側に、ｎ型ドープされた窒化ガリウム層（１０）が形成されている、請求項１乃至４のいずれか一項に記載の電界効果トランジスタ（１ａ〜１ｄ）。
  6. 前記埋め込まれたｐ型ドープされた窒化ガリウム構造体(６ａ〜６ｄ）は、少なくとも部分的に、前記ｎ型ドープされた窒化ガリウム層（１０）内に延在している、請求項５に記載の電界効果トランジスタ（１ａ〜１ｄ）。
  7. 前記埋め込まれたｐ型ドープされた窒化ガリウム構造体(６ａ〜６ｄ）は、前記ドープされていない窒化ガリウム層（５）を貫通して少なくとも１つのチャネル（１１）を取り囲み、当該少なくとも１つのチャネル（１１）によって、ゲート電圧の印加の際に、前記ドレイン端子（４）への電流通流が可能になる、請求項１乃至６のいずれか一項に記載の電界効果トランジスタ（１ａ〜１ｄ）。
  8. 請求項１乃至７のいずれか一項に記載の縦型電界効果トランジスタ（１ａ〜１ｄ）を製造する方法であって、
    ｐ型ドープされた窒化ガリウム構造体（６ａ〜６ｄ）が埋め込まれたドープされていない窒化ガリウム層（５）を形成するステップと、
    前記ドープされていない窒化ガリウム層（５）の第１の側に、ゲート端子（２）及びソース端子（３）を形成するステップと、
    前記ドープされていない窒化ガリウム層（５）の前記第１の側に対向する第２の側に、ドレイン端子（４）を配置するステップと、
    を含む方法。
  9. 前記ドープされていない窒化ガリウム層（５）内にトレンチ溝（１２）が形成され、該トレンチ溝（１２）内に、多結晶シリコンから成るゲート端子（２）の層（７）が形成される、請求項８に記載の方法。
  10. 前記ドープされていない窒化ガリウム層（５）は、ｎ型ドープされた窒化ガリウム層（１０）上に配置され、前記埋め込まれたｐ型ドープされた窒化ガリウム構造体（６ａ〜６ｄ）は、少なくとも部分的に、前記ｎ型ドープされた窒化ガリウム層（１０）内に形成される、請求項８又は９に記載の方法。
JP2018163164A 2017-09-01 2018-08-31 電界効果トランジスタ及び電界効果トランジスタを製造する方法 Active JP7315311B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017215296.6A DE102017215296A1 (de) 2017-09-01 2017-09-01 Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors
DE102017215296.6 2017-09-01

Publications (2)

Publication Number Publication Date
JP2019047122A true JP2019047122A (ja) 2019-03-22
JP7315311B2 JP7315311B2 (ja) 2023-07-26

Family

ID=65364176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018163164A Active JP7315311B2 (ja) 2017-09-01 2018-08-31 電界効果トランジスタ及び電界効果トランジスタを製造する方法

Country Status (2)

Country Link
JP (1) JP7315311B2 (ja)
DE (1) DE102017215296A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020184511A1 (ja) 2019-03-14 2020-09-17 Ｂｉｏｄａｔａ Ｂａｎｋ株式会社 温度センサユニット及び体内温度計
JP2023513840A (ja) * 2020-02-18 2023-04-03 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 縦型電界効果トランジスタ、それを製造するための方法、および縦型電界効果トランジスタを有するデバイス

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019212645A1 (de) * 2019-08-23 2021-02-25 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum herstellen desselben
DE102019212641A1 (de) * 2019-08-23 2021-02-25 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227356A (ja) * 2007-03-15 2008-09-25 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2012084562A (ja) * 2010-10-06 2012-04-26 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2015122135A1 (ja) * 2014-02-13 2015-08-20 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
JP2017017071A (ja) * 2015-06-26 2017-01-19 トヨタ自動車株式会社 窒化物半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5099116B2 (ja) * 2007-02-27 2012-12-12 富士通株式会社 化合物半導体装置とその製造方法
EP2721640A1 (en) * 2011-06-20 2014-04-23 The Regents Of The University Of California Current aperture vertical electron transistors
US8841703B2 (en) 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
FR3011981B1 (fr) * 2013-10-11 2018-03-02 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt a base d'heterojonction
WO2017197179A1 (en) * 2016-05-12 2017-11-16 The Regents Of The University Of California Iii-nitride vertical transistor with aperture region formed using ion implantation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227356A (ja) * 2007-03-15 2008-09-25 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2012084562A (ja) * 2010-10-06 2012-04-26 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2015122135A1 (ja) * 2014-02-13 2015-08-20 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
JP2017017071A (ja) * 2015-06-26 2017-01-19 トヨタ自動車株式会社 窒化物半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020184511A1 (ja) 2019-03-14 2020-09-17 Ｂｉｏｄａｔａ Ｂａｎｋ株式会社 温度センサユニット及び体内温度計
JP2023513840A (ja) * 2020-02-18 2023-04-03 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 縦型電界効果トランジスタ、それを製造するための方法、および縦型電界効果トランジスタを有するデバイス
JP7555420B2 (ja) 2020-02-18 2024-09-24 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 縦型電界効果トランジスタ、それを製造するための方法、および縦型電界効果トランジスタを有するデバイス

Also Published As

Publication number Publication date
JP7315311B2 (ja) 2023-07-26
DE102017215296A1 (de) 2019-03-07

Similar Documents

Publication Publication Date Title
JP7315311B2 (ja) 電界効果トランジスタ及び電界効果トランジスタを製造する方法
CN107452791B (zh) 双沟道hemt器件及其制造方法
US10096702B2 (en) Multi-step surface passivation structures and methods for fabricating same
US11158557B2 (en) Semiconductor device with a passivation layer and method for producing thereof
US9287368B2 (en) Nitride semiconductor device and method for manufacturing same
CN108346579B (zh) 具有单元沟槽结构和接触点的半导体器件及其制造方法
CN105336735B (zh) 具有场效应结构的半导体器件及制造其的方法
US10002956B1 (en) High electron mobility transistor
KR101868730B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US8963218B2 (en) Dual-gate VDMOS device
US8723238B1 (en) Method of forming a transistor and structure therefor
US20190207019A1 (en) Enhancement mode hemt device
CN103681826A (zh) 功率用半导体元件
WO2007081932A2 (en) Integrated iii-nitride devices
CN115548120A (zh) GaN垂直沟槽MOSFET及其制造方法
US10153363B2 (en) Transistor having high electron mobility and method of its manufacture
CN104465656A (zh) 半导体器件以及其制造方法
US9502583B2 (en) Complementary high mobility nanowire neuron device
CN113206154A (zh) 具有减少接通电阻的竖直传导电子功率器件及制造工艺
US20130017677A1 (en) Method for manufacturing semiconductor device
KR102056356B1 (ko) 전력 반도체 소자의 제조 방법 및 그에 따른 전력 반도체 소자
US8999783B2 (en) Method for producing a semiconductor device with a vertical dielectric layer
CN117981089A (zh) 具有凹槽栅极电介质的射频碳化硅金属氧化物半导体场效应晶体管
CN116031298A (zh) 高电子迁移率晶体管元件及其制造方法
CN109494156A (zh) 用于制造金属氧化物半导体场效应晶体管的方法和金属氧化物半导体场效应晶体管

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230713

R150 Certificate of patent or registration of utility model

Ref document number: 7315311

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150