JP2019022119A - トランジスタ駆動回路 - Google Patents
トランジスタ駆動回路 Download PDFInfo
- Publication number
- JP2019022119A JP2019022119A JP2017140057A JP2017140057A JP2019022119A JP 2019022119 A JP2019022119 A JP 2019022119A JP 2017140057 A JP2017140057 A JP 2017140057A JP 2017140057 A JP2017140057 A JP 2017140057A JP 2019022119 A JP2019022119 A JP 2019022119A
- Authority
- JP
- Japan
- Prior art keywords
- turn
- circuit
- delay time
- level
- level voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】バイポーラ型トランジスタとMOSFETとをPWM制御して並列駆動する際に、制御性を向上させることができるトランジスタ駆動回路を提供する。【解決手段】IGBT駆動回路11は、入力されるPWM信号がターンオンレベルになると、時間TSFTの経過後にIGBT1のゲートにターンオンレベル電圧を付与する。PWM信号がターンオフレベルになると、アシスト選択回路8においてDCアシストが選択されている際には時間TSFTの経過後に、DC+Eoffアシストが選択されている際には差分時間TSFT−TDLYが経過するとターンオフレベル電圧を付与する。MOS駆動回路12は、PWM信号がターンオンレベルになると、時間TSFTが経過した後当該時間TSFTよりも短い時間TDLYの経過後にFET2のゲートにターンオンレベル電圧を付与する。【選択図】図1
Description
本発明は、バイポーラ型トランジスタとMOSFETとを並列に接続したものを駆動対象とするトランジスタ駆動回路に関する。
バイポーラ型トランジスタの一種であるRC−IGBT(Reverse Conducting-Insulated Gate Bipolar Transistor)は高耐圧のパワー素子であるが、オン抵抗が高いという問題がある。そこで従来より、例えばSiC等のワイドギャップ半導体を用いた低損失のMOSFETをRC−IGBTに対して並列に接続し、これらを同時にオンすることで損失の低減を図ることが行われている。
上記の構成について一般的に行われているPWM(Pulse Width Modulation)制御では先にMOSFETのターンオフを開始させ、その後にRC−IGBTのターンオフを開始させている。そのため、RC−IGBTを単独で駆動する場合に比較してターンオフが完了するまでの時間が長くなり、制御性が悪化する。
例えば、上記の並列接続素子を直列に接続した上下アームによりブリッジ回路を構成する場合について、RC−IGBT単体で駆動する場合と同じ入力信号で動作させることを想定すると、上下アームが同時にオンして短絡電流が流れるおそれがある。そこで、短絡電流が流れることを防止するため、上下アームを同時にオフさせるデッドタイムをより長く設定すると、損失の増加が懸念される。
本発明は上記事情に鑑みてなされたものであり、その目的は、バイポーラ型トランジスタとMOSFETとをPWM制御して並列駆動する際に、制御性を向上させることができるトランジスタ駆動回路を提供することにある。
請求項1記載のトランジスタ駆動回路によれば、バイポーラ駆動回路は、入力信号がターンオンレベルになると、第1遅延時間の経過後にバイポーラ型トランジスタのゲートにターンオンレベル電圧を付与する。そして、入力信号がターンオフレベルになると、選択回路において第1駆動方式が選択されている際には、第1遅延時間の経過後に前記ゲートにターンオフレベル電圧を付与し、第2駆動方式が選択されている際には、第1遅延時間より、当該第1遅延時間よりも短く設定されている第2遅延時間を減じた差分時間以下の時間が経過すると前記ゲートにターンオフレベル電圧を付与する。
MOS駆動回路は、入力信号がターンオンレベルになると、第1遅延時間が経過した後、第2遅延時間の経過後にMOSFETのゲートにターンオンレベル電圧を付与する。そして、入力信号がターンオフレベルになると、前記第1駆動方式が選択されている際には、前記差分時間以下の時間が経過すると前記ゲートにターンオフレベル電圧を付与し、第2駆動方式が選択されている際には、第1遅延時間の経過後に前記ゲートにターンオフレベル電圧を付与する。
このように構成すれば、第1駆動方式が選択されている際には、バイポーラ型トランジスタのオン期間が、入力信号がオンレベルを示す期間に等しくなる。そして、MOSFETは、バイポーラ型トランジスタのオン期間内において、より短い期間でオンする。これにより、バイポーラ型トランジスタが単独でオンする場合よりもオン抵抗を低くすることができる。
一方、第2駆動方式が選択されている際には、バイポーラ型トランジスタがターンオンしてからMOSFETがターンオフするまでの期間が、入力信号がオンレベルを示す期間以下になる。また、バイポーラ型トランジスタがターンオフした後にMOSFETがターンオフするので、ターンオフ時のスイッチング損失も低減できる。そして、並列接続されているバイポーラ型トランジスタとMOSFETとを一体の素子に見做すと、何れの駆動方式においても当該素子のオン期間が、入力信号がオンレベルを示す期間以下になるので、制御性を低下させることなく維持できる。
請求項2記載のトランジスタ駆動回路によれば、判定回路は、入力信号のパルス幅が所定の閾値未満か否かを判定する。そして、バイポーラ駆動回路及びMOS駆動回路は、選択回路において第2駆動方式に選択されていても、前記パルス幅が閾値未満であれば第1駆動方式を選択する。このように構成すれば、入力信号のパルス幅が短いため第2駆動方式での対応が困難となる際に、代替的に第1駆動方式を適用して制御性を維持できる。
(第1実施形態)
図1に示すように、IGBT1のコレクタ及びエミッタと、SiC−MOSFET2のドレイン及びソースとは、それぞれ共通に接続されている。IGBT1のコレクタ及びFET2のドレインは、例えば同様に並列接続された素子で構成されている図示しない上アーム側の素子に接続されており、同エミッタ及びソースは、例えばグランドに接続されている。
図1に示すように、IGBT1のコレクタ及びエミッタと、SiC−MOSFET2のドレイン及びソースとは、それぞれ共通に接続されている。IGBT1のコレクタ及びFET2のドレインは、例えば同様に並列接続された素子で構成されている図示しない上アーム側の素子に接続されており、同エミッタ及びソースは、例えばグランドに接続されている。
駆動IC3には、図示しない制御回路からIGBT1を駆動制御するPWM信号が入力される。駆動IC3は、第1ターンオン遅延回路4,第2ターンオン遅延回路5,第1ターンオフ遅延回路6,第2ターンオフ遅延回路7,アシスト選択回路8,ドライバ9及10を備えている。前記PWM信号は、第1ターンオン遅延回路4に入力されている。
第1ターンオン遅延回路4の出力端子は、第2ターンオン遅延回路5及び第1ターンオフ遅延回路6の入力端子に接続されている。第2ターンオン遅延回路5の出力端子は、第2ターンオフ遅延回路7の入力端子に接続されている。第1ターンオフ遅延回路6,第2ターンオフ遅延回路7の出力端子は、それぞれドライバ9,ドライバ10の入力端子に接続されている。ドライバ9,ドライバ10の出力端子は、それぞれIGBT1,FET2のゲートに接続されている。
アシスト選択回路8は、外部よりハイ,ローの二値レベルが書き込み設定される1ビットレジスタである。アシスト選択回路8の出力端子は、第1ターンオフ遅延回路6,第2ターンオフ遅延回路7の制御入力端子にそれぞれ接続されている。
ターンオン遅延回路4,5は、入力される信号の立上りエッジのみに作用して遅延時間を付与する。遅延回路4,5により付与される遅延時間はそれぞれTSFT,TDLY(<TSFT)である。したがって、IGBT1をターンオンさせる際に付与される遅延時間はTSFTとなり、FET2をターンオンさせる際に付与される遅延時間は(TSFT+TDLY)となる。TSFT,TDLYは、それぞれ第1,第2遅延時間に相当する。
ターンオフ遅延回路6,7は、入力される信号の立下りエッジのみに作用して遅延時間を付与する。その遅延時間は、アシスト選択回路8に対する設定に応じて変化する。遅延回路6は、前記設定がハイレベルであれば遅延時間をTSFTに設定し、ローレベルであれば遅延時間を(TSFT−TDLY)に設定する。遅延時間(TSFT−TDLY)は、差分時間に相当する。
逆に、遅延回路7は、前記設定がハイレベルであれば遅延時間を(TSFT−TDLY)に設定し、ローレベルであれば遅延時間をTSFTに設定する。尚、以降では、アシスト選択回路8に対する設定がハイレベルの場合の駆動形態を「DCアシスト」と称し、前記設定がローレベルの場合の駆動形態を「DC+Eoffアシスト」と称する。「DCアシスト」は第1駆動方式に相当し、「DC+Eoffアシスト」は第2駆動方式に相当する。
また、以上において、遅延回路4,6及びドライバ9はIGBT駆動回路11を構成し、遅延回路4,5,7及びドライバ10はMOS駆動回路12を構成している。そして、IGBT駆動回路11は、バイポーラ駆動回路に相当する。
また、以上において、遅延回路4,6及びドライバ9はIGBT駆動回路11を構成し、遅延回路4,5,7及びドライバ10はMOS駆動回路12を構成している。そして、IGBT駆動回路11は、バイポーラ駆動回路に相当する。
次に、本実施形態の作用について説明する。図2に示す「DCアシスト」の場合、入力信号INの立上りエッジタイミングより、IGBT1がターンオンを開始するまでの遅延時間はTSFTであり、FET2がターンオンを開始するまでの遅延時間は(TSFT+TDLY)である。そして、入力信号INの立下がりエッジタイミングより、FET2がターンオフを開始するまでの遅延時間は(TSFT−TDLY)であり、IGBT1がターンオフを開始するまでの遅延時間はTSFTである。
つまり、IGBT1は、入力信号INの立上りエッジタイミングより時間TSFTの経過後にターンオンし、入力信号INの立下がりエッジタイミングより時間TSFTの経過後にターンオフする。そして、FET2は、IGBT1がオンしている期間内でターンオン,ターンオフする。したがって、IGBT1がオンする期間は入力信号INのハイレベルパルス幅と同じになる。この場合の入力信号INのパルス幅と、IGBT1がオンする期間に相当する出力パルス幅との関係は、図4に示すようになる。
一方、図3に示す「DC+Eoffアシスト」の場合、IGBT1及びFET2がそれぞれターンオンを開始するまでの遅延時間は「DCアシスト」の場合と同じになる。一方、入力信号INの立下がりエッジタイミングより、IGBT1及びFET2がそれぞれターンオフを開始するまでの遅延時間は「DCアシスト」の場合と逆になる。つまり、IGBT1が先にターンオフし、その後にFET2がターンオフする。この場合でも、IGBT1がターンオンしてからFET2がターンオフするまでの時間は、入力信号INのハイレベルパルス幅と同じになる。この場合の入力信号INのパルス幅と、IGBT1がターンオン〜FET2がターンオフまでの期間に相当する出力パルス幅との関係は、図5に示すようになる。
以上のように本実施形態によれば、IGBT駆動回路11は、入力されるPWM信号がターンオンレベルになると、時間TSFTの経過後にIGBT1のゲートにターンオンレベル電圧を付与する。そして、前記PWM信号がターンオフレベルになると、アシスト選択回路8において「DCアシスト」が選択されている際には、時間TSFTの経過後に前記ゲートにターンオフレベル電圧を付与し、「DC+Eoffアシスト」が選択されている際には、差分時間(TSFT−TDLY)が経過すると前記ゲートにターンオフレベル電圧を付与する。
MOS駆動回路12は、前記PWM信号がターンオンレベルになると、時間TSFTが経過した後、当該時間TSFTよりも短く設定されている時間TDLYの経過後にFET2のゲートにターンオンレベル電圧を付与する。そして、前記PWM信号がターンオフレベルになると、「DCアシスト」が選択されている際には、差分時間(TSFT−TDLY)が経過すると前記ゲートにターンオフレベル電圧を付与し、「DC+Eoffアシスト」が選択されている際には、時間TSFTの経過後に前記ゲートにターンオフレベル電圧を付与する。
これにより、「DCアシスト」が選択されている際には、IGBT1のオン期間が、PWM信号がオンレベルを示す期間に等しくなる。そして、FET2は、IGBT1のオン期間内において、より短い期間でオンする。これにより、IGBT1が単独でオンする場合よりもオン抵抗を低くすることができる。
一方、「DC+Eoffアシスト」が選択されている際には、IGBT1がターンオンしてからFET2がターンオフするまでの期間が、入力信号がオンレベルを示す期間に等しくなる。また、IGBT1がターンオフした後にFET2がターンオフするので、ターンオフ時のスイッチング損失も低減できる。そして、並列接続されているIGBT1とFET2とを一体の素子に見做すと、何れの駆動方式においても、当該素子のオン期間が、入力されるPWM信号がオンレベルを示す期間に等しくなるので、制御性を低下させることなく維持できる。
(第2実施形態)
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図6に示す第2実施形態の駆動IC21は、駆動IC3にパルス幅判定回路22を加えた構成である。また、ターンオフ遅延回路6,7は、それぞれターンオフ遅延回路23,24に置き換わっている。パルス幅判定回路22の入力端子にはPWM信号が入力される。パルス幅判定回路22の出力端子は、ターンオフ遅延回路23,24の入力端子に接続されている。そして、IGBT駆動回路11,MOS駆動回路12に替えて、IGBT駆動回路25,MOS駆動回路26が構成されている。
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図6に示す第2実施形態の駆動IC21は、駆動IC3にパルス幅判定回路22を加えた構成である。また、ターンオフ遅延回路6,7は、それぞれターンオフ遅延回路23,24に置き換わっている。パルス幅判定回路22の入力端子にはPWM信号が入力される。パルス幅判定回路22の出力端子は、ターンオフ遅延回路23,24の入力端子に接続されている。そして、IGBT駆動回路11,MOS駆動回路12に替えて、IGBT駆動回路25,MOS駆動回路26が構成されている。
パルス幅判定回路22は、図示しないカウンタを備えており、そのカウンタにより入力されるPWM信号のハイレベルパルス幅TPWを計測する。そして、計測したパルス幅TPWを閾値(TSFT+TDLY)と比較し、両者の大小関係により以下のように二値信号H,Lを出力する。
TPW<TSFT+TDLY → H …(1)
TPW≧TSFT+TDLY → L …(2)
TPW<TSFT+TDLY → H …(1)
TPW≧TSFT+TDLY → L …(2)
ターンオフ遅延回路23,24は、アシスト選択回路8において「DC+Eoffアシスト」が選択されている場合でも、パルス幅判定回路22より入力される信号のレベルがHであれば、ターンオフ時に設定する遅延時間を「DCアシスト」に対応する遅延時間に設定する。
これは、図7に示すように、「TPW>TSFT+TDLY」のケースは、「DCアシスト」,「DC+Eoffアシスト」の何れにおいても、トータルでのオン期間がパルス幅TPWを等しくなるようにIGBT1及びFET2を駆動できる。これに対し、条件(1)では、「DC+Eoffアシスト」を実行するとトータルでのオン期間がパルス幅TPWを維持できなくなる。しかし、「DCアシスト」ではFET2がオンできなくなるものの、IGBT1単独のオン期間はパルス幅TPWに等しくなる。
以上のように第2実施形態によれば、パルス幅判定回路22は、PWM信号のパルス幅TPWが所定の閾値(TSFT+TDLY)未満か否かを判定する。そして、IGBT駆動回路25及びMOS駆動回路26は、アシスト選択回路8において「DC+Eoffアシスト」が選択されていても、パルス幅TPWが前記閾値未満であれば「DCアシスト」を選択する。
これにより、パルス幅TPWが短いため「DC+Eoffアシスト」での駆動が困難となる際に、代替的に「DCアシスト」を適用してIGBT1単独のオン期間をパルス幅TPWに等しくすることで制御性を維持できる。そして、閾値を(TSFT+TDLY)に設定することで、ターンオン時,ターンオフ時に付与する各遅延時間に応じて閾値を設定できる。
(第3実施形態)
図8に示す第3実施形態の駆動IC31は、第1実施形態の駆動IC3におけるアシスト選択回路8をアシスト選択回路32に置き換えたものである。アシスト選択回路32は、外部より入力される選択信号に応じて、H:「DCアシスト」,L:「DC+Eoffアシスト」の設定をダイナミックに切換えることができる。アシスト選択回路32は、例えばシステムクロックのエッジで入力端子Dに入力される選択信号をラッチするDフリップフロップ等で構成される。
図8に示す第3実施形態の駆動IC31は、第1実施形態の駆動IC3におけるアシスト選択回路8をアシスト選択回路32に置き換えたものである。アシスト選択回路32は、外部より入力される選択信号に応じて、H:「DCアシスト」,L:「DC+Eoffアシスト」の設定をダイナミックに切換えることができる。アシスト選択回路32は、例えばシステムクロックのエッジで入力端子Dに入力される選択信号をラッチするDフリップフロップ等で構成される。
(第4実施形態)
図9に示す第4実施形態の駆動IC41は、第3実施形態と同様にアシスト選択回路32を用いている。IGBT1のエミッタ及びFET2のソース側には、電流検出抵抗42が挿入されている。そして、前記エミッタ及びソースは、駆動IC41内のコンパレータ43の非反転入力端子に接続されている。コンパレータ43の反転入力端子には、閾値電圧44が付与されている。コンパレータ43の出力端子は、第3実施形態の選択信号に替えて、アシスト選択回路32の入力端子に接続されている。
図9に示す第4実施形態の駆動IC41は、第3実施形態と同様にアシスト選択回路32を用いている。IGBT1のエミッタ及びFET2のソース側には、電流検出抵抗42が挿入されている。そして、前記エミッタ及びソースは、駆動IC41内のコンパレータ43の非反転入力端子に接続されている。コンパレータ43の反転入力端子には、閾値電圧44が付与されている。コンパレータ43の出力端子は、第3実施形態の選択信号に替えて、アシスト選択回路32の入力端子に接続されている。
次に、第4実施形態の作用について説明する。IGBT1のエミッタに流れる電流が少なく、コンパレータ43の非反転入力端子の電位が閾値電圧44を下回っていれば、コンパレータ43の出力レベルはローになっている。これにより、アシスト選択回路32ではL:「DC+Eoffアシスト」が選択される。一方、IGBT1のエミッタに流れる電流が多くなり、前記非反転入力端子の電位が閾値電圧44を超えると、コンパレータ43の出力レベルはハイに変化する。これにより、アシスト選択回路32ではH:「DCアシスト」が選択される。
すなわち、負荷電流が少なければ「DC+Eoffアシスト」を実行し、IGBT1がターンオフする際のスイッチング損失を低減する。負荷電流が多くなると「DCアシスト」を実行し、IGBT1のオン期間内で負荷電流をカバーさせる。したがって、第4実施形態によれば、負荷電流の大小に応じて適切な駆動方式を選択できる。
(その他の実施形態)
差分時間(TSFT−TDLY)に替えて、より短い時間を用いて制御しても良い。
パルス幅判定回路22の閾値を、(TSFT+TDLY)よりも長い時間に設定しても良い。
第1実施形態の構成に、第3,第4実施形態を適用しても良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
差分時間(TSFT−TDLY)に替えて、より短い時間を用いて制御しても良い。
パルス幅判定回路22の閾値を、(TSFT+TDLY)よりも長い時間に設定しても良い。
第1実施形態の構成に、第3,第4実施形態を適用しても良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
図面中、1はIGBT、2はSiC−MOSFET、3は駆動IC、4は第1ターンオン遅延回路、5は第2ターンオン遅延回路、6は第1ターンオフ遅延回路、7は第2ターンオフ遅延回路、8はアシスト選択回路、9及10はドライバ、11はIGBT駆動回路、12はMOS駆動回路を示す。
Claims (5)
- バイポーラ型トランジスタ(1)とMOSFET(2)とを並列に接続したものを駆動対象とし、
入力信号のレベル変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するバイポーラ駆動回路(11)と、
前記入力信号のレベル変化に応じて、前記MOSFETのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するMOS駆動回路(12)と、
第1駆動方式と第2駆動方式とを選択設定する選択回路(8,32)とを備え、
前記バイポーラ駆動回路は、前記入力信号がターンオンレベルになると、第1遅延時間の経過後に前記バイポーラ型トランジスタのゲートにターンオンレベル電圧を付与し、
前記入力信号がターンオフレベルになると、前記第1駆動方式が選択されている際には、前記第1遅延時間の経過後に前記ゲートにターンオフレベル電圧を付与し、前記第2駆動方式が選択されている際には、前記第1遅延時間より、当該第1遅延時間よりも短く設定されている第2遅延時間を減じた差分時間以下の時間が経過すると前記ゲートにターンオフレベル電圧を付与し、
前記MOS駆動回路は、前記入力信号がターンオンレベルになると、前記第1遅延時間が経過した後、前記第2遅延時間の経過後に前記MOSFETのゲートにターンオンレベル電圧を付与し、
前記入力信号がターンオフレベルになると、前記第1駆動方式が選択されている際には、前記差分時間以下の時間が経過すると前記ゲートにターンオフレベル電圧を付与し、前記第2駆動方式が選択されている際には、前記第1遅延時間の経過後に前記ゲートにターンオフレベル電圧を付与するトランジスタ駆動回路。 - 前記入力信号のパルス幅が所定の閾値未満か否かを判定する判定回路(22)を備え、
前記バイポーラ駆動回路及び前記MOS駆動回路は、前記選択回路において前記第2駆動方式が選択されていても、前記パルス幅が前記閾値未満であれば前記第1駆動方式を選択する請求項1記載のトランジスタ駆動回路。 - 前記閾値が、前記第1遅延時間と前記第2遅延時間との和に設定されている請求項2記載のトランジスタ駆動回路。
- 前記選択回路(32)は、外部より入力される選択信号に応じて、前記第1駆動方式,前記第2駆動方式を選択する請求項1記載のトランジスタ駆動回路。
- 前記バイポーラ型トランジスタと前記MOSFETとの並列回路に流れる電流を検出する電流検出部(43)を備え、
前記選択回路(32)は、前記電流検出部により検出される電流が所定の閾値よりも大きい場合は前記第1駆動方式を選択し、前記電流が前記閾値以下であれば前記第2駆動方式を選択する請求項1記載のトランジスタ駆動回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017140057A JP2019022119A (ja) | 2017-07-19 | 2017-07-19 | トランジスタ駆動回路 |
DE112017004119.8T DE112017004119T5 (de) | 2016-08-17 | 2017-07-31 | Transistoransteuerungsschaltung und Motoransteuerungssteuerungsvorrichtung |
CN201780050288.5A CN109804539B (zh) | 2016-08-17 | 2017-07-31 | 晶体管驱动电路和电动机驱动控制装置 |
US16/326,638 US10644689B2 (en) | 2016-08-17 | 2017-07-31 | Transistor drive circuit and motor drive control apparatus |
PCT/JP2017/027691 WO2018034137A1 (ja) | 2016-08-17 | 2017-07-31 | トランジスタ駆動回路及びモータ駆動制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017140057A JP2019022119A (ja) | 2017-07-19 | 2017-07-19 | トランジスタ駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019022119A true JP2019022119A (ja) | 2019-02-07 |
Family
ID=65353118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017140057A Pending JP2019022119A (ja) | 2016-08-17 | 2017-07-19 | トランジスタ駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019022119A (ja) |
-
2017
- 2017-07-19 JP JP2017140057A patent/JP2019022119A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109804539B (zh) | 晶体管驱动电路和电动机驱动控制装置 | |
JP5786890B2 (ja) | 駆動装置及びスイッチング回路の制御方法 | |
US9590616B2 (en) | Drive control device | |
US9673812B2 (en) | Gate driver and power module equipped with same | |
JP5537270B2 (ja) | 出力回路 | |
JP6086101B2 (ja) | 半導体装置 | |
JP6498473B2 (ja) | スイッチ駆動回路 | |
JP5831528B2 (ja) | 半導体装置 | |
JP2017524300A (ja) | ハイサイドスイッチング素子のスルーレートを制御するための回路 | |
JP7210928B2 (ja) | 高耐圧集積回路 | |
JP6544316B2 (ja) | トランジスタ駆動回路及びモータ駆動制御装置 | |
JP6512193B2 (ja) | トランジスタ駆動回路 | |
JP6424712B2 (ja) | 誘導性負荷駆動装置 | |
JP5611118B2 (ja) | 半導体集積回路 | |
JP2013195291A (ja) | 電圧変化検出回路および電圧変化検出方法 | |
JP2018074676A (ja) | ゲート駆動回路 | |
CN116707499A (zh) | 驱动器系统以及驱动功率晶体管以驱动负载的方法 | |
JP2013225820A (ja) | 駆動装置 | |
JP2019022119A (ja) | トランジスタ駆動回路 | |
JP6544317B2 (ja) | トランジスタ駆動回路 | |
JP3863474B2 (ja) | 駆動回路及び半導体装置 | |
US10826374B2 (en) | Control of pulse generator in driving control device | |
JP5915232B2 (ja) | スイッチング素子の制御回路及びスイッチング素子の制御方法 | |
JP6551337B2 (ja) | トランジスタ駆動回路 | |
JP6314823B2 (ja) | 開閉用スイッチング素子の駆動回路及び開閉用スイッチング素子の駆動装置 |