JP2018530077A5 - - Google Patents

Claims (26)

1. プロセスプラントのプロセス制御システムの構成を決定するコンピュータ実装の方法であって、前記プロセス制御システムが、一組の機能ブロックとして実装され、前記方法が、
   前記一組の機能ブロックの各々について、（ｉ）前記機能ブロックの一組の出力、（ｉｉ）前記機能ブロックの論理、及び（ｉｉｉ）前記機能ブロックの一組の入力、に基づいて、前記機能ブロック構成を決定することと、
   前記機能ブロック構成に基づいて、一組の試験原因及び一組の試験結果を有する試験原因結果マトリックス（ＣＥＭ）を発生させることであって、前記一組の試験原因及び前記一組の試験結果のうちの少なくともいくつかが、試験原因−結果の対として関連される、発生させることと、
   入力としての一組の原因及び出力としての一組の結果を有する要求定義ＣＥＭにアクセスすることであって、前記一組の原因の各々が、前記プロセスプラント内の条件を表し、前記一組の結果の各々が、前記プロセスプラント内で行われるべき結果を表し、前記一組の原因及び前記一組の結果のうちの少なくともいくつかが、原因−結果の対として関連され、それによって、前記対応する条件の発生に応答して前記対応する結果を起動させる、アクセスすることと、
   前記試験ＣＥＭと前記要求定義ＣＥＭとを比較して、一組の不一致が存在するかどうかを判定することと、を含む、コンピュータ実装の方法。
2. 前記一組の不一致が存在するとき、前記方法が、
   前記一組の不一致をユーザインターフェースに表示することをさらに含む、請求項１に記載のコンピュータ実装の方法。
3. 前記ユーザインターフェースを介して、前記一組の不一致のうちの１つの不一致の選択を受信することと、
   前記不一致に対応する複数の相互に接続された前記機能ブロックのうちの１つの機能ブロックを決定することと、
   決定された前記機能ブロックの指示を前記ユーザインターフェースに表示することと、をさらに含む、請求項２に記載のコンピュータ実装の方法。
4. 前記機能ブロック構成を決定することが、
   前記機能ブロックの前記一組の出力を識別することと、
   前記機能ブロックの前記一組の入力を識別することと、
   前記機能ブロックの、前記機能ブロックの入力を前記機能ブロックの出力に変換する前記論理を決定することと、
   を含む、請求項１から３のいずれか１項に記載のコンピュータ実装の方法。
5. 前記機能ブロック構成に基づいて、前記試験原因結果マトリックス（ＣＥＭ）を発生させることが、
   複数の前記機能ブロックのうち第一のものの一組の入力を識別することと、
   複数の前記機能ブロックのうち第二のものの一組の出力を識別することであって、複数の前記機能ブロックのうち前記第二のものの前記一組の出力の一つは、複数の前記機能ブロックのうち前記第一のものへの入力である、識別することと、
   複数の前記機能ブロックのうち前記第一および前記第二のものの論理を結合して、複数の前記機能ブロックのうち前記第二のものの１または複数の前記入力から、複数の前記機能ブロックのうち前記第一のものの１または複数の前記出力に関する論理式を決定し、結合された論理を生成することと、
   前記結合された論理を使って前記試験ＣＥＭの１または複数の原因と結果の組を決定することと、
   を含む、請求項１から４のいずれか１項に記載のコンピュータ実装の方法。
6. 前記一組の機能ブロックが、一組の監視ブロック及び一組の結果ブロックを含む、請求項１から５のいずれか１項に記載のコンピュータ実装の方法。
7. 前記監視ブロックおよび前記結果ブロックが相互に接続する
   請求項６に記載のコンピュータ実装の方法。
8. 前記機能ブロックの前記構成を決定することが、
   前記機能ブロックの前記入力を前記機能ブロックの前記出力に変換するブーリアン論理を決定することを含む、
   請求項１から７のいずれか１項に記載のコンピュータ実装の方法。
9. 前記試験ＣＥＭを発生させることが、
   前記試験原因−結果の対で前記試験ＣＥＭをポピュレートすることを含む、請求項８に記載のコンピュータ実装の方法。
10. 前記機能ブロックの前記論理は、前記機能ブロックの前記一組の入力の少なくとも１つの前記入力と、前記機能ブロックの前記一組の出力の少なくとも１つの前記出力との間の関係を示す数値表現として実装される、
    請求項１から９のいずれか１項に記載のコンピュータ実装の方法。
11. プロセスプラントのプロセス制御システムの構成を決定するためのシステムであって、前記プロセス制御システムが、複数の相互に接続された機能ブロックとして実装され、該システムが、
    （ｉ）一組のコンピュータ実行可能命令、及び（ｉｉ）一組の入力としての原因及び一組の出力としての結果を有する要求定義ＣＥＭを記憶するように構成されたメモリであって、前記一組の原因の各々が、前記プロセスプラント内の条件を表し、前記一組の結果の各々が、前記プロセスプラント内で行われるべき結果を表し、前記一組の原因及び前記一組の結果のうちの少なくともいくつかが、原因−結果の対として関連され、それによって
    、１または複数の対応する原因の発生に応答して前記対応する結果を起動させる、メモリと、
    前記メモリとインターフェースされたプロセッサであって、前記一組のコンピュータ実行可能命令を実行して、前記プロセッサに、
    相互に接続された複数の前記機能ブロックの各々について、（ｉ）前記機能ブロックの一組の出力、（ｉｉ）前記機能ブロックの論理、及び（ｉｉｉ）前記機能ブロックの一組の入力、に基づいて、前記機能ブロックの構成を決定させ、
    前記機能ブロックの構成に基づいて、一組の入力としての試験原因及び一組の出力としての試験結果を有する、相互に接続された複数の前記機能ブロックの操作を定義する試験原因結果マトリックス（ＣＥＭ）を発生させ、前記一組の試験原因及び前記一組の試験結果のうちの少なくともいくつかが、前記試験ＣＥＭ内の試験原因−結果の対として関連され、
    前記要求定義ＣＥＭにアクセスさせ、
    前記試験ＣＥＭと前記要求定義ＣＥＭとを比較して、一組の不一致が存在するかどうかを判定させ、
    ユーザに前記一組の不一致を通知するように構成される、プロセッサと、を備える、システム。
12. ユーザインターフェースをさらに備え、
    前記一組の不一致が存在するときに、前記プロセッサが、
    前記ユーザインターフェースに、前記一組の不一致を表示させるようにさらに構成される、請求項１１に記載のシステム。
13. 前記プロセッサが、
    前記ユーザインターフェースを介して、前記一組の不一致のうちの１つの不一致の選択を受信し、
    前記不一致に対応する複数の相互に接続された前記機能ブロックのうちの１つの機能ブロックを決定し、そして、
    前記ユーザインターフェースに、決定された前記機能ブロックの指示を表示させるようにさらに構成される、請求項１２に記載のシステム。
14. 前記機能ブロックの構成を決定するために、前記プロセッサが、
    前記機能ブロックの前記一組の出力を識別し、
    前記機能ブロックの前記一組の入力を識別し、
    前記機能ブロックの、前記機能ブロックの入力を前記機能ブロックの出力に変換する前記論理を決定するように構成される、請求項１１から１３のいずれか１項に記載のシステム。
15. 前記一組の機能ブロックが、一組の監視ブロック及び一組の結果ブロックを含む、請求項１１から１４のいずれか１項に記載のシステム。
16. 前記機能ブロックの前記構成を決定するために、前記プロセッサが、
    前記機能ブロックの前記入力を前記機能ブロックの前記出力に変換するブーリアン論理を決定するように構成される、請求項１１から１５のいずれか１項に記載のシステム。
17. 前記試験ＣＥＭを発生させるために、前記プロセッサが、
    前記試験原因−結果の対で前記試験ＣＥＭをポピュレートするように構成される、請求項１６に記載のシステム。
18. 命令を記憶する非一時的コンピュータ可読媒体であって、該命令が、機械の１つ以上の
    プロセッサによって実行されたときに、前記機械に、
    プロセスプラントのプロセス制御システムを実装する複数の相互に接続された機能ブロックの各々について、（ｉ）前記機能ブロックの一組の出力、（ｉｉ）前記機能ブロックの論理、及び（ｉｉｉ）前記機能ブロックの一組の入力、に基づいて、前記機能ブロックの構成を決定させ、
    前記機能ブロックの構成に基づいて、一組の入力としての試験原因及び一組の出力としての試験結果を有する試験原因結果マトリックス（ＣＥＭ）を発生させ、前記一組の試験原因及び前記一組の試験結果のうちの少なくともいくつかが、試験原因−結果の対として関連され、
    一組の原因及び一組の結果を有する要求定義ＣＥＭにアクセスさせ、前記一組の原因の各々が、前記プロセスプラント内の条件を表し、前記一組の結果の各々が、前記プロセスプラント内で行われるべき結果を表し、前記一組の原因及び前記一組の結果のうちの少なくともいくつかが、原因−結果の対として関連され、それによって、１または複数の前記対応する原因の発生に応答して前記対応する結果を起動させ、
    前記試験ＣＥＭと前記要求定義ＣＥＭとを比較して、一組の不一致が存在するかどうかを判定させ、
    ユーザに前記一組の不一致を通知する、
    非一時的コンピュータ可読媒体。
19. プロセス制御システムの安全論理を検証するコンピュータ実装の方法であって、
    前記プロセス制御システムの安全制御論理にアクセスすることであって、前記安全制御論理は一組の原因と一組の結果に基づいて制御を行い、各々の前記一組の原因はプロセスプラント内の状態を表し、各々前記一組の結果は前記プロセスプラント内で実行される結果を表し、前記一組の原因と前記一組の結果の少なくとも一部が原因−結果の組として関連付けられ、それにより、1または複数の対応する前記原因の発生に応じて対応する前記結果が起動され、前記安全制御論理は複数の相互に接続された機能ブロックとして実装され、複数の相互に接続された前記機能ブロックの各々は、一組の入力、一組の出力および、前記一組の入力を前記一組の出力に関連付ける機能ブロック論理を有し、複数の前記機能ブロックのうちの1つの機能ブロックの少なくとも1つの出力は、複数の前記機能ブロックのうちの少なくとも1つの他の機能ブロックへの入力として接続され、前記原因の各々は、複数の相互に接続された前記機能ブロックの少なくとも1つへの入力であり、前記結果の各々は、複数の相互に接続された前記機能ブロックの少なくとも1つの出力である、ことと、
    前記安全制御論理の複数の前記機能ブロックに基づいて、一組の試験原因及び一組の試験結果を有する試験原因結果マトリックス（ＣＥＭ）を生成することであって、前記一組の試験原因および前記一組の試験結果は、試験の原因−結果の組として関連付けられる、ことと、
    前記試験ＣＥＭと要求定義ＣＥＭを比較して、一組の不一致が存在するかどうかを判定することと、
    を含む、コンピュータ実装の方法。
20. １つまたは複数の前記機能ブロックは、１つまたは複数の監視ブロックおよび１つまたは複数の結果ブロックを含み、前記１つまたは複数の監視ブロックの各々は、第１の組の入力、第１の組の出力、および監視ブロック論理を含み、前記１つまたは複数の結果ブロックの各々が、第２の組の入力、第２の組の出力、および結果ブロック論理を含み、前記安全制御論理が少なくとも1つの監視ブロックの監視ブロック論理内と、少なくとも１つの結果ブロックの結果ブロック論理内に分散される、
    請求項１９に記載のコンピュータ実装の方法。
21. １つまたは複数の前記監視ブロックまたは前記結果ブロックは相互に接続されている
    請求項２０に記載のコンピュータ実装の方法。
22. 前記監視ブロックまたは前記結果ブロックのうちの１つまたは複数が、階層化、入れ子、ループ、または連鎖を介して相互に接続される、
    請求項２１に記載のコンピュータ実装の方法。
23. 前記試験ＣＥＭを生成するために、１つまたは複数の相互に接続された監視または結果ブロックを通過させること、をさらに含む
    請求項２２に記載のコンピュータ実装の方法。
24. 前記試験ＣＥＭを生成するために１つまたは複数の相互に接続された監視または結果ブロックを通過させることは、
    第１の監視ブロックへの第１の入力を識別することと、
    前記第１の監視ブロックの前記第１の入力に論理的に結合された前記第１の監視ブロックの第１の出力を識別することと、
    第１の結果ブロックへの第２の入力を識別することであって、前記第１の結果ブロックへの前記第２の入力は、前記第１の監視ブロックの第１の出力に論理的に結合されることと、
    前記第１の結果ブロックの前記第２の入力に論理的に結合された前記第１の結果ブロックの第２の出力を識別することと、
    前記第1の監視ブロックの前記第1の入力を前記第1の結果ブロックの前記第2の出力に関連付ける論理式を決定して、結合された論理を生成することと、
    前記結合された論理を使用して、前記試験ＣＥＭの1つまたは複数の原因と結果の組を決定することと、を含む、
    請求項２３に記載のコンピュータ実装の方法。
25. 前記要求定義ＣＥＭは、プロセスプラントが必要とする安全論理の正確な表現を定義するマトリックスである、
    請求項１９から２４のいずれか１項に記載のコンピュータ実装の方法。
26. 前記一組の不一致の各々の不一致について、
    前記要求定義ＣＥＭに対応する原因−効果の組とは異なる前記試験ＣＥＭの原因−効果の組に対応する、複数の前記機能ブロックのうちの１つまたは複数の機能ブロックを識別することと、
    識別された前記1つまたは複数の機能ブロックを表示することと、を含む
    請求項１９から２５のいずれか１項に記載のコンピュータ実装の方法。