JP2018521499A - オプトエレクトロニクス半導体コンポーネントを生産するための方法およびオプトエレクトロニクス半導体コンポーネント - Google Patents
オプトエレクトロニクス半導体コンポーネントを生産するための方法およびオプトエレクトロニクス半導体コンポーネント Download PDFInfo
- Publication number
- JP2018521499A JP2018521499A JP2017558021A JP2017558021A JP2018521499A JP 2018521499 A JP2018521499 A JP 2018521499A JP 2017558021 A JP2017558021 A JP 2017558021A JP 2017558021 A JP2017558021 A JP 2017558021A JP 2018521499 A JP2018521499 A JP 2018521499A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- layer
- hole
- semiconductor chip
- core material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 150
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 claims abstract description 71
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 64
- 239000011162 core material Substances 0.000 claims abstract description 44
- 239000000919 ceramic Substances 0.000 claims abstract description 42
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 158
- 230000005855 radiation Effects 0.000 claims description 20
- 239000000853 adhesive Substances 0.000 claims description 14
- 230000001070 adhesive effect Effects 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 239000000969 carrier Substances 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 229910010413 TiO 2 Inorganic materials 0.000 claims 1
- 238000009434 installation Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000002310 reflectometry Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000012876 carrier material Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004408 titanium dioxide Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910010165 TiCu Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- -1 nitride compound Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
少なくとも１つの実施形態では、方法は、オプトエレクトロニクス半導体コンポーネント１を生産するために設けられ、Ａ）キャリア２が金属コア材料２４を有し、金属層２５と続いて誘電体ミラー２６とが少なくともキャリア上部２２上のコア材料２４上に堆積される、キャリア２を準備するステップと、Ｂ）キャリア２を貫通する少なくとも２つの穴３を形成するステップと、Ｃ）セラミック層４がコア材料２４をコンポーネントとして含み、厚さが１００μｍ以下のセラミック層４を少なくともキャリア下側２１と穴３の中とに作製するステップと、Ｄ）その結果としてキャリア上部２２が穴３を介してキャリア下側２１と電気的に接続される、金属コンタクト層９１、９２をキャリア下側２１のセラミック層４の少なくとも部分領域と穴３の中とに堆積するステップと、Ｅ）少なくとも１つの放射放出半導体チップ５をキャリア上部２２上に設け、半導体チップ５をコンタクト層９１、９２に電気的に接続するステップと、を含む。
Description
本開示は、オプトエレクトロニクス半導体コンポーネントを生産するための方法およびオプトエレクトロニクス半導体コンポーネントに関する。
方法は、オプトエレクトロニクス半導体コンポーネントを生産するために特定される。さらに、それに応じて生産されるオプトエレクトロニクス半導体コンポーネントが特定される。
達成すべき目的は、方法を特定することにあり、その方法を用いて、半導体チップ用のキャリアを効率的に生産することができ、キャリアは、動作中に生じる放射に対する高い反射率を有する。
この目的は、とりわけ請求項１の特徴を有する方法によって達成される。好ましい展開は、従属請求項の目的を形成する。
少なくとも１つの実施形態によれば、方法は、オプトエレクトロニクス半導体コンポーネントを生産するために設けられる。半導体コンポーネントは、発光ダイオードであることが好ましい。特に、半導体コンポーネントは、動作中に可視光を放出するように設けられる。
方法の少なくとも１つの実施形態によれば、キャリアが提供される。キャリアは、キャリア下側と、それと反対側にあるキャリア上部と、を有する。キャリア下側とキャリア上部の双方は、キャリアの主要な側である。キャリア下側およびキャリア上部は、少なくとも所々が水平で平坦に形成されることが好ましい。
少なくとも１つの実施形態によれば、キャリアは、金属コア材料を有する。コア材料は、こうして金属または金属合金である。キャリアの機械的安定性は、コア材料によって主としてまたは単独で達成されることが好ましい。コア材料の厚さは、例えば、少なくとも５０μｍまたは１００μｍおよび／または１ｍｍまたは０．５ｍｍもしくは０．３ｍｍ以下である。厚さは、おおよそ０．２ｍｍであることが好ましい。
少なくとも１つの実施形態によれば、金属層は、少なくともキャリア上部上またはもっぱらキャリア上部上でコア材料に直接堆積される。金属層は、オプトエレクトロニクス半導体コンポーネントの動作中に生じる放射を反射するように設けられる。金属層は、銀の、特に、高純度の銀の層であることが好ましい。
少なくとも１つの実施形態によれば、誘電体ミラーは、コア材料から離れた側の銀層に堆積される。特に、誘電体ミラーは、金属層上に直接位置する。誘電体ミラーは、少なくとも２つ、少なくとも４つまたは少なくとも６つ、ならびに／あるいは、２０または１４の、異なる屈折率を有する交互に並んでいる層を有する。換言すると、誘電体ミラーは、いわゆるブラッグミラーにすることができる。誘電体ミラーは、半導体コンポーネントの動作中に生じる放射を反射するようにも設けられる。
少なくとも１つの実施形態によれば、方法は、キャリアを貫通する少なくとも２つの穴を形成するステップを含む。穴は、キャリア上部からキャリア下側に延びる。穴によって意味されることは、キャリア上部の平面視で、例えば、穴が、全周をキャリアの材料、特に、コア材料によって囲まれる、ということである。換言すると、平面視で、穴は、キャリア上部の内側にあり、その縁上に直接ではない。
少なくとも１つの実施形態によれば、方法は、セラミック層を少なくともキャリア下側に作製するステップを有する。セラミック層は、穴の中に形成されることも好ましい。セラミック層の厚さは、この場合、例えば、１５０μｍまたは７５μｍ、５０μｍもしくは３０μｍ以下、ならびに／あるいは、少なくとも１μｍまたは５μｍである。セラミック層は、連続した途切れのない層であることが好ましい。具体的には、電気絶縁は、他のコンポーネントがセラミック層に堆積される場合は、セラミック材料によって、コア材料に対して提供される。
少なくとも１つの実施形態によれば、セラミック層は、コア材料をコンポーネントとして含む。換言すると、セラミックはそれ故に、例えば、コア材料を構成する金属の酸化物または窒化物である。
少なくとも１つの実施形態によれば、金属コンタクト層は、セラミック層の少なくとも部分領域に堆積される。金属コンタクト層は、特にキャリア下側および穴の中に作製される。金属コンタクト層を介して、電気的な接続は、キャリア上部とキャリア下側の間で穴を介して作り出される。
少なくとも１つの実施形態によれば、キャリア下側の金属コンタクト層は、オプトエレクトロニクス半導体コンポーネントの外部に対する電気的な接触のために設けられる。換言すると、半導体コンポーネントはそれ故に、電気コンタクト層を介してキャリア下側に例えば、はんだ付けによって、または、導電性接着によって機械式および電気的に接触することができる。それが意味することは、完成したオプトエレクトロニクス半導体コンポーネントが表面実装型のコンポーネントであり、ＳＭＤコンポーネントとしても説明されるということである。
少なくとも１つの実施形態によれば、少なくとも１つの放射放出半導体チップは、キャリア上部に設けられる。１つまたは複数の半導体チップは、コンタクト層に電気的に接続される。
少なくとも１つの実施形態では、方法は、少なくとも次のステップを、好ましくは、示した順序で含む。
Ａ）キャリア下側とキャリア上部とを備えるキャリアを準備するステップであって、キャリアが金属コア材料を有し、金属層とそれに続く誘電体ミラーとが少なくともキャリア上部上のコンタクト材料上に堆積される、キャリアを準備するステップ
Ｂ）キャリアを貫通する少なくとも２つの穴を形成するステップ
Ｃ）厚さが１００μｍ以下のセラミック層を、少なくともキャリア下側と、穴の中と、に作製するステップであって、セラミック層がコア材料をコンポーネントとして含む、セラミック層を作製するステップ
Ｄ）キャリア上部が穴を介してキャリア下側と電気的に接続されるように、金属コンタクト層を、キャリア下側のセラミック層の少なくとも部分領域と、穴の中と、に堆積するステップ
Ｅ）少なくとも１つの放射放出半導体チップをキャリア上部上に設け、コンタクト層に対する半導体チップの電気的な接続を適用するステップ
Ａ）キャリア下側とキャリア上部とを備えるキャリアを準備するステップであって、キャリアが金属コア材料を有し、金属層とそれに続く誘電体ミラーとが少なくともキャリア上部上のコンタクト材料上に堆積される、キャリアを準備するステップ
Ｂ）キャリアを貫通する少なくとも２つの穴を形成するステップ
Ｃ）厚さが１００μｍ以下のセラミック層を、少なくともキャリア下側と、穴の中と、に作製するステップであって、セラミック層がコア材料をコンポーネントとして含む、セラミック層を作製するステップ
Ｄ）キャリア上部が穴を介してキャリア下側と電気的に接続されるように、金属コンタクト層を、キャリア下側のセラミック層の少なくとも部分領域と、穴の中と、に堆積するステップ
Ｅ）少なくとも１つの放射放出半導体チップをキャリア上部上に設け、コンタクト層に対する半導体チップの電気的な接続を適用するステップ
高い効率を達成するために、放射源としてボリュームエミッタを有するコンポーネント形式は、生じている放射に対して高い反射率を有するリフレクタ上に実装されている半導体チップに左右される。リフレクタの反射率が高くなればなるほど、コンポーネントの効率も高くなる。ＳＭＤの設計は、対応する設計が取り扱い容易で融通が利くので、ここでも好ましい。
本明細書で説明する方法のおかげで、キャリアは、金属層および誘電体ミラーのために高い反射率を有して使用することができる。セラミック層を直接キャリアのコア材料の上におよびそこから作製することによって、金属コンタクト層は、有効な電気的な接触のために、キャリアに堆積することができる。高い反射率と、半導体チップから離れる方向の高い熱伝導率と、を有してコンポーネント寸法の小さいＳＭＤコンポーネントは、それによっても達成できる。コンポーネント寸法が小さいおかげで、キャリア材料に関する省コストをも実現することができ、したがって、全体にわたってより少ないキャリア材料が、例えば、リードフレームに基づいているコンポーネントよりも使用されることになる。
少なくとも１つの実施形態によれば、コア材料は、アルミニウムまたはアルミニウム合金である。セラミック層はそれ故に、窒化アルミニウムまたは好ましくは酸化アルミニウムで形成される。セラミック層の厚さは、特に、３０μｍ以下である。
少なくとも１つの実施形態によれば、誘電体ミラーは、二酸化珪素と二酸化チタンの交互に設けられた層を有する。誘電体ミラー上への放射の入射角が異なる場合でも高い反射率を達成するために、また、単一波長においてだけでなく高い反射率を保証するために、異なる厚さの層の対は、誘電体ミラーの内部に位置することが可能である。そういった誘電体ミラーは、チャープミラーとしても説明されている。
少なくとも１つの実施形態によれば、キャリアは、キャリア上部の平面視で半導体チップの全周を取り囲むと共に閉じた経路を半導体チップの周りに形成する周囲の縁領域を有する。縁領域の平均幅は、平面視で、例えば、半導体チップの平均縁長さの少なくとも５％または１０％、ならびに／あるいは、６０％または４５％、３０％もしくは２０％以下である。換言すると、キャリアはそれ故に、平面視で、半導体チップ自体と同様の寸法を有する。
少なくとも１つの実施形態によれば、穴は、平面視で、縁領域に位置する。この場合の穴の直径は、縁領域の平均幅の４０％または５５％であることが好ましい。
少なくとも１つの実施形態によれば、ステップＢ）の前にトレンチが、キャリア下側に形成される。平面視で、トレンチは、キャリア下側の全周に延びることが好ましい。トレンチは、キャリアの縁上の全周に位置する。換言すると、縁でのキャリアの厚さは、トレンチによって減る。例えば、取り囲む縁でのキャリアの厚さは、キャリアの元の厚さの、少なくとも１５％または２５％まで、および／または、７０％または５０％もしくは４０％以下まで、トレンチによって減る。
少なくとも１つの実施形態によれば、穴は、トレンチの区域にある。換言すると、穴は、トレンチによって既に薄くされている区域のキャリアを貫く。ここでトレンチは、穴より大きい幅を有する。例えば、トレンチの幅は、少なくとも１．５倍または２倍、穴の直径を超える。特に、穴は、平面視で、半導体チップの２つの対向する側に位置する。
少なくとも１つの実施形態によれば、トレンチは、穴の区域に残りの領域よりも大きな幅を有する。それによって達成できることは、穴が、平面視で、トレンチの内側に完全に位置する、ということである。
少なくとも１つの実施形態によれば、穴は、ステップＥ）の後で、キャリア上部の平面視で、半導体チップの下でキャリアに位置する。穴はそれ故に、トレンチが存在する場合にトレンチの外側にも位置することが好ましい。この場合、取り囲んでいるトレンチは、均一で一定の幅を有することが好ましい。
少なくとも１つの実施形態によれば、コンタクト層は、ステップＤ）で穴に同様に、また、キャリア上部上の穴の近くに形成される。コンタクト層はそれ故に、キャリア上部上に位置し、穴の内側だけでキャリア上部の残りの領域と面一に終わることが好ましい。コンタクト層によって穴を閉じることによって、ターミナル区域は、特に、ステップＥ）でボンディングワイヤのためにそれぞれ形成することが可能である。この場合、半導体チップはそれ故に、ボンディングワイヤを介して、コンタクト層によって形成した穴の閉じたものに電気的に接続される。
少なくとも１つの実施形態によれば、特に、ボンディングワイヤをキャリア上部に取り付けるための、電気コンタクト領域は、平面視で、半導体チップの隣りで穴の隣りに位置する。電気コンタクト領域には、電気コンタクト層が形成され、例えば、ボンドパッドとして設計される電気コンタクト領域まで延びることが好ましい。平面視で、キャリア上部上の電気コンタクト領域および電気コンタクト層の表面の割合は、キャリア上部の総表面の１０％または２％もしくは０．３％以下であることが好ましい。
少なくとも１つの実施形態によれば、半導体チップは、透明および／または電気的に絶縁されている接着剤によって、キャリア上部に取り付けられる。このように、接着剤は、半導体チップと金属層および誘電体ミラーの間の光学上の障壁をなんら形成しない。接着剤は、半導体チップとキャリアの間の全体にわたって延びることが好ましい。代替的に、接着剤は、ポイントだけに、例えば、半導体チップのコーナ領域に、堆積することが可能である。
少なくとも１つの実施形態によれば、半導体チップは、放出される放射に透過性のある基板を有する。特に、基板は、サファイヤ基板である。
少なくとも１つの実施形態によれば、半導体チップは、放出される放射に透過性のある基板を有する。特に、基板は、サファイヤ基板である。
少なくとも１つの実施形態によれば、半導体チップは、半導体積層体を有し、動作中に放射を生じるように設けられる。半導体積層体は、基板上でエピタキシャルに成長することが可能である。
半導体積層体は、ＩＩＩ−Ｖ族化合物半導体材料に基づくことが好ましい。半導体材料は、例えば、ＡｌｎＩｎ１−ｎ−ｍＧａｍＮなどの窒化物化合物半導体材料、または、ＡｌｎＩｎ１−ｎ−ｍＧａｍＰなどのリン化物化合物半導体材料、あるいは、ＡｌｎＩｎ１−ｎ−ｍＧａｍＡｓなどのヒ化物化合物半導体材料であり、ここで、それぞれ０≦ｎ≦１、０≦ｍ≦１、および、ｎ＋ｍ≦１である。半導体積層体は、ドーパントと、このケースでは追加の成分を有する場合がある。しかしながら、簡単にするために、半導体積層体の結晶格子の実質上成分だけ、したがって、Ａｌ、Ａｓ、Ｇａ、Ｉｎ、ＮまたはＰは、たとえそれらが少量の他の物質によって部分的に置換および／または補充することができても、特定される。
少なくとも１つの実施形態によれば、接着剤は、キャリアおよびキャリア上部から始まって、キャリアから離れた半導体チップの側まで延びる。このように、接着剤の高さはそれ故に、局所的に半導体チップの厚さにほぼ等しい。
少なくとも１つの実施形態によれば、接着剤は、電気的なボンディング手段のための傾斜部を形成する。電気的な接続は、半導体チップの電気コンタクト面とコンタクト層を備えた穴との間のボンディング手段によって作製される。電気的なボンディング手段は、好ましくは、このケースでは重層状の、例えば、導体トラックと同様に設計される。重層状は、電気的なボンディング手段の厚さが、接続手段の平均幅の２０％または１０％もしくは５％以下であるということを意味する場合がある。
少なくとも１つの実施形態によれば、金属成長層は、ステップＤ）でキャリア下側のセラミック層の全体にわたってと穴の中とに堆積される。成長層は、コンタクト層がその上に成長するかまたはそれに堆積することができるように、設けられる。例えば、成長層は、スパッタリングによって、または、蒸着によって、作製される。
少なくとも１つの実施形態によれば、成長層は、少なくともキャリア下側の保護層によって所々が被覆される。保護層は、フォトレジストである場合がある。保護層によって達成されることは、コンタクト層が、保護層によって被覆されない成長層の領域だけに作製される、ということである。それが意味することは、相当な量の材料のコンタクト層が保護層上に蒸着されないかあるいは全く蒸着されない、ということである。
少なくとも１つの実施形態によれば、金属層および誘電体ミラーは、ステップＢ）の前にキャリア上部を完全に被覆する。ステップＣ）では、金属層および誘電体ミラーは、穴の領域だけで除去される。このように、残っているキャリア上部でさえもそれ故に、金属層および誘電体ミラーによって完全に形成される。
少なくとも１つの実施形態によれば、キャリア下側は、ステップＤ）の前に金属コア材料によって形成される。それが意味することは、コア材料がそれ故に下側で金属層および誘電体ミラーから無関係である、ということである。このおかげで、セラミック層は、コア材料から作製することが可能である。
少なくとも１つの実施形態によれば、キャリア複合体は、複数のキャリアが半導体コンポーネントのために組み合わされて提供される。ステップＥ）に続いて、キャリア複合体は、キャリアに個片化される。このせいで、分離領域は、隣接するキャリア間に存在することが好ましい。個片化は、例えば、ソーイング、カッティング、または打ち抜きによって分離領域で起こる場合がある。さらに、キャリアを取り囲むトレンチは、分離領域に存在することが好ましい。
少なくとも１つの実施形態によれば、幾つかの放射放出半導体チップは、キャリア上部上に位置する。半導体チップは、独立して電気的に活動化可能にすることができ、したがって、少なくとも専用の穴および専用のビアはそれ故に、半導体チップの個々のためにキャリアに形成される。すべてをまとめたまたはグループの半導体チップは、寄せ集めて電気並列回路または直列回路を形成することも可能である。放射放出半導体チップは勿論のこと、他の半導体チップは、例えば、放射放出半導体チップを活動化させるため、または、静電放電による破損に対する保護のために、存在する場合もある。
さらに、オプトエレクトロニクス半導体コンポーネントが特定される。半導体コンポーネントは、１つまたは複数の上記実施形態に関連して示したような方法によって生産される。半導体コンポーネントの特徴は、それ故に方法のためにも開示され、その逆もそうである。
少なくとも１つの実施形態では、半導体コンポーネントは、キャリアを有し、その上には、１つまたは複数の半導体チップが実装され、動作中に放射を放出する。放射は、近紫外、可視、または近赤外スペクトルの範囲にあることが好ましい。キャリア上部上の少なくとも１つの半導体チップは、電気的なボンディング手段を介して、例えば、ボンディングワイヤによって、また、キャリアの穴を介して、キャリア下側の金属コンタクト層に電気的に接続される。半導体コンポーネントは、このように表面実装型の半導体コンポーネントであることが好ましい。
本明細書で説明するオプトエレクトロニクス半導体コンポーネントおよび本明細書で説明する方法については、下で図面を参照して例示的な実施形態に基づいてもっと詳細に解説する。同じ参照符号は、本明細書の個別の図の同一要素を指す。しかしながら、縮尺の基準は示されておらず、個別の要素は、より良い理解のために強調して大きく示している。
図１には、オプトエレクトロニクス半導体コンポーネント１の例示的な実施形態が示されている。ここで図１Ａは、平面図を示し、図１Ｃは、底面図を示す。図１Ｂは、図１Ａおよび１Ｃの水平方向に延びる破点線に沿った断面図である。
半導体コンポーネント１は、キャリア２を含む。キャリア２は、コア材料２４で形成され、それは、例えば、アルミニウム、銅、アルミニウム合金または銅合金である。キャリア上部２２上のコア材料２４の上に直接位置するのは、金属ミラー層として形成される金属層２５である。金属層２５は、銀層であることが好ましい。金属層２５の上に直接位置するのは、ブラッグミラー２６である。ブラッグミラー２６は、例えば、二酸化珪素と二酸化チタンの交互に設けられた層を含む。
コア材料２４のおかげで、キャリア２は、それ自体が電気的な伝導性を有し、特にキャリア下側２１がそうである。したがって、セラミック層４は、キャリア下側２１と、キャリア２を貫通する穴３の中と、に位置する。２つの金属コンタクト層９１、９２またはコンタクト層９１、９２の少なくとも一方は、セラミック層４によってコア材料２４から電気的に絶縁される。
電気コンタクト層９１、９２は、キャリア下側２１から穴３を通ってキャリア上部２２まで延びる。ここで穴３は、キャリア上部２２上でコンタクト層９１、９２によって閉じられる。半導体コンポーネント１は、対外的に電気的に接触可能であり、コンタクト層９１、９２を介して機械式に取り付けることができる。
発光ダイオードチップ５は、キャリア上部２２に堆積される。発光ダイオードチップ５は、基板５１を有し、その上で半導体積層体５５が成長する。基板５１は、サファイヤ基板であることが好ましく、半導体積層体５５は、ＡｌＩｎＧａＮに基づく。半導体積層体５５は、光を発生させるために、特にブルーライトを発生させるために、少なくとも１つの活性層を含む。半導体積層体５５の上に位置するのは、２つの電気コンタクト面５６であり、それを介して半導体チップ５が電気的に接続される。この場合のコンタクト面５６は、ボンディングワイヤの形式の電気的なボンディング手段６を介して穴３のコンタクト層９１、９２に接続される。半導体チップ５は、接着剤７によってキャリア２に取り付けられる。
半導体チップ５の基板５１は、放射透過性を有する。半導体コンポーネント１の高い効率を達成するために、半導体チップ５に光学的に接続されるキャリア２は、それ故に高い反射率を有していなければならない。それは、誘電体ミラー２６と組み合わせて金属層２５によって達成される。さらに、接着剤７は、半導体チップ５によって生じる放射に対して透明であることが好ましい。
平面視で、キャリア２は、半導体チップ５の全周を縁領域２７で取り囲んでいる（特に図１Ａ参照）。平面視で、ここで縁領域２７は、半導体チップ５の縁の平均長より著しく小さい平均幅Ｂを有する。これによって、平面図で半導体チップ５の寸法にほぼ限定されるコンポーネント１が達成できる。
キャリア下側２１で（図１Ｃ参照）、コンタクト層９１、９２は、隙間によって相互に分離されている。トレンチ２８は、キャリア下側２１で全周にも形成されている（図１Ｂも参照）。キャリア２の縁は、トレンチ２８によって薄くされる。穴３の区域では、トレンチ２８は、拡張部を有し、したがって、穴３は、トレンチ２８の内側に完全に位置する。
キャストボディ８は、キャリア２および半導体チップ５に任意選択で堆積され、ボディは、すべての他の例示的な実施形態でも存在することが好ましい。キャストボディ８は、例えば、射出成形またはトランスファ成形によって生産される。キャストボディ８は、電気的なボンディング手段６、ならびに、半導体チップ５およびキャリア上部２２と直接接触する。キャストボディ８は、キャリア上部２２に限定することが好ましく、したがって、キャリア下側２１、および／または、穴３およびトレンチ２８は、キャストボディ８の材料と無関係である。
キャストボディ８は、放射透過性の透明な材料から形成することができる。拡散手段、例えば、拡散体粒子の形式のものあるいは発光材料または発光材料混合物をキャストボディ８に付加することも可能である。図示以外にキャストボディ８は、幾つかの層で構成することもでき、異なる光学的な性質を有する様々な領域を有することもでき、したがって、澄んだ領域が、拡散する領域および／または発光材料を含む領域と交互に設けられた場合がある。
対外的に効率的に半導体コンポーネント１に電気的に接触できるように、ボンディング金属９４の層は、半導体チップ５から離れたコンタクト層９１、９２の側に位置することが好ましい。
図２は、オプトエレクトロニクス半導体コンポーネント１を生産するための方法ステップを図解している。キャリア２は、図２Ａに従って提供される。コア材料２４は、キャリア下側２１に無関係にある。キャリア上部２２上には、金属層２５および誘電体ミラー２６が連続的に堆積される。
図２Ｂに示されていることは、コア材料２４をパターン付けするために、フォトレジスト１２がキャリア下側２１の所々に堆積される、ということである。キャリア上部２２を保護するために、フォトレジスト１２は、任意選択でキャリア上部２２の全体にわたって堆積してもよい。
図２Ｃによれば、トレンチ２８の形成は、フォトレジスト１２で被覆されていないキャリア下側２１の領域で行われる。図２Ｃに示すように、トレンチ２８は、等方性ウェットケミカル法によって生産される。これによって、アンダーカットが、キャリア下側２１のフォトレジスト層１２上に形成される。このトレンチ２８のエッチングの間、金属層２５は、トレンチ２８の区域で露出させないことが好ましいが、連続する無処置層として保持される。
図２Ｃによる表示から逸れるが、有向のドライケミカルエッチングによってトレンチ２８を生産することも可能である。
次に、キャリア下側２１とキャリア上部２２上のフォトレジスト１２は、図２Ｄに示すように、取り除かれる。代替的に、フォトレジスト１２がキャリア上部２２上の区域だけで溶解することは、可能であり、その区域は、以下の方法ステップでの穴３の作製のために提供される。
図２Ｅに示すように、穴３は、トレンチ２８の区域でキャリア２を貫通して形成される。穴３は、ここではトレンチ２８までに制限される。トレンチ２８がキャリア下側２１から金属層２５に延びて近づくほど、穴３を作製するのに伴う労力が小さくなる。例えば、穴３は、レーザ処理によって作製される。穴３の作製中に、リッジ３１が、特に、キャリア上部２２上に形成される場合がある。
そういったリッジ３１は、次に任意選択で取り除かれる（図２Ｆ１参照）。これは、例えば、研削または研磨によって行われる。
穴３は、代替的に、フライス削り、ドリル穴あけまたは打ち抜きなどの機械加工によって、あるいは、エッチングによっても、作製することができる。後者は、図２Ｅによる方法ステップの代案として図２Ｆ２に示されている。そういったキャリア上部２２のエッチングは、適切にパターン付けされたフォトレジスト１２を介して遂行することができる。穴３がエッチングされる場合、穴は、キャリア上部２２からキャリア下側２１の方に進んで行って穴３がトレンチ２８に出会うまで、先細になる場合がある。
すべての他の方法ステップにおけるように、キャリア２またはキャリア２を幾つか備えたキャリア複合体がその上に基礎を置く補助のキャリア（図示せず）が各場合に存在することは、可能である。また、この種のキャリア複合体は、保持しても、あるいは、１つ縁部でクランプしてもよい。
図２Ｇに示す方法ステップによれば、セラミック層４は、コア材料２４上に作製される。セラミック層４は、例えば、特許文献１（その開示内容は後方参照により組み込む）に指摘されているように、ナノセラミックから形成することが好ましい。セラミック層４は、例えば、平均粒子寸法が１０ｎｍ〜２０ｎｍの、特に、ナノ結晶酸化アルミニウム層である。約１０００Ｖまでの電圧に対する、おおよそ２０μｍの厚さと１５Ｗ／ｍＫの特定の熱伝導率での高い絶縁耐力は、それによって達成することができる。
セラミック層４は、コア材料２４の露出した面の全部の上に、したがって、キャリア下側２１、トレンチ２８の中および穴３の中に、作製することが好ましい。起こり得ることは、セラミック層４、特に、コア材料２４から始めて、金属層２５および誘電体ミラー２６が同じように横方向に成長し過ぎるということである。それは、金属層２５が、例えば、３００ｎｍ未満の薄い厚さを有するだけであり、誘電体ミラー２６が、例えば、２μｍ未満の厚さを有するということのせいで、特に起こり得る。層２５、２６の全部の厚さは、こうしてセラミック層４の厚さの２０％以下または１０％以下になる場合がある。
さらなる処理のため、図２Ｈに示すように、保護フィルム１３は、キャリア上部２２に全体にわたって堆積される。保護フィルム１３は、穴３を被覆する。
図２Ｉでは、成長層９３が、後ろ側２１の全体にわたってセラミック層４までならびに穴３の中に、また、保護フィルム１３上に、堆積されることがわかる。成長層９３は、こうして連続的にコヒーレントに作製される。例えば、成長層９３は、スパッタ処理または蒸着処理される。成長層９３の厚さは、例えば、少なくとも１０ｎｍまたは２０ｎｍおよび／または２００ｎｍまたは１００ｎｍ以下である。成長層９３は、例えば、ＴｉＣｕから形成される。
次に、図２Ｊを参照して、例えば、フォトレジストの保護層１１は、後ろ側２１で成長層９３に所々に堆積される。コンタクト層９１、９２によって後で被覆されるそれらの領域だけは、保護層１１によって被覆されないままである（この点に関して図１Ｃも参照）。特に、キャリア２の縁部は、保護層１１によって被覆される。
図２Ｋに示すように、金属コンタクト層９１、９２は、その後に形成される。コンタクト層９１、９２を作製するために、ガルバニック法を使用することが好ましい。それによって、コンタクト層９１、９２が、保護層１１によって被覆されていないキャリア下側２１および穴３のすべての領域にわたって一定または実質上一定の厚さで延びることが可能である。コンタクト層９１、９２は、例えば、銅から形成される。
図２Ｌでは、保護フィルム１３および保護フィルム１１が除去されていることがわかる。さらに、成長層９３は、保護層１１によって既に被覆されていたそれらの領域から除去される。それは、特に、裏面エッチングによって達成される。
図２Ｍの任意選択の方法ステップでは、ボンディング金属９４は、コンタクト層９１、９２に堆積され、コンタクト層９１、９２の露出した面のすべてを被覆することが好ましい。ボンディング金属９４を堆積することは、無電解めっきとしても知られている無電解化学金属コーティングによって行うことが好ましい。ボンディング金属９４は、特に、Ｎｉ、Ｐｄおよび／またはＡｕであり、いわゆるニッケル無電解パラジウム無電解金を介して作製される。ボンディング金属９４は、次いでＮｉ、ＰｄおよびＡｕの部分層で構成されることが好ましい。やはり可能であることは、図と異なり、コンタクト層９１、９２が相互に上に積み重ねた幾つかの部分層でも構成されるということである。
図２Ｎによれば、半導体チップ５、特に、ＬＥＤチップは、キャリア上部２２上に着けられる。キャリア２と半導体チップの間の透明な接着剤７の厚さは、１０μｍ以下で、５μｍまたは２μｍであることが好ましい。
図２Ｏの方法ステップでは、半導体チップ５のコンタクト面５６は、ボンディングワイヤによって形成される電気的なボンディング手段６を介して、開口３のコンタクト層９１、９２に電気的に接続される。
キャストボディ（図１参照）は、任意選択で適用することができ、図２に図示していない。
図２Ａ〜２Ｏでは、キャリア２の個別のユニットは、鉛直に延びる破点線によって図示されている。複数のそういったユニットは、キャリア複合体に組み合わせることが好ましく、したがって、複数の半導体コンポーネント１が１つのキャリア複合体から作製することができる。
図２Ｐによれば、キャリア複合体は、分離領域Ｓに分割され、したがって、半導体コンポーネント１は、作り出される。分割は、例えば、ソーイングによって実行される。トレンチ２８のコア材料２４の厚さに応じて、また、キャストボディ８の存在に応じて、２つの異種のソーブレード形式を使用することができ、それらは、一方ではキャストボディ８のために、他方ではセラミック層４およびコア材料２４のために、最適化される。キャストボディおよびセラミック層４のために、ダイヤモンド粒子を含む研磨ディスクを使用することが好ましく、これに対して、比較的軟らかいコア材料２４、特に、アルミニウムは、歯付きソーブレードを用いて分割することができる。しかしながら、トレンチ２８に残っているコア材料２４の極めて薄い層厚さの場合では、単一のソーブレードだけを使用することもできる。
図３に示すような半導体コンポーネント１の例示的な実施形態では、セラミック層４は、キャリア下側２１とキャリア上部２２上の双方に位置する。穴３は、トレンチ２８の外側に形成され、平面視で、半導体チップ５の下に位置する。コンタクト層９１、９２も、キャリア上部２２上とキャリア下側２１の双方に延びる。したがって、金属層２５および誘電体ミラー２６は、キャリア上部２２上の区域で除去される。図３によれば、半導体積層体５５は、図１および２とは違って、キャリア２に面する。
また図４の例示的な実施形態では、セラミック層４およびコンタクト層９１、９２は、キャリア２の主要な側の両方の上に延びる。しかしながら、コア材料２４と半導体チップ５の間で、金属層２５および誘電体ミラー２６は、図３と違って、無処置である。また、図４によれば、穴３は、トレンチ２８の外側に位置し、図４から逸れるが、穴３は、図１と類似して、トレンチ２８の内側に位置することもできる。
このように、図４によれば、電気的なボンディング手段６のための、したがって、特に、ボンディングワイヤのための、電気コンタクト領域は、半導体チップ５と同じ側のキャリア２上に配置される。ここで電気コンタクト領域は、平面視で、穴３の隣りでもあり半導体チップ５の隣りでもあるキャリア上部２２上にある。電気コンタクト領域は、平面視で、穴３と半導体チップ５の間に位置することが好ましい。そういった電気コンタクト領域の構成は、電気的なボンディング手段６を堆積するときに、コア材料２４が、電気コンタクト領域の区域の金属コンタクト層９１、９２をそのとき安定させることができるので、とりわけ好ましい。換言すると、電気コンタクト領域は、ボンド面として設計することも、ボンドパッドとして説明することが、好ましい。
図５の例示的な実施形態では、傾斜部は、キャリア上部２２から、キャリア２から離れた半導体チップ５の側まで、接着剤７によって形成される。電気的なボンディング手段６は、この傾斜部に堆積され、穴３からコンタクト面５６への伝導トラックのように導かれる。
図６の例示的な実施形態では、半導体チップ５の幾つかは、直列に電気的に接続される。対応する直列の回路、または、それから逸れるが、並列な回路は、図３〜５の例示的な実施形態と関連して使用することもできる。
電気的なボンディング手段６、半導体チップ５、トレンチ２８および穴３の数に関する異なる構成は、様々な例示的な実施形態に図解したように、相互に組み合わせすることができる。
本明細書で説明する発明は、例示的な実施形態に関する説明によって限定されない。それどころか、本発明は、たとえその特徴またはその組み合わせが特許請求の範囲または例示的な実施形態にそれ自体明白的に指摘されていなくても、特許請求の範囲の特徴のすべての組み合わせを特に含む、すべての新規な特徴ならびにすべての特徴の組み合わせを含む。
本出願は、独国特許出願第１０２０１５１０８３４５．０号の優先権を主張し、その開示内容は、本明細書に後方参照により組み込む。
１ オプトエレクトロニクス半導体コンポーネント
２ キャリア
２１ キャリア下側
２２ キャリア上部
２４ コア材料
２５ 金属層
２６ 誘電体ミラー
２７ 縁領域
２８ キャリア下側のトレンチ
３ 穴
３１ リッジ
４ セラミック層
５ 放射放出半導体チップ
５１ 基板
５５ 半導体積層体
５６ 電気コンタクト面
６ 電気的なボンディング手段
７ 接着剤
８ キャストボディ
９１ 金属コンタクト層
９２ 金属コンタクト層
９３ 成長層
９４ ボンディング金属
１１ 保護層
１２ フォトレジスト
１３ 保護フィルム
Ｂ キャリアの縁領域の幅
Ｓ 分離領域
２ キャリア
２１ キャリア下側
２２ キャリア上部
２４ コア材料
２５ 金属層
２６ 誘電体ミラー
２７ 縁領域
２８ キャリア下側のトレンチ
３ 穴
３１ リッジ
４ セラミック層
５ 放射放出半導体チップ
５１ 基板
５５ 半導体積層体
５６ 電気コンタクト面
６ 電気的なボンディング手段
７ 接着剤
８ キャストボディ
９１ 金属コンタクト層
９２ 金属コンタクト層
９３ 成長層
９４ ボンディング金属
１１ 保護層
１２ フォトレジスト
１３ 保護フィルム
Ｂ キャリアの縁領域の幅
Ｓ 分離領域
Claims (15)
- Ａ）キャリア下側（２１）とキャリア上部（２２）とを備えるキャリア（２）を準備するステップであって、前記キャリア（２）が金属コア材料（２４）を有し、少なくとも前記キャリア上部（２２）上で金属層（２５）とそれに続く誘電体ミラー（２６）とが前記コア材料（２４）上に堆積される、キャリア（２）を準備するステップと、
Ｂ）前記キャリア（２）を貫通する少なくとも２つの穴（３）を形成するステップと、
Ｃ）厚さが１５０μｍ以下のセラミック層（４）を、少なくとも前記キャリア下側（２１）と、前記穴（３）の中と、に作製するステップであって、前記セラミック層（４）が前記コア材料（２４）をコンポーネントとして含む、セラミック層（４）を作製するステップと、
Ｄ）前記キャリア上部（２２）が前記穴（３）を介して前記キャリア下側（２１）と電気的に接続されるように、金属コンタクト層（９１、９２）を、前記キャリア下側（２１）の前記セラミック層（４）の少なくとも部分領域と、前記穴（３）の中と、に堆積するステップと、
Ｅ）少なくとも１つの放射放出半導体チップ（５）を前記キャリア上部（２２）上に設け、前記コンタクト層（９１、９２）に対する前記半導体チップ（５）の電気的なボンディングを適用するステップと、
を備えるオプトエレクトロニクス半導体コンポーネント（１）を生産するための方法。 - 前記コア材料（２４）は、アルミニウムまたはアルミニウム合金であり、
前記セラミック層（４）は、ステップＤ）で電気化学的に作製され、厚さが７５μｍ以下であり、酸化アルミニウムで作られており、
前記金属層（２５）は、銀で形成され、前記誘電体ミラー（２６）は、交互に設けられたＳｉＯ２層とＴｉＯ２層を含む、
請求項１に記載の方法。 - 前記キャリア上部（２２）の平面視で、前記半導体チップ（５）は、前記キャリア（２）によって周囲の縁領域（２７）で全周を取り囲まれ、
前記穴（３）は、前記縁領域（２７）の内側に位置し、
前記縁領域（２７）の平均幅は、前記半導体チップ（５）の平均縁長さの少なくとも１０％で且つ６０％以下である、
請求項１または２に記載の方法。 - ステップＢ）の前にトレンチ（２８）が前記キャリア下側（２１）に形成され、
前記トレンチ（２８）は、前記キャリア下側（２１）の平面視で、前記キャリア（２）の外側の全周に延び、
前記キャリア（２）は、前記トレンチ（２８）の区域で、元のキャリアの厚さの少なくとも１５％で且つ７０％以下まで薄くされる、
請求項１〜３のいずれか一項に記載の方法。 - ステップＢ）で前記穴（３）は、前記半導体チップ（５）の２つの対向する側の前記トレンチ（２８）の前記領域に形成され、
前記トレンチ（２８）は、前記穴（３）の区域の幅が残りの区域よりも大きい、
請求項４に記載の方法。 - ステップＢ）で前記穴（３）は、平面視で、前記半導体チップ（５）の下で前記トレンチ（２８）の外側に形成され、
前記トレンチは、均一の幅を有する、
請求項４に記載の方法。 - ステップＤ）で前記コンタクト層（９１、９２）は、前記キャリア上部（２２）上で前記穴（３）を閉じ、
それらの前記コンタクト層（９１、９２）による前記穴（３）を閉じたものは、それぞれ、ステップＥ）のボンディングワイヤ（６）のためのターミナル区域を構成する、
請求項１〜６のいずれか一項に記載の方法。 - 前記半導体チップ（５）は、透明で電気的に絶縁されている接着剤（７）によって前記キャリア上部（２２）上に取り付けられ、
前記半導体チップ（５）は、放出される放射に透過性のある基板（５１）を有し、その基板上で半導体積層体（５５）は、前記キャリア（２）から離れた側で成長する、
請求項１〜７のいずれか一項に記載の方法。 - 前記接着剤（７）は、前記キャリア（２）から離れた半導体チップ（５）の側まで達して、この側に、前記穴（３）と前記半導体チップ（５）の電気コンタクト面（５６）との間の重層状の電気的なボンディング手段（６）のための傾斜部を形成する、
請求項８に記載の方法。 - ステップＤ）で前記コンタクト層（９１、９２）のための金属成長層（９３）は、前記キャリア下側（２１）の前記セラミック層（４）の全体にわたってと、前記穴（３）の中と、に堆積され、
前記成長層（９３）は、次いで所々が保護層（１１）で被覆され、これにより、前記コンタクト層（９１、９２）は、前記保護層（１１）によって被覆されない前記成長層（９３）の領域だけに作製される、
請求項１〜９のいずれか一項に記載の方法。 - 前記金属層（２５）および前記誘電体ミラー（２６）は、ステップＢ）の前に、平面視で、前記半導体チップ（５）の隣りで且つ前記穴（３）の隣りの、前記キャリア上部（２２）上のボンディングワイヤ（６）のための電気コンタクト領域の所々が除去され、
前記コンタクト層（９１、９２）は、前記電気コンタクト領域に作製され、それは前記キャリア上部（２２）に限定される、
請求項１〜１０のいずれか一項に記載の方法。 - 前記金属層（２５）および前記誘電体ミラー（２６）は、ステップＢ）の前に前記キャリア上部（２２）を完全に被覆し、
ステップＣ）で前記金属層（２５）および前記誘電体ミラー（２６）は、前記穴（３）の区域だけから除去され、
前記キャリア下側（２１）は、ステップＤ）の前に前記コア材料（２４）によって成形され、且つ、前記金属層（２５）および前記誘電体ミラー（２６）を有さない、
請求項１〜１０のいずれか一項に記載の方法。 - 複数のキャリア（２）は、キャリア複合体に組み合わされ、
ステップＥ）の後で前記キャリア複合体は、前記キャリア複合体が分離領域（Ｓ）に分割される点で前記キャリア（２）に個片化される、
請求項１〜１２のいずれか一項に記載の方法。 - ボンディングワイヤ（６）を介して直列に電気的に接続される前記半導体チップ（５）の幾つかは、前記キャリア上部（２２）上に位置する、
請求項１〜１３のいずれか一項に記載の方法。 - − キャリア下側（２１）とキャリア上部（２２）とを備えるキャリア（２）と、
− 前記キャリア上部（２２）上の動作中に放射を放出する少なくとも１つの半導体チップ（５）と、
を備えるオプトエレクトロニクス半導体コンポーネント（１）であって、
− 前記キャリア（２）は、金属コア材料（２４）を有し、金属層（２５）とそれに続く誘電体ミラー（２６）とは、少なくとも前記キャリア上部（２２）上の前記コア材料（２４）上に堆積され、
− 少なくとも２つの穴（３）は、前記キャリア（２）を貫通して形成され、
− 厚さが１００μｍ以下のセラミック層（４）が、少なくとも前記キャリア下側（２１）および前記穴（３）の中に位置し、前記セラミック層（４）は、前記コア材料（２４）をコンポーネントとして含み、
− 金属コンタクト層（９１、９２）が、前記キャリア上部（２２）が前記穴（３）を介して前記キャリア下側（２１）と電気的に接続されるように、前記キャリア下側（２１）の少なくとも部分領域と前記穴（３）の中とに堆積され、前記キャリア下側（２１）の前記コンタクト層（９１、９２）は、前記半導体コンポーネント（１）の外部に対する電気的および機械式の取り付けのために設けられ、
− 前記半導体チップ（５）は、電気的なボンディング手段（６）によって前記コンタクト層（９１、９２）に電気的に接続される、
オプトエレクトロニクス半導体コンポーネント（１）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102015108345.0A DE102015108345A1 (de) | 2015-05-27 | 2015-05-27 | Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil |
| DE102015108345.0 | 2015-05-27 | ||
| PCT/EP2016/061317 WO2016188867A1 (de) | 2015-05-27 | 2016-05-19 | Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018521499A true JP2018521499A (ja) | 2018-08-02 |
Family
ID=56080395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017558021A Pending JP2018521499A (ja) | 2015-05-27 | 2016-05-19 | オプトエレクトロニクス半導体コンポーネントを生産するための方法およびオプトエレクトロニクス半導体コンポーネント |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10205071B2 (ja) |
| JP (1) | JP2018521499A (ja) |
| DE (1) | DE102015108345A1 (ja) |
| WO (1) | WO2016188867A1 (ja) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002292924A (ja) * | 2001-03-30 | 2002-10-09 | Kyocera Corp | 光プリンタヘッド |
| JP2003347672A (ja) * | 2002-05-30 | 2003-12-05 | Seiko Epson Corp | 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器 |
| JP2007250805A (ja) * | 2006-03-16 | 2007-09-27 | Matsushita Electric Ind Co Ltd | 表面実装型気密端子 |
| JP2009164583A (ja) * | 2007-12-28 | 2009-07-23 | Samsung Electro-Mechanics Co Ltd | 高出力ｌｅｄパッケージ及びその製造方法 |
| US20100032705A1 (en) * | 2008-08-05 | 2010-02-11 | Samsung Electro-Mechanics Co. Ltd. | Light emitting diode package and method of manufacturing the same |
| DE102010045783A1 (de) * | 2010-09-17 | 2012-03-22 | Osram Opto Semiconductors Gmbh | Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement |
| JP2012169583A (ja) * | 2011-01-28 | 2012-09-06 | Daishinku Corp | 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法 |
| JP2013038018A (ja) * | 2011-08-10 | 2013-02-21 | Panasonic Corp | 照明器具 |
| JP2014110332A (ja) * | 2012-12-03 | 2014-06-12 | Citizen Holdings Co Ltd | 半導体発光装置 |
| JP2014120738A (ja) * | 2012-12-19 | 2014-06-30 | Ngk Spark Plug Co Ltd | セラミック基板及びその製造方法 |
| US20150069438A1 (en) * | 2013-09-09 | 2015-03-12 | Luminus, Inc. | Distributed bragg reflector on an aluminum package for an led |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8017963B2 (en) * | 2008-12-08 | 2011-09-13 | Cree, Inc. | Light emitting diode with a dielectric mirror having a lateral configuration |
| US8207554B2 (en) * | 2009-09-11 | 2012-06-26 | Soraa, Inc. | System and method for LED packaging |
| KR20110048338A (ko) * | 2009-11-02 | 2011-05-11 | 삼성전기주식회사 | 광학소자용 패키지 기판 및 그 제조방법 |
| TWI515930B (zh) * | 2010-05-31 | 2016-01-01 | 精材科技股份有限公司 | 發光二極體次基板、發光二極體封裝及其製造方法 |
| CA2819313A1 (en) | 2011-02-08 | 2012-08-16 | Cambridge Nanolitic Limited | Non-metallic coating and method of its production |
| DE202011050976U1 (de) * | 2011-08-12 | 2012-11-15 | Alanod Aluminium-Veredlung Gmbh & Co. Kg | Hochreflektierendes Trägermaterial für lichtemittierende Dioden und lichtemittierende Vorrichtung mit einem derartigen Trägermaterial |
| KR101332032B1 (ko) | 2011-12-21 | 2013-11-22 | 삼성전기주식회사 | 방열기판 및 방열기판의 제조방법 |
| DE102012110774A1 (de) | 2012-11-09 | 2014-05-15 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil |
| KR101974354B1 (ko) | 2013-02-14 | 2019-05-02 | 삼성전자주식회사 | 발광소자 패키지 및 그 제조 방법 |
| KR101958418B1 (ko) * | 2013-02-22 | 2019-03-14 | 삼성전자 주식회사 | 발광 소자 패키지 |
| US20150118391A1 (en) * | 2013-10-24 | 2015-04-30 | Rogers Corporation | Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom |
| US20150303170A1 (en) * | 2014-04-17 | 2015-10-22 | Amkor Technology, Inc. | Singulated unit substrate for a semicondcutor device |
| KR102188500B1 (ko) * | 2014-07-28 | 2020-12-09 | 삼성전자주식회사 | 발광다이오드 패키지 및 이를 이용한 조명장치 |
| DE102014116529A1 (de) | 2014-11-12 | 2016-05-12 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
-
2015
- 2015-05-27 DE DE102015108345.0A patent/DE102015108345A1/de not_active Withdrawn
-
2016
- 2016-05-19 WO PCT/EP2016/061317 patent/WO2016188867A1/de active Application Filing
- 2016-05-19 JP JP2017558021A patent/JP2018521499A/ja active Pending
- 2016-05-19 US US15/577,045 patent/US10205071B2/en not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002292924A (ja) * | 2001-03-30 | 2002-10-09 | Kyocera Corp | 光プリンタヘッド |
| JP2003347672A (ja) * | 2002-05-30 | 2003-12-05 | Seiko Epson Corp | 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器 |
| JP2007250805A (ja) * | 2006-03-16 | 2007-09-27 | Matsushita Electric Ind Co Ltd | 表面実装型気密端子 |
| JP2009164583A (ja) * | 2007-12-28 | 2009-07-23 | Samsung Electro-Mechanics Co Ltd | 高出力ｌｅｄパッケージ及びその製造方法 |
| US20100032705A1 (en) * | 2008-08-05 | 2010-02-11 | Samsung Electro-Mechanics Co. Ltd. | Light emitting diode package and method of manufacturing the same |
| DE102010045783A1 (de) * | 2010-09-17 | 2012-03-22 | Osram Opto Semiconductors Gmbh | Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement |
| JP2012169583A (ja) * | 2011-01-28 | 2012-09-06 | Daishinku Corp | 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法 |
| JP2013038018A (ja) * | 2011-08-10 | 2013-02-21 | Panasonic Corp | 照明器具 |
| JP2014110332A (ja) * | 2012-12-03 | 2014-06-12 | Citizen Holdings Co Ltd | 半導体発光装置 |
| JP2014120738A (ja) * | 2012-12-19 | 2014-06-30 | Ngk Spark Plug Co Ltd | セラミック基板及びその製造方法 |
| US20150069438A1 (en) * | 2013-09-09 | 2015-03-12 | Luminus, Inc. | Distributed bragg reflector on an aluminum package for an led |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180145234A1 (en) | 2018-05-24 |
| WO2016188867A1 (de) | 2016-12-01 |
| DE102015108345A1 (de) | 2016-12-01 |
| US10205071B2 (en) | 2019-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101530142B1 (ko) | 반도체 발광 장치 및 그 제조 방법 | |
| JP5550550B2 (ja) | 複数のオプトエレクトロニクスコンポーネントを製造する方法およびオプトエレクトロニクスコンポーネント | |
| JP5727784B2 (ja) | オプトエレクトロニクス部品の製造方法 | |
| JP2020150274A (ja) | 発光デバイスを支持基板に取り付ける方法 | |
| JP5414579B2 (ja) | 半導体発光装置 | |
| JP5349260B2 (ja) | 半導体発光装置及びその製造方法 | |
| JP6023660B2 (ja) | 半導体発光素子及び半導体発光装置 | |
| JP6419077B2 (ja) | 波長変換発光デバイス | |
| EP2657994B1 (en) | Semiconductor light emitting device | |
| US9653670B2 (en) | Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component | |
| WO2003044872A1 (en) | Compound semiconductor light emitting device and its manufacturing method | |
| JP7361810B2 (ja) | 反射層を伴うマウント上の発光デバイス | |
| JP2018061054A (ja) | 複数のオプトエレクトロニクス部品の製造方法 | |
| US9530935B2 (en) | Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip | |
| KR20130054416A (ko) | 광전자 반도체 칩 | |
| EP2669964A2 (en) | Semiconductor light emitting device and light emitting module | |
| KR102550004B1 (ko) | 발광 소자 | |
| US10074775B2 (en) | Light emitting element and light emitting device | |
| KR101754435B1 (ko) | 발광다이오드칩 | |
| JP7112596B2 (ja) | 半導体発光デバイス | |
| JP2013507011A (ja) | 変換素子を介したオプトエレクトロニクス半導体コンポーネントの接続方法およびオプトエレクトロニクス半導体コンポーネント | |
| US20080303053A1 (en) | GaN Based LED Having Reduced Thickness and Method for Making the Same | |
| JP2014501447A (ja) | 複合基板、複合基板を有する半導体チップ、並びに複合基板及び半導体チップの製造方法 | |
| JP2018521499A (ja) | オプトエレクトロニクス半導体コンポーネントを生産するための方法およびオプトエレクトロニクス半導体コンポーネント | |
| JP2010199248A (ja) | 発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190625 |