JP2007250805A - 表面実装型気密端子 - Google Patents

表面実装型気密端子 Download PDF

Info

Publication number
JP2007250805A
JP2007250805A JP2006071900A JP2006071900A JP2007250805A JP 2007250805 A JP2007250805 A JP 2007250805A JP 2006071900 A JP2006071900 A JP 2006071900A JP 2006071900 A JP2006071900 A JP 2006071900A JP 2007250805 A JP2007250805 A JP 2007250805A
Authority
JP
Japan
Prior art keywords
base
lead
hole
airtight terminal
mount type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006071900A
Other languages
English (en)
Inventor
Hiroshi Nakai
博 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006071900A priority Critical patent/JP2007250805A/ja
Publication of JP2007250805A publication Critical patent/JP2007250805A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Connections Arranged To Contact A Plurality Of Conductors (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】薄型化に対応可能な表面実装型気密端子を提供する。
【解決手段】鉄材で形成されたベース1の所定個所に貫通孔5を形成し、貫通孔5に挿通してアウター側の端部に拡径部を有するリード6を配置し、リード6を封着ガラス7で封着してなり、封着ガラス7を貫通孔5のみならず、貫通孔5から突出するリード6の周囲を覆って形成して外部端子8のみを露出させ、ベース1が対象実装面と対向するアウター部にインナー側へ後退する窪み部3を有し、窪み部3に貫通孔5およびリード6を設ける。
【選択図】図1

Description

本発明は表面実装型気密端子に関するものである。
従来の表面実装型気密端子としては、例えば図6および図7に示すものがある。図6および図7において、金属製のベース101は長円柱形状をなし、ベース101に設けた貫通孔101aに挿通してリード102を配置している。
リード102は貫通孔101aに充填する封着ガラス103によってガラス封着されており、封着ガラス103によりリード102は電気的に独立している。リード102はそれぞれ細長い円柱形状をなし、リード102のインナー側には円柱状のつば部108を設けており、電子素子である圧電素子106が導電性接合材107によってつば部108に導電接合されている。
リード102はベース101から突出するアウター側の下方部分が平板状に加工されており、この下方部分が樹脂で形成された絶縁板104を貫通し、絶縁板104の溝に沿って折り曲げられて外部端子109を形成する。
ベース101は周縁部に周状のフランジ110が一体的に設けられており、ベース101のインナー側を覆って配置するキャップ105とフランジ110との間が抵抗溶接によって気密封止される。
特開2001−160730号
しかし、上述した従来の表面実装型気密端子では、ベースが周縁部を除き略平板状に形成されているのでキャップに覆われるベースのインナー側に必要内部空間を得るためにはキャップ全高を高くする必要があり、面実装化を図るうえでベースのアウター側は絶縁板を装着することが必須であるために薄型化が困難であった。
さらに、圧電素子等の電子素子を実装するためにリードはインナーリードにつば部を設けている。しかし、つば部は製法上接着面積が広く取れず、電子素子の接合強度に問題があった。
本発明は従来の課題を解決するものであり、薄型化に対応可能な表面実装型気密端子を提供することを目的とする。
上記課題を解決するために、本発明の表面実装型気密端子は、金属材料からなるベースの所定個所に貫通孔を設け、前記貫通孔に挿通してアウター側の端部に拡径部を有するリードを配置し、前記リードを封着材によって前記貫通孔に封着し、前記封着材が前記貫通孔内から前記リードの拡径部にまで延在していることを特徴とする。
また、前記リードは前記拡径部が前記貫通孔よりも大きな線径を有することを特徴とする。
また、前記拡径部の線径は前記貫通孔に対して20〜30%大きいことを特徴とする。
また、前記リードは前記ベースから前記拡径部までの距離が0.1〜0.2mmであることを特徴とする。
また、前記リードは前記拡径部が前記貫通孔内から前記拡径部にまで延在する前記封着材よりも大きな外径を有することを特徴とする。
また、前記貫通孔内から前記拡径部にまで延在する前記封着材は前記貫通孔より大きな外径を有することを特徴とする。
また、前記ベースが対象実装面と対向するアウター部にインナー側へ後退する窪み部を有し、前記窪み部に前記貫通孔および前記リードを設けることを特徴とする。
また、前記窪み部が前記ベースと対象実装面との間、および前記ベースと前記リードとの間に絶縁空間を形成することを特徴とする。
また、前記ベースは前記アウター部が多段面状をなし、前記多段面が対象実装面との接合部をなすベース底面と前記窪み部の窪み底面とからなり、前記ベース底面と前記窪み底面との間に段差を有することを特徴とする。
また、前記ベースは前記ベース底面がアース端子をなすことを特徴とする。
また、前記ベースはインナー部に凹部を有し、前記凹部がベースのインナー側に配置する電子素子に対向することを特徴とする。
また、前記ベースは前記アウター部に対象実装面との接合部をなすベース底面を有し、前記ベース底面の両側に前記窪み部を有し、複数対の前記リードを双方の窪み部の相対向する位置に設けたことを特徴とする。
また、前記ベースは前記アウター部に対象実装面との接合部をなすベース底面を有し、前記アウター部のベース底面と前記リードのアウター側の端面とが実質的に同一平面上にあることを特徴とする。
以上のように本発明によれば、金属材料で形成したベースのアウター部に窪み部を設け、インナー部に凹部を設け、窪み部に複数対のアウター側に拡径部を有したリードを対向して設け、封着材を拡径部に達する形で封着することより、高信頼性を有する薄型の表面実装型気密端子を提供することができる。
以下、本発明の実施の形態を図面に基づいて説明する。図1〜図3において、ベース1は金属材料として例えば鉄材からなり、全体として角柱形状をなしている。ベース1は基板の対象実装面と対向するアウター部に対象実装面との接合部をなすベース底面2を有し、ベース底面2の横側にはインナー側へ後退する窪み部3を周状に形成している。ベース底面2と窪み部3の窪み底面との間には所定高さの段差を形成する段差面4が存在し、ベース底面2と窪み部3と段差面4とによりアウター部が多段面状をなす。
ベース1の所定位置、つまり双方の窪み部3のベース底面2を隔てた相対向する位置には複数対の貫通孔5を設けており、各貫通孔5に挿通してリード6を配置している。リード6は貫通孔5において封着材をなす封着ガラス7によって気密的、絶縁的に封着されて気密端子をなす。
リード6はアウター側の外部端子8が回路基板との接合強度確保のために拡径部をなし、外部端子(拡径部)8が貫通孔5に封着する封着部の線径よりも大きな線径を有している。さらに、外部端子(拡径部)8は貫通孔5よりも20〜30%大きい線径を有しており、絶縁部である封着ガラス7をカバーすることが可能であり、回路基板実装時に封着ガラス7へのクリーム半田の付着を防止できる。
本実施の形態では、図3に示すように、封着ガラス7は貫通孔5のみならず、貫通孔5から突出するリード6の周囲を覆って形成し、貫通孔5の内部から外部端子(拡径部)8にまで延在し、外部端子8のみを露出させている。
このように、封着ガラス7を貫通孔5から外部端子(拡径部)8にまで延在させ、封着ガラス7の外径を貫通孔5の内径よりも大きくすることによって、回路基板実装時に必要量以上の半田の這い上がりを防止することができ、安定した絶縁性を確保できる。
窪み部3の底面からリード6の拡径部までの距離は0.1〜0.2mmが良好であり、貫通孔5から外部端子(拡径部)8にまで延在する封着ガラス7は貫通孔5の内径以上でリード6の拡径部の外径以下の外径に成形することができる。
リード6はアウター側の端面である外部端子(拡径部)8の端面とベース底面2とが実質的に同一平面上にある。窪み部3はベース1と対象実装面との間、およびベース1とリード6との間に絶縁空間9を形成しており、この絶縁空間9を設けることによってリード6と回路基板との半田接合において絶縁不良を生じることがなく、従来の絶縁板104を設けることなく面実装が可能となる。
ベース1はインナー部の中央に凹部10を有し、凹部10がベース1のインナー側に配置する電子素子11に対向しており、凹部10によってベース1のインナー側における内部空間を拡大することで厚板の電子素子11や中央部が厚いラウンドタイプの電子素子11に対応できる。
電子素子11は導電性接合材12によってリード6のインナー側の端面に導電接合されており、複数のリード6により全体として電子素子11に対する接合強度を確保し、リード数を増加させることによって必要十分な接合強度を実現するので、従来のようなつば部108は必要としない。
ベース1のインナー側を覆って配置するキャップ13は、ベース1の周縁部に形成された周状のフランジ14に抵抗溶接して気密封止される。
対象実装面との接合部をなすベース底面2とリード6のアウター側の端面である拡径部の端面とが実質的に同一平面上にあるので、ベース底面2をアース端子して用いることができる。この場合に、金属部品であるキャップ13及びベース1からアースを取ることにより外部からの電磁波による悪影響を遮断することができ、安定した電気的特性が得られる。
本発明の他の実施の形態として、図4および図5に示すように、凹部10に電子素子11をボンディングし、導電部材15によって電子素子11とリード6のインナー側の端面とを導電接合することも可能である。
電子素子用途においても同様に薄型化に対応可能な表面実装型気密端子使用でき、ベース底面2を薄く形成することによって半導体素子の発生熱を効率的に外部へ放出することができる。
なお、上述した実施の形態では、金属材料として鉄材を用いて説明したが、これに限定されることなく、鉄−ニッケル合金、鉄−ニッケル−コバルト合金、銅、ステンレスなど適宜適用することが可能である。
しかしながら、キャパシタ用途においては隣接する金属部品間で電気的容量を持つ事により安定した電気特性が得られず、本発明を実施することはできない。
以上、本発明による表面実装型気密端子について説明したが、上述した構成は本発明の技術思想に逸脱しない限り適宜に変更可能である。
本発明はベースのアウター部に窪み部を設け、インナー部に凹部を設け、窪み部に複数対のリードを対向して設けることにより、高信頼性と薄型化が実現できるので、表面実装型気密端子に適するものである。
本発明の実施の形態における表面実装型気密端子の断面図 同実施の形態における表面実装型気密端子の上面図 同実施の形態における表面実装型気密端子の要部拡大図 本発明の他の実施の形態における表面実装型気密端子の断面図 同実施の形態における表面実装型気密端子の上面図 従来の表面実装型気密端子の断面図 従来の表面実装型気密端子の上面図
符号の説明
1 ベース
2 ベース底面
3 窪み部
4 段差面
5 貫通孔
6 リード
7 封着ガラス
8 外部端子
9 絶縁空間
10 凹部
11 電子素子
12 導電性接合材
13 キャップ
14 フランジ
15 導電部材
101 ベース
101a 貫通孔
102 リード
103 封着ガラス
104 絶縁ベース
105 キャップ
106 圧電素子
107 導電性接合材
108 つば部
109 外部端子
110 フランジ

Claims (13)

  1. 金属材料からなるベースの所定個所に貫通孔を設け、前記貫通孔に挿通してアウター側の端部に拡径部を有するリードを配置し、前記リードを封着材によって前記貫通孔に封着し、前記封着材が前記貫通孔内から前記リードの拡径部にまで延在していることを特徴とする表面実装型気密端子。
  2. 前記リードは前記拡径部が前記貫通孔よりも大きな線径を有することを特徴とする請求項1記載の表面実装型気密端子。
  3. 前記拡径部の線径は前記貫通孔に対して20〜30%大きいことを特徴とする請求項2記載の表面実装型気密端子。
  4. 前記リードは前記ベースから前記拡径部までの距離が0.1〜0.2mmであることを特徴とする請求項2記載の表面実装型気密端子。
  5. 前記リードは前記拡径部が前記貫通孔内から前記拡径部にまで延在する前記封着材よりも大きな外径を有することを特徴とする請求項1又は2記載の表面実装型気密端子。
  6. 前記貫通孔内から前記拡径部にまで延在する前記封着材は前記貫通孔より大きな外径を有することを特徴とする請求項5記載の表面実装型気密端子。
  7. 前記ベースが対象実装面と対向するアウター部にインナー側へ後退する窪み部を有し、前記窪み部に前記貫通孔および前記リードを設けることを特徴とする請求項1〜6の何れか1項記載の表面実装型気密端子。
  8. 前記窪み部が前記ベースと対象実装面との間、および前記ベースと前記リードとの間に絶縁空間を形成することを特徴とする請求項7記載の表面実装型気密端子。
  9. 前記ベースは前記アウター部が多段面状をなし、前記多段面が対象実装面との接合部をなすベース底面と前記窪み部の窪み底面とからなり、前記ベース底面と前記窪み底面との間に段差を有することを特徴とする請求項7又は8記載の表面実装型気密端子。
  10. 前記ベースは前記ベース底面がアース端子をなすことを特徴とする請求項9に記載の表面実装型気密端子。
  11. 前記ベースはインナー部に凹部を有し、前記凹部がベースのインナー側に配置する電子素子に対向することを特徴とする請求項7記載の表面実装型気密端子。
  12. 前記ベースは前記アウター部に対象実装面との接合部をなすベース底面を有し、前記ベース底面の両側に前記窪み部を有し、複数対の前記リードを双方の窪み部の相対向する位置に設けたことを特徴とする請求項7記載の表面実装型気密端子。
  13. 前記ベースは前記アウター部に対象実装面との接合部をなすベース底面を有し、前記アウター部のベース底面と前記リードのアウター側の端面とが実質的に同一平面上にあることを特徴とする請求項7記載の表面実装型気密端子。
JP2006071900A 2006-03-16 2006-03-16 表面実装型気密端子 Pending JP2007250805A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006071900A JP2007250805A (ja) 2006-03-16 2006-03-16 表面実装型気密端子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006071900A JP2007250805A (ja) 2006-03-16 2006-03-16 表面実装型気密端子

Publications (1)

Publication Number Publication Date
JP2007250805A true JP2007250805A (ja) 2007-09-27

Family

ID=38594777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006071900A Pending JP2007250805A (ja) 2006-03-16 2006-03-16 表面実装型気密端子

Country Status (1)

Country Link
JP (1) JP2007250805A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009130743A1 (ja) * 2008-04-25 2009-10-29 パナソニック株式会社 光素子用パッケージ、半導体発光装置および照明装置
JP2010056232A (ja) * 2008-08-27 2010-03-11 Seiko Instruments Inc 電子部品パッケージ及びその製造方法
US8098454B2 (en) 2007-12-26 2012-01-17 Hitachi Global Storage Technologies Netherlands B.V. Manufacturing method of hermetic connection terminal used in a disk drive device having hermetically sealed enclosure and disk drive device
JP2018521499A (ja) * 2015-05-27 2018-08-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体コンポーネントを生産するための方法およびオプトエレクトロニクス半導体コンポーネント

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353516A (ja) * 2001-03-19 2002-12-06 Nichia Chem Ind Ltd 発光装置
JP2005130371A (ja) * 2003-10-27 2005-05-19 Seiko Epson Corp 圧電デバイス用パッケージおよび圧電デバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353516A (ja) * 2001-03-19 2002-12-06 Nichia Chem Ind Ltd 発光装置
JP2005130371A (ja) * 2003-10-27 2005-05-19 Seiko Epson Corp 圧電デバイス用パッケージおよび圧電デバイス

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098454B2 (en) 2007-12-26 2012-01-17 Hitachi Global Storage Technologies Netherlands B.V. Manufacturing method of hermetic connection terminal used in a disk drive device having hermetically sealed enclosure and disk drive device
WO2009130743A1 (ja) * 2008-04-25 2009-10-29 パナソニック株式会社 光素子用パッケージ、半導体発光装置および照明装置
JPWO2009130743A1 (ja) * 2008-04-25 2011-08-04 パナソニック株式会社 光素子用パッケージ、半導体発光装置および照明装置
JP2010056232A (ja) * 2008-08-27 2010-03-11 Seiko Instruments Inc 電子部品パッケージ及びその製造方法
JP2018521499A (ja) * 2015-05-27 2018-08-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体コンポーネントを生産するための方法およびオプトエレクトロニクス半導体コンポーネント
US10205071B2 (en) 2015-05-27 2019-02-12 Osram Opto Semiconductors Gmbh Method of producing optoelectronic semiconductor components, and optoelectronic semiconductor component

Similar Documents

Publication Publication Date Title
KR100773198B1 (ko) 표면 실장형 커패시터 및 그 제조방법
JP4535730B2 (ja) 半導体パッケージ
JP2002367862A (ja) 固体電解コンデンサおよびその製造方法
JP7113285B2 (ja) 電解コンデンサ
CN1763933B (zh) 印刷电路板与结合其的电路单元
JP2007250805A (ja) 表面実装型気密端子
JP2007081069A (ja) チップ型固体電解コンデンサおよび端子ならびに端子の製造方法
WO2001057893A1 (fr) Condensateur ultramince
JP6093093B2 (ja) 半導体モジュール
KR100779859B1 (ko) 파워 인덕터 및 그의 조립 방법
JP2007095956A (ja) 電子部品収納用パッケージ
JP2009010116A (ja) 表面実装型電子部品
JP2003264124A (ja) チップ形コンデンサ
JP6373115B2 (ja) 配線基板
JP2001217148A (ja) チップ形アルミ電解コンデンサ
JP2013110214A (ja) 電子部品収納用パッケージ
JP2005093819A (ja) チップ型コンデンサ及びそのリードフレーム
JP4441958B2 (ja) チップ形コンデンサ
JP2007324957A (ja) 圧電振動子
JP2010050537A (ja) 水晶発振器
JP5210672B2 (ja) コンデンサ部品
JP2012009687A (ja) 赤外線センサ素子用パッケージおよび赤外線センサ
JP2005203478A (ja) チップ形アルミ電解コンデンサ
JP2017028197A (ja) 電子部品搭載用パッケージおよび電子装置
JP2021052114A (ja) 電解コンデンサ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321