JP2018520504A - 表示デバイス - Google Patents

表示デバイス Download PDF

Info

Publication number
JP2018520504A
JP2018520504A JP2017559097A JP2017559097A JP2018520504A JP 2018520504 A JP2018520504 A JP 2018520504A JP 2017559097 A JP2017559097 A JP 2017559097A JP 2017559097 A JP2017559097 A JP 2017559097A JP 2018520504 A JP2018520504 A JP 2018520504A
Authority
JP
Japan
Prior art keywords
contact
display device
contacts
semiconductor layer
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017559097A
Other languages
English (en)
Other versions
JP6688320B2 (ja
Inventor
アレクサンダー フォイファー
アレクサンダー フォイファー
ドミニク ショルツ
ドミニク ショルツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2018520504A publication Critical patent/JP2018520504A/ja
Application granted granted Critical
Publication of JP6688320B2 publication Critical patent/JP6688320B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)

Abstract

本発明は、互いに別個に作動させることが可能な複数のピクセルを備えた表示デバイスに関する。表示デバイスは、第1の半導体層、活性層および第2の半導体層を含み、電磁放射を発生させる半導体積層体と、第1の半導体層に接触し、第1のコンタクトを有する第1のコンタクト構造と、第2の半導体層に接触し、第2のコンタクトを有する第2のコンタクト構造とを備える。第1のコンタクトはそれぞれ、互いに別個に作動させることが可能であり、第1の半導体層に沿って横方向に中断されずに延在し、当該第1のコンタクトの輪郭によって横方向でそれぞれのピクセルの境界を定める。半導体積層体および第1のコンタクト構造は、それぞれのピクセルと横方向で隣接する少なくとも1つの陥凹部を有する。陥凹部は、第1のコンタクト構造、第1の半導体層および活性層を通って第2の半導体層内へと延在する。第2のコンタクトは、半導体積層体のうち第1のコンタクト構造に面する側から少なくとも1つの陥凹部を通って延在する。【選択図】図1

Description

本発明は、表示デバイスに関する。
特に信頼性が高く効率的な表示デバイスの動作を可能にする表示デバイスについて特定することが本発明の目的の1つである。
表示デバイスが特定される。特に、表示デバイスは、互いに別個に作動させることができる複数のピクセルを備え、電磁放射を発生させる半導体積層体を備える。半導体積層体は、例えば、第1の半導体層、活性層および第2の半導体層を有する。表示デバイスは、例えば、発光ダイオードであり、特に、半導体積層体の成長基板がない薄膜発光ダイオードとすることができる。
表示デバイスは、第1の主要面と第2の主要面との間を垂直方向に延在する。垂直方向は、第1および/または第2の主要面に対して横断方向にもしくは直交して延びることができる。主要面は、例えば、表示デバイスの上面および下面の主要延長面とすることができる。表示デバイスは、横方向に二次元で、したがって少なくとも所々では主要面に対して平行に延在し、横方向における表示デバイスの最大延長に対して小さい垂直方向の厚さを有する。
例えば、半導体積層体、特に活性層は、III−V族化合物半導体材料を含有する。III−V族化合物半導体材料は、可視スペクトル領域(特に青から緑色の放射の場合はAlInGa1−x−yN、または特に黄色から赤色の放射の場合はAlInGa1−x−yP)から赤外(AlInGa1−x−yAs)スペクトル領域までを経て、紫外放射(AlInGa1−x−yN)を発生させるのに特に適している。ここで、0≦x≦1、0≦y≦1、およびx+y≦1であり、特に、x≠1、y≠1、x≠0、および/またはy≠0がそれぞれ当てはまる。特に上記材料系から、III−V族化合物半導体材料を使用して、更に、放射の発生における高い内部量子効率を達成することができる。
活性層は、第1の半導体層と第2の半導体層との間に配置される。第1の半導体層および第2の半導体層は、便宜的には、互いに異なる導電型を有する。特に、第1の半導体層はpドープ半導体層とすることができ、第2の半導体層はnドープ半導体層とすることができる。
表示デバイスの製造において、ピクセルは、好ましくは共通の半導体積層体から生じる。特定のピクセルと関連付けられた半導体層、したがって、ピクセルを形成する半導体積層体の横方向領域は、製造によって引き起こされるばらつきは除いて、表示デバイスの別のピクセルと関連付けられた半導体層と、それらの材料組成および層厚に関して同一とすることができる。
表示デバイスは、例えばキャリアを有する。キャリアは、例えば、少なくとも1つのピクセルを制御するために特定のピクセルとそれぞれ関連付けられる複数のスイッチを有することができる。キャリアは、例えば、半導体積層体を機械的に安定化させることができる。
第1の主要面は、例えば、半導体積層体のキャリアからは遠い側に位置する。したがって、第2の主要面は、例えば、キャリアの半導体積層体からは遠い側に位置する。
少なくとも一実施形態では、表示デバイスは、第1の半導体層に接触する第1のコンタクト構造を備える。表示デバイスは更に、第2の半導体層に接触する第2のコンタクト構造を備える。
第1のコンタクト構造は、例えば、半導体積層体とキャリアとの間に配置される。第1のコンタクト構造は、特に、第1の半導体層に導電的に接続される。第1の半導体層は、第1のコンタクト構造によって第2の主要面から電気コンタクト可能である。
第1のコンタクト構造は、例えば、金属層または金属層スタックから成る。第1のコンタクト構造は、好ましくは、光学ミラー効果を有する。例えば、第1のコンタクト構造は、Al、Ag、Au、もしくはRhなどの材料から成るか、またはかかる材料を有する。特に、第1のコンタクト構造の層厚は、50nm〜500nmである。
それに加えて、またはその代わりに、透明導電性酸化物(TCO)層が、半導体積層体と、金属層または金属層スタックとの間に導入される。これは、一例として、ITO、SnO、ZnOなどの材料から成るか、またはかかる材料を有する。特に、かかる層の層厚は、100nm未満である。
それに加えて、誘電体または誘電体層スタックを、透明導電性酸化物層と金属層または金属層スタックとの間に配置することができる。これは、一例として、SiOから成るか、またはSiOを有する。特に、この層厚は、100nm〜1000nmである。誘電体または誘電体層スタックは、例えば、特に個片化された、陥凹部を有することができる。したがって、透明導電性酸化物層と、金属層または金属層スタックとの間に導電性接続が提供される。
第2のコンタクト構造は、同様に、例えば、キャリアと半導体積層体との間に配置される。第2のコンタクト構造は、特に、第2の半導体層に導電的に接続される。第2の半導体層は、第2のコンタクト構造によって第2の主要面から電気コンタクト可能である。
第1のコンタクト構造および/または第2のコンタクト構造、あるいはその少なくとも部分層は、例えば、特に表示デバイスの動作中に発生した放射に関して、反射型に形成される。少なくとも一実施形態では、第1のコンタクト構造は、互いに独立して作動させることができる第1のコンタクトを有する。第1のコンタクトはそれぞれ、横方向に延在し、第1の半導体層に沿って中断されない。第1のコンタクトはそれぞれ、当該第1のコンタクトの輪郭によって横方向でピクセルの境界を定める。
少なくとも1つのピクセルを制御するスイッチを、例えば、本明細書では、第1のコンタクトのそれぞれと関連付けることができる。特に、第1のコンタクトは、それぞれのスイッチに電気的に接続される。第1のコンタクトは、各例において、互いに電気的に別個に第1の半導体層に接触する。垂直方向の表示デバイスの平面図では、第1のコンタクトそれぞれの横方向輪郭はそれぞれピクセルの境界を定める。換言すれば、ピクセルの横方向延長部は、それぞれの第1のコンタクトの横方向延長部によって形成される。第1のコンタクトは、特に、ピクセルを制御するため、1つのピクセルそれぞれと明確に関連付けられる。
少なくとも一実施形態では、半導体積層体および第1のコンタクト構造は、それぞれのピクセルと横方向で隣接する少なくとも1つの陥凹部を有する。少なくとも1つの陥凹部は、第1のコンタクト構造、第1の半導体層および活性層を通り、第2の半導体層内へと延在する。
特に、少なくとも1つの陥凹部は、第2の主要面から横断方向にまたは直交して第1の主要面まで延在する。少なくとも1つの陥凹部は、特に、第1のコンタクト構造を中断する。例えば、横方向で連続した第1のコンタクトはそれぞれ、少なくとも1つの陥凹部によって、互いに電気的に分離される。少なくとも1つの陥凹部は、特に、表示デバイスの平面図における個々のピクセル間の光学分離領域において、横方向に延在する。光学分離は、特に、個々のピクセルの横方向分離であり、その分離は、例えば、表示デバイスの平面図において観察者が直接知覚することができ、ならびに/あるいは適切な拡大によって測定することができ、ならびに/あるいは例えば鮮明度を印象強化した形態で、平面図において観察者が少なくとも間接的に知覚することができる。
少なくとも一実施形態では、第2のコンタクト構造は、第2のコンタクトを有する。第2のコンタクトは、半導体積層体の第1のコンタクト構造に面する側から少なくとも1つの陥凹部を通って延在する。
第2のコンタクトは、第2の半導体層それぞれに電気的に接触する。この例では、第2のコンタクトは、特に表示デバイスの共通電極の形態で、互いに電気的に接続することができる。
第2のコンタクトは、特に、第1の半導体層から電気的に絶縁される。本明細書では、表示デバイスは、第2のコンタクトを第1のコンタクトおよび/または第1の半導体層から電気的に分離する、分離構造を有することができる。例えば、この目的のため、分離構造は、横方向で少なくとも1つの陥凹部の境界を定める。例えば、第2のコンタクトは、分離構造によって横方向で境界を定められた少なくとも1つの陥凹部を完全に塞ぐ。この代わりに、第2のコンタクトは、分離構造と、少なくとも1つの陥凹部の端面にある第2の半導体層とを被覆し、したがって特に、それぞれの陥凹部を完全には塞がない。
第2のコンタクトによる第2の半導体層の接触は、特に、表示デバイスの平面図における個々のピクセル間の光学分離の領域で延在する。ピクセル間の光学分離は、このように、特に第2の半導体層の接触と組み合わせることができる。例えば、本明細書では、特に表示デバイスの動作中に発生する放射に関して、分離構造は、反射型に構成することができる。分離構造は、例えば、部分的または完全に透明な誘電体、例えば酸化シリコンおよび/または窒化シリコンおよび/または酸化アルミニウムから成る。例えば、このように、反射は、誘電体上、または動作中に発生する放射のビーム経路の後方にある第2のコンタクト構造の金属層上の全反射の形態で、角度に依存して起こることができる。第2のコンタクト構造は、有利には、例えば銀などの高反射性材料から、この目的のために構成される。
少なくとも一実施形態では、互いに別個に作動させることができる複数のピクセルを備えた表示デバイスは、電磁放射を発生させる半導体積層体を備える。半導体積層体は、第1の半導体層、活性層および第2の半導体層を有する。
表示デバイスは、第1の半導体層に接触する第1のコンタクト構造と、第2の半導体層に接触する第2のコンタクト構造とを更に備える。第1のコンタクト構造は、互いに別個に作動させることができ、第1の半導体層に沿って横方向に中断されずにそれぞれ延在する第1のコンタクトを有する。第1のコンタクトはそれぞれ、当該第1のコンタクトの輪郭によって横方向でピクセルの境界を定める。
半導体積層体および第1のコンタクト構造は、それぞれのピクセルと横方向で隣接する少なくとも1つの陥凹部を有し、その陥凹部は、第1のコンタクト構造、第1の半導体層、および活性層を通って、第2の半導体層内へと延在する。第2のコンタクト構造は、半導体積層体の第1のコンタクト構造に面する側から少なくとも1つの陥凹部を通って延在する、第2のコンタクトを有する。
これにより、第1のコンタクト構造の個々のピクセルと第1の半導体層との間の分離トレンチが、第2の半導体層の貫通接触(through-contacting)として使用される、表示デバイスの特定の有利な横方向空間を利用することが容易になる。したがって、表示デバイスの放射面と非放射面の比を特に高く保つことができるので、表示デバイスの高効率に寄与する。更に、個々のピクセルに関して横縁部領域で接触するので、個々のピクセルの中断されない照明パターンが容易になる。特に、接触によって暗く知覚され得るピクセル内の位置を、この例では回避することができる。更に、ピクセルの冗長な接触が容易になるので、表示デバイスの信頼性に寄与する。
少なくとも一実施形態では、第1および第2のコンタクトはそれぞれ、第1および第2の半導体層と直接接触する。第1および第2のコンタクトは、それぞれの半導体層と電気的に、特に直接接触する。例えば、第1のコンタクトおよび第1の半導体層は、互いに横方向で二次元的に直接隣接する。第2のコンタクトは、例えば、それぞれの陥凹部を通って第2の半導体層内へと延在する。
少なくとも一実施形態では、いくつかの第2のコンタクトが少なくとも1つのピクセルと関連付けられ、それらのコンタクトがそれぞれのピクセルに冗長に接触する。特に、いくつかの第2のコンタクトは、少なくとも1つのピクセルと横方向で隣接する。少なくとも1つのピクセルの作動は、ピクセルと関連付けられたいくつかの第2のコンタクト、およびそれぞれの第1のコンタクトを介して、半導体積層体の通電によって行われる。
第2のコンタクトをピクセルの横縁部領域に配置することによって、いくつかの冗長な第2のコンタクトを単一のピクセルと関連付けることができる。したがって、いくつかの第2のコンタクトのうち1つが破損すると、特に単純な方法で補償することができる。これは、表示デバイスの製造における高収率および高い安全性に寄与する。
少なくとも一実施形態では、第2のコンタクトの少なくとも1つは、いくつかの隣接したピクセルと横方向で隣接して配置され、いくつかの隣接したピクセルに接触するように構成される。換言すれば、少なくとも1つの第2のコンタクトはそれぞれ、いくつかの隣接したピクセルと関連付けられる。したがって、いくつかのピクセルを、単一のコンタクトを用いて有利な方法で作動させることができる。このように、ピクセルの接触に対する空間的要件を小さく保つことができ、表示デバイスの放射面と非放射面との比を高くすることに寄与する。
少なくとも一実施形態では、ピクセルは、格子の形態で横方向に分離して配置される。ピクセルは、この例では、例えば、互いに横断方向にまたは直交して行および列の形で配置され、行および列はそれぞれ分離ウェブによって分離される。横方向分離の分離ウェブは、この例では、同様に、それらに対して横断方向にまたは直交して配置された行および列に沿って延びる。横方向分離は、例えば、分離ウェブの交点にある格子の格子点またはノーダルポイントを囲む格子を形成する。換言すれば、ピクセルは、格子に対して、特に分離ウェブによって形成される格子の隙間に配置される。これは、表示デバイスの平面図では、ピクセルが光学的に分離されて配置されることを意味する。第2のコンタクトの少なくとも1つは、格子のノーダルポイントに配置される。
例えば、ピクセルは、規則的な多角形格子の形で分離されて配置される。ピクセルの横方向分離は、この例では、必ずしも直線に沿っていなくても良い。実際、側面が湾曲または屈曲したピクセルも、少なくとも区域内で、横方向分離によって作成することができる。例えば、ピクセルは円形のドットとして知覚することができる。格子の形態で分離して配置されたピクセルの活性化は、有利な方法で単純化される。更に、形、図形、または文字の表現を、表示デバイスによって精密かつ柔軟に行うことができる。
少なくとも一実施形態では、第2のコンタクトの1つは、格子の各ノーダルポイントに配置される。したがって、それぞれの第2のコンタクトは、有利には、ピクセル間の光学分離ウェブの形で配置されるので、表示デバイスの放射面が中断されずに保たれ、最大サイズのものとすることができる。特に、それぞれの第2のコンタクトは、格子のノーダルポイントに対応する配置において、いくつかのピクセルと、例えば規則的な長方形の格子の4つのピクセルと、横方向で隣接することができる。これにより、1つの特定の第2のコンタクトのみを使用して、特に多数の隣接したピクセルを作動させることが可能になる。
少なくとも一実施形態では、第2のコンタクトはそれぞれ、それぞれの列に対して、ならびに/またはそれぞれの行に対して、2つの隣接したノーダルポイントの間に配置される。このように、それぞれの第2のコンタクトは、例えば、それぞれの例において、2つのピクセルと関連付けられる。
少なくとも一実施形態では、第2のコンタクトの1つが、格子の横方向に連続したノーダルポイントの1つおきに配置される。したがって、表示デバイスは、有利には、冗長な第2のコンタクトなしで作動させることができるので、表示デバイスの特に高い表面利用が容易になる。このこととは別に、第2のコンタクトの1つが格子の横方向に連続したノーダルポイントのx個おきに配置される(xは任意の自然数であり得る)ことが、同様に可能である。換言すれば、1および0.5とは異なるノーダルポイントの偶数の有理数を第2のコンタクトが占めることができる。
少なくとも一実施形態では、表示デバイスの横縁部領域と隣接するピクセルと関連付けられた第2のコンタクトの少なくとも1つは、横縁部領域に沿って平行に延在して構成される。これは、表示デバイスの均一な外形、および表示デバイスの製造におけるプロセスの信頼性に寄与する。例えば、特に個片化プロセスに関して、表示デバイスの機械的脆弱点を回避することができる。一例として、それぞれの第2のコンタクトは、表示デバイスの縁部に沿った特定の第2のコンタクト周りの移行区域において、それぞれの第2のコンタクトの構造が突き出ないような実質的に平坦な表面が生じるような形で、表示デバイスの横縁部領域と面一で終わる。このこととは別に、特定の第2のコンタクトは少なくとも、前記移行区域に少なくとも1つの縁部がない表面が作成されるような形で配置される。
少なくとも一実施形態では、ピクセルと関連付けられた第2のコンタクトの横方向延長部は、それぞれの例において、それぞれのピクセルと関連付けられた第2のコンタクトの数に依存する。第2のコンタクトの横方向延長部は、この例では、形状およびサイズの両方が変動し得る。特に、特定のピクセルと関連付けられた第2のコンタクトは、横方向で、特定のピクセルと隣接する。特定のピクセルの作動は、ピクセルと関連付けられた第2のコンタクト、およびそれぞれの第1のコンタクトを介して、通電によって行われる。
第2のコンタクトの横方向延長部を適合させることによって、表示デバイスの特に均一な照明パターンが容易になる。例えば、個々のピクセルの明るさは、それぞれの関連付けられた第1および第2のコンタクトを通って流れる電流によって影響される。コンタクトを通って流れる電流は、特に、それぞれのコンタクトの断面積に比例する。
一例として、あるピクセルと関連付けられた多数の第2のコンタクトを、表示デバイスの他のピクセルと比べて低減することができるので、表示デバイスの他のピクセルと関連付けられた第2のコンタクトと比べて、そのピクセルと関連付けられた第2のコンタクトを同時に拡大することによって、ピクセルを作動させる累積した電流の流れが実質的に等しく、ピクセルの均一な明るさが達成される。
少なくとも一実施形態では、表示デバイスの横縁部領域と隣接するピクセルと関連付けられた第2のコンタクトの少なくとも1つは、それぞれの第2のコンタクトが表示デバイスの横方向内部に対してずれて配置される、所定の間隔を有する。例えば、それぞれの第2のコンタクトは、それぞれの第2のコンタクトが縁部と面一で終わるか、または表示デバイスの縁部に沿ったそれぞれの第2のコンタクト周りの移行区域に対して、それぞれの第2のコンタクトの少なくとも横方向突出が低減もしくは回避されるような形で、表示デバイスの内部に対して横方向にずれて配置される。それぞれの第2のコンタクトは、この例では、例えば、上述の格子上に、ただし格子のノーダルポイントに対して横方向にずれて配置することができる。これは、有利には、表示デバイスの製造におけるプロセスの高い信頼性に寄与する。
少なくとも一実施形態では、第2のコンタクトの少なくとも1つの横方向延長部は、円形に構成される。したがって、有利には、少なくとも1つの円形に構成された第2のコンタクトと関連付けられたピクセルの特に均一な通電が容易になる。
少なくとも一実施形態では、それぞれの第2のコンタクトの横方向延長部は、垂直方向で様々であり得る。特に、それぞれの第2のコンタクトおよび/またはそれぞれの陥凹部は、円錐状に、または円錐の形状で構成することができる。例えば、それぞれの陥凹部および/またはそれぞれの第2のコンタクトの横方向延長部は、第2の主要面に向かって拡大される。したがって、それぞれの第2のコンタクトと関連付けられたピクセルの横方向限界は、例えば、漏斗状であって、それぞれのピクセルにおいて発生する放射の特に有利な放射特性に寄与する。
少なくとも一実施形態では、第2のコンタクトの少なくとも1つは、ピクセルを横方向で囲む。特に均一な電流の流れが、有利には、横方向で囲まれたピクセルに対して容易になる。これは、特にピクセルの知覚可能な明るさに関して、ピクセルの区域において均一に発生する放射に寄与する。
少なくとも一実施形態では、第2のコンタクト構造は、格子の形態で構成される。これにより、有利には、ピクセルの特に単純で冗長な接触、ならびに均一な通電が可能になる。
更なる特徴、構成、および便宜性が、図面と関連した例示的実施形態の以下の説明から得られる。
互いに別個に作動させることができる複数のピクセルを備えた表示デバイスの第1の例示的実施形態を示す概略横断面図である。 図1による表示デバイスの第2の例示的実施形態を示す概略横断面図である。 図1による表示デバイスの第3の例示的実施形態を示す概略平面図である。 図1による表示デバイスの第4の例示的実施形態を示す概略平面図である。 図1による表示デバイスの第5の例示的実施形態を示す概略平面図である。 図1による表示デバイスの第6の例示的実施形態を示す概略平面図である。 図1による表示デバイスの第7の例示的実施形態を示す概略平面図である。 図1による表示デバイスの第8の例示的実施形態を示す概略平面図である。 図1による表示デバイスの第9の例示的実施形態を示す概略平面図である。 図1による表示デバイスの第10の例示的実施形態を示す概略平面図である。
同一および類似の要素、または同じ効果を有する要素には、図面中で同じ参照符号が与えられる。図面、および図面に示される要素の互いに対するサイズ比は、原寸に比例していると見なされるべきでない。実際には、個々の要素、および特に層厚は、より良い表示および/またはより良い理解のため、大きく強調されて示される場合がある。
互いに別個に作動させることができる複数のピクセル1a、1b、1cを備えた、表示デバイス1の第1の例示的実施形態が、図1に示されている。表示デバイス1は、例えば、ピクセル1a、1cの破線によって示されるように、表示された区画を超えて横方向に延在する。
表示デバイス1は、第1の半導体層31、放射を発生させるために設けられた活性層33、および第2の半導体層35を有する、半導体積層体3を備える。表示デバイス1は、第1の主要面10aと第2の主要面10bとの間で垂直方向に延在する。第1の主要面10aは、特に、表示デバイス1の放射出口面を形成することができる。
活性層33は、第1の半導体層31と第2の半導体層35との間に配置される。2つの半導体層31、35は、異なる導電型のものである。第1の半導体層31は、特に、p導電型であるように構成され、第2の半導体層35はn導電型であるように構成される。
第1の半導体層31に対して二次元で直接隣接して第1のコンタクト構造51が延在し、それによって第1の半導体層31の電気コンタクトが容易になる。第1のコンタクト構造51は、表示デバイス1を通って垂直に延在する複数の陥凹部7a、7bによって中断される。特に、第1のコンタクト構造51は、互いに電気的に分離された複数の第1のコンタクト51a、51b、51cに分割される。第1のコンタクト51a、51b、51cの横方向延長部は、ピクセル1a、1b、1cの横方向延長部に対応する。
第1のコンタクト51a、51b、51cは、表示デバイス1の第2の主要面10bから、第1の半導体層31に電気的に接触し、ピクセル1a、1b、1cを互いに別個に通電するのを容易にする。換言すれば、それぞれのピクセル1a、1b、1cを別々に作動させるため、第1のコンタクト51a、51b、51cの1つはそれぞれ、ピクセル1a、1b、1cの1つと関連付けられる。
陥凹部7a、7bは、ピクセル1a、1b、1cの間にあるそれぞれの光学分離ウェブ7xの領域に、特に分離ウェブ7xの内部に配置される。このように、それぞれのピクセル1a、1b、1cと関連付けられた第1のコンタクト51a、51b、51cは、二次元で中断されずに構成される。
陥凹部7a、7bは、第1のコンタクト構造51から更に第1の半導体層31および活性層33を通って垂直方向に延在する。図1に示されるように、陥凹部7a、7bは、更に第2の半導体層35内へと延在することができる。陥凹部7a、7bは、半導体積層体3および第1のコンタクト構造51に対して横方向で、電気絶縁性の分離構造53によって境界を定められる。分離構造53は、第1のコンタクト構造51に沿って、第2の主要面10bに面する側で横方向に更に延在する。
第2のコンタクト構造55は、同様に、分離構造53に沿って、第2の主要面10bに面する側で横方向に延在する。第2のコンタクト構造55は、例えば分離構造53によって、第1のコンタクト構造51から電気的に分離される。第2のコンタクト構造55は、第2の半導体層35に向かって陥凹部7a、7b内へと延在する第2のコンタクト55a、55bを形成する。
第2のコンタクト55a、55bは、表示デバイス1の第2の主要面10bから、第2の半導体層35に電気的に接触し、ピクセル1a、1b、1cの通電を容易にする。第2のコンタクト55a、55bは、特に、互いに電気的に接続することができる。その結果、例えば、第2のコンタクト構造55は、表示デバイス1のピクセル1a、1b、1cの共通電極を形成する。
それぞれのピクセル1a、1b、1cを作動させるため、第2のコンタクト55a、55bの1つを、ピクセル1a、1b、1cの1つとそれぞれ関連付けることができる。更に、それぞれのピクセル1a、1b、1cを作動させるため、第2のコンタクト55a、55bの1つを、ピクセル1a、1b、1cの2つ以上と関連付けることもできる。更に、それぞれのピクセル(1つ)1a、1b、1cまたはそれぞれのピクセル(2つ以上)1a、1b、1cを作動させるため、第2のコンタクト55a、55bの2つ以上を、ピクセル1a、1b、1cの1つおよび/または2つ以上と関連付けることができる。図1に示される横断面図とは別に、分離構造53による第2のコンタクト構造55の分離は、例えば紙面で行われる。紙面に直交する表示デバイス1の他の横方向断面では、例えば、第2のコンタクト構造55は連続して接続される。換言すれば、図1に示される第2のコンタクト構造55の横方向分離は、例えば、紙面の1つの領域のみに存在するが、平面図では、このポイントは分離ではなく、キャリアの方向でそれぞれのピクセル1a、1b、1cのそれぞれのコンタクト55a、55bを貫通する役割を果たす、単なる局所的な陥凹部である。
第1の例示的実施形態による表示デバイス1の第2の例示的実施形態が、図2に示されている。第1の例示的実施形態とは対照的に、表示デバイス1は、キャリア9を更に有する。キャリア9は、例えば、表示デバイス1を機械的安定に役立つことができる。その代わりに、またはそれに加えて、キャリア9は、表示デバイス1の電気コンタクトに役立つことができる。
例えば、キャリア9は、この目的で、第1のコンタクト構造51および第2のコンタクト構造55を互いに電気的に分離する、更なる分離構造91を備える。キャリアは、互いに別個に作動させることができ、第1のコンタクト51a、51b、51cの1つにそれぞれ電気的に接続されるスイッチ93a、93b、93cを更に備える。
図3〜10を参照すると、上述の例示的実施形態の1つによる表示デバイス1の第3〜第10の例示的実施形態が、概略図で示されている。単純化して表すため、紙面のいくつかの垂直断面が示されている。特に、第1のコンタクト構造51および第2のコンタクト構造55の配置が示されており、第1のコンタクト51a、51b、51cおよび第2のコンタクト55a、55bの数、形状、サイズおよび位置は、以下の例示的実施形態において異なり得る。
第3の例示的実施形態(図3を参照)では、ピクセル1a、1b、1cは、格子の形態で互いに分離して配置されている。ピクセル1a、1b、1cは、それらの横方向延長部において、第1のコンタクト51a、51b、51cに実質的に対応する。格子100は、例えば、均一な格子であり、特に均一な長方形の格子である。
格子は、格子100の列および行がそれぞれ交差するノーダルポイント100xを備える。格子の行および列は、特に、個々のピクセル1a、1b、1cの間の光学分離ウェブ7xを形成する。それぞれの例において、ノーダルポイント100x上には、第2のコンタクト55a、55bの1つが配置される。それぞれのピクセル1a、1b、1cを作動させるため、4つの隣接した第2のコンタクト55a、55bが各ピクセル1a、1b、1cと関連付けられ、それらのコンタクトによって、それぞれのピクセル1a、1b、1cの領域で、第2の半導体層35(図1を参照)の冗長な通電が可能になる。通電は、4つ全ての辺から均一にそれぞれのピクセル1a、1b、1cに関して行われるので、ピクセル1a、1b、1cの均一な輝度分布が容易になる。
それぞれの例において、第2のコンタクト55a、55bの1つはまた、それぞれのピクセル1a、1b、1cの領域における第2の半導体層35の冗長な通電の代わりに、第2のコンタクト55a、55bを追加で要しないようにして、4つの隣接したピクセル1a、1b、1cと関連付けられる。したがって、第2のコンタクト55a、55bの横方向の空間要件は、有利には小さく保たれる。第2のコンタクト55a、55bを、ピクセル1a、1b、1cの間の光学分離ウェブ7xの領域に配置することによって、表示デバイス1の特に高い放射面にも寄与する。
第1のコンタクト51a、51b、51cは、例えば、反射性であるように構成される。そのため、第1のコンタクト51a、51b、51cは、「コンタクトミラー」または「ミラー面」と説明することもできる。この例示的実施形態では、第1のコンタクト51a、51b、51cは、例えば、長方形に構成される。
第2のコンタクト55a、55bは、例えば、それぞれの隣接したピクセル1a、1b、1cの領域で第2の半導体層35が均一に通電されるように、横方向延長部が円形に構成される。
第4の例示的実施形態(図4を参照)では、ピクセル1a、1b、1cは、同様に、格子の形態で互いに分離して配置されている。第1のコンタクト51a、51b、51cの横方向延長部が第3の例示的実施形態と比較して低減されるように、第1のコンタクト51a、51b、51cの領域における陥凹部7a、7bの横方向延長部は、大きい寸法にされる。これにより、第2のコンタクト55a、55bの特に大きい横方向延長部が可能になるので、第2のコンタクト55a、55bの作動中、電流密度を低く保つことができる。第1のコンタクト51a、51b、51cの横方向延長部が低減されることによる放射面の損失は、有利には、この例では、それぞれのピクセル1a、1b、1cに対して第2の半導体層35が中央に配置されて接触する場合と比較して小さい。第1のコンタクト51a、51b、51cは、本明細書では、それらの横方向縁部に陥凹部を、特に円のセグメントの形状の陥凹部を有することができる。
第5の例示的実施形態は、第2のコンタクト55a、55bの数によって、上述の第3および第4の例示的実施形態と異なる。この例示的実施形態では、2つのみの第2のコンタクト55a、55bが、各ピクセル1a、1b、1cと関連付けられる。これとは別に、各ピクセル1a、1b、1cと関連付けられる第2のコンタクト55a、55bの数を、更に異ならせることができる。例えば、1つのみの第2のコンタクト55a、55bを各ピクセル1a、1b、1cと関連付けることができる。この目的のため、第2のコンタクト55a、55bは、例えば、1つおきの行および1つおきの列のノーダルポイントのみに配置することができる。ノーダルポイント100xと関連付けられたそれぞれの第1のコンタクト51a、51b、51cを第2のコンタクト55a、55bが占めていない場合、円のセグメントの形状の陥凹部(第4の例示的実施形態を参照)が有利に排除されるので、それぞれのピクセル1a、1b、1cと関連付けられた放出面が最大になる。
第6の例示的実施形態(図6を参照)では、陥凹部7a、7bは、例えば、半導体積層体3内で連続的に延在する、共通の陥凹部を形成する。例として、この陥凹部は、半導体積層体3にエッチングされる。この陥凹部では、第2のコンタクト55a、55bは、例えば、それぞれのピクセル1a、1b、1cを横方向で囲む連続的な第2のコンタクト構造55を形成する。
第7の例示的実施形態(図7を参照)では、表示デバイス1の横縁部領域10cが示されている。上述の第3〜第6の例示的実施形態とは対照的に、第2のコンタクト55a、55bのうち2つのみが、横縁部領域10cと隣接するピクセル1a、1b、1cと関連付けられ、表示デバイス1aの横方向角に関連する。第2のコンタクト55a、55bは機械的に高感度であるため、この配置により、少ない破損のリスクで、縁部領域10cにおいて表示デバイス1を単純に分断することが容易になる。
第8の例示的実施形態(図8を参照)では、第7の例示的実施形態とは対照的に、第2のコンタクト55a、55bは、表示デバイス1の横縁部領域10cにおいて、横縁部領域10cに対して平行に構成される。例えば、第2のコンタクト55a、55bはまた、表示デバイス1の連続的なフレームを形成することができる。これにより、横縁部領域10cにおける表示デバイス1の単純化された分断、ならびに横縁部領域10cのピクセル1a、1b、1cであっても均一な通電および均質な明るさが可能になる。
第9の例示的実施形態(図9を参照)では、上述の第7および第8の例示的実施形態とは対照的に、第2のコンタクト55a、55bは、表示デバイス1の横縁部領域10cにおいて、表示デバイス1の内部に対して横方向にずれて配置される。したがって、有利には、例えば、第2のコンタクト55a、55bを分離縁部から除去することによって、それぞれのピクセル1a、1b、1cの可能な限り最も均質な通電を維持したまま、分離プロセスにおける破損時安全性を増大させることができる。
第10の例示的実施形態(図10を参照)では、横縁部領域10cと隣接するピクセル1a、1b、1cと関連付けられた第2のコンタクト55a、55bの横方向延長部の形状およびサイズは、第7の例示的実施形態とは異なる。第2のコンタクト55a、55bの横方向延長部は、特に、表示デバイス1の横方向内部における第2のコンタクト55a、55bと比較して、横縁部領域10cに向かって拡大される。したがって、第2のコンタクト55a、55bの電流密度、ならびにそれぞれのピクセル1a、1b、1cに対応する領域において第2の半導体層35に供給される蓄積電流は、有利には均質である。
例示的実施形態を参照して行った説明は、本発明をこれらの実施形態に制限するものではない。それよりもむしろ、本発明は、あらゆる新規な特徴または特徴のあらゆる組み合わせ自体が、特許請求の範囲または例示的実施形態に明示的に示されていない場合であっても、特に特許請求の範囲における特徴のあらゆる組み合わせを含む、この特徴およびこの組み合わせを包含する。
本出願は、ドイツ国出願第DE102015108532.1号の優先権を主張し、その開示を後方参照により明示的に組み込む。
1 表示デバイス
1a,1b,1c ピクセル
10a 第1の主要面
10b 第2の主要面
10c 縁部領域
3 半導体積層体
31 第1の半導体層
33 活性層
35 第2の半導体層
51 第1のコンタクト構造
51a,51b,51c 第1のコンタクト
53 分離構造
55 第2のコンタクト構造
55a,55b 第2のコンタクト
7a,7b 陥凹部
7x 分離ウェブ
9 キャリア
91 分離構造
93a,93b,93c スイッチ
100 格子
100x ノーダルポイント

Claims (13)

  1. 互いに別個に作動させることが可能な複数のピクセル(1a、1b、1c)を備えた表示デバイス(1)であって、
    第1の半導体層(31)、活性層(33)および第2の半導体層(35)を含み、電磁放射を発生させる半導体積層体(3)と、
    前記第1の半導体層(31)に接触し、第1のコンタクト(51a、51b、51c)を有する第1のコンタクト構造(51)と、
    前記第2の半導体層(35)に接触し、第2のコンタクト(55a、55b)を有する第2のコンタクト構造(55)と、
    を備え、
    前記第1のコンタクトはそれぞれ、互いに別個に作動させることが可能であり、前記第1の半導体層(31)に沿って横方向に中断されずに延在し、当該第1のコンタクトの輪郭によって横方向でそれぞれのピクセル(1a、1b、1c)の境界を定め、
    前記半導体積層体(3)および前記第1のコンタクト構造(51)は、それぞれのピクセル(1a、1b、1c)と横方向で隣接する少なくとも1つの陥凹部(7a、7b)を有し、
    前記陥凹部は、前記第1のコンタクト構造(51)、前記第1の半導体層(31)および前記活性層(33)を通って、前記第2の半導体層(35)内へと延在し、
    前記第2のコンタクト(55a、55b)は、前記半導体積層体(3)のうち前記第1のコンタクト構造(51)に面する側から前記少なくとも1つの陥凹部(7a、7b)を通って延在する、
    表示デバイス(1)。
  2. 前記第1および第2のコンタクト(51a、51b、51c、55a、55b)はそれぞれ、前記第1および第2の半導体層(31、35)と直接接触している、
    請求項1に記載の表示デバイス(1)。
  3. いくつかの第2のコンタクト(55a、55b)は、少なくとも1つのピクセル(1a、1b、1c)と関連付けられ、それぞれのピクセル(1a、1b、1c)に冗長に接触する、
    請求項1または2に記載の表示デバイス(1)。
  4. 前記第2のコンタクト(55a、55b)の少なくとも1つは、いくつかの隣接したピクセル(1a、1b、1c)と横方向で隣接して配置され、前記いくつかの隣接したピクセル(1a、1b、1c)に接触するように構成される、
    請求項1〜3のいずれか一項に記載の表示デバイス(1)。
  5. 前記ピクセル(1a、1b、1c)は、格子の形態で互いに横方向に分離して配置され、
    前記第2のコンタクト(55a、55b)の少なくとも1つは、前記格子(100)のノーダルポイント(100x)に配置される、
    請求項1〜4のいずれか一項に記載の表示デバイス(1)。
  6. 前記第2のコンタクト(55a、55b)の1つは、前記格子(100)の全てのノーダルポイント(100x)に配置される、
    請求項5に記載の表示デバイス(1)。
  7. 前記第2のコンタクト(55a、55b)の1つは、前記格子(100)の横方向に連続したノーダルポイント(100x)の1つおきに配置される、
    請求項5に記載の表示デバイス(1)。
  8. 前記第2のコンタクト(55a、55b)の少なくとも1つは、前記表示デバイス(1)の横縁部領域(10c)に隣接するピクセル(1a、1b、1c)と関連付けられ、前記横縁部領域(10c)に沿って平行に延在して構成される、
    請求項1〜7のいずれか一項に記載の表示デバイス(1)。
  9. ピクセル(1a、1b、1c)と関連付けられた第2のコンタクト(55a、55b)の横方向延長部はそれぞれ、前記それぞれのピクセル(1a、1b、1c)と関連付けられた第2のコンタクト(55a、55b)の数に依存する、
    請求項1〜8のいずれか一項に記載の表示デバイス(1)。
  10. 前記第2のコンタクト(55a、55b)の少なくとも1つは、前記表示デバイス(1)の横縁部領域(10c)と隣接するピクセル(1a、1b、1c)と関連付けられ、
    前記それぞれの第2のコンタクト(55a、55b)は、所定の間隔を有して、前記表示デバイス(1)の横方向内部にずれて配置される、
    請求項1〜9のいずれか一項に記載の表示デバイス(1)。
  11. 前記第2のコンタクト(55a、55b)の少なくとも1つの横方向延長部は、円形に構成される、
    請求項1〜10のいずれか一項に記載の表示デバイス(1)。
  12. 前記第2のコンタクト(55a、55b)の少なくとも1つは、ピクセル(1a、1b、1c)を横方向で囲む、
    請求項1〜11のいずれか一項に記載の表示デバイス(1)。
  13. 前記第2のコンタクト構造(55)は、格子の形態で構成される、
    請求項1〜12のいずれか一項に記載の表示デバイス(1)。
JP2017559097A 2015-05-29 2016-05-11 表示デバイス Active JP6688320B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015108532.1A DE102015108532A1 (de) 2015-05-29 2015-05-29 Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
DE102015108532.1 2015-05-29
PCT/EP2016/060554 WO2016192939A1 (de) 2015-05-29 2016-05-11 Anzeigevorrichtung mit einer mehrzahl getrennt voneinander betreibbarer bildpunkte

Publications (2)

Publication Number Publication Date
JP2018520504A true JP2018520504A (ja) 2018-07-26
JP6688320B2 JP6688320B2 (ja) 2020-04-28

Family

ID=55963372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017559097A Active JP6688320B2 (ja) 2015-05-29 2016-05-11 表示デバイス

Country Status (7)

Country Link
US (1) US10361249B2 (ja)
JP (1) JP6688320B2 (ja)
KR (2) KR20230070068A (ja)
CN (1) CN107636832A (ja)
DE (2) DE102015108532A1 (ja)
TW (1) TWI590435B (ja)
WO (1) WO2016192939A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019204823A (ja) * 2018-05-21 2019-11-28 シャープ株式会社 マイクロ発光素子、画像表示素子およびその形成方法
JP2022525958A (ja) * 2019-03-19 2022-05-20 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 複数の画素と分離要素とを備えた光電子半導体デバイスおよび該光電子半導体デバイスを製造するための方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015108545A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015119353B4 (de) 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102016100351B4 (de) 2016-01-11 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement, Leuchtvorrichtung und Autoscheinwerfer
DE102016106831A1 (de) 2016-04-13 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102016123013A1 (de) 2016-11-29 2018-05-30 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
DE102017102247A1 (de) 2017-02-06 2018-08-09 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Herstellungsverfahren hierfür
BR112020009088B1 (pt) 2017-11-08 2023-12-12 Seoul Viosys Co., Ltd Unidade de led para exibição e aparelho de exibição utilizando a mesma
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892296B2 (en) * 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
DE102018106970A1 (de) 2018-03-23 2019-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
CN110676280A (zh) * 2018-05-30 2020-01-10 鸿富锦精密工业(深圳)有限公司 显示面板及显示面板制作方法
KR102469704B1 (ko) * 2020-04-23 2022-11-22 주식회사 썬다이오드코리아 경사진 측면을 가지는 마이크로 디스플레이의 화소

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010014032A1 (en) * 2008-07-07 2010-02-04 Glo Ab A nanostructured LED
JP2011054967A (ja) * 2009-08-31 2011-03-17 Lg Innotek Co Ltd 発光素子及びこれを備える発光素子パッケージ
WO2014139849A1 (de) * 2013-03-15 2014-09-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
JP2015501085A (ja) * 2011-12-22 2015-01-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 表示装置および表示装置の製造方法
JP2015156431A (ja) * 2014-02-20 2015-08-27 スタンレー電気株式会社 半導体発光素子及び半導体発光装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008034560B4 (de) * 2008-07-24 2022-10-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8643046B2 (en) * 2009-05-14 2014-02-04 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element, method for producing the same, lamp, lighting device, electronic equipment, mechanical device and electrode
DE102009023849B4 (de) * 2009-06-04 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
US8816383B2 (en) 2012-07-06 2014-08-26 Invensas Corporation High performance light emitting diode with vias
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
DE102012110775A1 (de) * 2012-11-09 2014-05-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102012112302A1 (de) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
JP2015012048A (ja) * 2013-06-27 2015-01-19 三菱電機株式会社 アクティブマトリクス基板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010014032A1 (en) * 2008-07-07 2010-02-04 Glo Ab A nanostructured LED
JP2011527519A (ja) * 2008-07-07 2011-10-27 グロ アーベー ナノ構造のled
JP2011054967A (ja) * 2009-08-31 2011-03-17 Lg Innotek Co Ltd 発光素子及びこれを備える発光素子パッケージ
JP2015501085A (ja) * 2011-12-22 2015-01-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 表示装置および表示装置の製造方法
WO2014139849A1 (de) * 2013-03-15 2014-09-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
JP2015156431A (ja) * 2014-02-20 2015-08-27 スタンレー電気株式会社 半導体発光素子及び半導体発光装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HERRNSDORF ET AL.: "Active-Matrix GaN Micro Light-Emitting Diode Display With Unprecedented Brightness", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 62, no. 6, JPN6020008520, June 2015 (2015-06-01), US, pages 1918 - 1925, XP011581749, ISSN: 0004229772, DOI: 10.1109/TED.2015.2416915 *
LIU ET AL.: "Investigation of Forward Voltage Uniformity in Monolithic Light-Emitting Diode Arrays", IEEE PHOTONICS TECHNOLOGY LETTERS, vol. 25, no. 13, JPN6020008519, July 2013 (2013-07-01), US, pages 1290 - 1293, XP011515647, ISSN: 0004229771, DOI: 10.1109/LPT.2013.2263223 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019204823A (ja) * 2018-05-21 2019-11-28 シャープ株式会社 マイクロ発光素子、画像表示素子およびその形成方法
JP7105612B2 (ja) 2018-05-21 2022-07-25 シャープ株式会社 画像表示素子およびその形成方法
JP2022525958A (ja) * 2019-03-19 2022-05-20 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 複数の画素と分離要素とを備えた光電子半導体デバイスおよび該光電子半導体デバイスを製造するための方法

Also Published As

Publication number Publication date
CN107636832A (zh) 2018-01-26
WO2016192939A1 (de) 2016-12-08
DE112016002412B4 (de) 2021-09-09
KR20180013904A (ko) 2018-02-07
KR20230070068A (ko) 2023-05-19
US10361249B2 (en) 2019-07-23
TWI590435B (zh) 2017-07-01
JP6688320B2 (ja) 2020-04-28
US20180166499A1 (en) 2018-06-14
DE112016002412A5 (de) 2018-03-08
TW201703246A (zh) 2017-01-16
KR102531660B1 (ko) 2023-05-12
DE102015108532A1 (de) 2016-12-01

Similar Documents

Publication Publication Date Title
JP6688320B2 (ja) 表示デバイス
KR102422362B1 (ko) 향상된 콘트라스트와 광도를 가지는 화소들을 구비하는 광전자장치
JP6701205B2 (ja) 発光ダイオードを含む光電デバイス
US11289634B2 (en) Image display element
US8975656B2 (en) Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or device
US11121124B2 (en) Display device with a plurality of separately operable pixels formed in a grid
US20140034985A1 (en) Light emitting diode having increased light extraction
US20220037393A1 (en) Optoelectronic device comprising pixels which emit three colours
KR20230004445A (ko) 발광 다이오드 구조물 및 그 제조 방법
WO2018129697A1 (zh) 半导体器件及其制造方法
JP2009123720A (ja) 半導体発光装置及びその製造方法
TW200824151A (en) Semiconductor light-emitting device
CN114023861A (zh) Micro-LED芯片结构及其制作方法
US20170250315A1 (en) Dot matrix light-emitting diode backlighting light source for a wafer-level microdisplay and method for fabricating the same
JP5989318B2 (ja) 半導体発光素子及びその製造方法
KR20210102741A (ko) 반도체 발광 소자 및 이의 제조 방법
KR101863543B1 (ko) 반도체 발광소자
CN113193091B (zh) 具有谐振腔的发光二极管结构及其制造方法
CN101971373B (zh) 发射辐射的薄膜半导体芯片和用于制造发射辐射的薄膜半导体芯片的方法
KR101087970B1 (ko) 반도체 발광소자
KR20160046010A (ko) 반도체 발광소자
KR101643688B1 (ko) 반도체 발광소자
KR101199494B1 (ko) 반도체 발광소자
KR20160018924A (ko) 반도체 발광소자
CN105226158A (zh) 一种大尺寸发光二极管

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190712

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200403

R150 Certificate of patent or registration of utility model

Ref document number: 6688320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250