KR102422362B1 - 향상된 콘트라스트와 광도를 가지는 화소들을 구비하는 광전자장치 - Google Patents

향상된 콘트라스트와 광도를 가지는 화소들을 구비하는 광전자장치 Download PDF

Info

Publication number
KR102422362B1
KR102422362B1 KR1020197002459A KR20197002459A KR102422362B1 KR 102422362 B1 KR102422362 B1 KR 102422362B1 KR 1020197002459 A KR1020197002459 A KR 1020197002459A KR 20197002459 A KR20197002459 A KR 20197002459A KR 102422362 B1 KR102422362 B1 KR 102422362B1
Authority
KR
South Korea
Prior art keywords
optoelectronic device
emitting diodes
layer
light emitting
light
Prior art date
Application number
KR1020197002459A
Other languages
English (en)
Other versions
KR20190023094A (ko
Inventor
티펜 듀퐁
실비아 스카린겔라
에르완 도넬
필리프 지베르
필리프 질렛
자비에 휴곤
파비앙 가우트오디에
Original Assignee
알레디아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알레디아 filed Critical 알레디아
Publication of KR20190023094A publication Critical patent/KR20190023094A/ko
Application granted granted Critical
Publication of KR102422362B1 publication Critical patent/KR102422362B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 제1 및 반대쪽의 제2 면들을 가지는 기판과, 기판 내에 연장되어 전기적으로 절연되는 제1 반도체 또는 도체 부분들을 구획하는 측면 전기 절연 부재를 포함하는 광전자장치에 관한 것이다. 광전자장치는 각 제1 부분에 대해 제1 부분에 전기적 접속되는 발광다이오드들의 조합체를 포함한다. 광전자장치는 모든 발광다이오드들을 덮는 전극층과, 전극층을 덮는 보호층과, 그리고 보호층 내로 연장되어 보호층 내에 발광다이오드들을 둘러싸거나 이에 대향하는 제2 부분을 구획하는 벽들을 포함한다. 벽들은 제1 물질과 다르고, 공기, 금속, 반도체 물질, 금속 합금, 적어도 부분적으로 투명한 물질, 그리고 적어도, 적어도 발광다이오드들과 존재 가능한 발광체의 방출 파장에 대해 불투명 또는 반사성인 층으로 덮인 적어도 부분적으로 투명한 물질로 구성된 코어를 포함하는 그룹 중의 적어도 하나로 구성된 적어도 하나의 제2 물질을 포함한다

Description

향상된 콘트라스트와 광도를 가지는 화소들을 구비하는 광전자장치
본원은 이 명세서에 참고로 포함된 프랑스특허출원 제FR16/56170호에 대한 우선권을 주장한다.
본 발명은 발광 다이오드(light-emitting diode), 특히 무기 물질로 구성된 발광 다이오드를 구비하는, 예를 들어 디스플레이 화면(display screen) 또는 화상 투영 장치(image projection device) 등의 광전자장치(optoelectronic device)에 관한 것이다.
특히 질화 갈륨(GaN), 질화 갈륨 인듐(GaInN), 및 질화 갈륨 알루미늄(GaAlN) 등 이하 III-V족 화합물(compound)으로 지칭될 적어도 하나의 III족 원소와 하나의 V족 원소로 주로 구성되는 반도체 층의 적층(stack)을 포함하는 반도체 물질에 기반하는 발광 다이오드들을 구비하는 특히 디스플레이 화면 또는 투영 장치 등의 광전자장치가 있다.
화상의 화소(pixel of an image)는 디스플레이 화면에 화상 표시(display)되거나 투영 장치로 투영되는 화상의 단위 요소에 해당한다. 광전자장치가 단색 디스플레이 화면 또는 단색 화상 투영 장치일 때, 일반적으로 각 화소의 화상표시에 단일한 광원(light source) 또는 화상 화소(image pixel)가 구비된다. 광전자장치가 칼라 디스플레이 화면 또는 칼라 화상 투영 장치일 때, 일반적으로 각 화소의 화상표시에, 각각 (예를 들어 적, 녹, 청의) 거의 단일한 색으로 광방사(light radiation)를 방출하는 디스플레이 부분 화소(display sub-pixel)로도 지칭되는 적어도 세 방출 및/또는 광도 조절 부재(light intensity regulation component)들이 구비된다. 세 디스플레이 부분 화소들에 의해 방출된 광방사의 중첩(superposition)이 관찰자에게 화상 표시되는 화상의 화소에 대응하는 색감(colored sensation)을 제공한다. 이 경우, 화소의 화상 표시에 사용되는 세 디스플레이 부분 화소들에 의해 형성되는 조합체(assembly)가 디스플레이 화면 또는 투영 장치의 디스플레이 화소(display pixel)로 지칭된다.
예를 들어 마이크로와이어(microwire), 나노와이어(nanowire), 원추형 소자, 또는 절두원추형(frustoconical) 소자 등의 3차원 반도체 소자로 구성된 발광다이오드들을 구비하는 광전자장치의 구성이 알려져 있다. 그러면 발광다이오드가 3차원이라고 지칭된다.
아직 공개되지 않은 특허출원 PCT/FR2015/053754는 3차원 발광 다이오드를 구비하는 광전자장치들, 특히 디스플레이 화소들을 구비하는 디스플레이 화면 또는 투영 장치를 기재하고 있다. 3차원 발광다이오드의 사용은 평면 반도체 층들의 적층으로 이뤄진 발광다이오드에 비해 각 디스플레이 부분 화소에 의해 방출되는 최대 광도를 증가시킬 수 있게 해준다.
디스플레이 화소들을 가지는 전자 장치의 설계에는 많은 제약조건들이 고려되어야 하는데, 즉:
광전자장치의 발광 면적(luminous surface area)과 관찰 방향에 직교하게 투영되는 이 표면의 면적의 광도의 몫(quotient)으로 정의되는 휘도(luminance)가 가능한 한 높아야 하고;
가장 흰 점과 가장 어두운 점 간의 광도의 비로 정의되는 콘트라스트(contrast)가 가능한 한 높아야 하며; 그리고
발광다이오드들에서 생성되는 열이 효율적으로 배출되어야 한다.
디스플레이 화소들이 3차원 발광다이오드들을 구비하는 경우, 이 모든 제약조건들을 충족시키기 어려울 수 있다.
본 발명의 한 목적은 전술한 3차원 발광다이오드를 구비하는 광전자장치, 특히 디스플레이 화면 또는 투영 장치의 문제점의 전부 또는 일부를 해결하는 것이다.
본 발명의 다른 목적은 광전자장치의 휘도를 향상시키는 것이다.
본 발명의 다른 목적은 광전자장치의 콘트라스트를 향상시키는 것이다.
본 발명의 다른 목적은 광전자장치의 광원들에서 생성된 열의 배출을 향상시키는 것이다.
이에 따라 본 발명은 제1 및 반대쪽의(opposite) 제2 면들을 가지는 기판(substrate)과, 제1 면으로부터 제2 면으로 연장되며, 서로 절연되는 제1 반도체 또는 도체(conductive) 부분(portion)들을 기판에서 구획(delimit)하는 측면(lateral) 전기 절연 부재를 구비하는 광전자장치를 제공하는데,
광전자장치는, 각 제1 부분에 대해 제1 면 상에 안착되고(rest on), 제1 부분에 전기적 접속되는 발광다이오드들의 조합체(assembly)를 더 구비하고,
광전자장치는, 모든 발광다이오드들을 덮는, 발광다이오드들의 방출 파장범위에 대해 적어도 부분적으로 투명한 도전 전극층과, 적어도 발광다이오드들과 전극층을 덮는 보호층 내에 존재 가능한 발광체(luminophore)들의 방출 파장(emission wavelength) 범위에 대해 적어도 부분적으로 투명한 제1 유전 물질(dielectric material)을 포함하는 보호층(protective layer)과, 그리고 적어도 부분적으로 보호층에서 연장되며, 보호층 내에서 발광다이오드들을 둘러싸거나 이에 대향하는(opposite) 제2 부분을 구획하는 벽(wall)들을 더 구비하며,
벽들은 제1 물질과 다르고, 공기, 금속, 반도체 물질, 금속 합금, 적어도 발광다이오드들과 존재 가능한 발광체의 방출 파장에 적어도 부분적으로 투명한 물질, 그리고 적어도, 적어도 발광다이오드들과 존재 가능한 발광체의 방출 파장에 대해 불투명 또는 반사성인 층으로 덮인 발광다이오드들과 존재 가능한 발광체의 방출 파장에 대해 적어도 부분적으로 투명한 물질로 구성된 코어(core)를 포함하는 그룹 중의 적어도 하나로 구성된 적어도 하나의 제2 물질을 포함한다.
본 발명의 한 실시예에 따르면, 각 발광다이오드는, 상면 및/또는 측면의 적어도 일부가, 발광다이오드의 광방사의 대부분을 공급할 수 있는 적어도 하나의 활성층(active layer)을 가지는 쉘(shell)과 통합되거나 덮이는 적어도 하나의 와이어형(wire-shaped), 원추형, 또는 절두원추형의 반도체 소자를 구비한다.
본 발명의 한 실시예에 따르면, 보호층이 각 발광다이오드를 둘러싼다.
본 발명의 한 실시예에 따르면, 보호층이 발광다이오드들을 둘러싸지 않는다.
본 발명의 한 실시예에 따르면, 벽들이 보호층의 전체 두께에 걸쳐 연장된다.
본 발명의 한 실시예에 따르면, 벽들 중의 적어도 하나가 공기로 채워진 개구부(opening)로 연속되는 고형 블록(solid block)을 구비한다.
본 발명의 한 실시예에 따르면, 보호층이 발광체를 포함한다.
본 발명의 한 실시예에 따르면, 보호층이 발광체의 단결정(single crystal)을 포함한다.
본 발명의 한 실시예에 따르면, 광전자장치가, 보호층을 덮으며 기판에 기계적으로 결합된, 적어도 발광다이오드들과 존재 가능한 발광체의 방출 파장 범위에 적어도 부분적으로 투명한 물질의 판(plate)을 더 구비한다.
본 발명의 한 실시예에 따르면, 판이 공기 또는 부분적 진공 막(film)에 의해 보호층으로부터 분리된다.
본 발명의 한 실시예에 따르면, 광전자장치가, 보호층의 두께보다 더 큰 높이를 가져 판과 접촉하고 기판 상에 안착되는 추가적 벽들을 더 구비한다.
본 발명의 한 실시예에 따르면, 광전자장치가, 각 조합체의 발광다이오드들 둘레의 전극층을 덮는 도전층을 더 구비한다.
본 발명의 한 실시예에 따르면, 기판이 실리콘, 게르마늄, 탄화실리콘, GaN 또는 GaAs 등의 III-V족 화합물, 또는 ZnO로 구성된다.
본 발명의 한 실시예에 따르면, 각 반도체 소자가 주로, 특히 질화갈륨 등의 III-V족 화합물, 또는 II-VI족 화합물로 구성된다.
본 발명의 한 실시예에 따르면, 광전자장치가 디스플레이 화면(display screen) 또는 투영 장치(projection device)이다.
본 발명의 한 실시예에 따르면, 광전자장치가 봉합층(encapsulation layer) 상에 발광다이오드들에 의해 방출된 광방사를 적어도 부분적으로 흡수 및/또는 반사할 수 있는 필터(filter)들을 더 구비한다.
본 발명의 한 실시예에 따르면, 광전자장치가 판 상에 발광다이오드들에 의해 방출된 광방사를 적어도 부분적으로 흡수 및/또는 반사할 수 있는 필터들을 더 구비한다.
본 발명의 한 실시예에 따르면, 벽들이 기판의 일부에 해당한다.
본 발명은 또한 광전자장치를 제조하는 방법을 제공하는데, 이 방법은:
a) 제1 및 반대쪽의(opposite) 제2 면들을 가지는 기판에, 제1 면으로부터 제2 면으로 연장되며, 서로 전기적으로 절연되는 제1 반도체 또는 도체 부분들을 기판에서 구획(delimit)하는 측면(lateral) 전기 절연 부재들을 형성하는 단계와;
b) 각 제1 부분에 대해, 제1 면 상에 안착되고, 제1 부분과 전기적 접속되는 발광다이오드들의 조합체를 형성하는 단계와;
c) 각 제1 부분에, 모든 발광다이오드들을 덮는, 발광다이오드들의 방출 파장 범위에서, 적어도 부분적으로 투명한 도전성(conductive) 전극층을 형성하는 단계와;
d) 적어도, 발광다이오드들과, 전극층을 덮는 보호층 내에 존재 가능한 발광체의 방출 파장 범위에서 적어도 부분적으로 투명한 제1 유전 물질(dielectric material)의 보호층(protective layer)과, 적어도 부분적으로 보호층에서 연장되며, 발광다이오드들의 조합체를 둘러싸거나 이에 대향하는 제2 부분을 보호층에서 구획하는 벽들을 형성하는 단계로, 벽들이 제1 물질과 다르고, 공기, 금속, 반도체 물질, 금속 합금, 적어도 발광다이오드들과 존재 가능한 발광체의 방출 파장에 적어도 부분적으로 투명한 물질, 그리고 적어도, 적어도 발광다이오드들과 존재 가능한 발광체의 방출 파장에 대해 불투명 또는 반사성인 층으로 덮인 발광다이오드들과 존재 가능한 발광체의 방출 파장에 대해 적어도 부분적으로 투명한 물질로 구성된 코어를 포함하는 그룹 중의 적어도 하나로 구성되는 적어도 하나의 제2 물질을 포함하는 단계를
구비한다.
본 발명의 한 실시예에 따르면, 각 발광다이오드는 상면 및/또는 측면의 적어도 일부가 발광다이오드의 광방사의 대부분을 공급할 수 있는 적어도 하나의 활성층을 가지는 쉘과 통합되거나 덮이는 적어도 하나의 와이어형, 원추형, 또는 절두원추형의 반도체 소자를 구비한다.
본 발명의 한 실시예에 따르면, 보호층이 각 발광다이오드를 둘러싼다.
본 발명의 한 실시예에 따르면, 보호층이 발광다이오드들을 둘러싸지 않는다.
본 발명의 한 실시예에 따르면, 벽들이 보호층의 전체 두께에 걸쳐 연장된다.
본 발명의 한 실시예에 따르면, 벽들 중의 적어도 하나가 공기로 채워진 개구부로 연속되는 고형 블록을 구비한다.
본 발명의 한 실시예에 따르면, 보호층이 발광체를 포함한다.
본 발명의 한 실시예에 따르면, 보호층이 발광체의 단결정을 포함한다.
본 발명의 한 실시예에 따르면, 적어도 발광다이오드들과 존재 가능한 발광체의 방출 파장 범위에 적어도 부분적으로 투명한 물질이며 보호층을 덮는 판을 기판에 기계적으로 결합하는 단계를 더 구비한다.
본 발명의 한 실시예에 따르면, 판이 공기 또는 부분적 진공 막에 의해 보호층으로부터 분리된다.
본 발명의 한 실시예에 따르면, 본 발명 방법은 보호층의 두께보다 더 큰 높이를 가지며 판과 접촉하고 기판 상에 안착되는 추가적 벽들을 형성하는 단계를 더 구비한다.
본 발명의 한 실시예에 따르면, 본 발명 방법은 각 조합체의 발광다이오드들 둘레의 전극층을 덮는 도전층을 형성하는 단계를 더 구비한다.
본 발명의 한 실시예에 따르면, 기판이 실리콘, 게르마늄, 탄화실리콘, GaN 또는 GaAs 등의 III-V족 화합물, 또는 ZnO로 구성된다.
본 발명의 한 실시예에 따르면, 각 반도체 소자가 주로, 특히 질화갈륨 등의 III-V족 화합물, 또는 II-VI족 화합물로 구성된다.
본 발명의 한 실시예에 따르면, 광전자장치가 디스플레이 화면 또는 투영 장치이다.
본 발명의 한 실시예에 따르면, 본 발명 방법은 봉합층 상에 발광다이오드들에 의해 방출된 광방사를 적어도 부분적으로 흡수 및/또는 반사할 수 있는 필터들을 형성하는 단계를 더 구비한다.
본 발명의 한 실시예에 따르면, 본 발명 방법은 판 상에 발광다이오드들에 의해 방출된 광방사를 적어도 부분적으로 흡수 및/또는 반사할 수 있는 필터들을 형성하는 단계를 더 구비한다.
본 발명의 한 실시예에 따르면, 벽들이 기판의 일부에 해당한다.
전술한 것 및 다른 특징과 이점들은 첨부된 도면과 연계한 특정한 실시예들의 이하의 비제한적인 설명에서 상세히 논의될 것인데, 도면에서:
도 1a, 1b, 및 1c는 각각 발광다이오드들을 구비하는 광전자장치의 한 실시예의 부분 및 개략 평면도, 정면도, 저면도;
도 2a 내지 2c, 3a 및 3b, 4a 내지 4e, 5a 내지 5d는 도 1a 내지 1c에 도시된 광전자장치의 제조 방법의 한 실시예의 연속적 단계들에서 얻어진 구조를 보이는 도면들;
도 6 내지 25는 발광다이오드들을 구비하는 광전자장치의 다른 실시예들을 보이는 도 1b와 유사한 도면들; 그리고
도 26a 내지 26d는 도 23에 도시된 광전자장치의 제조 방법의 한 실시예의 연속적 단계들에서 얻어진 구조를 보이는 도면들이다.
명료성을 위해 동일한 부재들은 여러 도면들에서 동일한 참조 번호로 지시되었으며, 또한 이들 도면들은 축척대로 도시되지 않았다. 뿐만 아니라, 기재된 실시예들의 이해에 유용한 부재들만이 도시 및 설명되었다. 특히 발광다이오드들을 구비하는 광전자장치의 제어 장치는 당업계에 통상의 기술을 가진 자에게 알려져 있으므로 이하에 설명하지 않는다. 이하의 설명에서, "거의(substantially)", "약(approximately)", 및 "정도의(in the order of)"라는 용어들은 이 명세서에서 해당 값의 플러스/마이너스 10%의 공차 내의 값을 지칭한다.
이하에 설명되는 실시예들은 예를 들어 마이크로와이어(microwire), 나노와이어(nanowire), 원추형 소자(conical element), 또는 절두원추형(tapered; frustoconical) 소자 등의 3차원 반도체 소자로 구성된 발광다이오드(light-emitting diode)들을 구비하는 광전자장치(optoelectronic device), 특히 디스플레이 화면(display screen) 또는 투영 장치(projection device)에 관련된다. 이하의 설명에서는 실시예들이 마이크로와이어 또는 나노와이어로 구성된 발광다이오드들에 대해 설명된다. 그러나 이러한 실시예들은 마이크로와이어 또는 나노와이어가 아닌 3차원 부대, 예를 들어 피라미드형 3차원 부재로도 구현될 수 있다.
또한 이하의 실시예에서, 실시예들이 마이크로와이어 또는 나노와이어를 적어도 부분적으로 둘러싸는 쉘(shell)을 각각 구비하는 발광다이오드들에 대해 설명된다. 그러나 이 실시예들은 각 활성 영역(active area)가 마이크로와이어 또는 나노와이어의 높이를 따르거나 그 상부에 위치하는 발광다이오드들로도 구현될 수 있다.
"마이크로와이어(microwire)" 또는 "나노와이어(nanowire)"이라는 용어는 원하는 방향으로 긴 형태를 가지며, 5 nm 내지 5 μm, 바람직하기로 50 nm 내지 2.5 μm의 범위를 가지는 부 차원(minor dimension)들이라 지칭되는 적어도 두 차원들과 부 차원의 최대 크기의 적어도 1배, 바람직하기로 적어도 5배, 더욱 바람직하기로 적어도 10배인 주 차원(major dimension)으로 지칭되는 제3 차원을 가지는 3차원 구조를 지칭한다. 어떤 실시예들에서는 부 차원이 1μm 이하, 바람직하기로 100 nm 내지 1 μm의 범위, 더욱 바람직하기로 100 nm 내지 300 nm의 범위가 될 수 있다. 어떤 실시예들에서는 마이크로와이어 또는 나노와이어의 높이가 500 nm 이상, 바람직하기로 1 μm 내지 50 μm의 범위가 될 수 있다.
이하의 설명에서 "와이어(wire)"라는 용어는 "마이크로와이어" 또는 "나노와이어"를 의미하는 데 사용된다. 바람직하기로, 와이어의 원하는 방향에 직교하는 평면에서 단면의 무게중심을 통과하여 연장되는 중간선은 거의 직선이이어서 이하 와이어의 "축(axis)"으로 지칭된다.
본 발명의 한 실시예에 따르면, 서로 전기적으로 절연된 기판 부분(substrate portion)들로 분할되어 각 디스플레이 부분 화소로 기판의 상면 상에 형성된 발광다이오드들의 조합체(assembly)들을 가지는 예를 들어 도체(conductive) 또는 반도체(semiconductor) 기판(substrate) 등의 기판을 포함하는 집적회로를 구비하는 특히 디스플레이 화면 또는 투영 장치 등의 광전자장치가 제공된다. 각 발광다이오드 조합체는 하나의 발광다이오드 또는 병렬로 조합된 복수의 발광다이오드들을 구비한다. 발광다이오드들의 병렬 연결은 발광다이오드들의 양극들이 서로 연결되고 발광다이오드들의 음극들이 서로 연결되는 것을 의미한다. 단위(elementary) 발광다이오드들의 각 조합체는 한 양극과 한 음극을 가지는 일반적 발광다이오드와 동등하다. 광전자장치는 또한 휘도(luminance) 및/또는 콘트라스트(contrast)를 향상시키는 수단을 더 구비한다.
도 1a 내지 1c는 다음을 구비하는 광전자장치(10), 특히 디스플레이 화면 또는 투영 장치의 실시예를 도시하는데, 이는:
- 하면(lower surface; 14)과 그 반대쪽의 상면(upper surface; 16)을 포함하며, 상면(16)이 적어도 발광다이오드들의 조합체의 높이(level)에서 평면인 도체(conductive) 또는 반도체 기판(12)과;
- 하면(14) 및 상면(16) 사이에 연장되어 기판(12)을 도체 또는 반도체 부분(portion)(20)들로 분할하는 전기적 절연 부재(insulation element)(18)들과;
- 하면(14)에 접촉하며, 각 부분(20)들이 도전 패드(conductive pad; 22)들 중의 하나와 접촉하는 전기적 도전 패드(22)들과;
- 와이어들의 성장(growth)을 촉진하는(favoring) 시드 패드(seed pad; 24)들로, 각 시드 패드(24)가 도체 또는 반도체 부분(20)들 중의 하나의 상면(16)에 접촉하여, 패드(24)가 각 화소의 활성면(active surface)을 덮는 시드 층(seed layer)과 치환(replace)될 수 있는 시드 패드(24)들과;
- 각 와이어(26)가 시드 패드(24)들 중의 하나와 접촉하고, 각 와이어(26)가 시드 패드(24)와 접촉하는 하부(lower portion; 28)와 하부(28)를 연속시키는 상부(upper portion; 30)를 포함하는 와이어(26)들과;
- 기판(12)의 상면(16) 상에 연장되고 각 와이어(26)의 하부(28)의 측면 상에 연장되는 절연층(32)과;
- 각 와이어(26)의 하부(30)를 덮는 반도체 층들의 적층(stack)을 포함하는 쉘(shell; 34)과;
단위 발광다이오드들의 방출 파장 범위에 적어도 부분적으로 투명하여 각 쉘(34)을 덮는 전극을 형성하고 와이어(26)들 간의 절연층 상에 연장되는 전기적 도전층(conductive layer)(36)과;
- 와이어(26)들 사이를 덮지만 와이어(26)들 위로는 연장되지 않거나 와이어(26)들의 측면의 일부에만 연장되는 전기적 도전층(38)으로, 도전층(38)이 전극층(36)과 절연층(32)에 구비된 개구부(opening; 39)를 통해 반도체 부분(20)들 중의 하나와 더 접촉되거나, 그 변형예로 절연층(32)에만 구비된 개구부(39)와 전극층(36)을 통해 반도체 부분(20)들 중의 하나와 더 전기적 접속되는 도전층(38)과;
- 단위 발광다이오드들의 방출 파장범위에 대해 적어도 부분적으로 투명하여 전체 구조를 덮으며 특히 각 와이어(26)를 덮는, 보호층(protection layer)으로도 지칭되는 봉합층(encapsulation layer; 40)과(그 변형예로 봉합층(40)이 존재하지 않음), 그리고
- 봉합층(40) 내에 연장되어 각 부분(20) 상에 안착된 와이어(26)의 조합체(D)를 둘러싸며, 봉합층(40)과 다른 물질로 구성된 벽(wall; 42)들을
구비한다.
한 실시예에 따르면, 부동화 층(passivation layer)으로도 지칭되는 절연층이 봉합층(40)과 도전층(38) 사이와, 봉합층(40)과 도전층(38)으로 덮이지 않은 전극층(36)의 부분 사이와, 벽(42)들과 도전층(38) 사이에 더 개재(interpose)될 수 있다.
각 와이어(26)와 관련 쉘(34)이 단위 발광다이오드를 형성한다. 동일한 반도체 부분(20) 상에 위치하는 단위 발광다이오드들이 발광다이오드들의 조합체(D)를 형성한다. 이에 따라 각 조합체(D)는 병렬로 연결된 복수의 단위 발광다이오드들을 구비한다. 조합체(D) 당의 단위 발광다이오드들의 수는 1 내지 수만 개, 전형적으로 25 내지 1,000개로 변화될 수 있다. 조합체(D) 당의 단위 발광다이오드들의 수는 한 조합체와 다른 조합체가 다를 수 있다. 전극층(36)과 봉합층(40)은 단위 발광다이오드들의 방출 파장 범위에 대해 적어도 부분적으로 투명하다.
광전자장치의 각 디스플레이 부분 화소(display sub-pixel; Pix)는 도체 또는 반도체 부분(20)들 중의 하나와 부분(20) 상에 안착된(resting on) 발광다이오드들의 조합체(D)를 구비한다. 도 1a 및 1b에는, 디스플레이 부분 화소(Pix)들 간의 분리가 점선(44)으로 개략 도시되었다. 한 실시예에 따르면, 평면도에서 각 부분 화소(Pix)가 차지하는 표면적은 3 μm × 3 μm 내지 100,000 μm2이고, 전형적으로 25 μm2 내지 6,400　μm2이다.
각 단위 발광다이오드는 와이어를 적어도 부분적으로 덮는 쉘로 구성된다. 조합체(D)의 단위 발광다이오드들의 전개(developed) 표면적은 조합체(D)의 디스플레이 부분 화소의 표면적보다 더 크다. 이에 따라 디스플레이 부분 화소가 공급할 수 있는 최대 광도(light intensity)는 2차원 무기 발광다이오드 기술로 구성된 디스플레이 부분 화소보다 더 클 수 있다.
한 실시예에 따르면, 기판(12)은 단일(monolithic) 반도체 기판에 해당한다. 반도체 기판(12)은 예를 들어 실리콘, 게르마늄, 또는 GaAs 등의 III-V족 화합물로 구성되는 기판이다. 바람직하기로 기판(12)은 단결정(single-crystal) 실리콘 기판이다.
바람직하기로, 반도체 기판(12)은 전기 저항을 금속의 저항에 가깝게 바람직하기로 수 mohms.cm 미만으로 낮추도록 도핑된다(doped). 바람직하기로 기판(12)은 5*1016　atoms/cm3 내지 2*1020　atoms/cm3, 바람직하기로 1*1019　atoms/cm3 내지 2*1020　atoms/cm3의 범위, 예를 들어 5*1019　atoms/cm3의 도펀트 농도(dopant concentration)를 가지는 고농도 도핑된(heavily-doped) 반도체 기판이다. 광전자장치 제조 방법이 개시될 때 기판(12)은 275 μm 내지 1,500 μm의 범위, 바람직하기로 725 μm의 두께를 가진다. 뒤에 상세히 설명할 박화 단계(thinning step) 이후 광전자장치가 형성되고 나면, 기판은 0 μm 내지 100 μm 범위의 두께를 가진다. 실리콘 기판(12)의 경우, P형 도펀트의 예는 붕소(B) 또는 인듐(In)이고 N형 도펀트의 예는 인(P), 비소(As), 또는 안티몬(Sb)이다. 바람직하기로 기판(12)은 N형 인 도핑이다. 실리콘 기판(12)의 표면은 (밀러지수) (100) 또는 (111) 면이 될 수 있다.
시드 아일랜드(seed island)로도 지칭되는 시드 패드(seed pad; 24)들은 와이어(26)들의 성장(growth)을 촉진하는(favoring) 물질로 구성된다. 시드 패드의 측면과 기판의 시드 패드로 덮이지 않은 기판 부의 표면 상의 와이어의 성장을 방지하기 위해 시드 패드의 측면과 기판의 시드 패드로 덮이지 않은 기판 부의 표면을 보호하기 위한 처리(treatment)가 이뤄진다. 이 처리는 시드 패드의 측면에 유전 영역(dielectric region)을 형성하여 기판의 상부 및/또는 내부로 연장하고, 각 쌍의 패드들에 대해 쌍 중의 한 패드를 다른 패드에 접속하여, 와이어가 유전 영역 상에 성장하지 못하도록 하는 것이다. 상기 유전 영역은 시드 패드(24) 상으로 연속될 수 있다. 그 변형예로, 각 부분 화소에 대해 시드 패드(24)들이 기판(12)의 표면(16)을 덮는 시드 층(seed layer)으로 대체됨으로써 화소의 표면적보다 작은 표면적을 가지는 각 화소의 활성면(active surface)을 구획(delimit)할 수 있는데, 각 시드 층은 절연 트렌치(insulation trenche; 18)들 위로는 연장되지 않는다. 이어서 원치 않는 위치의 와이어의 성장을 방지하기 위해 시드 층 상에 유전층(dielectric layer)이 형성될 수 있다.
예를 들어, 시드 패드(24)를 구성하는 물질은 원소 주기표의 IV, V, VI족으로부터의 천이 금속(transition material) 또는 원소 주기표의 IV, V, VI족으로부터의 천이 금속의 질화물, 탄화물, 붕소화물 또는 이 화합물들의 조합이 될 수 있다.
예를 들어, 시드 패드(24)는 질화알루미늄(AlN), 붕소 (B), 질화붕소(BN), 티타늄(Ti), 또는 질화티타늄(TiN), 탄탈륨(Ta), 질화탄탈륨(TaN), 하프늄(Hf), 질화하프늄(HfN), 니오븀(Nb), 질화니오븀(NbN), 지르코늄(Zr), 지르코늄붕산염(zirconium borate; ZrB2), 질화지르코늄(ZrN), 탄화실리콘(SiC), 질화 및 탄화 탄탈륨(TaCN), 예를 들어 x가 약 3이고 y가 약 2일 때 MgxNy 형태의 질화마그네슘, Mg3N2 형태의 질화마그네슘 또는 마그네슘 갈륨 질화물(MgGaN), 텅스텐(W), 질화텅스텐(WN), 또는 이들의 조합으로 구성될 수 있다.
그 변형예로, 게르마늄 패드가 제2 시드 층으로 덮인 시드 패드를 구비하거나 제2 시드 층으로 덮인 제1 시드 층을 구비하는 시드 구조로 대체될 수 있다. 예를 들어, 제2 시드 층은 원소 주기표의 IV, V, VI족으로부터의 천이 금속 또는 원소 주기표의 IV, V, VI족으로부터의 천이 금속의 질화물, 탄화물, 또는 붕화물, 또는 이 화합물들의 조합이 될 수 있다. 제2 시드 층은 제1 시드 층으로부터 형성될 수 있다. 예를 들어 제2 질화물 시드 층은 에피택시(epitaxy)로 형성된 질화알루미늄 층으로부터 에피택시에 의해 형성될 수 있다. 이러한 시드 구조를 제조하는 방법은 이 명세서에 참조로 포함된 2016년 6월 28일자의 프랑스특허출원 FR1656008에 기재되어 있다.
절연층(32)은 예를 들어 산화실리콘(SiO2), 질화실리콘(x가 약 3이고 y가 약 4일 때 SixNy, 예를 들어 Si3N4), 실리콘산화질화물(silicon oxynitride)(x가 약 1/2이고 y가 약 1일 때 SiOxNy, 예를 들어 Si2ON2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 또는 다이아몬드 등의 유전 물질로 구성될 수 있다. 예를 들어 절연층(32)의 두께는 5 nm 내지 1　μm의 범위, 예를 들어 약 30　nm이다.
와이어(26)는 적어도 부분적으로 적어도 하나의 반도체 물질로 구성된다. 이 반도체 물질은 실리콘, 게르마늄, 탄화실리콘, III-V족 화합물, II-V족 화합물, 또는 이 화합물들의 조합이 될 수 있다.
와이어(26)는 적어도 부분적으로, 예를 들어 III-N 화합물 등의 III-V족 화합물을 주로 포함하는 반도체 물질로 구성될 수 있다. III족 원소의 예는 갈륨(Ga), 인듐(In), 또는 알루미늄(Al)을 포함한다. III-N 화합물의 예는 GaN, AlN, InN, InGaN, AlGaN, 또는 AlInGaN이다. 인 또는 비소 등의 다른 V족 원소 역시 사용될 수 있다. 일반적으로 III-V족 화합물 내의 원소들은 다른 몰분율(molar fraction)로 조합될 수 있다.
와이어(26)는 적어도 부분적으로 주로 II-VI족 화합물을 포함하는 반도체 물질로 구성될 수 있다. II족 원소의 예는 특히 베릴륨(Be)과 마그네슘(Mg) 등의 IIA족 원소들과, 특히 아연(Zn)과 카드뮴(Cd) 등의 IIA족 원소들을 포함한다. VI족 원소의 예는 특히 산소(O)와 텔루륨(Te) 등의 VIA족 원소들을 포함한다. II-VI족 화합물의 예는 ZnO, ZnMgO, CdZnO, 또는 CdZnMgO이다. 일반적으로 II-VI족 화합물 내의 원소들은 다른 몰분율로 조합될 수 있다.
와이어(26)는 도펀트를 포함할 수 있다. 예를 들어 III-V족 화합물에 대해, 도펀트는 예를 들어 마그네슘(Mg), 아연(Zn), 카드뮴(Cd), 또는 수은(Hg) 등의 P형 II족 도펀트, 예를 들어 탄소(C) 등의 P형 IV족 도펀트, 또는 예를 들어 실리콘(Si), 게르마늄(Ge), 셀레늄(Se), 황(S), 테르븀(Tb), 또는(Sn) 등의 N형 IV족 도펀트를 포함하는 그룹으로부터 선택될 수 있다.
와이어(26)의 단면은 예를 들어 타원형, 원형, 또는 특히 삼각형, 직사각형, 정사각형 또는 육각형 등의 다각형 등의 다른 형상을 가질 수 있다. 예를 들어 도 1a에서 와이어들은 육각형 단면을 가지는 것으로 도시되어 있다. 이에 따라 와이어 또는 이 와이어 상에 적층(deposit)된 층의 단면의 "직경(diameter)" 또는 "평균 직경(average diameter)"라는 용어는 이 단면에서의 목표 구조(targeted structure)에 관련된 양, 예를 들어 와이어의 단면과 동일한 면적을 가지는 원반의 직경을 나타낸다. 각 와이어(26)의 평균 직경은 50 nm 내지 5 μm의 범위가 될 것이다. 각 와이어(26)의 높이는 250 nm 내지 50 μm의 범위가 될 것이다. 각 와이어(26)는 상면(16)에 대략 직교하는 축을 따라 연장되는 반도체 구조를 가질 수 있다. 각 와이어(26)는 대략 원통형 형태를 가질 수 있다. 두 인접 와이어(26)들의 축들은 0.5 μm 내지 10 μm, 바람직하기로 1.5 μm 내지 5 μm만큼 이격될 수 있다. 예를 들어 와이어(26)는 특히 육각형 망(hexagonal network)으로 규칙적으로 분포될 수 있다.
예를 들어, 각 와이어(26)의 하부(28)는 주로, 예를 들어 N형, 예를 들어 실리콘 등의 기판(12)과 동일한 도전 형으로 도핑되거나 기판(12)과 반대 형으로 도핑된 III-N 화합물로 구성된다. 하부(28)는 100 nm 내지 25 μm 범위일 수 있는 높이를 따라 연장된다.
예를 들어, 각 와이어(26)의 상부(30)은 적어도 부분적으로 GaN 등의 III-N 화합물로 구성된다. 상부(30)는 가능하기로 하부(28)보다 낮은 농도로 N형 도핑되거나 또는 고의적으로 도핑되지는 않을 수도 있다. 상부(30)는 100 nm 내지 25 μm 범위일 수 있는 높이를 따라 연장된다.
쉘(34)은 특히 다음을 포함하는 복수의 층들의 적층(stack)을 구비할 수 있는데:
- 관련 와이어(26)의 상부(30)를 덮는 활성층(active layer)과;
- 활성층을 덮는 하부(28)과 반대의 도전 형을 가지는 중간층(intermediate layer)과; 그리고
- 중간층을 덮고 전극(36)으로 덮이는 접합 층(bonding layer).
활성층은 단위 발광다이오드에 의해 공급되는 광방사의 대부분이 방출되는 층이다. 한 예에 따르면, 활성층은 복수의 양자우물(quantum well) 등 전하 캐리어(electric charge carrier)를 한정(confine)하는 수단을 구비할 수 있다. 이는 예를 들어 각각 5 내지 20 nm (예를 들어 8 nm) 및 1 내지 15 nm (예를 들어 2.5 nm)의 두께를 가지는 GaN 및 InGaN 층들의 교번(alternation)으로 구성될 수 있다. GaN 층들은 예를 들어 N형 또는 P형으로 도핑될 수 있다. 다른 예에 따르면, 활성층은 예를 들어 10 nm보다 큰 두께를 가지는 단일한 InGaN 층으로 구성될 수 있다.
예를 들어 P형 도핑된 중간층은 한 반도체 층 또는 반도체 층의 적층이 될 수 있고, P-N 또는 P-I-N 접합(junction)을 형성할 수 있도록 하여 활성층이 P-N 또는 P-I-N 접합의 P형 중간층과 N형 상부(30) 사이에 위치할 수 있다.
접합 층은 한 반도체 층 또는 반도체 층의 적층이 될 수 있고, 중간층과 전극(36) 사이에 저항 접촉(ohmic contact)을 형성할 수 있도록 한다. 예를 들어, 접합 층은 각 와이어(26)의 하부(28)와 반대되는 도핑 형으로, 예를 들어 1020　atoms/cm3 이상의 농도로 P형 도핑된 반도체(층)들의 열화(degeneration)까지 매우 고농도로 도핑될 수 있다.
반도체 층들의 적층은 활성층 및 중간층과 접촉하는 예를 들어 알루미늄 갈륨 질화물(AlGaN) 또는 알루미늄 인듐 질화물(AlInN) 등의 삼원 합금(ternary alloy)으로 구성된 전자장벽 층(electron barrier layer)을 구비하여 활성층 내의 전하 캐리어를 양호한(good) 분포를 보장한다.
전극(36)은 각 와이어(26)의 활성층을 바이어싱(biasing)하여 발광다이오드에 의해 전자기 방사(electromagnetic radiation)를 방출시킨다. 전극(36)을 구성하는 물질은 단위 발광다이오드들의 방출 파장(emission wavelength)에 대해 적어도 부분적으로 투명하고 전기적으로 도전성인 물질, 예를 들어 인듐 주석 산화물(indium tin oxide; ITO), 알루미늄 아연 산화물, 갈륨 아연 산화물 및/또는 인듐 아연 산화물 또는 그래핀(graphene) 등의 물질이 될 수 있다. 예를 들어, 전극층(36)은 5 nm 내지 200 nm, 바람직하기로 20 nm 내지 100 nm 범위의 두께를 가진다.
도전층(38)은 바람직하기로, 예를 들어 알루미늄, 구리, 금, 루테늄(ruthenium), 은 등의 금속층, 또는 예를 들어 티타늄-알루미늄, 실리콘-알루미늄, 티타늄-니켈-은, 구리, 아연 등 금속층들의 적층이다. 예를 들어, 도전층(38)은 20 nm 내지 3,000 nm, 바람직하기로 400 nm 내지 800 nm 범위의 두께를 가진다. 도전층(38)은 와이어들 사이에만 존재하고 그 방출면(emissive surface)을 덮지 않는다. 도전층(38)은 전류 흐름 동안의 저항 손실을 저감시킬 수 있게 해준다. 이는 또한 발광다이오드들이 기판을 향해 방출하는 광을 외측으로 반사시키는 반사경 기능도 가진다.
봉합층(40)은 단위 발광다이오드들의 방출 파장에 대해 적어도 부분적으로 투명한 절연 물질로 구성된다. 발광다이오드 조합체(D)의 상부에서 전극(36)을 완전히 덮도록 봉합층(40)의 최소 두께는 250 nm 내지 50 μm의 범위이다. 봉합층(40)은 와이어들 사이의 공간을 완전히 채울 수 있다. 그 변형예로, 봉합층(40)이 와이어들의 형태를 취할 수도 있다. 봉합층(40)은 적어도 부분적으로 투명한 무기 물질로 구성될 수 있다. 예를 들어, 무기 물질은 x가 1 내지 2 사이의 실수일 때 SiOx 형태의 실리콘 산화물 또는 y 및 z가 0 내지 1 사이의 실수일 때 SiOyNz, 또는 예를 들어 Al2O3 등의 알루미늄 산화물을 포함하는 그룹으로부터 선택될 수 있다. 봉합층(40)은 적어도 부분적으로 투명한 유기 물질로 구성될 수 있다. 예를 들어, 봉합층(40)은 실리콘 폴리머(silicone polymer), 에폭시드 폴리머(epoxide polymer), 아크릴 폴리머(acrylic polymer), 또는 폴리카보네이트(polycarbonate)이다.
전기적 절연 부재(electrical insulation element; 18)들은 기판(12)의 전체 두께에 걸치며 예를 들어 산화물, 특히 실리콘 산화물 또는 절연 폴리머 등의 절연 물질로 채워진 트렌치(trench)들을 구비한다. 그 변형예로, 각 트렌치(18)의 벽들이 절연층으로 덮이고 트렌치의 나머지가 예를 들어 폴리실리콘 등의 반도체 또는 도체 물질로 채워진다. 다른 변형예에 따르면, 전기적 절연 부재(18)가 기판(12)와 반대되는 극성이고 기판(12)의 전체 깊이에 걸쳐 연장되는 도핑된 영역(doped area)를 구비한다. 예를 들어, 각 트렌치(18)는 1 μm보다 큰, 특히 1 μm 내지 10 μm, 예를 들어 약 2 μm의 폭을 가진다, 도 3b 및 3c에서, 전기적 절연 부재(18)는 기판(12)의 각 부분(20)에 대해 기판(12)의 부분(20)을 구획(delimit)하는 단일한 트렌치를 구비한다. 예를 들어, 인접하는 트렌치들의 쌍들이 각 부분(20)을 전기적으로 절연하도록 구비되고, 인접 트렌치(18)들의 두 트렌치(18) 사이의 거리는 예를 들어 5 μm보다 커서, 예를 들어 약 6 μm이다.
일반적으로 트렌치들은 단지 제한된 깊이로 형성될 수 있는 한 가늘어, 선택된 식각(etching) 및 절연 기술에 따라 수십 마이크로미터 내지 수백 마이크로미터이다. 이에 따라 기판(12)은 전기적 절연 부재(18)가 노출될 때까지 박화(thinned)되어야 한다.
이를 달성하기 위해, 경질 물질로 구성된 핸들(handle)이 봉합층(40)에 일시적 또는 영구적으로(temporarily or definitively) 접합될 수 있다. 핸들이 봉합층(40)에 영구적으로 접합되는 경우, 핸들은 단위 발광다이오드들의 방츨 파장 범위에 대해 적어도 부분적으로 투명한 물질로 구성된다. 이는 유리, 특히 예를 들어 파이렉스(Pyrex)로 알려진 붕규산유리(borosilicate glass), 또는 사파이어가 될 수 있다. 박화 이후, 기판의 하면(14)이 처리될 수 있고, 접합이 일시적인 경우는 이어서 핸들이 분리될 수 있다.
각 도전 패드(22)는 하면(14)을 덮는 한 층 또는 층들의 적층이 될 수 있다. 그 변형예로, 절연층이 하면(14)을 부분적으로 덮고, 각 도전 패드(22)는 이 절연층에 식각된 개구부(opening)를 통해 관련 반도체 부분(20)과 접촉할 수도 있다.
도 1b에 도시된 바와 같이, 각 벽(42)은 도전층(38)로부터 봉합층(40)의 전체 두께(H)에 걸쳐 연장된다. 그 변형예로, 각 벽(42)의 높이는 봉합층(40)의 두께(H)보다 더 작거나 클 수 있다. 이 실시예에서는 각 벽(42)의 높이가 와이어(26)의 높이보다 크거나 같다. 바람직하기로, 각 벽(42)의 폭은 인접 조합체(D)들의 두 단위 발광다이오드들 사이의 최소 거리보다 작거나 같다. 각 벽(42)의 폭(L)은 0.5 μm 내지 12 μm의 범위가 될 수 있다.
벽(42)들의 존재는 유용하기로 광전자장치(10)의 콘트라스트(contrast)를 향상시키도록 할 수 있다. 또한 이들은 특히 기판(12)의 상면(16)에 직교하는 관찰 방향을 따른 광전자장치(10)의 광도(luminance)를 향상시키도록 할 수 있다.
한 실시예에 따르면, 각 벽(42)은 고형 물질(solid material)의 블록(block) 또는 복수의 고형 물질(43)들로 구성된다.
한 실시예에 따르면, 각 벽(42)은 반사(reflective) 벽을 구비한다. 한 실시예에 따르면, 각 벽(42)은 예를 들어, 예를 들어 Cu, Ag, CuAg, CuSnAg, CuNi, CuNiAu, Al, ZnAl, 또는 AlCu 등의 금속 또는 금속 합금 등의 열전도성이 우수한 물질로 구성된다. 그러면 벽(42)은 또한 발광다이오드들의 작동 동안 생성되는 열을 기판(12)을 통해 방출되기 쉽게 해준다. 그 변형예로, 각 벽(42)이 예를 들어 금속 코어 들 반사층으로 덮인 코어를 구비할 수 있다.
한 실시예에 따르면, 각 벽(42)은 불투명 벽들을 구비한다. 예를 들어 각 벽(42)는 흑색 수지 층이 덮인 코어를 구비할 수 있다. 수지가 존재하는 경우, 이 수지는 바람직하기로 단위 발광다이오드들과 발광체의 방출 파장을 포함하는 파장 범위에 걸친 전자기 방사를 흡수할 수 있다. 다른 실시예에 따르면 각 벽(42)은 가시광선에 대해 부분적으로 투명한 수지로 구성된다.
한 실시예에 따르면, 벽(42)은 전체적으로 흑색 수지로 구성되지는 않는다.
한 실시예에 따르면, 각 벽(42)은 예를 들어 TiO2 입자를 가지는 폴리머 등의 반사 벽을 구비한다.
도 1b는 기판(12)의 상면(16)에 대략 직교하는 대략 평행한 측벽을 가지는 벽(42)들을 도시한다. 그 변형예로, 측벽(42)들은 기판(12)의 상면(16)에 대해 경사져 기판(12)으로부터의 거리가 멀어질수록 서로 근접하게 될 수 있다. 이는 특히 기판(12)의 상면(16)에 직교하는 관찰 방향을 따른 광전자장치(10)의 광도를 증가시킬 수 있다.
광전자장치(10)는 봉합층(40) 내 또는 봉합층(40) 상에 발광체(luminophore)로도 지칭되는 발광 물질(photoluminescent material)을 더 구비할 수 있다. 발광체는 발광다이오드들에서 방출된 광에 의해 여기(excite)되면 발광다이오드들에서 방출된 광의 파장과 다른 파장으로 광을 방출할 수 있다. 한 실시예에 따르면, 발광체는 특히 와이어(26)들 사이에 분포된다. 발광체가 봉합층(40) 내에 매립되는 경우, 바람직하기로 발광체의 평균 직경은 적어도 발광체의 일부가 와이어(26)들 사이에 분포되도록 선택된다. 바람직하기로 발광체의 직경은 1 nm 내지 1,000 nm의 범위에 있다.
발광 물질은 300 내지 500 nm, 또는 바람직하기로 380 내지 480 nm 범위의 파장을 가지는 광 여기 하에서 400 내지 700 nm 범위의 파장의 광을 방출하는 알루미늄산염(aluminate), 규산염(silicate), 질화물(nitride), 불화물(fluoride), 또는 황화물(sulfide)이 될 수 있다.
바람직하기로, 발광 물질은 알루미늄산염, 특히 다음 식 (1)에 따른 이트륨 알루미늄 가넷(yttrium aluminum garnet)이 될 수 있는데:
(Y3-xR1 x)(Al5-yR2 y)O12 (1)
여기서 R1 및 R2 들은 희토류(rare earth), 알칼리 토류(alkaline earth), 및 천이금속을 포함하는 원소들로부터 각각 독립적으로 선택되고, x 및 y는 0 내지 1.5, 바람직하기로 0 내지 1에서 각각 독립적으로 변화된다. 바람직하기로 R1 및 R2 들은 세륨, 사마륨, 가돌리늄, 실리콘, 바륨, 테르븀, 스트론튬, 크로뮴, 프라세오디뮴(praseodymium), 및 갈륨을 포함하는 그룹으로부터 독립적으로 선택된다.
원하는 파장 범위의 광을 흡수 및 방출하는 질화물의 예로 다음을 들 수 있다: CaAlSiN3:Eu, (Ca,Sr)AlSiN3:Eu, Ca2Si5N8:Eu, 또는 (Ca,Sr)Si5N8:Eu.
원하는 파장 범위의 광을 흡수 및 방출하는 불화물의 예로 식 K2MF6:Mn (여기서 M은 Si, Ge, Sn, 또는 Ti가 될 수 있다)의 불화물을 들 수 있다.
원하는 파장 범위의 광을 흡수 및 방출하는 황화물의 예로 다음을 들 수 있다: CaS:Eu, SrCa:Eu, (Sr,Ca)S:Eu, 및 SrGa2S4:Eu.
원하는 파장 범위의 광을 흡수 및 방출하는 알루미늄산염의 예로 다음을 들 수 있다: Y3Al5O12:Ce, (Y,Gd)3Al5O12:Ce, Tb3Al5O12, (Y,Tb)3Al5O12, Lu3Al5O12:Ce, 및 Y3(Al,Ga)5O12.
원하는 파장 범위의 광을 흡수 및 방출하는 규산염의 예로 다음을 들 수 있다: (Sr,Ba)2SiO4:Eu, Sr2SiO4:Eu, Ba2SiO4:Eu, Ca2SiO4:Eu, Ca3SiO5:Eu, 및 Sr3SiO5:Eu.
한 실시예에 따르면, 발광체는 양자점(quantum dot) 또는 양자우물(quantum well) 등 적어도 공간의 한 방향으로 양자 구속(quantum confinement)을 제공하는 반도체 물질을 구비할 수 있다.
봉합층(40)이 발광체를 구비하는 경우, 발광다이오드들의 조합체(D)에 따라 다른 발광체가 구비될 수 있다.
도 6은 광전자장치(10)의 모든 부재들을 구비하고 각 디스플레이 부분 화소(Pix)에 대해 봉합층(40) 상의 광학 필터(optical filter; 53)를 더 구비하는 광전자장치(52)를 도시한다. 바람직하기로 필터(53)는 벽(42) 상에만 존재하지 않는다. 각 광학 필터(53)는 단위 발광다이오드들이 방출한 광방사를 흡수 및/또는 반사할 수 있는 한 층, 두 층, 또는 둘보다 많은 층들을 구비할 수 있다. 한 실시예에 따르면, 광학 필터(53)는 디스플레이 부분 화소에 관련 발광체가 존재하는 경우 발광체의 방출 파장 범위에 대해 투명하다. 각 광학 필터(53)는 감광성(photosensitive)이거나 그렇지 않은 적어도 하나의 유색 폴리머를 구비하거나 2색 필터(dichroic filter)를 형성하는 유전체 층들의 적층(stack)을 구비할 수 있다.
봉합층(40) 상에 렌즈들이 구비될 수 있다. 예를 들어, 각 부분 화소 또는 부분 화소 조합체들에 한 렌즈가 구비될 수 있다.
한 실시예에 따르면, 광전자장치(10)은 적어도 부분적으로, 본원에 참고로 포함된 특허출원 FR13/59413에 기재된 방법으로 형성될 수 있다.
광전자장치(10)을 제조하는 방법의 한 실시예는 다음 단계들을 포함할 수 있다:
(1) 각 전기적 절연 부재(18)에 대해 기판(12)의 상면(16) 측에 개구부를 식각(etching)하는 단계. 개구부는 예를 들어 DRIE 식각 등 반응성 이온 식각 방식의 식가에 의해 형성될 수 있다. 개구부의 깊이는 후술할 박화(thinning) 단계 이후의 기판의 목표 두께보다 더 깊다. 예를 들어, 개구부의 깊이는 10 μm 내지 200 μm의 범위, 예를 들어 약 35 μm 또는 60 μm이다.
(2) 예를 들어 산화실리콘으로 구성된 절연층을 예를 들어 열산화 방법(thermal oxidation method)으로 개구부의 측벽에 형성하는 단계. 절연층의 두께는 100 nm 내지 3,000 nm, 예를 들어 약 200 nm이 될 수 있다.
(3) 예를 들어 폴리실리콘, 텅스텐, 또는 예를 들어 저압 화학적 기상 증착(low pressure chemical vapor deposition; LPCVD) 등 고온에서 수행되는 제조 방법의 단계들에 적절한 내열성 금속 물질 등의 충전 물질로 개구부를 채우는 단계. 유용하기로 폴리실리콘이 실리콘과 유사한 열팽창계수를 가지므로 고온에서 수행되는 제조 방법 단계 동안의 기계적 응력을 저하시킬 수 있다.
(4) 실리콘 표면을 노출시키고 융기된 영역을 제거하는 화학적 기계적 연마(chem.-mech. polishing; CMP) 단계.
(5) 본원에 참고로 포함된 특허출원 WO2014/044960 및 FR13/59413에 기재된 바와 같이, 에피택셜 성장(epitaxial growth)에 의해 시드 부(24), 와이어(26), 절연층(32), 및 쉘(34)을 형성하는 단계.
(6) 예를 들어 특히 원자층 증착(atomic layer deposition; ALD) 등의 등각(conformal) 화학적 기상 증착(chemical vapor deposition; CVD), 또는 물리적 기상 증착(physical vapor deposition; PVD)에 의하거나 전극의 어닐링(annealing) 단계가 후속될 가능성이 높은 증착인 음극 스퍼터링(cathode sputtering)에 의해 전체 구조 상에 전극(36)을 형성하는 단계.
(7) 절연층(32)과 전극층(36)을 관통하여 개구부(39)를 형성하는 단계. 개구부(39)가 절연층(32)에만 존재하는 경우, 이는 전극(36) 형성 단계 이전에 형성된다.
(8) 단계 (7)에서 얻어진 전체 구조 상에 예를 들어 PVD로 도전층(38)을 형성하고 각 와이어(26)를 덮는 전극(36)의 일부가 노출되도록 이 층을 식각하는 단계.
(9) 도전층(38)의 적층(stacking)에 이어 접점(contact)들을 열적 어닐링하는 단계.
(10) 벽(42)들을 형성하는 단계.
(11) 단계 (10)에서 얻어진 전체 구조 상에, 예를 들어 스핀온(spin-on) 증착 방법, 제트 인쇄 방법, 실크스크린 인쇄(silk-screening) 방법, 또는 박판 적층(sheet deposition) 방법으로 봉합층(40)을 적층(deposit)하는 단계. 발광다이오드들의 조합체(D)들에 따라 다른 발광체들이 제공되어야 하는 경우, 선택적 발광체 적층 방법은 제1 색의 발광체 입자를 실리콘 감광수지(resist)에 혼합하는 단계와, 이를 전체 기판과 발광다이오드들에 걸쳐 도포(spread)하는 단계와, 사진식각법(photolithography)에 의해 발광체를 원하는 부분 화소에 접합하는 단계를 구비한다. 이 작동은 제2 발광체에 대래, 그리고 다른 색의 부분 화소들이 존재하는 수만큼 반복된다. 다른 방법은 실리콘-발광체 혼합물과 특정한 첨가물들로 구성된 "잉크(ink)"의 잉크젯 인쇄 설비를 사용하는 것이다. 부분 화소들을 참조하는 매핑(mapping)과 방향에 기반한 인쇄에 의해 발광체들이 원하는 위치에 적층된다.
(12) 임시 또는 영구적 핸들을 접착하고 측면 절연 부재(18)에 도달할 때까지 기판을 박화(thinning)시키는 단계.
(13) 도전 패드(22)를 형성하는 단계.
도 2a 내지 2c는 벽(42)이 단위 발광다이오드들과 존재 가능한 발광체의 방출 파장을 포함하는 파장 범위에 대해 부분적으로 투명한 물질로 구성되는 경우, 전술한 제조 방법의 단계 (10)의 한 실시예의 연속적인 단계들에서 얻어지는 구조들을 도시한다. 이 방법은 다음의 연속적인 단계들을 구비한다:
(i) 전술한 제조 방법의 단계 (9)에서 얻어진 구조 상에 예를 들어 SiON 등의 전기적으로 절연되는 부동화 층(passivation layer; 45)을 등각으로(conformally) 적층시키는 단계(도 2a).
(ii) 단위 발광다이오드들과 존재 가능한 발광체의 방출 파장을 포함하는 파장 범위에 대해 부분적으로 투명한 수지 층(resin layer; 46)을 적층하는 단계. 층(46)의 최소 두께는 와이어(26)들의 높이와 같고 층(46)의 최대 두께는 예를 들어 60 μm이다(도 2b).
(iii) 사진식각법 단계들에 의해 층(46)에 벽(42)들을 구획(delimit)하는 개구부를 형성하는 단계(도 2c).
도 3a 및 3b는 각 벽(42)이 단위 발광다이오드들과 존재 가능한 발광체의 방출 파장을 포함하는 파장 범위에 대해 불투명하거나 반사성인 물질로 구성된 쉘로 덮인 코어를 구비하는 경우, 전술한 제조 방법의 단계 (10)의 다른 실시예의 연속적 단계들로 얻어진 구조들을 도시한다. 이 방법은 전술한 단계 (i), (ii), 및 (iii)들을 구비하지만 코어를 형성하는 데 사용되는 물질이 예를 들어 금속 또는 유기 물질 등의 임의 방식이 될 수 있다는 차이가 있다. 이 방법은 다음의 연속적 단계들을 더 구비한다:
(iv) 단계 (iii)에서 얻어진 전체 구조 상에 분사 피복(spray coating)에 의해 불투명 수지 층(47) 또는 반사층을 등각으로 적층하는 단계. 층(47)의 두께는 0.02 μm 내지 2 μm, 바람직하기로 0.05 μm 내지 0.3 μm의 범위가 될 수 있다(도 3a).
(v) 예를 들어 사진식각법 단계들에 의해 발광다이오드들 상에 존재하는 층(47)의 부분을 제거하여 벽(42) 높이(level)의 불투명 수지(48)의 부분을 구획하는 단계(도 3b).
도 4a 내지 4e는 각 벽(42)이 금속인 경우, 전술한 제조 방법의 단계(10)의 다른 실시예의 연속적 단계들에서 얻어지는 구조들을 도시한다. 이 방법은 전술한 단계 (i)를 구비하고 다음 연속적 단계들을 더 구비한다:
(a) 금속 물질의 적층을 촉진하는(favoring) 층(49)을 등각으로 적층하는 단계. 층(49)는 예를 들어 20 nm 내지 400 nm 범위의 두께를 가지는 티타늄 층, 예를 들어 100 nm 내지 2 μm 범위의 두께를 가지는 구리 층의 적층(stack)을 구비할 수 있다.(도 4a).
(b) 수지 층(50)을 적층하고 사진식각법 단계들에 의해 수지 층(50)의 벽들을 원하는 위치들에 개구부(51)를 형성하는 단계(도 4b).
(c) 예를 들어 전기화학적 증착(electrochemical deposition)에 의해 수지 층(50)의 개구부(51) 내에 금속 물질을 적층하여, 층(49) 상에 안착된 금속 물질의 벽(42)을 형성하는 단계(도 4c).
(d) 수지 층(50)을 제거하는 단계(도 4d).
(e) 벽(42) 밑에 존재하는 부분을 제외하고 전체 구조 상에서 금속 물질의 적층을 촉진하는 층(49)을 제거하는 단계(도 4e).
도 5a 내지 5d는 각 벽(42)이 금속인 경우, 전술한 제조 방법의 단계(10)의 다른 실시예의 연속적 단계들에서 얻어지는 구조들을 도시한다. 이 방법은 전술한 단계 (i)를 구비하고 다음 연속적 단계들을 더 구비한다:
(a)' 수지 층(5)을 적층하여 사진식각법 단계들에 의해 층(51)의 벽(42)들을 원하는 위치에 개구부(51)를 형성하는 단계(도 5a).
(b)' 개구부(51) 바닥의 절연층(45)의 일부를 식각하는 단계(도 5b).
(c)' 예를 들어 전기화학적 증착으로 금속 물질을 수지 층(50)의 개구부(51)에 적층하여 벽(32)을 형성하는 단계로, 금속 물질이 금속 층(38)과 접촉하는 단계(도 5c).
(d)' 수지 층(50)을 제거하는 단계(도 5d).
도 7은 광전자장치(10)의 모든 부재들을 구비하지만, 벽(42)이 봉합층(40) 내에 구비된 공기로 채워진 개구부(56)에 해당하는 차이가 있는 광전자장치(55)의 다른 실시예를 도시한다. 개구부(56)는 전술한 벽(42)들과 동일한 크기를 가질 수 있다. 특히 기판(12)의 상면(16)에 직교하는 관찰 방향을 따른 광전자장치(55)의 광도는 광전자장치(10)의 광도보다 더 높을 수 있다.
도 8은 광전자장치(10)의 모든 부재들을 구비하지만, 적어도 일부 벽(42), 바람직하기로 각 벽(42)에 대해, 고형 블록(solid block; 43)이 봉합층(40)의 두께보다 작은 높이를 가지며 봉합층(40)의 두께의 나머지에 걸쳐 공기로 채워진 개구부(58)로 연속되는 차이가 있는 광전자장치(57)를 도시한다.
한 실시예에 따르면, 벽(42)들은 다른 높이들을 가진다. 한 실시예에 따르면, 동일한 디스플레이 화소에 속하는 두 디스플레이 부분 화소(Pix) 사이에 위치하는 벽들의 높이는 두 다른 디스플레이 화소들에 속하는 디스플레이 부분 화소들을 분리시키는 벽들의 높이보다 더 낮을 수 있다. 한 실시예에 따르면, 동일한 색에 해당하는 디스플레이 부분 화소들은 띠(strip)로 배열될 수 있고 동일한 띠에 속하는 두 디스플레이 부분 화소(Pix)들 사이에 위치한 벽들의 높이는 다른 띠들에 속하는 두 디스플레이 부분 화소(Pix)들을 분리시키는 벽들의 높이보다 더 낮을 수 있다.
도 9는 광전자장치(10)의 모든 부재들을 구비하지만, 부재 번호 42'로 지시된 예를 들어 광전자장치(60)의 둘레에 있는 어떤 벽들이 봉합층(40)의 두께보다 더 큰 높이를 가지는 차이가 있는 광전자장치(60)의 다른 실시예를 도시한다. 광전자장치(60)는 벽(42')의 단부들 상에 안착되는 예를 들어 유리판 등의 거의 투명한 판(62)을 더 구비한다. 공기 또는 예를 들어 100 mbar(10,000 Pa) 미만의 압력의 부분적 진공의 막(film; 64)이 투명 판(62)과 봉합층(40) 사이에 위치한다. 벽(42')의 높이는 10 μm 내지 100 μm의 범위가 될 수 있다. 벽(42')의 폭은 0.5 μm to 200 μm의 범위가 될 수 있다.
이 광전자장치(60)의 이점은 판(62)이 봉합층(40)의 보호 커버로 사용된다는 점이다. 특히 봉합층(40)이 발광체를 포함하는 경우, 판(62)은 발광체를 보호할 수 있게 해준다. 또한 공기 또는 진공 막(64)은 대략 아주 작은 용적(tight volume)이므로 광전자장치의 주변에 있지 않은 벽(42)들이 산화될 위험이 낮아진다. 공기 또는 진공 막(64)은 투명 판(62)이 봉합층(40)에 바로 접촉하여 위치하는 경우에 대해 광전자장치(60)으로부터 추출되는 광을 증가시킬 수 있게 한다. 그 변형예로, 벽(42)들의 높이가 봉합층(40)의 두께보다 더 크고 벽(42)들 역시 판(62)과 접촉할 수 있다.
도 10은 광전자장치(60)을 제조하는 방법의 한 실시예의 단계를 도시한다. 이 실시예에서, 전술한 단계 (1) 내지 (10)이 실시될 수 있다. 이 방법은 이 단계들과 독립적으로, 예를 들어 벽(42)의 성형 단계와 유사하게 판(62) 상에 벽(42')들을 형성하는 단계를 구비한다. 그 변형예로, 벽(42')들은 SIO(실리콘 온 인슐레이터; Silicon On Insulator) 방식의 기판의 실리콘 층을 식각하여 형성될 수 이는데, 그러면 판(62)가 SIO 기판의 절연층에 해당할 수 있다.
봉합층(40)은 와이어(26) 상에 적층되어 교차 결합되고(crosslinked) 벽(42')들의 구성을 위해 봉합층(40)에 개구부들이 형성된다. 그러면 벽(42')들은 봉합층(40)에 구비된 개구부들을 통해 진입되어 예를 들어 양극 접합(anodic bonding)에 의해 금속층(38)에 부착된다. 그 변형예로, 봉합층(40)이 와이어(26) 상에 적층되고 봉합층(40)의 교차 결합 전에 벽(42')들이 봉합층(40)을 통해 금속층(38)에 근접될 수 있다. 그 다음 봉합층(40)이 교차 결합된다. 이 변형예에 따르면, 봉합층(40)이 각 벽(42')과 금속층(38) 사이에 존재할 수 있다.
광전자장치(60)의 다른 실시예는 벽(42')들을 벽(42)들과 동시에, 특히 도 4a 내지 4e와 도 5a 내지 5d에 관련하여 전술한 바와 같이 형성한 다음, 판(62)을 벽(42')들에 접합시키는 것이다.
도 11은 도 9에 도시된 광전자장치(60)의 모든 부재들을 구비하고 판(62) 상에 제공되는 광학 필터(optical filter; 66)을 더 구비하는 광전자장치(65)의 다른 실시예를 도시한다. 광학 필터(66)는 전술한 광학 필터(53)와 동일한 구조를 가질 수 있다. 단위 발광다이오드들과 존재 가능한 발광체의 방출 파장을 포함하는 파장 범위에 대해 불투명한 부재(67)가 일부 필터(66) 사이에 구비될 수 있다.
도 12는 도 9에 도시된 광전자장치(60)의 모든 부재들을 구비하고 봉합층(40) 상에 도 6에 연계하여 전술한 광학 필터(53)을 더 구비하는 광전자장치(68)의 다른 실시예를 도시한다.
도 13은 도 9에 도시된 광전자장치(60)의 모든 부재들을 구비하지만, 적어도 일부 벽(42)들이 광전자장치(55)의 구조를 가지는, 즉 각각 봉합층(40)의 두께보다 낮은 높이를 가지는 블록(43)을 구비하고 공기 또는 진공으로 채워진 개구부(58)로 연속되는 차이가 있는 광전자장치(69)의 다른 실시예를 도시한다. 그 변형예로, 벽(42)들은 도 7에 도시된 광전자장치(55)에서와 유사하게 공기 또는 진공으로 채워진 개구부가 될 수 있다.
도 14는 도 9에 도시된 광전자장치(60)의 모든 부재들을 구비하지만, 벽(42, 42')들이 존재하지 않으며 공기 또는 진공 막(64)이 거의 투명한 판(62)과 봉합층(40) 사이에 개재되는(interpose) 발광체를 포함하는 층(72)으로 대체되어 발광체 층(72)이 판(62)과 봉합층(40)에 접촉되는 차이가 있는 광전자장치(70)의 다른 실시예를 도시한다. 발광체 층(72)의 두께는 0.2 μm 내지 50 μm, 바람직하기로 1 μm 내지 30 μm.의 범위가 될 수 있다.벽(74)들이 발광체 층(72) 내에 연장되어 발광체를 포함하는 부분(76)들로 분할한다. 벽(74)들은 벽(42)들에 대해 전술한 바와 동일한 구조와 동일한 조성을 가질 수 있다. 한 실시예에 따르면, 벽(74) 또는 벽의 측면(wall side)들은 단위 발광다이오드들과 존재 가능한 발광체의 방출 파장을 포함하는 파장 범위에 대해 불투명하다. 한 실시예에 따르면, 각 벽(74)들은 반사 벽들을 구비할 수 있다. 다른 부분(76)들에 다른 발광체들이 구비될 수 있다.
이 실시예에서, 발광체들은 부분(76)의 높이(level)에 구비되고 봉합층(40) 내에는 존재하지 않는다. 이는 유용하기로 와이어(27) 사이에 삽입되기에는 너무 큰 발광체의 사용을 가능하게 한다. 이 실시예에서, 콘트라스트와 광도 향상 기능이 발광체 층(72)에 구비된 벽(74)에 의해 충족된다. 이 명세서에 기재된 발광다이오드들의 조합체 사이에 벽이 존재하는 실시예들이 콘트라스트 향상에 더 바람직할 것이다.
도 15는 도 14에 도시된 광전자장치(70)의 모든 부재들을 구비하지만, 봉합층(40)이 존재하지 않고 발광체 층(72)이 와이어(26) 상부에 직접 안착되는 차이가 있는 광전자장치(80)의 다른 실시예를 도시한다.
도 16은 도 14에 도시된 광전자장치(70)의 모든 부재들을 구비하고, 광전자장치(10)에서와 유사하게 봉합층(40) 내의 벽(42)을 더 구비하는 광전자장치(85)의 다른 실시예를 도시한다. 이 실시예에서 벽(42)의 높이는 봉합층(40)의 두께와 거의 동일하다. 바람직하기로 벽(42)은 벽(74)의 연속이다. 벽(42, 74)의 존재는 광전자장치(70, 80)에 비해 콘트라스트 및 광도의 향상을 제공한다. 그 변형예로, 벽(42)은 도 7에 관련하여 전술한 광전자장치(55)와 유사하게 공기 또는 진공으로 채워진 개구부로 대체될 수 있다. 그 변형예로, 벽(42)의 높이가 봉합층(40)의 두께보다 작고, 도 8에 관련하여 설명한 광전자장치(57)와 유사하게 공기로 태워진 개구부들이 벽들의 연속으로 구비될 수 있다.
다른 실시예에 따르면, 광전자장치(85)의 벽(42, 74)들은 단일 블록(monoblock)이고 도 10에 관련하여 벽(42')에 대해 전술한 바와 같이 형성될 수 있다.
그 변형예로, 광전자장치(70, 80, 또는 85)는 광학 필터를 더 구비할 수 있다. 각 광학 필터는 판(62)과 발광체를 포함하는 부분(76)들 중의 하나 사이에 개재될 수 있다. 광학 필터는 벽(74)과 발광체를 포함하는 부분(76)의 형성 전에 제조될 수 있다.
도 17은 도 14에 도시된 광전자장치(70)의 모든 부재들을 구비하지만, 거의 투명한 판(62)이 존재하지 않는 차이가 있는 광전자장치(90)의 다른 실시예를 도시한다. 예를 들어, 벽(74)들은 거기에 수납되는 발광체를 포함하는 부분(76)을 가지는 박스(box)들을 구획하는 금속 격자(metal grid)의 일부를 형성한다.
도 18은 도 17에 도시된 광전자장치(90)의 모든 부재들을 구비하지만, 광전자장치(80)에서와 같이 봉합층(40)이 존재하지 않고 발광체 층(72)이 직접 와이어(26)의 상부에 안착되는 차이가 있는 광전자장치(95)의 다른 실시예를 도시한다.
도 19는 도 17에 도시된 광전자장치(90)의 모든 부재들을 구비하고, 광전자장치(85)에서와 유사하게 봉합층(40) 내의 벽(42)들을 더 구비하는 광전자장치(100)의 다른 실시예를 도시한다.
도 20은 도 14에 도시된 광전자장치(70)의 모든 부재들을 구비하지만, 판(62)과 발광체 층(72)이 예를 들어 실리콘 층 등의 접합 물질의 층(108)을 통해 봉합층(40)에 부착된 발광 물질(photoluminescent material)의 단결정 층(single-crystal layer; 106)으로 대체된 차이가 있는 광전자장치(105)의 다른 실시예를 도시한다. 발광 물질은 광전자장치(10)에 대해 전술한 물질들 중의 하나가 될 수 있다. 발광 물질 층(106)은 층(106)의 두께의 일부에 걸쳐 연장되지만 층(106)을 완전히 관통하지는 않는 개구부(110)을 구비한다. 개구부(110)는 봉합층(40)의 측부로 드러난다(emerge on). 개구부(110)는 바람직하기로 벽(42)들과 나란히(in line) 위치하여 층(106)에 발광 층(photoluminescent portion; 112)들을 구획하고, 각 발광 층(112)은 발광다이오드 조합체(D)들 중의 하나의 반대쪽에 위치한다. 개구부(110)은 공기 또는 진공으로 부분적 또는 전체적으로 채워지거나 예를 들어 금속 또는 금속 합금 등 열전도율이 우수한 물질로 부분적 또는 전체적으로 채워질 수 있다. 발광 층(112)은 관찰자에 의해 보이는 표면(114)에 표면처리(texturing), 즉 표면(114)에 의한 광의 추출을 증가시키는 융기된 영역(raised area; 116)을 구비할 수 있다. 개구부(110)는 소잉(sawing)에 의해 형성될 수 있다.
도 21은 도 20에 도시된 광전자장치(105)의 모든 부재들을 구비하지만, 봉합층(40)이 존재하지 않고 발광 층(112)이 접착 층(108)을 통해 와이어(26)의 상부에 직접 안착되는 차이가 있는 광전자장치(115)의 다른 실시예를 도시한다.
도 22는 도 20에 도시된 광전자장치(105)의 모든 부재들을 구비하고, 광전자장치(85)와 유사하게 봉합층(40) 내의 벽(42)을 더 구비하는 광전자장치(120)의 다른 실시예를 도시한다.
도 23은 도 1b에 도시된 광전자장치(10)의 모든 부재들을 구비하지만, 발광다이오드들의 각 조합체(D)가 기판(112)의 상면(16)으로부터 연장되는 홈(recess; 126)의 바닥에 형성되고 벽(42)이 홈(126)을 구획하는 벽(128)에 해당하는 차이가 있는 광전자장치(125)의 다른 실시예를 도시한다. 벽(128)은 특히 각 쌍의 인접 조합체(D)들의 발광다이오드들의 조합체(D) 사이에 연장된다. 벽을 형성하는 기판(12)의 부분(128)은 전기 절연 트렌치(18)들에 의해 기판(12)의 인접 부분(20)들과 전기적으로 절연된다. 각 홈(126)의 깊이는 2 μm 내지 100 μm의 범위, 예를 들어 약 25 μm이다.
절연층(32)이 각 홈(126)의 벽과 모든 벽(128)들을 덮는다. 각 발광다이오드들의 조합체에 대해 전극층(36)이 와이어(26) 상과 거기에 형성된 발광다이오드들의 조합체(D)를 가지는 홈(126)의 바닥 상으로 연장되고, 도전층(38)이 와이어(26)들 사이의 전극층(36) 상으로 연장된다. 이 실시예에서, 전극층(36)과 도전층(38)은 벽(128) 상으로는 연장되지 않는다. 인접 발광다이오드들의 두 조합체(D)들의 전극층(36) 및/또는 도전층(38) 사이의 전기적 연결은 두 조합체(D)를 분리하는 벽을 통해 형성된다. 이를 달성하기 위해, 각 디스플레이 부분 화소(Pix)와 전극층(36) 및/또는 도전층(38)은 절연층(32)에 구비된 개구부(129)를 통해 기판의 일부(128)와 접촉한다. 이에 따라 모든 발광다이오드들의 조합체(D)들의 전극층(36) 및/또는 도전층(38)은 전기적으로 접속된다. 이 실시예에서, 트렌치(18)들은 기판(12)의 각 홈(126)의 높이(level)에 위치하여 기판(12)의 부분(20)을 벽(130)을 포함하는 기판(12)의 부분(130)과 분리한다. 전극층(36) 및/또는 도전층(38)은 부분(130)에 전기적으로 연결된다. 또한 전극층(36)에 전기적 접속된 벽을 형성하는 기판 부분(130)들 중의 하나와 접촉하는 도전 부분(conductive; portion 132)이 하면(14)에 구비되어 전극층(36)의 바이어싱(biasing)을 가능하게 한다.
도 24는 도 23에 도시된 광전자장치(120)의 모든 부재들을 구비하지만, 전극층(36) 및/또는 도전층(38)이 모든 와이어(26) 상과 모든 벽(128) 상에 연장되고 모든 발광다이오드 조합체(D)들과 공통 접속되는 차이가 있는 광전자장치(135)의 다른 실시예를 도시한다. 이 경우, 층(32)은 홈(126)의 바닥에서 개방되지 않고 홈(126)을 구획하는 벽(128)들의 적어도 일부의 상부에서 개방될 수 있다. 이를 위해 전극층(36) 및/또는 도전층(38)은 절연층(32)에 구비된 개구부(129)를 통해 적어도 일부 벽(128)들의 상부와 접촉한다.
도 25는 도 24에 도시된 광전자장치(135)의 모든 부재들을 구비하지만, 트렌치(18)가 기판(12)의 벽(128)들 높이에 존재하는 차이가 있는 광전자장치(140)의 다른 실시예를 도시한다.
도 23, 24, 및 25에 도시된 실시예에서는 벽(128)의 측면이 기판(12)의 하면(14) 및 상면(16)에 거의 직교한다. 그 변형예로 벽(128)의 측면이 90°가 아닌 각도로 하면(14) 및 상면(16)에 거의 직교하고 단위 발광다이오드들과 존재 가능한 발광체에서 방출된 광선을 광전자장치(125)의 외측을 향해 반사시키는 방향을 향한다.
도 26a 내지 26d는 광전자장치(125)를 제조하는 방법의 한 실시예의 연속적 단계들에서 얻어진 구조들을 도시한다.
도 26a는 전술한 단계 (1), (2), (3), 및 (4)를 실행한 다음 얻어진 구조를 도시하는데, 이는 아직 박화되지 않은 기판(12) 내에 전기 절연 트렌치(18)를 형성한 상태이다.
도 26b는 기판(12)의 상면(16)에 홈(126)을 형성한 다음 얻어진 구조를 도시한다.
도 26c는 전술한 단계 (5)를 실행한 다음 얻어진 구조를 도시하는데, 이는 각 홈(126) 내에 발광다이오드들의 조합체(D)를 형성하고 홈(126) 내와 벽(128) 상에 절연층(32)을 형성한 상태이다, 이어서 절연층(32)에 개구부(129)가 형성되고, 전술한 단계 (6)이 실행되어 전극층(36)이 형성된다, 실행되는 방법에 따라, 전극층(36)은 벽(128) 상에도 적층될 수 있다. 이어서 벽(128) 상에 존재하는 전극층의 부분을 제거하는 단계가 제공될 수 있다. 이어서 전술한 단계 (8)이 실행되어 와이어(26)들 사이의 각 홈(126)에 도전층(38)을 형성한다.
도 26d는 전술한 열적 어닐링 단계(9) 다음, 홈(126) 내와 벽(128) 상에 보호층을 적층하는 전술한 단계 (11)를 실행하고, 이어서 식각 또는 평면화(planarization) 단계로 홈(126) 내만의 봉합층(40)을 얻고 전술한 단계 (12)의 기판(12) 박화로 측면 절연 소자(18)를 형성하여 얻어진 구조를 도시한다.
방법은 도전 패드(22)를 형성하는 전술한 단계 (12)를 더 구비한다.
전술한 실시예들에서, 광전자장치(10)는 예를 들어 도전 패드(22)에 접합된 땜납 범프(solder bump) 또는 인듐 범프 등의 도시되지 않은 가융(fusible) 도전 부재에 의해 다른 회로에 접합된다, 광전자장치(10)의 다른 회로, 특히 제어 회로와의 조립은 전통적인 매트릭스 교잡법(matrix hybridization technique), 가융 범프, 또는 예를 들어 인듐, 또는 SnAg, 또는 구리 칼럼(column) 이나 금 패드(스터드 범프 기법; stud bump technology) 등의 대면(face-to-face) 가융 물질의 개재(placing), 또는 도전성 분자 접합(conductive molecular bonding)구리 대 구리)에 의해 수행될 수 있다. 도전 패드(22)를 형성하는 금속 적층(metal stack)은 선택된 조립 기술에 적합하게 선택된다. 예를 들어 도전 패드(22)는 Cu 또는 Ti-Ni-Au, Sn-Ag, 또는 Ni-Pd-Au로 구성될 수 있다.
발광다이오드들의 적어도 하나의 조합체(D)의 단위 발광다이오드들의 쉘(34)의 활성층은 발광다이오드들의 적어도 다른 조합체(D)의 단위 발광다이오드들의 쉘(34)의 활성층과 달리 제조될 수 있다. 예를 들어, 제1 조합체의 쉘(34)의 활성층은 예를 들어 청색광 등 제1 파장을 방출할 수 있고, 제2 조합체의 쉘(34)의 활성층은 제1 파장과 다른 예를 들어 녹색광 등 제2 파장을 방출할 수 있다. 이는 예를 들어 각 조합체의 피치(pitch)와 와이어의 크기를 조절하여 이 활성층들을 형성하는 양자우물들의 두께와 조성(composition)을 변경함으로써 이뤄질 수 있다.
또한, 제3 조합체는 제1 및 제2 파장과 다른 예를 들어 적색광 등의 제3 파장을 방출하도록 구성될 수 있다. 이에 따라 청, 녹, 적색광의 조합(composition)이 선택되어 관찰자가 색채 조합에 따라 백색광을 감지하게 되고, 각 다이오드 또는 다이오드 조합체는 서로 독립적으로 선택(address)될 수 있는 제1, 제2, 및 제3 파장을 방출하여 색상을 조절할 수 있다.
전술한 실시예에서, 절연층(32)는 각 와이어(26)의 하부(28)의 전체 외곽(contour)을 덮는다. 그 변형예로, 하부(28)의 일부 또는 심지어 하부(28)의 전체를 절연층(32)으로 덮지 않을 수도 있다. 이 경우, 쉘(34)이 각 와이어(26)를 상부(30)의 높이보다 더 큰 높이까지 덮거나 심지어 와이어(26)의 전체 높이를 따라 덮을 수 있다. 또한 전술한 실시예에서, 절연층(32)는 각 와이어(26)의 상부(30)의 외곽을 덮지 않는다. 그 변형예로, 절연층(32)이 각 와이어(26)의 상부(30)의 일부를 덮을 수 있다. 또한 다른 변형예를 따르면, 절연층(32)가 각 와이어(26)에 대해 쉘(34)의 하부를 부분적으로 덮을 수 있다. 다른 실시예에 따르면, 시드 패드(24)가 유전층으로 덮인 시드 층으로 대체되고 와이어들이 유전층에 구비된 개구부를 통해 시드 층 상에 형성되는 경우, 절연층(32)이 존재하지 않을 수 있다.
광전자장치(10)는 다른 집적회로, 특히, 특히 광전자장치(10)의 발광다이오드 조합체들을 제어하는 데 사용되는 트랜지스터 등의 전자 부품들을 구비하는 제어 회로 상에 위치될 수 있다.
작동에 있어서, 도전층(38)에 전기적으로 접속된 도전 패드(22)가 제1 기준 전위(reference potential)의 공급원(source)에 접속될 수 있다. 작동될 발광다이오드 조합체(D)들의 단위발광다이오드들을 가지는 기판(12)의 부분(20)에 접촉하는 도전 패드(22)는 제2 기준 전위의 공급원에 접속되어 해당(considered) 조합체(D)의 단위 발광다이오드들에 전류를 흐르게 할 수 있다. 각 도전 패드(22)가 관련 부분(20)의 상당한 부분에 걸쳐 연장되므로 전류의 균일한 분포가 얻어질 수 있다.
도 1a 내지 1c에는 도전층(38)이 광전자장치(10)의 측면을 따라 부분(20)과 접촉하는 것으로 도시되어 있다. 그 변형예로, 도전층(38)은 광전자장치(10)의 전체 외곽에 걸쳐 부분(20)과 접촉할 수 있다.
도 1a 내지 1c에 도시된 실시예들에서, 광전자장치(10)는 기판(12)의 하면(14)의 측부에 구비된 가융 물질을 통해 외부 회로에 전기적 접속된다. 그러나 다른 전기적 접속 방법들도 고려될 수 있다.
전술한 실시예들에서, 기판(12)은 반도체 또는 도체 물질로 구성된 기판이다. 다른 실시예에 따르면, 기판(12)는 전체적 또는 부분적으로, 예를 들어 산화실리콘(SiO2) 또는 사파이어 등의 절연 물질로 구성된다. 도전 패드(22)와 도전층(38) 또는 시드 층(24) 사이의 전기적 연결은 예를 들어 실리콘 전극(silicon via) 또는 TSV들을 통해 기판(12)의 전체 두께에 걸쳐 교차되는 도전 부재들을 사용하여 형성될 수 있다.
다른 실시예에 따르면, 적어도 하나의 도전 패드가 상면(16)의 측부 상의 도전층(38)과 접촉하도록 구비된다. 그러며 봉합층(40)은 도전 패드를 노출시키는 개구부를 구비한다. 도전층(38)도 전극층(36)도 반도체 기판(12)와 전기적 접촉되지 않는다. 도전 패드는 도시되지 않은 와이어로 도시되지 않은 외부 회로에 전기적 접속된다, 복수의 도전 패드들이 도전층(38) 상에, 예를 들아 광전자장치의 주변에 전기적 접속될 수 있다.
이상에서 다른 변형예들을 가지는 다양한 실시예들이 설명되었다. 당업계의 통상의 기술을 가진 자라면 어떤 발명적 단계를 나타내지 않고도 이 다양한 실시예들과 변형예들을 조합할 수 있을 것임에 유의해야 한다. 예를 들어, 도 22에 도시된 광전자장치(120)은 도 7에 도시된 광전자장치(55)의 구조 또는 도 8에 도시된 광전자장치(57)의 구조로 구현될 수도 있다.

Claims (36)

  1. 제1 및 반대쪽의 제2 면(14, 16)들을 가지는 기판(12)과,
    상기 제1 면(16)으로부터 상기 제2 면(14)으로 연장되며, 서로 전기적으로 절연되는 제1 반도체 또는 도체 부분(20)들을 상기 기판에서 구획(delimit)하는 측면 전기 절연 부재(18)들과,
    각 제1 반도체 또는 도체 부분에 대해, 상기 제1 면 상에 안착되고(rest on) 상기 제1 반도체 또는 도체 부분에 전기적으로 접속되는 발광다이오드들의 조합체(D)와,
    적어도 발광다이오드들의 방출 파장범위에 대해 적어도 부분적으로 투명하고, 모든 발광다이오드들을 덮는 도전 전극층(36)과,
    적어도 발광다이오드들의 방출 파장범위에 대해 적어도 부분적으로 투명한 제1 유전 물질을 포함하고, 상기 전극층을 덮는 보호층(40; 72; 106)과,
    적어도 부분적으로 상기 보호층에서 연장되며, 상기 발광다이오드들의 조합체(D)들을 둘러싸거나 이에 대향하는 제2 부분들을 상기 보호층에서 구획하는 벽(42; 74; 110; 128)들
    을 구비하며,
    상기 벽들은, 공기, 금속, 반도체 물질, 금속 합금, 적어도 발광다이오드들의 방출 파장에서 부분적으로 투명한 물질, 그리고 적어도 발광다이오드들의 방출 파장에 대해 불투명 또는 반사성인 층으로 덮이고 발광다이오드들의 방출 파장 범위에 대해 적어도 부분적으로 투명한 물질로 구성된 코어를 포함하는 그룹 중에 구성되고, 상기 제1 유전 물질과 다른, 적어도 하나의 제2 물질을 포함하는 광전자장치.
  2. 청구항 1에서,
    각 발광다이오드는, 상면 및/또는 측면의 적어도 일부가, 발광다이오드의 광방사를 공급할 수 있는 적어도 하나의 활성층을 가지는 쉘(34)과 통합되거나 덮이는 적어도 하나의 와이어형(wire-shaped), 원추형, 또는 테이퍼형(tapered)의 반도체 소자(26)를 구비하는 광전자장치.
  3. 청구항 1에서,
    상기 보호층(40)이 각 발광다이오드를 둘러싸는 광전자장치.
  4. 청구항 1에서,
    상기 보호층(72; 106)이 발광다이오드들을 둘러싸지 않는 광전자장치.
  5. 청구항 1에서,
    상기 벽(42; 74)들이 적어도 상기 보호층(40; 72)의 전체 두께에 걸쳐 연장되는 광전자장치.
  6. 청구항 1에서,
    상기 벽(42)들 중의 적어도 하나가, 공기로 채워진 개구부(58)로 연속되는 고형 블록(43)을 구비하는 광전자장치.
  7. 청구항 1에서,
    상기 보호층(40)이 발광체를 구비하는 광전자장치.
  8. 청구항 1에서,
    상기 보호층(40)이 발광체의 단결정을 구비하는 광전자장치.
  9. 청구항 1에서,
    적어도 발광다이오드들의 방출 파장 범위에서 적어도 부분적으로 투명한 물질이고, 상기 보호층(40)을 덮으며, 상기 기판(12)에 기계적으로 결합된 판(62)을 더 구비하는 광전자장치.
  10. 청구항 9에서,
    상기 판(62)이 공기 또는 부분적 진공 막에 의해 상기 보호층(40)으로부터 분리되는 광전자장치.
  11. 청구항 9에서,
    상기 보호층(40)의 두께보다 더 큰 높이를 가져 상기 판(62)과 접촉하고 상기 기판(12) 상에 안착되는 추가적 벽(42')들을 더 구비하는 광전자장치.
  12. 청구항 1에서,
    각 조합체의 발광다이오드들 둘레의 상기 전극층(36)을 덮는 도전층(38)을 더 구비하는 광전자장치.
  13. 청구항 1에서,
    상기 기판(12)이 실리콘, 게르마늄, 탄화실리콘, III-V족 화합물 또는 ZnO로 구성되는 광전자장치.
  14. 청구항 2에서,
    각 반도체 소자(26)가 III-V족 화합물 또는 II-VI족 화합물로 구성되는 광전자장치.
  15. 청구항 1에서,
    상기 광전자장치가 디스플레이 화면 또는 투영(projection) 장치인 광전자장치.
  16. 청구항 1에서,
    상기 보호층(40) 상에, 발광다이오드들에 의해 방출된 광방사를 적어도 부분적으로 흡수 및/또는 반사할 수 있는 필터(53)들을 더 구비하는 광전자장치.
  17. 청구항 9에서,
    상기 판(62) 상에, 상기 발광다이오드들에 의해 방출된 광방사를 적어도 부분적으로 흡수 및/또는 반사할 수 있는 필터(66)들을 더 구비하는 광전자장치.
  18. 청구항 1에서,
    상기 벽(128)들이 상기 기판(12)의 일부에 해당하는 광전자장치.
  19. 광전자장치(10)를 제조하는 방법으로:
    a) 제1 및 반대쪽의 제2 면(14, 16)들을 가지는 기판(12)에, 상기 제1 면(16)으로부터 상기 제2 면(14)으로 연장되며, 서로 전기적으로 절연되는 제1 반도체 또는 도체 부분(20)들을 상기 기판에서 구획하는 측면 전기 절연 부재(18)들을 형성하는 단계와;
    b) 각 제1 반도체 또는 도체 부분에 대해, 상기 제1 면 상에 안착되고 상기 제1 반도체 또는 도체 부분과 전기적으로 접속되는 발광다이오드들의 조합체(D)를 형성하는 단계와;
    c) 각 제1 반도체 또는 도체 부분에 대해, 적어도 발광다이오드들의 방출 파장 범위에서 적어도 부분적으로 투명하고 모든 발광다이오드들을 덮는 도전성 전극층(36)을 형성하는 단계와;
    d) 상기 전극층을 덮고, 적어도 발광다이오드들의 방출 파장 범위에서 적어도 부분적으로 투명한 제1 유전 물질의 보호층(40; 72, 106)과, 적어도 부분적으로 상기 보호층에서 연장되며, 상기 발광다이오드들의 조합체(D)들을 둘러싸거나 이에 대향하는 제2 부분들을 상기 보호층에서 구획하는 벽(42; 74; 110; 128)들을 형성하는 단계로, 상기 벽들이, 공기, 금속, 반도체 물질, 금속 합금, 적어도 발광다이오드들의 방출 파장에서 부분적으로 투명한 물질, 그리고 적어도 발광다이오드들의 방출 파장 범위에 대해 불투명 또는 반사성인 층으로 덮이고 적어도 발광다이오드들의 방출 파장 범위에 대해 적어도 부분적으로 투명한 물질로 구성된 코어를 포함하는 그룹 중에 구성되고, 상기 제1 유전 물질과 다른, 적어도 하나의 제2 물질을 포함하는, 단계
    를 구비하는 광전자장치의 제조 방법.
  20. 청구항 19에서,
    각 발광다이오드는, 상면 및/또는 측면의 적어도 일부가 발광다이오드의 광방사를 공급할 수 있는 적어도 하나의 활성층을 가지는 쉘(34)과 통합되거나 덮이는 적어도 하나의 와이어형, 원추형, 또는 테이퍼형의 반도체 소자(26)를 구비하는 광전자장치의 제조방법.
  21. 청구항 19에서,
    상기 보호층(40)이 각 발광다이오드를 둘러싸는 광전자장치의 제조 방법.
  22. 청구항 19에서,
    상기 보호층(72; 106)이 각 발광다이오드를 둘러싸지 않는 광전자장치의 제조 방법.
  23. 청구항 19에서,
    상기 벽(42; 74)들이 적어도 상기 보호층(40; 72)의 전체 두께에 걸쳐 연장되는 광전자장치의 제조 방법.
  24. 청구항 19에서,
    상기 벽(42)들 중의 적어도 하나가, 공기로 채워진 개구부(58)로 연속되는 고형 블록(43)을 구비하는 광전자장치의 제조 방법.
  25. 청구항 19에서,
    상기 보호층(40)이 발광체를 구비하는 광전자장치의 제조 방법.
  26. 청구항 19에서,
    상기 보호층(40)이 발광체의 단결정을 구비하는 광전자장치의 제조 방법.
  27. 청구항 19에서,
    적어도 발광다이오드들의 방출 파장 범위에서 적어도 부분적으로 투명한 물질이며 상기 보호층(40)을 덮는 판(62)을 상기 기판(12)에 기계적으로 결합하는 단계를 더 구비하는 광전자장치의 제조 방법.
  28. 청구항 27에서,
    상기 판(62)이 공기 또는 부분적 진공 막에 의해 상기 보호층(40)으로부터 분리되는 광전자장치의 제조 방법.
  29. 청구항 27에서,
    상기 보호층(40)의 두께보다 더 큰 높이를 가져 상기 판(62)과 접촉하고 상기 기판(12) 상에 안착되는 추가적 벽(42')들을 형성하는 단계를 더 구비하는 광전자장치의 제조 방법.
  30. 청구항 19에서,
    각 조합체의 발광다이오드들 둘레의 상기 전극층(36)을 덮는 도전층(38)을 형성하는 단계를 더 구비하는 광전자장치의 제조 방법.
  31. 청구항 19에서,
    상기 기판(12)이 실리콘, 게르마늄, 탄화실리콘, III-V족 화합물 또는 ZnO로 구성되는 광전자장치의 제조 방법.
  32. 청구항 20에서,
    각 반도체 소자(26)가 III-V족 화합물 또는 II-VI족 화합물로 구성되는 광전자장치의 제조 방법.
  33. 청구항 19에서,
    상기 광전자장치가 디스플레이 화면 또는 투영 장치인 광전자장치의 제조 방법.
  34. 청구항 19에서,
    상기 보호층(40) 상에, 발광다이오드들에 의해 방출된 광방사를 적어도 부분적으로 흡수 및/또는 반사할 수 있는 필터(53)들을 형성하는 단계를 더 구비하는 광전자장치의 제조 방법.
  35. 청구항 27에서,
    상기 판(62) 상에 발광다이오드들에 의해 방출된 광방사를 적어도 부분적으로 흡수 및/또는 반사할 수 있는 필터(66)들을 형성하는 단계를 더 구비하는 광전자장치의 제조 방법.
  36. 청구항 19에서,
    상기 벽(128)들이 상기 기판(12)의 일부에 해당하는 광전자장치의 제조 방법.
KR1020197002459A 2016-06-30 2017-06-22 향상된 콘트라스트와 광도를 가지는 화소들을 구비하는 광전자장치 KR102422362B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1656170 2016-06-30
FR1656170A FR3053530B1 (fr) 2016-06-30 2016-06-30 Dispositif optoelectronique a pixels a contraste et luminance ameliores
PCT/FR2017/051671 WO2018002485A1 (fr) 2016-06-30 2017-06-22 Dispositif optoelectronique a pixels a contraste et luminance améliorés

Publications (2)

Publication Number Publication Date
KR20190023094A KR20190023094A (ko) 2019-03-07
KR102422362B1 true KR102422362B1 (ko) 2022-07-19

Family

ID=58162669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197002459A KR102422362B1 (ko) 2016-06-30 2017-06-22 향상된 콘트라스트와 광도를 가지는 화소들을 구비하는 광전자장치

Country Status (7)

Country Link
US (1) US10923528B2 (ko)
EP (1) EP3479408B1 (ko)
JP (1) JP7165059B2 (ko)
KR (1) KR102422362B1 (ko)
CN (1) CN109690781B (ko)
FR (1) FR3053530B1 (ko)
WO (1) WO2018002485A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3053760B1 (fr) * 2016-07-05 2020-07-17 Valeo Vision Source lumineuse et module lumineux correspondant pour vehicule automobile
TWI707491B (zh) * 2019-12-04 2020-10-11 錼創顯示科技股份有限公司 微型發光二極體顯示面板
FR3082663B1 (fr) * 2018-06-14 2022-01-07 Aledia Dispositif optoelectronique
FR3082657B1 (fr) * 2018-06-19 2021-01-29 Aledia Procede de fabrication d’un dispositif optoelectronique a parois de confinement lumineux auto alignes
FR3083371B1 (fr) 2018-06-28 2022-01-14 Aledia Dispositifs émetteurs, écran d'affichage associé et procédés de fabrication d'un dispositif émetteur
FR3087581B1 (fr) * 2018-10-22 2021-01-15 Aledia Dispositif optoelectronique, ecran d'affichage associe et procede de fabrication d'un tel dispositif optoelectronique
FR3087580B1 (fr) 2018-10-23 2020-12-18 Aledia Procede de realisation d’un dispositif optoelectronique comprenant des diodes electroluminescentes homogenes en dimensions
FR3091006B1 (fr) 2018-12-20 2021-01-15 Commissariat Energie Atomique Procede de remplissage selectif, par un liquide de remplissage, d’un groupe de cavites parmi une pluralite de cavites
FR3091403B1 (fr) 2018-12-28 2020-12-18 Aledia Dispositif optoélectronique comprenant une diode électroluminescente dont le faisceau émis présente une incidence variable sur différents convertisseurs de couleur selon une séquence prédéterminée
FR3091413B1 (fr) 2018-12-28 2022-06-24 Aledia Dispositif optoélectronique à diode électroluminescente micrométrique ou nanométrique surmontée d’une lentille optique
US11326763B1 (en) 2019-02-06 2022-05-10 Apple Inc. Light-emitting diodes with optical filters
US11861941B1 (en) 2019-02-06 2024-01-02 Apple Inc. Eye camera systems with polarized light
FR3093861B1 (fr) 2019-03-12 2021-09-17 Commissariat Energie Atomique Procédé d’enrobage de puces
FR3094561B1 (fr) 2019-03-25 2022-08-26 Commissariat Energie Atomique Procédé de fabrication d’une structure
FR3096509B1 (fr) 2019-05-20 2021-05-28 Aledia Dispositif optoelectronique avec diodes electroluminescentes dont une zone dopee integre une portion externe a base d’aluminium et de nitrure de galium
FR3096834B1 (fr) 2019-05-28 2022-11-25 Aledia Dispositif optoelectronique comportant une diode electroluminescente ayant une couche limitant les courants de fuite
FR3082662B1 (fr) * 2019-06-14 2020-11-13 Aledia Procédé de fabrication d’un dispositif optoélectronique à parois de confinement lumineux auto alignés
FR3098987B1 (fr) 2019-07-15 2021-07-16 Aledia Dispositif optoelectronique dont les pixels contiennent des diodes electroluminescentes emettant plusieurs couleurs et procede de fabrication
CN112242405A (zh) * 2019-07-18 2021-01-19 群创光电股份有限公司 显示装置
FR3101730B1 (fr) * 2019-10-08 2021-10-15 Aledia Procede de fabrication d'un dispositif optoelectronique
FR3102303B1 (fr) * 2019-10-22 2022-04-15 Commissariat Energie Atomique Dispositif d’affichage émissif à LED
KR20210063518A (ko) 2019-11-22 2021-06-02 삼성전자주식회사 발광다이오드 패키지
JP7392426B2 (ja) * 2019-11-28 2023-12-06 セイコーエプソン株式会社 発光装置およびプロジェクター
KR20210097413A (ko) 2020-01-30 2021-08-09 삼성전자주식회사 발광 소자 패키지
JP2022019455A (ja) * 2020-07-17 2022-01-27 ソニーグループ株式会社 発光装置および画像表示装置
WO2024020920A1 (zh) * 2022-07-28 2024-02-01 京东方科技集团股份有限公司 显示基板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016001200A1 (fr) * 2014-06-30 2016-01-07 Aledia Dispositif optoelectronique comprenant des diodes electroluminescentes et un circuit de commande

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1359413A (fr) * 1963-04-04 1964-04-24 Shell Int Research Procédé de préparation de composés organiques oxygénés
KR20040029385A (ko) * 2001-08-01 2004-04-06 남 영 김 화상표시장치
US7497581B2 (en) * 2004-03-30 2009-03-03 Goldeneye, Inc. Light recycling illumination systems with wavelength conversion
DE102007046348A1 (de) * 2007-09-27 2009-04-02 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement mit Glasabdeckung und Verfahren zu dessen Herstellung
CN101383341A (zh) * 2008-10-21 2009-03-11 友达光电股份有限公司 发光二极管模块
JP2011135058A (ja) * 2009-11-30 2011-07-07 Honda Motor Co Ltd 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
JP2012204349A (ja) 2011-03-23 2012-10-22 Panasonic Corp 発光装置
JP6029095B2 (ja) 2012-05-01 2016-11-24 国立研究開発法人物質・材料研究機構 Ｕｖ光励起黄色発光材料、その製造方法及び発光装置
FR2995729B1 (fr) 2012-09-18 2016-01-01 Aledia Dispositif opto-electrique a microfils ou nanofils semiconducteurs et son procede de fabrication
KR102135352B1 (ko) * 2013-08-20 2020-07-17 엘지전자 주식회사 표시장치
FR3011383B1 (fr) * 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
FR3011388B1 (fr) * 2013-09-30 2016-11-25 Aledia Dispositif optoelectronique a diodes electroluminescentes
FR3015772B1 (fr) * 2013-12-19 2017-10-13 Aledia Dispositif optoelectronique a diodes electroluminescentes a extraction de lumiere amelioree
FR3031238B1 (fr) * 2014-12-30 2016-12-30 Aledia Dispositif optoelectronique a diodes electroluminescentes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016001200A1 (fr) * 2014-06-30 2016-01-07 Aledia Dispositif optoelectronique comprenant des diodes electroluminescentes et un circuit de commande

Also Published As

Publication number Publication date
EP3479408A1 (fr) 2019-05-08
EP3479408B1 (fr) 2020-08-05
US10923528B2 (en) 2021-02-16
JP2019526925A (ja) 2019-09-19
WO2018002485A1 (fr) 2018-01-04
CN109690781B (zh) 2023-12-05
KR20190023094A (ko) 2019-03-07
FR3053530A1 (fr) 2018-01-05
US20190165040A1 (en) 2019-05-30
CN109690781A (zh) 2019-04-26
JP7165059B2 (ja) 2022-11-02
FR3053530B1 (fr) 2018-07-27

Similar Documents

Publication Publication Date Title
KR102422362B1 (ko) 향상된 콘트라스트와 광도를 가지는 화소들을 구비하는 광전자장치
JP6701205B2 (ja) 発光ダイオードを含む光電デバイス
CN108231820B (zh) 用于实现多颜色的发光二极管（led）装置
KR101258583B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
CN109844947B (zh) 显示设备和用于生产该设备的方法
CN112768485A (zh) 发光二极管装置和发光设备
CN106486587A (zh) 发光二极管、发光二极管封装件和包括其的设备
JP2016178307A (ja) 発光ダイオードを備えた光電子デバイス
WO2014192237A1 (ja) 半導体発光素子及び半導体発光装置
US10923530B2 (en) Optoelectronic device with light-emitting diodes
JP7306992B2 (ja) 発光ダイオードを備えた光電子デバイス
US20220037393A1 (en) Optoelectronic device comprising pixels which emit three colours
US11075250B2 (en) Light-emitting device package, display device including the same, and method of manufacturing the same
KR102468911B1 (ko) 발광다이오드를 구비한 광전자장치
US10270014B2 (en) Light-emitting device package
CN115428133A (zh) 单片电子器件
US20230163107A1 (en) Optical projection device having a grid structure
CN115244691A (zh) 单片led像素

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant