KR20230004445A - 발광 다이오드 구조물 및 그 제조 방법 - Google Patents

발광 다이오드 구조물 및 그 제조 방법 Download PDF

Info

Publication number
KR20230004445A
KR20230004445A KR1020227031478A KR20227031478A KR20230004445A KR 20230004445 A KR20230004445 A KR 20230004445A KR 1020227031478 A KR1020227031478 A KR 1020227031478A KR 20227031478 A KR20227031478 A KR 20227031478A KR 20230004445 A KR20230004445 A KR 20230004445A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
layer
light emitting
emitting diode
Prior art date
Application number
KR1020227031478A
Other languages
English (en)
Inventor
윙청 충
Original Assignee
레이솔브 옵토일렉트로닉스 (쑤저우) 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/177,827 external-priority patent/US20210320234A1/en
Application filed by 레이솔브 옵토일렉트로닉스 (쑤저우) 컴퍼니 리미티드 filed Critical 레이솔브 옵토일렉트로닉스 (쑤저우) 컴퍼니 리미티드
Publication of KR20230004445A publication Critical patent/KR20230004445A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

기판, 본딩층, 제1 도핑타입 반도체층, 다중양자우물(다중양자우물)층, 제2 도핑타입 반도체층, 패시베이션층 및 전극층을 포함하는 발광 다이오드 구조물을 개시한다. 기판 상에 본딩층이 형성되고, 본딩층 상에 제1 도핑타입 반도체층이 형성된다. 제1 도핑타입 반도체층 상에 다중양자우물층이 형성되고, 다중양자우물층 상에 제2 도핑타입 반도체층이 형성된다. 제2 도핑타입 반도체층은, 주입을 통해 구성된 격리 물질을 포함하고, 제2 도핑타입 반도체층 상에 패시베이션층이 형성된다. 전극층이 패시베이션층 상의 제1 개구를 통해 제2 도핑타입 반도체층의 일부와 접하도록 패시베이션층 상에 형성된다.

Description

발광 다이오드 구조물 및 그 제조 방법
<관련 출원에 대한 상호 참조>
본 출원은 2020년 4월 9일에 출원된, 출원 번호는 63/007,831이며, 발명의 명칭은 "이온 주입된 마이크로 LED(Ion-implanted Micro-LEDs)"인 미국 임시 출원의 우선권을 주장하고, 또한 2021년 2월 17일에 출원된, 출원 번호는 17/177,827이며, 발명의 명칭은 "발광 다이오드 구조물 및 그 제조 방법(Light Emitting Diode Structure and Method for Manufacturing the Same)"인 미국 정규 출원의 우선권을 주장하며, 그 전체 내용은 인용되어 본 명세서에 통합된다.
본 개시는 발광 다이오드(LED) 구조물 및 그 제조 방법에 관한 것으로, 보다 상세하게는 복수의 LED 유닛이 격리층으로 둘러싸인 LED 구조물 및 그 제조 방법에 관한 것이다.
최근 몇 년 동안 LED는 조명 응용 분야에서 대중화되고 있다. 광원으로서 LED는 더 높은 광효율, 더 낮은 에너지 소비, 더 긴 수명, 더 작은 사이즈, 더 빠른 스위칭 등 많은 장점을 가지고 있다.
마이크로 스케일 LED를 적용한 디스플레이를 마이크로 LED라고 한다. 마이크로 LED 디스플레이는 각각의 픽셀 요소를 형성하는 마이크로 LED 어레이를 포함한다. 픽셀은 이미지를 구성하는 많은 픽셀들 중 하나로서, 디스플레이 화면 상의 미세한 조명 영역일 수 있다. 다시 말해, 픽셀은 디스플레이에서의 이미지를 함께 구성하는 작은 이산 요소일 수 있다. 픽셀은 일반적으로 2차원(2D) 매트릭스로 배열되며, 점, 정사각형, 직사각형 또는 기타 모양으로 표현된다. 픽셀은 디스플레이 또는 디지털 이미지의 기본 구성 블록으로서, 기하학적 좌표를 가질 수 있다.
마이크로 LED의 제조 시에, 흔히는 건식 에칭 또는 습식 에칭 공정과 같은 에칭 공정을 사용하여 각각의 마이크로 LED를 전기적으로 격리시킨다. 복수의 완전히 격리된 기능성 마이크로 LED 메사를 생성하기 위해, 통상적인 프로세스에서는 일반적으로 연속적인 기능성 에피택시층을 에칭하여 완전히 제거한다. 그러나, 기존의 마이크로 LED 메사를 구동 회로 기판과 같은 기판에 전사할 때 또는 전사한 후에, 완전히 격리된 기능성 마이크로 LED 메사는 마이크로 LED 메사의 약한 접착력 때문에 기판에서 쉽게 벗겨질 수 있다. 마이크로 LED 메사가 더 작아지면 문제가 더욱 심각해진다. 게다가, 마이크로 LED 메사들을 격리하기 위한 통상적인 에칭 공정 동안, 마이크로 LED 메사의 측벽이 손상될 수 있고 LED 구조의 광학적 및 전기적 특성에 영향을 미칠 수 있다.
본 개시의 실시예는 격리층으로 둘러싸인 복수의 LED 유닛을 갖는 LED 구조물 및 그 제조 방법을 제공함으로써 상기 문제를 해결하고, 따라서 에칭 공정 사용에 따른 단점을 방지할 수 있다.
LED 구조물 및 해당 LED 구조물을 형성하는 방법의 실시예를 개시한다.
일 실시예에서, LED 구조물이 개시된다. LED 구조물은 기판, 본딩층, 제1 도핑타입 반도체층, 다중양자우물(MQW)층, 제2 도핑타입 반도체층, 패시베이션층 및 전극층을 포함한다. 기판 상에 본딩층이 형성되고, 본딩층 상에 제1 도핑타입 반도체층이 형성된다. 제1 도핑타입 반도체층 상에 MQW층이 형성되고, MQW층 상에 제2 도핑타입 반도체층이 형성된다. 제2 도핑타입 반도체층은 주입을 통해 구성된 격리 물질을 포함하고, 제2 도핑타입 반도체층 상에 패시베이션층이 형성된다. 전극층은 패시베이션층 상에 형성되어 패시베이션층 상의 제1 개구를 통해 제2 도핑타입 반도체층의 일부와 접한다.
다른 일 실시예에서, LED 구조물이 개시된다. LED 구조물은 기판 및 기판 상에 형성된 복수의 LED 유닛을 포함한다. 각 LED 유닛은 기판 상에 형성된 본딩층, 본딩층 상에 형성된 제1 도핑타입 반도체층, 제1 도핑타입 반도체층 상에 형성된 다중양자우물(MQW)층, 및 MQW층 상에 형성된 제2 도핑타입 반도체층을 포함한다. 복수의 LED 유닛은 제1 LED 유닛 및 제1 LED 유닛에 인접한 제2 LED 유닛을 포함한다. 제1 LED 유닛의 제2 도핑타입 반도체층은 이온-주입된 물질에 의해 제2 LED 유닛의 제2 도핑타입 반도체층과 전기적으로 격리된다.
또 다른 일 실시예에서, LED 구조물을 제조하는 방법이 개시된다. 제1 기판 상에 반도체층이 형성된다. 반도체층은 제1 도핑타입 반도체층, 제1 도핑타입 반도체층 상의 MQW층, 및 MQW층 상의 제2 도핑타입 반도체층을 포함한다. 주입 작업이 수행되어 제2 도핑타입 반도체층 내에 이온-주입된 물질이 형성된다. 제1 에칭 작업이 수행되어 이온-주입된 물질의 적어도 일부, MQW의 일부, 제1 도핑타입 반도체층의 일부 및 본딩층의 일부가 제거됨으로써 제1 기판 내에 형성된 구동 회로의 접점이 노출된다. 제2 도핑타입 반도체층 상에 패시베이션층이 형성된다. 패시베이션층 상에 제2 도핑타입 반도체층의 일부를 노출시키는 제1 개구가 형성되고, 패시베이션층 상에 제1 기판 상의 접점을 노출시키는 제2 개구가 형성된다. 패시베이션층 상에 제1 개구 및 제2 개구를 피복하는 전극층이 형성된다.
본 명세서에 포함되고 명세서의 일부인 첨부 도면은, 본 개시의 실시 형태를 도시하고, 또한 명세서와 함께 본 개시를 설명하고 관련 기술분야의 통상의 기술자가 본 개시를 제조 및 사용할 수 있도록 하기 위한 것으로 의도된다.
도 1은 본 개시의 일부 실시 형태에 따른 예시적인 LED 구조물의 평면도를 예시한다.
도 2는 본 개시의 일부 실시 형태에 따른 예시적인 LED 구조물의 단면도를 예시한다.
도 3은 본 개시의 일부 실시 형태에 따른 예시적인 LED 구조물의 다른 단면도를 예시한다.
도 4는 본 개시의 일부 실시 형태에 따른 예시적인 LED 구조물의 다른 평면도를 예시한다.
도 5는 본 개시의 일부 실시 형태에 따른 다른 예시적인 LED 구조물의 평면도를 예시한다.
도 6a 내지 도 6h는 본 개시의 일부 실시 형태에 따른 제조 과정의 상이한 단계에서의 예시적인 LED 구조물의 단면을 예시한다.
도 7a 내지 도 7d는 본 개시의 일부 실시 형태에 따른 제조 과정의 상이한 단계에서의 예시적인 LED 구조물의 평면도를 예시한다.
도 8은 본 개시의 일부 실시 형태예에 따른, LED 구조물을 제조하기 위한 예시적인 방법의 흐름도이다.
본 발명의 실시 형태는 첨부된 도면을 참조하여 설명될 것이다.
특정 구성 및 배치가 기술되지만, 이는 단지 설명의 목적을 위한 것임을 이해해야 한다. 따라서, 본 개시의 범위를 벗어나지 않은 다른 구성 및 배치가 사용될 수 있다. 또한, 본 개시는 다양한 다른 응용들에 적용될 수 있다. 본 개시에 기술된 기능적 및 구조적 특징은 도면에 구체적으로 도시되지 않은 방식으로 서로 결합, 조정 및 변경될 수 있으며, 이러한 조합, 조정 및 변경은 본 개시의 범위 내에 포함되야 한다.
일반적으로, 용어는 문맥에서의 사용으로부터 적어도 부분적으로 이해될 수 있다. 예를 들어, 본 명세서에서 사용된 용어 "하나 이상"은 문맥에 따라 적어도 부분적으로 단수의 의미로 임의의 특징, 구조 또는 특성을 설명하는 데 사용될 수 있거나 복수의 의미로 특징, 구조 또는 특성의 조합을 설명하는 데 사용될 수 있다. 유사하게, "일", "하나" 또는 "해당"과 같은 용어는 문맥에 따라 적어도 부분적으로는 단수 용법을 전달하거나 복수 용법을 전달하는 것으로 이해될 수 있다. 또한, "~에 기반한"이라는 용어는 배타적 요소 집합을 전달하는 것으로 반드시 의도하는 것은 아닌 것으로 이해될 수 있으며, 반면에 적어도 부분적으로 문맥에 따라 반드시 명시적으로 설명되지 않아도 되는 추가 요소의 존재를 허용할 수 있다.
본 개시에서 "~ 상에", "~ 위에" 및 "~ 상방에"의 의미에 대해, "~ 상에"의 경우 "직접 (무언가) 상에"의 의미뿐만 아니라, 사이에 중간 특징 또는 층이 존재하는 상태로 "(무언가) 상에"의 의미도 포함하고, "~ 위에" 또는 "~ 상방에"의 경우 "(무언가) 위에" 또는 "(무언가) 상방에"의 의미뿐만 아니라, 사이에 중간 특징 또는 층이 없는 상태로 "(무언가) 위에" 또는 "(무언가) 상방에"(즉, 직접 (무언가) 상에)의 의미도 포함할 수 있도록 가장 광의적인 방식으로 해석되어야 함을 쉽게 이해해야 한다.
또한, 설명의 편의를 위해 본 명세서에서는 "~ 밑에", "~ 아래에", "하부", "~ 위에", "상부" 등과 같은 공간 상대적인 용어를 사용하여 도면에 예시된 한 요소 또는 특징과 다른 요소(들) 또는 특징(들) 사이의 관계를 설명한다. 공간 상대적인 용어는 도면에 도시된 방향 외에 디바이스의 사용 또는 작동 중의 방향도 포함하도록 의도된다. 디바이스는 달리 지향(90도 또는 다른 방향으로 회전)할 수 있으며 본 명세서에서 사용된 공간 상대적인 설명도 유사하게 그에 따라 해석될 수 있다.
본 명세서에서 "층"이라는 용어는 두께를 갖는 영역을 포함하는 물질 부분을 의미한다. 층은 하측 또는 상측 구조 전체에 걸쳐 연장될 수 있거나 또는 그 크기가 하측 또는 상측 구조의 크기보다 작을 수 있다. 또한, 층은 연속 구조의 두께보다 얇은 두께를 갖는 균질 또는 비균질 연속 구조의 영역일 수 있다. 예를 들어, 층은 연속 구조의 상단 표면과 하단 표면에 위치하거나 또는 그들 사이의 임의의 한 쌍의 수평면 사이에 위치할 수 있다. 층은 수평, 수직 및/또는 테이퍼형 표면을 따라 연장될 수 있다. 기판은 층일 수 있고, 그 내부에 하나 이상의 층을 포함할 수 있고/있거나, 그 상에, 그 위에 및/또는 그 아래에 하나 이상의 층이 구성될 수 있다. 층은 여러 층을 포함할 수 있다. 예를 들어, 반도체층은, 하나 이상의 도핑되거나 도핑되지 않은 반도체층을 포함할 수 있고, 동일하거나 상이한 소재로 구성될 수 있다.
본 명세서에 사용된 바와 같이, 용어 "기판"은 그 상에 후속 물질층이 추가되는 소재를 지칭한다. 기판 자체는 패턴화될 수 있다. 기판 상에 추가되는 물질은 패턴화되거나 패턴화되지 않은 상태로 남을 수 있다. 또한, 기판은 실리콘, 실리콘 카바이드, 갈륨질화물, 게르마늄, 갈륨비소화물, 인듐인화물 등과 같은 광범위한 반도체 물질을 포함할 수 있다. 대안적으로, 기판은 유리, 플라스틱 또는 사파이어 웨이퍼 등과 같은 전기 비전도성 물질로 구성될 수 있다. 또한 대안적으로, 기판은 내부에 반도체 디바이스 또는 회로가 형성될 수 있다.
본 명세서에 사용된 바와 같이, "마이크로" LED, "마이크로" p-n 다이오드 또는 "마이크로" 디바이스라는 용어는 본 발명의 실시 형태에 따른 특정 디바이스 또는 구조의 설명적 사이즈를 지칭한다. 본 명세서에 사용된 바와 같이, "마이크로" 디바이스 또는 구조라는 용어는 0.1 내지 100㎛의 스케일을 지칭하는 것을 의미한다. 그러나, 본 발명의 실시 형태가 반드시 이에 제한되는 것은 아니며 실시 형태의 특정 측면이 더 큰, 가능하게는 더 작은 사이즈 스케일에 적용될 수 있음을 이해해야 한다.
본 발명의 실시 형태는 LED 구조물 또는 마이크로 LED 구조물 및 그 구조물을 제조하는 방법을 설명한다. 마이크로 LED 디스플레이를 제조하기 위해, 에피택시층을 수용 기판에 접합한다. 예를 들어, 수용 기판은 CMOS 백플레인 또는 TFT 유리 기판을 포함하는 디스플레이 기판일 수 있으나, 이에 제한되지는 않는다. 이어서 에피택시층은 수용 기판 상의 마이크로 LED 어레이로 구성된다. 수용 기판 상에 마이크로 LED를 형성할 때, 수용 기판에 대한 소형 기능성 메사의 접착력이 약하고 또한 메사의 크기에 비례하므로, 제조 과정에서 복수의 소형 기능성 메사가 수용 기판에서 박리되어 디스플레이의 불량(불량 화소)의 원인이 될 수 있다. 상술한 문제를 해결하기 위해, 본 개시는 에피택시층에 대한 에칭 공정을 수행할 필요가 없이 격리 물질을 통해 기능성 LED 메사가 격리되므로 기능성 LED와 수용 기판 사이의 접착 면적이 확대되어 잠재적인 박리를 방지할 수 있는 해결 수단을 도입한다. 또한, 본 개시에서 설명되는 제조 방법은 기능성 LED 메사의 측벽의 물리적 손상을 추가적으로 감소시키고, LED의 발광 영역인 양자우물 구조의 손상을 감소시키며, 기능성 메사의 광학적, 전기적 특성을 향상시킬 수 있다.
도 1은 본 개시의 일부 실시 형태에 따른 예시적인 LED 구조물(100)의 평면도를 도시한다. 도 2는 본 개시의 일부 실시 형태에 따른 예시적인 LED 구조물(100)의, A-A' 라인을 따른 단면도를 도시한다. 본 개시를 더 명백하게 설명하기 위한 목적으로, 도 1의 LED 구조물(100)의 평면도 및 도 2의 LED 구조물(100)의 단면도를 함께 설명한다. LED 구조물(100)은 제1 기판(102) 및 복수의 LED 유닛(118)(예를 들어, 도 2에 도시된 바와 같은 LED 유닛(118-1, 118-2, 118-3, 118-4))을 포함한다. LED 유닛(118)은 본딩층(104)을 통해 제1 기판(102) 상에 접합된다. 일부 실시 형태에서, 제1 기판(102)은 실리콘, 탄화규소, 갈륨질화물, 게르마늄, 갈륨비소화물, 인듐인화물과 같은 반도체 물질을 포함할 수 있다. 일부 실시 형태에서, 제1 기판(102)은 유리, 플라스틱 또는 사파이어 웨이퍼와 같은 전기 비전도성 물질로 구성될 수 있다. 일부 실시 형태에서, 제1 기판(102)은 내부에 구동 회로가 형성될 수 있고, 제1 기판(102)은 CMOS 백플레인 또는 TFT 유리 기판일 수 있다. 구동 회로는 LED 유닛(118)에 전자 신호를 제공하여 휘도를 제어한다. 일부 실시 형태에서, 구동 회로는, 각 개별 LED 유닛(118)이 하나의 독립적인 드라이버에 각각 대응되도록 구성된 능동 매트릭스 구동 회로를 포함할 수 있다. 일부 실시 형태에서, 구동 회로는, 복수의 LED 유닛(118)이 어레이로 정렬되고 구동 회로에 의해 구동되는 데이터 라인 및 스캔 라인에 연결되도록 구성된 패시브 매트릭스 구동 회로를 포함할 수 있다.
본딩층(104)은 제1 기판(102) 상에 형성되어 제1 기판(102)과 LED 유닛(118)을 본딩하기 위한 접착 물질 층이다. 일부 실시 형태에서, 본딩층(104)은 금속 또는 금속 합금과 같은 전도성 물질을 포함할 수 있다. 일부 실시 형태에서, 본딩층(104)은 Au, Sn, In, Cu 또는 Ti를 포함할 수 있다. 일부 실시 형태에서, 본딩층(104)은 폴리이미드(PI), 폴리디메틸실록산(PDMS)과 같은 비전도성 물질을 포함할 수 있다. 일부 실시 형태에서, 본딩층(104)은 SU-8 포토레지스트와 같은 포토레지스트를 포함할 수 있다. 일부 실시 형태에서, 본딩층(104)은 수소 실세스퀴옥산(HSQ) 또는 디비닐실록산-비스-벤조시클로부텐(DVS-BCB)일 수 있다. 본딩층(104)의 소재에 대한 설명은 단지 예시적이며 제한적이지 않고, 본 분야의 통상적인 기술자라면 요구사항에 따라 변경할 수 있으며, 이들 모두는 본 출원의 범위 내에 포함되는 것으로 이해된다.
도 2를 참조하면, 각 LED 유닛(118)은 그에 해당되는, 본딩층(104), 제1 도핑타입 반도체층(106), 제2 도핑타입 반도체층(108), 및 제1 도핑타입 반도체층(106)과 제2 도핑타입 반도체층(108) 사이에 형성된 다중양자우물(MQW)층(110)을 포함한다. 제1 도핑타입 반도체층(106)은 본딩층(104) 상에 형성된다. 일부 실시 형태에서, 제1 도핑타입 반도체층(106) 및 제2 도핑타입 반도체층(108)은 ZnSe 또는 ZnO와 같은 II-VI 물질, 또는 GaN, AlN, InN, InGaN, GaP, AlInGaP, AlGaAs 및 이들의 합금과 같은 III-V 질화물 물질로 형성된 하나 이상의 층을 포함할 수 있다.
일부 실시 형태에서, 제1 도핑타입 반도체층(106)은 복수의 LED 유닛(118)(예를 들어, 도 2에 예시된 바와 같은 4개의 LED 유닛들(118))에 걸쳐 연장되고 이들 LED 유닛(118)의 공통 애노드를 형성하는 p형 반도체층일 수 있다. 예를 들어, LED 유닛(118-2)의 제1 도핑타입 반도체층(106)은 그와 인접한 LED 유닛(118-1, 118-3)으로 연장되고, 유사하게, LED 유닛(118-3)의 제1 도핑타입 반도체층(106)은 그와 인접한 LED 유닛(118-2, 118-4)으로 연장된다. 일부 실시 형태에서, LED 유닛에 걸쳐 연장되는 제1 도핑타입 반도체층(106)은 상대적으로 얇을 수 있다. 각각의 LED 유닛에 걸쳐 연속적인 제1 도핑타입 반도체의 얇은 층이 구성됨으로써, 기판(102)과 복수의 LED 유닛(118) 사이의 본딩 영역은 제2 도핑타입 반도체층(108) 아래의 영역으로 제한되지 않고 각각의 LED 유닛 간 영역까지 더 연장된다. 즉, 연속적인 제1 도핑타입 반도체층(106)의 얇은 층이 구성됨으로써, 본딩층(104)의 면적이 증가된다. 따라서, 기판(102)과 복수의 LED 유닛(118) 사이의 본딩 강도가 증가되고 LED 구조물(100)의 박리 리크스가 감소될 수 있다.
일부 실시 형태에서, 제1 도핑타입 반도체층(106)은 p형 GaN을 포함할 수 있다. 일부 실시예에서, 제1 도핑타입 반도체층(106)은 GaN에 마그네슘(Mg)을 도핑함으로써 형성될 수 있다. 일부 실시 형태에서, 제1 도핑타입 반도체층(106)은 p형 InGaN을 포함할 수 있다. 일부 실시 형태에서, 제1 도핑타입 반도체층(106)은 p형 AlInGaP를 포함할 수 있다. 각각의 LED 유닛(118)은 구동 회로(예를 들어 기판(102)에 형성된 구동 회로)(명시적으로 도시되지 않은 구동 회로)에 연결된 애노드 및 캐소드를 갖는다. 예를 들어, 각 LED 유닛(118)은 애노드가 정전압 소스에 연결되고 캐소드가 구동 회로의 소스/드레인 전극에 연결된다. 즉, 각각의 LED 유닛(118)에 걸쳐 연속적인 제1 도핑타입 반도체층(106)을 형성함으로써, 복수의 LED 유닛(118)은 제1 도핑타입 반도체층(106) 및 본딩층(104)에 의해 형성된 공통 애노드를 갖는다.
일부 실시 형태에서, 제2 도핑타입 반도체층(108)은 n형 반도체층일 수 있고 각각의 LED 유닛(118)의 캐소드를 형성할 수 있다. 일부 실시 형태에서, 제2 도핑타입 반도체층(108)은 n형 GaN을 포함할 수 있다. 일부 실시 형태에서, 제2 도핑타입 반도체층(108)은 n형 InGaN을 포함할 수 있다. 일부 실시 형태에서, 제2 도핑타입 반도체층(108)은 n형 AlInGaP를 포함할 수 있다. 상이한 LED 유닛(118)의 제2 도핑타입 반도체층(108)은 전기적으로 격리됨으로써, 각각의 LED 유닛(118)은, 전압 레벨이 다른 유닛과 상이할 수 있는 캐소드를 갖는다. 개시된 실시 형태의 결과로서, 복수의 개별적으로 기능할 수 있는 LED 유닛(118)은 그들의 제1 도핑타입 반도체층(106)이 인접한 LED 유닛들에 걸쳐 수평으로 연장되고 그들의 제2 도핑타입 반도체층(108)이 인접한 LED 유닛들과 전기적으로 격리되도록 형성된다. 각각의 LED 유닛(118)은 제1 도핑타입 반도체층(106)과 제2 도핑타입 반도체층(108) 사이에 형성된 다중양자우물(MQW)층(110)을 더 포함한다. MQW층(110)은 LED 유닛(118)의 활성 영역이다.
일부 실시 형태에서, 제2 도핑타입 반도체층들(108)은 격리 물질(116)에 의해 분할된다. 예를 들어, 도 2를 참조하면, 제2 도핑타입 반도체층(108)은 격리 물질(116)에 의해 복수의 LED 메사(108-1, 108-2, 108-3, 108-4)로 분할된다. 즉, LED 메사(108-1, 108-2, 108-3, 108-4)는 그들 사이에 형성된 격리 물질(116)에 의해 전기적으로 격리된다. 예를 들어, LED 유닛(118-2)의 LED 메사(108-2)는 격리 물질(116)에 의해 LED 유닛(118-1)의 LED 메사(108-1) 및 LED 유닛(118-3)의 LED 메사(108-3)와 전기적으로 격리된다.
일부 실시 형태에서, 격리 물질(116)은 이온-주입된 물질일 수 있다. 일부 실시 형태에서는, 제2 도핑타입 반도체층(108) 내에 이온 물질을 주입함으로써 격리 물질(116)을 형성할 수 있다. 일부 실시 형태에서, 격리 물질(116)은 제2 도핑타입 반도체층(108) 내에 H+, He+, N+, O+, F+, Mg+, Si+ 또는 Ar+의 이온을 주입함으로써 형성될 수 있다. 일부 실시 형태에서는, 제2 도핑타입 반도체층(108)에 하나 이상의 이온 물질을 주입함으로써 격리 물질(116)을 형성할 수 있다. 격리 물질(116)은 전기적 절연체의 물리적 특성을 구비한다. 제2 도핑타입 반도체층(108)의 정의된 영역에 이온 물질을 주입함으로써, 정의된 영역 내의 제2 도핑타입 반도체층(108)의 물질을, LED 메사(108-1, 108-2, 108-3, 108-4)를 서로 전기적으로 격리하는 격리 물질(116)로 변환시킬 수 있다.
일부 실시 형태에서, 도 2에 도시된 바와 같이. 격리 물질(116)은 MQW층(110)을 관통하기에는 부족한 깊이로 제2 도핑타입 반도체층(108) 내에 형성될 수 있다. 각각의 LED 메사 아래의 MQW층(110), 제1 도핑타입 반도체층(106) 및 본딩층(104)은 인접한 LED 메사 아래의 MQW층(110), 제1 도핑타입 반도체층(106) 및 본딩층(104)까지 수평으로 연장될 수 있다. 예를 들어, LED 메사(108-2) 아래의 MQW층(110), 제1 도핑타입 반도체층(106) 및 본딩층(104)은 LED 메사(108-1, 108-3) 아래의 MQW층(110), 제1 도핑타입 반도체층(106) 및 본딩층(104)까지 수평으로 연장될 수 있다.
일부 실시 형태에서, 격리 물질(116)의 주입 깊이는 도 2에 도시된 바와 같이 MQW층(110) 위로 제어될 수 있다. 일부 실시 형태에서, 격리 물질(116)의 주입 깊이는 MQW층(110)을 관통하지 않도록 제어될 수 있고, 격리 물질(116)은 결국 제1 도핑타입 반도체층(106)과 접촉하지 않는다. 도 2에 도시된 격리 물질(116)의 위치, 형상 및 깊이는 단지 예시적이며 제한적이지 않고, 본 분야의 통상적인 기술자에 의해 수요에 따라 변경될 수 있으며, 이들 모두 본 출원의 범위 내에 포함된다.
도 2에 도시된 바와 같이, 패시베이션층(112)은 LED 메사(108-1, 108-2, 108-3, 108-4) 및 격리 물질(116)을 포함하는 제2 도핑타입 반도체층(108) 상에 형성된다. 패시베이션층(112)은 LED 유닛(118)을 보호 및 격리하기 위해 사용될 수 있다. 일부 실시 형태에서, 패시베이션층(112)은 SiO2, Al2O3, SiN 또는 다른 적절한 물질을 포함할 수 있다. 일부 실시 형태에서, 패시베이션층(112)은 폴리이미드, SU-8 포토레지스트, 또는 다른 광패턴화 가능한 폴리머를 포함할 수 있다. 전극층(114)은 패시베이션층(112)의 일부 상에 형성되고, 전극층(114)은 패시베이션층(112) 상의 개구(124)를 통해 제2 도핑타입 반도체층(108)에 전기적으로 연결된다. 일부 실시 형태에서, 전극층(114)은 인듐주석산화물(ITO), Cr, Ti, Pt, Au, Al, Cu, Ge 또는 Ni과 같은 전도성 물질일 수 있다.
도 3은 본 개시의 일부 실시 형태에 따른 예시적인 LED 구조물(100)에서 라인 B-B'를 따른 단면도를 예시한다. 제1 기판(102)은 LED 유닛(118)을 구동하기 위한 구동 회로가 내부에 형성된다. 구동 회로의 접점(120)은 두 개의 LED 유닛(118) 사이의 개구(122) 내에 노출되고 접점(120)은 전극층(114)을 통해 제2 도핑타입 반도체층(108)과 전기적으로 연결된다. 즉, 제2 도핑타입 반도체층(108)과 구동 회로의 접점(120) 사이의 전기적 연결은 전극층(114)에 의해 이루어진다. 전술한 바와 같이, 제2 도핑타입 반도체층(108)이 각 LED 유닛(118)의 캐소드를 형성하므로, 접점(120)은 각 LED 유닛(118)의 캐소드의 구동 전압을 전극층(114)을 통해 구동 회로로부터 제2 도핑타입 반도체층(108)으로 제공한다.
도 4는 본 개시의 일부 실시 형태에 따른 LED 구조물(100)의 다른 평면도를 예시한다. 도 4에 있어서, 전극층(114) 및 패시베이션층(112) 아래의 층들은 설명의 목적을 위해 점선으로 도시되어 있다. 도 4에 있어서, LED 구조물(100)은 16개의 LED 유닛(118)을 포함한다. 각각의 LED 유닛(118)은 제1 도핑타입 반도체층(106) 및 제2 도핑타입 반도체층(108)과 다중양자우물층(110)에 의해 형성된 p-n 다이오드층을 포함한다. 패시베이션층(112)은 p-n 다이오드층 상에 형성되고, 전극층(114)은 패시베이션층(112) 상에 형성된다.
패시베이션층(112) 상에는 제2 도핑타입 반도체층(108)을 노출시키도록 개구(124)가 형성되고, 패시베이션층(112) 상에는 접점(120)을 노출시키도록 개구(122)가 형성된다. 전극층(114)은 개구(124)와 개구(122)를 피복하도록 패시베이션층(112)의 일부 상에 형성되므로, 전극층(114)은 제2 도핑타입 반도체층(108) 및 접점(120)와 전기적으로 연결된다. 도 4에 도시된 실시예에서, 개구(124)는 각각의 LED 유닛(118)의 중심에 위치되고 개구(122)는 인접한 LED 유닛들(118) 사이의 공간에 위치된다. 개구(124), 개구(122) 및 전극층(114)의 위치와 디자인(예를 들어 형상 및 크기)은 특정 실시 형태에 기반하여 도 4에 도시된 실시예와 차이가 있을 수 있으며 이에 제한되지 않음을 이해할 수 있다.
도 4에 있어서, LED 구조물(100)은 16개의 LED 유닛(118)을 포함하고, 각각의 LED 유닛(118)은 개별적으로 기능할 수 있다. 각 LED 유닛(118)의 제2 도핑타입 반도체층(108)은 격리 물질(116)에 의해 전기적으로 격리된다. 제1 도핑타입 반도체층(106)은 제2 도핑타입 반도체층(108) 및 패시베이션층(112) 아래에 위치하며, 제1 도핑타입 반도체층(106)은 이들 16개의 LED 유닛(118)의 공통 애노드이다. 본 개시와 일치하게, 복수의 LED 유닛(예를 들어, 16개의 LED 유닛(118))의 제1 도핑타입 반도체층(106)이 LED 구조물(100)을 형성하는 제조 공정 동안 뿐만 아니라 제조 공정 후에도 전기적으로 연결되고 각각의 LED 유닛(118)이 상이한 구동 회로에 의해 개별적으로 구동될 수 있는 경우, 이들 LED 유닛은 "개별적으로 기능할 수 있는" 것으로 표현된다.
도 5는 본 개시의 일부 실시 형태에 따른 다른 LED 구조물(500)의 평면도를 예시한다. 도 5의 평면도에서 LED 메사(108-1)의 형상은 원형이고, 이는 도 4에 도시된 LED 구조물(100)의 평면도에서의 LED 메사(108-1)의 형상과 상이하다. 제2 도핑타입 반도체층(108)의 달리 정의된 영역에 이온 물질을 주입함으로써, LED 메사(108-1)의 형상이 다르게 형성될 수 있다. 일부 실시 형태에서, 평면도에서 LED 메사의 위치 및 형상은 다양한 디자인 또는 응용에 따라 변경될 수 있으며, 평면도에서 LED 메사 또는 LED 유닛(118)의 형상은 여기에 제한되지 않는다는 것을 이해해야 한다. 일부 실시 형태에서, 평면도에서 개구(124), 개구(122), 전극층(114) 또는 접점(120)의 위치 및 형상은 또한 다양한 디자인 및 응용에 따라 변경될 수 있으며, 여기에 제한되지 않는다.
도 6a 내지 도 6h는 본 개시의 일부 실시 형태에 따른 제조 과정 동안의 예시적인 LED 구조물(100)의 단면을 예시한다. 도 7a 내지 도 7d는 본 개시의 일부 실시 형태에 따른 제조 과정의 상이한 단계에서의 LED 구조물(100)의 평면도를 예시한다. 도 8은 본 개시의 일부 실시 형태에 따른 LED 구조물(100)을 제조하기 위한 예시적인 방법(800)의 흐름도이다. 본 개시를 보다 잘 설명하기 위해, 도 6a 내지 도 6I, 도 7a 내지 도 7d 및 도 8을 함께 설명한다.
도 6a에 도시된 바와 같이, 제1 기판(102) 내에 구동 회로가 형성되고 구동 회로는 접점(120)을 포함한다. 예를 들어, 구동 회로는 실리콘 웨이퍼 상에 제조된 CMOS 디바이스를 포함할 수 있고 CMOS 디바이스 상에 일부 웨이퍼 레벨 패키징층 또는 팬아웃 구조가 적층되어 접점(120)을 구성한다. 다른 예를 들어, 구동 회로는 유리 기판 상에 제조된 TFT를 포함할 수 있고, TFT 상에 일부 웨이퍼 레벨 패키징층 또는 팬아웃 구조가 적층되어 접점(120)을 구성한다. 제2 기판(126) 상에 반도체층이 형성되고, 반도체층은 제1 도핑타입 반도체층(106), 제2 도핑타입 반도체층(108) 및 MQW층(110)을 포함한다.
일부 실시 형태에서, 제1 기판(102) 또는 제2 기판(126)은 실리콘, 실리콘 카바이드, 갈륨질화물, 게르마늄, 갈륨비소화물, 인듐인화물과 같은 반도체 물질을 포함할 수 있다. 일부 실시 형태에서, 제1 기판(102) 또는 제2 기판(126)은 유리, 플라스틱 또는 사파이어 웨이퍼와 같은 전기 비전도성 물질로 제조될 수 있다. 일부 실시 형태에서, 제1 기판(102)은 내부에 구동 회로가 형성될 수 있고, 제1 기판(102)은 CMOS 백플레인 또는 TFT 유리 기판을 포함할 수 있다. 일부 실시 형태에서, 제1 도핑타입 반도체층(106) 및 제2 도핑타입 반도체층(108)은 ZnSe 또는 ZnO와 같은 II-VI 물질, 또는 GaN, AlN, InN, InGaN, GaP, AlInGaP, AlGaAs 및 이들의 합금과 같은 III-V 질화물 물질에 기반한 하나 이상의 층을 포함할 수 있다. 일부 실시 형태에서, 제1 도핑타입 반도체층(106)은 p형 반도체층을 포함할 수 있고, 제2 도핑타입 반도체층(108)은 n형 반도체층을 포함할 수 있다.
도 6b에 도시된 바와 같이, 제1 기판(102) 상에는 본딩층(104)이 형성된다. 일부 실시 형태에서, 본딩층(104)은 금속 또는 금속 합금과 같은 전도성 물질을 포함할 수 있다. 일부 실시 형태에서, 본딩층(104)은 Au, Sn, In, Cu 또는 Ti를 포함할 수 있다. 일부 실시 형태에서, 본딩층(104)은 폴리이미드(PI) 또는 폴리디메틸실록산(PDMS)과 같은 비전도성 물질을 포함할 수 있다. 일부 실시 형태에서, 본딩층(104)은 SU-8 포토레지스트와 같은 포토레지스트를 포함할 수 있다. 일부 실시 형태에서, 본딩층(104)은 수소 실세스퀴옥산(HSQ) 또는 디비닐실록산-비스-벤조시클로부텐(DVS-BCB)을 포함할 수 있다. 일부 실시 형태에서, 제1 도핑타입 반도체층(106) 상에 도전층(128)이 형성될 수 있다. 일부 실시 형태에서, 도전층(128)은 제1 도핑타입 반도체층(106)의 전체를 피복하는 공통 전극을 형성할 수 있다. 일부 실시 형태에서, 도전층(128)은 제1 도핑타입 반도체층(106) 상에 오믹 접촉을 형성할 수 있다. 일부 실시 형태에서, 도전층(128) 및 본딩층(104)은 이후 동작들에서 통합적으로 하나의 층으로 지칭될 수 있다.
도 6c 및 도 8의 동작 802를 참조하면, 제2 기판(126)과, 제1 도핑타입 반도체층(106), 제2 도핑타입 반도체층(108) 및 MQW층(110)을 포함하는 반도체층은, 전복되어 본딩층(104) 및 도전층(128)을 통해 제1 기판(102)에 본딩된다. 그 후에 기판(126)은 반도체층으로부터 제거될 수 있다. 도 6c에는 제1 기판(102)과 제1 도핑타입 반도체층(106) 사이의 본딩층(104)이 도시된다. 그러나, 일부 실시 형태에서, 본딩층(104)은 하나 이상의 층을 포함하여 제1 기판(102)과 제1 도핑타입 반도체층(106)을 결합할 수 있다. 예를 들어, 본딩층(104)은 하나의 전도성층 또는 비전도성층을 포함할 수 있다. 다른 예를 들어, 본딩층(104)은 하나의 접착층과 하나의 전도성 또는 비전도성층을 포함할 수 있다. 일부 실시 형태에서, 본딩층(104) 및 전도성층(128)은 동작 802 이후에 통합적으로 하나의 층으로 지칭될 수 있다. 본딩층(104)의 소재에 대한 설명은 단지 예시적이며 제한적이지 않고, 본 분야의 통상적인 기술자에 의해 수요에 따라 변경될 수 있으며 이들 모두 본 출원의 범위 내에 포함됨을 이해해야 한다.
도 6d를 참조하면, 제2 도핑타입 반도체층(108)에 대한 박화(thinning) 작업을 수행하여 제2 도핑타입 반도체층(108)의 일부를 제거할 수 있다. 도 7a는 박화 작업 후의 제2 도핑타입 반도체층(108)의 평면도를 도시한다. 일부 실시 형태에서, 박화 작업은 건식 에칭 또는 습식 에칭 작업을 포함할 수 있다. 일부 실시 형태에서, 박화 작업은 화학기계적 연마(CMP) 작업을 포함할 수 있다. 일부 실시 형태에서, 제1 도핑타입 반도체층(106), MQW층(110) 및 제2 도핑타입 반도체층(108)을 포함하는 두께는 약 0.3 ㎛ 내지 약 5 ㎛일 수 있다. 일부 다른 실시 형태에서, 제1 도핑타입 반도체층(106), MQW층(110) 및 제2 도핑타입 반도체층(108)을 포함하는 두께는 약 0.4 ㎛ 내지 약 4 ㎛일 수 있다. 일부 대안적인 실시 형태에서, 제1 도핑타입 반도체층(106), MQW층(110) 및 제2 도핑타입 반도체층(108)을 포함하는 두께는 약 0.5㎛ 내지 약 3㎛일 수 있다.
도 6e와, 도 8에서의 동작 804를 참조하면, 주입 공정이 수행되어 제2 도핑타입 반도체층(108) 내에 격리 물질(116)이 형성된다. 주입 결과, 제2 도핑타입 반도체층(108)이 복수의 LED 메사(108-1, 108-6, 108-11, 108-16)로 분할된다. 복수의 LED 메사(108-1, 108-6, 108-11, 108-16)는 격리 물질(116)에 의해 서로 전기적으로 격리된다. 도 7b는 주입 작업 후의 LED 구조물(100)의 평면도를 도시하고, 도 6e는 도 7b에서의 BB'선을 따른 단면을 도시한다. 도 7b에 있어서, 제2 도핑타입 반도체층(108)은 격리 물질(116)에 의해 복수의 LED 메사(108-1, 108-6, 108-11, 108-16)로 분할된다.
일부 실시 형태에서, 격리 물질(116)은 제2 도핑타입 반도체층(108)의 정의된 영역에 이온 물질을 주입함으로써 형성될 수 있다. 일부 실시 형태에서, 격리 물질(116)은 제2 도핑타입 반도체층(108) 내에 H+, He+, N+, O+, F+, Mg+, Si+ 또는 Ar+의 이온을 주입함으로써 형성될 수 있다. 일부 실시 형태에서, 제2 도핑타입 반도체층(108) 내에 하나 이상의 이온 물질이 주입되어 격리 물질(116)이 형성될 수 있다. 격리 물질(116)은 전기 절연체의 물리적 특성을 구비한다. 제2 도핑타입 반도체층(108)의 정의된 영역에 이온 물질이 주입됨으로써, 제2 도핑타입 반도체층(108)의 정의된 영역의 물질이 격리 물질(116)로 변환되어, LED 메사들(108-1, 108-6, 108-11, 108-16)이 전기적으로 격리될 수 있다. 일부 실시 형태에서, 주입 작업은 약 10keV와 약 300keV 사이의 주입 전력으로 수행될 수 있다. 일부 실시 형태에서, 주입 작업은 약 15keV와 약 250keV 사이의 주입 전력으로 수행될 수 있다. 일부 실시 형태에서, 주입 작업은 약 20keV와 약 200keV 사이의 주입 전력으로 수행될 수 있다.
일부 실시 형태에서, 격리 물질(116)은 MQW층(110)을 관통하기에는 부족한 깊이로 제2 도핑타입 반도체층들(108) 내에 형성될 수 있다. 각각의 LED 메사 아래의 MQW층(110), 제1 도핑타입 반도체층(106) 및 본딩층(104)은 인접한 LED 메사 아래의 MQW층(110), 제1 도핑타입 반도체층(106) 및 본딩층(104)까지 수평으로 연장될 수 있다. 예를 들어, LED 메사(108-6) 아래의 MQW층(110), 제1 도핑타입 반도체층(106) 및 본딩층(104)은 LED 메사(108-1, 108-11) 아래의 MQW층(110), 제1 도핑타입 반도체층(106) 및 본딩층(104)까지 수평으로 연장될 수 있다.
일부 실시 형태에서, 격리 물질(116)의 주입 깊이는 도 6e에 도시된 바와 같이 격리 물질(116)이 MQW층(110)과 접촉하기 전에 멈추도록 제어될 수 있다. 일부 실시 형태에서, 격리 물질(116)의 주입 깊이는 MQW층(110)을 관통하지 않도록 제어될 수 있고, 격리 물질은 결국 제1 도핑타입 반도체층(106)과 접촉하기 않는다. 도 6e에 도시된 격리 물질(116)의 위치, 형상 및 깊이는 단지 예시적이며 제한적이지 않고, 본 분야의 통상적인 기술자에 의해 특정 실시 형태에 따라 변경될 수 있으며, 이러한 변경은 모두 본 출원의 범위 내에 포함된 것을 이해해야 한다.
도 6f와, 도 8에서의 동작 806을 참조하면, 제1 에칭 작업이 수행되어, 제1 기판(102) 내에 형성된 구동 회로의 접점(120)이 노출되도록 격리 물질(116)의 일부, MQW층(110)의 일부, 및 제1 도핑타입 반도체층(106)의 일부가 제거된다. 도 7c는 제1 에칭 작업 후의 LED 구조물(100)의 평면도를 도시한다. 제1 에칭 작업은 건식 에칭 작업 또는 습식 에칭 작업일 수 있다. 건식 에칭 작업 또는 습식 에칭 작업에서는, 포토리소그래피 공정을 통해 제2 도핑타입 반도체층(108) 상에 하드 마스크(예를 들어 포토레지스트)를 형성할 수 있다. 이어서, 제2 도핑타입 반도체층(108)의 피복되지 않은 부분을 건식 에칭 플라즈마 또는 습식 에칭 용액에 의해 제거하여 접점(120)을 노출시킨다. 제1 에칭 작업 동안, LED 메사는 격리 물질(116)에 의해 보호되므로, LED 메사 측벽의 물리적 손상이 방지될 수 있다.
도 6g 및 도 8의 동작 808 및 810을 참조하면, 제2 도핑타입 반도체층(108) 상에 패시베이션층(112)이 형성되고, 패시베이션층(112) 상에 제1 개구(124)가 형성되어 제2 도핑타입 반도체층(108)의 일부가 노출되고, 패시베이션층(112) 상에 제2 개구(122)가 형성되어 접점(120)이 노출된다. 도 7d는 개구(122, 124)가 형성된 후의 LED 구조물(100)의 평면도를 도시한다. LED 구조물(100)은 패시베이션층(112)에 의해 피복되고, 개구(122, 124)는 제2 도핑타입 반도체층(108) 및 접점(120)을 노출시킨다.
일부 실시 형태에서, 패시베이션층(112)은 격리 및 보호를 구현하기 위한 SiO2, Al2O3, SiN 또는 다른 적절한 물질을 포함할 수 있다. 일부 실시 형태에서, 패시베이션층(112)은 폴리이미드, SU-8 포토레지스트, 또는 다른 광패턴화 가능한 폴리머를 포함할 수 있다. 도 8의 동작 810에 있어서, 개구(124) 및 개구(122)는 제2 도핑타입 반도체층(108)의 일부를 노출시키고 접점(120)을 노출시키도록 형성된다. 일부 실시 형태에서, 동작 810은, 제2 에칭 작업을 통해 패시베이션층(112)의 일부를 제거하여 개구(124) 및 개구(122)를 형성하는 것을 포함할 수 있다. 일부 추가적인 실시 형태에서, 제공되는 패시베이션층(112)이 감광성 물질(예를 들어, 폴리이미드, SU-8 포토레지스트, 또는 다른 광패턴화 가능한 폴리머)에 의해 형성된 것이면, 동작 810은, 포토리소그래피 작업을 통해 패시베이션층(112)을 패턴화하고 개구(124) 및 개구(122)를 노출시키는 것을 포함할 수 있다.
도 6h 및 도 8의 동작 812를 참조하면, 패시베이션층(112) 상에 개구(124) 및 개구(122)가 피복되도록 전극층(114)이 형성된다. 도 1에는 동작 812 후의 LED 구조물(100)의 평면도가 도시된다. 전극층(114)은 제2 도핑타입 반도체층(108)과 접점(120)을 전기적으로 연결시켜, LED 유닛을 기판(102) 내의 구동 회로와 연결시키기 위한 전기적 경로를 형성한다. 구동 회로는 접점(120) 및 전극층(114)을 통해 제2 도핑타입 반도체층(108)의 전압 및 전류 레벨을 제어할 수 있다. 일부 실시 형태에서, 전극층(114)은 인듐주석산화물(ITO), Cr, Ti, Pt, Au, Al, Cu, Ge 또는 Ni와 같은 전도성 물질을 포함할 수 있다.
본 개시는 제2 도핑타입 반도체층(108)이 격리 물질(116)에 의해 분할된 LED 구조물 및 해당 LED 구조물을 제조하는 방법을 제공한다. 에피택시층에 대한 에칭 공정을 수행할 필요가 없이 격리 물질(116)을 통해 기능성 LED 메사가 분할되므로, 기능성 LED와 수용 기판 사이의 접착 면적이 확대되어 잠재적인 박리가 방지될 수 있다. 이온-주입된 반도체 물질은 전기적 저항이 높은 물리적 특성을 구비할 수 있으므로, LED 유닛의 전류 흐름은 발광 영역을 정의하는 특정 반도체층 내에 제한될 수 있다. 이온주입을 이용하여 반도체 기능적 에피택시층 내에 격리 물질을 형성하여 고저항 영역을 형성함으로써, 본 개시에서는, LED 메사를 형성하기 위한 습식 에칭 또는 건식 에칭을 사용하지 않아, LED 메사의 측벽의 물리적 손상을 방지하고, LED 디바이스의 광학 및 전기적 특성을 개선할 수 있다. 또한, 기존의 메사 간 격리 트렌치를 사용하지 않아, 물리적 트렌치에 의해 제한되는 마이크로 LED 어레이의 공간과 밀도를 크게 향상시킬 수 있다.
본 개시의 일 양태에 따르면, LED 구조물이 개시된다. LED 구조물은 기판, 본딩층, 제1 도핑타입 반도체층, 다중양자우물(MQW)층, 제2 도핑타입 반도체층, 패시베이션층 및 전극층을 포함한다. 기판 상에 본딩층이 형성되고, 본딩층 상에 제1 도핑타입 반도체층이 형성된다. 제1 도핑타입 반도체층 상에 MQW층이 형성되고, MQW층 상에 제2 도핑타입 반도체층이 형성된다. 제2 도핑타입 반도체층은 이온-주입을 통해 형성된 격리 물질을 포함하고, 제2 도핑타입 반도체층 상에는 패시베이션층이 형성된다. 전극층은 패시베이션층 상에 형성되고 패시베이션층 상의 제1 개구를 통해 제2 도핑타입 반도체층의 일부와 접한다.
일부 실시 형태에서, 격리 물질은 제2 도핑타입 반도체층을 복수의 LED 메사로 분할한다. 일부 실시 형태에서, LED 구조물은 기판 내에 형성된 구동 회로의 복수의 접점을 더 포함하고, 각각의 접점은 인접한 LED 메사들 사이의 공간에 위치된다. 일부 실시 형태에서, 전극 층은 제1 개구 및 각각의 접점 상의 제2 개구를 통해 제2 도핑타입 반도체층과 접점을 전기적으로 연결시킨다.
일부 실시 형태에서, 복수의 LED 메사는 제1 LED 메사, 및 제1 LED 메사에 인접한 제2 LED 메사를 포함하고, 제1 LED 메사 아래의 MQW층, 제1 도핑타입 반도체층 및 본딩층은 제2 LED 메사 아래의 MQW층, 제1 도핑타입 반도체층 및 본딩층까지 수평으로 연장된다. 일부 실시 형태에서, 격리 물질은 이온-주입된 물질을 포함한다.
본 개시의 다른 양태에 따르면, LED 구조물이 개시된다. LED 구조물은 기판, 및 기판 상에 형성된 복수의 LED 유닛을 포함한다. 각 LED 유닛은 기판 상에 형성된 본딩층, 본딩층 상에 형성된 제1 도핑타입 반도체층, 제1 도핑타입 반도체층 상에 형성된 다중양자우물(MQW)층, 및 MQW층 상에 형성된 제2 도핑타입 반도체층을 포함한다. 복수의 LED 유닛은 제1 LED 유닛, 및 제1 LED 유닛에 인접한 제2 LED 유닛을 포함한다. 제1 LED 유닛의 제2 도핑타입 반도체층은 이온-주입된 물질에 의해 제2 LED 유닛의 제2 도핑타입 반도체층과 전기적으로 격리된다.
일부 실시 형태에서, 제1 LED 유닛의 MQW층, 제1 도핑타입 반도체층 및 본딩층은 수평으로 제2 LED 유닛의 MQW층, 제1 도핑타입 반도체층 및 본딩층까지 연장된다. 일부 실시 형태에서, 이온-주입된 물질은 제2 도핑타입 반도체층 내 및 MQW층 상에 형성된다.
일부 실시 형태에서, LED 구조물은 패시베이션층과 전극층을 더 포함하며, 패시베이션층은 이온-주입된 물질에 의해 분리된 복수의 LED 유닛의 제2 도핑타입 반도체층 상에 형성되고, 전극층은 각 LED 유닛의 패시베이션층 상의 제1 개구를 통해 각 LED 유닛의 제2 도핑타입 반도체층의 일부와 접촉하도록 패시베이션층 상에 형성된다.
일부 실시 형태에서, LED 구조물은 기판 내에 형성된 구동 회로의 복수의 접점을 더 포함하고, 각각의 접점은 인접한 LED 유닛들 사이의 공간에 위치된다. 일부 실시 형태에서, 전극 층은 각각의 LED 유닛의 제1 개구 및 각각의 접점 위의 제2 개구를 통해 각각의 LED 유닛의 제2 도핑타입 반도체층과 각 접점을 전기적으로 연결시킨다. 일부 실시 형태에서, 이온-주입된 물질은 수소, 헬륨, 질소, 산소, 불소, 마그네슘, 실리콘, 또는 아르곤의 이온이 주입된 물질을 포함한다.
본 발명의 또 다른 양태에 따르면, LED 구조물을 제조하는 방법이 개시된다. 제1 기판 상에 반도체층이 형성된다. 반도체층은 제1 도핑타입 반도체층, 제1 도핑타입 반도체층 상의 MQW층, 및 MQW층 상의 제2 도핑타입 반도체층을 포함한다. 주입 작업이 수행되어 제2 도핑타입 반도체층 내에 이온-주입된 물질이 형성된다. 제1 에칭 작업이 수행되어, 적어도 이온-주입된 물질의 일부, MQW의 일부, 제1 도핑타입 반도체층의 일부 및 본딩층의 일부가 제거됨으로써 제1 기판 내에 형성된 구동 회로의 접점이 노출된다. 제2 도핑타입 반도체층 상에 패시베이션층이 형성된다. 제2 도핑타입 반도체층의 일부가 노출되도록 패시베이션층에 제1 개구가 형성되고, 제1 기판 상의 접점이 노출되도록 패시베이션층에 제2 개구가 형성된다. 전극층이 제1 개구 및 제2 개구를 피복하도록 패시베이션층 상에 형성된다.
일부 실시 형태에서, 이온-주입된 물질은 주입을 통해 제2 도핑타입 반도체층 내에 형성되어 제2 도핑타입 반도체층을 복수의 LED 메사로 분할하고, 각각의 LED 메사는 이온-주입된 물질에 의해 전기적으로 격리된다. 일부 실시 형태에서, 이온-주입된 물질이 제1 도핑타입 반도체층과 접촉하지 않도록 하는 주입 깊이로 이온 물질이 반도체층의 정의된 영역에 주입된다. 일부 실시 형태에서, 이온-주입된 물질이 제1 도핑타입 반도체층 및 MQW층과 접촉하지 않도록 하는 주입 깊이로 이온 물질이 반도체층의 정의된 영역에 주입된다.
일부 실시 형태에서, 주입 작업은 약 10keV와 약 300keV 사이의 주입 전력으로 수행된다. 일부 실시 형태에서, 이온 물질은 수소, 헬륨, 질소, 산소, 불소, 마그네슘, 실리콘, 또는 아르곤의 이온을 포함한다.
일부 실시 형태에서, 제1 기판 내에 구동 회로가 형성되고, 제2 기판 상에 반도체층이 형성되고, 본딩층을 통해 제1 기판 상에 반도체층이 본딩되고, 제2 기판이 제거된다.
특정 실시 형태에 대한 전술한 설명은 쉽게 변경 및/또는 다양한 응용에 적응될 수 있다. 따라서, 이러한 적응 및 변경은 본 명세서에 제시된 교시 및 가이던스에 기반하여 개시된 실시 형태의 균등물의 의미 및 범위 내에 포함되는 것으로 의도된다.
본 개시의 폭넓음 및 범위는 상술한 예시적인 실시 형태 중 어느 하나에 의해 제한되지 않으며, 단지 아래의 청구범위 및 그 균등물에 따라 정의되어야 한다.

Claims (20)

  1. 기판;
    상기 기판 상에 형성된 본딩층;
    상기 본딩층 상에 형성된 제1 도핑타입 반도체층;
    상기 제1 도핑타입 반도체층 상에 형성된 다중양자우물층;
    상기 다중양자우물층 상에 형성된 제2 도핑타입 반도체층 - 상기 제2 도핑타입 반도체층은 주입에 의해 형성된 격리 물질을 포함함 -;
    상기 제2 도핑타입 반도체층 상에 형성된 패시베이션층; 및
    상기 패시베이션층 상의 제1 개구를 통해 상기 제2 도핑타입 반도체층의 일부와 접하도록 상기 패시베이션층 상에 형성된 전극층을 포함하는 것을 특징으로 하는 발광 다이오드 구조물.
  2. 제1항에 있어서,
    상기 격리 물질은 상기 제2 도핑타입 반도체층을 복수의 발광 다이오드 메사로 분할하는 것을 특징으로 하는 발광 다이오드 구조물.
  3. 제2항에 있어서,
    상기 기판 내에 형성된 구동 회로의 복수의 접점을 더 포함하되, 각각의 접점은 인접한 발광 다이오드 메사 사이의 공간에 위치하는 것을 특징으로 하는 발광 다이오드 구조물.
  4. 제3항에 있어서,
    상기 전극층은, 상기 제1 개구 및 각 접점 위의 제2 개구를 통해, 상기 제2 도핑타입 반도체층과 상기 접점을 전기적으로 연결시키는 것을 특징으로 하는 발광 다이오드 구조물.
  5. 제2항에 있어서,
    상기 복수의 발광 다이오드 메사는 제1 발광 다이오드 메사, 및 상기 제1 발광 다이오드 메사에 인접한 제2 발광 다이오드 메사를 포함하되,
    상기 제1 발광 다이오드 메사 아래의 상기 다중양자우물층, 상기 제1 도핑타입 반도체층 및 상기 본딩층은 상기 제2 발광 다이오드 메사 아래의 상기 다중양자우물층, 상기 제1 도핑타입 반도체층 및 상기 본딩층까지 수평으로 연장되는 것을 특징으로 하는 발광 다이오드 구조물
  6. 제1항에 있어서,
    상기 격리 물질은 이온-주입된 물질을 포함하는 것을 특징으로 하는 발광 다이오드 구조물.
  7. 기판; 및
    상기 기판 상에 형성된 복수의 발광 다이오드 유닛을 포함하되,
    각각의 발광 다이오드 유닛은,
    상기 기판 상에 형성된 본딩층;
    상기 본딩층 상에 형성된 제1 도핑타입 반도체층;
    상기 제1 도핑타입 반도체층 상에 형성된 다중양자우물층; 및
    상기 다중양자우물층 상에 형성된 제2 도핑타입 반도체층을 포함하며,
    상기 복수의 발광 다이오드 유닛은 제1 발광 다이오드 유닛, 및 상기 제1 발광 다이오드 유닛에 인접한 제2 발광 다이오드 유닛을 포함하되,
    상기 제1 발광 다이오드 유닛의 상기 제2 도핑타입 반도체층은 이온-주입된 물질에 의해 상기 제2 발광 다이오드 유닛의 상기 제2 도핑타입 반도체층과 전기적으로 격리되는 것을 특징으로 하는 발광 다이오드 구조물.
  8. 제7항에 있어서,
    상기 제1 발광 다이오드 유닛의 상기 다중양자우물층, 상기 제1 도핑타입 반도체층 및 상기 본딩층은 상기 제2 발광 다이오드 유닛의 상기 다중양자우물층, 상기 제1 도핑타입 반도체층 및 상기 본딩층까지 수평으로 연장되는 것을 특징으로 하는 발광 다이오드 구조물.
  9. 제8항에 있어서,
    상기 이온-주입된 물질은 상기 제2 도핑타입 반도체층 내 및 상기 다중양자우물층 상에 형성되는 것을 특징으로 하는 발광 다이오드 구조물.
  10. 제7항에 있어서,
    상기 이온-주입된 물질에 의해 격리된 상기 복수의 발광 다이오드 유닛의 상기 제2 도핑타입 반도체층 상에 형성된 패시베이션층; 및
    각 발광 다이오드 유닛의 상기 패시베이션층에서의 제1 개구를 통해 각 발광 다이오드 유닛의 상기 제2 도핑타입 반도체층의 일부와 접하도록 상기 패시베이션층 상에 형성된 전극층을 포함하는 것을 특징으로 하는 발광 다이오드 구조물.
  11. 제10항에 있어서,
    상기 기판 내에 형성된 구동 회로의 복수의 접점을 더 포함하되, 각 접점은 인접한 발광 다이오드 유닛들 사이의 공간에 위치되는 것을 특징으로 하는 발광 다이오드 구조물.
  12. 제11항에 있어서,
    상기 전극층은 각 발광 다이오드 유닛의 상기 제1 개구 및 각 접점 위의 제2 개구를 통해 각 발광 다이오드 유닛의 상기 제2 도핑타입 반도체층과 각 접점을 전기적으로 연결시키는 것을 특징으로 하는 발광 다이오드 구조물.
  13. 제7항에 있어서,
    상기 이온-주입된 물질은 수소, 헬륨, 질소, 산소, 불소, 마그네슘, 실리콘, 또는 아르곤의 이온이 주입된 물질을 포함하는 것을 특징으로 하는 발광 다이오드 구조물.
  14. 제1 기판 상에 반도체층을 형성하는 것 - 상기 반도체층은 제1 도핑타입 반도체층, 상기 제1 도핑타입 반도체층 상의 다중양자우물층, 및 상기 다중양자우물층 상의 제2 도핑타입 반도체층을 포함함 -;
    주입 작업을 수행하여 상기 제2 도핑타입 반도체층에 이온-주입된 물질을 형성하는 것;
    제1 에칭 작업을 수행함으로써 적어도 상기 이온-주입된 물질의 일부, 상기 다중양자우물층의 일부, 상기 제1 도핑타입 반도체층의 일부 및 상기 본딩층의 일부를 제거하여, 상기 제1 기판 내에 형성된 구동 회로의 접점을 노출시키는 것;
    상기 제2 도핑타입 반도체층 상에 패시베이션층을 형성하는 것;
    상기 제2 도핑타입 반도체층의 일부가 노출되도록 상기 패시베이션층에 제1 개구를 형성하고, 상기 접점이 노출되도록 상기 패시베이션층에 제2 개구를 형성하는 것; 및
    상기 제1 개구 및 상기 제2 개구가 피복되도록 전극층을 상기 패시베이션층 상에 형성하는 것을 포함하는 것을 특징으로 하는 발광 다이오드 구조물 제조 방법.
  15. 제14항에 있어서,
    상기 제2 도핑타입 반도체층 내에 상기 이온-주입된 물질을 형성하는 것은,
    주입을 통해 상기 제2 도핑타입 반도체층 내에 상기 이온-주입된 물질을 형성하여 상기 제2 도핑타입 반도체층을 복수의 발광 다이오드 메사로 분할하는 것을 포함하되,
    각각의 발광 다이오드 메사는 상기 이온-주입된 물질에 의해 전기적으로 격리되는 것을 특징으로 하는 발광 다이오드 구조물 제조 방법.
  16. 제14항에 있어서,
    상기 주입 작업을 통해 상기 제2 도핑타입 반도체층 내에 상기 이온-주입된 물질을 형성하는 것은,
    상기 이온-주입된 물질이 상기 제1 도핑타입 반도체층과 접촉하지 않도록 하는 주입 깊이로 이온 물질을 상기 반도체층의 정의된 영역에 주입하는 것을 포함하는 것을 특징으로 하는 발광 다이오드 구조물 제조 방법.
  17. 제14항에 있어서,
    상기 주입 작업을 통해 상기 제2 도핑타입 반도체층 내에 상기 이온-주입된 물질을 형성하는 것은,
    상기 이온-주입된 물질이 상기 제1 도핑타입 반도체층 및 다중양자우물층과 접촉하지 않도록 하는 주입 깊이로 이온 물질을 상기 반도체층의 정의된 영역에 주입하는 것을 포함하는 것을 특징으로 하는 발광 다이오드 구조물 제조 방법.
  18. 제16항에 있어서,
    상기 주입 작업은 약 10keV 내지 약 300keV 사이의 주입 전력으로 수행되는 것을 특징으로 하는 발광 다이오드 구조물 제조 방법.
  19. 제16항에 있어서,
    상기 이온 물질은 수소, 헬륨, 질소, 산소, 불소, 마그네슘, 규소 또는 아르곤의 이온을 포함하는 것을 특징으로 하는 발광 다이오드 구조물 제조 방법.
  20. 제14항에 있어서,
    상기 제1 기판 상에 상기 반도체층을 형성하는 것은,
    상기 제1 기판 내에 구동 회로를 형성하는 것;
    제2 기판 상에 상기 반도체층을 형성하는 것;
    본딩층을 통해 상기 반도체층을 상기 제1 기판에 본딩하는 것; 및
    상기 제2 기판을 제거하는 것을 포함하는 것을 특징으로 하는 발광 다이오드 구조물 제조 방법.
KR1020227031478A 2020-04-09 2021-03-26 발광 다이오드 구조물 및 그 제조 방법 KR20230004445A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063007831P 2020-04-09 2020-04-09
US63/007,831 2020-04-09
US17/177,827 US20210320234A1 (en) 2020-04-09 2021-02-17 Light emitting diode structure and method for manufacturing the same
US17/177,827 2021-02-17
PCT/CN2021/083173 WO2021203986A1 (en) 2020-04-09 2021-03-26 Light emitting diode structure and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20230004445A true KR20230004445A (ko) 2023-01-06

Family

ID=75993030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227031478A KR20230004445A (ko) 2020-04-09 2021-03-26 발광 다이오드 구조물 및 그 제조 방법

Country Status (4)

Country Link
EP (1) EP4133537A4 (ko)
JP (1) JP7360753B2 (ko)
KR (1) KR20230004445A (ko)
CN (1) CN112864290B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023861A (zh) * 2021-11-01 2022-02-08 镭昱光电科技(苏州)有限公司 Micro-LED芯片结构及其制作方法
CN114188459B (zh) * 2021-12-03 2024-01-19 镭昱光电科技(苏州)有限公司 微型发光二极管显示装置及其制作方法
CN114171540A (zh) * 2021-12-08 2022-03-11 镭昱光电科技(苏州)有限公司 微显示led芯片结构及其制作方法
CN114284419B (zh) * 2021-12-20 2024-03-12 镭昱光电科技(苏州)有限公司 微型发光二极管显示装置及其制作方法
CN114497333A (zh) * 2021-12-21 2022-05-13 镭昱光电科技(苏州)有限公司 Micro-LED微显示芯片及其制作方法
WO2023142145A1 (en) * 2022-01-31 2023-08-03 Jade Bird Display (Shanghai) Company Micro led structure and micro display panel
CN114759130B (zh) * 2022-06-15 2022-09-02 镭昱光电科技(苏州)有限公司 一种Micro-LED显示芯片及其制备方法
CN117393682A (zh) * 2023-12-13 2024-01-12 晶能光电股份有限公司 微显示装置、微显示阵列结构及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3236774B2 (ja) * 1996-02-16 2001-12-10 日本電信電話株式会社 半導体集積回路
TWI481019B (zh) * 2006-12-26 2015-04-11 Seoul Viosys Co Ltd 具有將各發光單元彼此隔離的隔離絕緣層的發光元件以及其製造方法
EP2111640B1 (en) 2007-01-22 2019-05-08 Cree, Inc. Fault tolerant light emitter and method of fabricating the same
JP5229034B2 (ja) * 2008-03-28 2013-07-03 サンケン電気株式会社 発光装置
US8338837B2 (en) * 2009-06-08 2012-12-25 Epistar Corporation Light emitting device
US8263422B2 (en) * 2010-04-26 2012-09-11 Varian Semiconductor Equipment Associates, Inc. Bond pad isolation and current confinement in an LED using ion implantation
CN103477513B (zh) 2012-04-16 2015-09-09 松下电器产业株式会社 半导体发光元件
CN102881707A (zh) * 2012-09-14 2013-01-16 金木子 正装结构的高压直流或交流芯片
CN103715312A (zh) * 2012-09-28 2014-04-09 上海蓝光科技有限公司 一种大电流密度、低电压功率型发光二极管及其制造方法
DE102012112530A1 (de) 2012-12-18 2014-06-18 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN104409584B (zh) * 2014-11-28 2017-04-19 杭州士兰明芯科技有限公司 Led结构及其制作方法
WO2017094461A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
KR102160549B1 (ko) 2016-09-19 2020-09-28 애플 인크. 실리콘 제어 백플레인 상에 통합된 수직 이미터
FR3061603B1 (fr) 2016-12-29 2021-01-29 Aledia Dispositif optoelectronique a diodes electroluminescentes
US11056611B2 (en) * 2018-09-11 2021-07-06 Facebook Technologies, Llc Mesa formation for wafer-to-wafer bonding
CN110957399B (zh) * 2018-09-26 2021-04-30 中国科学院苏州纳米技术与纳米仿生研究所 半导体光电子器件的制作方法
CN109560100B (zh) * 2018-11-23 2021-04-20 江苏新广联科技股份有限公司 一种正装GaN基LED微显示器件及其制作方法
KR20200062863A (ko) 2018-11-27 2020-06-04 삼성전자주식회사 디스플레이 장치 및 제조 방법
CN110112148A (zh) * 2019-05-20 2019-08-09 京东方科技集团股份有限公司 发光二极管模组及其制造方法、显示装置
CN110416249B (zh) * 2019-08-21 2024-06-07 扬州中科半导体照明有限公司 一种半导体发光器件及其制作方法

Also Published As

Publication number Publication date
CN112864290B (zh) 2022-04-22
EP4133537A4 (en) 2023-10-18
EP4133537A1 (en) 2023-02-15
JP2023518330A (ja) 2023-04-28
JP7360753B2 (ja) 2023-10-13
CN112864290A (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
KR20230004445A (ko) 발광 다이오드 구조물 및 그 제조 방법
US11410978B2 (en) Process for fabrication of an optoelectronic device comprising a plurality of diodes
KR102574122B1 (ko) 복수의 질화갈륨 다이오드를 포함하는 광전자 장치를 제조하기 위한 방법
US11444118B2 (en) Method of manufacturing an optoelectronic device comprising a plurality of diodes
CN109844947B (zh) 显示设备和用于生产该设备的方法
CN112992964B (zh) 发光二极管结构及其制造方法
CN114284419B (zh) 微型发光二极管显示装置及其制作方法
CN114188459B (zh) 微型发光二极管显示装置及其制作方法
US20020079500A1 (en) Light emitting diode
CN114171540A (zh) 微显示led芯片结构及其制作方法
JP7442671B2 (ja) フルカラー発光ダイオード構造及びその製造方法
CN114497333A (zh) Micro-LED微显示芯片及其制作方法
CN114566515A (zh) 微型发光二极管显示芯片及其制备方法
WO2021203986A1 (en) Light emitting diode structure and method for manufacturing the same
US11329188B2 (en) Optoelectronic device manufacturing method
US20210320145A1 (en) Light Emitting Diode Structure and Method for Manufacturing the Same
US20230064995A1 (en) Optoelectronic device manufacturing method
US20220140217A1 (en) Light emitting diode structure and method for manufacturing the same
CN117410306A (zh) 高压发光芯片及其制作方法、显示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal