CN102881707A - 正装结构的高压直流或交流芯片 - Google Patents

Abstract

本发明揭示低价的正装结构的高压交直流芯片，包括：生长衬底，形成在生长衬底上的至少两个单元芯片。相邻的单元芯片通过透明电极电连接。全部单元芯片以串联方式连接，形成低价的高压正装结构芯片。全部单元芯片以整流桥式的方式连接或者以串联和并联混合的方式连接，形成低价的交流正装结构芯片。

Description

正装结构的高压直流或交流芯片

技术领域

本发明涉及低价的正装结构的高压直流或交流芯片。

背景技术

正装结构的高压直流或交流芯片已经被推到通用照明市场上。为了使得LED更快的进入巨大的通用照明领域，仍然需要想尽一切办法，进一步提高正装结构的高压直流或交流LED芯片的性能和降低生产成本。

正装结构的高压直流或交流LED芯片的产品结构和生产工艺上的任何一点小的改进而带来的芯片性能的提高和生产成本的降低，都会加快LED进入通用照明市场的速度，产生巨大的经济效益。

因此，需要低价的正装结构的高压直流或交流芯片。

发明内容

本发明的目的是提供低价的正装结构的高压直流或交流芯片，以减少生长成本，提高驱动电流的密度。

低价的正装结构的高压直流或交流芯片，包括：

生长衬底：生长衬底包括，硅衬底、蓝宝石衬底、碳化硅衬底、氮化镓衬底、砷化镓衬底、石墨衬底、玻璃衬底、氮化铝衬底、氧化铝衬底、氮化铝陶瓷衬底，等；

多个单元半导体外延薄膜：单元半导体外延薄膜形成在生长衬底上；单元半导体外延薄膜包括：依次形成在生长衬底上的n-类型限制层、活化层和p-类型限制层；每个单元半导体外延薄膜和其下面的生长衬底形成单元芯片；单元半导体外延薄膜的材料是从一组材料中选出，该组材料包括：(1)氮化镓基材料；所述的氮化镓基材料包括，GaN，AlGaN，GaInN，AlGaInN；(2)磷化镓基材料；所述的磷化镓基材料包括，GaP，AlGaP，GaInP，AlGaInP；(3)氮磷镓基材料；所述的氮磷镓材料包括，GaNP，AlGaNP，GaInNP，AlGaInNP；(4)氧化锌基材料，包括，ZnO。

在预定的位置，单元半导体外延薄膜的部分n-类型限制层暴露；

相邻的单元半导体外延薄膜之间，生长衬底暴露；

钝化层：钝化层层叠在每个单元半导体外延薄膜以及相邻的单元半导体外延薄膜之间的暴露的生长衬底上；钝化层在单元半导体外延薄膜的p-类型限制层的上方的预定的位置上具有窗口，p-类型限制层在窗口中暴露；钝化层在单元半导体外延薄膜的暴露的n-类型限制层的上方的预定的位置上具有窗口，n-类型限制层在窗口中暴露；

钝化层包括，二氧化硅钝化层、氮化硅钝化层。

透明电极：透明电极包括至少一个p-透明电极和至少一个连接透明电极；

p-透明电极通过钝化层在p-类型限制层上方的窗口，层叠在p-类型限制层上；

连接透明电极把一个芯片上的单元芯片连接成高压直流连接或交流连接，使其成为一个低价正装结构的高压直流或交流芯片。

一个实施实例：连接透明电极把全部单元芯片以串联方式连接，形成低价正装结构的高压直流芯片。

一个实施实例：连接透明电极通过钝化层在一个单元半导体外延薄膜的p-类型限制层上方的窗口和相邻的另一个单元半导体外延薄膜的暴露的n-类型限制层的上方的窗口，层叠在一个单元半导体外延薄膜的p-类型限制层和相邻的另一个单元半导体外延薄膜的暴露的n-类型限制层以及p-类型限制层上方的窗口和相邻的另一个单元半导体外延薄膜的暴露的n-类型限制层的上方的窗口之间的钝化层上，使得一个单元半导体外延薄膜的p-类型限制层通过连接透明电极与相邻的另一个单元半导体外延薄膜的n-类型限制层形成串联电联接。

连接透明电极把全部单元芯片以整流桥的方式连接或者以串联和并联混合的方式连接，形成低价正装结构的交流芯片。

整流桥包括至少两个节点，在节点处，连接透明电极把两个单元半导体外延薄膜的相同类型的限制层和另一个单元半导体外延薄膜的不同类型的限制层连接，形成整流桥式电连接。

一个实施实例：正装结构的高压直流或交流芯片包括至少一个n-透明电极，n-透明电极通过钝化层在暴露的n-类型限制层的上方的窗口，层叠在暴露的n-类型限制层上。

透明电极具有单层或多层结构：每一层的材料是从一组材料中选出，该组材料包括，导电氧化物材料、金属材料、银纳米线、碳纳米管、石墨烯；所述的导电氧化物材料包括：ITO(氧化铟锡)，IZO(氧化铟锌)，CTO(氧化镉锡)，ZnO:Al，AuAlO2，LaCuOS，CuGaO，SrCuO2，ZnGa2O4，SnO2:Sb，Ga2O3:Sn，In2O3:Zn，NiO，MnO，CuO，SnO，GaO，FTO；所述的金属材料包括：Ni/Au，Ni/Pt，Ni/Pd，Ni/Co，Pd/Au，Pt/Au，Ti/Au，Cr/Au，Sn/Au，Zr，Hf，V，Nb。

多层结构的透明电极的一个实施实例：首先形成一层纳米量级厚度的金属层，然后，再在金属层上形成其他材料(例如：导电氧化物材料、银纳米线、碳纳米管、石墨烯，等)的透明电极。

多层结构的透明电极的一个实施实例：首先形成其他材料(例如：导电氧化物材料、银纳米线、碳纳米管、石墨烯，等)的透明电极，然后，再在其他材料的透明电极上，形成一层纳米量级厚度的金属层。

多层结构的透明电极的一个实施实例：首先形成其他材料(例如：导电氧化物材料、金属材料、碳纳米管、石墨烯，等)的透明电极，然后，再在其他材料的透明电极上，形成一层银纳米线。

多层结构的透明电极的一个实施实例：首先形成其他材料(例如：石墨烯)的透明电极，然后，再在石墨烯的透明电极上，形成一层银纳米线。

注意：作为透明电极的金属层的厚度极端薄，在纳米量级，因此，比微米量级的传统的金属电极的成本要低很多。

透明电极的表面被粗化。

透明电极的表面形成绝缘的保护层，绝缘的保护层的表面被粗化。

导电接触盘：对于芯片的正装封装，导电接触盘包括，分别在p-透明电极和n-透明电极(或暴露的n-类型限制层)的预定位置形成的p-打线焊盘和n-打线焊盘；对于芯片的倒装封装，导电接触盘包括分别在p-透明电极和n-透明电极(或暴露的n-类型限制层)的预定位置形成的p-导电接触盘和n-导电接触盘；形成导电接触盘的方法包括，植金球、丝网印刷，点胶，等。

因此，低价的正装结构的高压直流或交流芯片减少生长成本，提高驱动电流的密度，提高效率。

下述的描述适用于本发明的所有实施实例。

(1)本发明的低价正装结构的高压直流或交流芯片，可以应用于LED行业，也可以应用于其他行业，例如，硅半导体行业，等。

(2)在图1a、图1b、图1c、图2a、图2b、图3a、图3b、图3c、图3d、图3e、图3f、图4a、图4b中，一个正装结构的高压直流或交流芯片只包括两个单元半导体外延薄膜，但是，本发明的低价正装结构的高压直流或交流芯片可以包括多于两个单元半导体外延薄膜。

(3)一个正装结构的高压直流或交流芯片包括多个单元芯片。

(4)图中各部分的比例不代表真实产品的比例。

附图说明

图1a、图1b、图1c、图2a、图2b、图3a、图3b、图3c、图3d、图3e、图3f分别展示本发明的低价正装结构的高压直流或交流芯片的制造工艺的实施实例的俯视图和截面图。

图3a、图3d、图3e、图3f和图3b、图3c分别展示本发明的低价正装结构的高压直流或交流芯片的实施实例的俯视图和截面图。

图4a和图4b分别展示本发明的低价正装结构的高压直流或交流芯片的实施实例的截面图。

图5a、图5b、图5c分别展示本发明的低价正装结构的高压和交流芯片的等效电路图。

图中的数字符号代表的含义如下：

101表示生长衬底，

101a表示相邻的两个单元半导体外延薄膜之间的暴露的生长衬底，

102a、102b分别表示相邻的两个单元半导体外延薄膜的p-类型限制层，

103a、103b分别表示相邻的两个单元半导体外延薄膜的n-类型限制层，

104a、104b分别表示相邻的两个单元半导体外延薄膜的p-类型限制层的表面的粗化或光子晶体结构，

105表示钝化层，

105a表示覆盖相邻的两个单元半导体外延薄膜之间的暴露的生长衬底上的钝化层，

106a、106b分别表示钝化层在相邻的两个单元半导体外延薄膜的p-类型限制层的上方的窗口，

107a、107b分别表示钝化层在相邻的两个单元半导体外延薄膜的n-类型限制层的上方的窗口，

108表示形成在p-类型限制层上的透明电极，称为p-透明电极，

109表示连接一个单元半导体外延薄膜的n-类型限制层与相邻的另一个单元半导体外延薄膜的p-类型限制层的透明电极，称为连接透明电极。

110表示形成在n-类型限制层上的透明电极，称为n-透明电极

111表示形成在p-透明电极表面上的p-导电接触盘，

112表示形成在n-透明电极表面上的n-导电接触盘，

113a、113b表示形成在钝化层在相邻的两个单元半导体外延薄膜的p-类型限制层的上方的窗口中的透明电极表面上的粗化结构，

114表示覆盖整个芯片的保护层，保护层114在与导电接触盘对应的位置有窗口，

115a、115b表示形成在钝化层在相邻的两个单元半导体外延薄膜的p-类型限制层的上方的窗口中的透明电极上方的保护层表面上的粗化结构，

注意：保护层114的整个表面都可以粗化。

501、502、503分别表示形成串联连接的多个单元芯片，

504和505分别表示形成串联连接的多个单元芯片，

506和507分别表示形成串联连接的多个单元芯片，

串联的504和505与串联的506和507反向连接，

510、511、512、513、514、515分别表示形成整流桥式连接的多个单元芯片。

520和521分别表示整流桥的两个节点。

具体实施方式

为使本发明的实施实例的目的、技术方案和优点更加清楚，下面将结合本发明的实施实例中的附图，对本发明的实施实例中的技术方案进行清楚、完整地描述，显然，所描述的实施实例是本发明的一部分实施实例，而不是全部的实施实例。基于本发明中的实施实例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施实例，都属于本发明保护的范围。

注意：在下面所有的实施实例中，虽然图中展示的正装结构的高压直流或交流芯片只包括两个单元半导体外延薄膜，但是，本发明的正装结构的高压直流或交流芯片可以包括多于两个单元半导体外延薄膜。

图1a、图1b、图1c分别展示本发明的正装结构的高压直流或交流芯片的制造工艺的第一步(形成单元半导体外延薄膜)的一个实施实例的俯视图和A-A截面图。

半导体外延薄膜包括依次形成在生长衬底101上的p-类型限制层102a和102b、发光层、n-类型限制层103a和103b。半导体外延薄膜被刻蚀而形成两个单元半导体外延薄膜，单元半导体外延薄膜包括p-类型限制层102a和102b，n-类型限制层103a和103b，发光层形成在p-类型限制层和n-类型限制层之间。

两个单元半导体外延薄膜之间的生长衬底101a暴露。

两个芯片之间的生长衬底暴露。

单元半导体外延薄膜和其下面的生长衬底形成单元芯片。每个芯片包括多个单元芯片。

单元半导体外延薄膜的p-类型限制层的表面被粗化104a、104b或形成光子晶体。

注意：单元半导体外延薄膜的p-类型限制层的表面也可以不被粗化或形成光子晶体。

生长衬底包括，硅衬底、蓝宝石衬底、碳化硅衬底、氮化镓衬底、砷化镓衬底、石墨衬底、玻璃衬底、氮化铝衬底、氧化铝衬底、氮化铝陶瓷衬底，等。

单元半导体外延薄膜的材料是从一组材料中选出，该组材料包括：(1)氮化镓基材料；所述的氮化镓基材料包括，GaN，AlGaN，GaInN，AlGaInN；(2)磷化镓基材料；所述的磷化镓基材料包括，GaP，AlGaP，GaInP，AlGaInP；(3)氮磷镓基材料；所述的氮磷镓材料包括，GaNP，AlGaNP，GaInNP，AlGaInNP；(4)氧化锌基材料，包括，ZnO。

图2a、图2b分别展示本发明的低价正装结构的高压直流或交流芯片的制造工艺的下一步(钝化层上形成窗口)的一个实施实例的俯视图和A-A截面图。

钝化层包括层叠在每个单元半导体外延薄膜上的部分105和层叠在暴露的生长衬底上的部分105a。钝化层105在两个单元半导体外延薄膜的p-类型限制层的上方的预定的位置上分别形成窗口106a和106b，p-类型限制层102a和102b分别在窗口106a和106b中暴露。钝化层105在单元半导体外延薄膜的暴露的n-类型限制层的上方的预定的位置上分别形成窗口107a和107b，n-类型限制层103a和103b分别在窗口107a和107b中暴露。

钝化层包括，二氧化硅钝化层、氮化硅钝化层。

图3a、图3b分别展示本发明的低价正装结构的高压直流或交流芯片的制造工艺的下一步(形成透明电极)的一个实施实例的俯视图和A-A截面图。

透明电极包括，p-透明电极、n-透明电极、连接透明电极。

注意：可以不形成n-透明电极，而直接在暴露的n-类型限制层上形成导电接触盘(图3f)。

p-透明电极108形成在p-类型限制层的上方的窗口106a中。

n-透明电极110形成在n-类型限制层的上方的窗口107b中。

连接透明电极109连接一个单元半导体外延薄膜的n-类型限制层103a与相邻的另一个单元半导体外延薄膜的p-类型限制层102b。

连接透明电极109通过钝化层在一个单元半导体外延薄膜的p-类型限制层上方的窗口106b和相邻的另一个单元半导体外延薄膜的暴露的n-类型限制层的上方的窗口107a，层叠在一个单元半导体外延薄膜的p-类型限制层102b和相邻的另一个单元半导体外延薄膜的暴露的n-类型限制层103a以及p-类型限制层上方的窗口106b和相邻的另一个单元半导体外延薄膜的暴露的n-类型限制层的上方的窗口107a之间的钝化层上，使得一个单元半导体外延薄膜的p-类型限制层102b通过连接透明电极109与相邻的另一个所述的单元半导体外延薄膜的n-类型限制层103a形成串联电联接。

透明电极具有单层或多层结构：每一层的材料是从一组材料中选出，该组材料包括，导电氧化物材料、金属材料、银纳米线、碳纳米管、石墨烯；导电氧化物材料包括：ITO，ZnO:Al，ZnGa2O4，SnO2:Sb，Ga2O3:Sn，In2O3:Zn，NiO，MnO，CuO，SnO，GaO，FTO；金属材料包括：Ni/Au，Ni/Pt，Ni/Pd，Ni/Co，Pd/Au，Pt/Au，Ti/Au，Cr/Au，Sn/Au。

p-导电接触盘111形成在p-透明电极108的表面上。

n-导电接触盘112形成在n-透明电极110的表面上。

形成导电接触盘的方法包括，植金球、丝网印刷，点胶，等。

同时，图3b展示本发明的正装结构的高压直流或交流芯片的一个实施实例的A-A截面图。

图3c展示本发明的低价正装结构的高压直流或交流芯片的一个实施实例的截面图。图3c展示的实施实例与图3b展示的实施实例基本上相同，不同之处在于，图3c展示的实施实例的p-透明电极108在p-类型限制层102a上方的部分和连接透明电极109在p-类型限制层102b上方的部分分别形成粗化的表面113a和113b。

注意：p-透明电极108和连接透明电极109的全部表面都可以形成粗化。

图3d展示本发明的正装结构的高压直流或交流芯片的一个实施实例的俯视图。图3d展示的实施实例与图3a展示的实施实例基本上相同，不同之处在于，图3d展示的实施实例的p-透明电极108和n-透明电极110只是分别局限在窗口106a和窗口107b中。

图3e展示本发明的正装结构的高压直流或交流芯片的一个实施实例的俯视图。图3e展示的实施实例与图3d展示的实施实例基本上相同，不同之处在于，图3e展示的实施实例的p-透明电极108和n-透明电极110上，没有p-导电接触盘111和n-导电接触盘112。

图3f展示本发明的正装结构的高压直流或交流芯片的一个实施实例的俯视图。图3f展示的实施实例与图3d展示的实施实例基本上相同，不同之处在于，图3f展示的实施实例没有n-透明电极，n-导电接触盘112直接形成在暴露的n-类型限制层上。

图4a展示本发明的正装结构的高压直流或交流芯片的一个实施实例的截面图。图4a展示的实施实例与图3b展示的实施实例基本上相同，不同之处在于，(1)图4a展示的实施实例的透明电极108、109、110以及钝化层105上覆盖一层绝缘的保护层114；(2)图4a展示的实施实例没有p-导电接触盘111和n-导电接触盘112。

注意：为了画图简单，在图4a和4b中，在保护层114上没有展示窗口，事实上，在保护层114在p-透明电极和n-透明电极(或暴露的n-类型限制层)的上方的预定位置上应该形成窗口，以便在窗口中分别形成p-导电接触盘和n-导电接触盘。

绝缘的保护层的材料是从一组材料中选出，该组材料包括，硅胶(silicone)、树脂(epoxy)、氧化硅(SiO2)、氮化硅、玻璃上硅(SOG)、聚酰亚胺(polyimide)、玻璃、聚甲基丙烯酸甲酯(polymethylmethacrylate)、丙烯酸(acrylic)，等。

图4b展示本发明的正装结构的高压直流或交流芯片的一个实施实例的截面图。图4b展示的实施实例与图4a展示的实施实例基本上相同，不同之处在于，图4b展示的实施实例的绝缘的保护层114具有粗化的表面115a和115b。

注意：绝缘的保护层114的全部表面都可以粗化。

图5a展示本发明的正装结构的高压直流芯片的一个实施实例的等效电路图。

应该芯片具有多于两个的单元半导体外延薄膜501、502、503形成串联电连接，因此，形成正装结构的高压直流芯片。图中的虚线代表多个单元串联的半导体外延薄膜。

注意：两个或者多于两个的单元半导体外延薄膜串联后形成高压芯片。

图5b展示本发明的低价正装结构的反向连接式交流芯片的一个实施实例的等效电路图。

多于两个的单元半导体外延薄膜504、505形成串联电连接，多于两个的单元半导体外延薄膜506、507形成串联电连接。两串串联的单元半导体外延薄膜反向连接，因此，形成正装结构的交流芯片。图中的虚线代表多个串联的单元半导体外延薄膜。

注意：两个或者多于两个的单元半导体外延薄膜串联，两串串联的单元半导体外延薄膜反向连接，形成交流芯片。

图5c展示本发明的低价正装结构的整流桥式交流芯片的一个实施实例的等效电路图。

多个单元半导体外延薄膜510、511、512、513、514、515构成整流桥式连接。在单元半导体外延薄膜514和515之间，可以有多个单元半导体外延薄膜，图中的虚线代表多个串联的单元半导体外延薄膜。

单元半导体外延薄膜510和511的n-类型限制层和单元半导体外延薄膜514的p-类型限制层在节点520处电连接。

单元半导体外延薄膜512和513的p-类型限制层和单元半导体外延薄膜515的n-类型限制层在节点521处电连接。

最后应说明的是：以上实施实例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施实例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施实例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施实例技术方案的精神和范围。

Claims (12)

1.一种正装结构的高压直流或交流芯片，包括：

生长衬底：所述的生长衬底包括，硅衬底、蓝宝石衬底、碳化硅衬底、氮化镓衬底、砷化镓衬底、石墨衬底、玻璃衬底、氮化铝衬底、氧化铝衬底、氮化铝陶瓷衬底；

多个单元半导体外延薄膜：所述的单元半导体外延薄膜形成在所述的生长衬底上；所述的单元半导体外延薄膜包括：依次形成在所述的生长衬底上的n-类型限制层、活化层和p-类型限制层；每个所述的单元半导体外延薄膜和其下面的生长衬底形成单元芯片；

在预定的位置，所述的单元半导体外延薄膜的部分所述的n-类型限制层暴露；

相邻的所述的单元半导体外延薄膜之间，所述的生长衬底暴露；钝化层：所述的钝化层层叠在所述的每个单元半导体外延薄膜以及相邻的所述的单元半导体外延薄膜之间的暴露的生长衬底上；所述的钝化层在所述的单元半导体外延薄膜的p-类型限制层的上方的预定的位置上具有窗口，所述的p-类型限制层在所述的窗口中暴露；所述的钝化层在所述的单元半导体外延薄膜的暴露的n-类型限制层的上方的预定的位置上具有窗口，所述的n-类型限制层在所述的窗口中暴露；透明电极：所述的透明电极包括至少一个p-透明电极和至少一个连接透明电极；

所述的p-透明电极通过所述的钝化层在所述的p-类型限制层上方的窗口，层叠在所述的p-类型限制层上；

所述的连接透明电极把一个芯片上的所述的单元芯片连接成为一个正装结构的高压直流或交流芯片。

2.根据权利要求2的正装结构的高压直流或交流芯片，其特征在于，所述的连接透明电极通过所述的钝化层在一个所述的单元半导体外延薄膜的所述的p-类型限制层上方的窗口和相邻的另一个所述的单元半导体外延薄膜的所述的暴露的n-类型限制层的上方的窗口，层叠在一个所述的单元半导体外延薄膜的所述的p-类型限制层和相邻的另一个所述的单元半导体外延薄膜的所述的暴露的n-类型限制层以及所述的p-类型限制层上方的窗口和相邻的另一个所述的单元半导体外延薄膜的所述的暴露的n-类型限制层的上方的窗口之间的钝化层上，形成所述的连接透明电极，使得一个所述的单元半导体外延薄膜的p-类型限制层通过所述的连接透明电极与相邻的另一个所述的单元半导体外延薄膜的n-类型限制层形成串联电联接；全部所述的单元芯片以串联方式连接，形成正装结构的高压直流芯片。

3.根据权利要求1的正装结构的高压直流或交流芯片，其特征在于，所述的连接透明电极把全部所述的单元芯片以整流桥的方式连接或者以串联和并联混合的方式连接，形成正装结构的交流芯片；其中，所述的整流桥包括至少两个节点，在所述的节点，所述的连接透明电极把两个所述的单元半导体外延薄膜的相同类型的限制层和另一个单元半导体外延薄膜的不同类型的限制层连接，形成整流桥式电连接。

4.根据权利要求1的正装结构的高压直流或交流芯片，其特征在于，所述的正装结构的高压直流或交流芯片包括至少一个n-透明电极，n-透明电极通过所述的钝化层在所述的暴露的n-类型限制层的上方的窗口，层叠在所述的暴露的n-类型限制层上。

5.根据权利要求1的正装结构的高压直流或交流芯片，其特征在于，所述的单元半导体外延薄膜的材料是从一组材料中选出，该组材料包括：(1)氮化镓基材料；所述的氮化镓基材料包括，GaN，AlGaN，GaInN，AlGaInN；(2)磷化镓基材料；所述的磷化镓基材料包括，GaP，AlGaP，GaInP，AlGaInP；(3)氮磷镓基材料；所述的氮磷镓材料包括，GaNP，AlGaNP，GaInNP，AlGaInNP；(4)氧化锌基材料，包括，ZnO。

6.根据权利要求1的正装结构的高压直流或交流芯片，其特征在于，所述的透明电极具有单层或多层结构。

7.根据权利要求8的正装结构的高压直流或交流芯片，其特征在于，所述的具有单层或多层结构的透明电极的每一层的材料是从一组材料中选出，该组材料包括，导电氧化物材料、金属材料、银纳米线、碳纳米管、石墨烯；所述的导电氧化物材料包括：ITO，IZO，CTO，ZnO:Al，AuAlO2，LaCuOS，CuGaO，SrCuO2，ZnGa2O4，SnO2:Sb，Ga2O3:Sn，In2O3:Zn，NiO，MnO，CuO，SnO，GaO，FTO；所述的金属材料包括：Ni/Au，Ni/Pt，Ni/Pd，Ni/Co，Pd/Au，Pt/Au，Ti/Au，Cr/Au，Sn/Au，Zr，Hf，V，Nb。

8.根据权利要求1的正装结构的高压直流或交流芯片，其特征在于，所述的透明电极的表面被粗化。

9.根据权利要求1的正装结构的高压直流或交流芯片，其特征在于，所述的透明电极的表面形成绝缘的保护层。

10.根据权利要求11的正装结构的高压直流或交流芯片，其特征在于，所述的绝缘的保护层的表面被粗化。

11.根据权利要求1的正装结构的高压直流或交流芯片，其特征在于，所述的钝化层包括，二氧化硅钝化层、氮化硅钝化层。

12.根据权利要求1的正装结构的高压直流或交流芯片，其特征在于，在所述的p-透明电极的表面的预定位置处，形成打线焊盘或导电接触盘；在所述的n-透明电极或所述的暴露的n-类型限制层的表面的预定位置处，形成打线焊盘或导电接触盘。

Images