JP2018511700A - 膜堆積のためのパルス化されたプラズマ - Google Patents

膜堆積のためのパルス化されたプラズマ Download PDF

Info

Publication number
JP2018511700A
JP2018511700A JP2017548969A JP2017548969A JP2018511700A JP 2018511700 A JP2018511700 A JP 2018511700A JP 2017548969 A JP2017548969 A JP 2017548969A JP 2017548969 A JP2017548969 A JP 2017548969A JP 2018511700 A JP2018511700 A JP 2018511700A
Authority
JP
Japan
Prior art keywords
plasma source
interval
pulsed
remote plasma
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017548969A
Other languages
English (en)
Other versions
JP6789966B2 (ja
Inventor
チュン シュエ，
チュン シュエ，
ルドヴィーク ゴデット，
ルドヴィーク ゴデット，
シュリーニヴァース ネマニ，
シュリーニヴァース ネマニ，
マイケル ダブリュ． ストーウェル，
マイケル ダブリュ． ストーウェル，
チーウェイ リャン，
チーウェイ リャン，
ダグラス エー．， ジュニア ブッフバーガー，
ダグラス エー．， ジュニア ブッフバーガー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2018511700A publication Critical patent/JP2018511700A/ja
Application granted granted Critical
Publication of JP6789966B2 publication Critical patent/JP6789966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本書では基板を処理する方法が提供される。幾つかの実施形態では、処理チャンバ内に配置された基板の処理方法は、（ａ）遠隔プラズマ源から生成される第１の反応性核種と第１の前駆体に基板を曝すことによって、基板上に材料層を堆積することであって、第１の反応性核種が第１の前駆体と反応する、堆積すること、並びに、（ｂ）第２のプラズマ源から処理チャンバ内に生成されるプラズマに基板を曝すことによって、堆積した材料層のすべて、又は実質的にすべてを処理することであって、遠隔プラズマ源又は第２のプラズマ源のうちの少なくとも１つは、堆積時間と処理時間を制御するためにパルス化される、処理すること、を含む。【選択図】図１

Description

［０００１］ 本開示の実施形態は概して、化学気相堆積（ＣＶＤ）などの堆積プロセスに関し、より具体的には基板上での材料の堆積の改善に関する。
［０００２］ 集積回路（ＩＣ）は、チップ上に数百万個の構成要素を含みうる複雑な回路に進化している。チップ設計の進化には、より迅速な回路及びより高い回路密度が絶えず必要とされる。より高い回路密度への要求は次には、集積回路構成要素の寸法の縮小を必要とし、これには集積回路構成要素を含む特徴サイズの縮小が含まれる。
［０００３］ 集積回路構成要素の特徴サイズの縮小は、このような構成要素の製造に新たな問題を提起している。多くの場合、小さな特徴は高いアスペクト比を有するため、その後のプロセスにおいて堆積される材料で充填するのは更に困難になる。加えて、特徴サイズの減少はまた、熱収支として知られているように、集積回路が高温（例えば、約４５０℃）に曝される合計時間を制限する。熱収支の減少は、高いアスペクト比の特徴を充填するため、堆積された材料のリフローを可能にする時間を制限する。
［０００４］ そのため、より大きな流動能力（ｆｌｏｗ ｃａｐａｂｉｌｉｔｙ）を有する膜を堆積するプロセスが開発された。しかしながら、このような堆積膜は多くの場合、堆積膜の品質を改善するため、ポスト堆積プロセスを使用する。本発明の発明者は、追加のポスト堆積プロセスが多くの場合に高温で実行されており、望ましくないことに、集積回路製造の他のステップで利用可能な残存熱収支を犠牲にして、熱収支の一部を費やしていることを認めている。発明者は更に、ポスト堆積プロセスが多くの場合に、デバイス特徴の構造を損傷しうる高エネルギープロセスを含んでいることを認めている。
［０００５］ そのため、発明者は、膜の品質を高めた状態で基板上に材料を堆積する、改良された方法を提供する。
［０００６］ 本書では基板を処理する方法について説明している。幾つかの実施形態では、処理チャンバ内に配置された基板を処理する方法は、（ａ）遠隔プラズマ源から生成される反応性核種と第１の前駆体に基板を曝すことによって、基板上に材料層を堆積することであって、反応性核種が第１の前駆体と反応する、堆積すること、並びに、（ｂ）第２のプラズマ源から処理チャンバ内に生成されるプラズマに基板を曝すことによって、堆積した材料層のすべて、又は実質的にすべてを処理することであって、遠隔プラズマ源又は第２のプラズマ源のうちの少なくとも１つは、堆積時間と処理時間を制御するためにパルス化される、処理すること、を含む。
［０００７］ 幾つかの実施形態では、基板上の基板支持ペデスタルの上に配置した材料の堆積方法は、（ａ）遠隔プラズマ源から生成される反応性核種と第１の前駆体に基板を曝すことによって、基板上に材料層を堆積することであって、反応性核種が第１の前駆体と反応する、堆積すること、（ｂ）第２のプラズマ源から処理チャンバ内に生成されるプラズマに基板を曝すことによって、材料の堆積層のすべて、又は実質的にすべてを処理することであって、遠隔プラズマ源は第１の時間間隔でパルス化され、第２のプラズマ源は、第１の時間間隔と並列する第２の時間間隔でパルス化される、処理すること、並びに、（ｃ）材料の所定の厚みが基板上に堆積し、処理されるまで（ａ）と（ｂ）を繰り返すことを含み、（ａ）から（ｃ）までの間、基板支持ペデスタルの温度は、約−１５０℃から約５００℃までに制御される。
［０００８］ 幾つかの実施形態では、記憶された命令を有するコンピュータ可読媒体によって、この命令が実行されたときに、処理チャンバ内の基板支持ペデスタルの上に配置した基板を処理する方法が実行される。この方法は、本書に開示された実施形態のいずれかを含みうる。
［０００９］ 本開示の他の実施形態及び更なる実施形態について、以下で説明する。
［００１０］ 上記で簡潔に要約され、以下でより詳細に説明される本開示の実施形態は、添付の図面に示した本開示の例示的な実施形態を参照することにより、理解することができる。しかしながら、本開示は他の等しく有効な実施形態を許容しうることから、添付の図面は、この開示の典型的な実施形態のみを例示しており、従って、範囲を限定していると見なされるべきではない。
本開示の幾つかの実施形態による基板の処理方法のフロー図である。 本開示の幾つかの実施形態による基板の処理方法の電力対時間のグラフを示している。 本開示の幾つかの実施形態による基板の処理方法の電力対時間のグラフを示している。 本開示の幾つかの実施形態による基板の処理方法の電力対時間のグラフを示している。 本開示の幾つかの実施形態による基板の処理方法の電力対時間のグラフを示している。 本開示の幾つかの実施形態による基板の処理方法の電力対時間のグラフを示している。 本開示の幾つかの実施形態による基板の処理方法の電力対時間のグラフを示している。 本開示の幾つかの実施形態による基板の処理方法の電力対時間のグラフを示している。 本開示の幾つかの実施形態による基板の処理方法の電力対時間のグラフを示している。 本開示の幾つかの実施形態による基板の処理方法の電力対時間のグラフを示している。 本開示の幾つかの実施形態による基板上に材料を堆積する方法の実行に適した処理チャンバの概略断面図である。 本開示の幾つかの実施形態による基板内に形成された配線構造の側断面図を示している。 本開示の幾つかの実施形態による基板内に形成された配線構造の側断面図を示している。 本開示の幾つかの実施形態による基板内に形成された配線構造の側断面図を示している。
［００１５］ 理解を容易にするために、可能な場合には、図に共通する同一の要素を指し示すのに同一の参照番号を使用した。図は縮尺どおりには描かれておらず、明確性のために簡略化されていることがある。一実施形態の要素及び特徴は、さらなる記述がなくても、他の実施形態に有益に組み込まれうると想定されている。
［００１６］ 本開示の実施形態は有利には、基板上に材料を堆積する、改良された方法を提供する。本開示の実施形態はまた有利には、膜の品質を高めた状態で基板上に材料を堆積する方法を提供する。本開示の実施形態は更に有利には、低い温度で基板上に材料を堆積する方法を提供する。本開示の実施形態はまた有利には、高温のポスト堆積プロセスなしで、基板上に材料を低温堆積するための方法を提供する。本開示の実施形態はまた有利には、高温又は高エネルギーのポスト堆積プロセスなしで、膜品質を高め、基板上に材料を堆積するための方法を提供する。以下でより詳細に説明するように、材料は処理チャンバ内に堆積され、また、パルス化されたプラズマを使用して、処理チャンバ内で処理されうる。
［００１７］ 図１は、本開示の幾つかの実施形態に基づく基板を処理する方法のフロー図を示している。方法１００は、一又は複数の化学気相堆積（ＣＶＤ）、或いはプラズマ強化原子層堆積（ＰＥＡＬＤ）用に構成された任意の適切な処理チャンバ内で実行されうる。本書で開示されている発明的な方法を実行するために使用されうる、例示的な処理システムには、限定するものではないが、一連の処理システムであるＥＮＤＵＲＡ（登録商標）、ＣＥＮＴＵＲＡ（登録商標）、又はＰＲＯＤＵＣＥＲ（登録商標）、及び処理チャンバＥＴＥＲＮＡ（登録商標）などがあり、これらはすべてカリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から入手可能である。他の製造業者から入手可能な処理チャンバを含む他の処理チャンバはまた、本書で提示される教示に関連して適切に使用されうる。本方法は、例えば、以下で説明される図３に示した処理チャンバを使用して実行されうる。
［００１８］ 方法１００は、図４Ａに示すように、基板４００の上で実行されてもよく、特徴４０２を基板４００の第１の面４０４内に形成させ、基板４００の対向する第２の面４０６に向かって基板４００の中へ延在させる。基板４００は、基板４００の上に材料を堆積されることができる任意の基板となりうる。例えば、シリコン基板、ＩＩＩ−Ｖ化合物基板、シリコンゲルマニウム（ＳｉＧｅ）基板、エピ基板、シリコンオンインシュレータ（ＳＯＩ）基板、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ、エレクトロルミネセンス（ＥＬ）ランプディスプレイなどのディスプレイ基板、太陽電池アレイ、ソーラーパネル、発光ダイオード（ＬＥＤ）基板、半導体ウエハなどであってもよい。
［００１９］ 基板４００は、基板内に形成される特徴４０２を有する任意の適切な基板であってもよい。例えば、基板４００は、誘電体材料、シリコン（Ｓｉ）、金属などを含みうる。加えて、基板４００は追加の材料層を含んでもよく、基板４００の上又は内部に完成された、又は部分的に完成された一又は複数の構造を有してもよい。例えば、基板４００は、酸化ケイ素、低誘電率材料（例えば、酸化ケイ素を下回る誘電率、すなわち約３．９未満の誘電率を有する材料）などの第１の誘電体層４１２を含みうる。特徴４０２は、第１の誘電体層４１２内に形成されうる。幾つかの実施形態では、第１の誘電体層４１２は、酸化ケイ素、窒化ケイ素、炭化ケイ素などの第２の誘電体層４１４の上に配置されうる。導電性材料（例えば、導電性材料４２０）は、第２の誘電体層４１４内に配置され、特徴４０２が導電性材料で充填されたときに、導電性材料に至る又は導電性材料からの電気経路をもたらすように、特徴４０２と整列されうる。例えば、導電性材料はラインの一部であってもよく、或いは配線に連結されるビアであってもよい。
［００２０］ 特徴４０２は、ビア、トレンチ、デュアルダマシン構造などの任意の開口部であってもよい。幾つかの実施形態では、特徴４０２は、約５：１又はこれを超えるアスペクト比など、高アスペクト比を有しうる。本書で使用されているように、アスペクト比は、特徴の深さと特徴の幅の比率である。特徴４０２は、任意の適切なエッチング処理を使用して、基板４００をエッチングすることによって形成されうる。特徴４０２は底面４０８と側壁４１０を含む。
［００２１］ 幾つかの実施形態では、図４Ａ〜図４Ｃの点線で示されるように、特徴４０２は基板４００及び第２の基板４２８の上面４２６を完全に通って延在し、特徴４０２の底面４０８を形成しうる。第２の基板４２８は、基板４００の第２の面４０６に隣接して配置されうる。更に（また、点線で示されるように）、導電性材料（例えば、導電性材料４２０）は、例えば、論理デバイスなどのデバイスの一部であってもよく、或いは、ゲート、接触パッド、導電性ライン又はビアなどの、電気的な接続を必要とするデバイスへの電気経路は、第２の基板４２８の上面４２６に配置され、特徴４０２と整列されてもよい。
［００２２］ 方法１００は、１０２で、遠隔プラズマ源及び第１の前駆体から生成される反応性核種に基板４００を曝し、基板４００の上に材料層４１６を堆積することによって開始される。図４Ｂに示したように、反応性核種は第１の前駆体（反応性核種と第１の前駆体との組み合わせは、これ以降、反応性前駆体４３０と称する）と反応する。幾つかの実施形態では、堆積した材料層４１６は適切な半導体処理材料であってもよい。幾つかの実施形態では、堆積した材料層４１６は誘電体層であってもよい。幾つかの実施形態では、堆積した材料層４１６は、酸化ハフニウム、酸化タンタル、酸化マグネシウムなどの金属酸化物材料であってもよい。幾つかの実施形態では、堆積した材料層４１６は、炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ）、酸窒化ケイ素（ＳｉＯＮ）、オキシ炭化ケイ素（ＳｉＯＣ）などのケイ素含有材料であってもよい。幾つかの実施形態では、材料層４１６は、化学気相堆積（ＣＶＤ）、原子層堆積、又は分子層堆積（ＭＬＤ）を使用して、処理チャンバ内で堆積されうる。
［００２３］ 反応性核種は、基板が存在しているチャンバの処理領域から分離された或いは移転（ｒｅｍｏｖｅ）された、処理チャンバのプラズマ領域に導入される反応性核種前駆体によって生成される。反応性核種前駆体は、幾つかの前駆体材料のうちの一又は複数を含みうる。例えば、反応性核種前駆体は、アルゴン、ヘリウム、窒素などを含む一又は複数の不活性ガスでありうる。代替的に又は付加的に、追加のガスが用いられてもよく、これらはアンモニア（ＮＨ３）、水素、もしくは窒素及び／又は水素含有ガスであってもよい。幾つかの実施形態では、反応性核種はもっぱら不活性ガスを含みうる。
［００２４］ 分離されたプラズマ領域はまた、遠隔プラズマ領域又は遠隔プラズマ源と称されることもあり、処理チャンバから分離した別個のモジュール内にあってもよく、例えば、図３に示したように処理チャンバ内の一区画にもなりうる。プラズマは、遠隔プラズマ領域内に形成され、反応性核種前駆体から反応性核種を生成しうる。生成された反応性核種は、圧力差、電場発生、又は、イオン及び／又は電子の処理領域への流入を案内するための何らかの他の既知のメカニズムを用いた方式を含む、幾つかの方式で、基板処理領域へ案内される。
［００２５］ 反応性核種を基板処理領域へ案内する前に、後に、又は同時に、第１の前駆体は基板処理領域へ導入されうる。第１の前駆体は、蒸気の形態で、又は実質的に蒸気の形態で、処理チャンバへ導入される。幾つかの実施形態では、第１の前駆体はシリコン含有前駆体である。幾つかの実施形態では、シリコン含有前駆体は、Ｓｉ−Ｓｉ結合及びＳｉ−Ｈ結合を含む、又はＳｉ−Ｓｉ結合及びＳｉ−Ｈ結合だけからなるシラン及びポリシランであってもよい。例示的な前駆体は、少なくとも１つのＳｉ−Ｓｉ結合、少なくとも２つのＳｉ−Ｓｉ結合、少なくとも３つのＳｉ−Ｓｉ結合などを含みうる。例えば、シリコン含有前駆体は、ジシランをはじめとする任意のポリシラン同族体から選択されうる。シリコン含有前駆体はまた、ポリシランの種々の異性体から選択されうる。例えば、シリコン含有前駆体が５つのシリコン原子を有する場合、この組成物は、ｎ−ペンタシラン、イソペンタシラン、ネオペンタシラン、２−シリルテトラシラン、２，２−ジシリルトリシランなどのうち任意のものを含みうる。シリコン含有前駆体は、例えばシクロヘキサシランなどの循環形式（ｃｙｃｌｉｃ ｆｏｒｍ）又はシクロシランを含んでもよい。ポリシランはまた、シレン及びシリンなどの飽和又は不飽和化合物を含んでもよい。シリコン含有前駆体はまた、ＳｉｘＨｙなどの一般的な化学式になりうる。ここで、Ｘは２から無限大までの任意の数であってよく、Ｙは２から無限大までの任意の数であってよい。例えば、そのような最小の化学式はジシリン（Ｓｉ２Ｈ２）を表わす。Ｙはまた、Ｘに基づく任意の因数であってよい。例えば、Ｙは、２Ｘ又は２Ｘ＋Ｎであってよく、ここで、ｎ＝２、０、−２、−４、−６などであるか、Ｎは２に等しいか２よりも小さい任意の数であってよい。例示的なシランは、ジシラン、テトラシラン、シクロヘキサシランなどを含みうる。
［００２６］ 反応性核種及び第１の前駆体は、シリコンベースの誘電体層などの誘電体層を基板上に形成するために、基板処理領域内で反応させられうる。形成された或いは堆積した当初、形成された材料ははじめは流動的であり、これにより、材料は、基板上に画定されたパターンを充填するためにトレンチ内に流れ込むことが可能となる。誘電体材料は、第１の反応性核種とシリコン含有前駆体との間の反応に基づいてもよい。反応性核種前駆体と第１の前駆体は互いに接触すると直ちに反応を開始するので、反応性核種前駆体と第１の前駆体は基板処理領域内に入るまで分離される。このような分離は、以下で更に説明するように、デュアルチャネルシャワーヘッドなどの構成要素によって実施されうる。シャワーヘッドは、前駆体が基板処理領域内に入る又は送達されるまで、反応性前駆体と第１の前駆体が互いに接触するのを防止するように、反応性核種前駆体と第１の前駆体の分離を維持するように構成されうる。
［００２７］ 誘電体材料の流動性は、第１の前駆体に対する処理温度や圧力、用いられるプラズマ出力、及び、シャワーヘッドもしくは反応性核種前駆体及び第１の前駆体の送達機構と膜が形成される基板との間の距離を含む、処理パラメータの組み合わせに基づく。堆積中、基板処理領域は、相対的に、実質的に、或いは完全にプラズマフリーになりうる。反応性核種が基板処理領域に送達されうるが、反応性核種の生成に用いられるプラズマは、基板処理領域の外側で収容されていてもよい。最大量の反応が、シャワーヘッドの直下或いは反応性核種前駆体及び第１の前駆体がはじめに相互作用する箇所で発生しうる。反応性核種は、再結合するための最小限の時間を有していたので、より多くの反応が反応性核種前駆体と第１の前駆体との間で発生しうる。これらの気相反応は、用いられる材料によって更に影響を受けうる。Ｓｉ−Ｓｉ結合は、Ｓｉ−Ｈ結合、Ｓｉ−Ｏ結合、及びその他のシリコンベースの結合よりも弱い結合でありうる。従って、本技術のシリコン含有前駆体において、これらのより多くの反応が発生する場合或いはより高いプラズマ出力が用いられる場合には、より多くの数の結合が破壊されうる。起こりうる結果として、形成された誘電体材料は、基板上に堆積すると低下した流動性を有するか流動性をまったく有さないことがある。堆積処理中、基板は約５００℃以下で保持されてよく、約４００℃以下、約３００℃以下、約２００℃以下、約１００℃以下、約８０℃以下、約７５℃以下、約５０℃以下、約２５℃以下、約１０℃以下、約０℃以下、約−１０℃以下、約−２０℃以下、約−３０℃以下、或いは約３０℃から約−３０℃の間などで保持されうる。幾つかの実施形態では、基板又は基板支持ペデスタルは約−１５０℃から約５００℃の間で制御される。処理チャンバは、処理中約１００Ｔｏｒｒ以下に保持されてよく、約５０Ｔｏｒｒ、約２５Ｔｏｒｒ、約１５Ｔｏｒｒ、約５Ｔｏｒｒ、約１Ｔｏｒｒ、約０．１Ｔｏｒｒなど、或いは約０．１ｍＴｏｒｒから約１０Ｔｏｒｒの間、或いは約０．０５Ｔｏｒｒから約２Ｔｏｒｒの間に保持されうる。温度及び圧力も、用いられる前駆体の蒸気圧に少なくとも部分的に基づいて設定されうる。非限定的な例として、第１の前駆体としてテトラシランが用いられ、チャンバ温度が約−１０℃である場合には、テトラシランの蒸気圧は約３Ｔｏｒｒ未満になりうる。したがって、チャンバ圧力が約３Ｔｏｒｒよりも大きい場合には、テトラシランの凝集が発生しうる。反応性核種とテトラシランとの相互作用は、凝集点を超えるエネルギーを付与しうる。使用されるプラズマ源は、基板処理領域からは遠隔であり且つこれに流体連結されたチャンバ内で生成されたプラズマか、或いは代替的に、処理チャンバとは別個であるがこれと流体連結されたモジュール内で生成されたプラズマを含みうる。
［００２８］ 幾つかの実施形態では、材料層４１６は、以下の１０４で説明されるように、堆積した材料層４１６のすべて、或いは実質的にすべての処理に適した厚みまで堆積される。例えば、幾つかの実施形態では、材料層４１６は、堆積サイクルあたり、約５オングストロームから約２５オングストロームまで堆積される。例えば、幾つかの実施形態では、１〜２秒のインターバルで２０Åの厚みの材料層が堆積され、２０Åの厚さの材料層の処理は、１〜２秒のインターバル中の約１００ミリ秒で実行されうる。
［００２９］ 次に１０４で、堆積した材料層４１６のすべて、又は実質的にすべてが、処理チャンバ内で第２のプラズマ源から生成されたプラズマ４３２に基板４００を曝すことによって処理される。本書で使用されているように、堆積した材料層４１６のすべて、又は実質的にすべての処理は、堆積した材料層４１６の曝された表面積のすべて、又は実質的にすべて、並びに、堆積した材料層４１６の厚みのすべて、又は実質的にすべてを意味する。プラズマ４３２の活動的なイオンは、堆積した材料層４１６内の結合を切断するか弱めることによって、堆積した材料層４１６を処理する。
［００３０］ 幾つかの実施形態では、プラズマ４３２は処理ガス（すなわち、処置ガス）を使用して形成される。幾つかの実施形態では、処理ガスは基板処理領域へ直接導入される。幾つかの実施形態では、処理ガスは遠隔プラズマ領域を経由して、基板処理領域へ導入される。幾つかの実施形態では、処理ガスはヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、窒素（Ｎ２）、アンモニア（ＮＨ３）、又はこれらの組み合わせなどの不活性ガスである。幾つかの実施形態では、処理ガスは、上述の反応性核種前駆体ガスと同じガスであってもよい。幾つかの実施形態では、処理ガスの選択は、堆積される材料層４１６に依存する。例えば、処理ガスの選択は、堆積した材料層４１６に所定の膜特性を提供することに依存しうる。発明者は、プラズマ中の処理核種を変えることによって、異なる膜特性が実現されうることを確認している。
［００３１］ 方法１００の間に、材料層４１６の堆積時間及び材料層４１６の処理時間を制御するため、遠隔プラズマ源又は第２のプラズマ源のうちの少なくとも１つがパルス化される。発明者は、遠隔プラズマ源のパルス化が堆積厚の制御、堆積プロセスと処理プロセスの分離に役立つことを確認している。発明者は、第２のプラズマ源が処理時間と処理量の制御に役立つことを確認している。発明者は、遠隔プラズマ源又は第２のプラズマ源のうちの少なくとも１つのパルス化が、膜の結合を切断するか弱めることができ、核種を膜に取り込む（例えば、窒素（Ｎ２）を使用して、Ｓｉ−Ｈ結合を切断することによってＳｉＮＨ膜を処理し、より多くの窒素（Ｎ）核種を膜に取り込む）ことが可能であることを確認している。発明者は、遠隔プラズマ源又は第２のプラズマ源のうちの少なくとも１つのパルス化が、硬化やアニールなどの付加的な処理ステップなしで、空隙率、膜収縮、膜応力、及び湿式エッチング速度比（ＷＥＲＲ）などの、堆積した材料層４１６の膜特性を改善することを確認している。例えば、方法１００は、熱収支を約４５０℃未満まで改善し、湿式エッチング速度比（ＷＥＲＲ）を約２未満まで改善し、更に、膜収縮を約１０パーセント未満まで改善する。パルス化はまた、電子密度とプラズマ反応性を高め、強い結合力を有する前駆体分子を破壊することを可能にする。破壊された核種は堆積した材料層４１６の処理に使用することができ、上述の膜特性を改善する。加えて、パルス化がオフの期間には、破壊された分子が再結合して、膜堆積中に使用されるより大きな新たな分子を形成することができる。
［００３２］ 幾つかの実施形態では、連続波（ＣＷ）モード又はパルス化モードで操作可能な適切なプラズマ出力源が、遠隔プラズマ源に連結される。幾つかの実施形態では、連続波（ＣＷ）モード又はパルス化モードで操作可能な適切なプラズマ出力源が、第２のプラズマ源に連結される。幾つかの実施形態では、プラズマ出力源は、ＲＦ出力源、マイクロ波出力源、パルス化されたＲＦ出力源又はパルス化されたマイクロ波出力源であってもよい。
［００３３］ 幾つかの実施形態では、遠隔プラズマ源に連結されたプラズマ出力源は、約５０ＫＨｚから約１３．５６ＭＨｚまでの範囲で調整可能な周波数で、最大３０００Ｗまで生成することができる。パルスモードでは、プラズマ出力源は最大約１００ＫＨｚのパルス周波数でパルス化可能で、或いは、幾つかの実施形態では、１Ｈｚから約１００ＫＨｚの間でパルス化可能である。プラズマ出力源は、約０．１％から約１００％の間のデューティサイクル（例えば、所定のサイクルでオンの時間とオフの時間の合計に対するオンの時間の百分率）で操作されうる。
［００３４］ 幾つかの実施形態では、第２のプラズマ源に連結されたプラズマ出力源は、約１３．５６ＭＨｚの周波数で最大１５００Ｗまで生成することができる。パルスモードでは、プラズマ出力源は最大約１００ＫＨｚのパルス周波数でパルス化可能で、或いは、幾つかの実施形態では、１Ｈｚから約１００ＫＨｚの間でパルス化可能である。プラズマ出力源は、約０．１％から約１００％の間のデューティサイクル（例えば、所定のサイクルでオンの時間とオフの時間の合計に対するオンの時間の百分率）で操作されうる。
［００３５］ 幾つかの実施形態では、遠隔プラズマ源及び／又は第２のプラズマ源のパルス化は、堆積した材料層４１６の処理時間の長さを調整することによって制御されうる。幾つかの実施形態では、遠隔プラズマ源及び／又は第２のプラズマ源のパルス化は、パルス化されたプラズマのパルス周波数を調整することによって制御されうる。幾つかの実施形態では、遠隔プラズマ源及び／又は第２のプラズマ源のパルス化は、プラズマのパルス化のデューティサイクルを調整することによって制御されうる。幾つかの実施形態では、遠隔プラズマ源及び／又は第２のプラズマ源のパルス化は、遠隔プラズマ源及び／又は第２のプラズマ源を拍動するために印加される電力を調整することによって制御されうる。幾つかの実施形態では、遠隔プラズマ源及び／又は第２のプラズマ源のパルス化は、処理ガスの流れを調整することによって制御されうる。
［００３６］ 図２Ａ〜図２Ｉは、経過時間を水平軸に、印加される電力を垂直軸に示したグラフである。図２Ａ〜図２Ｉは、材料層４１６の堆積時間と材料層４１６の処理時間を制御するために、遠隔プラズマ源又は第２のプラズマ源のうちの少なくとも１つをパルス化した、本開示の実施形態を示している。ライン２０２は遠隔プラズマ源（すなわち、基板４００上の材料層４１６の堆積）を表わし、ライン２０４は第２のプラズマ源（すなわち、基板４００上に堆積された材料層４１６の処理）を表わす。
［００３７］ 幾つかの実施形態では、図２Ａから図２Ｃに描かれているように、遠隔プラズマ源（ライン２０２）又は第２のプラズマ源（ライン２０４）のうちの１つは、連続波（ＣＷ）モード及び他のモードでパルス化される。幾つかの実施形態では、図２Ａに描かれているように、遠隔プラズマ源（ライン２０２）は、材料層４１６を堆積するため、第１のインターバル２０６で連続波（ＣＷ）モードで操作され、第２のプラズマ源（ライン２０４）は、追加の材料層４１６を堆積しながら、堆積した材料層４１６を処理するため、第１のインターバル２０６中にパルス化される。第１のインターバル２０６は、所定の量の材料層４１６を堆積し、材料層４１６のすべて、又は実質的にすべてを処理するのに適した時間である。
［００３８］ 幾つかの実施形態では、図２Ｂに描かれているように、遠隔プラズマ源（ライン２０２）は、材料層４１６を堆積するため、第１のインターバル２０６で連続波（ＣＷ）モードで操作され、第１のインターバル２０６に続く第２のインターバル２０８でオフにされる。第２のプラズマ源（ライン２０４）は、追加の材料層４１６を堆積しながら、堆積した材料層４１６を処理するため、第２のインターバル中にパルス化される。第１のインターバル２０６は、所定の量の材料層４１６を堆積するのに適した時間である。第２のインターバル２０８は、追加される所定の量の材料層４１６を堆積し、材料層４１６のすべて、又は実質的にすべてを処理するのに適した時間である。
［００３９］ 幾つかの実施形態では、図２Ｃに描かれているように、遠隔プラズマ源（ライン２０２）は、材料層４１６を堆積するため、第１のインターバル２０６でパルス化される。第２のプラズマ源（ライン２０４）は、堆積した材料層４１６を連続的に処理するため、第１のインターバル２０６中に連続波（ＣＷ）モードで操作される。第１のインターバル２０６は、所定の量の材料層４１６を堆積し、材料層４１６のすべて、又は実質的にすべてを処理するのに適した時間である。
［００４０］ 幾つかの実施形態では、図２Ｄから図２Ｉに描かれているように、遠隔プラズマ源（ライン２０２）と第２のプラズマ源（ライン２０４）は共にパルス化される。幾つかの実施形態では、図２Ｄに描かれているように、材料層４１６を堆積すると同時に処理するため、遠隔プラズマ源と第２のプラズマ源は第１のインターバル２０６中に同時にオンになり、第２のインターバル２０８中に同時にオフになるように、遠隔プラズマ源（ライン２０２）と第２のプラズマ源（ライン２０４）は同相でパルス化される。第１のインターバル２０６は、所定の量の材料層４１６を堆積し、材料層４１６のすべて、又は実質的にすべてを処理するのに適した時間である。
［００４１］ 幾つかの実施形態では、図２Ｅに描かれているように、遠隔プラズマ源がオンのとき第２のプラズマ源がオフになり、遠隔プラズマ源がオフのとき第２のプラズマ源がオンになるように、遠隔プラズマ源（ライン２０２）と第２のプラズマ源（ライン２０４）は位相をずらしてパルス化される。図２Ｅに描かれている実施形態により、材料層４１６の堆積、及び堆積した材料層４１６のその後の処理が、追加の材料層４１６の堆積なしで可能になる。
［００４２］ 幾つかの実施形態では、図２Ｆに描かれているように、遠隔プラズマ源がオンのとき第２のプラズマ源がオフになり、遠隔プラズマ源がオフのとき第２のプラズマ源がオンになるように、遠隔プラズマ源（ライン２０２）と第２のプラズマ源（ライン２０４）は位相をずらしてパルス化される。図２Ｆに描かれている実施形態により、追加の材料層４１６の堆積なしで、材料層４１６の堆積と材料層４１６の処理を交互に行うことが可能になる。遠隔プラズマ源がオンのとき第２のプラズマ源がオンになり、遠隔プラズマ源がオフのとき第２のプラズマ源がオフになるように、遠隔プラズマ源（ライン２０２）と第２のプラズマ源（ライン２０４）は、第２のインターバルで同相でパルス化される。図２Ｆに描かれている実施形態により、材料層４１６を堆積すると同時に、堆積した材料層４１６を処理することができる。第１のインターバル２０６は、所定の量の材料層４１６を堆積し、次に材料層４１６のすべて、又は実質的にすべてを処理するのに適した時間である。第２のインターバル２０８は、所定の量の材料層４１６を堆積し、同時に材料層４１６のすべて、又は実質的にすべてを処理するのに適した時間である。
［００４３］ 幾つかの実施形態では、図２Ｇに描かれているように、遠隔プラズマ源がオンのとき第２のプラズマ源がオンになり、遠隔プラズマ源がオフのとき第２のプラズマ源がオフになるように、遠隔プラズマ源（ライン２０２）と第２のプラズマ源（ライン２０４）は第１のインターバル２０６で同相でパルス化される。図２Ｇに描かれている実施形態により、材料層４１６を堆積すると同時に、堆積した材料層４１６を処理することができる。材料層４１６を堆積し、処理するため、遠隔プラズマ源がオンのとき第２のプラズマ源がオフになり、遠隔プラズマ源がオフのとき第２のプラズマ源がオンになるように、遠隔プラズマ源（ライン２０２）と第２のプラズマ源（ライン２０４）は第２のインターバルで位相をずらしてパルス化される。第１のインターバル２０６は、所定の量の材料層４１６を堆積し、同時に材料層４１６のすべて、又は実質的にすべてを処理するのに適した時間である。第２のインターバル２０８は、所定の量の材料層４１６を堆積し、次に材料層４１６のすべて、又は実質的にすべてを処理するのに適した時間である。
［００４４］ 幾つかの実施形態では、図２Ｈに描かれているように、遠隔プラズマ源（ライン２０２）は第１のインターバル２０６でパルス化がオンになり、第２のインターバル２０８でパルス化がオフになる。第２のプラズマ源（ライン２０４）は、第１のインターバル２０６中に複数回パルス化がオン／オフされ、第２のインターバル２０８中にオフにされる。図２Ｈに描かれている実施形態により、材料層４１６を堆積し、一方、第１のインターバル２０６の一部で、堆積した材料層４１６を処理することができる。第１のインターバル２０６は、所定の量の材料層４１６を堆積し、材料層４１６のすべて、又は実質的にすべてを処理するのに適した時間である。第２のインターバル２０８は、処理チャンバ内の反応性核種を消散させるのに適した時間である。
［００４５］ 幾つかの実施形態では、図２Ｉに描かれているように、遠隔プラズマ源（ライン２０２）は、第１のインターバル２０６でパルス化がオンになり、第２のインターバル２０８でパルス化がオフになり、また、第２のプラズマ源（ライン２０４）は、第１のインターバル２０６から所定の時間２１０が経過した第２のインターバル２０８内でオンになる。図２Ｉに描かれている実施形態により、材料層４１６の堆積が可能になり、次に、堆積した材料層４１６を処理する前に、反応性前駆体４３０を消散させることができる。第１のインターバル２０６は、所定の量の材料層４１６を堆積するのに適した時間である。第１のインターバル２０６後の所定の時間２１０は、反応性前駆体を消散させるのに適した時間である。
［００４６］ 幾つかの実施形態では、基板４００の上に所定の厚さの材料層４１６が堆積され、処理されるまで、１０２から１０４がそれぞれ繰り返される。所定の厚みの材料層４１６の堆積及び処理後、方法１００は一般的に終了する。幾つかの実施形態では、特徴４０２を材料層４１６で充填するため、方法１００が繰り返される。幾つかの実施形態では、充填材料４２４、例えば、導電性材料は、化学気相堆積によって特徴４０２内に堆積される。特徴４０２は、基板４００の上面のレベルを超えて充填されてもよく、堆積した材料層４１６及び充填材料４２４は基板４００の上面の上に留まってもよい。したがって、図４Ｃに描かれているように、特徴４０２が基板の上面とほぼ同等のレベルまで充填されるように、上面から過剰な堆積材料を取り除くため、酸性溶液中の湿式洗浄、化学研磨又は電気化学機械研磨などの技術が使用されうる。
［００４７］ 本開示の実施形態を実装しうる堆積チャンバは、高密度プラズマ化学気相堆積（ＨＤＰ−ＣＶＤ）チャンバ、プラズマ化学気相堆積（ＰＥＣＶＤ）チャンバ、準常圧化学気相堆積（ＳＡＣＶＤ）チャンバ、及び熱化学気相堆積チャンバ、及び他の種類のチャンバを含むことができる。本開示の実施形態を実装しうるＣＶＤシステムの具体例には、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＣＥＮＴＵＲＡ ＵＬＴＩＭＡ（登録商標）ＨＤＰ−ＣＶＤチャンバ／システム、及びＰＲＯＤＵＣＥＲ（登録商標）ＰＥＣＶＤチャンバ／システムが含まれる。
［００４８］ 図３は、本開示の幾つかの実施形態による、基板上に材料を堆積する方法の実行に適した処理チャンバ３０１の例の概略断面図である。
［００４９］ 遠隔プラズマシステム（ＲＰＳ）３１０はガスを処理し、次いでガスはガス注入口アセンブリ３１１を通り移動しうる。ガス注入口アセンブリ３１１内には、２つの個別のガス供給チャネルが存在しうる。第１のチャネル３１２は、遠隔プラズマシステム（ＲＰＳ）３１０を通過するガスを運び、一方で、第２のチャネル３１３は遠隔プラズマシステム（ＲＰＳ）３１０を迂回する。第１のチャネル３１２と第２のチャネル３１３は、開示されている実施形態では、反応性核種前駆体又は処理ガス用に使用されうる。リッド（又は導電性頂部）３２１及び貫通孔のあるパーティション（シャワーヘッド３５３など）が、その間にある絶縁リング３２４と共に示され、これによりＡＣ電位が、シャワーヘッド３５３に対してリッド３２１に印加されることを可能にする。反応性核種前駆体は、第１のチャネル３１２を通って、チャンバプラズマ領域３２０の中へ進み、チャンバプラズマ領域３２０の中のプラズマのみによって、又は遠隔プラズマシステム（ＲＰＳ）３１０と組み合わされて、励起されうる。チャンバプラズマ領域３２０及び／又は遠隔プラズマシステム（ＲＰＳ）３１０の組み合わせは、本書では遠隔プラズマシステムと称されることがある。貫通孔のあるパーティション又はシャワーヘッド３５３は、チャンバプラズマ領域３２０を、シャワーヘッド３５３下方の基板処理領域３７０から分離しうる。シャワーヘッド３５３は、チャンバプラズマ領域３２０内に存在するプラズマが、基板処理領域３７０内のガスを直接に励起することを回避することを可能にするが、一方で、励起種がチャンバプラズマ領域３２０から基板処理領域３７０内へ進むことを可能にしうる。
［００５０］ シャワーヘッド３５３は、チャンバプラズマ領域３２０と基板処理領域３７０との間に位置決めされ、チャンバプラズマ領域３０２内で生成された第１の反応性核種又は前駆体の励起された誘導体又は他のガスが、シャワーヘッドに含まれる一又は複数のプレートの厚さを横断する複数の貫通孔３５６を、通過することを可能にする。シャワーヘッド３５３はまた、第１の前駆体などの、蒸気又はガスの形態の前駆体で充填されることができ、小孔３５５を通過して基板処理領域３７０へと進むが直接にチャンバプラズマ領域３２０内へ進まない、一又は複数の中空の空間３５１を有しうる。本開示の実施形態において、シャワーヘッド３５３は、貫通孔３５６の最小径３５０の長さよりも厚い。チャンバプラズマ領域３２０から基板処理領域３７０へ突入する励起種の有意な濃度を維持するために、貫通孔の最小径３５０の長さ３２６は、シャワーヘッド３５３を途中まで貫通する、貫通孔３５６のより大きな直径部分を形成することにより、制限されうる。本開示の実施形態において、貫通孔３５６の最小径３５０の長さは、貫通孔３５６の最小径と同じ程度の大きさ又はそれ未満でありうる。
［００５１］ 図示の実施形態において、シャワーヘッド３５３は、例えばアルゴンなどのプラズマ蒸気／ガスを含有する処理ガスを、貫通孔３５６を通じて分配しうる。更に、シャワーヘッド３５３は、プラズマ領域３２０とは別個に維持される前駆体を、小孔３５５を通じて分配しうる。一又は複数の処理ガスと前駆体とは、前駆体が基板処理領域３７０に個別に導入されるまで、シャワーヘッド３５３を介して流体的に分離されて維持されうる。前駆体は、処理領域に入ると互いに接触し、流動性のある誘電体材料を基板３８０上に形成しうる。
［００５２］ 実施形態では、貫通孔３５６の数は約６０〜約２０００であってもよい。貫通孔３５６は様々な形状を有してもよいが、円形に作成されうる。本開示の実施形態において、貫通孔３５６の最小径３５０は、約０．５ｍｍ〜約２０ｍｍ、又は約１ｍｍ〜約６ｍｍになりうる。貫通孔の断面形状の選択にも自由度があり、円錐形、円筒形、又はこれら２つの形状の組み合わせで作成されうる。種々の実施形態において、基板処理領域３７０にガスを導入するために用いられる小孔３５５の数は、約１００〜約５０００、又は約５００〜約２０００となりうる。小孔３５５の直径は約０．１ｍｍ〜約２ｍｍになりうる。
［００５３］ シャワーヘッド３５３内の貫通孔３５６を通って到着する反応性核種が、中空の空間３５１を起点として小孔３５５を通り到着するシリコン含有前駆体と組み合わされると、基板処理領域３７０の内部で基板３８０が搭載されたペデスタル３７５などのペデスタルによって支持される基板上に、例示的な膜が作成されうる。基板処理領域３７０は、硬化などの他のプロセスのためにプラズマを支持するように装備されうるが、例示的な膜の堆積中、プラズマは存在しない。
［００５４］ プラズマは、シャワーヘッド３５３上方のチャンバプラズマ領域３２０、又はシャワーヘッド３５３下方の基板処理領域３７０において点火されうる。代替的に、チャンバのいかなる部分でもプラズマが形成されず、遠隔プラズマシステム（ＲＰＳ）３１０においてのみ形成されてもよい。プラズマは、アルゴン、ヘリウム、水素、又はアンモニアのうちの一又は複数の流入によってラジカル反応性核種を生成するために、チャンバプラズマ領域３２０内に存在しうる。堆積中に、チャンバプラズマ領域３２０内でプラズマを点火するために、典型的には高周波（ＲＦ）域内にあるＡＣ電圧が、処理チャンバの導電性頂部（リッド３２１など）とシャワーヘッド３５３の間に印加される。ＲＦ電源は１３．５６ＭＨｚの高いＲＦ周波数を発生させるが、その他の周波数を単独で又はその他の周波数を１３．５６ＭＨｚ周波数と組み合わせて発生させうる。チャンバプラズマ領域３２０内のプラズマは、上述のようにパルス化されうる。例えば、幾つかの実施形態では、マイクロ波電源、ＲＦ電源、又はＤＣ電源など、連続波（ＣＷ）モード又はパルスモードで動作可能な電源は、遠隔プラズマシステム（ＲＰＳ）３１０に連結される。
［００５５］ 誘電体層の形成中に、基板処理領域３７０内の底部プラズマをオンにするとき、頂部プラズマは低電力又は電力なしとされうる。シャワーヘッド３５３とペデスタル３７５又はチャンバ底部との間にＡＣ電圧を印加することにより、基板処理領域３７０内でプラズマが点火されうる。基板処理領域３７０内のプラズマは上述にようにパルス化されうる。例えば、幾つかの実施形態では、マイクロ波電源、ＲＦ電源、又はＤＣ電源など、連続波（ＣＷ）モード又はパルスモードで動作可能な電源は、ペデスタル３７５に連結される。
［００５６］ 本開示の実施形態で、ペデスタル３７５は可動であってよく、上昇又は下降するように構成され、また、同様に回転するように構成されてもよい。ペデスタル３７５は、基板温度を制御するための熱交換流体が通流する熱交換チャネルを有しうる。熱交換チャネルにより、基板を約０℃又はこれ未満〜約２００℃又はこれ以上などの比較的低温で維持するために、基板温度を低下又は上昇させることが可能となる。熱交換流体は、エチレングリコール、水、又は、システムに熱を導入可能であるかシステムから熱を除去可能である何らかの他の流体を含みうる。ペデスタルのウエハ支持プラッタもまた、約２００℃以下から約１１００℃以上までなど、比較的高温に到達するために、埋め込まれた抵抗加熱素子を用いて抵抗加熱されうる。加熱素子の外側部分は支持プラッタの外周に隣接して伸び、一方、加熱素子の内側部分は、より小さい半径を持つ同心円の軌道上に伸びる。付加的に、より均一な温度を提供するために、抵抗加熱素子がプラッタを通って巻かれてもよい。加熱素子への配線は、ペデスタルのステムを通過しうる。
［００５７］ チャンバプラズマ領域又は遠隔プラズマシステム（ＲＰＳ）内の領域は、遠隔プラズマ領域と称されることがある。実施形態において、ラジカル前駆体（例えば、アルゴン前駆体）が、遠隔プラズマ領域内で作成され、基板処理領域へと進み、シリコン含有前駆体と結合しうる。実施形態において、シリコン含有前駆体は、ラジカルアルゴン前駆体によってのみ励起される。実施形態において、ラジカルアルゴン前駆体がシリコン含有前駆体に支配的な励起をもたらすことを保証するため、プラズマ出力は基本的に、遠隔プラズマ領域に対してのみ印加されうる。
［００５８］ チャンバプラズマ領域を用いる実施形態において、励起された反応性核種が、基板処理領域の堆積領域から仕切られたある区域で生成されうる。本書で基板処理領域とも称される堆積領域は、反応性核種が第１の前駆体と混合及び反応し、基板（例えば、半導体ウエハ）上に誘電体材料を堆積する領域である。励起された反応性核種には、他の不活性ガス（例えばアンモニア）を含む追加のガスも添加されうる。実施形態において、第１の前駆体は、基板プラズマ領域に入る前にプラズマを通過しない。本書では、基板処理領域は、誘電体材料の堆積中に「プラズマフリー」であると記載されることがある。「プラズマフリー」とは、領域にプラズマが不在であるということを必ずしも意味しない。プラズマ領域の中で作られたイオン化種及び自由電子は、パーティションもしくはシャワーヘッドのポア又は開孔を通って進むが、第１の前駆体は、プラズマ領域に印加されるプラズマ出力により実質的に励起されない。チャンバプラズマ領域の中のプラズマの境界は画定することが難しく、シャワーヘッドの開孔を通って基板処理領域に侵入しうる。誘導結合プラズマの場合、基板処理領域の中で直接に、少量のイオン化が行われうる。更に、形成中の膜の望ましい特徴を除去することなく、低強度のプラズマが基板処理領域内で作成されうる。励起された第１の核種の生成中の、チャンバプラズマ領域又は遠隔プラズマ領域よりもはるかに低強度のイオン密度を有するプラズマのいかなる要因も、本書で使用している「プラズマフリー」の範囲から逸脱しない。
［００５９］ プラズマ出力は、種々の周波数であるか複数の周波数の組合せでありうる。例示的な処理システムにおいて、プラズマは、シャワーヘッド３５３に対するリッド３２１に供給されるＲＦ電力により供給されうる。プラズマ出力は、遠隔プラズマ領域内へと容量性結合（ＣＣＰ）又は誘導性結合（ＩＣＰ）されうる。
［００６０］ 上記は本開示の実施形態を対象とするが、本開示の基本的な範囲から逸脱することなく、本開示の他の実施形態及びさらなる実施形態が考案されうる。

Claims (15)

  1. 処理チャンバ内に配置された基板を処理する方法であって、
    （ａ）遠隔プラズマ源から生成される第１の反応性核種と第１の前駆体に基板を曝すことによって、前記基板上に材料層を堆積することであって、前記第１の反応性核種が前記第１の前駆体と反応する、堆積すること、並びに、
    （ｂ）第２のプラズマ源から前記処理チャンバ内に生成されるプラズマに前記基板を曝すことによって、堆積した前記材料層のすべて、又は実質的にすべてを処理することであって、前記遠隔プラズマ源又は前記第２のプラズマ源のうちの少なくとも１つは、堆積時間と処理時間を制御するためにパルス化される、処理すること
    を含む方法。
  2. （ｃ）前記基板上に所定の厚みの前記材料層が堆積し、処理されるまで、（ａ）及び（ｂ）を繰り返すこと
    を更に含む、請求項１に記載の方法。
  3. 前記第２のプラズマ源は前記処理チャンバ内の基板支持ペデスタルに連結されている、請求項１に記載の方法。
  4. 前記遠隔プラズマ源及び前記第２のプラズマ源はＲＦ電源、ＤＣ電源、又はマイクロ波電源に連結されている、請求項１に記載の方法。
  5. 堆積した前記材料層は、炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ）、酸窒化ケイ素（ＳｉＯＮ）、オキシ炭化ケイ素（ＳｉＯＣ）、又は金属酸化物のうちの１つである、請求項１に記載の方法。
  6. 前記処理チャンバ内で生成される前記プラズマは、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、窒素（Ｎ２）、アンモニア（ＮＨ３）、又はこれらの任意の組み合わせからなる第２の処理ガスから形成される、請求項１に記載の方法。
  7. 前記遠隔プラズマ源及び前記第２のプラズマ源のパルス化は、パルス周波数、又はデューティサイクル、又は前記遠隔プラズマ源又は前記第２のプラズマ源に印加される電力を調整することによって制御される、請求項１に記載の方法。
  8. 前記遠隔プラズマ源は、前記材料層を堆積するため、第１のインターバルでは連続波（ＣＷ）モードで操作され、前記第２のプラズマ源は、追加の材料層を堆積しながら、堆積した前記材料層を処理するため、前記第１のインターバル中にパルス化される、或いは、
    前記遠隔プラズマ源は、前記材料層を堆積するため、第１のインターバルでは連続波（ＣＷ）モードで操作され、前記第１のインターバルに続く第２のインターバルではオフにされ、また、前記第２のプラズマ源は、前記第１のインターバルでオフにされ、堆積した前記材料層を処理するため、前記第２のインターバル中にパルス化される
    請求項１から７のいずれか一項に記載の方法。
  9. 前記遠隔プラズマ源は、前記材料層を堆積するため、第１のインターバルではパルス化され、前記第２のプラズマ源は、堆積した前記材料層を連続的に処理するため、前記第１のインターバル中に連続波（ＣＷ）モードで操作される、請求項１から７のいずれか一項に記載の方法。
  10. 前記遠隔プラズマ源と前記第２のプラズマ源は共にパルス化され、また、前記材料層を堆積すると同時に堆積された前記材料層を処理するため、前記遠隔プラズマ源と前記第２のプラズマ源は第１のインターバル中に同時にオンになり、第２のインターバル中に同時にオフになるように、前記遠隔プラズマ源と前記第２のプラズマ源は同相でパルス化される、請求項１から７のいずれか一項に記載の方法。
  11. 前記遠隔プラズマ源と前記第２のプラズマ源は共にパルス化され、また、前記材料層を堆積し、その後、前記材料の追加の層を堆積することなく、堆積した前記材料層を処理するため、前記遠隔プラズマ源がオンのとき前記第２のプラズマ源はオフになり、前記遠隔プラズマ源がオフのとき前記第２のプラズマ源はオンになるように、前記遠隔プラズマ源と前記第２のプラズマ源は位相をずらしてパルス化される、請求項１から７のいずれか一項に記載の方法。
  12. 前記遠隔プラズマ源と前記第２のプラズマ源は共にパルス化され、また、前記遠隔プラズマ源と前記第２のプラズマ源は、前記遠隔プラズマ源がオンのとき前記第２のプラズマ源はオフになり、前記遠隔プラズマ源がオフのとき前記第２のプラズマ源はオンになるように、第１のインターバルでは位相をずらしてパルス化され、前記遠隔プラズマ源がオンのとき前記第２のプラズマ源はオンになり、前記遠隔プラズマ源がオフのとき前記第２のプラズマ源はオフになるように、第２のインターバルでは同相でパルス化される、請求項１から７のいずれか一項に記載の方法。
  13. 前記遠隔プラズマ源と前記第２のプラズマ源は共にパルス化され、また、前記材料層を堆積して処理するため、前記遠隔プラズマ源と前記第２のプラズマ源は、前記遠隔プラズマ源がオンのとき前記第２のプラズマ源がオンになり、前記遠隔プラズマ源がオフのとき前記第２のプラズマ源はオフになるように、第１のインターバルでは同相でパルス化され、前記遠隔プラズマ源がオンのとき前記第２のプラズマ源はオフになり、前記遠隔プラズマ源がオフのとき前記第２のプラズマ源はオンになるように、第２のインターバルでは位相をずらしてパルス化される、請求項１から７のいずれか一項に記載の方法。
  14. 前記遠隔プラズマ源と前記第２のプラズマ源は共にパルス化され、前記遠隔プラズマ源は第１のインターバルでパルス化がオンになり、第２のインターバルでパルス化がオフになり、また、前記第２のプラズマ源は前記第１のインターバル中にはパルス化が複数回オンとオフになり、前記第２のインターバル中にはオフになる、請求項１から７のいずれか一項に記載の方法。
  15. 前記遠隔プラズマ源と前記第２のプラズマ源は共にパルス化され、また、前記遠隔プラズマ源は、第１のインターバルでパルス化がオンになり、第２のインターバルでパルス化がオフになり、前記第２のプラズマ源は、前記第１のインターバルから所定の時間が経過した後、前記第２のインターバル中にパルス化がオンになる、請求項１から７のいずれか一項に記載の方法。
JP2017548969A 2015-03-17 2016-03-17 膜堆積のためのパルス化されたプラズマ Active JP6789966B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562134381P 2015-03-17 2015-03-17
US62/134,381 2015-03-17
PCT/US2016/022952 WO2016149541A1 (en) 2015-03-17 2016-03-17 Pulsed plasma for film deposition

Publications (2)

Publication Number Publication Date
JP2018511700A true JP2018511700A (ja) 2018-04-26
JP6789966B2 JP6789966B2 (ja) 2020-12-02

Family

ID=56919499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017548969A Active JP6789966B2 (ja) 2015-03-17 2016-03-17 膜堆積のためのパルス化されたプラズマ

Country Status (6)

Country Link
US (1) US10096466B2 (ja)
JP (1) JP6789966B2 (ja)
KR (1) KR102521812B1 (ja)
CN (1) CN107430992B (ja)
TW (1) TWI701357B (ja)
WO (1) WO2016149541A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022500867A (ja) * 2018-09-17 2022-01-04 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated 誘電体材料の堆積方法
JP2022504261A (ja) * 2018-10-03 2022-01-13 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ケイ素及び窒素を含有する膜を製造するための方法
JP2022549243A (ja) * 2019-09-20 2022-11-24 アプライド マテリアルズ インコーポレイテッド 誘電体材料を堆積する方法及び装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9646931B1 (en) 2016-07-22 2017-05-09 International Business Machines Corporation Formation of liner and metal conductor
US9870993B1 (en) 2016-07-22 2018-01-16 International Business Machines Corporation Simultaneous formation of liner and metal conductor
US9728399B1 (en) * 2016-07-22 2017-08-08 International Business Machines Corporation Simultaneous formation of liner and metal conductor
US9721788B1 (en) * 2016-07-22 2017-08-01 International Business Machines Corporation Simultaneous formation of liner and metal conductor
TWI700750B (zh) * 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備
US10319582B2 (en) * 2017-04-27 2019-06-11 Lam Research Corporation Methods and apparatus for depositing silicon oxide on metal layers
US11117807B2 (en) * 2017-06-23 2021-09-14 Jiangsu Nata Opto-Electronic Materials Co. Ltd. Method of making aluminum-free neopentasilane
US10615169B2 (en) * 2017-08-04 2020-04-07 Lam Research Corporation Selective deposition of SiN on horizontal surfaces
CN109585264B (zh) * 2018-08-26 2020-12-22 合肥安德科铭半导体科技有限公司 一种氮化硅薄膜的可流动化学气相沉积方法
TWI728478B (zh) * 2018-09-24 2021-05-21 美商慧盛材料美國責任有限公司 含矽及氮膜的製造方法
KR102650586B1 (ko) * 2019-06-08 2024-03-21 어플라이드 머티어리얼스, 인코포레이티드 유동성 pecvd를 위한 낮은 증착 레이트들
JP7292173B2 (ja) * 2019-10-11 2023-06-16 東京エレクトロン株式会社 処理方法及びプラズマ処理装置
TWI819257B (zh) 2019-12-20 2023-10-21 美商應用材料股份有限公司 具有可調整碳含量之碳氮化矽間隙填充
KR20220102569A (ko) * 2021-01-13 2022-07-20 에이에스엠 아이피 홀딩 비.브이. 갭 충진 유체를 증착하기 위한 방법 그리고 이와 관련된 시스템 및 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09192479A (ja) * 1995-11-17 1997-07-29 Toshio Goto プラズマ処理装置および方法
JP2002043225A (ja) * 2000-07-24 2002-02-08 Nec Corp 多結晶シリコン膜の成膜方法とその成膜装置
US6689220B1 (en) * 2000-11-22 2004-02-10 Simplus Systems Corporation Plasma enhanced pulsed layer deposition
JP2010530127A (ja) * 2007-03-30 2010-09-02 東京エレクトロン株式会社 歪みシリコン窒化物膜及び該膜を含むデバイスの作製方法
US20120196048A1 (en) * 2011-01-28 2012-08-02 Asm Japan K.K. Method of depositing film by atomic layer deposition with pulse-time-modulated plasma
US20150140836A1 (en) * 2013-11-18 2015-05-21 Intermolecular, Inc. Methods to Control SiO2 Etching During Fluorine Doping of Si/SiO2 Interface

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014217A (en) * 1989-02-09 1991-05-07 S C Technology, Inc. Apparatus and method for automatically identifying chemical species within a plasma reactor environment
US6818570B2 (en) * 2002-03-04 2004-11-16 Asm Japan K.K. Method of forming silicon-containing insulation film having low dielectric constant and high mechanical strength
US6825134B2 (en) 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
US7803722B2 (en) * 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
CN101978479A (zh) * 2008-03-21 2011-02-16 应用材料公司 基材蚀刻系统与制程的方法及设备
US7666474B2 (en) * 2008-05-07 2010-02-23 Asm America, Inc. Plasma-enhanced pulsed deposition of metal carbide films
US8557712B1 (en) * 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8883270B2 (en) 2009-08-14 2014-11-11 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen—oxygen species
US8101531B1 (en) * 2010-09-23 2012-01-24 Novellus Systems, Inc. Plasma-activated deposition of conformal films
US20130217239A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Flowable silicon-and-carbon-containing layers for semiconductor processing
WO2013039881A2 (en) * 2011-09-13 2013-03-21 Applied Materials, Inc. Carbosilane precursors for low temperature film deposition
US8889566B2 (en) * 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9232628B2 (en) * 2013-02-20 2016-01-05 Varian Semiconductor Equipment Associates, Inc. Method and system for plasma-assisted ion beam processing
WO2014149175A1 (en) * 2013-03-15 2014-09-25 Applied Materials, Inc. An amorphous carbon deposition process using dual rf bias frequency applications

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09192479A (ja) * 1995-11-17 1997-07-29 Toshio Goto プラズマ処理装置および方法
JP2002043225A (ja) * 2000-07-24 2002-02-08 Nec Corp 多結晶シリコン膜の成膜方法とその成膜装置
US6689220B1 (en) * 2000-11-22 2004-02-10 Simplus Systems Corporation Plasma enhanced pulsed layer deposition
JP2010530127A (ja) * 2007-03-30 2010-09-02 東京エレクトロン株式会社 歪みシリコン窒化物膜及び該膜を含むデバイスの作製方法
US20120196048A1 (en) * 2011-01-28 2012-08-02 Asm Japan K.K. Method of depositing film by atomic layer deposition with pulse-time-modulated plasma
US20150140836A1 (en) * 2013-11-18 2015-05-21 Intermolecular, Inc. Methods to Control SiO2 Etching During Fluorine Doping of Si/SiO2 Interface

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022500867A (ja) * 2018-09-17 2022-01-04 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated 誘電体材料の堆積方法
JP7176106B2 (ja) 2018-09-17 2022-11-21 アプライド マテリアルズ インコーポレイテッド 誘電体材料の堆積方法
JP2022504261A (ja) * 2018-10-03 2022-01-13 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ケイ素及び窒素を含有する膜を製造するための方法
JP7421551B2 (ja) 2018-10-03 2024-01-24 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ケイ素及び窒素を含有する膜を製造するための方法
JP2022549243A (ja) * 2019-09-20 2022-11-24 アプライド マテリアルズ インコーポレイテッド 誘電体材料を堆積する方法及び装置
JP7374308B2 (ja) 2019-09-20 2023-11-06 アプライド マテリアルズ インコーポレイテッド 誘電体材料を堆積する方法及び装置

Also Published As

Publication number Publication date
TW201636453A (zh) 2016-10-16
JP6789966B2 (ja) 2020-12-02
US10096466B2 (en) 2018-10-09
WO2016149541A1 (en) 2016-09-22
KR102521812B1 (ko) 2023-04-14
TWI701357B (zh) 2020-08-11
CN107430992B (zh) 2022-07-01
KR20170126494A (ko) 2017-11-17
CN107430992A (zh) 2017-12-01
US20160276150A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
JP6789966B2 (ja) 膜堆積のためのパルス化されたプラズマ
KR102317181B1 (ko) SiN 박막의 형성 방법
KR102479806B1 (ko) 유동성 저-k 유전체 갭필 처리
US9406523B2 (en) Highly selective doped oxide removal method
US9018108B2 (en) Low shrinkage dielectric films
WO2015153096A1 (en) Halogen-free gas-phase silicon etch
KR20140010434A (ko) 평탄화-후 치밀화
TW201323649A (zh) 遠端電漿燒入處理
JP2004047996A (ja) 窒素がドープされたシリコンカーバイド膜の蒸着方法
KR20130135301A (ko) 라디칼 증기 화학 기상 증착
KR20110010631A (ko) 유동성 유전 장치 및 프로세스
TW201124553A (en) Oxygen-doping for non-carbon radical-component CVD films
WO2012093983A2 (en) Remote plasma source seasoning
KR20120043073A (ko) 비-탄소 유동성 ｃｖｄ 프로세스들을 사용하는 실리콘 산화물의 형성
US20240063015A1 (en) Doped or undoped silicon carbide deposition and remote hydrogen plasma exposure for gapfill
KR20210009443A (ko) 탄소 갭필 막들
CN107851558B (zh) 以uv辅助方式将材料注入多孔膜
TW201829821A (zh) 高壓退火及降低濕蝕刻速率

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201104

R150 Certificate of patent or registration of utility model

Ref document number: 6789966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250