KR102521812B1 - 막 퇴적을 위한 펄스화된 플라즈마 - Google Patents

막 퇴적을 위한 펄스화된 플라즈마 Download PDF

Info

Publication number
KR102521812B1
KR102521812B1 KR1020177029224A KR20177029224A KR102521812B1 KR 102521812 B1 KR102521812 B1 KR 102521812B1 KR 1020177029224 A KR1020177029224 A KR 1020177029224A KR 20177029224 A KR20177029224 A KR 20177029224A KR 102521812 B1 KR102521812 B1 KR 102521812B1
Authority
KR
South Korea
Prior art keywords
plasma source
pulsed
interval
remote plasma
material layer
Prior art date
Application number
KR1020177029224A
Other languages
English (en)
Other versions
KR20170126494A (ko
Inventor
준 쑤
루도비치 고뎃
스리니바스 네마니
마이클 더블유. 스토웰
치웨이 리앙
더글러스 에이. 주니어 부흐버거
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20170126494A publication Critical patent/KR20170126494A/ko
Application granted granted Critical
Publication of KR102521812B1 publication Critical patent/KR102521812B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 명세서에서는 기판을 처리하는 방법들이 제공된다. 일부 실시예들에서, 처리 챔버 내에 배치된 기판을 처리하는 방법은, (a) 기판을 원격 플라즈마 소스로부터 발생된 제1 반응성 종들에, 그리고 제1 프리커서에 노출시킴으로써 기판 상에 재료 층을 퇴적하는 단계 - 제1 반응성 종들은 제1 프리커서와 반응함 - ; 및 (b) 기판을 처리 챔버 내에서 제2 플라즈마 소스로부터 발생된 플라즈마에 노출시킴으로써 퇴적된 재료 층의 전부, 또는 실질적으로 전부를 트리트먼트하는 단계 - 원격 플라즈마 소스 또는 제2 플라즈마 소스 중 적어도 하나는 퇴적 기간들 및 트리트먼트 기간들을 제어하도록 펄스화됨 - 를 포함한다.

Description

막 퇴적을 위한 펄스화된 플라즈마
본 개시내용의 실시예들은 일반적으로 화학적 기상 증착(CVD)과 같은 퇴적 프로세스에 관한 것이고, 더 구체적으로는 기판 상의 재료의 퇴적의 개선에 관한 것이다.
집적 회로들(IC)은 칩 상에 수백만 개의 컴포넌트를 포함할 수 있는 복잡한 회로로 진화해왔다. 칩 설계들의 진화는 더 고속의 회로 및 더 큰 회로 밀도를 계속적으로 필요로 한다. 더 큰 회로 밀도에 대한 요구는 결국 집적 회로 컴포넌트들의 치수들의 감소를 필요로 하고, 이는 집적 회로 컴포넌트들을 포함하는 피쳐들의 크기의 감소를 포함한다.
집적 회로 컴포넌트들의 감소된 피쳐 크기들은 그러한 컴포넌트들의 제조에서 새로운 문제를 제시해왔다. 더 작은 피쳐들은 종종 후속 처리 동안 퇴적된 재료들로 채우기가 더 어려운 더 높은 종횡비들을 갖다. 추가로, 피쳐 크기들의 감소는 집적 회로가 고온(예를 들어, 450℃ 초과) 프로세스들에 종속될 수 있는 전체 시간 - 열적 예산(thermal budget)이라고 알려져 있음 - 을 또한 제한한다. 감소된 열적 예산은 더 높은 종횡비의 피쳐들을 채우기 위한 퇴적된 재료들의 리플로잉(reflowing)에 허용되는 시간을 제한한다.
그러므로, 더 큰 유동 능력을 갖는 막들을 퇴적하기 위한 프로세스들이 개발되었다. 그러나, 그러한 퇴적된 막들은 종종 퇴적된 막들의 품질을 개선하기 위해 퇴적 후 처리(post-deposition processing)를 사용한다. 본 발명자들은 추가의 퇴적 후 처리가 종종 더 높은 온도들에서 수행되며, 집적 회로 제조의 다른 단계들에 이용가능한 잔여 열적 예산을 희생하면서 열적 예산의 일부를 바람직하지 않게 소비한다는 것을 관찰하였다. 본 발명자들은 퇴적 후 처리가 종종 디바이스 피쳐들의 구조를 손상시킬 수 있는 더 높은 에너지 프로세스들을 포함한다는 것을 더 관찰하였다.
따라서, 본 발명자들은 개선된 막 품질을 갖고서 기판 상에 재료를 퇴적하기 위해 개선된 방법들을 제공한다.
본 명세서에서는 기판을 처리하는 방법들이 제공된다. 일부 실시예들에서, 처리 챔버 내에 배치된 기판을 처리하는 방법은 (a) 기판을 원격 플라즈마 소스로부터 발생된 반응성 종들(reactive species), 및 제1 프리커서에 노출시킴으로써 기판 상에 재료 층을 퇴적하는 단계 - 반응성 종들은 제1 프리커서와 반응함 - ; 및 (b) 기판을 처리 챔버 내에서 제2 플라즈마 소스로부터 발생된 플라즈마에 노출시킴으로써 퇴적된 재료 층의 전부, 또는 실질적으로 전부를 트리트먼트하는 단계 - 원격 플라즈마 소스 또는 제2 플라즈마 소스 중 적어도 하나는 퇴적 기간들 및 트리트먼트 기간들을 제어하도록 펄스화됨 - 를 포함한다.
일부 실시예들에서, 기판 상의 기판 지지 페디스털의 최상부에 배치된 재료를 퇴적하는 방법은 (a) 기판을 원격 플라즈마 소스로부터 발생된 반응성 종들, 및 제1 프리커서에 노출시킴으로써 기판 상에 재료 층을 퇴적하는 단계 - 반응성 종들은 제1 프리커서와 반응함 - ; (b) 기판을 처리 챔버 내에서 제2 플라즈마 소스로부터 발생된 플라즈마에 노출시킴으로써 퇴적된 재료 층의 전부, 또는 실질적으로 전부를 트리트먼트하는 단계 - 원격 플라즈마 소스는 제1 간격 동안 펄스화되고, 제2 플라즈마 소스는 제1 간격과 동시인 제2 간격 동안 펄스화됨 - ; 및 (c) 기판 상에 미리 결정된 두께의 재료가 퇴적되고 트리트먼트될 때까지 단계 (a) 및 단계 (b)를 반복하는 단계를 포함하고, 단계 (a) - 단계 (c) 동안의 기판 지지체 페디스털의 온도는 약 섭씨 -150도 내지 약 섭씨 500도로 제어된다.
일부 실시예들에서, 명령어들이 저장되어 있는 비일시적 컴퓨터 판독가능한 매체에서, 명령어들은 실행 시에 처리 챔버 내에서 기판 지지체 페디스털의 최상부에 배치되는 기판을 처리하는 방법이 수행되게 한다. 방법은 본 명세서에 개시된 실시예들 중 임의의 것을 포함할 수 있다.
본 개시내용의 다른 실시예들 및 추가의 실시예들이 이하에 설명된다.
위에서 간략하게 요약하고 이하에 더 상세하게 논의되는 본 개시내용의 실시예들은 첨부 도면들에 도시된 본 개시내용의 예시적인 실시예들을 참조하여 이해될 수 있다. 그러나, 본 개시내용은 동등한 효과의 다른 실시예들을 허용할 수 있으므로, 첨부 도면들은 본 개시내용의 전형적인 실시예들만을 도시하며, 따라서 그것의 범위를 제한하는 것으로 간주되어서는 안 된다.
도 1은 본 개시내용의 일부 실시예들에 따라 기판을 처리하기 위한 방법의 흐름도이다.
도 2a-2i는 본 개시내용의 일부 실시예들에 따라 기판을 처리하기 위한 방법의 전력 대 시간 그래프를 도시한다.
도 3은 본 개시내용의 일부 실시예들에 따라 기판 상에 재료를 퇴적하는 방법을 수행하기에 적합한 프로세스 챔버의 예의 개략적 단면도이다.
도 4a - 도 4c는 본 개시내용의 일부 실시예들에 따라 기판 내에 형성된 상호접속 구조물의 측단면도를 도시한다.
이해를 용이하게 하기 위해서, 가능한 경우에, 도면들에 공통인 동일한 요소들을 지시하는 데에 동일한 참조 번호들이 이용되었다. 도면들이 비례에 맞춰 그려지지는 않으며, 명확성을 위해 단순화될 수 있다. 일 실시예의 요소들 및 피쳐들은 추가 언급 없이도 다른 실시예들에 유익하게 통합될 수 있다.
유리하게, 본 개시내용의 실시예들은 기판 상에 재료를 퇴적하는 개선된 방법을 제공한다. 유리하게, 본 개시내용의 실시예들은 개선된 막 품질을 갖고서 기판 상에 재료를 퇴적하는 방법들을 또한 제공한다. 유리하게, 본 개시내용의 실시예들은 저온에서 기판 상에 재료를 퇴적하는 방법들을 더 제공한다. 유리하게, 본 개시내용의 실시예들은 고온 퇴적 후 처리(high temperature post-deposition processing)없는 기판 상의 재료의 저온 퇴적을 위한 방법들을 또한 제공한다. 유리하게, 본 개시내용의 실시예들은 고온 또는 고에너지 퇴적 후 프로세스 없이, 개선된 막 품질로 기판 상에 재료를 퇴적하기 위한 방법들을 또한 제공한다. 아래에 더 상세하게 설명되는 바와 같이, 재료는 프로세스 챔버 내에서 퇴적될 수 있고, 또한 펄스화된 플라즈마를 이용하여 프로세스 챔버 내에서 트리트먼트될 수 있다.
도 1은 본 개시내용의 일부 실시예들에 따라 기판을 처리하기 위한 방법의 흐름도를 도시한다. 방법(100)은 화학적 기상 증착(CVD) 또는 플라즈마 증강된 원자 층 퇴적(PEALD; plasma enhanced atomic layer deposition) 중 하나 이상을 위해 구성된 임의의 적절한 프로세스 챔버들 내에서 수행될 수 있다. 본 명세서에 개시된 본 발명의 방법들을 수행하기 위해 이용될 수 있는 예시적인 처리 시스템들은 ENDURA®, CENTURA®, 또는 PRODUCER® 처리 시스템 라인들의 처리 시스템들, 및 ETERNA® 프로세스 챔버들 - 이들 모두는 캘리포니아주 산타클라라의 Applied Materials, Inc.로부터 상업적으로 입수가능함 - 을 포함할 수 있지만, 그에 한정되지는 않는다. 다른 제조사들로부터의 것들을 포함하는 다른 프로세스 챔버들 또한 본 명세서에 제공된 교시와 관련하여 적절하게 이용될 수 있다. 방법은 예를 들어 아래에 설명된 도 3에 도시된 프로세스 챔버를 이용하여 수행될 수 있다.
방법(100)은 도 4a에 도시된 것과 같이 기판(400) 상에 수행될 수 있고, 그러한 기판은 기판(400)의 제1 표면(404) 내에 형성되고 기판(400)의 대향 제2 표면(406)을 향해 기판(400) 내로 연장된 피쳐(402)를 갖는다. 기판(400)은 기판(400) 상에 퇴적된 재료를 가질 수 있는 임의의 기판, 예컨대 실리콘 기판, Ⅲ-Ⅴ 화합물 기판, 실리콘 게르마늄(SiGe) 기판, epi-기판, SOI(silicon-on-insulator) 기판, 액정 디스플레이(LCD), 플라즈마 디스플레이, EL(electro luminescence) 램프 디스플레이와 같은 디스플레이 기판, 솔라 어레이, 솔라 패널, 발광 다이오드(LED) 기판, 반도체 웨이퍼, 또는 그와 유사한 것일 수 있다.
기판(400)은 기판 내에 형성된 피쳐(402)를 갖는 임의의 적절한 기판일 수 있다. 예를 들어, 기판(400)은 유전성 재료, 실리콘(Si), 금속들, 또는 그와 유사한 것 중 하나 이상을 포함할 수 있다. 추가로, 기판(400)은 추가의 재료 층들을 포함할 수 있거나, 기판(400) 상에 또는 기판 내에 형성된 하나 이상의 완성된 또는 부분적으로 완성된 구조물을 가질 수 있다. 예를 들어, 기판(400)은 실리콘 산화물, 저-k 재료(예를 들어, 실리콘 산화물보다 낮거나 약 3.9 미만인 유전 상수를 갖는 재료), 또는 그와 유사한 것과 같은 제1 유전체 층(412)을 포함할 수 있다. 피쳐(402)는 제1 유전체 층(412) 내에 형성될 수 있다. 일부 실시예들에서, 제1 유전체 층(412)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 또는 그와 유사한 것과 같은 제2 유전체 층(414)의 최상부에 배치될 수 있다. 전도성 재료[예를 들어, 전도성 재료(420)]는 제2 유전체 층(414) 내에 배치될 수 있고, 피쳐(402)가 전도성 재료로 채워질 때 전도성 재료로의 전기 경로 및 전도성 재료로부터의 전기 경로를 제공하도록 피쳐(402)와 정렬될 수 있다. 예를 들어, 전도성 재료는 상호접속부가 결합되는 라인 또는 비아의 일부일 수 있다.
피쳐(402)는 비아, 트렌치, 듀얼 다마신 구조물, 또는 그와 유사한 것과 같은 임의의 개구일 수 있다. 일부 실시예들에서, 피쳐(402)는 높은 종횡비, 예를 들어 약 5:1 이상의 종횡비를 가질 수 있다. 본 명세서에서 이용되는 바와 같이, 종횡비는 피쳐의 폭에 대한 피쳐의 깊이의 비이다. 피쳐(402)는 임의의 적절한 에칭 프로세스를 이용하여 기판(400)을 에칭함으로써 형성될 수 있다. 피쳐(402)는 최하부면(408) 및 측벽들(410)을 포함한다.
일부 실시예들에서, 도 4a - 도 4c에 점선으로 도시된 바와 같이, 피쳐(402)는 기판(400) 및 제2 기판(428)의 상부 표면(426)을 완전히 관통하여 연장될 수 있고, 피쳐(402)의 최하부면(408)을 형성할 수 있다. 제2 기판(428)은 기판(400)의 제2 표면(406)에 인접하여 배치될 수 있다. 또한(역시 점선으로 도시된 바와 같이), 예를 들어 로직 디바이스 또는 그와 유사한 것과 같은, 디바이스의 일부로서의 전도성 재료[예를 들어, 전도성 재료(420)], 또는 게이트, 접촉 패드, 전도성 라인 또는 비아, 또는 그와 유사한 것과 같은, 전기 연결을 필요로 하는 디바이스로의 전기 경로는 제2 기판(428)의 상부 표면(426) 내에 배치될 수 있고 피쳐(402)와 정렬될 수 있다.
방법(100)은 도 4b에 도시된 바와 같이, 단계(102)에서 기판(400)을 원격 플라즈마 소스로부터 발생된 반응성 종들(reactive species) 및 제1 프리커서에 노출시킴으로써 기판(400) 상에 재료 층(416)을 퇴적함으로써 시작하고, 여기서 반응성 종들은 제1 프리커서[이하에서, 반응성 종들 및 제1 프리커서의 조합은 반응성 프리커서(430)라고 지칭됨]와 반응한다. 일부 실시예들에서, 퇴적된 재료 층(416)은 적절한 반도체 처리 재료일 수 있다. 일부 실시예들에서, 퇴적된 재료 층(416)은 유전성 재료일 수 있다. 일부 실시예들에서, 퇴적된 재료 층(416)은 하프늄 산화물, 탄탈룸 산화물, 망간 산화물, 또는 그와 유사한 것과 같은 금속 산화물 재료일 수 있다. 일부 실시예들에서, 퇴적된 재료 층(416)은 실리콘 탄화물(SiC), 실리콘 질화물(SiN), 실리콘 산화물(SiO), 실리콘 산화질화물(SiON), 실리콘 산화탄화물(SiOC), 또는 그와 유사한 것과 같은 실리콘 함유 재료일 수 있다. 일부 실시예들에서, 재료 층(416)은 프로세스 챔버 내에서 화학적 기상 증착(CVD), 원자 층 퇴적, 또는 분자 층 퇴적(MLD)을 이용하여 퇴적될 수 있다.
반응성 종들은 기판이 상주하는 챔버의 처리 영역으로부터 분리되거나 제거된 처리 챔버의 플라즈마 영역 내로 도입되는 반응성 종 프리커서에 의해 생성된다. 반응성 종 프리커서는 수 개의 프리커서 재료 중 하나 이상을 포함할 수 있다. 예를 들어, 반응성 종 프리커서는 아르곤, 헬륨, 질소 등을 포함하는 하나 이상의 불활성 가스일 수 있다. 대안적으로 또는 추가적으로 추가의 가스들이 이용될 수 있고, 암모니아(NH3), 수소, 또는 질소, 및/또는 수소 함유 가스들을 포함할 수 있다. 일부 실시예들에서, 반응성 종 프리커서는 배타적으로 불활성 가스들을 포함할 수 있다.
분리된 플라즈마 영역은 또한 원격 플라즈마 영역 또는 원격 플라즈마 소스라고 지칭될 수 있고, 예를 들어 도 3에 도시된 바와 같은 처리 챔버 내의 구획으로서 또는 처리 챔버로부터 분리된 별개의 모듈 내에 있을 수 있다. 플라즈마는 원격 플라즈마 영역 내에 형성되어, 반응성 종 프리커서로부터 반응성 종들을 발생시킬 수 있다. 발생된 반응성 종들은 압력 차동, 발생된 전기장, 또는 이온들 및/또는 전자들의 유동을 처리 영역 내로 지향시키기 위한 소정의 다른 공지된 메커니즘을 포함하는 다수의 방식으로 기판 처리 영역 내로 지향된다.
반응성 종들을 기판 처리 영역 내로 지향시키기 전에, 지향시킨 후에, 또는 지향시키는 것과 동시에, 제1 프리커서가 기판 처리 영역 내로 도입될 수 있다. 제1 프리커서는 증기 또는 실질적으로 증기 형태로 처리 챔버 내에 도입된다. 일부 실시예들에서, 제1 프리커서는 실리콘 함유 프리커서이다. 일부 실시예들에서, 실리콘 함유 프리커서는 실리콘-실리콘 및 실리콘-수소 결합을 포함하거나 그러한 결합으로 배타적으로 구성되는 실란들 및 폴리실란들일 수 있다. 예시적인 프리커서들은 적어도 1개의 실리콘-실리콘 결합, 적어도 2개의 실리콘-실리콘 결합, 적어도 3개의 실리콘-실리콘 결합 등을 포함할 수 있다. 예를 들어, 실리콘 함유 프리커서는 디실란으로 시작하는 폴리실란 동족체들 중 임의의 것으로부터 선택될 수 있다. 실리콘 함유 프리커서는 폴리실란들의 다양한 이성체들로부터 또한 선택될 수 있다. 예를 들어, 실리콘 함유 프리커서가 5개의 실리콘 원자를 갖는 경우, 조성물은 n-펜타실란, 이소펜타실란, 네오펜타실란, 2-실릴테트라실란, 2,2-디실릴트리실란 등 중 임의의 것을 포함할 수 있다. 실리콘 함유 프리커서는 예를 들어 시클로헥사실란과 같은 시클로실란들 또는 고리 형태들을 포함할 수 있다. 폴리실란들은 또한 실렌들(silenes) 및 실린들(silynes)과 같은 임의의 포화된 또는 불포화된 조성물을 포함할 수 있다. 실리콘 함유 프리커서는 또한 SixHy와 같은 일반식을 갖는 것일 수 있고, 여기서 X는 2 이상으로부터 무한대까지의 임의의 수일 수 있고, Y는 2 이상으로부터 무한대까지의 임의의 수일 수 있다. 예를 들어, 그러한 최소한의 식은 디실린(Si2H2)을 나타낼 것이다. Y는 또한 X에 기초하는 임의의 인수일 수 있다. 예를 들어, Y는 2X 또는 2X+N일 수 있고, 여기서 n=2, 0, -2, -4, -6 등일 수 있거나, N은 2 이하의 임의의 수일 수 있다. 예시적인 실란들은 디실란, 테트라실란, 시클로헥사실란, 또는 그와 유사한 것을 포함할 수 있다.
반응성 종들 및 제1 프리커서는 기판 상에 실리콘 기반 유전체 층과 같은 유전체 층을 형성하기 위해 기판 처리 영역 내에서 반응될 수 있다. 초기에, 형성된 재료 층은 형성될 때 또는 최초로 퇴적될 때 유동가능할 수 있고, 이는 재료가 트렌치들 내로 하향 유동하여 기판 상의 정의된 패턴들을 채우는 것을 허용할 수 있다. 유전성 재료는 제1 반응성 종들과 실리콘 함유 프리커서 사이의 반응들에 기초할 수 있다. 반응성 종 프리커서 및 제1 프리커서는 서로 직접 접촉할 때 반응을 시작할 수 있고, 따라서 반응성 종 프리커서 및 제1 프리서커는 기판 처리 영역에 들어갈 때까지 분리될 수 있다. 그러한 분리는 아래에 더 설명되는 것과 같은 듀얼 채널 샤워헤드와 같은 컴포넌트들에 의해 수행될 수 있다. 샤워헤드는 반응성 종 프리커서 및 제1 프리커서가 기판 처리 영역 내에 들어가거나 전달되기 전까지 서로 접촉하는 것을 방지하기 위해, 반응성 종 프리커서와 제1 프리커서의 분리를 유지하도록 구성될 수 있다.
유전성 재료의 유동가능성은 제1 프리커서에 관련된 프로세스의 압력 및 온도, 이용되는 플라즈마 전력, 및 샤워헤드 또는 반응성 종 프리커서 및 제1 프리커서를 전달하는 메커니즘과 막이 형성될 기판 사이의 거리를 포함하는 프로세스 파라미터들의 조합에 기초할 수 있다. 퇴적 동안, 기판 처리 영역은 상대적으로, 실질적으로, 또는 완전하게 플라즈마를 갖지 않을 수 있다. 반응성 종들이 기판 처리 영역 내로 전달될 수 있긴 하지만, 반응성 종들을 생성하기 위해 이용되는 플라즈마는 기판 처리 영역 외부에 담겨질 수 있다. 가장 많은 양의 반응은 샤워헤드 바로 아래에서, 또는 반응성 종 프리커서 및 제1 프리커서가 처음으로 상호작용하는 곳에서 발생할 수 있다. 반응성 종들이 재결합할 시간은 최소량이었을 수 있고, 따라서 반응성 종 프리커서와 제1 프리커서 사이에 더 많은 반응들이 발생할 수 있다. 이러한 가스 상 반응들은 이용되는 재료에 의해 더 영향을 받을 수 있다. 실리콘-실리콘 결합은 실리콘-수소, 실리콘-산소, 및 다른 실리콘 기반 결합보다 약한 결합들일 수 있다. 따라서, 이러한 더 많은 반응들이 발생하는 경우, 또는 더 높은 플라즈마 전력이 이용되는 경우, 본 기술의 실리콘 함유 프리커서들에 대해, 더 많은 수의 결합이 파괴될 수 있다. 가능한 결과로서, 형성되는 유전성 재료는 기판 상에 퇴적될 때 감소된 유동가능성을 갖거나 유동가능성을 갖지 않을 수 있다. 퇴적 프로세스 동안, 기판은 약 500℃ 이하로 유지될 수 있고, 약 400℃, 300℃, 200℃, 100℃, 80℃, 75℃, 50℃, 25℃, 10℃, 0℃, -10℃, -20℃, -30℃ 이하, 또는 그 아래, 약 30℃ 내지 -30℃ 등으로 유지될 수 있다. 일부 실시예들에서, 기판 또는 기판 지지 페디스털은 약 섭씨 -150℃ 내지 약 섭씨 500℃로 제어된다. 처리 챔버는 프로세스들 동안 약 100 Torr 이하로 유지될 수 있고, 약 50 Torr, 25 Torr, 15 Torr, 5 Torr, 1 Torr, 0.1 Torr 이하 등으로, 또는 약 0.1 mTorr 내지 약 10 Torr, 또는 약 0.05 내지 약 2 Torr로 유지될 수 있다. 온도 및 압력은 또한 이용 중인 프리커서의 증기압에 적어도 부분적으로 기초하여 설정될 수 있다. 제한이 아닌 일례에서, 테트라실란이 제1 프리커서로서 이용되고, 챔버 온도가 약 -10℃인 경우, 테트라실란의 증기압은 약 3 Torr 미만일 수 있다. 그러한 것으로서, 챔버 압력이 약 3 Torr보다 큰 경우, 테트라실란의 응축이 발생할 수 있다. 반응성 종들과 테트라실란의 상호작용은 또한 응결점(condensation point)을 극복하는 에너지를 부여할 수 있다. 이용되는 플라즈마 소스는 챔버 내에서 발생되지만 기판 처리 영역으로부터 멀리 떨어져 있고 기판 처리 영역과 유체 결합되거나, 대안적으로는 처리 챔버로부터 분리되지만 처리 챔버와 유체 결합되는 모듈 내에서 발생되는 플라즈마를 포함할 수 있다.
일부 실시예들에서, 재료 층(416)은 아래의 단계(104)에서 설명되는 바와 같은 퇴적된 재료 층(416)의 전부 또는 실질적으로 전부의 트리트먼트에 적합한 두께로 퇴적된다. 예를 들어, 일부 실시예들에서, 재료 층(416)은 퇴적 사이클 당 약 5 옹스트롬 내지 약 25 옹스트롬의 두께로 퇴적된다. 예를 들어, 일부 실시예들에서, 20Å 두께의 재료 층이 1 내지 2초 간격 동안 퇴적될 수 있고, 20Å 두께의 재료 층의 트리트먼트는 1 내지 2초 간격 중의 약 100 밀리초 동안 수행될 수 있다.
다음으로, 단계(104)에서, 퇴적된 재료 층(416)의 전부 또는 실질적으로 전부는 기판(400)을 처리 챔버 내에서 제2 플라즈마 소스로부터 발생된 플라즈마(432)에 노출시킴으로써 트리트먼트된다. 본 명세서에서 사용될 때, 퇴적된 재료 층(416)의 전부 또는 실질적으로 전부의 트리트먼트는 퇴적된 재료 층(416)의 노출된 표면적의 전부 또는 실질적으로 전부, 및 퇴적된 재료 층(416)의 두께의 전부 또는 실질적으로 전부를 트리트먼트하는 것을 지칭한다. 플라즈마(432) 내의 활성 이온들(energetic ions)은 퇴적된 재료 층(416) 내의 결합들을 파괴하거나 약하게 함으로써 퇴적된 재료 층(416)을 트리트먼트한다.
일부 실시예들에서, 플라즈마(432)는 프로세스 가스(즉, 트리트먼트 가스)를 이용하여 형성된다. 일부 실시예들에서, 프로세스 가스는 기판 처리 영역 내에 직접 도입된다. 일부 실시예들에서, 프로세스 가스는 원격 플라즈마 영역을 통해 기판 처리 영역 내에 도입된다. 일부 실시예들에서, 프로세스 가스는 헬륨(He), 아르곤(Ar), 네온(Ne), 크립톤(Kr), 질소(N2), 암모니아(NH3), 또는 이러한 가스들의 임의의 조합과 같은 불활성 가스이다. 일부 실시예들에서, 프로세스 가스는 위에서 설명된 반응성 종 프리커서 가스와 동일한 가스일 수 있다. 일부 실시예들에서, 프로세스 가스의 선택은 퇴적된 재료 층(416)에 의존한다. 예를 들어, 프로세스 가스의 선택은 미리 결정된 막 속성들을 갖는 퇴적된 재료 층(416)을 제공하는 것에 의존할 수 있다. 본 발명자들은 플라즈마 내의 트리트먼트 종들을 변화시킴으로써 상이한 막 속성들이 달성될 수 있음을 관찰하였다.
방법(100) 동안, 원격 플라즈마 소스 또는 제2 플라즈마 소스 중 적어도 하나는 재료 층(416)을 퇴적하는 기간들 및 재료 층(416)을 트리트먼트하는 기간들을 제어하도록 펄스화된다. 본 발명자들은 원격 플라즈마 소스의 펄스화가 퇴적 두께를 제어하고 퇴적 프로세스와 트리트먼트 프로세스를 분리하는 데에 도움이 된다는 것을 관찰하였다. 본 발명자들은 제2 플라즈마 소스의 펄스화가 트리트먼트 시간 및 트리트먼트 선량(dose)을 제어하는 데에 도움이 된다는 것을 관찰하였다. 본 발명자들은 원격 플라즈마 소스 또는 제2 플라즈마 소스 중 적어도 하나의 펄스화가 막의 약한 결합들을 파괴하고 종들을 막 내에 통합할 수 있다는 것을 관찰하였다[예를 들어, 실리콘-수소(Si-H) 결합을 파괴함으로써 퇴적된 SiNH 막을 트리트먼트하고 더 많은 질소(N) 종들을 막에 통합하기 위해 질소(N2)를 사용함]. 본 발명자들은 원격 플라즈마 소스 또는 제2 플라즈마 소스 중 적어도 하나의 펄스화가 경화 또는 어닐링과 같은 추가의 처리 단계들 없이도, 다공성, 막 수축, 막 스트레스, 및 습식 에칭률 비율(WERR: wet etch rate ratio)과 같은 퇴적된 재료 층(416)의 막 속성들을 개선한다는 것을 관찰하였다. 예를 들어, 방법(100)은 열적 예산을 약 섭씨 450도 미만으로 개선하고, 습식 에칭률 비율(WERR)을 약 2 미만으로 개선하고, 막 수축을 약 10퍼센트 미만으로 개선한다. 펄스화는 또한 전자 밀도 및 플라즈마 반응성을 증가시켜, 강한 결합들을 갖는 프리커서 분자들이 균열되는 것을 허용한다. 균열된 종들은 퇴적된 재료 층(416)을 트리트먼트하고 위에 나열된 막 속성들을 개선하기 위해 이용될 수 있다. 추가로, 펄스화의 오프 기간 동안, 균열된 분자들이 재결합하여, 막 퇴적 동안 이용될 수 있는 새로운 더 큰 분자들을 형성할 수 있다.
일부 실시예들에서, 연속파(CW) 또는 펄스화 모드로 동작가능한 적절한 플라즈마 전력 소스가 원격 플라즈마 소스에 결합된다. 일부 실시예들에서, 연속파(CW) 또는 펄스화 모드로 동작가능한 적절한 플라즈마 전력 소스는 제2 플라즈마 소스에 결합된다. 일부 실시예들에서, 플라즈마 전력 소스는 RF 전력 소스, 마이크로파 전력 소스, 펄스화된 RF 전력 소스, 또는 펄스화된 마이크로파 전력 소스일 수 있다.
일부 실시예들에서, 원격 플라즈마 소스에 결합되는 플라즈마 전력 소스는 약 50kHz 내지 약 13.56MHz 범위의 튜닝가능한 주파수에서 3000W까지 생성가능할 수 있다. 펄스 모드에서, 플라즈마 전력 소스는 약 100kHz까지의 펄스 주파수에서, 또는 일부 실시예들에서는 약 1Hz 내지 약 100KHz의 펄스 주파수에서 펄스화될 수 있다. 플라즈마 전력 소스는 약 0.1% 내지 약 100%의 듀티 사이클(예를 들어, 주어진 사이클 내의 전체 온 시간 및 오프 시간 중에서 온 시간의 비율)에서 동작될 수 있다.
일부 실시예들에서, 제2 플라즈마 소스에 결합되는 플라즈마 전력 소스는 일반적으로 대략 13.56MHz의 주파수에서 1500W까지 생성가능할 수 있다. 펄스 모드일 때, 플라즈마 전력 소스는 약 100kHz까지의 펄스 주파수, 또는 일부 실시예들에서는 약 1Hz 내지 약 100kHz의 펄스 주파수에서 펄스화될 수 있다. 플라즈마 전력 소스는 약 0.1% 내지 약 100%의 듀티 사이클(예를 들어, 주어진 사이클 내의 전체 온 시간 및 오프 시간 중에서 온 시간의 비율)에서 동작될 수 있다.
일부 실시예들에서, 원격 플라즈마 소스 및/또는 제2 플라즈마 소스의 펄스화는 퇴적된 재료 층(416)의 트리트먼트의 시간 길이를 조절함으로써 제어될 수 있다. 일부 실시예들에서, 원격 플라즈마 소스 및/또는 제2 플라즈마 소스의 펄스화는 펄스화된 플라즈마의 펄스 주파수를 조절함으로써 제어될 수 있다. 일부 실시예들에서, 원격 플라즈마 소스 및/또는 제2 플라즈마 소스의 펄스화는 플라즈마의 펄스화의 듀티 사이클을 조절함으로써 제어될 수 있다. 일부 실시예들에서, 원격 플라즈마 소스 및/또는 제2 플라즈마 소스의 펄스화는 원격 플라즈마 소스 및/또는 제2 플라즈마 소스를 펄스화하기 위해 인가되는 전력을 조절함으로써 제어될 수 있다. 일부 실시예들에서, 원격 플라즈마 소스 및/또는 제2 플라즈마 소스의 펄스화는 트리트먼트 가스 유동을 조절함으로써 제어될 수 있다.
도 2a - 도 2i는 경과 시간이 수평 축에 보여지고 인가 전력이 수직 축에 보여지는 그래프를 도시한다. 도 2a - 도 2i는 원격 플라즈마 소스 또는 제2 플라즈마 소스 중 적어도 하나가 재료 층(416)을 퇴적하는 기간들 및 재료 층(416)을 트리트먼트하는 기간들을 제어하도록 펄스화되는, 본 개시내용의 실시예들을 도시한다. 라인(202)은 원격 플라즈마 소스[즉, 기판(400) 상의 재료 층(416)의 퇴적]를 표현하고, 라인(204)은 제2 플라즈마 소스[즉, 기판(400) 상에 퇴적된 재료 층(416)의 트리트먼트]를 표현한다.
일부 실시예들에서, 도 2a - 도 2c에 도시된 바와 같이, 원격 플라즈마 소스[라인(202)] 또는 제2 플라즈마 소스[라인(204)] 중 하나는 연속파(CW) 모드로 동작되고, 다른 하나는 펄스화된다. 일부 실시예들에서, 도 2a에 도시된 바와 같이, 원격 플라즈마 소스[라인(202)]는 제1 간격(206) 동안 재료 층(416)을 퇴적하기 위해 연속파(CW) 모드로 동작되고, 제2 플라즈마 소스[라인(204)]는 제1 간격(206) 동안 퇴적된 재료 층(416)을 트리트먼트하면서 추가의 재료 층(416)을 퇴적하기 위해 펄스화된다. 제1 간격(206)은 미리 결정된 양의 재료 층(416)을 퇴적하고 재료 층(416)의 전부 또는 실질적으로 전부를 트리트먼트하는 데에 적합한 시간의 양이다.
일부 실시예들에서, 도 2b에 도시된 바와 같이, 원격 플라즈마 소스[라인(202)]는 제1 간격(206) 동안 재료 층(416)을 퇴적하기 위해 연속파(CW) 모드로 동작되고, 제1 간격(206)에 후속하는 제2 간격 동안(208) 턴오프된다. 제2 플라즈마 소스[라인(204)]는 제2 간격(208) 동안 퇴적된 재료 층(416)을 트리트먼트하면서 추가의 재료 층(416)을 퇴적하기 위해 펄스화된다. 제1 간격(206)은 미리 결정된 양의 재료 층(416)을 퇴적하는 데에 적합한 시간의 양이다. 제2 간격(208)은 추가의 미리 결정된 양의 재료 층(416)을 퇴적하고 재료 층(416)의 전부 또는 실질적으로 전부를 트리트먼트하는 데에 적합한 시간의 양이다.
일부 실시예들에서, 도 2c에 도시된 바와 같이, 원격 플라즈마 소스[라인(202)]는 제1 간격(206) 동안 재료 층(416)을 퇴적하기 위해 펄스화된다. 제2 플라즈마 소스[라인(204)]는 제1 간격(206) 동안 퇴적된 재료 층(416)을 연속적으로 트리트먼트하기 위해 연속파(CW) 모드로 동작된다. 제1 간격(206)은 미리 결정된 양의 재료 층(416)을 퇴적하고 재료 층(416)의 전부 또는 실질적으로 전부를 트리트먼트하는 데에 적합한 시간의 양이다.
일부 실시예들에서, 도 2d - 도 2i에 도시된 바와 같이, 원격 플라즈마 소스[라인(202)] 및 제2 플라즈마 소스[라인(204)] 둘 다가 펄스화된다. 일부 실시예들에서, 도 2d에 도시된 바와 같이, 원격 플라즈마 소스[라인(202)] 및 제2 플라즈마 소스[라인(204)]는 재료 층(416)을 퇴적하는 동시에 트리트먼트하기 위해, 원격 플라즈마 소스 및 제2 플라즈마 소스가 제1 간격(206) 동안은 동시에 온 되고 제2 간격(208) 동안은 동시에 오프되도록 동상으로(in phase) 펄스화된다. 제1 간격(206)은 미리 결정된 양의 재료 층(416)을 퇴적하고 재료 층(416)의 전부 또는 실질적으로 전부를 트리트먼트하는 데에 적합한 시간의 양이다.
일부 실시예들에서, 도 2e에 도시된 바와 같이, 원격 플라즈마 소스[라인(202)] 및 제2 플라즈마 소스[라인(204)]는 원격 플라즈마 소스가 온될 때 제2 플라즈마 소스는 오프되고, 원격 플라즈마 소스가 오프될 때 제2 플라즈마 소스는 오프되도록 이상으로(out of phase) 펄스화된다. 도 2e에 도시된 실시예는 추가의 재료 층(416)의 퇴적 없이, 재료 층(416)의 퇴적, 및 그에 후속하는 퇴적된 재료 층(416)의 트리트먼트를 허용한다.
일부 실시예들에서, 도 2f에 도시된 바와 같이, 원격 플라즈마 소스[라인(202)] 및 제2 플라즈마 소스[라인(204)]는 제1 간격(206) 동안, 원격 플라즈마 소스가 온될 때 제2 플라즈마 소스는 오프되고, 원격 플라즈마 소스가 오프될 때 제2 플라즈마 소스는 온되도록 이상으로 펄스화된다. 도 2f에 도시된 실시예는 추가의 재료 층들(416)의 퇴적 없이 재료 층(416)의 퇴적과 재료 층(416)의 트리트먼트를 교대로 행하는 것을 허용한다. 다음으로, 원격 플라즈마 소스[라인(202)] 및 제2 플라즈마 소스[라인(204)]는 제2 간격 동안 원격 플라즈마 소스가 온될 때 제2 플라즈마 소스가 온되고, 원격 플라즈마 소스가 오프될 때 제2 플라즈마 소스가 오프되도록 동상으로 펄스화된다. 도 2f에 도시된 실시예는 재료 층(416)을 퇴적하는 동시에 퇴적된 재료 층(416)을 트리트먼트하는 것을 허용한다. 제1 간격(206)은 미리 결정된 양의 재료 층(416)을 퇴적한 다음, 재료 층(416)의 전부 또는 실질적으로 전부를 트리트먼트하는 데에 적합한 시간의 양이다. 제2 간격(208)은 미리 결정된 양의 재료 층(416)을 퇴적하는 동시에 재료 층(416)의 전부 또는 실질적으로 전부를 트리트먼트하는 데에 적합한 시간의 양이다.
일부 실시예들에서, 도 2g에 도시된 바와 같이, 원격 플라즈마 소스[라인(202)] 및 제2 플라즈마 소스[라인(204)]는 제1 간격(206) 동안 원격 플라즈마 소스가 온될 때 제2 플라즈마 소스가 온되고, 원격 플라즈마 소스가 오프될 때 제2 플라즈마 소스가 오프되도록 동상으로 펄스화된다. 도 2g에 도시된 실시예는 재료 층(416)을 퇴적하는 동시에, 퇴적된 재료 층(416)을 트리트먼트하는 것을 허용한다. 다음으로, 원격 플라즈마 소스[라인(202)] 및 제2 플라즈마 소스[라인(204)]는 제2 간격 동안, 재료 층(416)을 퇴적 및 트리트먼트하기 위해, 원격 플라즈마 소스가 온될 때 제2 플라즈마 소스는 오프되고, 원격 플라즈마 소스가 오프될 때 제2 플라즈마 소스는 온되도록 이상으로 펄스화된다. 제1 간격(206)은 미리 결정된 양의 재료 층(416)을 퇴적하는 동시에, 재료 층(416)의 전부 또는 실질적으로 전부를 트리트먼트하는 데에 적합한 시간의 양이다. 제2 간격(208)은 미리 결정된 양의 재료 층(416)을 퇴적한 다음, 재료 층(416)의 전부 또는 실질적으로 전부를 트리트먼트하는 데에 적합한 시간의 양이다.
일부 실시예들에서, 도 2h에 도시된 바와 같이, 원격 플라즈마 소스[라인(202)]는 제1 간격(206) 동안 온으로 펄스화되고 제2 간격(208) 동안 오프로 펄스화된다. 제2 플라즈마 소스[라인(204)]는 제1 간격(206) 동안 복수 회 온 및 오프로 펄스화되고 제2 간격(208) 동안 오프된다. 도 2h에 도시된 실시예는 제1 간격(206)의 일부분들 동안 재료 층(416)을 퇴적하면서 퇴적된 재료 층(416)을 트리트먼트하는 것을 허용한다. 제1 간격(206)은 미리 결정된 양의 재료 층(416)을 퇴적하고 재료 층(416)의 전부 또는 실질적으로 전부를 트리트먼트하는 데에 적합한 시간의 양이다. 제2 간격(208)은 처리 챔버 내의 반응성 종들이 소산(dissipate)되는 것을 허용하는 데에 적합한 시간의 양이다.
일부 실시예들에서, 도 2i에 도시된 바와 같이, 원격 플라즈마 소스[라인(202)]는 제1 간격(206) 동안 온으로 펄스화되고 제2 간격(208) 동안 오프로 펄스화되며, 제2 플라즈마 소스[라인(204)]는 제2 간격(208) 중에, 제1 간격(206) 이후의 미리 결정된 시간(210)에 온으로 펄스화된다. 도 2i에 도시된 실시예는 재료 층(416)을 퇴적한 다음, 퇴적된 재료 층(416)을 트리트먼트하기 전에 반응성 프리커서(430)가 소산하는 것을 허용한다. 제1 간격(206)은 미리 결정된 양의 재료 층(416)을 퇴적하는 데에 적합한 시간의 양이다. 제1 간격(206) 이후의 미리 결정된 시간(210)은 반응성 프리커서(430)가 소산되는 것을 허용하기에 적합한 시간의 양이다.
일부 실시예들에서, 단계(102-104)는 기판(400) 상에서 미리 결정된 두께의 재료 층(416)이 퇴적되고 트리트먼트될 때까지 각각 반복된다. 일반적으로, 방법(100)은 미리 결정된 두께의 재료 층(416)의 퇴적 및 트리트먼트에 후속하여 종료된다. 일부 실시예들에서, 방법(100)은 재료 층(416)으로 피쳐(402)를 채우도록 반복된다. 일부 실시예들에서, 충전 재료(424), 예를 들어 전도성 재료는 예를 들어 화학적 기상 증착을 통해 피쳐(402) 내에 퇴적될 수 있다. 피쳐(402)는 기판(400)의 상부 표면의 높이보다 높게 채워질 수 있고, 퇴적된 재료 층(416) 및 충전 재료(424)는 기판(400)의 상부 표면 상에 남아있을 수 있다. 따라서, 도 4c에 도시된 바와 같이, 피쳐(402)가 기판의 상부 표면과 거의 동등한 높이까지 채워지도록 상부 표면으로부터 과잉의 퇴적 재료를 제거하기 위해, 산 용액에서의 습식 세정, 화학적 또는 전기화학적 기계적 연마, 또는 그와 유사한 것과 같은 기술들이 이용될 수 있다.
본 개시내용의 실시예들을 구현할 수 있는 퇴적 챔버들은 다른 유형의 챔버들 중에서도, 고밀도 플라즈마 화학적 기상 증착(high-density plasma chemical vapor deposition: HDP-CVD) 챔버들, 플라즈마 증강된 화학적 기상 증착(plasma enhanced chemical vapor deposition: PECVD) 챔버들, 대기압 이하 화학적 기상 증착(sub-atmospheric chemical vapor deposition: SACVD) 챔버들, 및 열 화학적 기상 증착 챔버들(thermal chemical vapor deposition chambers)을 포함할 수 있다. 본 개시내용의 실시예들을 구현할 수 있는 CVD 시스템들의 구체적인 예들은 캘리포니아주 산타 클라라의 Applied Materials, Inc.로부터 입수가능한 CENTURA ULTIMA® HDP-CVD 챔버들/시스템들, 및 PRODUCER® PECVD 챔버들/시스템들을 포함한다.
도 3은 본 개시내용의 일부 실시예들에 따라 기판 상에 재료를 퇴적하는 방법을 수행하기에 적합한 프로세스 챔버(301)의 예의 개략적 단면도이다.
원격 플라즈마 시스템(RPS)(310)은 가스를 처리할 수 있으며, 그러고나서 가스는 가스 유입 어셈블리(311)를 통해 이동한다. 2개의 별개의 가스 공급 채널이 가스 유입 어셈블리(311) 내에 존재할 수 있다. 제1 채널(312)은 원격 플라즈마 시스템(RPS)(310)을 통과하는 가스를 운반할 수 있는 한편, 제2 채널(313)은 원격 플라즈마 시스템(RPS)(310)을 우회할 수 있다. 개시된 실시예들에서, 제1 채널(312) 및 제2 채널(313)은 반응성 종 프리커서 또는 트리트먼트 가스를 위해 이용될 수 있다. 리드(또는 전도성 최상부)(321), 및 샤워헤드(353)와 같은 천공된 격벽(perforated partition)은 그들 사이에 배치된 절연 링(324)과 함께 도시되어 있고, 절연 링은 샤워헤드(353)에 대하여 리드(321)에 AC 전위가 인가되는 것을 허용할 수 있다. 반응성 종 프리커서는 제1 채널(312)을 통해 챔버 플라즈마 영역(320) 내로 이동할 수 있고, 챔버 플라즈마 영역(320) 내에서 단독으로, 또는 원격 플라즈마 시스템(RPS)(310)과 결합하여 플라즈마에 의해 여기될 수 있다. 본 명세서에서, 챔버 플라즈마 영역(320) 및/또는 원격 플라즈마 시스템(RPS)(310)의 조합은 원격 플라즈마 시스템이라고 지칭될 수 있다. 천공된 격벽 또는 샤워헤드(353)는 챔버 플라즈마 영역(320)을 샤워헤드(353) 아래의 기판 처리 영역(370)으로부터 분리시킬 수 있다. 샤워헤드(353)는 챔버 플라즈마 영역(320) 내에 존재하는 플라즈마가 기판 처리 영역(370) 내에서 가스들을 직접적으로 여기시키는 것을 방지하는 것을 허용할 수 있는 한편, 여기된 종들이 챔버 플라즈마 영역(320)으로부터 기판 처리 영역(370) 내로 이동하는 것은 여전히 허용할 수 있다.
샤워헤드(353)는 챔버 플라즈마 영역(320)과 기판 처리 영역(370) 사이에 위치될 수 있고, 제1 반응성 종들 또는 프리커서들의 여기된 유도체들(excited derivatives) 또는 챔버 플라즈마 영역(320) 내에서 생성된 다른 가스들이 샤워헤드 내에 포함된 플레이트 또는 플레이트들의 두께를 횡단하는 복수의 관통 홀(356)을 통과하는 것을 허용할 수 있다. 샤워헤드(353)는 또한 작은 홀들(355)을 통해 기판 처리 영역(370) 내로 전해지지만 챔버 플라즈마 영역(320) 내로는 직접 전해지지 않는, 제1 프리커서와 같은 증기 또는 가스 형태의 프리커서로 채워질 수 있는 하나 이상의 속이 빈 용적(351)을 가질 수 있다. 개시된 실시예들에서, 샤워헤드(353)는 관통 홀들(356)의 최소 직경(350)의 길이보다 두꺼울 수 있다. 챔버 플라즈마 영역(320)으로부터 기판 처리 영역(370) 내로 침투되는 여기된 종들의 상당한 농도를 유지하기 위해, 최소 직경(350)의 관통 홀들의 길이(326)는 관통 홀들(356)의 더 큰 직경 부분들을 샤워헤드(353) 도중까지 형성함으로써 제약될 수 있다. 개시된 실시예들에서, 최소 직경(350)의 관통 홀들(356)의 길이는 관통 홀들(356)의 최소 직경과 동일한 자릿수이거나 그보다 작을 수 있다.
도시된 실시예에서, 샤워헤드(353)는 또한 관통 홀들(356)을 통해, 예를 들어 아르곤과 같은 플라즈마 증기/가스를 포함하는 프로세스 가스를 분산시킬 수 있다. 추가로, 샤워헤드(353)는 더 작은 홀들(355)을 통해, 챔버 플라즈마 영역(320)으로부터 분리되어 유지되는 프리커서를 분산시킬 수 있다. 프로세스 가스 또는 가스들, 및 프리커서는 프리커서들이 별개로 기판 처리 영역(370)에 진입할 때까지 샤워헤드(353)를 통해 유체 분리되어 유지될 수 있다. 일단 프리커서들이 처리 영역에 진입하고 반응하여 기판(380) 상에 유동가능한 유전성 재료를 형성하고 나면, 프리커서들은 서로 접촉할 수 있다.
실시예들에서, 관통 홀들(356)의 개수는 약 60개 내지 약 2000개일 수 있다. 관통 홀들(356)은 다양한 형상들을 가질 수 있지만, 둥글게 만들어질 수 있다. 개시된 실시예들에서, 관통 홀들(356)의 최소 직경(350)은 약 0.5mm 내지 약 20mm, 또는 약 1mm 내지 약 6mm일 수 있다. 또한, 관통 홀들의 단면 형상을 선택하는 것에 있어서 관용도(latitude)가 존재하며, 그러한 단면 형상은 원추형, 원통형, 또는 이 두 가지 형상의 조합일 수 있다. 상이한 실시예들에서, 가스를 기판 처리 영역(370) 내로 도입하기 위해 이용되는 작은 홀들(355)의 개수는 약 100개 내지 약 5000개, 또는 약 500개 내지 약 2000개일 수 있다. 작은 홀들(355)의 직경은 약 0.1mm 내지 약 2mm일 수 있다.
예시적인 막은, 샤워헤드(353) 내의 관통 홀들(356)을 통해 도달하는 반응성 종들이 예를 들어 속이 빈 용적들(351)로부터 발원하는 작은 홀들(355)을 통해 도달하는 실리콘 함유 프리커서와 결합할 때, 기판 처리 영역(370) 내에, 페디스털(375) 상에 배치된 기판(380)을 갖는 페디스털(375)과 같이, 페디스털에 의해 지지되는 기판 상에 생성될 수 있다. 기판 처리 영역(370)은 경화와 같은 다른 프로세스들을 위해 플라즈마를 지원하도록 구비될 수 있지만, 예시적인 막들의 성장 또는 퇴적 동안에는 플라즈마가 존재하지 않을 수 있다.
플라즈마는 샤워헤드(353) 위의 챔버 플라즈마 영역(320) 내에서, 또는 샤워헤드(353) 아래의 기판 처리 영역(370) 내에서 점화될 수 있다. 대안적으로, 챔버의 어느 부분에서도 플라즈마가 형성되지 않을 수 있고, 플라즈마는 원격 플라즈마 시스템(RPS)(310) 내에서만 형성될 수 있다. 플라즈마는 예컨대 아르곤, 헬륨, 수소, 또는 암모니아 중 하나 이상의 유입으로부터 라디칼 반응성 종들을 생성하기 위해 챔버 플라즈마 영역(320) 내에 존재할 수 있다. 퇴적 동안 챔버 플라즈마 영역(320) 내에서 플라즈마를 점화하기 위해, 샤워헤드(353)와 처리 챔버의 전도성 최상부, 예컨대 리드(321) 사이에 전형적으로 무선 주파수(RF) 범위의 AC 전압이 인가된다. RF 전력 공급부는 13.56MHz의 높은 RF 주파수를 생성하지만, 13.56MHz 주파수와 결합하여 또는 단독으로 다른 주파수들을 생성할 수도 있다. 챔버 플라즈마 영역(320) 내의 플라즈마는 위에서 설명된 바와 같이 펄스화될 수 있다. 예를 들어, 일부 실시예들에서, 연속파(CW) 모드 또는 펄스화 모드로 동작가능한 전력 소스, 예컨대 마이크로파 전력 소스, RF 전력 소스, 또는 DC 전력 소스는 원격 플라즈마 시스템(RPS)(310)에 결합된다.
유전체 층의 형성 동안 기판 처리 영역(370) 내의 최하부 플라즈마가 턴온될 수 있을 때, 최상부 플라즈마는 낮은 전력으로 남겨질 수 있거나 전력을 갖지 않을 수 있다. 기판 처리 영역(370) 내의 플라즈마는 샤워헤드(353)와 페디스털(375) 또는 챔버의 바닥 사이에 AC 전압을 인가함으로써 점화될 수 있다. 기판 처리 영역(370) 내의 플라즈마는 위에서 설명된 바와 같이 펄스화될 수 있다. 예를 들어, 일부 실시예들에서, 연속파(CW) 모드 또는 펄스화 모드로 동작가능한 전력 소스, 예컨대 마이크로파 전력 소스, RF 전력 소스, 또는 DC 전력 소스가 페디스털(375)에 결합된다.
페디스털(375)은 이동가능할 수 있지만, 개시된 실시예들에서 상승 또는 하강되도록 구성될 수 있고, 마찬가지로 회전하도록 구성될 수 있다. 페디스털(375)은 열 교환 채널을 가질 수 있고, 열 교환 유체는 그러한 열 교환 채널을 통해 유동되어 기판의 온도를 제어한다. 열 교환 채널은 예를 들어 약 0℃ 이하로부터 약 200℃ 이상까지의 비교적 낮은 온도를 유지하기 위해 기판 온도가 냉각 또는 가열되는 것을 허용한다. 열 교환 유체는 에틸렌 글리콜, 물, 또는 시스템에 열을 도입하거나 시스템으로부터 열을 제거할 수 있는 소정의 다른 유체를 포함할 수 있다. 약 200℃ 이하로부터 약 1100℃ 이상까지의 비교적 높은 온도를 달성하기 위해, 페디스털의 웨이퍼 지지 플래터도 또한 내장된 저항성 가열 요소를 이용하여 저항 가열될 수 있다. 가열기 요소의 외측 부분은 지지 플래터의 경계에 인접하여 연장될 수 있는 한편, 내측 부분은 더 작은 반경을 갖는 동심 원의 경로 상에서 연장된다. 추가적으로, 저항성 가열 요소는 더 균일한 온도들을 제공하기 위해 플래터를 통해 코일화될 수 있다. 가열기 요소에 대한 배선은 페디스털의 스템(stem)을 통과할 수 있다.
원격 플라즈마 시스템(RPS) 내의 영역 또는 챔버 플라즈마 영역은 원격 플라즈마 영역이라고 지칭될 수 있다. 실시예들에서, 라디칼 프리커서, 예를 들어 아르곤 프리커서는 원격 플라즈마 영역 내에서 생성될 수 있고, 기판 처리 영역 내로 이동하여 실리콘 함유 프리커서와 결합할 수 있다. 실시예들에서, 실리콘 함유 프리커서는 라디칼-아르곤 프리커서에 의해서만 여기된다. 실시예들에서, 라디칼-아르곤 프리커서가 실리콘 함유 프리커서에 대한 지배적인 여기(dominant excitation)를 제공할 것을 보장하기 위해, 플라즈마 전력은 본질적으로 원격 플라즈마 영역에만 인가될 수 있다.
챔버 플라즈마 영역을 이용하는 실시예들에서, 여기된 반응성 종들은 퇴적 영역으로부터 격리된 기판 처리 영역의 섹션 내에서 발생될 수 있다. 본 명세서에서 기판 처리 영역이라고도 지칭되는 퇴적 영역은 반응성 종들이 제1 프리커서와 혼합 및 반응하여 기판, 예를 들어 반도체 웨이퍼 상에 유전성 재료를 퇴적하는 곳일 수 있다. 여기된 반응성 종들은 또한 예를 들어 다른 불활성 가스들 또는 암모니아를 포함하는 추가의 가스들을 동반할 수 있다. 실시예들에서, 제1 프리커서는 기판 플라즈마 영역에 들어가기 전에 플라즈마를 통과하지 않을 수 있다. 본 명세서에서, 기판 처리 영역은 유전성 재료의 퇴적 동안 "플라즈마-없음(plasma-free)"이라고 설명될 수 있다. "플라즈마-없음"은 반드시 영역에 플라즈마가 없음을 의미하지는 않는다. 플라즈마 영역 내에서 생성되는 이온화된 종들 및 자유 전자들은 격벽 또는 샤워헤드 내의 공극들 또는 애퍼쳐들을 통해 이동할 수 있지만, 제1 프리커서는 플라즈마 영역에 인가되는 플라즈마 전력에 의해 실질적으로 여기되지 않을 수 있다. 챔버 플라즈마 영역 내의 플라즈마의 경계들은 정의하기가 어렵고, 샤워헤드 내의 애퍼쳐들을 통해 기판 처리 영역에 침입할 수 있다. 유도 결합된 플라즈마의 경우, 기판 처리 영역 내에서 적은 양의 이온화가 직접적으로 초래될 수 있다. 또한, 저강도 플라즈마는 형성 막의 특정 피쳐들을 제거하지 않고서 기판 처리 영역 내에서 생성될 수 있다. 여기된 제1 반응성 종들의 생성 동안 플라즈마가 챔버 플라즈마 영역 또는 원격 플라즈마 영역보다 훨씬 더 낮은 강도의 이온 밀도를 갖게 되는 모든 원인이 본 명세서에서 이용되는 "플라즈마 없음"의 범위로부터 벗어나지 않는다.
플라즈마 전력은 다양한 주파수, 또는 복수의 주파수의 조합일 수 있다. 예시적인 처리 시스템에서, 플라즈마는 샤워헤드(353)에 대해 리드(321)에 전달되는 RF 전력에 의해 제공될 수 있다. 플라즈마 전력은 원격 플라즈마 영역에 용량 결합(CCP: capacitively-coupled) 또는 유도 결합(ICP: inductively-coupled)될 수 있다.
상술한 것은 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 실시예들 및 추가의 실시예들은 그것의 기본 범위로부터 벗어나지 않고서 만들어질 수 있다.

Claims (16)

  1. 처리 챔버 내에 배치된 기판을 처리하는 방법으로서,
    (a) 기판을 원격 플라즈마 소스로부터 발생된 제1 반응성 종들(reactive species)에, 그리고 제1 프리커서에 노출시킴으로써, 상기 기판 상에 재료 층을 퇴적하는 단계 - 상기 제1 반응성 종들은 상기 제1 프리커서와 반응함 - ; 및
    (b) 상기 기판을 상기 처리 챔버 내에서 제2 플라즈마 소스로부터 발생된 플라즈마에 노출시킴으로써 퇴적된 재료 층의 전부, 또는 실질적으로 전부를 트리트먼트하는 단계 - 상기 원격 플라즈마 소스 또는 상기 제2 플라즈마 소스 중 적어도 하나는 퇴적 기간들 및 트리트먼트 기간들을 제어하도록 펄스화됨 -
    를 포함하고,
    상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스 중 하나는 연속파(continuous wave: CW) 모드로 동작되고 상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스 중 다른 하나는 펄스화되거나; 또는
    상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스는 둘 다 펄스화되는, 방법.
  2. 제1항에 있어서,
    (c) 상기 재료 층의 미리 결정된 두께가 상기 기판 상에 퇴적되고 트리트먼트될 때까지 상기 (a) 단계 및 상기 (b) 단계를 반복하는 단계
    를 더 포함하는 방법.
  3. 제1항에 있어서, 상기 제2 플라즈마 소스는 상기 처리 챔버 내의 기판 지지 페디스털에 결합되는, 방법.
  4. 제1항에 있어서, 상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스는 RF 전력 소스, DC 전력 소스, 또는 마이크로파 전력 소스에 결합되는, 방법.
  5. 제1항에 있어서, 상기 퇴적된 재료 층은 실리콘 탄화물(SiC), 실리콘 질화물(SiN), 실리콘 산화물(SiO), 실리콘 산화질화물(SiON), 실리콘 산화탄화물(SiOC), 또는 금속 산화물 중 하나인, 방법.
  6. 제1항에 있어서, 상기 처리 챔버 내에서 발생되는 플라즈마는 헬륨(He), 아르곤(Ar), 네온(Ne), 크립톤(Kr), 질소(N2), 암모니아(NH3), 또는 그들의 임의의 조합을 포함하는 제2 프로세스 가스로부터 형성되는, 방법.
  7. 제1항에 있어서, 상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스를 펄스화하는 것은 펄스 주파수, 또는 듀티 사이클, 또는 상기 원격 플라즈마 소스 또는 상기 제2 플라즈마 소스에 인가되는 전력을 조절함으로써 제어되는, 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 원격 플라즈마 소스는 제1 간격 동안 상기 재료 층을 퇴적하기 위해 연속파(continuous wave: CW) 모드로 동작되고, 상기 제2 플라즈마 소스는 상기 제1 간격 동안 상기 퇴적된 재료 층을 트리트먼트하면서 추가의 재료 층을 퇴적하기 위해 펄스화되거나;
    상기 원격 플라즈마 소스는 제1 간격 동안 상기 재료 층을 퇴적하기 위해 연속파(CW) 모드로 동작되고 상기 제1 간격에 후속하는 제2 간격 동안 턴오프되고, 상기 제2 플라즈마 소스는 상기 제1 간격 동안 오프되고 상기 제2 간격 동안 상기 퇴적된 재료 층을 트리트먼트하기 위해 펄스화되는, 방법.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 원격 플라즈마 소스는 제1 간격 동안 상기 재료 층을 퇴적하기 위해 펄스화되고, 상기 제2 플라즈마 소스는 상기 제1 간격 동안 상기 퇴적된 재료 층을 연속적으로 트리트먼트하기 위해 연속파(CW) 모드로 동작되는, 방법.
  10. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스는 둘 다 펄스화되고, 상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스는 상기 재료 층을 퇴적하는 동시에 상기 퇴적된 재료 층을 트리트먼트하기 위해, 상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스가 제1 간격 동안은 동시에 온 되고 제2 간격 동안은 동시에 오프되도록 동상으로(in phase) 펄스화되는, 방법.
  11. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스는 둘 다 펄스화되고, 상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스는 상기 재료 층을 퇴적한 다음에, 추가의 재료 층들을 퇴적하지 않고서 상기 퇴적된 재료 층을 후속하여 트리트먼트하기 위해, 상기 원격 플라즈마 소스가 온될 때 상기 제2 플라즈마 소스는 오프되고, 상기 원격 플라즈마 소스가 오프될 때 상기 제2 플라즈마 소스는 온되도록 이상으로(out of phase) 펄스화되는, 방법.
  12. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스는 둘 다 펄스화되고, 상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스는 제1 간격 동안은 상기 원격 플라즈마 소스가 온될 때 상기 제2 플라즈마 소스는 오프되고, 상기 원격 플라즈마 소스가 오프될 때 상기 제2 플라즈마 소스가 온되도록 이상으로 펄스화되고, 제2 간격 동안은 상기 원격 플라즈마 소스가 온될 때 상기 제2 플라즈마 소스가 온되고, 상기 원격 플라즈마 소스가 오프될 때 상기 제2 플라즈마 소스가 오프되도록 동상으로 펄스화되는, 방법.
  13. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스는 둘 다 펄스화되고, 상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스는, 상기 재료 층을 퇴적하고 트리트먼트하기 위해, 제1 간격 동안은 상기 원격 플라즈마 소스가 온될 때 상기 제2 플라즈마 소스가 온되고, 상기 원격 플라즈마 소스가 오프될 때 상기 제2 플라즈마 소스가 오프되도록 동상으로 펄스화되고, 제2 간격 동안은 상기 원격 플라즈마 소스가 온될 때 상기 제2 플라즈마 소스가 오프되고, 상기 원격 플라즈마 소스가 오프될 때 상기 제2 플라즈마 소스가 온되도록 이상으로 펄스화되는, 방법.
  14. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스는 둘 다 펄스화되고, 상기 원격 플라즈마 소스는 제1 간격 동안 온으로 펄스화되고 제2 간격 동안 오프로 펄스화되며, 상기 제2 플라즈마 소스는 상기 제1 간격 동안 복수 회 온 및 오프로 펄스화되고 상기 제2 간격 동안 오프되는, 방법.
  15. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 원격 플라즈마 소스 및 상기 제2 플라즈마 소스는 둘 다 펄스화되고, 상기 원격 플라즈마 소스는 제1 간격 동안 온으로 펄스화되고 제2 간격 동안 오프로 펄스화되며, 상기 제2 플라즈마 소스는 상기 제2 간격 중에 상기 제1 간격 이후의 미리 결정된 시간에 온으로 펄스화되는, 방법.
  16. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 재료 층의 재료는 유전체인, 방법.
KR1020177029224A 2015-03-17 2016-03-17 막 퇴적을 위한 펄스화된 플라즈마 KR102521812B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562134381P 2015-03-17 2015-03-17
US62/134,381 2015-03-17
PCT/US2016/022952 WO2016149541A1 (en) 2015-03-17 2016-03-17 Pulsed plasma for film deposition

Publications (2)

Publication Number Publication Date
KR20170126494A KR20170126494A (ko) 2017-11-17
KR102521812B1 true KR102521812B1 (ko) 2023-04-14

Family

ID=56919499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177029224A KR102521812B1 (ko) 2015-03-17 2016-03-17 막 퇴적을 위한 펄스화된 플라즈마

Country Status (6)

Country Link
US (1) US10096466B2 (ko)
JP (1) JP6789966B2 (ko)
KR (1) KR102521812B1 (ko)
CN (1) CN107430992B (ko)
TW (1) TWI701357B (ko)
WO (1) WO2016149541A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9646931B1 (en) 2016-07-22 2017-05-09 International Business Machines Corporation Formation of liner and metal conductor
US9721788B1 (en) * 2016-07-22 2017-08-01 International Business Machines Corporation Simultaneous formation of liner and metal conductor
US9728399B1 (en) * 2016-07-22 2017-08-08 International Business Machines Corporation Simultaneous formation of liner and metal conductor
US9870993B1 (en) 2016-07-22 2018-01-16 International Business Machines Corporation Simultaneous formation of liner and metal conductor
TWI700750B (zh) * 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備
US10319582B2 (en) * 2017-04-27 2019-06-11 Lam Research Corporation Methods and apparatus for depositing silicon oxide on metal layers
US11117807B2 (en) * 2017-06-23 2021-09-14 Jiangsu Nata Opto-Electronic Materials Co. Ltd. Method of making aluminum-free neopentasilane
CN110998790B (zh) * 2017-08-04 2024-07-09 朗姆研究公司 在水平表面上的选择性沉积SiN
CN109585264B (zh) * 2018-08-26 2020-12-22 合肥安德科铭半导体科技有限公司 一种氮化硅薄膜的可流动化学气相沉积方法
US11114306B2 (en) 2018-09-17 2021-09-07 Applied Materials, Inc. Methods for depositing dielectric material
CN112805405B (zh) * 2018-09-24 2024-04-23 弗萨姆材料美国有限责任公司 用于制备含硅和氮的膜的方法
KR20240134048A (ko) * 2018-10-03 2024-09-05 버슘머트리얼즈 유에스, 엘엘씨 실리콘 및 질소 함유 필름을 제조하는 방법
WO2020251882A1 (en) * 2019-06-08 2020-12-17 Applied Materials, Inc. Low deposition rates for flowable pecvd
KR102694258B1 (ko) * 2019-07-30 2024-08-13 주식회사 원익아이피에스 비정질 실리콘막의 형성 방법
US11972943B2 (en) * 2019-09-20 2024-04-30 Applied Materials, Inc. Methods and apparatus for depositing dielectric material
JP7292173B2 (ja) * 2019-10-11 2023-06-16 東京エレクトロン株式会社 処理方法及びプラズマ処理装置
TWI819257B (zh) 2019-12-20 2023-10-21 美商應用材料股份有限公司 具有可調整碳含量之碳氮化矽間隙填充
US11721545B2 (en) * 2020-09-28 2023-08-08 Applied Materials, Inc. Method of using dual frequency RF power in a process chamber
KR20220102569A (ko) * 2021-01-13 2022-07-20 에이에스엠 아이피 홀딩 비.브이. 갭 충진 유체를 증착하기 위한 방법 그리고 이와 관련된 시스템 및 장치
US12094709B2 (en) * 2021-07-30 2024-09-17 Applied Materials, Inc. Plasma treatment process to densify oxide layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010530127A (ja) * 2007-03-30 2010-09-02 東京エレクトロン株式会社 歪みシリコン窒化物膜及び該膜を含むデバイスの作製方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014217A (en) * 1989-02-09 1991-05-07 S C Technology, Inc. Apparatus and method for automatically identifying chemical species within a plasma reactor environment
JP3951003B2 (ja) * 1995-11-17 2007-08-01 俊夫 後藤 プラズマ処理装置および方法
JP4296371B2 (ja) * 2000-07-24 2009-07-15 日本電気株式会社 多結晶シリコン膜の成膜方法とその成膜装置
US6689220B1 (en) * 2000-11-22 2004-02-10 Simplus Systems Corporation Plasma enhanced pulsed layer deposition
US6818570B2 (en) * 2002-03-04 2004-11-16 Asm Japan K.K. Method of forming silicon-containing insulation film having low dielectric constant and high mechanical strength
US6825134B2 (en) 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
US7803722B2 (en) * 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
JP5608157B2 (ja) * 2008-03-21 2014-10-15 アプライド マテリアルズ インコーポレイテッド 基板エッチングシステム及びプロセスの方法及び装置
US7666474B2 (en) * 2008-05-07 2010-02-23 Asm America, Inc. Plasma-enhanced pulsed deposition of metal carbide films
US8557712B1 (en) * 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8883270B2 (en) 2009-08-14 2014-11-11 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen—oxygen species
US8101531B1 (en) * 2010-09-23 2012-01-24 Novellus Systems, Inc. Plasma-activated deposition of conformal films
US8465811B2 (en) * 2011-01-28 2013-06-18 Asm Japan K.K. Method of depositing film by atomic layer deposition with pulse-time-modulated plasma
US20130217239A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Flowable silicon-and-carbon-containing layers for semiconductor processing
US8575033B2 (en) * 2011-09-13 2013-11-05 Applied Materials, Inc. Carbosilane precursors for low temperature film deposition
US8889566B2 (en) * 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9232628B2 (en) * 2013-02-20 2016-01-05 Varian Semiconductor Equipment Associates, Inc. Method and system for plasma-assisted ion beam processing
US20150371851A1 (en) * 2013-03-15 2015-12-24 Applied Materials, Inc. Amorphous carbon deposition process using dual rf bias frequency applications
US20150140836A1 (en) * 2013-11-18 2015-05-21 Intermolecular, Inc. Methods to Control SiO2 Etching During Fluorine Doping of Si/SiO2 Interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010530127A (ja) * 2007-03-30 2010-09-02 東京エレクトロン株式会社 歪みシリコン窒化物膜及び該膜を含むデバイスの作製方法

Also Published As

Publication number Publication date
CN107430992A (zh) 2017-12-01
US10096466B2 (en) 2018-10-09
CN107430992B (zh) 2022-07-01
US20160276150A1 (en) 2016-09-22
JP2018511700A (ja) 2018-04-26
KR20170126494A (ko) 2017-11-17
WO2016149541A1 (en) 2016-09-22
JP6789966B2 (ja) 2020-12-02
TW201636453A (zh) 2016-10-16
TWI701357B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
KR102521812B1 (ko) 막 퇴적을 위한 펄스화된 플라즈마
US9378969B2 (en) Low temperature gas-phase carbon removal
US9406523B2 (en) Highly selective doped oxide removal method
US8466067B2 (en) Post-planarization densification
US8329587B2 (en) Post-planarization densification
US9018108B2 (en) Low shrinkage dielectric films
US9362111B2 (en) Hermetic CVD-cap with improved step coverage in high aspect ratio structures
TW201124553A (en) Oxygen-doping for non-carbon radical-component CVD films
KR20130135301A (ko) 라디칼 증기 화학 기상 증착
JP2012506149A (ja) 低いエッチング速度の誘電体ライナを用いたギャップ充填の改善
JP2004047996A (ja) 窒素がドープされたシリコンカーバイド膜の蒸着方法
KR20120043073A (ko) 비-탄소 유동성 ｃｖｄ 프로세스들을 사용하는 실리콘 산화물의 형성
US20140329027A1 (en) Low temperature flowable curing for stress accommodation
KR20210063434A (ko) 갭 충진 (gapfill) 을 위한 도핑되거나 도핑되지 않은 실리콘 카바이드 증착 및 원격 수소 플라즈마 노출
US9478437B2 (en) Methods for repairing low-k dielectrics using carbon plasma immersion
KR20210009443A (ko) 탄소 갭필 막들
US20150140833A1 (en) Method of depositing a low-temperature, no-damage hdp sic-like film with high wet etch resistance
TWI812757B (zh) 形成熱穩定有機矽聚合物膜之方法
JP2022534801A (ja) 高エネルギー低線量プラズマを用いた窒化ケイ素ベースの誘電体膜の後処理の方法
TW201712731A (zh) 以uv輔助方式將材料注入多孔膜
TW201829821A (zh) 高壓退火及降低濕蝕刻速率

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant