CN107430992B - 用于膜沉积的脉冲化等离子体 - Google Patents

用于膜沉积的脉冲化等离子体 Download PDF

Info

Publication number
CN107430992B
CN107430992B CN201680014686.7A CN201680014686A CN107430992B CN 107430992 B CN107430992 B CN 107430992B CN 201680014686 A CN201680014686 A CN 201680014686A CN 107430992 B CN107430992 B CN 107430992B
Authority
CN
China
Prior art keywords
plasma source
pulsed
remote plasma
substrate
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680014686.7A
Other languages
English (en)
Other versions
CN107430992A (zh
Inventor
薛君
卢多维克·戈代
斯里尼瓦斯·内曼尼
迈克尔·W·斯托厄尔
起威·梁
小道格拉斯·A·布池贝尔格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN107430992A publication Critical patent/CN107430992A/zh
Application granted granted Critical
Publication of CN107430992B publication Critical patent/CN107430992B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本案中提供处理基板的方法。在一些实施方式中，处理设置在处理腔室中的基板的方法包括：(a)通过将基板暴露于第一反应性物种和第一前驱物而在基板上沉积材料层，所述第一反应性物种由远程等离子体源产生，其中所述第一反应性物种与所述第一前驱物反应；及(b)通过将基板暴露于等离子体而处理全部或大体上全部的沉积材料层，所述等离子体在处理腔室内由第二等离子体源产生；其中远程等离子体源或第二等离子体源中的至少之一被脉冲化以控制沉积周期及处理周期。

Description

用于膜沉积的脉冲化等离子体
技术领域
本揭示案的实施方式总体上关于沉积工艺，如化学气相沉积(chemical vapordeposition；CVD)，且更特定而言关于材料在基板上的沉积的改良。
背景技术
集成电路(integrated circuit；IC)已演化为复杂电路系统，该电路系统可在芯片上包括数百万个部件。芯片设计的演化持续需要更快的电路系统及更大的电路密度。对更大电路密度的需求转而需要减小集成电路部件的大小，包括减小包括集成电路部件的特征的尺寸。
集成电路部件的减小的特征尺寸已在这些部件的制造方面表现出新问题。更小特征往往具有更大深宽比，使得特征更难以由在后续处理期间沉积的材料进行填充。此外，特征尺寸减小亦限制集成电路可经受较高温(例如高于450℃)工艺的总时长，该总时长被称为热预算。减小的热预算限制允许沉积材料回流以填充更大深宽比特征的时间。
因此，已开发用以沉积具有更大流动能力的膜的工艺。然而，这种沉积的膜往往使用沉积后处理以改良沉积膜的品质。本发明人已注意到，额外的沉积后处理往往在更高温度下执行，且不期望地消耗部分热预算，从而减少集成电路的制造的其他步骤中可用的剩余热预算。本发明人进一步注意到，沉积后处理往往包括更高能的工艺，这些工艺能损害器件特征的结构。
因此，本发明人已提供改良的方法，这些方法用于在基板上沉积具有改良的膜品质的材料。
发明内容
本案中提供处理基板的方法。在一些实施方式中，处理设置于处理腔室中的基板的方法包括：(a)通过将基板暴露于反应性物种和第一前驱物而在所述基板上沉积材料层，所述反应性物种由远程等离子体源产生，其中所述反应性物种与所述第一前驱物反应；及(b)通过将所述基板暴露于等离子体而处理全部或大体上全部的沉积材料层，所述等离子体在所述处理腔室内由第二等离子体源产生；其中所述远程等离子体源或所述第二等离子体源中的至少之一被脉冲化以控制沉积周期及处理周期。
在一些实施方式中，在设置于基板支撑台座顶部上的基板上沉积材料的方法包括：(a)通过将基板暴露于反应性物种和第一前驱物而在所述基板上沉积材料层，所述反应性物种由远程等离子体源产生，其中所述反应性物种与所述第一前驱物反应；(b)通过将所述基板暴露于等离子体而处理全部或大体上全部的沉积材料层，所述等离子体在所述处理腔室内由第二等离子体源产生；其中所述远程等离子体源被脉冲化达第一时间段，且所述第二等离子体源在所述第一时间段的同时被脉冲化达第二时间段；及(c)重复(a)及(b)直至在基板上沉积及处理预定厚度的材料，其中在(a)至(c)期间基板支撑台座的温度控制在从约-150℃至约500℃。
在一些实施方式中，非暂时性计算机可读介质中储存有指令，这些指令在执行时使得执行用于处理设置于处理腔室中基板支撑台座顶部上的基板的方法。所述方法可包括本案中揭示的实施方式中的任何实施方式。
本揭示案的其他及进一步的实施方式在下文描述。
附图说明
本揭示案的实施方式在上文简要概述并在下文中更详细地论述，这些实施方式可通过参看附图中绘示的本揭示案的说明性实施方式而理解。然而，附图仅图示本揭示案的典型实施方式，因此将不被视作对本揭示案的范围的限制，因为本揭示案可允许其他同等有效的实施方式。
图1是依据本揭示案的一些实施方式的用于处理基板的方法的流程图。
图2A-2I绘示依据本揭示案的一些实施方式的用于处理基板的方法的功率对时间图。
图3是适合于执行依据本揭示案的一些实施方式的在基板上沉积材料的方法的处理腔室的实例的示意性截面视图。
图4A-4C绘示依据本揭示案的一些实施方式在基板中形成的互连结构的侧视截面图。
为便于理解，已尽可能使用相同标号来表示各图中共有的相同元件。附图并未按比例绘制且可为了清楚而简化。一个实施方式的元件及特征可有利地并入其他实施方式而无需进一步详述。
具体实施方式
本揭示案的实施方式有利地提供在基板上沉积材料的改良方法。本揭示案的实施方式亦有利地提供在基板上沉积具有改良的膜品质的材料的方法。本揭示案的实施方式进一步有利地提供在较低温度下在基板上沉积材料的方法。本揭示案的实施方式亦有利地提供用于在基板上以较低温度沉积材料而无需高温沉积后处理的方法。本揭示案的实施方式亦有利地提供用于在基板上沉积具有改良的膜品质的材料而无需高温或高能沉积后处理的方法。如下文中更详细地描述，可使用脉冲化等离子体在处理腔室中沉积材料且亦在所述处理腔室中处理所述材料。
图1图示依据本揭示案的一些实施方式的用于处理基板的方法的流程图。方法100可在任何被配置为用于进行化学气相沉积(CVD)或等离子体增强原子层沉积(plasmaenhanced atomic layer deposition；PEALD)中之一或更多的适合的处理腔室中执行。可用于执行本案中揭示的发明方法的示例性处理系统可包括但并非限定于
Figure BDA0001402617420000031
或
Figure BDA0001402617420000032
系列处理系统及
Figure BDA0001402617420000033
处理腔室中的这些，上述各者皆可购自加利福尼亚州圣克拉拉市的应用材料公司。包括来自其他制造商的处理腔室的其他处理腔室亦可结合本案中提供的教示内容而适合地使用。所述方法可使用例如下述图3中图示的处理腔室而执行。
方法100可在基板400上执行，如图4A中绘示，基板400具有特征402，特征402形成于基板400的第一表面404中且朝向基板400的相对第二表面406延伸进入基板400内。基板400可为能够在基板400上沉积材料的任何基板，比如硅基板、第III-V族化合物基板、硅锗(SiGe)基板、外延基板、绝缘体上硅(silicon-on-insulator；SOI)基板、诸如液晶显示器(LCD)、等离子体显示器、电致发光(EL)灯显示器之类的显示器基板、太阳能电池阵列、太阳能电池板、发光二极管(LED)基板、半导体晶片或类似物。
基板400可为具有特征402的任何适合的基板，特征402形成于基板中。例如，基板400可包括介电材料、硅(Si)、金属或类似物中之一或更多。此外，基板400可包括额外材料层或可具有一或更多个完成或部分完成的结构，所述结构形成于基板400之上或之中。例如，基板400可包括第一介电层412，比如氧化硅、低k材料(例如具有低于氧化硅或低于约3.9的介电常数的材料)或类似物。特征402可形成于第一介电层412中。在一些实施方式中，第一介电层412可设置在第二介电层414上方，第二介电层414比如氧化硅、氮化硅、碳化硅或类似物。导电材料(例如导电材料420)可设置在第二介电层414中且可与特征402对准以便特征402在被填充导电材料时提供前往及来自导电材料的电气路径。例如，导电材料可以是与互连结构耦接的线路或过孔的一部分。
特征402可为任何开口，比如过孔、沟槽、双镶嵌结构或类似物。在一些实施方式中，特征402可具有高深宽比，例如约5:1或更大的深宽比。如本案中所使用的，深宽比是特征深度与特征宽度之比。特征402可通过使用任何适合的蚀刻工艺来蚀刻基板400而形成。特征402包括底表面408及侧壁410。
在一些实施方式中，且如图4A-4C中虚线所图示，特征402可完全延伸穿过基板400，且第二基板428的上表面426可形成特征402的底表面408。第二基板428可被设置成与基板400的第二表面406相邻。进一步地(且亦由虚线图示)，导电材料(例如导电材料420)可设置在第二基板428的上表面426中且与特征402对准，所述导电材料例如作为器件(诸如逻辑器件或类似物)的部分，或作为通向需要电气连接性的器件(诸如栅极、接触垫、导线或过孔或类似物)的电气路径。
方法100在步骤102中通过以下操作开始：将基板400暴露于第一前驱物和由远程等离子体源产生的反应性物种而在基板400上沉积材料层416，其中反应性物种与第一前驱物反应(以下将反应性物种与第一前驱物的结合称作反应性前驱物430)，如图4B中所绘示。在一些实施方式中，沉积的材料层416可为适合的半导体处理材料。在一些实施方式中，沉积的材料层416可为介电材料。在一些实施方式中，沉积的材料层416可为金属氧化物材料，比如氧化铪、氧化钽、氧化锰或类似材料。在一些实施方式中，沉积的材料层416可为含硅材料，比如碳化硅(SiC)、氮化硅(SiN)、氧化硅(SiO)、氮氧化硅(SiON)、碳氧化硅(SiOC)或类似材料。在一些实施方式中，可使用化学气相沉积(CVD)、原子层沉积或分子层沉积(MLD)在处理腔室中沉积材料层416。
反应性物种通过被引入到处理腔室的等离子体区域中的反应性物种前驱物而产生，所述等离子体区域与腔室的处理区域隔离或远离腔室的处理区域，基板放置于处理区域中。反应性物种前驱物可包括数种前驱物材料的一或更多种。例如，反应性物种前驱物可以是一或更多种惰性气体，所述惰性气体包括氩、氦、氮等。可替代地或额外地使用另外的气体，所述另外的气体可包括氨(NH3)、氢、或氮和/或含氢气体。在一些实施方式中，反应性物种前驱物可仅包括惰性气体。
隔离的等离子体区域也可称作远程等离子体区域或远程等离子体源，且可位于与处理腔室分离的不同模块中，或者例如如图3所示作为处理腔室内的隔室。可在远程等离子体区域内形成等离子体，从而由反应性物种前驱物产生反应性物种。用许多方式将所产生的反应性物种引导至基板处理区域中，包括利用压力差、产生的电场、或一些其他已知的用于将离子和/或电子流引导至处理区域的机构。
在将反应性物种引导至基板处理区域中之前、之后或同时，可将第一前驱物引入至基板处理区域。第一前驱物以蒸汽或大体上蒸汽的形式被引入到处理腔室中。在一些实施方式中，第一前驱物是含硅前驱物。在一些实施方式中，含硅前驱物可以是包括硅-硅和硅-氢键或仅由硅-硅和硅-氢键组成的硅烷和聚硅烷。示例性前驱物可包括至少一种硅-硅键、至少两种硅-硅键、至少三种硅-硅键等。例如，含硅前驱物可选自以乙硅烷开始的聚硅烷同系物中的任何物质。含硅前驱物也可选自聚硅烷的多种异构体。例如，若含硅前驱物具有五个硅原子，则成分可包括正戊硅烷、异戊硅烷、新戊硅烷、2-甲硅烷基四硅烷(2-silyltetrasilane)、2,2-二甲硅烷基丙硅烷(2,2-disilyltrisilane)等中的任何成分。含硅前驱物可包括环形式或环硅烷(cyclosilane)，例如，比如环己硅烷。聚硅烷也可包括任何饱和或不饱和的化合物，比如硅烯(silene)和硅碳炔(silyne)。含硅前驱物也可具有通式，比如SixHy，其中X可以是2或大于2至无穷大中的任何数字，Y可以是2或大于2至无穷大中的任何数字。例如，此种最小化学式将表示二硅炔(Si2H2)。Y也可以是基于X的任何因数。例如，Y可以是2X、或2X+N，其中n＝2,0,-2,-4,-6等，或者N可以是小于或等于2的任何数字。示例性硅烷可包括二硅烷、四硅烷、环己硅烷或类似物质。
反应性物种与第一前驱物可在基板处理区域中反应以在基板上形成介电层，比如硅基介电层。所形成的材料层在形成时或最初沉积时可为初始可流动的，这可允许材料向下流至沟槽中以填充基板上限定的图案。介电材料可基于第一反应性物种与含硅前驱物之间的反应。反应性物种前驱物和第一前驱物可一旦彼此接触即开始直接反应，由此反应性物种前驱物和第一前驱物可被隔离直到进入基板处理区域。可通过以下进一步描述的诸如双通道喷淋头之类的部件执行此隔离。喷淋头可被配置为保持反应性物种前驱物与第一前驱物的隔离，从而避免反应性物种前驱物与第一前驱物彼此接触，直到它们进入或被输送到基板处理区域。
介电材料的流动性可基于工艺参数的结合，所述工艺参数包括工艺温度和压力，工艺参数与第一前驱物、所使用的等离子体功率、和输送反应性物种前驱物和第一前驱物的喷淋头或机构与基板之间的距离有关，其中膜将形成于基板上。在沉积期间，基板处理区域可相对地、大体地或完全地无等离子体。虽然反应性物种可被输送到基板处理区域中，但用于产生反应性物种的等离子体可被包含在基板处理区域外部。最大量的反应可发生在喷淋头正下方，或者在反应性物种前驱物与第一前驱物初始相互作用的地方。反应性物种可已具有最少量的时间进行再结合，因此反应性物种前驱物与第一前驱物之间可发生更多的反应。这些气相反应可进一步受所使用的材料影响。与硅-氢、硅-氧和其他硅基键相比，硅-硅键可为较弱的键。由此，在发生这些更多反应的情况中，或在使用较高等离子体功率的情况中，对于本技术的含硅前驱物而言，更多数量的键可断裂。作为可能的结果，当介电材料沉积在基板上时，所形成的介电材料可具有降低的或没有流动性。在沉积工艺期间，基板可被维持在约500℃或维持为低于约500℃，且可被维持在约400℃、300℃、200℃、100℃、80℃、75℃、50℃、25℃、10℃、0℃、-10℃、-20℃、-30℃，或维持为低于约400℃、300℃、200℃、100℃、80℃、75℃、50℃、25℃、10℃、0℃、-10℃、-20℃、-30℃，或被维持为更低、在约30℃与-30℃之间等。在一些实施方式中，基板或基板支撑台座被控制在从约-150℃至约500℃。在工艺期间处理腔室可被维持在约100Torr或维持为低于约100Torr，且可被维持在约50Torr、25Torr、15Torr、5Torr、1Torr、0.1Torr等，或维持为低于约50Torr、25Torr、15Torr、5Torr、1Torr、0.1Torr等，或被维持在约0.1mTorr与约10Torr之间、或在约0.05至约2Torr之间。也可至少部分根据被使用的前驱物的气相压力来设定温度和压力。作为一个非限制性实例，若四硅烷被用作第一前驱物，且腔室温度是约-10℃，则四硅烷的气相压力可低于约3Torr。由此，若腔室压力大于约3Torr，则可发生四硅烷的凝结。反应性物种与四硅烷的互相反应也可给予克服凝点的能量。所使用的等离子体源可包括在腔室中产生的等离子体，但该等离子体远离基板处理区域且与基板处理区域流体耦接，或者替代地，等离子体源可包括在一模块中产生的等离子体，所述模块与处理腔室分开但流体耦接。
在一些实施方式中，材料层416沉积达一厚度，所述厚度适合处理全部或大体上全部沉积材料层416，如下面在步骤104中描述的。例如，在一些实施方式中，材料层416每一沉积周期沉积达约
Figure BDA0001402617420000071
至约
Figure BDA0001402617420000072
的厚度。例如，在一些实施方式中，可在1至2秒时间段期间沉积
Figure BDA0001402617420000073
厚的材料层，且可在所述1至2秒时间段的约100毫秒中执行
Figure BDA0001402617420000074
厚的材料层的处理。
接着，在步骤104中，通过将基板400暴露于等离子体432而处理全部或大体上全部沉积材料层416，等离子体432在处理腔室内由第二等离子体源产生。如本案中所使用的，处理全部或大体上全部沉积材料层416是指处理沉积材料层416的全部或大体上全部暴露表面区域，及沉积材料层416的全部或大体上全部厚度。等离子体432中的高能离子通过断裂或削弱沉积材料层416内的键而处理沉积材料层416。
在一些实施方式中，使用工艺气体(即处理气体)形成等离子体432。在一些实施方式中，工艺气体被直接引入到基板处理区域中。在一些实施方式中，工艺气体经由远程等离子体区域而被引入到基板处理区域中。在一些实施方式中，工艺气体是惰性气体，比如氦(He)、氩(Ar)、氖(Ne)、氪(Kr)、氮(N2)、氨(NH3)、或这些气体的任何组合。在一些实施方式中，工艺气体可以是与上述反应性物种前驱物相同的气体。在一些实施方式中，工艺气体的选择依据沉积材料层416而定。例如，工艺气体的选择可依据提供具有预定膜特性的沉积材料层416而定。本发明人已注意到，通过改变等离子体中的处理物种能实现不同膜特性。
在方法100期间，远程等离子体源或第二等离子体源的至少之一被脉冲化以控制沉积材料层416的周期和处理材料层416的周期。发明人已注意到，脉冲化远程等离子体源帮助控制沉积厚度并有助于将沉积和处理工艺分开。发明人已注意到，脉冲化第二等离子体源帮助控制处理时间和处理剂量。发明人已注意到，脉冲化远程等离子体源或第二等离子体源的至少之一能断裂膜的弱键并将物种并入到膜中(例如，使用氮(N2)通过断裂硅-氢(Si-H)键来处理沉积的SiNH膜并将更多氮(N)物种并入到膜中)。发明人已注意到，脉冲化远程等离子体源或第二等离子体源的至少之一改进沉积材料层416的膜特性，比如多孔性、膜收缩、膜应力、和湿蚀刻速率比例(WERR)，而无需诸如固化或退火之类的额外处理步骤。例如，方法100将热预算改进为低于约450℃，将湿蚀刻速率比例(WERR)改进为小于约2，以及将膜收缩改进为小于约10％。脉冲化还增大电子密度和等离子体反应性，从而使具有强键的前驱物分子破裂。破裂的物种能用于处理沉积材料层416并改进以上列出的膜特性。此外，在脉冲化的关闭周期期间，破裂的分子能再结合以形成能在膜沉积期间使用的新的较大分子。
在一些实施方式中，将可在连续波(continuous wave；CW)或脉冲模式下操作的适合的等离子体电源耦接至远程等离子体源。在一些实施方式中，将可在连续波(CW)或脉冲模式下操作的适合的等离子体电源耦接至第二等离子体源。在一些实施方式中，等离子体电源可为射频电源、微波电源、脉冲化射频电源或脉冲化微波电源。
在一些实施方式中，耦接至远程等离子体源的等离子体电源可在范围从约50KHz至约13.56MHz的可调谐频率下能够产生高达3000W功率。在脉冲模式下，等离子体电源可以高达约100KHz的脉冲频率被脉冲化，或在一些实施方式中，以约1Hz至约100KHz之间的脉冲频率被脉冲化。等离子体电源可在约0.1％与约100％之间的占空比(duty cycle)(例如在给定周期内开启时间占开启时间和关闭时间的总和的百分比)下操作。
在一些实施方式中，耦接至第二等离子体源的等离子体电源可一般能够在大约13.56MHz的频率下产生高达1500W功率。在脉冲化模式下，等离子体电源可以高达约100KHz的脉冲频率被脉冲化，或在一些实施方式中，以在约1Hz至约100KHz之间的脉冲频率被脉冲化。等离子体电源可在约0.1％与约100％之间的占空比(例如在给定周期内开启时间占开启时间和关闭时间的总和的百分比)下操作。
在一些实施方式中，远程等离子体源和/或第二等离子体源的脉冲化可通过调整沉积的材料层416的处理时长而控制。在一些实施方式中，远程等离子体源和/或第二等离子体源的脉冲化可通过调整脉冲化等离子体的脉冲频率而控制。在一些实施方式中，远程等离子体源和/或第二等离子体源的脉冲化可通过调整等离子体脉冲化的占空比而控制。在一些实施方式中，远程等离子体源和/或第二等离子体源的脉冲化可通过调整被施加以用于脉冲化远程等离子体源和/或第二等离子体源的功率而控制。在一些实施方式中，远程等离子体源和/或第二等离子体源的脉冲化可通过调整处理气体流而控制。
图2A-2I绘示一图表，所述图表在水平轴上图示经过的时间，且在垂直轴上图示施加的功率。图2A-2I绘示本揭示案的实施方式，在这些实施方式中，远程等离子体源或第二等离子体源中的至少之一被脉冲化以控制沉积材料层416的周期及处理材料层416的周期。线202表示远程等离子体源(亦即材料层416在基板400上的沉积)且线204表示第二等离子体源(亦即对沉积在基板400上的材料层416的处理)。
在一些实施方式中，如图2A-2C中所绘示，远程等离子体源(线202)或第二等离子体源(线204)中的一个在连续波(CW)模式下操作，而另一个被脉冲化。在一些实施方式中，如图2A中绘示，远程等离子体源(线202)在连续波(CW)模式下操作达第一时间段206以沉积材料层416，且第二等离子体源(线204)在第一时间段206期间被脉冲化以在沉积额外材料层416的同时处理沉积的材料层416。第一时间段206是适合于沉积预定量的材料层416并处理全部或大体上全部材料层416的时间量。
在一些实施方式中，如图2B中绘示，远程等离子体源(线202)在连续波(CW)模式下操作达第一时间段206以沉积材料层416，且在第一时间段206之后关闭达第二时间段208。第二等离子体源(线204)在第二时间段208期间被脉冲化以在沉积额外材料层416的同时处理沉积的材料层416。第一时间段206是适合于沉积预定量的材料层416的时间量。第二时间段208是适合于沉积额外预定量的材料层416并处理全部或大体上全部材料层416的时间量。
在一些实施方式中，如图2C中绘示，远程等离子体源(线202)被脉冲化达第一时间段206以沉积材料层416。在第一时间段206期间，第二等离子体源(线204)在连续波(CW)模式下操作以连续地处理沉积的材料层416。第一时间段206是适合于沉积预定量的材料层416并处理全部或大体上全部材料层416的时间量。
在一些实施方式中，如图2D-2I中绘示，远程等离子体源(线202)和第二等离子体源(线204)皆被脉冲化。在一些实施方式中，如图2D中绘示，远程等离子体源(线202)和第二等离子体源(线204)被同相脉冲化，以使得远程等离子体源和第二等离子体源在第一时间段206期间同时开启且在第二时间段208期间同时关闭，以同时沉积并处理材料层416。第一时间段206是适合于沉积预定量的材料层416并处理全部或大体上全部材料层416的时间量。
在一些实施方式中，如图2E中绘示，远程等离子体源(线202)和第二等离子体源(线204)被异相脉冲化，以使得在远程等离子体源开启时第二等离子体源关闭，且在远程等离子体源关闭时第二等离子体源开启。图2E中绘示的实施方式允许材料层416的沉积，然后进行沉积的材料层416的随后处理，而不沉积额外材料层416。
在一些实施方式中，如图2F中绘示，远程等离子体源(线202)和第二等离子体源(线204)被异相脉冲化达第一时间段206，以使得在远程等离子体源开启时第二等离子体源关闭，且在远程等离子体源关闭时第二等离子体源开启。图2F中绘示的实施方式允许交替进行材料层416的沉积与材料层416的处理，而不沉积额外材料层416。然后，远程等离子体源(线202)和第二等离子体源(线204)被同相脉冲化达第二时间段，以使得在远程等离子体源开启时第二等离子体源开启，且在远程等离子体源关闭时第二等离子体源关闭。图2F中绘示的实施方式允许同时沉积材料层416和处理沉积的材料层416。第一时间段206是适合于沉积预定量的材料层416及随后处理全部或大体上全部材料层416的时间量。第二时间段208是适合于沉积预定量的材料层416及同时处理全部或大体上全部材料层416的时间量。
在一些实施方式中，如图2G中绘示，远程等离子体源(线202)和第二等离子体源(线204)被同相脉冲化达第一时间段206，以使得在远程等离子体源开启时第二等离子体源开启，且在远程等离子体源关闭时第二等离子体源关闭。图2G中绘示的实施方式允许同时沉积材料层416及处理沉积的材料层416。然后，远程等离子体源(线202)和第二等离子体源(线204)被异相地脉冲化达第二时间段，以使得在远程等离子体源开启时第二等离子体源关闭，且在远程等离子体源关闭时第二等离子体源开启，以沉积及处理材料层416。第一时间段206是适合于沉积预定量的材料层416并同时处理全部或大体上全部材料层416的时间量。第二时间段208是适合于沉积预定量的材料层416并随后处理全部或大体上全部材料层416的时间量。
在一些实施方式中，如图2H中绘示，远程等离子体源(线202)脉冲式开启达第一时间段206，且脉冲式关闭达第二时间段208。第二等离子体源(线204)在第一时间段206期间脉冲式开启和关闭多次，且在第二时间段208期间关闭。图2H中绘示的实施方式允许在第一时间段206的部分中在处理沉积的材料层416的同时沉积材料层416。第一时间段206是适合于沉积预定量的材料层416并处理全部或大体上全部材料层416的时间量。第二时间段208是适合于允许处理腔室中的反应性物种逸散的时间量。
在一些实施方式中，如图2I中绘示，远程等离子体源(线202)脉冲式开启达第一时间段206，且脉冲式关闭达第二时间段208，并且第二等离子体源(线204)在第一时间段206之后预定时间210且在第二时间段208期间脉冲式开启。图2I中绘示的实施方式允许沉积材料层416，然后允许反应性前驱物430在处理沉积的材料层416之前逸散。第一时间段206是适合于沉积预定量的材料层416的时间量。在第一时间段206之后的预定时间210是适合允许反应性前驱物430逸散的时间量。
在一些实施方式中，重复步骤102-104中每一步骤直至在基板400上沉积并处理预定厚度的材料层416。在沉积及处理预定厚度的材料层416后，方法100大体结束。在一些实施方式中，重复方法100以由材料层416填充特征402。在一些实施方式中，填充材料424(例如导电材料)可沉积在特征402内，例如经由化学气相沉积来沉积。特征402可填充至基板400的上表面的水平面之上，且沉积的材料层416和填充材料424可保留在基板400的上表面上。因此，诸如酸溶液中的湿式清洁、化学或电化学机械抛光或类似物的技术可用以从上表面移除过量的沉积材料，以使得特征402被填充至与基板上表面大约同等的水平面，如图4C中绘示。
可实施本揭示案实施方式的沉积腔室可包括高密度等离子体化学气相沉积(HDP-CVD)腔室、等离子体增强化学气相沉积(PECVD)腔室、亚大气化学气相沉积(SACVD)腔室、及热化学气相沉积腔室，及其他类型的腔室。可实施本揭示案实施方式的CVD系统的特定实例包括CENTURA
Figure BDA0001402617420000121
HDP-CVD腔室/系统，及
Figure BDA0001402617420000122
PECVD腔室/系统，上述各者可购自加利福尼亚州圣克拉拉市的应用材料公司。
图3是适合于执行依据本揭示案的一些实施方式的在基板上沉积材料的方法的处理腔室301的实例的示意性截面视图。
远程等离子体系统(RPS)310可处理一气体，所述气体随后穿过进气口组件311。两个相异的供气通道可存在于进气口组件311内。第一通道312可运载穿过远程等离子体系统(RPS)310的气体，而第二通道313可绕过远程等离子体系统(RPS)310。第一通道312和第二通道313可用于所揭示的实施方式中的处理气体或反应性物种前驱物。盖(或导电顶部部分)321与诸如喷淋头353之类的穿孔隔板被图示为在彼此之间设置有绝缘环324，所述绝缘环可允许相对于喷淋头353而施加AC电位至盖321。反应性物种前驱物可穿过第一通道312进入腔室等离子体区域320，且可单独通过腔室等离子体区域320中的等离子体或结合远程等离子体系统(RPS)310而被激励。腔室等离子体区域320和/或远程等离子体系统(RPS)310的组合在本案中可被称作远程等离子体系统。穿孔隔板或喷淋头353可分隔腔室等离子体区域320与喷淋头353下方的基板处理区域370。喷淋头353可允许等离子体存在于腔室等离子体区域320中以避免直接激励基板处理区域370中的气体，同时仍允许被激励物种从腔室等离子体区域320行进进入基板处理区域370。
喷淋头353可定位于腔室等离子体区域320与基板处理区域370之间，且允许第一反应性物种或前驱物的激励衍生物、或腔室等离子体区域320内产生的其他气体穿过多个通孔356，多个通孔356横贯包括在喷淋头中的一或更多个板的厚度。喷淋头353亦可具有一或更多个中空体积351，所述一或更多个中空体积可填充蒸汽或气体形式的前驱物，比如第一前驱物，且穿过小孔355进入基板处理区域370内，而不直接进入腔室等离子体区域320。在所揭示的实施方式中，喷淋头353可比通孔356的最小直径350的长度厚。为维持从腔室等离子体区域320渗透至基板处理区域370的被激励物种的显著浓度，可通过形成部分穿过喷淋头353的通孔356的较大直径部分来限制通孔的最小直径350的长度326。在所揭示的实施方式中，通孔356的最小直径350的长度可与通孔356的最小直径具有相同数量级或更小。
在图示的实施方式中，喷淋头353也可经由通孔356分配例如包含等离子体蒸汽/气体(比如氩)的工艺气体。此外，喷淋头353可经由较小孔355分配与腔室等离子体区域320维持分隔的前驱物。工艺气体和前驱物可经由喷淋头353而维持流体分隔，直至前驱物分别进入基板处理区域370。一旦前驱物进入处理区域，则前驱物可彼此接触并反应以在基板380上形成可流动介电材料。
在实施方式中，通孔356的数目可在约60与约2000之间。通孔356可具有多种形状但可将通孔356制造为圆形。在所揭示的实施方式中，通孔356的最小直径350可在约0.5mm与约20mm之间，或在约1mm与约6mm之间。在选择通孔的截面形状时亦有范围(latitude)，通孔可制造为圆锥形、圆柱形或这两个形状的组合。在不同的实施方式中，用以将气体引入基板处理区域370内的小孔355的数目可在约100与约5000之间，或在约500与约2000之间。小孔355的直径可为约0.1mm与约2mm之间。
当通过喷淋头353中的通孔356到达的反应性物种与通过源自中空体积351的小孔355到达的例如含硅前驱物结合时，示例性膜可在由基板处理区域370内的台座支撑的基板上产生，所述台座比如是在其上设置有基板380的台座375。虽然基板处理区域370可被配备以支持用于诸如固化之类的其他工艺的等离子体，但在示例性膜生长或沉积期间不可存在等离子体。
等离子体可在喷淋头353上方的腔室等离子体区域320中或在喷淋头353下方的基板处理区域370中被点燃。或者，腔室的任何部分中都不可形成等离子体，且可仅在远程等离子体系统(RPS)310中形成等离子体。等离子体可存在于腔室等离子体区域320中以产生自由基反应性物种，比如由氩、氦、氢或氨中之一或更多的流入物而产生。通常在射频(RF)范围内的AC电压被施加于处理腔室的诸如盖321的导电顶部部分与喷淋头353之间，以在沉积期间点燃腔室等离子体区域320中的等离子体。RF电源产生13.56MHz的高RF频率，但亦可单独或结合13.56MHz频率而产生其他频率。可如上所述脉冲化腔室等离子体区域320中的等离子体。例如，在一些实施方式中，将可在连续波(CW)模式或脉冲模式下操作的电源(比如微波电源、RF电源、或DC电源)耦接至远程等离子体系统(RPS)310。
当基板处理区域370中的底部等离子体在介电层的形成期间可开启时，顶部等离子体可保持在较低或无功率状态。基板处理区域370中的等离子体可通过在喷淋头353与腔室台座375或腔室底部之间施加AC电压而点燃。可如上所述脉冲化基板处理区域370中的等离子体。例如，在一些实施方式中，将可在连续波(CW)模式或脉冲模式下操作的电源(比如微波电源、RF电源、或DC电源)耦接至台座375。
台座375可为可移动的，且在所揭示的实施方式中可被配置以升高或降低，并可同样被配置以旋转。台座375可具有热交换通道，热交换流体流动穿过所述通道以控制基板温度。热交换通道允许基板温度被冷却或加热以维持相对低温，比如从约0℃或更低温度到约200℃或更高温度。热交换流体可包括乙二醇、水或能够将热引入系统或从系统移除热的一些其他流体。台座的晶片支撑盘亦可使用嵌入式电阻加热元件而电阻地加热，以便达到从约200℃或更低温度至约1100℃或更高温度的较高温度。加热器元件的外部部分可在支撑盘周缘邻近处延伸，而内侧部分则在具有较小半径的同心圆路径上延伸。电阻加热元件可额外地通过盘进行卷绕，以提供更均匀的温度。到加热器元件的接线可穿过台座的杆(stem)。
腔室等离子体区域或远程等离子体系统(RPS)中的区域可被称作远程等离子体区域。在实施方式中，例如氩前驱物的自由基前驱物可在远程等离子体区域中产生并行进至基板处理区域中以与含硅前驱物结合。在实施方式中，含硅前驱物仅由自由基-氩前驱物激励。在实施方式中，等离子体功率可主要仅施加于远程等离子体区域，以保证自由基-氩前驱物向含硅前驱物提供主要激励。
在使用腔室等离子体区域的实施方式中，激励的反应性物种可在基板处理区域的与沉积区域隔开的一区段中产生。沉积区域，在本案中亦称作基板处理区域，可为反应性物种与第一前驱物混合并反应以在基板上沉积介电材料之处，所述基板例如半导体晶片。激励的反应性物种亦可伴随有额外气体，所述额外气体例如包括其他惰性气体或氨。在实施方式中，第一前驱物在进入基板等离子体区域之前可不穿过等离子体。在本案中，基板处理区域可描述为在介电材料沉积期间“无等离子体”。“无等离子体”并非一定意谓着该区域不含等离子体。等离子体区域内产生的离子化物种及自由电子可穿过隔板或喷淋头中的小孔或孔径，但第一前驱物可基本上不被施加于等离子体区域的等离子体功率激励。腔室等离子体区域中的等离子体边界难以界定，且可经由喷淋头中的孔径侵入基板处理区域。在电感耦合等离子体的情况下，可在基板处理区域内直接实现少量离子化。此外，低强度等离子体可在基板处理区域中产生，而不消除形成膜的特定特征。在被激励的第一反应性物种产生期间，导致等离子体具有远低于腔室等离子体区域或远程等离子体区域的强度离子密度的全部原因不脱离如本案中所使用的“无等离子体”的范围。
等离子体功率可为多种频率或多个频率的组合。在示例性处理系统中，等离子体可由相对于喷淋头353而输送至盖321的RF功率提供。等离子体功率可被电容耦合(CCP)或电感耦合(ICP)至远程等离子体区域。
虽然前述内容针对本揭示案的实施方式，但亦可在不脱离本揭示案基本范围的前提下设计本揭示案的其他及更多实施方式。

Claims (13)

1.一种处理设置在处理腔室中的基板的方法，所述方法包括以下步骤：
(a)通过将基板暴露于第一反应性物种和第一前驱物而在所述基板上沉积材料层，所述第一反应性物种由远程等离子体源产生，其中所述第一反应性物种与所述第一前驱物反应；及
(b)通过将所述基板暴露于等离子体而通过断裂所沉积的材料层内的至少一种化学键来处理全部所沉积的材料层，所述等离子体在所述处理腔室内由第二等离子体源产生，其中所述远程等离子体源或所述第二等离子体源中的至少之一被脉冲化以控制沉积周期和处理周期，并且所述远程等离子体源和所述第二等离子体源在至少一个时间段期间同时开启。
2.如权利要求1所述的方法，进一步包括以下步骤：
(c)重复(a)及(b)的步骤，直至在所述基板上沉积及处理预定厚度的所述材料层。
3.如权利要求1所述的方法，其中所述第二等离子体源耦接至所述处理腔室内的基板支撑台座。
4.如权利要求1所述的方法，其中所述远程等离子体源及所述第二等离子体源耦接至RF电源、DC电源、或微波电源。
5.如权利要求1所述的方法，其中所沉积的材料层是碳化硅(SiC)、氮化硅(SiN)、氧化硅(SiO)、氮氧化硅(SiON)、碳氧化硅(SiOC)、或金属氧化物中的一种。
6.如权利要求1所述的方法，其中在所述处理腔室内产生的所述等离子体由第二工艺气体形成，所述第二工艺气体包括氦(He)、氩(Ar)、氖(Ne)、氪(Kr)、氮(N2)、氨(NH3)、或这些气体的任何组合。
7.如权利要求1所述的方法，其中通过调整施加至所述远程等离子体源或所述第二等离子体源的功率、或脉冲频率、或占空比而控制对所述远程等离子体源和所述第二等离子体源的脉冲化。
8.如权利要求1至7的任一项所述的方法，其中：
所述远程等离子体源在连续波(CW)模式下操作达第一时间段以沉积所述材料层，且其中所述第二等离子体源在所述第一时间段期间被脉冲化以处理所沉积的材料层，同时沉积额外材料层。
9.如权利要求1至7的任一项所述的方法，其中所述远程等离子体源被脉冲化达第一时间段以沉积所述材料层，且所述第二等离子体源在所述第一时间段期间在连续波(CW)模式下操作以连续地处理所沉积的材料层。
10.如权利要求1至7的任一项所述的方法，其中所述远程等离子体源和所述第二等离子体源皆被脉冲化，并且其中所述远程等离子体源和所述第二等离子体源被同相脉冲化以使得所述远程等离子体源和所述第二等离子体源在第一时间段期间同时开启且在第二时间段期间同时关闭以同时沉积所述材料层并处理所沉积的材料层。
11.如权利要求1至7的任一项所述的方法，其中所述远程等离子体源和所述第二等离子体源皆被脉冲化，并且其中所述远程等离子体源和所述第二等离子体源被异相脉冲化达第一时间段，以使得在所述远程等离子体源开启时所述第二等离子体源关闭，并在所述远程等离子体源关闭时所述第二等离子体源开启，且所述远程等离子体源和所述第二等离子体源被同相脉冲化达第二时间段，以使得在所述远程等离子体源开启时所述第二等离子体源开启，且当所述远程等离子体源关闭时所述第二等离子体源关闭。
12.如权利要求1至7的任一项所述的方法，其中所述远程等离子体源和所述第二等离子体源皆被脉冲化，并且其中所述远程等离子体源和所述第二等离子体源被同相脉冲化达第一时间段，以使得在所述远程等离子体源开启时所述第二等离子体源开启，并在所述远程等离子体源关闭时所述第二等离子体源关闭，且所述远程等离子体源和所述第二等离子体源被异相地脉冲化达第二时间段，以使得当所述远程等离子体源开启时所述第二等离子体源关闭，且当所述远程等离子体源关闭时所述第二等离子体源开启以沉积并处理所述材料层。
13.如权利要求1至7的任一项所述的方法，其中所述远程等离子体源和所述第二等离子体源皆被脉冲化，并且其中所述远程等离子体源被脉冲式开启达第一时间段，并被脉冲式关闭达第二时间段，且所述第二等离子体源在所述第一时间段期间被脉冲式开启及关闭多次，并在所述第二时间段期间关闭。
CN201680014686.7A 2015-03-17 2016-03-17 用于膜沉积的脉冲化等离子体 Active CN107430992B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562134381P 2015-03-17 2015-03-17
US62/134,381 2015-03-17
PCT/US2016/022952 WO2016149541A1 (en) 2015-03-17 2016-03-17 Pulsed plasma for film deposition

Publications (2)

Publication Number Publication Date
CN107430992A CN107430992A (zh) 2017-12-01
CN107430992B true CN107430992B (zh) 2022-07-01

Family

ID=56919499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680014686.7A Active CN107430992B (zh) 2015-03-17 2016-03-17 用于膜沉积的脉冲化等离子体

Country Status (6)

Country Link
US (1) US10096466B2 (zh)
JP (1) JP6789966B2 (zh)
KR (1) KR102521812B1 (zh)
CN (1) CN107430992B (zh)
TW (1) TWI701357B (zh)
WO (1) WO2016149541A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9646931B1 (en) 2016-07-22 2017-05-09 International Business Machines Corporation Formation of liner and metal conductor
US9721788B1 (en) * 2016-07-22 2017-08-01 International Business Machines Corporation Simultaneous formation of liner and metal conductor
US9728399B1 (en) * 2016-07-22 2017-08-08 International Business Machines Corporation Simultaneous formation of liner and metal conductor
US9870993B1 (en) 2016-07-22 2018-01-16 International Business Machines Corporation Simultaneous formation of liner and metal conductor
TWI700750B (zh) * 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備
US10319582B2 (en) * 2017-04-27 2019-06-11 Lam Research Corporation Methods and apparatus for depositing silicon oxide on metal layers
US11117807B2 (en) * 2017-06-23 2021-09-14 Jiangsu Nata Opto-Electronic Materials Co. Ltd. Method of making aluminum-free neopentasilane
CN110998790B (zh) * 2017-08-04 2024-07-09 朗姆研究公司 在水平表面上的选择性沉积SiN
CN109585264B (zh) * 2018-08-26 2020-12-22 合肥安德科铭半导体科技有限公司 一种氮化硅薄膜的可流动化学气相沉积方法
US11114306B2 (en) 2018-09-17 2021-09-07 Applied Materials, Inc. Methods for depositing dielectric material
CN112805405B (zh) * 2018-09-24 2024-04-23 弗萨姆材料美国有限责任公司 用于制备含硅和氮的膜的方法
KR20240134048A (ko) * 2018-10-03 2024-09-05 버슘머트리얼즈 유에스, 엘엘씨 실리콘 및 질소 함유 필름을 제조하는 방법
WO2020251882A1 (en) * 2019-06-08 2020-12-17 Applied Materials, Inc. Low deposition rates for flowable pecvd
KR102694258B1 (ko) * 2019-07-30 2024-08-13 주식회사 원익아이피에스 비정질 실리콘막의 형성 방법
US11972943B2 (en) * 2019-09-20 2024-04-30 Applied Materials, Inc. Methods and apparatus for depositing dielectric material
JP7292173B2 (ja) * 2019-10-11 2023-06-16 東京エレクトロン株式会社 処理方法及びプラズマ処理装置
TWI819257B (zh) 2019-12-20 2023-10-21 美商應用材料股份有限公司 具有可調整碳含量之碳氮化矽間隙填充
US11721545B2 (en) * 2020-09-28 2023-08-08 Applied Materials, Inc. Method of using dual frequency RF power in a process chamber
KR20220102569A (ko) * 2021-01-13 2022-07-20 에이에스엠 아이피 홀딩 비.브이. 갭 충진 유체를 증착하기 위한 방법 그리고 이와 관련된 시스템 및 장치
US12094709B2 (en) * 2021-07-30 2024-09-17 Applied Materials, Inc. Plasma treatment process to densify oxide layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010530127A (ja) * 2007-03-30 2010-09-02 東京エレクトロン株式会社 歪みシリコン窒化物膜及び該膜を含むデバイスの作製方法
US8465811B2 (en) * 2011-01-28 2013-06-18 Asm Japan K.K. Method of depositing film by atomic layer deposition with pulse-time-modulated plasma
TW201437416A (zh) * 2013-01-25 2014-10-01 Applied Materials Inc 低收縮介電薄膜
TW201442077A (zh) * 2013-02-20 2014-11-01 Varian Semiconductor Equipment 用於處理基底的系統與方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014217A (en) * 1989-02-09 1991-05-07 S C Technology, Inc. Apparatus and method for automatically identifying chemical species within a plasma reactor environment
JP3951003B2 (ja) * 1995-11-17 2007-08-01 俊夫 後藤 プラズマ処理装置および方法
JP4296371B2 (ja) * 2000-07-24 2009-07-15 日本電気株式会社 多結晶シリコン膜の成膜方法とその成膜装置
US6689220B1 (en) * 2000-11-22 2004-02-10 Simplus Systems Corporation Plasma enhanced pulsed layer deposition
US6818570B2 (en) * 2002-03-04 2004-11-16 Asm Japan K.K. Method of forming silicon-containing insulation film having low dielectric constant and high mechanical strength
US6825134B2 (en) 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
US7803722B2 (en) * 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
JP5608157B2 (ja) * 2008-03-21 2014-10-15 アプライド マテリアルズ インコーポレイテッド 基板エッチングシステム及びプロセスの方法及び装置
US7666474B2 (en) * 2008-05-07 2010-02-23 Asm America, Inc. Plasma-enhanced pulsed deposition of metal carbide films
US8557712B1 (en) * 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8883270B2 (en) 2009-08-14 2014-11-11 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen—oxygen species
US8101531B1 (en) * 2010-09-23 2012-01-24 Novellus Systems, Inc. Plasma-activated deposition of conformal films
US20130217239A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Flowable silicon-and-carbon-containing layers for semiconductor processing
US8575033B2 (en) * 2011-09-13 2013-11-05 Applied Materials, Inc. Carbosilane precursors for low temperature film deposition
US8889566B2 (en) * 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US20150371851A1 (en) * 2013-03-15 2015-12-24 Applied Materials, Inc. Amorphous carbon deposition process using dual rf bias frequency applications
US20150140836A1 (en) * 2013-11-18 2015-05-21 Intermolecular, Inc. Methods to Control SiO2 Etching During Fluorine Doping of Si/SiO2 Interface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010530127A (ja) * 2007-03-30 2010-09-02 東京エレクトロン株式会社 歪みシリコン窒化物膜及び該膜を含むデバイスの作製方法
US8465811B2 (en) * 2011-01-28 2013-06-18 Asm Japan K.K. Method of depositing film by atomic layer deposition with pulse-time-modulated plasma
TW201437416A (zh) * 2013-01-25 2014-10-01 Applied Materials Inc 低收縮介電薄膜
TW201442077A (zh) * 2013-02-20 2014-11-01 Varian Semiconductor Equipment 用於處理基底的系統與方法

Also Published As

Publication number Publication date
KR102521812B1 (ko) 2023-04-14
CN107430992A (zh) 2017-12-01
US10096466B2 (en) 2018-10-09
US20160276150A1 (en) 2016-09-22
JP2018511700A (ja) 2018-04-26
KR20170126494A (ko) 2017-11-17
WO2016149541A1 (en) 2016-09-22
JP6789966B2 (ja) 2020-12-02
TW201636453A (zh) 2016-10-16
TWI701357B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
CN107430992B (zh) 用于膜沉积的脉冲化等离子体
US9378969B2 (en) Low temperature gas-phase carbon removal
US9406523B2 (en) Highly selective doped oxide removal method
US9190290B2 (en) Halogen-free gas-phase silicon etch
US9018108B2 (en) Low shrinkage dielectric films
US9412608B2 (en) Dry-etch for selective tungsten removal
US7989365B2 (en) Remote plasma source seasoning
US8466067B2 (en) Post-planarization densification
US20150371865A1 (en) High selectivity gas phase silicon nitride removal
US20130217239A1 (en) Flowable silicon-and-carbon-containing layers for semiconductor processing
US20240063015A1 (en) Doped or undoped silicon carbide deposition and remote hydrogen plasma exposure for gapfill
KR20170063911A (ko) 유동성 저-k 유전체 갭필 처리
WO2014113177A1 (en) Dry-etch for selective tungsten removal
WO2013165658A1 (en) Improved densification for flowable films
KR20140037202A (ko) 산화물 표면 대신 베어 실리콘 상의 폴리머 막들의 선택적 증착
CN112385013A (zh) 碳间隙填充膜
US20150140833A1 (en) Method of depositing a low-temperature, no-damage hdp sic-like film with high wet etch resistance
TW201829821A (zh) 高壓退火及降低濕蝕刻速率

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant