JP2018198423A - 自己バイアスクォーツ発振器回路 - Google Patents

Abstract

【課題】 自己バイアスクォーツ発振器回路を提供する。【解決手段】 自己バイアスクォーツ発振器回路（１）は、クォーツ（Ｘｔａｌ）の第１の電極に接続された出力及びクォーツの第２の電極に接続された入力を有する増幅器（Ｍｇｍｎ、Ｍｇｍｐ）と、クォーツの第１の電極に接続された出力コンデンサ（Ｃｏｕｔ）と、クォーツの第２の電極に接続された入力コンデンサ（Ｃｉｎ）とを備える。増幅器は、振幅調整ステージも備える振幅調整組立体で生成される、ＭＯＳバイアストランジスタ（ＭＢ１）を通る電流によってバイアスされる。クォーツの第２の電極は、バイアス電流を変調させて、クォーツの振動振幅を調整するために、バイアストランジスタのゲートに、及び、振幅調整ステージに接続される。【選択図】 図３

Description

本発明は、特に時計の製造で使用するための、自己バイアス型のクォーツ発振器回路に関する。

一般に、クォーツ発振器回路は、能動的分岐を定めるために、供給電圧源の２つの端子間にある電流源と直列に装着される２つの相補ＭＯＳトランジスタで構成されたインバータを備える。ＭＯＳトランジスタのうちの一方のソースは電流源に接続され、もう一方のトランジスタのソースは供給電圧源の端子のうちの１つに接続される。ＮＭＯＳ及びＰＭＯＳトランジスタのドレインは出力においてクォーツの第１の電極に接続され、前記トランジスタのゲートは入力においてクォーツの第２の電極に接続される。伝統的に、クォーツの第１の電極には第１の位相シフトコンデンサが接続され、クォーツの第２の電極には第２の加減コンデンサが接続される。

このような発振器回路は、特許文献１による最新技術において特に説明されており、そこには、インバータのトランジスタのゲートとドレインとの間に配設されたバイアス抵抗器が同様に提示されている。この組立体のため、クォーツの第１の出力電極によって決定される周波数の振動信号を発生させるために、クォーツのレベルにおいて電圧振動が作られる。

発振器の能動的分岐の電流を低減するために、バイアス抵抗器は高い値でなければならない。クォーツのレベルにおいて振動を維持するために、インバータによって発生する必要な負の抵抗、及びインバータを通過する電流を破壊しないように、この高い値のバイアス抵抗器を特に選ばなければならない。集積回路内のこのような高い値の抵抗器の製造は、集積回路内で大きな空間を占有するので問題であり、このことは、このような発振器回路の欠点である。

クォーツのレベルにおける振動の振幅は同様に、調整ユニットによって制御される適応性電流源によって維持することができる。このような調整ユニットの１つの実施形態は、たとえば、非特許文献１で説明されている。

非特許文献２では、発振器回路の能動的分岐のＭＯＳトランジスタＭ１のドレインとゲートとの間に、能動的バイアスの手段として擬似抵抗器を配置することが提示されている。この論文の図１１に示しているように、この擬似抵抗器は、ドレイン及びソースがＭＯＳトランジスタＭ１のドレイン及びゲートにそれぞれ接続されたＭＯＳトランジスタＭ１７によって生成される。この擬似抵抗器トランジスタのゲートは、供給電圧源の２つの供給端子の間の電流源Ｍ１０と直列にダイオード接続された２つのＭＯＳトランジスタＭ１９及びＭ１５によってバイアスされる。

この論文の図１１に示されているこの組立体の１つの欠点は、電流源Ｍ１０によって提供されるバイアス電流が、２つのダイオード接続トランジスタを通じて失われる点である。このバイアス電流は、ダイオード接続トランジスタの所定の電位を定義するためにのみ用いられ、発振器の能動的分岐の動作にはまったく寄与しない。

特許文献２では、能動的バイアス手段が、発振器回路の能動的分岐のＭＯＳトランジスタのドレイン端子とゲート端子との間の電圧フォロアとして実装された演算相互コンダクタンス増幅器である、という発振器回路が説明されている。２つのコンデンサＣ１、Ｃ２は各々、クォーツＫの１つの端子と接地とにそれぞれ接続され、補償コンデンサＣ_Kは、増幅器の出力とクォーツの端子の１つに接続する。コンデンサＣ１、Ｃ２は、増幅器を安定化するために大きい容量値を有し、これは、このことによって小さいサイズ発振器回路が生成不能になるので欠点となる。さらにまた、トランジスタのバイアスのための構成要素の削減、及び発生した振動の調整は、行われない。

特許文献３では、能動的バイアスを有するクォーツ発振器回路が説明されている。発振器回路は、能動的分岐を定めるために、供給電圧源の２つの端子間にある第１の電流源と直列に装着される２つの相補ＰＭＯＳ及びＮＭＯＳトランジスタで形成されたインバータを備える。ＰＭＯＳトランジスタのソースは第１の電流源に接続され、ＮＭＯＳトランジスタのソースは供給電圧源の端子のうちの１つに接続される。トランジスタのドレインは、たとえば出力信号を提供するために、クォーツの第１の電極に接続される。トランジスタのゲートはクォーツの第２の電極に接続される。クォーツの第１の電極には第１の位相シフトコンデンサが接続され、クォーツの第２の電極には第２のコンデンサが接続される。

回路はまた、能動的バイアスの役割を果たすために、トランジスタのドレインとゲートとの間に、ＮＭＯＳトランジスタによって生成された擬似抵抗器を備える。この擬似抵抗器トランジスタのソースは相補トランジスタのゲートに接続され、この擬似抵抗器トランジスタのドレインは相補トランジスタのドレインに接続される。擬似抵抗器トランジスタのゲートは、第２のバイアス電流源によってバイアスされる。したがって、この発振器回路は外部バイアスを必要とし、これは、この発振器回路の動作のために外部電流源がなければならないことを意味し、欠点となる。

特許文献４が同様に引用されてもよく、それは、大きい電圧範囲及び温度範囲で振幅が制御される、クォーツ発振器回路を説明している。発振器回路は、クォーツの各端子に接続される２つのコンデンサと、インバータ増幅器を形成する第１及び第２の相補能動的トランジスタと、能動的トランジスタの第１及び第２のバイアス手段と、第２の能動的トランジスタと同型のトランジスタによって形成される第１の電流源と、第２のバイアス手段用の電流の制御手段とを備える。安定動作状態において、第２のバイアス手段は、電圧偏差内で、第１の電流源のトランジスタゲート電圧に対応する第２の能動的トランジスタのゲートを介して、バイアス電圧を提供する。この発振器回路の１つの欠点は、振動振幅調整に容易に変調を導入し、電力消費量を削減するために、振幅調整及びインバータ増幅器のバイアスが組み合わされないということである。

スイス特許第６２３４５０号 スイス特許第６８９０８８号 欧州特許出願公開第２０７３３７７Ａ１号 米国特許第７，５９８，８２１Ｂ２号

第十回Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｈｒｏｎｏｍｅｔｒｙ Ｃｏｎｇｒｅｓｓ会報、ジュネーブ、１９７９年９月、第３巻、１３１ページから１４０ページで公開された、Ｅｒｉｃ Ａ． Ｖｉｔｔｏｚによる「Ｑｕａｒｔｚ ｏｓｃｉｌｌａｔｏｒｓ ｆｏｒ ｗａｔｃｈｅｓ」 ＩＥＥＥ半導体回路ジャーナル、ＩＥＥＥサービスセンター、米国ニュージャージー州ピスカタウェイ、１９８８年６月１日、第２３巻第３号において公開されたＥｒｉｃ Ａ． Ｖｉｔｔｏｚによる「Ｈｉｇｈ−ｐｅｒｆｏｒｍａｎｃｅ ｃｒｙｓｔａｌ ｏｓｃｉｌｌａｔｏｒ ｃｉｒｃｕｉｔｓ： Ｔｈｅｏｒｙ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ」

したがって、本発明の目的は、集積化が容易であり、クォーツに接続されるインバータステージの振幅調整とバイアスとを組み合わせる、自己バイアス型のクォーツ発振器回路を実現することによって、現行技術の欠点を改善することである。

このため、本発明は、独立請求項１に定義する特徴を備える、自己バイアス型のクォーツ発振器回路に関する。

クォーツ発振器回路の特定の実施形態を従属請求項２から従属請求項１２に定義する。

本発明による発振器回路の１つの利点は、電流源、整流器またはピーク検出器、及び、発振器回路の能動的分岐の増幅器のバイアスの機能を再配列する、振幅調整のための単一の電子ユニットまたは組立体を備えることである。これは、この発振器回路を超低電力に設計するために、発振器回路の動作のための構成要素の数を削減し、同様に、電力消費量を削減することを可能にする。したがって、このクォーツ発振器回路は、時計製造の分野においてタイムベースのクロック信号を提供するために使用することができる。

発振器回路の１つの利点は、バイアス電流の変調を備える、発振器回路の能動的分岐のバイアスによる振幅調整を有することである。変動及び振幅調整の制御は、クォーツの入力電極及び能動的分岐の増幅器の入力に接続されることによってそのベースまたはそのゲートを介してバイアストランジスタを制御する振幅調整ステージによって得られる。

発振器回路の１つの利点は、発振器の能動的分岐の増幅器が、バイアストランジスタによってバイアスされることによって、少なくとも１つのＭＯＳトランジスタ、または２つの供給電圧端子間のＮＭＯＳトランジスタと直列に装着されるＰＭＯＳトランジスタで構成されるインバータの配列を備えることができるという事実である。クォーツは、一方では、ＮＭＯＳ及び／またはＰＭＯＳトランジスタのドレインへの出力において、他方では、ＮＭＯＳ及び／またはＰＭＯＳのゲートへの入力において、直接、または、フィルタコンデンサによって、接続される。クォーツの入力端子は、バイアストランジスタのゲートに、かつ、振幅調整のステージの第１の電流ミラーのＭＯＳトランジスタのゲートに、同様に接続される。

自己バイアス型のクォーツ発振器回路の目的、利点、及び特徴は、非限定的で、図面によって例示される実施形態に基づく以下の説明においてより明らかになるであろう。

本発明による自己バイアス型のクォーツ発振器回路の簡略化されたブロック図を示す。 本発明による自己バイアス型のクォーツ発振器回路の第１の実施形態を示す。 本発明による自己バイアス型のクォーツ発振器回路の第２の実施形態を示す。 図４ａは、第２の実施形態の発振器回路の一部を示す。図４ｂは、クォーツの端子における信号及び本発明による自己バイアストランジスタの電流を示す。 図５ａは、発振器回路の振動振幅を維持するためのインバータへの必要な電流を示す。図５ｂは、発振器回路のインバータの出力電流の変化を示す。

以下の説明では、本技術分野において当業者によく知られているクォーツ発振器回路のすべての要素については、簡略的にしか言及しない。原則として、特に時計の製造で使用するための、クロック信号を提供できる自己バイアスクォーツ発振器回路について言及する。

図１には、その動作原理を理解するために、自己バイアス型のクォーツ発振器回路１の簡略化されたブロック図が示されている。目的は、電力消費量を削減し、同様にクォーツ発振器の自己バイアスを可能にするために、振動信号の振幅調整部分に変調を導入することである。変調は、原則として発振器の能動的分岐のバイアス電流に作用する。したがって、バイアス電流は、直流構成要素と、交流構成要素とを備える。

クォーツ発振器回路１はピアース型とすることができる。それは、クォーツＸｔａｌまたはクォーツ共振器と、発振器集積回路の接続端子Ｏｓｃｉｎに接続されたクォーツＸｔａｌの第１の電極と接地との間に接続された第１のコンデンサＣ１と、発振器集積回路の接続端子Ｏｓｃｏｕｔに接続されたクォーツＸｔａｌの第２の電極と接地との間に接続された第２のコンデンサＣ２とを備える。寄生と呼ばれる第３のコンデンサＣ３は、クォーツＸｔａｌまたはクォーツ共振器と並列に装着される可能性がある。この第３のコンデンサＣ３は、クォーツ結晶の一体部品とすることもできる。通常、図１に示されていないが、各コンデンサＣ１、Ｃ２、及びＣ３は、接続端子Ｏｓｃｉｎ及びＯｓｃｏｕｔならびに加減集積コンデンサに接続された外部コンデンサ、さらに、発振器集積回路の寄生コンデンサを備える。発振器集積回路外部のコンデンサは、この後に説明する以下の図の基準Ｃｉｎ及びＣｏｕｔを有する。これらのコンデンサの容量値は１ｐＦ以下程度とすることができる。

発振器集積回路１はまた、たとえば、相互コンダクタンスインバータ増幅器２ Ｇｍとすることができる増幅器２を備える。この増幅器は、接続端子Ｏｓｃｉｎ及びＯｓｃｏｕｔによってクォーツＸｔａｌに接続される。増幅器２の入力は入力端子Ｏｓｃｉｎに接続され、増幅器２の出力は出力端子Ｏｓｃｏｕｔに接続される。クォーツＸｔａｌの端子の振動の振幅調整は、クォーツＸｔａｌの端子における振動に依存して機能ブロック４によって制御される図１の整流子で表される変調器５と、入力端子Ｏｓｃｉｎにおける振動信号によって制御される電流源３とを備える組立体によって得られる。電流源３は供給電圧端子Ｖｄｄに接続され、変調器５によって増幅器２にバイアスを提供する。したがって、クォーツ発振器回路は振幅調整のための機能的組立体によって自己バイアスされる。

クォーツ発振器回路１はまた、増幅器２の出力において、電圧レベルシフトのためのステージを備えることができる。特にタイムベースのタイミングのために、別の出力端子Ｏｕｔを介した出力において、振動信号を提供するために、電圧レベルシフトのこのステージは、振動増幅器６が続く入力コンデンサＣｓから構成される。

このクォーツ発振器回路１の機能は、以下の図２及び３に示される２つの実施形態を参照して、よりよく理解されるであろう。

図２には、自己バイアスクォーツ発振器回路１の第１の実施形態が示されている。発振器回路１は、供給電圧源の第１の端子と第２の端子との間に接続されるように意図される。第１の端子は供給電圧端子Ｖｄｄとすることができ、かつ、第２の端子は接地端子とすることができ、またはその反対である。

この発振器回路１は、ＭＯＳトランジスタなどの、第１の種類の導電率のトランジスタである第１のトランジスタＭｇｍｎから主に構成される増幅器を備える。好ましくは、第１のトランジスタＭｇｍｎはＮＭＯＳトランジスタである。この第１のトランジスタＭｇｍｎは、本実施形態においては接地端子である供給電圧源の第２の端子に接続されたそのソースを有する。第１のトランジスタＭｇｍｎのドレインは、出力端子ＯｓｃｏｕｔにおいてクォーツＸｔａｌの第１の電極に接続される。第１の抵抗器Ｒｂｎは、第１のトランジスタＭｇｍｎのドレインとゲートとの間に接続することができ、第１のコンデンサＣｈｐｎは、ゲートと入力端子ＯｓｃｉｎへのクォーツＸｔａｌの第２の電極との間に接続することができる。出力コンデンサＣｏｕｔは、クォーツＸｔａｌの第１の電極と、接地端子である供給電圧源の第２の端子との間に接続され、入力コンデンサＣｉｎは、クォーツＸｔａｌの第２の電極と、接地端子である供給電圧源の第２の端子との間に接続される。一般に、入力コンデンサＣｉｎ及び出力コンデンサＣｏｕｔ、さらにクォーツＸｔａｌは発振器集積回路の外部にある構成要素である。

増幅器の、すなわち、第１のトランジスタＭｇｍｎのバイアスは、第２の種類の導電率のトランジスタである、好ましくは、この第１の実施形態ではＰＭＯＳトランジスタである、バイアストランジスタＭＢ１によって提供される。このバイアストランジスタＭＢ１のソースは、この場合には供給電圧端子Ｖｄｄである供給電圧源の第１の端子に接続され、ドレインは、第１のトランジスタＭｇｍｎのドレインに、及び、クォーツＸｔａｌの第１の電極に接続される。バイアストランジスタＭＢ１のゲートは、電流源において振幅調整ステージに接続される。バイアストランジスタＭＢ１のゲートはまた、以下で説明されるように、クォーツＸｔａｌの第２の電極に、及び、バイアストランジスタＭＢ１における電流の変調の制御のために接続ノードを形成する第１のコンデンサＣｈｐｎの端子に接続される。

第１のトランジスタＭｇｍｎのゲートを、入力端子ＯｓｃｉｎにおいてクォーツＸｔａｌの第２の電極に、さらに、バイアストランジスタＭＢ１のゲートに、直接接続する可能性もあることに注目すべきである。抵抗器Ｒｂｎ及びコンデンサＣｈｐｎは、クォーツＸｔａｌの端子において調整された振幅を有する振動信号を取得するために、任意のフィルタリング前に、任意の寄生ノイズまたはジッタを軽減するのに役立つ。

振幅調整のステージは、ＭＯＳ型の電流ミラーである第１の電流ミラーを最初に備える。この第１の電流ミラーは、ダイオード接続ＰＭＯＳトランジスタＭＲ１である、第２の種類の導電率のトランジスタを備え、そのソースは、供給電圧端子Ｖｄｄである、供給電圧源の第１の端子に接続される。ダイオード接続トランジスタＭＲ１のゲートは、バイアストランジスタＭＢ１のゲートに、ならびに、第１のコンデンサＣｈｐｎ及びクォーツＸｔａｌの第２の電極の接続ノードに接続される。ダイオード接続トランジスタＭＲ１のゲートは、フィルタ抵抗器Ｒｆの一方側に接続される。このフィルタ抵抗器Ｒｆの他方側は、第１の電流ミラーのＰＭＯＳトランジスタＭＲ２である、第２の種類の導電率のトランジスタのゲートに、及び、供給電圧端子Ｖｄｄである供給電圧源の第１の端子に第２の電極が接続される、フィルタコンデンサＣｆの第１の電極に接続される。ＰＭＯＳトランジスタＭＲ２のソースは、ベース抵抗器Ｒｂを介して供給電圧端子Ｖｄｄに接続され、それにより、振幅調整ステージの調整のための電流を決定することが可能になる。ダイオード接続トランジスタＭＲ１、ならびに、フィルタ抵抗器Ｒｆ及びフィルタコンデンサＣｆから構成される整流器は、ピーク検出器を形成する。

情報として、フィルタエレメントＲｆ及びＣｆの大きさは、フィルタの通過帯域がクォーツの共振周波数の１０分の１よりはるかに小さいようにもたらされ、この場合、約３２．７６８ｋＨｚの共振器の周波数に対して３．２ｋＨｚである。範囲は、たとえば、５６０Ｈｚの周波数とすることができ、それは、１２０ＭＯｈｍの抵抗器Ｒｆ及び４．７ｐＦのコンデンサＣｆにより実現可能である。

振幅調整ステージはまた、ＮＭＯＳ型などの、第１の種類の導電率の電流ミラーである第２の電流ミラーを備える。この第２の電流ミラーは、ダイオード接続ＮＭＯＳトランジスタＭＢ３を備え、そのソースは、接地端子である、供給電圧源の第２の端子に接続される。このダイオード接続トランジスタＭＢ３のドレインは、第１の電流ミラーのＰＭＯＳトランジスタＭＲ２のドレインに接続される。ドレインに接続された、ダイオード接続トランジスタＭＢ３のゲートは、第２の電流ミラーのＮＭＯＳトランジスタＭＢ２のゲートに接続される。このＮＭＯＳトランジスタＭＢ２のソースは、接地端子である供給電圧源の第２の端子に接続される。このＮＭＯＳトランジスタＭＢ２のドレインは、第１の電流ミラーのダイオード接続トランジスタＭＲ１に、及び、バイアストランジスタＭＢ１の電流の変調制御のための接続ノードに接続される。したがって、ＰＭＯＳトランジスタＭＲ２で発生する基準電流は、バイアストランジスタＭＢ１によって振動振幅を調整するためにダイオード接続ＰＭＯＳトランジスタＭＲ１を提供するために、第２の電流ミラーでミラーリングされる。よって、振幅調整のための機能的組立体は、電流源の、整流器またはピーク検出器の、及び、発振器回路の能動的分岐の増幅器のバイアスの機能を再配列する。

図２に示されるように、振幅調整ステージを起動するためのスタートアップブロック（スタートアップと示される）も設けることができる。このスタートアップブロックは、第１の電流ミラーのＰＭＯＳトランジスタＭＲ２のゲートに、及び、第２の電流ミラーのＮＭＯＳトランジスタＭＢ２及びＭＢ３のゲートに接続される。このスタートアップブロックについては説明しないが、特に、ＩＥＥＥ半導体回路ジャーナル、１９７７年６月、第１２巻第３号、２２４ページから２３１ページのＥ． Ｖｉｔｔｏｚ及びＪ． Ｆｅｌｌｒａｔｈによる「ＣＭＯＳ ａｎａｌｏｇ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ ｂａｓｅｄ ｏｎ ｗｅａｋ ｉｎｖｅｒｓｉｏｎ ｏｐｅｒａｔｉｏｎｓ」によりすでに知られている。

一例として、ゼロゲートソース電圧のための簡単なネイティブ導体トランジスタを使用することができる。ゲートは回路の接地に接続され、ソースはトランジスタＭＢ２及びＭＢ３のゲートに接続され、よって回路を収束させることによって、ドレインはトランジスタＭＲ２のゲートに接続される。回路が動作点に収束するとき、ゲートソース電圧は負であり、したがって、ネイティブトランジスタをブロックする。

自己バイアスクォーツ発振器回路１は、図２に示される組立体とは反対に設けることができることにも留意すべきである。これらの状態では、ＮＭＯＳ型のトランジスタＭｇｍｎ、ＭＢ２、ＭＢ３は、供給電圧端子Ｖｄｄに接続されたＰＭＯＳ型のトランジスタになり、ＰＭＯＳ型のトランジスタＭＢ１、ＭＲ１、及びＭＲ２は、接地に接続されたＮＭＯＳ型のトランジスタになる。したがって、クォーツＸｔａｌ、ならびにコンデンサＣｉｎ及びＣｏｕｔは、供給電圧端子Ｖｄｄに接続される。

上記の振幅調整ステージの適切な動作のために、これは、ＰＭＯＳトランジスタＭＲ１及びＭＲ２が低反転で動作することを必要とする。よって、ＰＭＯＳトランジスタＭＲ２のソースで生じる電圧、及び、ＰＭＯＳトランジスタＭＲ１及びＭＲ２が同じ基板電圧を有すると仮定した場合の抵抗器Ｒｂの電圧差は、以下の式で定義される。

Ｖ_sMR2＝ｕ_t・ｌｎ［（（Ｗ_MR2／Ｌ_MR2）／（Ｗ_MR1／Ｌ_MR1））・（（Ｗ_MB3／Ｌ_MB3）／（Ｗ_MB2／Ｌ_MB2））］

ここで、ＷはＭＯＳトランジスタのチャネルの幅を定義し、ＬはＭＯＳトランジスタのチャネルの長さを定義し、構成要素ｕ_tは熱力学的電圧である。

ベース抵抗器Ｒｂの端子の電圧は原則として一定であるが、それは、クォーツＸｔａｌの端子における振動の関数としてのＰＭＯＳトランジスタＭＲ１のゲートの電圧については、完全に事実というわけではない。よって、以下の式によって定義される、ベース抵抗器Ｒｂ及びＰＭＯＳトランジスタＭＲ２による基準電流が形成される。

Ｉｒｅｆ＝ｕ_t・ｌｎ［（（Ｗ_MR2／Ｌ_MR2）／（Ｗ_MR1／Ｌ_MR1））・（（Ｗ_MB3／Ｌ_MB3）／（Ｗ_MB2／Ｌ_MB2））］／Ｒｂ

次いで、この電流Ｉｒｅｆは、定義された比率に従って、ＰＭＯＳバイアストランジスタＭＢ１への電流ミラーによって伝えられる。第１のトランジスタＭｇｍｎを介した増幅器の能動的分岐では、バイアス電流は定電流成分にわたって変調された電流である。振動がクォーツＸｔａｌの端子で始まるとき、ＰＭＯＳトランジスタＭＲ１及びＭＲ２が所望の弱反転領域を離れるのを避けるために、振幅制限が賢明に選択される。簡単な基準は次の通りである。

Ｖ_dd−（Ｖ_osc＋Ｖ_gMR2）≦Ｖ_Tp

理論的には、ＰＭＯＳトランジスタの構成が保たれる場合、ＰＭＯＳトランジスタＭＲ２のゲート電圧、すなわち、Ｖ_gMR2は、次のように計算できる。

Ｖ_gMR2＝Ｖ_dd−ｕ_t・ｌｎ［（（Ｗ_MR2／Ｌ_MR2）／（Ｗ_MR1／Ｌ_MR1））・（（Ｗ_MB3／Ｌ_MB3）／（Ｗ_MB2／Ｌ_MB2））］−［Ｖ_T0＋ｎ・ｕ_t・ｌｎ（Ｉ_F）］

ここで、ＩＦは反転電流である。

振幅調整についても、ＩＥＥＥ半導体回路ジャーナル、１９７７年６月、第１２巻第３号、２２４ページから２３１ページのＥ． Ｖｉｔｔｏｚ及びＪ． Ｆｅｌｌｒａｔｈによる「ＣＭＯＳ ａｎａｌｏｇ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ ｂａｓｅｄ ｏｎ ｗｅａｋ ｉｎｖｅｒｓｉｏｎ ｏｐｅｒａｔｉｏｎｓ」に十分に示されており、それは参照として本明細書に組み込まれる。これは、トランジスタの非線形挙動に利点を与える。

（Ｉ_D／Ｉ_spec）＝ｅ^{(vg-vt+|voscin|・sin(ωt))/ut}

ドレイン電流の連続成分は、一定期間にわたってこの式を平均することによって得られる。

（Ｉ_D／Ｉ_spec）＝ｅ^(vg-vt)/ut・（１／２π）∫ｅ^{((voscin/n・ut)・sin(ωt))}ｄωｔ
−πから＋πまでの積分

これは、オーダー０｛Ｉｏ（ｘ）｝の修正ベッセル関数と呼ばれるテーブル化された関数を分析的にもたらす。

（Ｉ_D／Ｉ_spec）＝ｅ^(vg-vt)/ut・（１＋ｖ₁ ²／２²＋ｖ₁ ⁴／（２²・４²）＋ｖ₁ ⁶／（２²・４²・６²）＋・・・）

したがって、振幅のベッセル関数に依存する電流が提案される。よって、非限定的な例として、ピーク振幅は、それ自体が、特定の電流の比によって、そして、ペアリング制約に従って定義され、後者はジオメトリによって示される。６０ｍＶのピーク振幅については、集計により関数Ｉｏ（ｘ）＝２．１であり、ｘ自体は次の式で定義される。

［（（Ｗ_MR2／Ｌ_MR2）／（Ｗ_MR1／Ｌ_MR1））・（（Ｗ_MB3／Ｌ_MB3）／（Ｗ_MB2／Ｌ_MB2））］

したがって、Ｗ_MR2／Ｌ_MR2＝２１・Ｗ_MR1／Ｌ_MR1、及び、Ｗ_MB3／Ｌ_MB3＝１０・Ｗ_MB2／Ｌ_MB2であるように選択される。

図３には、自己バイアスクォーツ発振器回路１の第２の実施形態が示されている。図２の構成要素に対応するこの図３の構成要素は、同じ参照記号を有することに注目すべきである。第２の実施形態の構成要素の大部分が、図２を参照して説明したものと同様であるので、これらの発振器回路の相違点のみ以下で説明する。

この第２の実施形態の本質的な相違は、発振器回路の能動的分岐における増幅器が相互コンダクタンスインバータ増幅器Ｇｍであるという事実である。したがって、この増幅器は、第２の種類の導電率の第２のトランジスタＭｇｍｐと直列に接続された、第１の種類の導電率の第１のトランジスタＭｇｍｎから構成されるインバータを備える。第１のトランジスタＭｇｍｎは好ましくはＮＭＯＳトランジスタであり、第２のトランジスタＭｇｍｐは好ましくはＰＭＯＳトランジスタである。

第１のトランジスタＭｇｍｎは、この第２の実施形態において、接地端子に接続されるそのソースを有する。第１のトランジスタＭｇｍｎのドレインは、第２のトランジスタＭｇｍｐのドレインに、及び、出力端子ＯｓｃｏｕｔにおいてクォーツＸｔａｌの第１の電極に接続される。第１の抵抗Ｒｂｎは、第１のトランジスタＭｇｍｎのドレインとゲートとの間に接続することができ、第１のコンデンサＣｈｐｎは、第１のトランジスタのゲートと、入力端子ＯｓｃｉｎにおけるクォーツＸｔａｌの第２の電極との間に接続することができる。第２の抵抗器Ｒｂｐは、第２のトランジスタＭｇｍｐのドレインとゲートとの間に接続することができ、第２のコンデンサＣｈｐｐは、第２のトランジスタのゲートと、入力端子ＯｓｃｉｎにおけるクォーツＸｔａｌの第２の電極との間に接続することができる。出力コンデンサＣｏｕｔは、クォーツＸｔａｌの第１の電極と接地端子との間に接続され、入力コンデンサＣｉｎは、クォーツＸｔａｌの第２の電極と接地端子との間に接続される。一般に、入力コンデンサＣｉｎ及び出力コンデンサＣｏｕｔ、さらにクォーツＸｔａｌは、発振器集積回路の外部にある構成要素である。調整及び寄生コンデンサも図示されていないが、発振器集積回路１にある。

増幅器のバイアスは、第２の種類の導電率のバイアストランジスタＭＢ１によって得られ、そのソースは供給電圧端子Ｖｄｄに接続され、ドレインは第２のＰＭＯＳトランジスタＭｇｍｐのソースに接続される。上記のように、バイアストランジスタＭＢ１のゲートは、電流源において振幅調整ステージに接続される。バイアストランジスタＭＢ１のゲートはまた、クォーツＸｔａｌの第２の電極に、及び、第１のコンデンサＣｈｐｎの端子に、及び、バイアストランジスタＭＢ１における電流の変調制御のために接続ノードＳａを形成する第２のコンデンサＣｈｐｐの端子に接続される。

第１のトランジスタＭｇｍｎのゲート及び第２のトランジスタＭｇｍｐのゲートを、入力端子ＯｓｃｉｎにおいてクォーツＸｔａｌの第２の電極に、さらに、バイアストランジスタＭＢ１のゲートに、直接接続することも考えられることに注目すべきである。抵抗器Ｒｂｎ及びＲｂｐ、ならびにコンデンサＣｈｐｎ及びＣｈｐｐは、取り除くことができる。抵抗器Ｒｂｎ及びＲｂｐ、ならびにコンデンサＣｈｐｎ及びＣｈｐｐは、クォーツＸｔａｌの端子において調整された振幅振動信号を取得するために、何よりフィルタリングに対して、任意の寄生ノイズまたは任意のジッタを軽減するのに役立つ。

電流源における振幅調整ステージのすべての構成要素は、図２を参照して説明したものと同じであることにも留意すべきである。したがって、それらはすでに説明した。さらにまた、上で示したように、自己バイアスクォーツ発振器回路１の図３のこの第２の実施形態における構成要素の配列を逆にすることが考えられる。これらの状態では、ＮＭＯＳ型のトランジスタＭｇｍｎ、ＭＢ２、ＭＢ３は、供給電圧端子Ｖｄｄに接続されたＰＭＯＳ型のトランジスタになり、ＰＭＯＳ型のトランジスタＭｇｍｐ ＭＢ１、ＭＲ１、及びＭＲ２は、接地に接続されたＮＭＯＳ型のトランジスタになる。したがって、クォーツＸｔａｌに接続されたコンデンサＣｉｎ及びＣｏｕｔは、供給電圧端子Ｖｄｄに接続される。

バイアストランジスタＭＢ１による発振器の能動的分岐における電流変調を理解するために、図４ａ及び４ｂを参照する。図４ａに示される回路は、図３の発振器回路の一部を繰り返す。振幅調整ステージは、第１の電流ミラーのダイオード接続ＰＭＯＳトランジスタＭＲ１によって、そして、トランジスタＭＲ１のドレインに接続された電流源Ｉｒｅｇによって簡略化される。したがって、バイアストランジスタＭＢ１を経由するバイアス電流Ｉｒｅｇ＋ｇｍ・Ｏｓｃｉｎは、端子Ｏｓｃｉｎ及びＯｓｃｏｕｔでのクォーツのレベルにおける振動周波数に従って経時的に変調する。振幅調整変調によるバイアストランジスタＭＢ１のゲート電圧変調がある。

図４ａの本実施形態において示されるように、トランジスタＭｇｍｐ及びＭｇｍｎを有するインバータ組立体によって保証される、信号ＯｓｃｉｎとＯｓｃｏｕｔとの間の位相対立がある。図４ｂは、バイアス電流Ｉｒｅｇ＋ｇｍ・Ｏｓｃｉｎの変動、ならびに、入出力端子における反対位相の電圧Ｏｓｃｉｎ及びＯｓｃｏｕｔを示す。電圧ＶｇｐはトランジスタＭｇｍｐのゲート電圧であり、電圧ＶｇｎはトランジスタＭｇｍｎのゲート電圧である。

電流源の、整流器の、及び、発振器回路の能動的分岐のバイアスの機能を再配列するこのような振幅調整機能的組立体により、構成要素を削減でき、このため、発振器回路の電力消費量を削減できることに留意されたい。

図１参照して簡単に説明されるように、自己バイアスクォーツ発振器回路において、電圧レベルシフトのための増幅器ステージも設けることができる。この出力ステージは、入力端子Ｏｓｃｉｎにおける振動信号に基づいて振動信号を提供することができる。電圧レベルシフトのための出力ステージは、供給電圧の端子に接続されたインバータ組立体を備えることができる。このインバータ組立体は、発振器の能動的分岐のインバータ増幅器と同一とすることができる。したがって、このインバータ組立体は、ＮＭＯＳトランジスタと直列に接続されたＰＭＯＳトランジスタと、コンデンサの１つの電極が入力端子Ｏｓｃｉｎに接続された、ＲＣフィルタの接続とを備える。ＰＭＯＳ及びＮＭＯＳトランジスタのドレインは、出力振動信号を提供する。

指標として、平均バイアス電流は３０ｎＡ未満、たとえば５ｎＡ以下程度であり、供給電圧は３Ｖ未満、たとえば０．６Ｖ程度とすることができる。クォーツＸｔａｌの端子における振動周波数は３２．７６８ｋＨｚであり、品質値の包絡線に瞬間誤差を含む。

最小電圧の問題に関して、キルヒホッフの法則を以下のように書くことができる。

Ｖｄｄ−Ｖｇ_MR1,2−Ｖｄｓａｔ_MB2,MB3−Ｖｓ_MR2＝０

ここで、Ｖｇはゲート電圧であり、Ｖｄはドレイン電圧であり、Ｖｓはソース電圧であり、以下の不等式をもたらす。

Ｖｄｄ≧Ｖｇ_MR1,2＋Ｖｄｓａｔ_MB2,MB3＋Ｖｓ_MR2

トランジスタＭＲ２のソースにおける電圧は、以下の不等式に従って置き換えることができる。

Ｖｄｄ≧Ｖｇ_MR1,2＋Ｖｄｓａｔ_MB2,MB3＋ｕ_t・ｌｎ（（Ｓ_MR2／Ｓ_MR3）・（Ｓ_MB2／Ｓ_MB3））

Ｓ_MR2はＷ_MR2／Ｌ_MR2に対応し、Ｓ_MR3はＷ_MR3／Ｌ_MR3に対応し、Ｓ_MB2はＷ_MB2／Ｌ_MB2に対応し、そして、Ｓ_MB3はＷ_MB3／Ｌ_MB3に対応する。

０．１８μｍのＣＭＯＳ技術（ＡＬＰ１８）においては、以下に示すような閾値電圧についての一定の柔軟性がある。

ゲート電圧Ｖｇ_MR1,2は、以下の式で示されるように、おおよそ閾値電圧Ｖｔである。

Ｖｇ_MR1,2＝Ｖｔ＋ｎ・ｕ_t・ｌｎ（Ｉ_c）

１つの仮定は以下の通りである。

ｕ_t・ｌｎ（（Ｓ_T3／Ｓ_T1）・（Ｓ_T2／Ｓ_T4））（比２１）ここで、２５°において３・ｕ_t＝７８ｍＶ。

Ｖｄｓａｔ＝ｕ_t・（２・Ｉ_F ^1/2＋４）ここで、４・ｕ_tから７・ｕ_tが適切である。

５ｎＡの電流に対する反転係数が１０であるので、ＮＭＯＳトランジスタ（ＬＶＴ）のための１ｍｍにわたる１μｍの、及び、ＰＭＯＳトランジスタ（ＬＶＴ）のための２００μｍにわたる１μｍのトランジスタを生成することが必要である。いくつかの測定値は、０．３Ｖにおける発振器コアを生成できることを示すことができる。

上記の自己バイアスクォーツ発振器回路は有利なことには、０．１８μｍのＣＭＯＳ技術（ＡＬＰ１８）における通常ドープシリコン基板ＰのクォーツＸｔａｌならびにコンデンサＣｉｎ及びＣｏｕｔを除いて、集積形態で生成できる。これにより、自己バイアス発振器回路、及び振動振幅の調整を得ることができる。

負荷コンデンサＣＬによって特徴づけられる、標準クォーツ集積コンデンサの計算の非限定的な例として、コンデンサは、以下の表に示されるような値の範囲にある。集積コンデンサの値について、集積化のために適切である、８ｐＦ〜２０ｐＦの範囲とすることができる。

振幅調整ステージの第１の電流源のトランジスタＭＲ１及びＭＲ２の弱反転における相互コンダクタンスｇｍの問題を理解するために、図５ａ及び５ｂを参照する。図５ａでは、実線の曲線は、定義された振動振幅を維持するために、したがって、共振器に適合された負インピーダンスを定義するために、インバータに必要な電流を示す。

Ｉ_qcrit＝ｇ_mcrit・ｎ・ｕ_t／２

そのため、振幅が重要であるほど、相互コンダクタンスのバイアスの電流は上昇しない。相互コンダクタンスは、特定の電流の比例関係により最大化される強反転の場合のように、弱反転における幾何学的効果から利益を得ることができる。

図５ａ上の点によって示される曲線は、コンデンサＣｉｎなどのクォーツのベースコンデンサの動的消費量、つまり、容量値が約３ｐＦである条件下でのコストを表す。消費量の値は右の垂直軸に示される。たとえば１０ｎＡでのこの組立体の動的消費量を削減したい場合、破線の曲線は右の軸を参照する。次いで、約６０ｍＶにおける２、３倍の熱力学的電圧の適切な方法で振動の振幅を小さくする必要性を明確に表している。市販されているいくつかの製品の振幅は、約２０８ｍＶにおける８倍の熱力学的電圧より優れている。これらの発振器は、この方法によって、３５ｎＡ未満の消費とすることはできない。

図５ｂにおいて、８倍の熱力学的電圧は、主として、飽和状況を有し、次いで、Ｄｉｒａｃの形態の下での電流の伝搬を可能にする非線形性を導入することを可能にする。よって、図５ｂは、インバータの出力電流の変化を示す。波形は双曲線正弦である。電流は、電流Ｉ_qcritで正規化されている。振幅調整ループは、安定化された後に、より高い電流の供給を防止することを可能にする。したがって、それは、Ｔ＝０とＴ＝Ｔａｎｇｌｅとの間で導通角を定義することができる。

したがって、図５ｂの曲線の１本が１または−１を横切るとき、電流は供給が停止する。そのため、平均値は、導通時間（角度）が長くなるにつれて増加する。８倍の熱力学的電圧の「標準」振幅は、一種のＤｉｒａｃを得ることを可能にするが、２．５倍の熱力学的電圧は、より長い時間、２．５倍になる。これは、より高い平均電流をもたらす。これらの状態を復元するためにＯｓｃｉｎの接続及び調整ループのバイアストランジスタのゲートは、電流の状態をＤｉｒａｃにすることを可能にする。

提示した説明から、当業者であれば、特許請求の範囲によって定義される本発明の範囲から逸脱することなく、自己バイアス型のクォーツ発振器回路のいくつかの変形形態を設計することができる。トランジスタはバイポーラトランジスタとすることもできるが、その場合の消費量は、ＭＯＳ型のトランジスタの配列よりも悪い。

１ 発振器集積回路
２ 増幅器
３ 電流源
４ 機能ブロック
５ 変調器
６ 振動増幅器
Ｃ１ 第１のコンデンサ
Ｃ２ 第２のコンデンサ
Ｃｓ 入力コンデンサ
Ｏｓｃｉｎ 入力端子
Ｏｓｃｏｕｔ 出力端子

Claims (12)

1. 発振器回路の能動的分岐において、
   クォーツ（Ｘｔａｌ）の第１の電極に接続された出力及び前記クォーツ（Ｘｔａｌ）の第２の電極に接続された入力を有する増幅器（２）と、
   前記クォーツ（Ｘｔａｌ）の前記第１の電極に接続されている出力コンデンサ（Ｃｏｕｔ）と、
   前記クォーツ（Ｘｔａｌ）の前記第２の電極に接続されている入力コンデンサ（Ｃｉｎ）と
   を備え、
   前記増幅器が振幅調整組立体で生成される電流によってバイアスされており、
   前記振幅調整組立体が、電流源と、電流をバイアスするために、振幅調整ステージを介して前記トランジスタのゲートによって制御され、前記増幅器（２）に接続された電流のバイアストランジスタ（ＭＢ１）とを有する振幅調整ステージを備え、
   前記増幅器入力（２）に接続された、前記クォーツ（Ｘｔａｌ）の前記第２の電極が、前記バイアストランジスタ（ＭＢ１）を通る前記バイアス電流を変化させ、前記クォーツ（Ｘｔａｌ）の前記振動振幅を調整するように、前記バイアストランジスタ（ＭＢ１）のゲートに、及び、前記振幅調整ステージに接続され、
   前記振幅調整ステージが、その１つのソースが供給電圧源の第１の端子（Ｖｄｄ）に接続された、第２の種類の導電率のダイオード接続トランジスタ（ＭＲ１）を備えるＭＯＳ型の第１の電流ミラーを備え、前記ダイオード接続トランジスタ（ＭＲ１）のゲートが、第２の種類の導電率の前記ＰＭＯＳバイアストランジスタ（ＭＢ１）の前記ゲートに、及び、前記クォーツ（Ｘｔａｌ）の前記第２の電極に接続され、
   前記ダイオード接続トランジスタ（ＭＲ１）の前記ゲートが、フィルタ抵抗器（Ｒｆ）の一方側に接続され、前記フィルタ抵抗器（Ｒｆ）の他方側が、前記第１の電流ミラーの第２の種類の導電率の別のトランジスタ（ＭＲ２）のゲートに、及び、第２の電極が前記供給電圧源の前記第１の端子（Ｖｄｄ）に接続された、フィルタコンデンサ（Ｃｆ）の第１の電極に接続され、
   電流源の調整電流を決定するために、第２の種類の導電率の前記他のトランジスタ（ＭＲ２）のソースが、ベース抵抗器（Ｒｂ）を経由して、前記供給電圧源の前記第１の端子（Ｖｄｄ）に接続される
   ことを特徴とする、
   自己バイアス型のクォーツ発振器回路（１）。
2. 前記増幅器（２）及び前記バイアストランジスタ（ＭＢ１）が、前記供給電圧源（Ｖｄｄ）の２つの端子の間に直列に配設される
   ことを特徴とする、
   請求項１に記載のクォーツ発振器回路（１）。
3. 前記増幅器（２）が、第１の種類の導電率の前記ＭＯＳ型（Ｍｇｍｎ）の第１のトランジスタを備え、そのゲートが前記増幅器の前記入力側に接続され、ドレインが前記増幅器の前記出口側に接続される
   ことを特徴とする、
   請求項１または２に記載のクォーツ発振器回路（１）。
4. 前記バイアストランジスタ（ＭＢ１）のドレインが、前記第１のＭＯＳトランジスタの前記ドレインに接続され、前記第１のトランジスタのソースが、前記供給電圧源の端子に接続され、前記バイアストランジスタのソースが、前記供給電圧源の別の端子に接続される
   ことを特徴とする、
   請求項３に記載のクォーツ発振器回路（１）。
5. 前記バイアストランジスタ（ＭＢ１）が、その前記ソースが前記供給電圧端子（Ｖｄｄ）に接続された、ＰＭＯＳトランジスタであり、
   前記第１のトランジスタ（Ｍｇｍｎ）が、その前記ソースが前記接地端子に接続された、ＮＭＯＳトランジスタである
   ことを特徴とする、
   請求項４に記載のクォーツ発振器回路（１）。
6. 第１の抵抗器（Ｒｂｎ）が、前記第１のトランジスタ（Ｍｇｍｎ）の前記ドレインと前記ゲートとの間に接続され、
   第１のコンデンサ（Ｃｈｐｎ）が、前記ゲートと前記クォーツ（Ｘｔａｌ）の前記第２の電極との間、さらに、前記バイアストランジスタ（ＭＢ１）の前記ゲートに接続される
   ことを特徴とする、
   請求項５に記載のクォーツ発振器回路（１）。
7. 前記増幅器（２）が、第２の種類の導電率の前記ＭＯＳ型の第２のトランジスタ（Ｍｇｍｐ）を備え、そのゲートが前記増幅器の前記入力側に接続され、ドレインが前記増幅器の前記出力側に接続され、前記第１及び第２のトランジスタ（Ｍｇｍｎ、Ｍｇｍｐ）が、前記供給電圧源の前記２つの端子の間で前記バイアストランジスタ（ＭＢ１）と直列に接続される
   ことを特徴とする、
   請求項３に記載のクォーツ発振器回路（１）。
8. 前記第１のトランジスタ（Ｍｇｍｎ）が、その前記ソースが接地端子に接続された、ＮＭＯＳトランジスタであり、
   前記第２のトランジスタ（Ｍｇｍｐ）が、そのソースが前記バイアストランジスタ（ＭＢ１）のドレインに接続され、ドレインが前記第１のＮＭＯＳトランジスタ（Ｍｇｍｎ）の前記ドレインに接続された、ＰＭＯＳトランジスタであり、
   前記バイアストランジスタのソースが、供給電圧端子（Ｖｄｄ）に接続される
   ことを特徴とする、
   請求項７に記載のクォーツ発振器回路（１）。
9. 第１の抵抗器（Ｒｂｎ）が、前記第１のトランジスタ（Ｍｇｍｎ）の前記ドレインと前記ゲートとの間に接続され、
   第１のコンデンサ（Ｃｈｐｎ）が、前記第１のトランジスタの前記ゲートと前記クォーツ（Ｘｔａｌ）の前記第２の電極との間、さらに、前記バイアストランジスタ（ＭＢ１）の前記ゲートに接続され、
   第２の抵抗器（Ｒｂｐ）が、前記第２のトランジスタ（Ｍｇｍｐ）の前記ドレインと前記ゲートとの間に接続され、
   第２のコンデンサ（Ｃｈｐｐ）が、前記第２のトランジスタの前記ゲートと前記クォーツ（Ｘｔａｌ）の前記第２の電極との間、さらに、前記バイアストランジスタ（ＭＢ１）の前記ゲートに接続される、
   ことを特徴とする
   請求項８に記載のクォーツ発振器回路（１）。
10. 前記第１の電流ミラーが、その１つのソースが供給電圧端子（Ｖｄｄ）に接続された、ダイオード接続ＰＭＯＳトランジスタ（ＭＲ１）を備えるＰＭＯＳ型であり、前記ダイオード接続ＰＭＯＳトランジスタ（ＭＲ１）の前記ゲートが、前記ＰＭＯＳバイアストランジスタ（ＭＢ１）の前記ゲートに、及び、前記クォーツ（Ｘｔａｌ）の前記第２の電極に接続され、
    前記ダイオード接続トランジスタ（ＭＲ１）の前記ゲートが、前記フィルタ抵抗器（Ｒｆ）の一方側に接続され、前記フィルタ抵抗器（Ｒｆ）の他方側が、前記第１の電流ミラーの別のＰＭＯＳトランジスタ（ＭＲ２）の前記ゲートに、及び、前記第２の電極が前記供給電圧端子（Ｖｄｄ）に接続された、前記フィルタコンデンサ（Ｃｆ）の前記第１の電極に接続され、
    前記電流源の調整電流を決定するために、前記他のＰＭＯＳトランジスタ（ＭＲ２）の前記ソースが、前記ベース抵抗器（Ｒｂ）を経由して、前記供給電圧端子（Ｖｄｄ）に接続される
    ことを特徴とする、
    請求項１に記載のクォーツ発振器回路（１）。
11. 前記振幅調整ステージが、第１のダイオード接続ＮＭＯＳトランジスタ（ＭＢ３）を備える第２の電流ミラーを備え、そのソースが、前記接地端子である、前記供給電圧源の前記第２の端子に接続され、
    前記ダイオード接続ＮＭＯＳトランジスタ（ＭＢ３）のドレインが、前記第１の電流ミラーの前記他のＰＭＯＳトランジスタ（ＭＲ２）のドレインに接続され、
    前記ダイオード接続ＮＭＯＳトランジスタ（ＭＢ３）のゲートが、ドレイン、及び前記第２の電流ミラーの第２のＮＭＯＳトランジスタ（ＭＢ２）のゲートに接続され、
    前記第２のＮＭＯＳトランジスタ（ＭＢ２）のソースが前記接地端子に接続され、
    前記第２のＮＭＯＳトランジスタ（ＭＢ２）のドレインが、前記第１の電流ミラーの前記ダイオード接続トランジスタ（ＭＲ１）に、前記クォーツ（Ｘｔａｌ）の前記第２の電極に、及び、前記バイアストランジスタ（ＭＢ１）の前記電流の変調制御のための前記ＰＭＯＳバイアストランジスタ（ＭＢ１）の前記ゲートに接続される
    ことを特徴とする、
    請求項１０に記載のクォーツ発振器回路（１）。
12. 前記振幅調整ステージが、弱反転において前記第１の電流ミラーの前記ＰＭＯＳトランジスタ（ＭＲ１、ＭＲ２）を動作させるように配置される
    ことを特徴とする、
    請求項１０に記載のクォーツ発振器回路（１）。

Images