TW201918017A - 低功率晶體振盪器 - Google Patents

Abstract

一種皮爾斯振盪器設置有跨導放大器電晶體，其具有獨立於跨導放大器電晶體的DC閘極電壓而被調節為等於參考電壓的DC汲極電壓。

Description

低功率晶體振盪器

本案係關於振盪器，並且更具體地，本案係關於被配置用於低功率操作和寬輸出幅度擺動的晶體振盪器。

為了提供準確的時鐘信號，傳統上積體電路包括使用壓電諧振器的晶體振盪器。由於它們的緊湊設計，大部分晶體振盪器是皮爾斯（Pierce）振盪器，例如圖1的振盪器100。晶體或壓電諧振器105具有驅動NMOS跨導放大器電晶體Mn1的閘極的端子和連接到它的汲極的另一端子。負載電容器C2連接在電晶體Mn1的汲極和接地之間。類似地，另一負載電容器C1連接在電晶體Mn1的閘極和接地之間。回饋電阻器Rfb連接在電晶體M1的閘極和汲極之間，這使得其汲極被來自電流源I_B 的偏置電流偏置。

晶體105的振盪頻率ω通常由它的製造商指定在負載電容的某個值（C1 + C2的總和）處。則電晶體Mn1的閘極將被偏置在某個直流（DC）輸出電壓V0減去一倍的V_{1cos ω t} 處，其中V₁ 是從DC輸出電壓V₀ 的輸出電壓擺動的幅度。在給定從電晶體Mn1的閘極到其汲極的負增益的情況下，則汲極電壓等於V₀ + V_{1cos ω t} 。輸出電壓擺動取決於電晶體Mn1的增益（跨導）。通常，期望的是，輸出電壓擺動儘可能大，使得汲極電壓在接地和為電流源I_B 供電的電源電壓VDD之間振盪。為了提供最大輸出擺動，V₀ 電壓因此應當等於電源電壓VDD的一半。但是，另一關注點是功率消耗，其中若電晶體Mn1在亞閾值區中操作使得其閘極到源極電壓小於其閾值電壓，則功率消耗減小。在亞閾值操作中的電晶體Mn1的示例DC閘極電壓（其也是V₀ 電壓）是300 mV。因此可以明白的是，由於在電晶體Mn1的閘極和汲極的DC電壓之間的聯絡，使輸出電壓擺動最大化、同時使放大器100的功率消耗最小化彼此矛盾。

為了使電晶體Mn1的DC汲極和閘極電壓去耦，已知使用第二電晶體（未圖示），使得電晶體Mn1的DC汲極電壓等於其DC閘極電壓加上第二電晶體的閘極到源極電壓的總和。因此，可以將汲極電壓推到更接近VDD/2的期望中軌位準，同時電晶體Mn1的DC閘極電壓適於亞閾值操作。但是DC汲極電壓於是變得依賴於用於設置第二電晶體的閘極到源極電壓的製程、電壓和溫度拐點。此外，功率消耗仍然是高的。因此，在本發明所屬領域中存在對具有減小的功率消耗和高增益的改進的皮爾斯振盪器的需求。

經由將第一電晶體的DC汲極電壓和DC閘極電壓去耦來提高皮爾斯振盪器的增益和輸出電壓擺動。經由經由負反饋迴路將第一電晶體的閘極電壓偏置，運算放大器將第一電晶體的汲極電壓設置在期望位準處。電流源利用與第一電晶體的尺寸結合的偏置電流來將第一電晶體偏置，該尺寸確保第一電晶體在亞閾值區中操作。因此，所得到的皮爾斯振盪器由於第一電晶體的減小的DC閘極電壓，享有減小的功率消耗和增加的跨導增益，該減小的DC閘極電壓確保亞閾值操作，而不限制輸出電壓擺動，這是因為DC汲極電壓與DC閘極電壓去耦。具體地，運算放大器可以將DC汲極電壓調節在期望位準（例如，皮爾斯振盪器的電源電壓的一半）處，以使輸出電壓擺動最大化。

可以經由將第二電晶體包括在電流源中來進一步提高所揭示的皮爾斯振盪器的跨導增益。來自晶體的振盪輸入電壓驅動第二電晶體的閘極和第一電晶體的閘極，使得這兩個電晶體都對跨導增益起作用。可以經由下面的詳細描述來更好地明白這些和其他有利特徵。

提供了一種皮爾斯振盪器，其中經由去耦電容器來將第一電晶體的DC閘極和汲極電壓去耦。運算放大器將DC汲極電壓調節為等於由參考電壓設置的期望值。因此，DC汲極電壓可以被調節到例如電源電壓的一半，以使輸出電壓擺動最大化。相反，DC閘極電壓是經由第一電晶體的溝道尺寸和被驅動到第一電晶體中的偏置電流來決定的。以這種方式，可以經由將第一電晶體偏置在亞閾值區中，來對第一電晶體的跨導增益進行最佳化。所得到的高增益和DC汲極電壓調節使輸出電壓擺動最大化。例如，在一些實施例中，輸出電壓擺動可以是全軌，即從接地到電源電壓。此外，亞閾值操作亦使得第一電晶體的功率消耗最小化。

在圖2中示出實例皮爾斯振盪器200。如關於圖1論述地佈置晶體105、電晶體Mn1和負載電容器C1和C2。電阻器R₂ 連接在電晶體Mn1的汲極到運算放大器205的正輸入端子之間，其中運算放大器205在其負輸入端子處接收參考電壓Vref。沒有DC電流經由電阻器R₂ ，所以沒有跨越電阻器R₂ 的DC電壓，使得在運算放大器205的正輸入端子處接收電晶體Mn1的汲極電壓Vd。類似地，沒有跨越電阻器R₁ 的DC電壓，電阻器R₁ 從運算放大器205的正輸入端子連接到負載電容器C1的端子215。運算放大器205經由偏置電阻器Rbs控制電晶體Mn1的AC閘極電壓。因此，經由運算放大器205的高增益回饋將其正輸入端子的電壓調節為等於參考電壓。因為在正常操作期間沒有DC電流經由分壓器電阻器R₂ ，所以其兩個端子都被調節到參考電壓。假定電阻器R₂ 的端子之一被連結到（tied to）電晶體Mn1的汲極，則電晶體Mn1的汲極電壓Vd因此被調節為等於參考電壓。

因為也沒有DC電流經由電阻器R₁ ，所以端子215的電壓Vg2被調節為等於參考電壓。為了防止參考電壓將電晶體Mn1的DC閘極電壓偏置，去耦電容器C3將電晶體Mn1的閘極連接到端子215。去耦電容器C3因此還將電晶體Mn1的DC汲極電壓與其DC閘極電壓隔離。為了減小來自運算放大器205的雜訊，其輸出端子由連接到接地的回饋電容器Cfb負擔。電晶體Mn1的DC閘極電壓經由電晶體Mn1的溝道尺寸和來自電流源210的偏置電流I_B 來進行設置，電流源210將偏置電流驅動到電晶體Mn1的汲極端子中。因此，可以將偏置電流I_B 和溝道尺寸選擇為使得將電晶體Mn1偏置用於亞閾值操作。電晶體Mn1的閘極電壓的AC部分由來自晶體105的振盪電壓驅動，晶體105經由去耦電容器C3來耦合。正是來自電晶體105的該振盪驅動受電晶體Mn1的跨導增益支配。在一個實施例中，運算放大器205可以被認為形成用於將電晶體Mn1的DC汲極電壓偏置為等於參考電壓的單元。

如前文論述的，經由電晶體Mn1的功率消耗（所耗散的電流）經由其在亞閾值區中的有利偏置而被最小化，而經由將DC汲極電壓調節為等於參考電壓，AC汲極電壓的輸出電壓擺動被最大化。可以經由將皮爾斯振盪器200修改為將PMOS電晶體Mp1包括在其電流源中，來實現額外的功率減小和增益提高，如針對圖3中的皮爾斯振盪器300所示出的。電晶體Mp1的源極連接到供應電源電壓VDD的電源節點，而其汲極連接到電晶體Mn1的汲極。電晶體Mp1使其閘極經由電阻器Rbs2連接到二極體連接的PMOS電晶體Mp2的閘極。二極體連接的電晶體Mp2的源極連接到電源節點，而其閘極和汲極被電流源305偏置。電晶體Mp1和Mp2因此形成電流反射鏡，使得電晶體Mp1將傳導與由電流源305傳導的相同的電流（假設電晶體Mp1和Mp2是匹配的）。在端子215處的電壓Vg2具有經由晶體105的振盪而產生的AC信號，其決定電晶體Mn1的跨導增益。該AC信號因此將經由連接在端子215和電晶體Mp1的閘極之間的去耦電容器C4。電晶體Mp1的閘極電壓Vgp因此將具有施加到電晶體Mn1的閘極的相同AC信號，使得電晶體Mp1亦對皮爾斯振盪器300的總跨導增益起作用。跨導增益的這種增加在增加在電晶體Mp1和Mn1的汲極處的輸出電壓擺動態樣是相當有利的。將明白的是，在替代實施例中，電晶體Mp1和Mp2可以使它們的閘極直接連接，而不包括電阻器Rbs2。但是注意的是，在電晶體Mp2的閘極處的阻抗由於其到其汲極的二極體連接而稍微低。則去耦電容器C4將需要更大的電容來將電壓Vg2進行AC耦合到電晶體Mp1的閘極。因此，電阻器Rbs2有利地增加在電晶體Mp1的閘極處的阻抗，使得可以使用較小的去耦電容器C4。

不僅電晶體Mp1對跨導增益起作用，而且其與電晶體Mn1配合地動作來限制電流耗散。例如，在汲極電壓Vd的振盪期間，該汲極電壓可以朝著電源電壓VDD上升。於是電晶體Mp1被推到深三極管操作區內。但是，電晶體Mn1的閘極電壓於是被朝著接地驅動，使得電晶體Mn1關斷以限制電流耗散。當汲極電壓Vd朝著接地振盪時，發生對電流耗散的類似抑制，使得電晶體Mp1本質上關斷。因此，電晶體Mp1不僅增加跨導增益，而且亦限制電流消耗。

皮爾斯振盪器300可以進一步被修改，以減小在輸出電壓振盪中的雜訊並且提高其工作週期，如將關於圖4中所示的皮爾斯振盪器400所論述的。輸出電壓替代地來源於在端子215處的電壓Vg2，而不是使用汲極電壓Vd作為輸出電壓。與汲極電壓Vd相比，由於經由晶體105的濾波，電壓Vg2具有更少的雜訊。為了產生輸出電壓（Out），第一反相器405將電壓Vg2反相以驅動產生輸出電壓的第二反相器410的輸入。因此，輸出電壓將是以由晶體105和負載電容器C1和C2設置的振盪頻率來振盪的方波。

為了確保輸出電壓的振盪的50/50工作週期，由運算放大器205使用的參考電壓可以經由反相器產生，該反相器經由PMOS電晶體Mp3和NMOS電晶體Mn2的串聯堆疊形成。反相器405和410將分別經由PMOS電晶體和NMOS電晶體的模擬串聯堆疊（未圖示）形成，PMOS電晶體和NMOS電晶體將分別與它們配對的電晶體Mp3和Mn2匹配。電晶體Mp3的源極連結到電源電壓VDD的電源節點，而其汲極連結到電晶體Mn2的汲極。電晶體Mn2的源極連接到接地。用於供應參考電壓的節點415連接到電晶體Mp3和Mn2的閘極。此外，節點415經由電阻器Rref連接到電晶體Mp3和Mn2的汲極。在電源電壓VDD加電時，參考電壓將最初是接地，使得電晶體Mp3首先接通以將其汲極朝著電源電壓VDD充電。汲極電壓的這種增加經由電阻器Rref來回饋，以使電晶體Mn2部分地導通以及使電晶體Mp3部分地關斷。結果將是參考電壓將穩定在反相器405和410的跳變點（閾值電壓）處。理想地，這個跳變點是電源電壓VDD的一半，但是這取決於反相器的NMOS和PMOS電晶體的相對尺寸以及製程、電壓和溫度拐點。有利地，與電阻器Rref組合的電晶體Mp3和Mn2將跨越所有製程拐點追蹤跳變點，使得將維持輸出電壓振盪的50/50工作週期。除晶體105之外，圖2、3和4中所示的所有元件可以整合在積體電路（例如，片上系統（SoC））內。那麼，所得到的積體電路可以與電晶體105整合在半導體封裝中。然而，將明白的是，在一些實施例中，負載電容器C0和C1可能由於它們相對大的電容而更容易被實現為外部設備，使得它們將不被整合到積體電路中。

現在將關於圖5的流程圖來論述皮爾斯振盪器的操作方法。該方法包括如下的動作500：經由利用來自電流源的電流驅動皮爾斯振盪器中的跨導放大器電晶體的汲極端子，來將該跨導放大器電晶體的閘極的直流（DC）閘極電壓偏置。回應於偏置電流對振盪器200、300和400中的電晶體Mn1的DC偏置是動作500的實例。該方法亦包括如下的動作505：經由去耦電容器來將閘極與汲極端子隔離。去耦電容器C3的功能是動作505的例子。最後，該方法包括如下的動作510：將在參考電壓和汲極端子的DC汲極電壓之間的差放大，以將閘極的交流（AC）閘極電壓偏置，以便使得DC汲極電壓等於參考電壓。運算放大器205對電晶體Mn1的閘極的偏置是動作510的實例。

因此將明白的是，可以在不脫離本案內容的範疇的情況下，在以下各項中以及對以下各項進行很多修改、替換和變化：本案內容的設備的材料、裝置、配置和使用方法。鑒於此，本案內容的範疇不應當限於在本文示出並且描述的特定實施例的範疇，這是因為它們僅是當作其一些實例，而更確切地，應當與在下文中所附的請求項及其功能均等物完全相稱。

100‧‧‧振盪器

105‧‧‧晶體

200‧‧‧皮爾斯振盪器

205‧‧‧運算放大器

210‧‧‧電流源

215‧‧‧端子

300‧‧‧皮爾斯振盪器

305‧‧‧電流源

400‧‧‧皮爾斯振盪器

405‧‧‧第一反相器

410‧‧‧第二反相器

415‧‧‧節點

500‧‧‧動作

505‧‧‧動作

510‧‧‧動作

圖1是傳統皮爾斯振盪器的電路圖。

圖2是根據本案內容的一態樣的低功率皮爾斯振盪器的電路圖，其中經由運算放大器的反饋迴路將第一跨導放大器電晶體的增益和汲極電壓去耦。

圖3是根據本案內容的一態樣的用於將圖2的皮爾斯振盪器修改為包括第二跨導放大器電晶體的電路圖。

圖4示出根據本案內容的一態樣的、為了減小雜訊並且確保輸出電壓中的50/50工作週期而對圖3的皮爾斯振盪器的修改。

圖5是根據本案內容的一態樣的皮爾斯振盪器的操作的方法的流程圖。

經由參考以下詳細描述，最佳地理解本案內容的實施例以及它們的優點。應當明白的是，相同的元件符號用於標識在這些圖中的一或多個圖中示出的相同元件。

國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無

國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (21)

1. 一種電路，包括： 一第一電晶體； 一電流源，其用於利用一偏置電流來驅動該第一電晶體的一汲極； 一第一去耦電容器，其用於將該第一電晶體的一直流（DC）汲極電壓與該第一電晶體的一DC閘極電壓隔離，其中該第一電晶體的一閘極被配置為：由來自一晶體的一AC輸入電壓經由該第一去耦電容器進行偏置；及 一運算放大器，其被配置為：回應於在該DC汲極電壓和一參考電壓之間的一比較來將該第一電晶體的閘極進一步偏置，以將該DC汲極電壓調節為等於該參考電壓。
2. 如請求項1之電路，亦包括： 一分壓器，其具有一第一電阻器，該第一電阻器具有連接到該第一電晶體的汲極的一第一端子，並且具有連接到一第二電阻器的一第一端子的一第二端子，其中該運算放大器具有連接到該第一電阻器的該第二端子的一第一輸入，並且具有連接到用於承載該參考電壓的參考電壓節點的一第二輸入。
3. 如請求項2之電路，其中該第一輸入是該運算放大器的一正輸入，以及其中該第二輸入是該運算放大器的一負輸入。
4. 如請求項2之電路，亦包括：一偏置電阻器，其耦合在該運算放大器的一輸出和該第一電晶體的該閘極之間。
5. 如請求項4之電路，亦包括：一回饋電容器，其耦合在該運算放大器的該輸出和接地之間。
6. 如請求項2之電路，其中該分壓器的一第二端子耦合到該第一去耦電容器的一端子。
7. 如請求項6之電路，其中該第一電晶體是具有連接到接地的一源極的一NMOS電晶體，以及其中該電流源包括一PMOS電流源電晶體，該PMOS電流源電晶體具有連接到用於供應一電源電壓的一電源節點的一源極和連接到該NMOS電晶體的汲極的一汲極。
8. 如7之電路，亦包括：一第二去耦電容器，其耦合在該第一去耦電容器的該端子和該PMOS電流源電晶體的一閘極之間。
9. 如請求項7之電路，亦包括： 一二極體連接的PMOS電晶體，其具有耦合到該PMOS電流源電晶體的閘極的一閘極；及 一電流源，其耦合在該二極體連接的PMOS電晶體的一汲極和接地之間。
10. 如請求項9之電路，亦包括：一偏置電阻器，其被配置為：將該二極體連接的PMOS電晶體的閘極耦合到該PMOS電流源電晶體的閘極。
11. 如請求項6之電路，亦包括： 一第一反相器，其被配置為：將該第一去耦電容器的該端子的一電壓反相；及 一第二反相器，其被配置為：將來自該第一反相器的一輸出信號反相，以提供該電路的一輸出電壓。
12. 如請求項11之電路，亦包括： 一參考PMOS電晶體，其具有連接到用於供應一電源電壓的一電源節點的一源極； 一參考NMOS電晶體，其具有連接到接地的一源極，並且具有連接到該參考PMOS電晶體的一汲極的一汲極；及 一參考電阻器，其連接在該參考NMOS電晶體的汲極和用於供應該參考電壓的一參考節點之間，其中該參考節點連接到該參考PMOS電晶體的閘極和該參考NMOS電晶體的一閘極。
13. 如請求項12之電路，其中該電路整合在一電路封裝中的一積體電路內，該電路封裝亦包括：一晶體，其具有連接到該第一電晶體的汲極的一第一端子，並且具有連接到該第一去耦電容器的該端子的一第二端子。
14. 一種使輸出信號振盪的方法，包括以下步驟： 經由利用來自一電流源的一電流驅動一皮爾斯振盪器中的一第一電晶體的一汲極，來將該第一電晶體的一閘極的一直流（DC）閘極電壓偏置； 經由一第一去耦電容器來將該閘極與該汲極隔離； 將在一參考電壓和該汲極的一DC汲極電壓之間的一差放大，以將該閘極的一交流（AC）閘極電壓偏置，以便使得該DC汲極電壓等於該參考電壓。
15. 如請求項14之方法，亦包括以下步驟：利用來自一晶體的一振盪電壓，經由該第一去耦電容器來驅動該第一電晶體的該閘極。
16. 如請求項15之方法，亦包括以下步驟： 從一第二電晶體中的該電流源產生該電流；及 經由第二去耦電容器將來自該晶體的該振盪電壓耦合到該第二電晶體的一閘極。
17. 如請求項15之方法，亦包括以下步驟： 在一第一反相器中將該振盪電壓反相，以形成一反相器輸出信號；及 在一第二反相器中將該反相器輸出信號反相，以形成一振盪輸出信號。
18. 如請求項17之方法，亦包括以下步驟：使用一第三反相器來產生該參考電壓，使得該參考電壓等於該第三反相器的一閾值電壓。
19. 一種電路，包括： 一第一電晶體； 一電流源，其用於利用一偏置電流驅動該第一電晶體的一汲極，以將該第一電晶體的一DC閘極電壓偏置； 一第一去耦電容器，其用於將該第一電晶體的一直流（DC）汲極電壓與該DC閘極電壓隔離，其中第一電晶體的一閘極被配置為由來自一晶體的一AC輸入電壓經由該第一去耦電容器進行偏置； 一晶體，其具有連接到該第一電晶體的汲極的一第一端子，並且具有經由該第一去耦電晶體耦合到該第一電晶體的閘極的一第二端子；及 用於將該DC汲極電壓偏置為等於一參考電壓的單元。
20. 如請求項19之電路，其中該電流源包括一第二電晶體，該第二電晶體具有經由第二去耦電容器耦合到該晶體的第二端子的一閘極。
21. 如請求項19之電路，亦包括： 一第一負載電容器，其連接在該晶體的該第二端子和接地之間；及 一第二負載電容器，其連接在該第一電晶體的該汲極和接地之間。