JP2001156600A - 発振器 - Google Patents

Abstract

(57)【要約】 【課題】 電源電圧の変動に対しても、クランプ電圧を
変動させることなく一定値に保持し、安定した発振をお
こなうことができる発振器を得ること。 【解決手段】 クランプ電圧制御回路４０が、差動増幅
器３０ａ〜３０ｃのクランプ手段であるｎチャネルＭＯ
ＳトランジスタＭＮ１３およびＭＮ１４の各バックゲー
トに印加する電圧を、オペアンプ２０を用いた負帰還ル
ープにより、電源電圧の変動に影響しない定電圧信号Ｄ
に基づいて制御することでクランプ電圧を一定に保持す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＰＬＬ（位相制
御ループ）等を構成するＶＣＯ（電圧制御発振器）のよ
うな、外部と同期した高速クロックを発生するのに有効
な発振器に関するものである。

【０００２】

【従来の技術】従来より、ＭＯＳトランジスタから構成
される差動増幅回路をリング状に複数段接続して発振ル
ープを形成し、各差動増幅回路のバイアス電流によっ
て、発振周波数を制御する発振器が知られている。この
ような発振器において、各差動増幅回路は、通常、二つ
のＭＯＳトランジスタからなるＭＯＳトランジスタ差動
対と、そのＭＯＳトランジスタのそれぞれに直列接続さ
れた二つの負荷素子と、から構成されている。また、上
記した二つのＭＯＳトランジスタのソースには、共通の
バイアス電流が供給され、このバイアス電流に応じて、
差動増幅回路の伝達遅延時間が変化する。すなわち、こ
の伝達遅延時間の変化により、上記した発振周波数の制
御を可能としている。

【０００３】ここで、上記した発振器の発振周波数域を
高くするには、各差動増幅回路の出力信号電圧振幅を小
さく抑える必要がある。このため、通常、各差動増幅回
路の出力側にはダイオードによるクランプ手段が設けら
れており、これにより電圧振幅が一定幅以上になるのを
抑えている。

【０００４】図３は、上記したような従来の発振器の回
路図である。図３において、発振器１００は、複数の差
動増幅回路（８０ａ〜８０ｃ）と、ｐチャネルＭＯＳト
ランジスタＭＰ１およびＭＰ２とｎチャネルＭＯＳトラ
ンジスタＭＮ１０とからなる負荷制御回路７０と、定電
流源９と、を備えて構成されている。

【０００５】各差動増幅回路はリング状に多段接続され
ることで発振ループを形成しており、図中、差動増幅回
路８０ｂおよび８０ｃは、差動増幅回路８０ａと同構成
である。差動増幅回路８０ａは、ＭＯＳトランジスタ差
動対を構成するｐチャネルＭＯＳトランジスタＭＰ１２
およびＭＰ１３と、負荷素子として機能するｎチャネル
ＭＯＳトランジスタＭＮ１１およびＭＮ１２と、上記し
たバイアス電流の電流源として機能するｐチャネルＭＯ
ＳトランジスタＭＰ１１と、を備えて構成されている。

【０００６】また、差動増幅回路８０ａには、上記した
クランプ手段として、ゲートとドレインとを互いに接続
した形態、すなわちダイオード接続されたｎチャネルＭ
ＯＳトランジスタＭＮ１３およびＭＮ１４が、ＭＯＳト
ランジスタ差動対の負荷素子に対してそれぞれ並列に接
続されている。この構成により、ｎチャネルＭＯＳトラ
ンジスタＭＮ１３およびＭＮ１４のゲートの電位がスレ
ッショルド・レベル以上になった際に、図３に示すノー
ドＡおよびＢの電位の上昇が抑えられ、出力信号電圧振
幅として所定の電圧（クランプ電圧）以上の信号が出力
されることはなくなる。

【０００７】さらに、差動増幅回路８０ａにおいて、Ｍ
ＯＳトランジスタ差動対を構成するｐチャネルＭＯＳト
ランジスタＭＰ１２およびＭＰ１３の各ソースは、互い
に接続されるとともに、バイアス電流源として機能する
ｐチャネルＭＯＳトランジスタＭＰ１１を介して電源電
位（Ｖｄｄ）に接続されている。一方、上記ｐチャネル
ＭＯＳトランジスタＭＰ１２およびＭＰ１３の各ドレイ
ンはそれぞれ、負荷素子として機能するｎチャネルＭＯ
ＳトランジスタＭＮ１１およびＭＮ１２を介して接地電
位（Ｖｓｓ）に接続されている。

【０００８】この構成により、ＭＯＳトランジスタＭＮ
１１およびＭＮ１２の各ゲートを入力点（ＩＮ１，ＩＮ
２）とし、各ドレインを出力点（ＯＵＴ１，ＯＵＴ２）
とする差動型インバータ動作を可能としている。そし
て、この差動増幅回路８０ａと同一の回路が多段接続さ
れ、かつその終段の出力が初段の入力に接続されること
により、リング発振回路が形成される。なお、図３にお
いては、このリング発振回路を三つの差動増幅回路８０
ａ〜８０ｃの多段接続として示しているが、その他奇数
段による接続も可能である。

【０００９】また、各差動増幅回路において、ｐチャネ
ルＭＯＳトランジスタＭＰ１２およびＭＰ１３のソース
からｐチャネルＭＯＳトランジスタＭＰ１１を介して電
源電位（Ｖｄｄ）側からバイアス電流が流れるが、ｐチ
ャネルＭＯＳトランジスタＭＰ１１のゲートには定電流
源９が接続されており、上記したバイアス電流は、この
定電流源９によって供給される電流、特にｐチャネルＭ
ＯＳトランジスタＭＰ１１のゲートの電位が低くなる引
き込み電流によって制御される。

【００１０】また、カスコード接続されたｐチャネルＭ
ＯＳトランジスタＭＰ１およびＭＰ２と、ｎチャネルＭ
ＯＳトランジスタＭＮ１０と、により負荷制御回路７０
が構成されている。この負荷制御回路７０において、ｐ
チャネルＭＯＳトランジスタＭＰ１のゲートには、リン
グ発振回路を構成するすべての差動増幅回路８０ａ〜８
０ｃのｐチャネルＭＯＳトランジスタＭＰ１１のゲート
とともに、定電流源９により供給される定電流が入力さ
れている。一方、ｐチャネルＭＯＳトランジスタＭＰ２
のゲートは、接地電位（Ｖｓｓ）に接続されている。

【００１１】また、ｎチャネルＭＯＳトランジスタＭＮ
１０は、そのドレインをゲートに接続するとともに、各
差動増幅回路８０ａ〜８０ｃの負荷素子、すなわちｎチ
ャネルＭＯＳトランジスタＭＮ１１およびＭＮ１２の各
ゲートに接続しており、それぞれの対によりカレントミ
ラー回路を構成している。したがって、上記したｎチャ
ネルＭＯＳトランジスタＭＮ１１およびＭＮ１２は、能
動負荷として機能する。さらに、ｎチャネルＭＯＳトラ
ンジスタＭＮ１０のドレインには、カスコード接続され
たｐチャネルＭＯＳトランジスタＭＰ１およびＭＰ２に
よる電流が供給される。

【００１２】つぎに、この従来における発振器におい
て、上記したクランプ手段によるクランプ動作について
説明する。図４は、クランプ動作を説明するための図で
あり、特に図３に示したノードＡおよびＢにおける電位
変化を示している。図４（ａ）に示すように、リング発
振回路を構成する各差動増幅回路においてクランプ手段
が設けられていない場合には、電源電位（Ｖｄｄ）を上
限として定まる振幅により、ノードＡおよびＢの電位が
変化する。すなわち、各差動増幅回路の出力信号電圧振
幅が、電源電位（Ｖｄｄ）の大きさによって引き出さ
れ、これにより高い発振周波数の設定が制限されてい
る。

【００１３】一方、ダイオード接続されたｎチャネルＭ
ＯＳトランジスタＭＮ１３およびＭＮ１４のように、各
差動増幅回路においてクランプ手段を設けた場合には、
図４（ｂ）に示すように、各差動増幅回路の出力信号電
圧振幅（ノードＡ’、Ｂ’）を、ｎチャネルＭＯＳトラ
ンジスタＭＮ１３およびＭＮ１４によって定まるクラン
プ電圧を上限とする値まで小さくすることができる。こ
れにより、発振器において得られる信号の発振周波数を
高めることができる。

【００１４】

【発明が解決しようとする課題】しかしながら、上述し
たクランプ手段では、電源電圧（Ｖｄｄ）以下のクラン
プ電圧の設定により差動増幅回路の出力信号電圧振幅を
小さくすることができるが、図３に示したように、ｎチ
ャネルＭＯＳトランジスタＭＮ１３およびＭＮ１４のバ
ックゲートが各ソースに接続されて基板バイアス効果を
無効としているとともに、電源電圧（Ｖｄｄ）に依存し
てクランプ電圧が決まってしまうため、電源電圧（Ｖｄ
ｄ）が変動すると、それにともなってクランプ電圧も変
動してしまうという問題があった。

【００１５】図５は、従来の発振器における電源電圧と
クランプ電圧の関係を説明するための図である。図５に
示すように、電源電圧（Ｖｄｄ）の上昇にともなって、
クランプ電圧も大きく設定されてしまい、これにより、
クランプ手段によって定まる出力信号電圧振幅の上限も
大きくなってしまう。すなわち、発振器の発振周波数の
上限が、電源電圧（Ｖｄｄ）に依存して変動し、最終的
に得られる信号の振幅値が不安定となっていた。

【００１６】この発明は上記のような問題点を解消する
ためになされたもので、電源電圧の変動に対しても、ク
ランプ電圧を変動させることなく一定値に保持し、安定
した発振をおこなうことができる発振器を得ることを目
的としている。

【００１７】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明にかかる発振器にあって
は、クランプ手段としてダイオード接続されたＭＯＳト
ランジスタを有する差動増幅回路を備えて構成される発
振器において、前記ＭＯＳトランジスタのバックゲート
に印加する電圧を、電源電圧の変動に影響しない定電圧
信号に基づいて制御することによってクランプ電圧を一
定に保持するクランプ電圧制御回路を具備したことを特
徴とする。

【００１８】この発明によれば、クランプ電圧制御回路
によって、差動増幅器のクランプ手段であるＭＯＳトラ
ンジスタに対し、そのバックゲートに印加する電圧を、
電源電圧の変動に影響しない定電圧信号に基づいて制御
することでクランプ電圧を一定に保持することができる
ので、たとえば、電源の不安定な動作によって電源電圧
が上昇した際にも、それにともなってクランプ電圧が上
昇することがなくなり、出力信号の電圧振幅を常に所定
の電圧値を示すクランプ電圧以下に抑えることができ
る。

【００１９】つぎの発明にかかる発振器にあっては、上
記発明において、前記差動増幅回路を複数備えてリング
状に接続し、前記クランプ電圧制御回路が、前記差動増
幅回路の前記ＭＯＳトランジスタのバックゲートにそれ
ぞれ印加する電圧を、電源電圧の変動に影響しない定電
圧信号に基づいて制御することを特徴とする。

【００２０】この発明によれば、差動増幅回路を複数備
えてリング状に接続することによりリング発振回路が構
成されているため、より発振周波数を高めることがてき
るとともに、クランプ電圧制御回路により、各差動増幅
回路のクランプ手段であるＭＯＳトランジスタのバック
ゲートに印加する電圧が制御されるので、すべての差動
増幅回路においてクランプ電圧を一定に保持できる。

【００２１】つぎの発明にかかる発振器にあっては、ク
ランプ手段を設けた差動増幅回路を複数段リング状に接
続して、各差動増幅回路のクランプ電圧を制御するクラ
ンプ電圧制御回路を備えた発振器において、前記差動増
幅回路が、ゲートに定電流を入力して共通のソースバイ
アス電流を供給する第１のＭＯＳトランジスタと、ソー
スに前記ソースバイアス電流を入力し、ゲートに入力信
号を入力するとともに前記ソースが互いに接続された第
２のＭＯＳトランジスタおよび第３のＭＯＳトランジス
タからなるＭＯＳトランジスタ差動対と、前記第２のＭ
ＯＳトランジスタに直列に接続されて負荷素子として機
能する第４のＭＯＳトランジスタと、前記第３のＭＯＳ
トランジスタに直列に接続されて負荷素子として機能す
る第５のＭＯＳトランジスタと、前記第４のＭＯＳトラ
ンジスタに並列に接続されて前記クランプ手段として機
能する第６のＭＯＳトランジスタと、前記第５のＭＯＳ
トランジスタに並列に接続されて前記クランプ手段とし
て機能する第７のＭＯＳトランジスタと、を備えて構成
され、前記クランプ電圧制御回路が、前記第６および第
７のＭＯＳトランジスタのバックゲートに印加する電圧
を、電源電圧の変動に影響しない定電圧信号に基づいて
制御することによってクランプ電圧を一定に保持するこ
とを特徴とする。

【００２２】この発明によれば、差動増幅回路を複数備
えてリング状に接続することによりリング発振回路が構
成されるとともに、クランプ電圧制御回路によって、差
動増幅器のクランプ手段である第６および第７のＭＯＳ
トランジスタの各バックゲートに印加する電圧を、電源
電圧の変動に影響しない定電圧信号に基づいて制御する
ことでクランプ電圧を一定に保持することができるの
で、複数の差動増幅回路のそれぞれにおいて、出力信号
の電圧振幅を常に所定の電圧値を示すクランプ電圧以下
に抑えることができる。

【００２３】つぎの発明にかかる発振器にあっては、上
記発明において、前記第４および第５のＭＯＳトランジ
スタのそれぞれとの対によりカレントミラー回路を構成
する第８のＭＯＳトランジスタと、前記第１のＭＯＳト
ランジスタのゲートに供給される定電流をゲートに入力
して前記第８のＭＯＳトランジスタに定電流を供給する
第９のＭＯＳトランジスタと、を備えて構成される負荷
制御回路を具備したことを特徴とする。

【００２４】この発明によれば、負荷制御回路のカレン
トミラー対によって、各差動増幅回路における第４およ
び第５のＭＯＳトランジスタを能動負荷として機能させ
ることができる。

【００２５】つぎの発明にかかる発振器にあっては、上
記発明において、前記クランプ電圧制御回路が、負荷素
子として機能するとともに前記第８のＭＯＳトランジス
タとの対によりカレントミラー回路を構成する第１０の
ＭＯＳトランジスタと、前記第１のＭＯＳトランジスタ
のゲートに供給される定電流をゲートに入力して前記第
１０のＭＯＳトランジスタに定電流を供給する第１１の
ＭＯＳトランジスタと、一方の入力端子に前記定電圧信
号を入力し、他方の入力端子を前記第１１のＭＯＳトラ
ンジスタのドレインに接続し、出力端子を前記第６およ
び第７のＭＯＳトランジスタのバックゲートに接続した
演算増幅器と、バックゲートを前記演算増幅器の出力端
子に接続し、ゲートとドレインを互いに接続するととも
に、該ドレインを前記演算増幅器の前記他方の入力端子
に接続した第１２のＭＯＳトランジスタと、を具備した
ことを特徴とする。

【００２６】この発明によれば、クランプ電圧制御回路
が、負荷制御回路を介して差動増幅回路の第４および第
５のＭＯＳトランジスタとともに能動負荷として機能す
る第１０のＭＯＳトランジスタと、差動増幅回路の第１
のＭＯＳトランジスタとともに定電流によって制御され
る第１１のＭＯＳトランジスタと、を備え、さらに、第
１２のＭＯＳトランジスタによって、第１１のＭＯＳト
ランジスタのドレインの電位をクランプできるように構
成され、演算増幅器が、その第１１のＭＯＳトランジス
タのドレインの電位と、電源電圧の変動に影響しない定
電圧信号との差分結果を、第１２のＭＯＳトランジスタ
のバックゲートにフィードバックして第１１のＭＯＳト
ランジスタのドレインの電位を上記定電圧信号の電位に
収束させるとともに、収束された差分結果は第６および
第７のＭＯＳトランジスタのバックゲートにも入力され
るので、第６および第７のＭＯＳトランジスタのドレイ
ンの電位が上記した定電圧信号の電位と一致した状態で
保持されること、すなわちクランプ電圧を一定に保持す
ることが可能となる。

【００２７】

【発明の実施の形態】以下に、この発明にかかる発振器
の実施の形態を図面に基づいて詳細に説明する。

【００２８】この実施の形態にかかる発振器は、差動増
幅回路のクランプ手段を構成するＭＯＳトランジスタの
バックゲートの電位を、電源電圧の変動に影響されない
信号に基づいて制御することにより、クランプ電圧を一
定に保持することを特徴としている。図１は、この実施
の形態にかかる発振器の回路図である。なお、図１にお
いて、図３と共通する部分には同一符号を付して、その
説明を省略する。図１に示す実施の形態にかかる発振器
１０において、図３に示した従来の発振器１００と異な
る点は、上述した負荷制御回路７０とほぼ同様な構成の
クランプ電圧制御回路４０を設け、このクランプ電圧制
御回路４０により、クランプ手段であるｎチャネルＭＯ
ＳトランジスタＭＮ１３およびＭＮ１４のバックゲート
の電圧を制御する点である。

【００２９】上記したクランプ電圧制御回路４０は、図
１に示すように、ｐチャネルＭＯＳトランジスタＭＰ３
およびＭＰ４と、ｎチャネルＭＯＳトランジスタＭＮ８
およびＭＮ９と、オペアンプ（演算増幅器）２０と、を
備えて構成されている。ここで、ｐチャネルＭＯＳトラ
ンジスタＭＰ３およびＭＰ４はカスコード接続されてお
り、これらＭＯＳトランジスタに直列にｎチャネルＭＯ
ＳトランジスタＭＮ９が接続されている。そして、ｐチ
ャネルＭＯＳトランジスタＭＰ３のゲートには、リング
発振回路を構成するすべての差動増幅回路３０ａ〜３０
ｃのｐチャネルＭＯＳトランジスタＭＰ１１のゲートと
ともに、定電流源９による定電流が入力されている。一
方、ｐチャネルＭＯＳトランジスタＭＰ４のゲートは、
接地電位（Ｖｓｓ）に接続されている。

【００３０】また、ｎチャネルＭＯＳトランジスタＭＮ
９は、そのゲートを、負荷制御回路７０のｎチャネルＭ
ＯＳトランジスタＭＮ１０のドレインに接続しており、
これによりカレントミラー回路が構成されている。すな
わち、ｎチャネルＭＯＳトランジスタＭＮ９は、差動増
幅回路３０ａ〜３０ｃの各ｎチャネルＭＯＳトランジス
タＭＮ１１およびＭＮ１２とともに能動負荷として機能
する。

【００３１】ｎチャネルＭＯＳトランジスタＭＮ９のド
レインは、ｐチャネルＭＯＳトランジスタＭＰ４のドレ
インと接続される一方で、ｎチャネルＭＯＳトランジス
タＭＮ８のドレインに接続されている。また、ｎチャネ
ルＭＯＳトランジスタＭＮ８のゲートは、そのドレイン
に接続されるとともにオペアンプ２０の逆相入力端子に
接続されている。すなわち、ｎチャネルＭＯＳトランジ
スタＭＮ８はダイオード接続の形態となり、オペアンプ
２０の逆相入力端子には、ｎチャネルＭＯＳトランジス
タＭＮ９のドレインが接続されている。一方、オペアン
プ２０の正相入力端子には、電源電圧（Ｖｄｄ）の変動
に影響されない定電圧信号Ｄが入力されている。

【００３２】そして、オペアンプ２０の出力端子は、ｎ
チャネルＭＯＳトランジスタＭＮ８のバックゲートに接
続されるとともに、リング発振回路を構成する各差動増
幅回路３０ａ〜３０ｃのｎチャネルＭＯＳトランジスタ
ＭＮ１３およびＭＮ１４のバックゲートに接続されてい
る。

【００３３】すなわち、この実施の形態にかかる発振器
は、従来の発振器にさらに、上述したクランプ電圧制御
回路４０を設けている。特に、クランプ電圧制御回路４
０においては、オペアンプ２０と、ｎチャネルＭＯＳト
ランジスタＭＮ８と、によって負帰還ループが構成さ
れ、ｎチャネルＭＯＳトランジスタＭＮ８と各差動増幅
回路３０ａ〜３０ｃのｎチャネルＭＯＳトランジスタＭ
Ｎ１３およびＭＮ１４は、同一のトランジスタサイズと
している。

【００３４】つぎに、このクランプ電圧制御回路４０の
動作について説明する。まず、オペアンプ２０の正相入
力端子には、電源電圧（Ｖｄｄ）の変動に影響されない
定電圧信号Ｄが常に入力されている。この定電圧信号Ｄ
は、たとえば、ツェナー・ダイオードを用いて生成さ
れ、各差動増幅回路３０ａ〜３０ｃのクランプ手段に設
定すべきクランプ電圧を示すものである。

【００３５】まず、電源電圧（Ｖｄｄ）の電圧が低下し
た場合を考えると、負荷制御回路７０のｎチャネルＭＯ
ＳトランジスタＭＮ１０のゲート−ソース間電圧が低下
し、ｎチャネルＭＯＳトランジスタＭＮ１０に供給され
る電流も低下する。このため、カレントミラー回路を構
成するｎチャネルＭＯＳトランジスタＭＮ９に供給され
る電流も低下し、このｎチャネルＭＯＳトランジスタＭ
Ｎ９への電流供給源もまた電源電圧（Ｖｄｄ）としてい
ることと相俟って、ノードＣの電位も低下する。

【００３６】そして、このノードＣの電位がクランプ電
圧（定電圧信号Ｄ）より小さい場合は、オペアンプ２０
からはその差分に応じた正の電圧が出力される。この正
の電圧はｎチャネルＭＯＳトランジスタＭＮ８のバック
ゲートに入力されるため、ｎチャネルＭＯＳトランジス
タＭＮ８のゲートに印加するためのスレッショルド・レ
ベルが高く設定される。よって、この状態においてはダ
イオード接続されたｎチャネルＭＯＳトランジスタＭＮ
８は動作しない。

【００３７】一方、オペアンプ２０の出力は、各差動増
幅回路３０ａ〜３０ｃのｎチャネルＭＯＳトランジスタ
ＭＮ１３およびＭＮ１４の各バックゲートにも入力され
ているため、ｎチャネルＭＯＳトランジスタＭＮ１３お
よびＭＮ１４においても、そのゲートに印加するための
スレッショルド・レベルが高く設定される。よって、上
記同様に、この状態においてはｎチャネルＭＯＳトラン
ジスタＭＮ１３およびＭＮ１４は動作しない。

【００３８】また、電源電圧（Ｖｄｄ）の電圧が低下し
た状態において、ノードＣの電位がクランプ電圧（定電
圧信号Ｄ）より高い場合は、オペアンプ２０からはその
差分に応じた負の電圧が出力される。この負の電圧はｎ
チャネルＭＯＳトランジスタＭＮ８のバックゲートに入
力されるため、ｎチャネルＭＯＳトランジスタＭＮ８に
おいてそのゲートに印加するためのスレッショルド・レ
ベルが低く設定される。

【００３９】ここで、ノードＣの電位は、電源電圧（Ｖ
ｄｄ）とともに低下していても、低く設定されたスレッ
ショルド・レベル以上の値を示すため、ｎチャネルＭＯ
ＳトランジスタＭＮ８は動作状態となる。このｎチャネ
ルＭＯＳトランジスタＭＮ８の動作は、ノードＣの電位
を低下させることになり、オペアンプ２０の出力（ノー
ドＥ）、すなわちクランプ電圧とノードＣの電位との間
の差分は小さくなる。

【００４０】このオペアンプ２０の出力は、再びｎチャ
ネルＭＯＳトランジスタＭＮ８のバックゲートに入力さ
れるが、その値は、直前のオペアンプ２０の出力より小
さいため、ｎチャネルＭＯＳトランジスタＭＮ８のスレ
ッショルド・レベルを上記設定された値よりも高く設定
する。この動作、すなわち負帰還ループ動作は、ノード
Ｅがゼロ電位に等しくなる時点まで活性し、ノードＣの
電位がクランプ電圧に等しくなった時点で平衡状態を示
す。

【００４１】また、オペアンプ２０の出力は、各差動増
幅回路３０ａ〜３０ｃのｎチャネルＭＯＳトランジスタ
ＭＮ１３およびＭＮ１４のバックゲートにも入力されて
いるため、ノードＡ’またはＢ’の電位がクランプ電圧
（定電圧信号Ｄ）より高くなった際にも、上記した負帰
還ループの平衡状態への移行によって、ノードＡ’また
はＢ’は、ノードＣの電位、すなわちクランプ電圧と同
電位となり、出力信号電圧振幅はクランプ電圧を上限と
して抑えられる。

【００４２】一方、電源電圧（Ｖｄｄ）の電圧が上昇し
た場合を考えると、負荷制御回路７０のｎチャネルＭＯ
ＳトランジスタＭＮ１０のゲート−ソース間電圧が増加
し、ｎチャネルＭＯＳトランジスタＭＮ１０に供給され
る電流も上昇する。このため、カレントミラー回路を構
成するｎチャネルＭＯＳトランジスタＭＮ９に供給され
る電流も上昇し、このｎチャネルＭＯＳトランジスタＭ
Ｎ９への電流供給源もまた電源電圧（Ｖｄｄ）としてい
ることと相俟って、ノードＣの電位は上昇する。

【００４３】この場合においても、ノードＣの電位がク
ランプ電圧（定電圧信号Ｄ）より小さい場合と大きい場
合が考えられ、上述した説明と同様に、負帰還ループの
動作によって、各差動増幅回路３０ａ〜３０ｃのノード
Ａ’およびＢ’は、定電圧信号Ｄの示すクランプ電圧を
上限として設定される。したがって、各差動増幅回路３
０ａ〜３０ｃは、電源電圧（Ｖｄｄ）が変動しても、電
源電圧（Ｖｄｄ）に影響されない定電圧信号Ｄをクラン
プ電圧として設定することができる。

【００４４】図２は、この実施の形態にかかる発振器に
おける電源電圧とクランプ電圧の関係を説明するための
図である。図２に示すように、電源電圧（Ｖｄｄ）が上
昇しても、上述した動作によって、クランプ電圧は一定
値に設定される。すなわち、クランプ手段によって定ま
る出力信号電圧振幅の上限が電源電圧の変動に影響され
ることなく、発振周波数を高めることができる。

【００４５】以上に説明したとおり、実施の形態にかか
る発振器によれば、クランプ手段としてダイオード接続
されたｎチャネルＭＯＳトランジスタＭＮ１３およびＭ
Ｎ１４を設けた複数の差動増幅回路３０ａ〜３０ｃをリ
ング状に接続することで構成される発振器１００におい
て、上記したｎチャネルＭＯＳトランジスタＭＮ１３お
よびＭＮ１４のバックゲートに与える電位を、電源電圧
（Ｖｄｄ）の変動に影響しない定電圧信号Ｄを入力する
とともに負帰還ループを形成するオペアンプ２０によっ
て制御することにより、クランプ手段のクランプ電圧を
常に所定の値に保持することができるので、従来の発振
器のように電源電圧（Ｖｄｄ）の上昇にともなってクラ
ンプ電圧が変化することがなくなり、常に所定のクラン
プ電圧を上限とした出力信号電圧振幅が得られ、これに
より安定に発振周波数を高めることが可能となる。

【００４６】なお、上述した実施の形態においては、バ
イアス電流を供給するためのＭＯＳトランジスタおよび
ＭＯＳトランジスタ差動対を構成するＭＯＳトランジス
タとしてそれぞれｐチャネルＭＯＳトランジスタを使用
し、カレントミラー回路を構成するＭＯＳトランジスタ
としてｎチャネルＭＯＳトランジスタを使用した差動増
幅回路を示したが、それぞれに対して極の異なるＭＯＳ
トランジスタを使用した差動増幅回路によりリング発振
回路を構成するものに対しても、本発明を適用すること
ができる。

【００４７】この場合、上記した負荷制御回路７０、ク
ランプ電圧制御回路４０およびクランプ手段を構成する
各ＭＯＳトランジスタについても、図１に示したものに
対して逆極のものを使用する。さらにこの場合、クラン
プ手段を形成するＭＯＳトランジスタについては、ｎチ
ャネルＭＯＳトランジスタをソースフォロワの形態とす
ることもできる。

【００４８】

【発明の効果】以上、説明したとおり、この発明によれ
ば、クランプ電圧制御回路によって、差動増幅器のクラ
ンプ手段であるＭＯＳトランジスタに対し、そのバック
ゲートに印加する電圧を、電源電圧の変動に影響しない
定電圧信号に基づいて制御することでクランプ電圧を一
定に保持することができるので、たとえば、電源の不安
定な動作によって電源電圧が上昇した際にも、それにと
もなってクランプ電圧が上昇することがなくなり、出力
信号の電圧振幅を常に所定の電圧値を示すクランプ電圧
以下に抑えることができ、これにより安定した高い発振
周波数を得ることができるという効果を奏する。

【００４９】つぎの発明によれば、差動増幅回路を複数
備えてリング状に接続することによりリング発振回路が
構成されているため、より発振周波数を高めることがで
きるとともに、クランプ電圧制御回路により、各差動増
幅回路のクランプ手段であるＭＯＳトランジスタのバッ
クゲートに印加する電圧が制御されるので、すべての差
動増幅回路に対して、クランプ電圧を一定に保持でき、
安定した発振周波数の設定をおこなうことができるとい
う効果を奏する。

【００５０】つぎの発明によれば、差動増幅回路を複数
備えてリング状に接続することによりリング発振回路が
構成されるとともに、クランプ電圧制御回路によって、
差動増幅器のクランプ手段であるＭＯＳトランジスタの
各バックゲートに印加する電圧を、電源電圧の変動に影
響しない定電圧信号に基づいて制御することでクランプ
電圧を一定に保持することができるので、複数の差動増
幅回路のそれぞれにおいて、出力信号の電圧振幅を常に
所定の電圧値を示すクランプ電圧以下に抑えることがで
き、これにより安定した高い発振周波数を得ることがで
きるという効果を奏する。

【００５１】つぎの発明によれば、負荷制御回路のカレ
ントミラー対によって、各差動増幅回路における負荷素
子であるＭＯＳトランジスタを能動負荷として機能させ
るので、各差動増幅回路間において共通した電流特性を
与えることができ、安定な発振をおこなうことができる
という効果を奏する。

【００５２】つぎの発明によれば、クランプ電圧制御回
路において、差動増幅回路の負荷素子であるＭＯＳトラ
ンジスタとともに能動負荷として機能するＭＯＳトラン
ジスタが設けられ、演算増幅器が、一方の入力端子に電
源電圧の変動に影響しない定電圧信号を入力するととも
に、その出力を、上記した能動負荷として機能する各Ｍ
ＯＳトランジスタに並列に接続されたダイオード接続の
ＭＯＳトランジスタのバックゲート入力することで負帰
還ループを形成し、これにより差動増幅回路の出力点の
電位を上記定電圧信号の電位に収束させるので、電源電
圧の変動に影響されずにクランプ電圧を一定に保持する
ことが可能となり、安定した高い発振周波数を得ること
ができるという効果を奏する。

【図面の簡単な説明】

【図１】 本発明の実施の形態にかかる発振器の回路構
成を示す図である。

【図２】 本発明の実施の形態にかかる発振器における
電源電圧とクランプ電圧の関係を示す図である。

【図３】 従来における発振器の回路構成を示す図であ
る。

【図４】 従来の発振器におけるクランプ動作を説明す
るための図である。

【図５】 従来の発振器における電源電圧とクランプ電
圧の関係を説明するための図である。

【符号の説明】

９ 定電流源、１０，１００ 発振器、２０ オペアン
プ、３０ａ〜３０ｃ，８０ａ〜８０ｃ 差動増幅回路、
４０ クランプ電圧制御回路、７０ 負荷制御回路、Ｍ
Ｎ８〜ＭＮ１３ ｎチャネルＭＯＳトランジスタ、ＭＰ
１〜ＭＰ４，ＭＰ１１〜ＭＮ１３ ｐチャネルＭＯＳト
ランジスタ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 クランプ手段としてダイオード接続され
   たＭＯＳトランジスタを有する差動増幅回路を備えて構
   成される発振器において、 前記ＭＯＳトランジスタのバックゲートに印加する電圧
   を、電源電圧の変動に影響しない定電圧信号に基づいて
   制御することによってクランプ電圧を一定に保持するク
   ランプ電圧制御回路を具備したことを特徴とする発振
   器。
2. 【請求項２】 前記差動増幅回路を複数備えてリング状
   に接続し、前記クランプ電圧制御回路は、前記差動増幅
   回路の前記ＭＯＳトランジスタのバックゲートにそれぞ
   れ印加する電圧を、電源電圧の変動に影響しない定電圧
   信号に基づいて制御することを特徴とする請求項１に記
   載の発振器。
3. 【請求項３】 クランプ手段を設けた差動増幅回路を複
   数段リング状に接続して構成され、各差動増幅回路のク
   ランプ電圧を制御するクランプ電圧制御回路を備えた発
   振器において、 前記差動増幅回路は、 ゲートに定電流を入力して共通のソースバイアス電流を
   供給する第１のＭＯＳトランジスタと、 ソースに前記ソースバイアス電流を入力し、ゲートに入
   力信号を入力するとともに前記ソースが互いに接続され
   た第２のＭＯＳトランジスタおよび第３のＭＯＳトラン
   ジスタからなるＭＯＳトランジスタ差動対と、 前記第２のＭＯＳトランジスタに直列に接続されて負荷
   素子として機能する第４のＭＯＳトランジスタと、 前記第３のＭＯＳトランジスタに直列に接続されて負荷
   素子として機能する第５のＭＯＳトランジスタと、 前記第４のＭＯＳトランジスタに並列に接続されて前記
   クランプ手段として機能する第６のＭＯＳトランジスタ
   と、 前記第５のＭＯＳトランジスタに並列に接続されて前記
   クランプ手段として機能する第７のＭＯＳトランジスタ
   と、 を備えて構成され、 前記クランプ電圧制御回路は、 前記第６および第７のＭＯＳトランジスタのバックゲー
   トに印加する電圧を、電源電圧の変動に影響しない定電
   圧信号に基づいて制御することによってクランプ電圧を
   一定に保持することを特徴とする発振器。
4. 【請求項４】 前記第４および第５のＭＯＳトランジス
   タのそれぞれとの対によりカレントミラー回路を構成す
   る第８のＭＯＳトランジスタと、 前記第１のＭＯＳトランジスタのゲートに供給される定
   電流をゲートに入力して前記第８のＭＯＳトランジスタ
   に定電流を供給する第９のＭＯＳトランジスタと、 を備えて構成される負荷制御回路を具備したことを特徴
   とする請求項３に記載の発振器。
5. 【請求項５】 前記クランプ電圧制御回路は、 負荷素子として機能するとともに前記第８のＭＯＳトラ
   ンジスタとの対によりカレントミラー回路を構成する第
   １０のＭＯＳトランジスタと、 前記第１のＭＯＳトランジスタのゲートに供給される定
   電流をゲートに入力して前記第１０のＭＯＳトランジス
   タに定電流を供給する第１１のＭＯＳトランジスタと、 一方の入力端子に前記定電圧信号を入力し、他方の入力
   端子を前記第１１のＭＯＳトランジスタのドレインに接
   続し、出力端子を前記第６および第７のＭＯＳトランジ
   スタのバックゲートに接続した演算増幅器と、 バックゲートを前記演算増幅器の出力端子に接続し、ゲ
   ートとドレインを互いに接続するとともに、該ドレイン
   を前記演算増幅器の前記他方の入力端子に接続した第１
   ２のＭＯＳトランジスタと、 を具備したことを特徴とする請求項４に記載の発振器。