CN113783530B - 一种石英晶体振荡器电路 - Google Patents

Abstract

本发明公开一种石英晶体振荡器电路，涉及集成电路设计技术领域，包括电源、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第一电阻、第二电阻、第三电阻、第四电阻、第一电容、第二电容、第三电容、第四电容、晶振振荡电路和输出电路；通过第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第一电阻、第二电阻、第三电阻、第四电阻、第一电容、第二电容、第三电容和第四电容这些器件将自动幅度控制电路和偏置电路集成在一个电路中，在调节晶振的振荡频率的同时，还能调节偏置电路的电流，避免偏置电路的电流始终维持在恒定值，从而显著降低了石英晶体振荡器电路的功耗，实现了超低功耗。

Description

一种石英晶体振荡器电路

技术领域

本发明涉及集成电路设计技术领域，特别是涉及一种石英晶体振荡器电路。

背景技术

目前市场上石英晶体振荡器电路通过额外的常规自动幅度控制电路来控制振荡器的振荡幅度保持在目标幅度，常规自动幅度控制电路通过调节石英晶体振荡器电路中晶振振荡电路的电流大小实现调节振荡器的振荡幅度大小，常规自动幅度控制电路可以将晶振的振荡幅度(振荡器的振荡幅度)控制在目标幅度(目标幅度由石英晶体振荡器电路中偏置电路的MOS管的宽长比决定)，这样能保证晶振正常工作。当晶振的振荡幅度大于目标幅度时，常规自动幅度控制电路会调低石英晶体振荡器电路中晶振振荡电路的电流，以减小晶振的振荡幅度；当晶振的振荡幅度小于目标幅度时，常规自动幅度控制电路会调高石英晶体振荡器电路中晶振振荡电路的电流，以增大晶振的振荡幅度；最终效果是将晶振的振荡幅度稳定在目标幅度。

综上，目前市场上石英晶体振荡器电路存在电路冗余，且石英晶体振荡器电路中常规自动幅度控制电路只能调节晶振振荡电路的电流，无法调节偏置电路的电流，常规的偏置电路只负责提供固定电流，偏置电路的电流会始终维持在恒定值，因此造成石英晶体振荡器电路的功耗偏高，常规自动幅度控制电路自身还需耗电，也会增加石英晶体振荡器电路的功耗。

发明内容

本发明的目的是提供一种石英晶体振荡器电路，能够显著降低石英晶体振荡器电路的功耗，实现超低功耗。

为实现上述目的，本发明提供了如下方案：

一种石英晶体振荡器电路，包括电源、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第一电阻、第二电阻、第三电阻、第四电阻、第一电容、第二电容、第三电容、第四电容、晶振振荡电路和输出电路；

所述第三开关管的源极、所述第四开关管的源极、所述晶振振荡电路和所述输出电路均与所述电源连接；所述第三开关管的栅极分别与所述第五开关管的漏极、所述第四电阻的第一端、所述第四开关管的栅极、所述晶振振荡电路和所述输出电路连接；所述第三开关管的漏极与所述第五开关管的源极连接；

所述第四开关管的漏极与所述第六开关管的源极连接；

所述第五开关管的栅极分别与所述第四电阻的第二端、所述第一开关管的漏极、所述第六开关管的栅极、所述晶振振荡电路和所述输出电路连接；所述第五开关管的漏极与所述第四电阻的第一端连接；

所述第六开关管的漏极分别与所述第二电容的第一端、所述第二电阻的第一端和所述第二开关管的漏极连接；

所述第二电容的第二端接地；所述第二电阻的第二端分别与所述第二开关管的栅极、所述第三电阻的第一端、所述第四电容的第一端和所述第一电容的第一端连接；

所述第一开关管的栅极分别与所述第三电容的第一端和所述第三电阻的第二端连接；所述第一开关管的源极与所述第一电阻的第一端连接；

所述第一电容的第二端分别与所述晶振振荡电路和所述输出电路连接；

所述第一电阻的第二端、所述第三电容的第二端、所述第二开关管的源极、所述第四电容的第二端、所述晶振振荡电路和所述输出电路均接地。

可选地，所述晶振振荡电路具体包括第七开关管、第八开关管、第九开关管、晶体、第五电阻、第五电容和第六电容；

所述第八开关管的源极与所述电源连接；所述第八开关管的栅极与所述第三开关管的栅极连接；所述第八开关管的漏极与所述第九开关管的源极连接；

所述第九开关管的栅极与所述第五开关管的栅极连接；所述第九开关管的漏极分别与所述晶体的第一端、所述第五电阻的第一端、所述第七开关管的漏极和所述第六电容的第一端连接；

所述晶体的第二端分别与所述第五电阻的第二端、所述第五电容的第一端、所述第一电容的第二端、所述第七开关管的栅极和所述输出电路连接；

所述第五电容的第二端、所述第七开关管的源极和所述第六电容的第二端均接地。

可选地，所述输出电路具体包括第十开关管、第十一开关管、第十二开关管和时钟输出引脚；

所述第十开关管的源极与所述电源连接；所述第十开关管的栅极与所述第三开关管的栅极连接；所述第十开关管的漏极与所述第十一开关管的源极连接；

所述第十一开关管的栅极与所述第五开关管的栅极连接；所述第十一开关管的漏极分别与所述时钟输出引脚和所述第十二开关管的漏极连接；

所述第十二开关管的栅极与所述晶体的第二端连接；所述第十二开关管的源极接地。

可选地，所述第五电容和所述第六电容均为晶振的负载电容。

可选地，所述第九开关管为共源共栅管。

可选地，所述第五电阻为偏置电阻。

可选地，所述第一开关管、所述第二开关管、所述第七开关管和所述第十二开关管均为NMOS管。

可选地，所述第三开关管、所述第四开关管、所述第五开关管、所述第六开关管、所述第八开关管、所述第九开关管、所述第十开关管和所述第十一开关管均为PMOS管。

根据本发明提供的具体实施例，本发明公开了以下技术效果：

本发明公开的石英晶体振荡器电路，将第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第一电阻、第二电阻、第三电阻、第四电阻、第一电容、第二电容、第三电容和第四电容组成的电路作为偏置电路和自动幅度控制电路的集成电路，该集成电路仅通过第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第一电阻、第二电阻、第三电阻、第四电阻、第一电容、第二电容、第三电容和第四电容这些器件即可实现将自动幅度控制电路和偏置电路集成在一个电路中，该集成电路同时具有偏置电路和自动幅度控制电路的功能，电路简洁，没有冗余电路，不需要额外的自动幅度控制电路去调节石英晶体振荡器电路中晶振振荡电路的电流以实现调节晶振的振荡频率保持在目标幅度，无需再为额外的自动幅度控制电路供电，避免了自动幅度控制电路自身耗电导致的功耗偏高问题，该集成电路在调节晶振的振荡频率的同时，还能够调节偏置电路的电流，避免偏置电路的电流始终维持在恒定值，从而显著降低了石英晶体振荡器电路的功耗，实现了超低功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明石英晶体振荡器电路实施例的结构图；

图2为本发明n2节点和n3节点波形示意图；

图3为本发明流过第一开关管M1和第八开关管M5的电流示意图；

图4为本发明晶振起振过程示意图；

图5为本发明输出级波形示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的目的是提供一种石英晶体振荡器电路，能够显著降低石英晶体振荡器电路的功耗，实现超低功耗。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1为本发明石英晶体振荡器电路实施例的结构图。参见图1，该石英晶体振荡器电路包括电源、第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M3c、第六开关管M4c、第一电阻Rs、第二电阻R2、第三电阻R3、第四电阻Rc、第一电容C1、第二电容C2、第三电容C3、第四电容Cx、晶振振荡电路和输出电路。

第三开关管M3的源极、第四开关管M4的源极、晶振振荡电路和输出电路均与电源连接；第三开关管M3的栅极分别与第五开关管M3c的漏极、第四电阻Rc的第一端、第四开关管M4的栅极、晶振振荡电路和输出电路连接；第三开关管M3的漏极与第五开关管M3c的源极连接。

第四开关管M4的漏极与第六开关管M4c的源极连接。

第五开关管M3c的栅极分别与第四电阻Rc的第二端、第一开关管M1的漏极、第六开关管M4c的栅极、晶振振荡电路和输出电路连接；第五开关管M3c的漏极与第四电阻Rc的第一端连接。

第六开关管M4c的漏极分别与第二电容C2的第一端、第二电阻R2的第一端和第二开关管M2的漏极连接。

第二电容C2的第二端接地；第二电阻R2的第二端分别与第二开关管M2的栅极、第三电阻R3的第一端、第四电容Cx的第一端和第一电容C1的第一端连接。

第一开关管M1的栅极分别与第三电容C3的第一端和第三电阻R3的第二端连接；第一开关管M1的源极与第一电阻Rs的第一端连接。

第一电容C1的第二端分别与晶振振荡电路和输出电路连接。

第一电阻Rs的第二端、第三电容C3的第二端、第二开关管M2的源极、第四电容Cx的第二端、晶振振荡电路和输出电路均接地。

具体的，晶振振荡电路具体包括第七开关管M7、第八开关管M5、第九开关管M5c、晶体Crystal、第五电阻Rf、第五电容CL1和第六电容CL2。

第八开关管M5的源极与电源连接；第八开关管M5的栅极与第三开关管M3的栅极连接；第八开关管M5的漏极与第九开关管M5c的源极连接。

第九开关管M5c的栅极与第五开关管M3c的栅极连接；第九开关管M5c的漏极分别与晶体Crystal的第一端、第五电阻Rf的第一端、第七开关管M7的漏极和第六电容CL2的第一端连接。

晶体Crystal的第二端分别与第五电阻Rf的第二端、第五电容CL1的第一端、第一电容C1的第二端、第七开关管M7的栅极和输出电路连接。

第五电容CL1的第二端、第七开关管M7的源极和第六电容CL2的第二端均接地。

输出电路具体包括第十开关管M6、第十一开关管M6c、第十二开关管M8和时钟输出引脚CLKOUT。

第十开关管M6的源极与电源连接；第十开关管M6的栅极与第三开关管M3的栅极连接；第十开关管M6的漏极与第十一开关管M6c的源极连接。

第十一开关管M6c的栅极与第五开关管M3c的栅极连接；第十一开关管M6c的漏极分别与时钟输出引脚CLKOUT和第十二开关管M8的漏极连接。

第十二开关管M8的栅极与晶体Crystal的第二端连接；第十二开关管M8的源极接地。

其中，第五电容CL1和第六电容CL2均为晶振的负载电容。

第九开关管M5c为共源共栅管。

第五电阻Rf为偏置电阻。

第一开关管M1、第二开关管M2、第七开关管M7和第十二开关管M8均为NMOS管。

第三开关管M3、第四开关管M4、第五开关管M3c、第六开关管M4c、第八开关管M5、第九开关管M5c、第十开关管M6和第十一开关管M6c均为PMOS管。

图1中第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M3c、第六开关管M4c、第一电阻Rs、第二电阻R2、第三电阻R3、第四电阻Rc、第一电容C1、第二电容C2、第三电容C3和第四电容Cx共同构成偏置电路和与电流无关的幅度控制电路，利用该偏置电路和与电流无关的幅度控制电路中与电流无关的幅度控制电路控制振荡幅度，进而控制偏置电路和与电流无关的幅度控制电路、晶振振荡电路和输出电路的整体电流，来降低功耗。第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M3c、第六开关管M4c、第一电阻Rs、第二电阻R2、第三电阻R3、第四电阻Rc、第一电容C1、第二电容C2、第三电容C3和第四电容Cx这些器件将自动幅度控制电路和偏置电路集成在一个电路中，该集成电路同时具有偏置电路和自动幅度控制电路的功能，该集成电路通过将自动幅度控制电路和偏置电路结合在一起，控制幅度的同时也控制了整个偏置电流源。

其中，第一开关管M1、第一电阻Rs、第二开关管M2、第三开关管M3和第四开关管M4构成了自偏置电路，为振荡器提供初始电流，使振荡器能够起振。第二开关管M2、第二电阻R2、第二电容C2、第三电阻R3、第三电容C3、第一开关管M1、第一电阻Rs、第三开关管M3和第四开关管M4构成了自动幅度控制电路，通过控制第八开关管M5的电流来控制振荡器输出幅度。因为此自动幅度控制电路的目标幅度(目标幅度即想让振荡器输出的幅度，由电路参数决定)只与第一开关管M1、第二开关管M2、第三开关管M3和第四开关管M4器件的宽长比有关，与电流无关，所以可以将偏置电路的电流连同振荡器电流一起调节，进而实现超低功耗的目的，由于常规自动幅度控制电路不能调整偏置电路的电流，常规做法是偏置电路只负责提供固定电流，幅度控制电路只负责调整幅度，不会调整偏置电流，本发明可以调整偏置电路的电流，例如将偏置电路的电流调低，因此功耗就降低了。自动幅度控制电路可以将晶振的幅度控制在目标幅度(目标幅度由电路中MOS管的宽长比决定)，这样能保证晶振正常工作。当晶振幅度大时，自动幅度控制电路会调低电流，减小幅度；当晶振振荡幅度小时，自动幅度控制电路会调高电流，增加幅度；最终效果是将晶振幅度稳定在一个目标幅度。本发明中自动幅度控制的目标幅度是与电流无关的，所以可以将自动幅度控制电路和偏置电流源结合起来，一起调节偏置电流源的电流和晶振的电流，从而实现超低功耗的目标。

偏置电路和与电流无关的幅度控制电路由偏置电路和自动幅度控制电路组成。该偏置电路包括第二开关管M2、第一开关管M1、第一电阻Rs、第三开关管M3、第五开关管M3c、第四开关管M4和第六开关管M4c。第一开关管M1的栅极(gate)通过第三电阻R3与第二开关管M2的栅极(gate)相连。第一开关管M1的源极(source)端接第一电阻Rs。第一开关管M1的漏极(drain)端与第五开关管M3c和第六开关管M4c的栅极(gate)和第四电阻Rc的一端。第四电阻Rc的另一端连接第三开关管M3和第四开关管M4的栅极(gate)和第五开关管M3c的漏极(drain)。第四电阻Rc的作用是产生一个压降，给第五开关管M3c和第六开关管M4c偏置。自动幅度控制电路(即上面提到的与电流无关的幅度控制电路)由第一电容C1、第四电容Cx、第二开关管M2、第三电阻R3、第三电容C3、第一开关管M1、第一电阻Rs、第四电阻Rc、第三开关管M3、第五开关管M3c、第四开关管M4、第六开关管M4c、第二电容C2和第二电阻R2组成。第一电容C1一端连接第七开关管M7的栅极(gate)，另一端连接第二开关管M2的栅极(gate)。第一电容C1和第四电容Cx构成一个分压结构，也就是n1点的幅度到n2点的幅度进行了一个降低。第二电阻R2一端接在第二开关管M2的栅极(gate)上，另一端接在第二开关管M2的漏极(drain)上，第二电容C2一端接第二开关管M2的漏极(drain)，另一端接地。第二电容C2用来稳定n2d点的电压，第二电阻R2跨接在第二开关管M2的栅极(gate)和漏极(drain)端，用来偏置第二开关管M2。第三电阻R3一端接第二开关管M2的栅极(gate)，另一端接第一开关管M1的栅极(gate)，第三电容C3一端接第一开关管M1的栅极(gate)，另一端接地。第三电阻R3和第三电容C3构成了一个低通滤波电路，将n2点的正弦信号滤成直流信号，这个直流信号用来控制第一开关管M1的电流，进而控制整个电路的电流、进行幅度控制，达到降低功耗的目的。

晶振振荡电路由第八开关管M5、第九开关管M5c、第七开关管M7、第五电阻Rf、第五电容CL1、第六电容CL2和晶体Crystal构成。第八开关管M5的栅极(gate)与第三开关管M3的栅极(gate)进行连接，来镜像第三开关管M3的电流(第三开关管M3是源头，第八开关管M5和第四开关管M4都是镜像的第三开关管M3的电流)。第八开关管M5的漏极(drain)连接第九开关管M5c的源极(source)，第九开关管M5c的漏极(drain)连接第七开关管M7的漏极(drain)。第九开关管M5c是一个共源共栅管，用来提高第八开关管M5的输出阻抗。第五电阻Rf的一端接第七开关管M7的栅极(gate)，另一端接第七开关管M7的漏极(drain)，用来产生一个负电阻。晶体Crystal跨接在第五电阻Rf的两端，第七开关管M7的负电阻中和掉晶体Crystal的等效正电阻后，晶振振荡电路就会起振。第五电容CL1接在第七开关管M7的栅极(gate)和地之间，第六电容CL2接在第七开关管M7的漏极(drain)和地之间，构成了晶体Crystal的负载电容，决定着晶体Crystal振荡的频率。当晶振振荡电路起振后，n1点是一个正弦信号。

输出电路(输出级)将正弦振荡信号变成方波信号输出出去。输出电路由第十开关管M6、第十一开关管M6c、第十二开关管M8和时钟输出引脚CLKOUT构成。第十开关管M6的栅极(gate)连接第三开关管M3、第四开关管M4和第八开关管M5的栅极(gate)，第十开关管M6镜像的是第三开关管M3的电路(第四开关管M4、第八开关管M5和第十开关管M6都是镜像第三开关管M3的电流)。第十开关管M6的漏极(drain)与第十一开关管M6c的源极(source)连接，第十一开关管M6c的栅极(gate)与第五开关管M3c、第六开关管M4c和第九开关管M5c的栅极(gate)连接，第十一开关管M6c的漏极(drain)与第十二开关管M8的漏极(drain)连接。第十一开关管M6c和第十二开关管M8的漏极(drain)接时钟输出引脚CLKOUT。第十二开关管M8的栅极(gate)连接第七开关管M7的栅极(gate)，这样第七开关管M7的栅极(gate)上的正弦振荡信号就到了第十二开关管M8的栅极(gate)上。第十二开关管M8把低幅度的正弦振荡信号放大成满摆幅的方波信号经由时钟输出引脚CLKOUT的pin角输出。

本发明石英晶体振荡器电路的工作原理如下：

偏置电路和与电流无关的幅度控制电路中的第二开关管M2、第一开关管M1、第一电阻Rs、第三开关管M3、第四开关管M4、第五开关管M3c、第六开关管M4c构成一个自偏置电路，为振荡器提供电流源。偏置电流的大小等于第二开关管M2的Vgs值与第一开关管M1的Vgs值之差，再除以第一电阻Rs的阻值，这个电流经过第三开关管M3镜像到第八开关管M5，来给晶振提供一个初始电流。其中，Vgs＝Vg–Vs，式中，Vg为栅端电压，Vs为源端电压。

晶振振荡电路中，第八开关管M5的电流流到第七开关管M7上会产生一个负电阻，这个负电阻会平衡掉晶振(晶体)自身的等效串联正电阻，当负电阻大于正电阻的时候晶振就能起振，第五电容CL1和第六电容CL2为晶振的负载电容，决定着振荡频率。流过第七开关管M7的电流越大，第七开关管M7产生的负阻就越大，这样振荡的幅度也就越大。

输出电路为振荡器输出级，n1点的正弦振荡信号经过第十二开关管M8、第十开关管M6和第十一开关管M6c的放大，变成方波输出出去。

因为晶体封装方法、材质和封装误差等因素都会使晶体的等效串联阻抗发生波动，通常晶体的这个串联阻抗会在10Kohm～100Kohm的范围。而为了使晶振能够起振，起振电路的电流都要留出很大的余量，来平衡掉晶体的等效串联阻抗，这就造成了功耗的浪费。如果通过额外的常规自动幅度控制电路，通过控制振荡幅度来控制电流，这确实可以达到降低功耗的目的，但是常规自动幅度控制电路本身会消耗较大的功耗，最终并不能实现降低功耗的目的。本发明创新性的将自动幅度控制电路和电流源偏置电路(偏置电路和与电流无关的幅度控制电路)结合在了一起，既实现了幅度控制，又没有额外增加功耗，并且整个偏置电路和与电流无关的幅度控制电路以及输出电路(驱动电路)的功耗会随着振荡器(晶振振荡电路)的功耗的减小而等比例缩减。

本发明石英晶体振荡器电路超低功耗过程描述：初始时，偏置电路和与电流无关的幅度控制电路提供初始电流，初始电流经过第三开关管M3镜像到晶振振荡电路的第八开关管M5，初始电流流过第七开关管M7产生负阻，这个负阻会大于晶体的等效串联电阻，这样晶振开始起振，n1点会有正弦波形产生。随着时间的推移，n1点的波形幅度会慢慢变大。n2点是n1点波形的一个分压，n2点的幅度会随n1点的幅度变大而变大。因为第二开关管M2工作在亚阈值区域，随着n2点的幅度的增加，第二开关管M2流过的电流会增加，在第四开关管M4电流不变的情况下，会导致n2d的直流电压降低，也就导致n2点的直流电压下降，而n3点的直流电压是等于n2点的直流电压的，这就导致第一开关管M1的电流降低。第三电阻R3和第三电容C3实现滤波的功能，把n2点的正弦信号滤成直流信号。因为第一开关管M1的电流是整个振荡电路的源头，第一开关管M1的电流降低之后，整个振荡电路的电流都降低了。第二开关管M2、第一开关管M1、第三开关管M3、第四开关管M4、第五开关管M3c、第六开关管M4c、第二电阻R2、第二电容C2、第三电阻R3以及第三电容C3构成了幅度控制电路，目标振荡幅度只与器件第二开关管M2、第一开关管M1、第三开关管M3和第四开关管M4的宽长比有关。

图2为本发明n2节点和n3节点波形示意图，图3为本发明流过第一开关管M1和第八开关管M5的电流示意图，参见图2和图3，本发明的超低功耗石英振荡器在振荡幅度由小变大的过程中，流过第二开关管M2的电流会逐渐变大，导致n3点的直流电压会逐渐降低，这样流过第一开关管M1的电流就会逐渐减小。当n2点幅度达到目标幅度后，电流停止减小，达到稳定值，振荡幅度也达到稳定值。

图4为本发明晶振起振过程示意图，图5为本发明输出级波形示意图，参见图4和图5，晶体的Q值很大，当满足起振条件后晶振电路会使晶体起振。振荡幅度缓缓增大，直至达到平衡。

本发明提供了一种超低功耗石英晶体振荡器电路，第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M3c、第六开关管M4c、第一电阻Rs、第二电阻R2、第三电阻R3、第四电阻Rc、第一电容C1、第二电容C2、第三电容C3和第四电容Cx共同构成偏置电路和与电流无关的幅度控制电路，该偏置电路和与电流无关的幅度控制电路，将偏置电路和自动幅度控制电路完全集成在一起，偏置电路中的电流会随振荡幅度的缩小而一起变小。与电流无关的自动幅度控制电路，即上述与电流无关的幅度控制电路可以将振荡器的输出幅度控制住，进而降低功耗。目前市场上石英晶体振荡器功耗偏高，其主要原因是没有超低功耗的自动幅度控制系统，只有不是超低功耗的常规自动幅度控制电路，并且目前市场上石英晶体振荡器存在电路冗余，其主要原因是偏置电路和自动幅度控制电路没有合二为一，本发明相比于目前市场上石英晶体振荡器，实现了超低功耗石英晶体振荡器的设计，将自动幅度控制系统和偏置电流源(偏置电路)相结合，使自动幅度控制系统和偏置电流源合二为一，电路简洁，在控制幅度的同时也调整了整个偏置电流源的电流，大大减小了冗余电路。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种石英晶体振荡器电路，其特征在于，包括电源、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第一电阻、第二电阻、第三电阻、第四电阻、第一电容、第二电容、第三电容、第四电容、晶振振荡电路和输出电路；

所述第三开关管的源极、所述第四开关管的源极、所述晶振振荡电路和所述输出电路均与所述电源连接；所述第三开关管的栅极分别与所述第五开关管的漏极、所述第四电阻的第一端、所述第四开关管的栅极、所述晶振振荡电路和所述输出电路连接；所述第三开关管的漏极与所述第五开关管的源极连接；

所述第四开关管的漏极与所述第六开关管的源极连接；

所述第五开关管的栅极分别与所述第四电阻的第二端、所述第一开关管的漏极、所述第六开关管的栅极、所述晶振振荡电路和所述输出电路连接；所述第五开关管的漏极与所述第四电阻的第一端连接；

所述第六开关管的漏极分别与所述第二电容的第一端、所述第二电阻的第一端和所述第二开关管的漏极连接；

所述第二电容的第二端接地；所述第二电阻的第二端分别与所述第二开关管的栅极、所述第三电阻的第一端、所述第四电容的第一端和所述第一电容的第一端连接；

所述第一开关管的栅极分别与所述第三电容的第一端和所述第三电阻的第二端连接；所述第一开关管的源极与所述第一电阻的第一端连接；

所述第一电容的第二端分别与所述晶振振荡电路和所述输出电路连接；

所述第一电阻的第二端、所述第三电容的第二端、所述第二开关管的源极、所述第四电容的第二端、所述晶振振荡电路和所述输出电路均接地。

2.根据权利要求1所述的石英晶体振荡器电路，其特征在于，所述晶振振荡电路具体包括第七开关管、第八开关管、第九开关管、晶体、第五电阻、第五电容和第六电容；

所述第八开关管的源极与所述电源连接；所述第八开关管的栅极与所述第三开关管的栅极连接；所述第八开关管的漏极与所述第九开关管的源极连接；

所述第九开关管的栅极与所述第五开关管的栅极连接；所述第九开关管的漏极分别与所述晶体的第一端、所述第五电阻的第一端、所述第七开关管的漏极和所述第六电容的第一端连接；

所述晶体的第二端分别与所述第五电阻的第二端、所述第五电容的第一端、所述第一电容的第二端、所述第七开关管的栅极和所述输出电路连接；

所述第五电容的第二端、所述第七开关管的源极和所述第六电容的第二端均接地。

3.根据权利要求2所述的石英晶体振荡器电路，其特征在于，所述输出电路具体包括第十开关管、第十一开关管、第十二开关管和时钟输出引脚；

所述第十开关管的源极与所述电源连接；所述第十开关管的栅极与所述第三开关管的栅极连接；所述第十开关管的漏极与所述第十一开关管的源极连接；

所述第十一开关管的栅极与所述第五开关管的栅极连接；所述第十一开关管的漏极分别与所述时钟输出引脚和所述第十二开关管的漏极连接；

所述第十二开关管的栅极与所述晶体的第二端连接；所述第十二开关管的源极接地。

4.根据权利要求2所述的石英晶体振荡器电路，其特征在于，所述第五电容和所述第六电容均为晶振的负载电容。

5.根据权利要求2所述的石英晶体振荡器电路，其特征在于，所述第九开关管为共源共栅管。

6.根据权利要求2所述的石英晶体振荡器电路，其特征在于，所述第五电阻为偏置电阻。

7.根据权利要求3所述的石英晶体振荡器电路，其特征在于，所述第一开关管、所述第二开关管、所述第七开关管和所述第十二开关管均为NMOS管。

8.根据权利要求3所述的石英晶体振荡器电路，其特征在于，所述第三开关管、所述第四开关管、所述第五开关管、所述第六开关管、所述第八开关管、所述第九开关管、所述第十开关管和所述第十一开关管均为PMOS管。

Images