JP2018174013A - ダイナミックストローブタイミング - Google Patents

Abstract

【課題】ストローブ信号の長すぎる継続時間によって、長すぎる検知時間、電力消費の増加、および／または、検知精度の低下、が生じない技術を提供する。
【解決手段】ダイナミックストローブタイミングのためシステム１００において、コントローラは、データ転送を促進するためにストローブ信号を生成するように構成されている。コントローラは、ストローブ信号の開始に応答してフィードバック信号を受信するように構成されている。コントローラは、フィードバック信号に基づいてストローブ信号の継続時間を制御するように構成されている。
【選択図】図１Ａ

Description

本開示は、さまざまな実施形態において、データ転送を促進するためのストローブ信号に関し、より詳細には、ストローブ信号のダイナミックなタイミングに関する。

データ記憶デバイスなどの多くの電気回路およびデバイスは、ストローブ信号を使用する。ストローブ信号は、例えば、記憶セルで記憶されるデータを検知するセンシング回路構成によって使用される継続時間（例えば、時間の長さ）を制御するために、センシング回路構成に供給可能である。ストローブ信号の長すぎる継続時間によって、長すぎる検知時間、電力消費の増加、および／または、検知精度の低下が生じる場合がある。

ダイナミックストローブタイミング用の装置が提示される。１つの実施形態では、装置はコントローラを含む。コントローラは、ある特定の実施形態では、ストローブ信号を生成してデータ転送を促進するように構成される。コントローラは、１つの実施形態では、ストローブ信号の起動に応答してフィードバック信号を受信するように構成される。いくつかの実施形態では、コントローラは、フィードバック信号に基づいてストローブ信号の継続時間を制御するように構成される。

装置は、ある特定の実施形態では、センス増幅器ノードを初期電圧にするように構成されるノードドライバを含む。装置は、１つの実施形態では、初期電圧でのノードによる不揮発性メモリセルセットのメモリセルの読み出しを促進するためにストローブ信号を受信するように構成されるストローブ有効トランジスタを含む。いくつかの実施形態では、装置は、ストローブ信号をストローブ有効トランジスタに提供するように構成されるストローブドライバを含む。さまざまな実施形態では、装置は、ノードの電圧をバイアス電圧と比較するように構成される比較器を含む。ある特定の実施形態では、ノードの電圧が閾値電圧を通り越すのに応答して、比較器は、ストローブ信号をストローブ有効トランジスタに提供することを終了させるため、ストローブドライバに制御信号を出力するように構成される。

ダイナミックストローブタイミングのための方法が提示される。方法は、１つの実施形態では、ストローブ信号の印加に応答してノードの電圧変更を受信することを含む。さまざまな実施形態では、ノードの電圧変更は、ノードの電圧変更を初期電圧から過渡電圧に変更する。さらなる実施形態では、方法は、過渡電圧をバイアス電圧と比較することを含む。方法は、ある特定の実施形態では、過渡電圧とバイアス電圧との比較に基づいてストローブ信号の長さを制御することを含む。

ダイナミックストローブタイミング用の装置は、ストローブ信号の起動に応答してノードの電圧変更を検出するための手段を含む。ある特定の実施形態では、ノードの電圧変更は、ノードの電圧を初期電圧から過渡電圧に変更する。いくつかの実施形態では、装置は、過渡電圧と閾値電圧との間の関係を判断するための手段を含む。さまざまな実施形態では、装置は、過渡電圧と閾値電圧との間の関係に基づいてストローブ信号を終了させるための手段を含む。

添付の図面に示される特有の実施形態を参照して、より詳細な説明が以下に含まれる。これらの図面が本開示のある特定の実施形態のみを示し、そのため、本開示の範囲を限定すると見なされるべきでないことを理解した上で、添付の図面の使用を通してさらなる特殊性および詳細によって、本開示は示されかつ説明される。

ダイナミックストローブタイミングのシステムの１つの実施形態を示す概略的なブロック図である。

ダイナミックストローブタイミングのシステムの別の実施形態を示す概略的なブロック図である。

記憶セルのストリングの１つの実施形態を示す概略的なブロック図である。

記憶セルのアレイの１つの実施形態を示す概略的なブロック図である。

３Ｄの垂直ＮＡＮＤフラッシュメモリ構造の１つの実施形態を示す図である。

ダイナミックストローブタイミングを使用することができる回路構成の１つの実施形態を示す概略的なブロック図である。

ダイナミックストローブタイミングを使用することができる回路構成の信号タイミングの１つの実施形態を示すタイミング図である。

ダイナミックストローブコンポーネントの１つの実施形態を示す概略的なブロック図である。

ダイナミックストローブコンポーネントのさらなる実施形態を示す概略的なブロック図である。

ダイナミックストローブタイミングを使用する回路構成の１つの実施形態を示す概略的なブロック図である。

ダイナミックストローブタイミングを使用する回路構成の信号タイミングの１つの実施形態を示すタイミング図である。

ダイナミックストローブタイミングの方法の１つの実施形態を示す概略的なフローチャート図である。

ダイナミックストローブタイミングの方法のさらなる実施形態を示す概略的なフローチャート図である。

本開示の態様は、装置、システム、方法、またはコンピュータプログラム製品として具現化されてよい。それ故に、本開示の態様は、全体としてハードウェアの実施形態、（ファームウェア、常駐ソフトウェア、またはマイクロコードなどを含む）全体としてソフトウェアの実施形態、または、本明細書では全てが概して、「回路」、「モジュール」、「装置」、または「システム」と称される場合があるソフトウェアおよびハードウェアの態様を組み合わせる実施形態の形態を取ることができる。さらに、本開示の態様は、コンピュータ可読および／または実行可能プログラムコードを記憶する１つ以上の非一時的なコンピュータ可読記憶媒体において具現化されるコンピュータプログラム製品の形態を取ることができる。

本明細書に説明される機能ユニットの多くは、これらの実装の独立性をより詳細に強調するために、モジュールとして標示されている。例えば、モジュールは、カスタムＶＬＳＩ回路もしくはゲートアレイ、論理チップなどの既製の半導体、トランジスタ、または他の個別コンポーネントとして実装されてよい。モジュールは、フィールドプログラマブルゲートアレイ、プログラマブルアレイ論理、またはプログラマブル論理デバイスなどのプログラマブルハードウェアデバイスに実装されてもよい。

モジュールは、さまざまなタイプのプロセッサによって実行するためのソフトウェアに少なくとも部分的に実装されてもよい。実行可能コードの特定されたモジュールは、例えば、オブジェクト、手順、または機能として編成されてよいコンピュータ命令の、例えば、１つ以上の物理ブロックもしくは論理ブロックを含むことができる。それにもかかわらず、特定されたモジュールの実行ファイルは、共に物理的に位置する必要はなく、種々の場所に記憶される異種の命令を含むことができ、論理的に共に連結されるとき、モジュールを含み、かつモジュールの示される目的を実現する。

実際に、実行可能コードのモジュールは、単一の命令、または多くの命令を含むことができ、さらにまた、いくつかの異なるコードセグメント上で、種々のプログラムの間で、またはいくつかのメモリデバイスに亘って等で、分散されてよい。モジュールまたはモジュールの一部分がソフトウェアに実装される場合、ソフトウェア部分は、１つ以上のコンピュータ可読および／または実行可能記憶媒体に記憶することができる。１つ以上のコンピュータ可読記憶媒体の任意の組み合わせが利用可能である。コンピュータ可読記憶媒体は、特に限定されないが、例えば、電子、磁気、光学、電磁、赤外線、もしくは半導体システム、装置、またはデバイス、あるいは、前述の任意の適した組み合わせを含むことができるが、伝搬信号を含むことはない。本書の文脈の中で、コンピュータ可読および／または実行可能媒体は、命令実行システム、装置、プロセッサ、またはデバイスによってまたはこれらに関連して使用するためのプログラムを含み持つまたは記憶することができる、任意の有形のおよび／または非一時的な媒体であってよい。

本開示の態様の動作を行うためのコンピュータプログラムコードは、Ｐｙｔｈｏｎ、Ｊａｖａ（登録商標）、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋、Ｃ＃、またはＯｂｊｅｃｔｉｖｅ Ｃなどのオブジェクト指向プログラミング言語、「Ｃ」プログラミング言語、スクリプティングプログラミング言語、および／または他の同様のプログラミング言語などの従来の手続き型プログラミング言語を含む１つ以上のプログラミング言語の任意の組み合わせで書き込まれてよい。プログラムコードは、ユーザのコンピュータの１つ以上において、および／または、データネットワーク上などのリモートコンピュータまたはサーバにおいて部分的にまたは全体的に実行することができる。

コンポーネントは、本明細書で使用されるように、有形の、物理的な、非一時的なデバイスを含む。例えば、コンポーネントは、カスタムＶＬＳＩ回路、ゲートアレイ、または他の集積回路を含むハードウェア論理回路、論理チップ、トランジスタ、または他の個別デバイスなどの既製の半導体、および／または、他の機械デバイスもしくは電気デバイスとして実装されてよい。コンポーネントは、フィールドプログラマブルゲートアレイ、プログラマブルアレイ論理、またはプログラマブル論理デバイスなどのプログラマブルハードウェアデバイスに実装されてもよい。コンポーネントは、印刷回路基板（ＰＣＢ）などの電線路を通って１つ以上の他のコンポーネントと電気的に通信する、１つ以上のシリコン集積回路デバイス（例えば、チップ、ダイ、ダイプレーン、パッケージ）または他の個別電子デバイスを含むことができる。本明細書に説明されるモジュールのそれぞれは、ある特定の実施形態では、代替的には、コンポーネントによって具現化またはコンポーネントとして実装されてよい。

本明細書を通して、「１つの実施形態」、「一実施形態」、または同様の言語に言及することは、実施形態に関連して説明される特定の特徴、構造、または特性が本開示の少なくとも１つの実施形態に含まれることを意味する。よって、本明細書全体を通して「１つの実施形態において」、「一実施形態において」、および同様の言語における語句で表されることは、必ずではないが、全て同じ実施形態に言及するが、別段明白に指定されない限り、「全てではなく１つ以上の実施形態」を意味する。「含む」、「備える」、「有する」、およびこれらの変型の用語は、別段明白に指定されない限り、「限定はされないが、〜を含む」を意味する。項目に列挙したリストは、別段明白に指定されない限り、項目のいずれかまたは全てが相互に排他的であるおよび／または相互に包括的であることを暗示しない。「ａ」、「ａｎ」、および「ｔｈｅ」の用語はまた、別段明白に指定されない限り、「１つ以上の」に相当する。

本開示の態様は、本開示の実施形態に従って、方法、装置、システム、およびコンピュータプログラム製品の概略的なフローチャート図および／または概略的なブロック図を参照して後述される。概略的なフローチャート図および／または概略的なブロック図のそれぞれのブロック、および概略的なフローチャート図および／または概略的なブロック図におけるブロックの組み合わせがコンピュータプログラム命令によって実施可能であることは理解されるであろう。これらのコンピュータプログラム命令は、コンピュータのプロセッサ、または機械を製作するための他のプログラマブルデータ処理装置に提供可能であることで、プロセッサまたは他のプログラマブルデータ処理装置によって実行する命令によって、概略的なフローチャート図および／または概略的なブロック図（複数可）において指定される機能および／または作用を実装するための手段がもたらされる。

いくつかの代替的な実装形態では、ブロックに記される機能は、図示される順序以外で生じる場合があることも留意されるべきである。例えば、連続して示される２つのブロックは、実際には、実質的に同時に実行されてよい、または、ブロックは、伴う機能性に応じて、逆の順序で実行されることがあってもよい。機能、論理、または効果が図示の１つ以上のブロックもしくはその一部分と同等である他のステップおよび方法を想到することもできる。さまざまな矢印のタイプおよび線のタイプがフローチャート図および／またはブロック図に用いられているが、これらは対応する実施形態の範囲を限定するものではないと理解してよい。例えば、ある矢印は、図示された実施形態の列挙されたステップ間の特定されていない継続時間の待ち期間または監視期間を指していることがある。

以下の詳細な説明において、この一部を形成する添付の図面を参照する。前述の要約は、単なる例示であり、決して限定することを意図するものではない。上述された例示の態様、実施形態、および特徴に加えて、図面および以下の詳細な説明に言及することによって、さらなる態様、実施形態、および特徴が明らかとなるであろう。それぞれの図における要素の説明は、後出の図の要素に言及することができる。。同様の数字は、同様の要素の代替的な実施形態を含む図における同様の要素に言及することができる。

図１Ａは、不揮発性メモリデバイス１２０のダイナミックストローブコンポーネント１５０を含むシステム１００の１つの実施形態のブロック図である。ダイナミックストローブコンポーネント１５０は、不揮発性メモリ媒体コントローラ１２６、不揮発性メモリ素子１２３、またはデバイスドライバなどの一部であってよく、および／またはこれらと通信してよい。ダイナミックストローブコンポーネント１５０は、コンピューティングデバイス１１０の不揮発性メモリシステム１０２上で動作可能であり、このコンピューティングデバイス１１０は、プロセッサ１１１、揮発性メモリ１１２、およびネットワークインターフェース１１３を備えることができる。プロセッサ１１１は、１つもしくは複数の中央処理装置、１つもしくは複数の汎用プロセッサ、１つもしくは複数の特定用途向けプロセッサ、１つもしくは複数の仮想プロセッサ（例えば、コンピューティングデバイス１１０はホスト内で動作する仮想機械であってよい）、または、１つもしくは複数のプロセッサコアを備えてよい。ネットワークインターフェース１１３は、コンピューティングデバイス１１０および／または不揮発性メモリ媒体コントローラ１２６を、インターネットプロトコル（ＩＰ）ネットワーク、ストレージエリアネットワーク（ＳＡＮ）、ワイヤレスネットワーク、または有線ネットワークなどの通信ネットワーク１１５に通信可能に結合するように構成される１つ以上のネットワークインターフェースを備えることができる。

不揮発性メモリデバイス１２０は、さまざまな実施形態では、コンピューティングデバイス１１０に対して１つまたは複数の異なる場所に配設されてよい。１つの実施形態では、不揮発性メモリデバイス１２０は、半導体チップもしくはパッケージ、または、１つもしくは複数の印刷回路基板、格納筐体、ならびに／または他の機械および／もしくは電気支持構造に配設される他の集積回路デバイスなどの１つ以上の不揮発性メモリ素子１２３を備える。例えば、不揮発性メモリデバイス１２０は、１つ以上のダイレクトインラインメモリモジュール（ＤＩＭＭ）カード、１つ以上の拡張カードおよび／もしくはドーターカード、ソリッドステートドライブ（ＳＳＤ）、または他のハードドライブデバイスを備えてよく、および／または、別のメモリおよび／またはストレージフォームファクタを有することができる。不揮発性メモリデバイス１２０は、コンピューティングデバイス１１０のマザーボードと統合および／もしくはこれに取り付けられてよく、コンピューティングデバイス１１０のポートおよび／またはスロットに設置されてよく、または、外部バス（例えば、外部ハードドライブ）上でコンピューティングデバイス１１０と通信したり、異なるコンピューティングデバイス１１０および／または専用格納器具上に設置されてよい。

不揮発性メモリデバイス１２０は、１つの実施形態において、プロセッサ１１１のメモリバス上（例えば、揮発性メモリ１１２と同じメモリバス上、揮発性メモリ１１２と異なるメモリバス上、または揮発性メモリ１１２の代わり等）に配設可能である。さらなる実施形態において、不揮発性メモリデバイス１２０は、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ（ＰＣＩ ＥｘｐｒｅｓｓまたはＰＣＩｅ）バス、シリアルアドバンスドテクノロジーアタッチメント（ＳＡＴＡ）バス、パラレルアドバンスドテクノロジーアタッチメント（ＰＡＴＡ）バス、小型コンピュータシステムインターフェース（ＳＣＳＩ）バス、ＦｉｒｅＷｉｒｅバス、ファイバーチャネル接続、ユニバーサルシリアルバス（ＵＳＢ）、またはＰＣＩｅアドバンスドスイッチング（ＰＣＩｅ−ＡＳ）バス等の、コンピューティングデバイス１１０の周辺バス上に配設されてよい。別の実施形態では、不揮発性メモリデバイス１２０は、イーサネット（登録商標）ネットワーク、インフィニバンドネットワーク、ネットワーク１１５上のＳＣＳＩ ＲＤＭＡ、ストレージエリアネットワーク（ＳＡＮ）、ローカルエリアネットワーク（ＬＡＮ）、または、インターネット、別の有線ネットワークおよび／またはワイヤレスネットワーク１１５等のワイドエリアネットワーク（ＷＡＮ）等のデータネットワーク１１５上に配設されてよい。

コンピューティングデバイス１１０は、非一時的なコンピュータ可読記憶媒体１１４をさらに備えることができる。コンピュータ可読記憶媒体１１４は、コンピューティングデバイス１１０（例えばプロセッサ１１１）に、本明細書に開示される１つ以上の方法のステップを行わせるように構成される実行可能命令を含むことができる。代替的には、またはさらに、ダイナミックストローブコンポーネント１５０は、非一時的な記憶媒体１１４に記憶される１つ以上のコンピュータ可読命令として具現化されてよい。

図示する実施形態における不揮発性メモリシステム１０２は、ダイナミックストローブコンポーネント１５０を含む。ダイナミックストローブコンポーネント１５０は、１つの実施形態では、後述される不揮発性メモリデバイス１２０のダイナミックストローブタイミング（例えば、ストローブ信号の継続時間）を管理するように構成される。ダイナミックストローブコンポーネント１５０は、ある特定の実施形態では、ストローブ信号の印加に応答してノードの電圧変更を受信することができる。いくつかの実施形態では、ノードの電圧変更は、ノードの電圧変更を初期電圧から過渡電圧に変更する。ダイナミックストローブコンポーネント１５０は、また、過渡電圧をバイアス電圧と比較することができる。ダイナミックストローブコンポーネント１５０は、過渡電圧とバイアス電圧との比較に基づいてストローブ信号の継続時間（例えば、時間の長さ）を制御することができる。よって、ストローブ信号の継続時間はダイナミックに制御されてよい。

１つの実施形態では、ダイナミックストローブコンポーネント１５０は、不揮発性メモリ媒体コントローラ１２６、不揮発性メモリ素子１２３、デバイスコントローラ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理、ＦＰＧＡまたは他のプログラマブル論理のファームウェア、マイクロコントローラ上での実行用のマイクロコード、または、特定用途向け集積回路（ＡＳＩＣ）などの１つ以上の不揮発性メモリデバイス１２０の論理ハードウェアを含むことができる。別の実施形態では、ダイナミックストローブコンポーネント１５０は、プロセッサ１１１上での実行のためのコンピュータ可読記憶媒体１１４に記憶される、デバイスドライバなどの実行可能ソフトウェアコードを含むことができる。さらなる実施形態では、ダイナミックストローブコンポーネント１５０は、実行可能ソフトウェアコードおよび論理ハードウェアの両方の組み合わせを含むことができる。

１つの実施形態では、ダイナミックストローブコンポーネント１５０は、バス１２５などを介してデバイスドライバまたは他の実行可能アプリケーションから記憶リクエストを受信するように構成される。ダイナミックストローブコンポーネント１５０はさらに、バス１２５を介して、デバイスドライバおよび／またはストレージクライアント１１６にデータを転送する、または、デバイスドライバおよび／またはストレージクライアント１１６からデータが転送される、ように構成されてよい。したがって、ダイナミックストローブコンポーネント１５０は、いくつかの実施形態では、記憶リクエストおよび関連のデータの転送を促進するために、１つ以上のダイレクトメモリアクセス（ＤＭＡ）モジュール、リモートＤＭＡモジュール、バスコントローラ、ブリッジ、およびバッファなどを含むおよび／またはこれらと通信することができる。別の実施形態では、ダイナミックストローブコンポーネント１５０は、ストレージクライアント１１６からのＡＰＩ呼び出しとして、またはＩＯ−ＣＴＬコマンドとして等で、記憶リクエストを受信することができる。

さまざまな実施形態によると、１つ以上のダイナミックストローブコンポーネント１５０と通信している不揮発性メモリ媒体コントローラ１２６は、１つ以上の不揮発性メモリデバイス１２０および／または不揮発性メモリ素子１２３を管理することができる。不揮発性メモリデバイス１２０は、複数のアドレス指定できる媒体記憶場所に配置および／またはパーティション分割されるソリッドステート記憶デバイスおよび／または半導体記憶デバイスなどの記録デバイス、メモリデバイス、および／または記憶デバイスを含むことができる。本明細書で使用されるように、媒体記憶位置は、メモリの任意の物理的ユニット（例えば、不揮発性メモリデバイス１２０上の任意の数の物理記憶媒体）に参照される。メモリユニットは、ページ、メモリ分割、ブロック、セクタ、または物理記憶場所のコレクションもしくはセット（例えば、論理ページ、論理ブロック）などを含むことができるが、これらに限定されるものではない。

デバイスドライバおよび／または不揮発性メモリ媒体コントローラ１２６は、特定の実施形態では、論理アドレス空間１３４をストレージクライアント１１６に提示することができる。本明細書で使用されるように、論理アドレス空間１３４は、メモリリソースの論理表現に言及する。論理アドレス空間１３４は、複数の（例えば、ある範囲の）論理アドレスを含むことができる。本明細書で使用されるように、論理アドレスは、論理ブロックアドレス（ＬＢＡ）、シリンダ／ヘッド／セクタ（ＣＨＳ）アドレス、ファイル名、オブジェクト識別子、ｉノード、汎用一意識別子（ＵＵＩＤ）、グローバル一意識別子（ＧＵＩＤ）、ハッシュコード、署名、索引項目、範囲、またはエクステントなどを含むがこれらに限定されるものではなく、メモリリソース（例えばデータ）を参照するための任意の識別子に参照される。

不揮発性メモリデバイス１２０用のデバイスドライバは、論理アドレス対物理アドレスマッピング構造などのメタデータ１３５を維持して、論理アドレス空間１３４の論理アドレスを不揮発性メモリデバイス１２０上の媒体記憶位置にマッピングすることができる。デバイスドライバは、記憶サービスを１つ以上のストレージクライアント１１６に提供するように構成されてよい。ストレージクライアント１１６は、コンピューティングデバイス１１０上で動作するローカルストレージクライアント１１６、および／またはネットワーク１１５および／またはネットワークインターフェース１１３を介してアクセス可能なストレージクライアント１１６を含むことができる。ストレージクライアント１１６は、オペレーティングシステム、ファイルシステム、データベースアプリケーション、サーバアプリケーション、カーネルレベルのプロセス、ユーザレベルのプロセス、およびアプリケーション等を含むことができるが、これらに限定されるものではない。

デバイスドライバは、１つ以上の不揮発性メモリデバイス１２０に通信可能に結合可能である。１つ以上の不揮発性メモリデバイス１２０は、ソリッドステート記憶デバイス、半導体記憶デバイス、またはＳＡＮ記憶リソースなどを含むが、これらに限定されない種々のタイプの不揮発性メモリデバイスを含むことができる。１つ以上の不揮発性メモリデバイス１２０は、１つ以上の対応する不揮発性メモリ媒体コントローラ１２６および不揮発性メモリ媒体１２２を含むことができる。デバイスドライバは、従来のブロックＩ／Ｏインターフェース１３１を介して１つ以上の不揮発性メモリデバイス１２０にアクセスできるようにしてよい。さらに、デバイスドライバは、ＳＣＭインターフェース１３２を通して向上させた機能性にアクセスできるようにしてよい。メタデータ１３５は、ブロックＩ／Ｏインターフェース１３１、ＳＣＭインターフェース１３２、キャッシュインターフェース１３３、または他の関連のインターフェースのいずれかを通して行われるデータ操作を管理および／または追跡するために使用可能である。

キャッシュインターフェース１３３は、不揮発性メモリデバイス１２０用のデバイスドライバを介してアクセス可能なキャッシュ特有の特徴を公開することができる。また、いくつかの実施形態では、ストレージクライアント１１６に提示されるＳＣＭインターフェース１３２は、１つ以上の不揮発性メモリデバイス１２０および／または１つ以上の不揮発性メモリ媒体コントローラ１２６によって実施されるデータ変換にアクセスできるようにする。

デバイスドライバは、１つ以上のインターフェースを通して論理アドレス空間１３４をストレージクライアント１１６に提示することができる。上述のように、論理アドレス空間１３４は、複数の論理アドレスを含むことができ、このアドレスのそれぞれは、１つ以上の不揮発性メモリデバイス１２０の各媒体位置に対応する。デバイスドライバは、論理アドレスと媒体位置等の間の何れかの間のマッピングを含むメタデータ１３５を維持することができる。

デバイスドライバは、データ、コマンド、および／またはクエリを、バス１２５上で１つ以上の不揮発性メモリデバイス１２０に転送するように構成される不揮発性メモリデバイスインターフェース１３９をさらに含むことができ、および／またはこれと通信することができる。バス１２５は、プロセッサ１１１のメモリバス、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ（ＰＣＩ ＥｘｐｒｅｓｓまたはＰＣＩｅ）バス、シリアルアドバンスドテクノロジーアタッチメント（ＡＴＡ）バス、パラレルＡＴＡバス、小型コンピュータシステムインターフェース（ＳＣＳＩ）、ＦｉｒｅＷｉｒｅ、ファイバーチャネル、ユニバーサルシリアルバス（ＵＳＢ）、ＰＣＩｅアドバンスドスイッチング（ＰＣＩｅ−ＡＳ）バス、ネットワーク１１５、インフィニバンド、またはＳＣＳＩ ＲＤＭＡなどを含むことができるが、これらに限定されるものではない。不揮発性メモリデバイスインターフェース１３９は、入力−出力コントロール（ＩＯ−ＣＴＬ）コマンド、ＩＯ−ＣＴＬコマンド拡張機能、またはリモートダイレクトメモリアクセスなどを使用して、１つ以上の不揮発性メモリデバイス１２０と通信可能である。

ネットワークインターフェース１１３は、コンピューティングデバイス１１０および／または不揮発性メモリ媒体コントローラ１２６を、ネットワーク１１５および／または１つ以上のリモートでネットワークアクセス可能なストレージクライアント１１６に通信可能に結合するように構成される１つ以上のネットワークインターフェースを含むことができる。ストレージクライアント１１６は、コンピューティングデバイス１１０上で交差するローカルストレージクライアント１１６および／またはネットワーク１１５および／またはネットワークインターフェース１１３を介してアクセス可能なリモートストレージクライアント１１６を含むことができる。不揮発性メモリ媒体コントローラ１２６は、１つ以上の不揮発性メモリデバイス１２０の一部、および／またはこれと通信している。図１Ａは単一の不揮発性メモリデバイス１２０を示しているが、本開示は、この点に関して限定されず、任意の数の不揮発性メモリデバイス１２０を組み込むように適応可能である。

不揮発性メモリデバイス１２０は、不揮発性メモリ媒体１２２の１つ以上の素子１２３を含むことができる。不揮発性メモリ媒体１２２は、ＲｅＲＡＭ、メモリスタメモリ、プログラマブルメタライゼーションセルメモリ、相変化メモリ（ＰＣＭ、ＰＣＭＥ、ＰＲＡＭ、ＰＣＲＡＭ、ｏｖｏｎｉｃ ｕｎｉｆｉｅｄ ｍｅｍｏｒｙ、カルコゲニドＲＡＭ、またはＣ−ＲＡＭ）、ＮＡＮＤフラッシュメモリ（例えば、２ＤのＮＡＮＤフラッシュメモリ、３ＤのＮＡＮＤフラッシュメモリ）、ＮＯＲフラッシュメモリ、ナノランダムアクセスメモリ（ナノＲＡＭまたはＮＲＡＭ）、ナノクリスタルワイヤーベースメモリ、酸化ケイ素ベースサブ１０ナノメートルプロセスメモリ、グラフェンメモリ、Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ（ＳＯＮＯＳ）、プログラマブルメタライゼーションセル（ＰＭＣ）、導電性ブリッジＲＡＭ（ＣＢＲＡＭ）、磁気抵抗ＲＡＭ（ＭＲＡＭ）、磁気記憶媒体（例えば、ハードディスク、テープ）、または光学記憶媒体などを含むことができるが、これらに限定されない。不揮発性メモリ媒体１２２の１つ以上の素子１２３は、ある特定の実施形態では、記憶域クラスメモリ（ＳＣＭ）を含む。

一方、ＮＡＮＤフラッシュなどのレガシ技術は、ブロックであってよく、および／または、ページアドレス指定可能な記憶域クラスメモリは、１つの実施形態において、バイトアドレス指定可能であってよい。さらなる実施形態では、記憶域クラスメモリは、ＮＡＮＤフラッシュより速いおよび／または耐用期間が長い（例えば、耐久性）、ＤＲＡＭより費用が低い、使用電力が低いおよび／または記憶密度が高い場合がある、または、他の技術と比較すると１つ以上の他の利点または改善点をもたらすことができる。例えば、記憶域クラスメモリは、ＲｅＲＡＭ、メモリスタメモリ、プログラマブルメタライゼーションセルメモリ、相変化メモリ、ナノＲＡＭ、ナノクリスタルワイヤーベースメモリ、酸化ケイ素ベースサブ１０ナノメートルプロセスメモリ、グラフェンメモリ、ＳＯＮＯＳメモリ、ＰＭＣメモリ、ＣＢＲＡＭ、ＭＲＡＭ、および／またはこれらの変形の１つ以上の不揮発性メモリ素子１２３を含むことができる。

不揮発性メモリ媒体１２２は、本明細書では、さまざまな実施形態において「メモリ媒体」と称されるが、不揮発性メモリ媒体１２２は、より一般的には、不揮発性メモリ媒体、または不揮発性記憶媒体等と称されることがある、データを記録することができる１つ以上の不揮発性記録媒体を含むことができる。さらに、不揮発性メモリデバイス１２０は、さまざまな実施形態において、不揮発性記録デバイス、不揮発性メモリデバイス、または不揮発性記憶デバイス等を含むことができる。

不揮発性メモリ媒体１２２は、チップ、パッケージ、プレーン、またはダイなどを含むことができるがこれらに限定されない１つ以上の不揮発性メモリ素子１２３を含むこともできる。不揮発性メモリ媒体コントローラ１２６は、不揮発性メモリ媒体１２２上でのデータ操作を管理するように構成可能であり、かつ、１つ以上のプロセッサ、プログラマブルプロセッサ（例えば、ＦＰＧＡ）、ＡＳＩＣ、またはマイクロコントローラ等を含むことができる。いくつかの実施形態では、不揮発性メモリ媒体コントローラ１２６は、不揮発性メモリ媒体１２２にデータを記憶および／またはここからデータを読み出し、不揮発性メモリデバイス１２０に対してデータを転送する等を実行するように構成される。

不揮発性メモリ媒体コントローラ１２６は、バス１２７によって不揮発性メモリ媒体１２２に通信可能に結合されてよい。バス１２７は、不揮発性メモリ素子１２３に対してデータを通信するためのＩ／Ｏバスを含むことができる。バス１２７は、アドレス指定および他のコマンドならびに制御情報を、不揮発性メモリ素子１２３に通信するための制御バスをさらに含むことができる。いくつかの実施形態では、バス１２７は、不揮発性メモリ素子１２３を不揮発性メモリ媒体コントローラ１２６に並列に通信可能に結合できる。この並列アクセスは、不揮発性メモリ素子１２３をグループとして管理可能にして、論理メモリ素子１２９を形成することができる。論理メモリ素子は、各論理メモリユニット（例えば、論理ページ）および／または論理メモリ分割（例えば、論理ブロック）にパーティション分割可能である。論理メモリユニットは、不揮発性メモリ素子のそれぞれの物理メモリユニットを論理的に組み合わせることによって形成されてよい。

不揮発性メモリ媒体コントローラ１２６は、ある特定の実施形態では、ワード線のアドレスを使用して不揮発性メモリ素子１２３内でワード線のブロックを編成可能とすることで、ワード線が単調増加シーケンスに論理的に編成されるようにする（例えば、ワード線のアドレスを単調増加シーケンスに復号するおよび／または翻訳するなど）。さらなる実施形態では、不揮発性メモリ素子１２３内のブロックのワード線は、ワード線アドレスの単調増加シーケンスに物理的に配置可能であり、連続してアドレス指定されたワード線はまた、物理的に隣接している（例えば、ＷＬ０、ＷＬ１、ＷＬ２、…ＷＬＮ）。

不揮発性メモリ媒体コントローラ１２６は、コンピューティングデバイス１１０上で実行するデバイスドライバを含む、および／またはこれと通信可能である。デバイスドライバは、１つ以上のインターフェース１３１、１３２、および／または１３３を介してストレージクライアント１１６にストレージサービスを提供することができる。いくつかの実施形態では、デバイスドライバは、ブロック−デバイスＩ／Ｏインターフェース１３１を提供し、このインターフェース１３１を通じて、ストレージクライアント１１６はブロックレベルのＩ／Ｏ操作を行う。代替的には、またはさらに、デバイスドライバは、他のストレージサービスをストレージクライアント１１６に提供することができる記憶域クラスメモリ（ＳＣＭ）インターフェース１３２を提供可能である。いくつかの実施形態では、ＳＣＭインターフェース１３２は、ブロックデバイスインターフェース１３１に対する拡張機能を備えることができる（例えば、ストレージクライアント１１６は、ブロックデバイスインターフェース１３１に対する拡張機能または追加物によってＳＣＭインターフェース１３２にアクセスできる）。代替的には、またはさらに、ＳＣＭインターフェース１３２は、別個のＡＰＩ、サービス、および／またはライブラリとして提供されてよい。デバイスドライバはさらに、不揮発性メモリシステム１０２を使用してデータをキャッシュするためのキャッシュインターフェース１３３を提供するように構成可能である。

デバイスドライバは、上述したように、データ、コマンド、および／またはクエリを、バス１２５上で不揮発性メモリ媒体コントローラ１２６に転送するように構成される不揮発性メモリデバイスインターフェース１３９をさらに含むことができる。

図１Ｂは、１つ以上のメモリダイもしくはチップ２１２を含むことができる不揮発性記憶デバイス２１０の一実施形態を示す。メモリダイ２１２は、いくつかの実施形態では、メモリアレイ２００、ダイコントローラ２２０、および読み出し／書き込み回路２３０Ａ／２３０Ｂのアレイ（２次元／または３次元）を含む。１つの実施形態では、さまざまな周辺回路によるメモリアレイ２００へのアクセスは、そのアレイの両側で対称になるように実施されることで、片側でのアクセス線および回路構成の密度は半分に低減する。読み出し／書き込み回路２３０Ａ／２３０Ｂは、さらなる実施形態では、メモリセルのページを並列に読み出すまたはプログラムすることを可能にする複数のセンスブロック２５０を含む。

メモリアレイ２００は、さまざまな実施形態では、行デコーダ２４０Ａ／２４０Ｂによるワード線ごとに、および、カラムデコーダ２４２Ａ／２４２Ｂによるビット線ごとにアドレス指定可能である。いくつかの実施形態では、コントローラ２４４は、１つ以上のメモリダイ２１２と同じメモリデバイス２１０（例えば、取り外し可能記憶域カードまたはパッケージ）に含まれる。コマンドおよびデータは、配線２３２を介して、ホストとコントローラ２４４との間で、および配線２３４を介して、コントローラと１つ以上のメモリダイ２１２との間で転送される。１つの実装形態は、複数のチップ２１２を含むことができる。

ダイコントローラ２２０は、１つの実施形態では、メモリアレイ２００上でメモリ操作を行うために読み出し／書き込み回路２３０Ａ／２３０Ｂと協働する。ダイコントローラ２２０は、特定の実施形態では、ダイナミックストローブコンポーネント１５０、状態マシン２２２、およびオンチップアドレスデコーダ２２４を含む。１つの実施形態では、状態マシン２２２は、ダイナミックストローブコンポーネント１５０の少なくとも一部分を含む。さらなる実施形態では、コントローラ２４４は、ダイナミックストローブコンポーネント１５０の少なくとも一部分を含む。さまざまな実施形態では、センスブロック２５０の１つ以上は、ダイナミックストローブコンポーネント１５０の少なくとも一部分を含む。

ダイナミックストローブコンポーネント１５０は、１つの実施形態では、ストローブ信号を生成してデータ転送を促進する、ストローブ信号の起動に応答してフィードバック信号を受信、およびフィードバック信号に基づいてストローブ信号の継続時間を制御するように構成される。

状態マシン２２２は、１つの実施形態では、メモリ操作のチップレベルの制御を提供する。オンチップアドレスデコーダ２２４は、アドレスインターフェースを提供し、ホストまたはメモリコントローラによって使用されるアドレス間をデコーダ２４０Ａ、２４０Ｂ、２４２Ａ、２４２Ｂによって使用されるハードウェアアドレスに変換する。特定の実施形態では、状態マシン２２２は、ダイナミックストローブコンポーネント１５０の一実施形態を含む。ダイナミックストローブコンポーネント１５０は、いくつかの実施形態では、ノードの電圧を閾値電圧と比較する。ダイナミックストローブコンポーネント１５０は、ある特定の実施形態では、デバイスドライバにおけるソフトウェア、デバイスコントローラ２４４におけるハードウェア、および／またはダイコントローラ２２０および／または状態マシン２２２におけるハードウェアとして具現化される。

１つの実施形態では、ダイコントローラ２２０、ダイナミックストローブコンポーネント１５０、デコーダ回路２２４、状態マシン回路２２２、デコーダ回路２４２Ａ、デコーダ回路２４２Ｂ、デコーダ回路２４０Ａ、デコーダ回路２４０Ｂ、読み出し／書き込み回路２３０Ａ、読み出し／書き込み回路２３０Ｂ、および／またはコントローラ２４４の１つまたは任意の組み合わせは、１つ以上の管理回路と称される可能性がある。

図２は、複数の記憶素子を含むＮＡＮＤストリングの１つの実施形態を示す。図２に示されるＮＡＮＤストリングは、いくつかの実施形態では、第１選択トランジスタ２７０と第２選択トランジスタ２７２との間で、直列に接続され、かつ位置する４つのトランジスタ２６０、２６２、２６４、２６６を含む。いくつかの実施形態では、トランジスタ２６０、２６２、２６４、２６６は、制御ゲートおよびフローティングゲートを含む。制御ゲート２９０、２９２、２９４、２９６は、１つの実施形態では、ワード線の一部分に接続され、またはこれを含む。さらなる実施形態では、トランジスタ２６０、２６２、２６４、２６６は、メモリセルとも称される記憶素子または記憶セルなどである。いくつかの実施形態では、記憶素子は複数のトランジスタ２６０、２６２、２６４、２６６を含むことができる。

第１選択トランジスタ２７０は、いくつかの実施形態では、ドレイン選択ゲートＳＧＤを介したビット線２８０へのＮＡＮＤストリング接続をゲート制御／接続する。第２選択トランジスタ２７２は、ある特定の実施形態では、ソース選択ゲートＳＧＳを介したソース線２８２へのＮＡＮＤストリング接続をゲート制御／接続する。第１選択トランジスタ２７０は、さらなる実施形態では、対応する選択ゲート２８６に電圧を印加することによって制御される。第２選択トランジスタ２７２は、いくつかの実施形態では、対応する選択ゲート２８８に電圧を印加することによって制御される。

図２に示されるように、ソース線２８２は、１つの実施形態では、ＮＡＮＤストリングにおけるそれぞれのトランジスタ／記憶セル２６０、２６２、２６４、２６６のソースに接続される。ＮＡＮＤストリングは、いくつかの実施形態では、プログラムされている幾つかの記憶素子２６０、２６２、２６４、２６６、および、プログラムされていない幾つかの記憶素子２６０、２６２、２６４、２６６を含むことができる。より詳細に後述されるように、ダイナミックストローブコンポーネント１５０は、記憶素子２６０、２６２、２６４、２６６に対してデータを検知するためのストローブ信号の継続時間を制御する（例えば、読み出し電圧、読み出し電流、および／または別の読み出しレベル）。ストローブ信号の継続時間は、記憶素子２６０、２６２、２６４、２６６に対するデータの検知に使用されるノードにおける電圧に基づいて制御されてよい。

図３は、複数のＮＡＮＤストリング３２０、３４０、３６０、３８０を示す回路図である。ＮＡＮＤ構造を使用したフラッシュメモリシステムのアーキテクチャは、幾つかのＮＡＮＤストリング３２０、３４０、３６０、３８０を含むことができる。例えば、図３は、複数のＮＡＮＤストリング３２０、３４０、３６０、３８０を含むメモリアレイ２００におけるＮＡＮＤストリング３２０、３４０、３６０、３８０を示す。図示した実施形態において、それぞれのＮＡＮＤストリング３２０、３４０、３６０、３８０は、ドレイン選択トランジスタ３２２、３４２、３６２、３８２、ソース選択トランジスタ３２７、３４７、３６７、３８７、および、記憶素子３２３〜３２６、３４３〜３４６、３６３〜３６６、３８３〜３８６を含む。ＮＡＮＤストリング３２０、３４０、３６０、３８０ごとに４つの記憶素子３２３〜３２６、３４３〜３４６、３６３〜３６６、３８３〜３８６が簡略化のために示されるが、いくつかのＮＡＮＤストリング３２０、３４０、３６０、３８０は、任意の数の記憶素子、例えば、３２、または６４などの同様の記憶素子を含むことができる。

ＮＡＮＤストリング３２０、３４０、３６０、３８０は、１つの実施形態では、ソース選択トランジスタ３２７、３４７、３６７、３８７によってソース線３１９に接続される。選択線ＳＧＳは、ソース側選択トランジスタを制御するために使用可能である。さまざまなＮＡＮＤストリング３２０、３４０、３６０、３８０は、１つの実施形態では、ドレイン選択トランジスタ３２２、３４２、３６２、３８２によってビット線３２１、３４１、３６１、３８１に接続される。ドレイン選択トランジスタ３２２、３４２、３６２、３８２は、ドレイン選択線ＳＧＤによって制御されてよい。いくつかの実施形態では、選択線は、必ずしもＮＡＮＤストリング３２０、３４０、３６０、３８０の間で共通である必要はなく、すなわち、ＮＡＮＤストリング３２０、３４０、３６０、３８０に対して異なる選択線を提供することができる。

上述したように、それぞれのワード線ＷＬ０〜ＷＬｎは、１つ以上の記憶素子３２３〜３８３、３２４〜３８４、３２５〜３８５、３２６〜３８６を含む。図示する実施形態では、それぞれのビット線３２１、３４１、３６１、３８１、および対応するＮＡＮＤストリング３２０、３４０、３６０、３８０は、メモリアレイ２００、記憶ブロック、または消去ブロックなどのカラムを含む。ワード線ＷＬ０〜ＷＬｎは、いくつかの実施形態では、メモリアレイ２００、記憶ブロック、または消去ブロックなどの行を含む。それぞれのワード線ＷＬ０〜ＷＬｎは、いくつかの実施形態では、それぞれの記憶素子３２３〜３８３、３２４〜３８４、３２５〜３８５、３２６〜３８６の制御ゲートを１列に接続する。代替的には、制御ゲートは、ワード線ＷＬ０〜ＷＬｎ自体によって提供することができる。いくつかの実施形態では、ワード線ＷＬ０〜ＷＬｎは、何十、何百、何千、または何百といった記憶素子３２３〜３８３、３２４〜３８４、３２５〜３８５、３２６〜３８６を含むことができる。

１つの実施形態では、それぞれの記憶素子３２３〜３２６、３４３〜３４６、３６３〜３６６、３８３〜３８６はデータを記憶するように構成される。例えば、１ビットのデジタルデータを記憶するときに、それぞれの記憶素子３２３〜３２６、３４３〜３４６、３６３〜３６６、３８３〜３８６の可能な閾値電圧（「ＶＴＨ」）の範囲は、「１」および「０」で割り当てられる論理データである２つの範囲に分割されてよい。ＮＡＮＤタイプのフラッシュメモリの１つの例では、ＶＴＨは、記憶素子３２３〜３２６、３４３〜３４６、３６３〜３６６、３８３〜３８６が消去された後に負になってよく、論理「１」と定義されてよい。１つの実施形態では、プログラム操作後のＶＴＨは、正であり、かつ論理「０」と定義される。

ＶＴＨが負であり、かつ読み出しが試みられるときに、いくつかの実施形態では、記憶素子３２３〜３２６、３４３〜３４６、３６３〜３６６、３８３〜３８６がオンし、論理「１」が記憶されていることを示す。ＶＴＨが正であり、かつ読み出し操作が試みられるときに、さらなる実施形態では、記憶素子はオンせず、これは論理「０」が記憶されることを示す。それぞれの記憶素子３２３〜３８３、３２４〜３８４、３２５〜３８５、３２６〜３８６は、複数のレベルの情報、例えば、複数ビットのデジタルデータを記憶することもできる。そのような実施形態では、ＶＴＨ値の範囲は、データのレベルの数に分割される。例えば、４つのレベルの情報がそれぞれの記憶素子３２３〜３２６、３４３〜３４６、３６３〜３６６、３８３〜３８６に記憶可能である場合、データ値「１１」、「１０」、「０１」、および「００」に割り当てられる４つのＶＴＨ範囲が存在する。

ＮＡＮＤタイプのメモリの１つの例では、消去操作後のＶＴＨは、負であってよく、かつ「１１」と定義されてよい。正のＶＴＨ値は、「１０」、「０１」、および「００」の状態に使用されてよい。１つの実施形態では、記憶素子３２３〜３２６、３４３〜３４６、３６３〜３６６、３８３〜３８６にプログラムされたデータと、記憶素子３２３〜３２６、３４３〜３４６、３６３〜３６６、３８３〜３８６の閾値電圧範囲との間の特有の関係は、記憶素子３２３〜３２６、３４３〜３４６、３６３〜３６６、３８３〜３８６に対して採用されたデータ符号化スキームに左右される。

いくつかの実施形態では、記憶素子３２３〜３２６、３４３〜３４６、３６３〜３６６、３８３〜３８６におけるデータを検知するために使用されるストローブ信号の継続時間は、長すぎる検知時間、電力消費の増加、および／または検知精度の低下が生じた場合に必要な継続時間より長くすることができる。そのような実施形態では、ダイナミックストローブコンポーネント１５０は、ストローブ信号の起動から生じるフィードバックに基づいて記憶素子３２３〜３２６、３４３〜３４６、３６３〜３６６、３８３〜３８６に対するデータを検知するために使用されるストローブ信号の継続時間を制御することができる。

図４は、３Ｄの垂直ＮＡＮＤフラッシュメモリ構造４２９またはストリング４２９の断面視の１つの実施形態を示す。１つの実施形態では、垂直カラム４３２は、丸められ、かつ、４つの相を含むが、他の実施形態では、４つより多い又は少ない層が含まれてよく、他の形状を用いるとができる（例えば、「Ｉ」字形の代わりに「Ｕ」字形など）。１つの実施形態では、垂直カラム４３２は、ＳｉＯ２などの誘電体から作られる内側コア層４７０を含む。他の材料も使用可能である。内側コア４７０を取り囲んでいるのはポリシリコンチャネル４７１である。ポリシリコン以外の材料も使用可能である。ビット線に接続するのはチャネル４７１であることを留意されたい。チャネル４７１を取り囲んでいるのはトンネリング誘電体４７２である。１つの実施形態では、トンネリング誘電体４７２はＯＮＯ構造を有する。トンネリング誘電体４７２を取り囲んでいるのは、（例えば）窒化ケイ素といった、共有される電荷トラップ層４７３である。他の材料および構造も使用可能である。本明細書に説明される技術は、いずれの特定の材料または構造にも限定されない。

図４は、誘電体層ＤＬＬ４９、ＤＬＬ５０、ＤＬＬ５１、ＤＬＬ５２、およびＤＬＬ５３、ならびに、ワード線層ＷＬＬ４３、ＷＬＬ４４、ＷＬＬ４５、ＷＬＬ４６、およびＷＬＬ４７を示す。各々のワード線層は、酸化アルミニウム層４７７に取り囲まれるワード線領域４７６を含み、この酸化アルミニウム層４７７はブロッキング酸化（ＳｉＯ２）層４７８に取り囲まれる。ワード線層と垂直カラムとの物理的相互作用によって、メモリセルが形成される。よって、メモリセルは、１つの実施形態では、チャネル４７１、トンネリング誘電体４７２、（例えば、他のメモリセルと共有される）電荷トラップ層４７３、ブロッキング酸化層４７８、酸化アルミニウム層４７７、およびワード線領域４７６を含む。いくつかの実施形態では、ブロッキング酸化層４７８および酸化アルミニウム層４７７は、絶縁性を有する材料の単一層によって、または絶縁性を有する異なる材料の２つ以上の層によって置き換えられてよい。さらに、使用される材料は、二酸化ケイ素（ＳｉＯ２）または酸化アルミニウムに限定されない。例えば、ワード線層ＷＬＬ４７および垂直カラム４３２の一部分はメモリセルＭＣ１を含む。ワード線層ＷＬＬ４６および垂直カラム４３２の一部分はメモリセルＭＣ２を含む。ワード線層ＷＬＬ４５および垂直カラム４３２の一部分はメモリセルＭＣ３を含む。ワード線層ＷＬＬ４４および垂直カラム４３２の一部分はメモリセルＭＣ４を含む。ワード線層ＷＬＬ４３および垂直カラム４３２の一部分はメモリセルＭＣ５を含む。他のアーキテクチャにおいて、メモリセルは異なる構造を有することができるが、メモリセルは依然記憶ユニットである。

メモリセルがプログラムされるときに、メモリセルに関連付けられる電荷トラップ層４７３の一部分に電子が蓄積される。これらの電子は、ワード線領域４７６に対する適切な電圧に応答して、トンネリング誘電体４７２を通してチャネル４７１から電荷トラップ層４７３に引き込まれる。メモリセルの閾値電圧（Ｖｔｈ）は、蓄積された電荷の量に比例して増加する。１つの実施形態では、電荷トラップ層内への電子のファウラーノルドハイムトンネリング（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ ｔｕｎｎｅｌｉｎｇ）によるプログラミングが実現される。消去操作中、電子はチャネルに戻る、または正孔が電荷トラップ層に注入され、電子と再結合する。１つの実施形態では、ゲート誘起ドレインリーク（ＧＩＤＬ）などの物理機構を介して電荷トラップ層への正孔注入を使用して、消去が実現される。

異なるビット線上の異なるメモリ構造４２９（例えば、異なるＮＡＮＤストリング４２９）の同じ場所または位置における記憶セルは、ある特定の実施形態では、同じワード線上にあってよい。それぞれのワード線は、１セル当たり１ビットのデータが記憶される（ＳＬＣ）ときなどの１ページのデータ、１セル当たり２ビットのデータが記憶される（ＭＬＣ）ときなどの２ページのデータ、１セル当たり３ビットのデータが記憶される（ＴＬＣ）ときなどの３ページのデータ、１セル当たり４ビットのデータが記憶される（ＱＬＣ）ときなどの４ページのデータ、または別のページ数のデータを記憶することができる。

図示する実施形態では、垂直の３ＤのＮＡＮＤフラッシュメモリ構造４２９は、「Ｉ」型のメモリ構造４２９を含む。他の実施形態では、垂直の３ＤのＮＡＮＤフラッシュメモリ構造４２９は、「Ｕ」型の構造を含むことができ、または別の垂直および／または積層アーキテクチャを有することができる。特定の実施形態では、ストリング４２９の４つのセット（例えば、４８のワード線の４つのセット、または別の既定の数のワード線）は消去ブロックを形成することができるが、他の実施形態では、ストリング４２９の４つより少ないまたは多いセットが消去ブロックを形成することができる。理解できるように、任意の適した数の記憶セルは単一ストリング４２９の一部であってよい。１つの実施形態では、単一ストリング４２９は４８の記憶セルを含む。

図５は、ダイナミックストローブタイミングを使用することができる回路構成５００の１つの実施形態を示す概略的なブロック図である。ある特定の実施形態では、回路構成５００は、不揮発性メモリデバイス１２０のセンス増幅器のための回路構成の一部であってよい。いくつかの実施形態では、回路構成５００の一部分はセンス増幅器の一部であり、回路構成５００の一部分はセンス増幅器の外側にある（例えば、隣にある、隣接している）。例えば、検出ブロックはセンス増幅器の隣にあってよいが、それぞれのセンス増幅器に対して検出ブロックを複製することなく、複数のセンス増幅器によってプレーン全体、またはダイ全体などに使用可能である。

回路構成５００は、ノード５０４を特定の電圧（「ＶＬＯＰ」）にするノードドライバ５０２を含んでいる。ノードドライバ５０２は、ノード５０４を、初期電圧等の任意の適したＶＬＯＰにすることができる。例えば、１つの実施形態では、ノードドライバ５０２は、ノード５０４を、およそ「０．０」、「０．１」、「０．２」、「０．３」、「０．４」、「０．５」、または「０．６」ボルトのＶＬＯＰにすることができる。いくつかの実施形態では、ノードドライバ５０２は、ノード５０４を、０．０から０．５ボルトに及ぶＶＬＯＰにすることができる。「初期電圧」と言う用語は、方法または手順の開始時のデバイスまたはノードの電圧設定、方法または手順の開始時のデバイスまたはノードの第１の電圧設定、動作中のデバイスまたはノードの電圧変更、および／または方法または手順時のデバイスまたはノードの第１の電圧設定を意味することができる。例えば、１つの実施形態では、ノード５０４を初期電圧にすることは、ノード５０４の電圧をおよそ０．０ボルトからおよそ０．３ボルトの初期電圧まで変更することを含むことができる。別の例として、ノード５０４を初期電圧にすることは、ノード５０４の電圧を、任意の前の電圧からおよそ０．４ボルトに設定することを含むことができる。初期電圧のノード５０４によって、回路構成５００はストローブを有効にすることができる。ＶＬＯＰは任意の適した目的に使用されてよい。例えば、ＶＬＯＰは、（本明細書に説明されるように）ソースバイアスセンシングに使用可能である。別の例として、ＶＬＯＰはソースバイアスセンシングが使用されないときにＶＳＳに設定されてよい。さらなる例として、ＶＬＯＰは、ＳＥＮのＶｔ追跡などのためにｄｃ電圧（例えば、およそ０．２ボルト）にバイアスされてもよい。

図示のように、ノード５０４は、センス（「ＳＥＮ」）トランジスタ５０６のソース／ドレイン、およびローカルバス（「ＬＢＵＳ」）トランジスタ５０８のソース／ドレインに共通である。そのため、ＶＬＯＰは、ＳＥＮトランジスタ５０６のソース／ドレイン、およびＬＢＵＳトランジスタ５０８のソース／ドレインに共通である。

回路構成５００の動作中、センスバス（「ＳＢＵＳ」）をプリチャージするために、ＬＢＵＳプリチャージ（「ＬＰＣ」）トランジスタ５１０は第１のＬＰＣゲート信号によってアクティブにされることが可能であり、かつＬＢＵＳスイッチ（「ＬＳＷ」）トランジスタ５１２は第１のＬＳＷゲート信号によってアクティブにされることが可能である。ＬＢＵＳをプリチャージするために、ＬＰＣトランジスタ５１０は第２のＬＰＣゲート信号によってアクティブにされることが可能であり、かつ、ＬＳＷトランジスタ５１２は第２のＬＳＷゲート信号によってアクティブにされることが可能である。ＬＰＣトランジスタ５１０およびＬＳＷトランジスタ５１２を適正にアクティブにすると、ＬＢＵＳ信号は、１つ以上のデータラッチ５１４によって記憶するために１つ以上のデータラッチ５１４に供給される。さらに、ストローブ（「ＳＴＢ」）有効トランジスタ５１６は、ストローブドライバ５１８によって生じさせたＳＴＢゲート信号（例えば、ストローブ信号）によってアクティブにされる。ＳＴＢゲート信号は、不揮発性メモリデバイス１２０のメモリセルの読み出しを促進することができる。ＳＴＢ有効トランジスタ５１６は、ストローブのために回路構成５００を有効にすることを促進する任意のタイプのトランジスタであってよい。例えば、ＳＴＢ有効トランジスタ５１６は、バイポーラ接合トランジスタ、電界効果トランジスタ、接合電界効果トランジスタ、金属酸化物電界効果トランジスタ、または別のタイプのトランジスタであってよい。

ストローブドライバ５１８は、ＳＴＢゲート信号の継続時間を制御して、不揮発性メモリデバイス１２０においてデータを検知するために回路構成５００をアクティブにするストローブが生じる継続時間を判断する。いくつかの実施形態では、ストローブドライバ５１８は、ストローブドライバ５１８がＳＴＢゲート信号の開始および／または終了時を判断することを容易にするために、ストローブドライバ５１８にフィードバックを提供する制御信号を受信することができる。

回路構成５００の動作は、図６と共に後述する。図６は、ダイナミックストローブタイミングを使用することができる回路構成５００の信号タイミング６００の１つの実施形態を示すタイミング図である。具体的には、回路構成５００の動作中、ノードドライバ５０２は、第１時間６０２に、ノード５０４をＶＬＯＰ（例えば、０．３ボルトなどの初期電圧）にする。第２時間６０４に、第１のＬＰＣ電圧がＬＰＣトランジスタ５１０のゲートに供給され、第１のＬＳＷ電圧はＬＳＷトランジスタ５１２のゲートに供給され、ＳＢＵＳのプリチャージを促進する。第１のＬＰＣ電圧は、センス増幅器供給電圧（「ＶＤＤＳＡ」）など、ＳＢＵＳのプリチャージを促進する任意の適した電圧とすることができる。また、第１のＬＳＷ電圧は、供給電圧（「ＶＤＤ」）など、ＳＢＵＳのプリチャージを促進する任意の適した電圧とすることができる。

第３時間６０６に、第２のＬＰＣ電圧がＬＰＣトランジスタ５１０のゲートに供給され、第２のＬＳＷ電圧がＬＳＷトランジスタ５１２のゲートに供給され、ＬＢＵＳのプリチャージを促進する。第２のＬＰＣ電圧は、ＶＤＤＳＡを上回る電圧のような、ＬＢＵＳのプリチャージを促進する任意の適した電圧であってよい。さらに、第２のＬＳＷ電圧は、ＶＤＤを上回る電圧のような、ＬＢＵＳのプリチャージを促進する任意の適した電圧であってよい。いくつかの実施形態では、ＳＢＵＳおよびＬＢＵＳは同時（例えば、第２時間６０４および／または第３時間６０６）にプリチャージされる。他の実施形態では、ＳＢＵＳおよびＬＢＵＳは異なる時間にプリチャージされてよい。

第４時間６０８に、第３のＬＰＣ電圧がＬＰＣトランジスタ５１０のゲートに供給され、第３のＬＳＷ電圧がＬＳＷトランジスタ５１２のゲートに供給され、プリチャージを完了する。第３のＬＰＣ電圧および第３のＬＳＷ電圧はそれぞれ、プリチャージを終了する任意の適した電圧であってよい。１つの実施形態では、第３のＬＰＣ電圧および第３のＬＳＷ電圧はそれぞれソース供給電圧（「ＶＳＳ」）であってよい。

第５時間６１０に、第２のＬＳＷ電圧がＬＳＷトランジスタ５１２のゲートに供給され、かつストローブ電圧がＳＴＢ有効トランジスタ５１６のゲートに供給されるのに応答して、ストローブが開始する。ストローブ電圧は、ストローブを開始する任意の適した電圧であってよい。ストローブ電圧がＳＴＢトランジスタ５１６のゲートに供給されるのに応答して、ＶＬＯＰを変える過渡電圧６１２が、ノード５０４で生じる。

ＳＥＮトランジスタ５０６およびＬＢＵＳトランジスタ５０８の放電に応答して、過渡電圧６１２がノード５０４で生じる。過渡電圧６１２は、第５時間６１０に始まり、ピーク電圧まで上昇し、その後、第１時間６０２に設定された初期電圧までＶＬＯＰを戻すように低下する。特定の実施形態では、過渡電圧６１２は、トラフ電圧まで低下後、第１時間６０２に設定された初期電圧までＶＬＯＰを戻すように上昇する場合がある。

第６時間６１４に、第２のＬＳＷ電圧をＬＳＷトランジスタ５１２に供給せず、かつ、ストローブ電圧をＳＴＢ有効トランジスタ５１６のゲートに供給しないことに応答して、ストローブは終了する。第５時間６１０と第６時間６１４の間のストローブの継続時間は、フィードバック信号、およびストローブドライバ５１８の固定設定など、さまざまなトリガに基づいて変化する場合がある。いくつかの実施形態では、過渡電圧６１２は、ストローブタイミングをダイナミックに判断するために、ＳＴＢ有効トランジスタ５１６のゲートにストローブ電圧が供給されている継続時間を判断するために使用されてよい。

図７は、ダイナミックストローブコンポーネント１５０の１つの実施形態を示す。ダイナミックストローブコンポーネント１５０は、図１Ａ、図１Ｂ、図２、および／または図３に関連して述べたダイナミックストローブコンポーネント１５０と実質的に同様であってよい。一般に、上述したように、ダイナミックストローブコンポーネント１５０は、データ転送を促進するためにストローブ信号を生成し、ストローブ信号の起動に応答してフィードバック信号を受信し、フィードバック信号に基づいてストローブ信号の継続時間を制御する。図示した実施形態において、ダイナミックストローブコンポーネント１５０は、ストローブ生成モジュール７０２、フィードバックモニタモジュール７０４、継続時間制御モジュール７０６を含む。

さまざまな実施形態において、ストローブ生成モジュール７０２は、データ転送を促進する（例えば、データを読み出す、書き込む、および／または検証する）ためにストローブ信号を生成する。本明細書において使用されるように、「ストローブ信号」は、データの妥当性検査を行うために使用される任意の信号または他の信号、および／またはイベントが生じる際のタイミングウィンドウを提供する任意の信号を参照することができる。特定の実施形態では、ストローブ生成モジュール７０２は、データ読み出しプロセス、データ書き込みプロセス、および／またはデータ検証プロセス中にデータを検知するためにストローブ信号を生成する。いくつかの実施形態では、ストローブ生成モジュール７０２は、デフォルトの継続時間に基づいて所定の継続時間でストローブ信号を生成する。ストローブ信号を生成するとは、ストローブ有効信号を出力すること、電圧を出力すること、およびパルスを出力することなどを含むことができる。

特定の実施形態では、ストローブ生成モジュール７０２は、デフォルトの継続時間に基づいてストローブ信号を停止する（例えば、終了する（terminate））。さまざまな実施形態では、デフォルトの継続時間は、特定の回路をストローブする最大継続時間であってよい。例えば、最大継続時間はおよそ３５０ｎｓまたは７００ｎｓであってよい。１つの実施形態では、ストローブ生成モジュール７０２は、ＳＴＢ有効トランジスタ５１６などのＳＴＢトランジスタのゲートに供給されるストローブ信号を生成することができる。

特定の実施形態では、フィードバックモニタモジュール７０４は、ストローブ信号の起動に応答してフィードバック信号を受信する。フィードバック信号は、ストローブ信号を終了するべきときを指示するのに有用である任意の適した信号であってよい。ストローブ信号の起動は、ストローブ信号の開始、および所定の電圧を通り越すストローブ信号の電圧などを参照することができる。いくつかの実施形態では、フィードバック信号は、複数のトランジスタに共通のノードの電圧の変更に応答して生成される。特定の実施形態では、複数のトランジスタに共通のノードは、ＳＥＮトランジスタ５０６およびＬＢＵＳトランジスタ５０８に共通であるノード５０４であってよい。さまざまな実施形態では、複数のトランジスタに共通のノードの電圧の変更は、ストローブ信号の起動から生じる。１つの実施形態では、ノードの電圧の変更は、ノードの電圧を、初期電圧から過渡電圧に変更する。そのような実施形態では、過渡電圧は、ストローブ信号の起動時にスパイク的に発生（例えば、ピーク電圧まで上昇、トラフ電圧から低下）し、かつスパイクから初期電圧の方へ移行する。特定の実施形態では、フィードバック信号は、過渡電圧によって生成され、および／または過渡電圧であってよい。

ノード５０４が複数の目的に使用可能であることは留意されるべきである。具体的には、ノード５０４は、ＳＥＮトランジスタ５０６およびＬＢＵＳトランジスタ５０８のソース／ドレインに共通の電圧を提供するために使用されてよい。さらに、ノード５０４は、初期電圧から過渡電圧へのノードの電圧の変更によってフィードバック信号を提供するために使用されてよい。１つの実施形態では、ノードの電圧の変更は、ノード５０４における過渡電圧６１２として図６に示されている。

いくつかの実施形態では、継続時間制御モジュール７０６は、フィードバック信号に基づいてストローブ信号の継続時間を制御する。ストローブ信号の継続時間は、ストローブ信号が続く時間の長さであってよい。ストローブ信号の継続時間を制御することは、ストローブ信号を起動すること、ストローブ信号を終了すること、および／またはストローブ信号の時間の長さを判断することを意味することができる。１つの実施形態では、継続時間制御モジュール７０６は、フィードバック信号がバイアス信号に基づいた閾値を満たしていることに応答して、ストローブ信号の継続時間を制御する。閾値を満たすことは、閾値を上回っている、閾値を下回っている、閾値に達している、および／または閾値を通り越していることを意味することができる。例えば、１つの実施形態では、継続時間制御モジュール７０６は、ノード５０４のＶＬＯＰが閾値（例えば、閾値電圧、バイアス電圧）を上回っていることに応答して、ストローブ信号が継続するように制御する。別の例として、１つの実施形態では、継続時間制御モジュール７０６は、ノード５０４のＶＬＯＰが閾値を下回っていることに応答して、ストローブ信号を停止する（例えば、終了する（terminate））ように制御する。バイアス信号は、ストローブ信号が始まるおよび／または終了するべきときを判断するために有用である任意の適した信号であってよい。さまざまな実施形態では、バイアス信号は、ストローブ信号が終了するべきであるかどうかを判断するためにＶＬＯＰと比較するための閾値として使用されてよい。いくつかの実施形態では、ストローブ信号の継続時間を制御することによって、ストローブ信号はデフォルトの継続時間と比較して低減させることができる。例えば、ストローブ信号は、およそ、１０％、２０％、５０％、７０％、８０％、または９０％低減可能である。ストローブ信号の長さを低減することによって、センス増幅器回路の検知精度を高めることができる。

図８に、ダイナミックストローブコンポーネント１５０のさらなる実施形態が示されている。ダイナミックストローブコンポーネント１５０は、図１Ａ、図１Ｂ、図２、図３、および／または図７に関連して上述したダイナミックストローブコンポーネント１５０と実質的に同様であってよい。図示する実施形態では、ダイナミックストローブコンポーネント１５０は、ストローブ生成モジュール７０２、フィードバックモニタモジュール７０４、および継続時間制御モジュール７０６を含み、さらに、電圧モニタモジュール８０２、閾値比較モジュール８０４、ストローブ終了モジュール８０６を含む。

１つの実施形態では、電圧モニタモジュール８０２は、フィードバック信号の大きさを監視し、かつ、フィードバック信号が閾値を越える大きさに応答してストローブ信号の生成を停止する電圧モニタを含むことができる。閾値は、フィードバック信号が閾値に達するときにストローブ信号の生成を停止する時間を特定するように予め設定された電圧であってよい。例えば、１つの実施形態では、電圧モニタモジュール８０２は、ＶＬＯＰの大きさを監視することができ、かつ、ＶＬＯＰが閾値（例えば、バイアス電圧）を越える大きさに応答して、ストローブ信号の生成を停止するように継続時間制御モジュール７０６に指示することができる。本明細書で使用されているように、「閾値を越える」とは、閾値を通り越すことであり、閾値の下方から閾値の上方まで変化すること、閾値の上方から閾値の下方まで変化すること等を意味する。

特定の実施形態では、閾値比較モジュール８０４は、フィードバック信号をバイアス信号と比較する比較器を含む。いくつかの実施形態では、比較器は、ストローブ信号の継続時間を制御するための制御信号を出力することができる。例えば、１つの実施形態では、比較器は、フィードバック信号がバイアス信号に基づいた閾値を満たすことに応答してストローブ信号が継続するように指示するために制御信号を出力することができる。別の例として、比較器は、フィードバック信号がバイアス信号に基づいた閾値を満たさないことに応答して、ストローブ信号が終了するように指示するために制御信号を出力することができる。いくつかの実施形態では、閾値は、フィードバック信号が閾値に等しい場合に満足されてよい。対照的に、さまざまな実施形態では、閾値は、フィードバック信号が閾値を上回るまたは下回る場合に満たされない場合がある。特定の実施形態では、ストローブ終了モジュール８０６は、ストローブ信号を終了するようにストローブドライバ（例えば、ストローブドライバ５１８）を指示することができる。例えば、ストローブ終了モジュール８０６は、ストローブ信号を終了するようにストローブドライバに指示するために使用される制御信号を出力することができる。

図９は、ダイナミックストローブタイミングを使用する回路構成９００の１つの実施形態を示す概略的なブロック図である。回路構成９００は、比較器９０２を追加した、図５の回路構成５００と実質的に同様であってよい。いくつかの実施形態では、回路構成９００の一部分はセンス増幅器の一部であり、回路構成９００の一部分はセンス増幅器の外側にある（例えば、隣にある、隣接している）。例えば、１つの実施形態では、比較器９０２はセンス増幅器の一部であるが、別の実施形態では、比較器９０２はセンス増幅器の外側に位置付けられる。特定の実施形態では、複数のセンス増幅器に対して（回路構成を不必要に複製しないように、プレーン全体、ダイ全体、またはチップ全体に対して）比較器９０２が１つだけあってよい。比較器９０２は、２つの入力を比較し、かつ２つの入力の間の比較に基づいて出力をもたらすことができる任意の適したタイプのデバイスであってよい。例えば、比較器９０２は、増幅器、演算増幅器、論理ゲート、論理ゲートの組み合わせ、および回路などであってよい。比較器９０２は、第１入力９０４および第２入力９０６、ならびに出力９０８を含む。出力９０８は、第１入力９０４と第２入力９０６との比較の結果として生成される。

１つの実施形態では、第１入力９０４はノード５０４に結合され、第２入力９０６はバイアス電圧に結び付けられる。バイアス電圧は任意の適した電圧であってよい。例えば、バイアス電圧は、およそ「０．０」、「０．１」、「０．２」、「０．３」、または「０．４」ボルトであってよい。比較器９０２は、ノード５０４のＶＬＯＰがバイアス電圧を上回っているかどうかを判断する。さらに、比較器９０２は出力９０８を介して制御信号を出力する。制御信号は、ストローブドライバ５１８に結合されて、ストローブドライバ５１８が、ストローブ信号を印加し続けるように、またはストローブ信号の印加を停止する（例えば、ストローブ信号を終了する）ように指示することを促進する。

例えば、１つの実施形態では、ＶＬＯＰがバイアス電圧を上回る場合、制御信号は、ストローブドライバ５１８にストローブ信号を供給し続けるように指示することができる。対照的に、そのような実施形態では、ＶＬＯＰがバイアス電圧を下回る場合、制御信号は、ストローブドライバ５１８にストローブ信号の供給を終了するように指示することができる。さまざまな実施形態では、制御信号は、ロジックロー（ｌｏｇｉｃ ｌｏｗ）、ロジックハイ（ｌｏｇｉｃ ｈｉｇｈ）、「１」、「０」、アナログ信号、および／またはデジタル信号であってよい。

別の実施形態では、ＶＬＯＰがバイアス電圧を下回る場合、制御信号は、ストローブドライバ５１８にストローブ信号を供給し続けるように指示することができる。さらに、このような実施形態では、ＶＬＯＰがバイアス電圧を上回る場合、制御信号は、ストローブドライバ５１８にストローブ信号の供給を終了するように指示することができる。

回路構成９００の動作は、図１０と共に後述する。図１０は、ダイナミックストローブタイミングを使用する回路構成９００の信号タイミング１０００の１つの実施形態を示すタイミング図である。具体的には、回路構成９００の動作中、第１時間１００２に、ノードドライバ５０２はノード５０４をＶＬＯＰ（例えば、０．３ボルトなどの初期電圧）にする。第２時間１００４に、第１のＬＰＣ電圧がＬＰＣトランジスタ５１０のゲートに供給され、第１のＬＳＷ電圧がＬＳＷトランジスタ５１２のゲートに供給され、ＳＢＵＳのプリチャージを促進する。第１のＬＰＣ電圧は、ＶＤＤＳＡなど、任意の適した電圧とすることができる。また、第１のＬＳＷ電圧は、ＶＤＤなど、任意の適した電圧とすることができる。

第３時間１００６に、第２のＬＰＣ電圧がＬＰＣトランジスタ５１０のゲートに供給され、第２のＬＳＷ電圧がＬＳＷトランジスタ５１２のゲートに供給され、ＬＢＵＳのプリチャージを促進する。第２のＬＰＣ電圧は、ＶＤＤＳＡを上回る電圧のような、任意の適した電圧であってよい。さらに、第２のＬＳＷ電圧は、ＶＤＤを上回る電圧のような、任意の適した電圧であってよい。

第４時間１００８に、第３のＬＰＣ電圧がＬＰＣトランジスタ５１０のゲートに供給され、第３のＬＳＷ電圧がＬＳＷトランジスタ５１２のゲートに供給され、プリチャージを完了する。第３のＬＰＣ電圧および第３のＬＳＷ電圧はそれぞれ、任意の適した電圧であってよい。１つの実施形態では、第３のＬＰＣ電圧および第３のＬＳＷ電圧はそれぞれＶＳＳであってよい。

第５時間１０１０に、第２のＬＳＷ電圧がＬＳＷトランジスタ５１２のゲートに供給され、かつストローブ電圧がＳＴＢ有効トランジスタ５１６のゲートに供給されるのに応答して、ストローブが開始する。ストローブ電圧は任意の適した電圧であってよい。ストローブ電圧がＳＴＢトランジスタ５１６のゲートに供給されるのに応答して、ＶＬＯＰを変える過渡電圧１０１２が、ノード５０４で生じる。

第６時間１０１４に、ＶＬＯＰはバイアス電圧を上回って上昇することで、比較器９０２の出力９０８の制御信号は、ロジックハイからロジックローに移行する。

第７時間１０１６に、ＶＬＯＰはバイアス電圧を下回って降下することで、比較器９０２の出力９０８の制御信号は、ロジックローからロジックハイに移行する。この、ロジックローからロジックハイへの移行は、ストローブを終了するようにストローブドライバ５１８に信号で伝える。そのため、第７時間１０１６に、第２のＬＳＷ電圧をＬＳＷトランジスタ５１２のゲートに供給せず、かつ、ストローブ電圧をＳＴＢ有効トランジスタ５１６のゲートに供給しないことに応答して、ストローブは終了する。第８時間１０１８に、ノード５０４が過渡電圧ではないので、ＶＬＯＰは第１時間１００２で供給された初期電圧に戻る。

図１１は、ダイナミックストローブタイミングの方法１１００の１つの実施形態を示す。方法１１００はストローブ信号が提供される度に行われてよい。

方法１１００が開始すると、フィードバックモニタモジュール７０４は、ストローブ信号の印加に応答してノードの電圧変更を受信する（１１０２）。ノードの電圧変更は、ノードの電圧を初期電圧から過渡電圧に変更する。フィードバックモニタモジュール７０４は、過渡電圧をバイアス電圧と比較する（１１０４）。継続時間制御モジュール７０６が、過渡電圧とバイアス電圧の比較に基づいてストローブ信号の継続時間を制御し（１１０６）、方法１１００を終了する。

いくつかの実施形態では、ストローブ生成モジュール７０２は、不揮発性記憶セルのセットを読み出すために、不揮発性記憶セルのセットにストローブ信号を印加する。さまざまな実施形態では、継続時間制御モジュール７０６は、過渡電圧とバイアス電圧の比較に基づいてストローブ信号の継続時間を制御する制御信号を出力する。特定の実施形態では、継続時間制御モジュール７０６は、過渡電圧がバイアス電圧を上回っていることに応答してストローブ信号が継続するように指示する。いくつかの実施形態では、ストローブ終了モジュール８０６は、過渡電圧がバイアス電圧を下回っていることに応答してストローブ信号が終了するように指示する。

図１２は、ダイナミックストローブタイミングの方法１２００のさらなる実施形態を示す概略的なフローチャート図である。方法１２００が開始すると、ストローブ生成モジュール７０２は、不揮発性記憶セルのセットを読み出すために不揮発性記憶セルのセットにストローブ信号を印加する（１２０２）。また、電圧モニタモジュール８０２は、ストローブ信号の印加に応答してノードの電圧変更を受信する（１２０４）。ノードの電圧変更は、ノードの電圧変更を初期電圧から過渡電圧に変更する。閾値比較モジュール８０４は過渡電圧をバイアス電圧と比較する（１２０６）。継続時間制御モジュール７０６は、過渡電圧とバイアス電圧との比較に基づいて、ストローブ信号の継続時間を制御する制御信号を出力する（１２０８）。ストローブ終了モジュール８０６は、制御信号を使用して、過渡電圧がバイアス電圧を超えるのに応答してストローブ信号が終了するように指示し（１２１０）、方法１２００は終了する。

ストローブ信号の起動に応答してノードの電圧変更を検出するための手段は、さまざまな実施形態では、ダイナミックストローブコンポーネント１５０、フィードバックモニタモジュール７０４、電圧モニタモジュール８０２、状態マシン２２２、センスブロック２５０、回路構成５００、比較器、トランジスタ、コントローラ、不揮発性メモリ媒体コントローラ１２６、ホストコンピューティングデバイス１１０、デバイスドライバ、ホストコンピューティングデバイス１１０上で実行するコントローラ（例えば、デバイスドライバなど）、プロセッサ１１１、ＦＰＧＡ、ＡＳＩＣ、他の論理ハードウェア、および／またはコンピュータ可読記憶媒体に記憶される他の実行可能コードのうちの１つ以上を含むことができる。他の実施形態は、ストローブ信号の起動に応答してノードの電圧変更を検出するための同様のまたは等価の手段を含むことができる。ある特定の実施形態では、ノードの電圧変更は、ノードの電圧を初期電圧から過渡電圧に変更する。

過渡電圧と閾値電圧との間の関係を判断するための手段は、さまざまな実施形態では、ダイナミックストローブコンポーネント１５０、フィードバックモニタモジュール７０４、継続時間制御モジュール７０６、状態マシン２２２、センスブロック２５０、回路構成５００、比較器、トランジスタ、コントローラ、不揮発性メモリ媒体コントローラ１２６、電圧モニタモジュール８０２、閾値比較モジュール８０４、ホストコンピューティングデバイス１１０、デバイスドライバ、ホストコンピューティングデバイス１１０上で実行するコントローラ（例えば、デバイスドライバなど）、プロセッサ１１１、ＦＰＧＡ、ＡＳＩＣ、他の論理ハードウェア、および／またはコンピュータ可読記憶媒体に記憶される他の実行可能コードを含むことができる。他の実施形態は、過渡電圧と閾値電圧との間の関係を判断するための同様のまたは等価の手段を含むことができる。

過渡電圧と閾値電圧との間の関係に基づいてストローブ信号を終了するための手段は、さまざまな実施形態では、ダイナミックストローブコンポーネント１５０、継続時間制御モジュール７０６、ストローブ終了モジュール８０６、状態マシン２２２、センスブロック２５０、回路構成５００、比較器、トランジスタ、コントローラ、不揮発性メモリ媒体コントローラ１２６、ホストコンピューティングデバイス１１０、デバイスドライバ、ホストコンピューティングデバイス１１０上で実行するコントローラ（例えば、デバイスドライバ）、プロセッサ１１１、ＦＰＧＡ、ＡＳＩＣ、他の論理ハードウェア、および／またはコンピュータ可読記憶媒体に記憶される他の実行可能コードを含むことができる。他の実施形態は、過渡電圧と閾値電圧との間の関係に基づいてストローブ信号を終了するための同様のまたは等価の手段を含むことができる。

過渡電圧と閾値電圧との間の関係に基づいてストローブ信号を終了するように構成される制御信号を出力するための手段は、さまざまな実施形態では、ダイナミックストローブコンポーネント１５０、継続時間制御モジュール７０６、ストローブ終了モジュール８０６、状態マシン２２２、センスブロック２５０、回路構成５００、比較器、トランジスタ、コントローラ、不揮発性メモリ媒体コントローラ１２６、ホストコンピューティングデバイス１１０、デバイスドライバ、ホストコンピューティングデバイス１１０上で実行するコントローラ（例えば、デバイスドライバ）、プロセッサ１１１、ＦＰＧＡ、ＡＳＩＣ、他の論理ハードウェア、および／またはコンピュータ可読記憶媒体に記憶される他の実行可能コードを含むことができる。他の実施形態は、過渡電圧と閾値電圧との間の関係に基づいてストローブ信号を終了するように構成される制御信号を出力するための同様のまたは等価の手段を含むことができる。

本開示は、この趣旨または本質的な特性から逸脱することなく他の特有の形態で具現化されてよい。説明される実施形態は、あらゆる点で単なる例示であって制限するものではないと見なされるべきである。従って、本発明の範囲は、前述の説明によってではなく添付の特許請求の範囲によって指示される。特許請求の範囲と等価の意味および範囲内で生じる全ての変更は、この範囲内に包含されるものとする。

例示的な装置が以下の項目に記載される。
（項目１）
ストローブ信号を生成してデータ転送を促進し、ストローブ信号の起動に応答してフィードバック信号を受信し、フィードバック信号に基づいてストローブ信号の継続時間を制御する、コントローラを備えている装置。
（項目２）
前記コントローラは、さらに、電圧モニタを備えており、
電圧モニタは、フィードバック信号の大きさを監視するとともに、フィードバック信号が閾値を越える大きさに応答してストローブ信号の生成を停止する、項目１に記載の装置。
（項目３）
前記コントローラは、フィードバック信号がバイアス信号に基づいた閾値を満たしていることに応答して、ストローブ信号の継続時間を制御するように構成されている、項目１に記載の装置。
（項目４）
前記コントローラは、さらに、比較器を備えており、
比較器は、フィードバック信号とバイアス信号を比較するように構成されている、項目１に記載の装置。
（項目５）
比較器が、ストローブ信号の長さを制御するための制御信号を出力するように構成されている、項目４に記載の装置。
（項目６）
比較器が、フィードバック信号がバイアス信号に基づいた閾値を満たすことに応答して、ストローブ信号を継続するように指示するために制御信号を出力するように構成されている、項目４に記載の装置。
（項目７）
比較器が、フィードバック信号がバイアス信号に基づいた閾値を満たさないことに応答して、ストローブ信号を終了するように指示するために制御信号を出力するように構成されている、項目４に記載の装置。
（項目８）
前記コントローラは、さらに、ストローブドライバを備えており、
ストローブドライバは、制御信号を受信したことに応答してストローブ信号を終了するように構成されている、項目５に記載の装置。
（項目９）
フィードバック信号は、複数のトランジスタに共通したノードの電圧の変更に応答して生成される、項目１に記載の装置。
（項目１０）
ノードの電圧の変更が、ストローブ信号の開始に起因する、項目９に記載の装置。
（項目１１）
ノードの電圧の変更が、ノードの電圧を初期電圧から過渡電圧に変更する、項目９に記載の装置。
（項目１２）
過渡電圧は、ストローブ信号を開始したときにスパイク的に発生し、スパイクから初期電圧に向けて移行する、項目１１に記載の装置。
（項目１３）
センス増幅器ノードを初期電圧にするノードドライバと、
初期電圧におけるノードによる不揮発性メモリセルのセットのメモリセルの読み出しを促進するためにストローブ信号を受信するストローブ有効トランジスタと、
ストローブ信号をストローブ有効トランジスタに提供するストローブドライバと、
ノードの電圧とバイアス電圧を比較する比較器であって、ノードの電圧が閾値電圧を超えることに応答して、ストローブ信号をストローブ有効トランジスタに提供することを終了させるために、ストローブドライバに制御信号を出力する比較器と、
を備えている装置。
（項目１４）
ノードの電圧が、比較器への入力として使用されるとともに、不揮発性メモリセルのセットにおける他の目的に使用される、項目１３に記載の装置。
（項目１５）
ノードの電圧が、ストローブドライバがストローブ信号をストローブ有効トランジスタに提供することに応答して初期電圧から過渡電圧に移行する、項目１３に記載の装置。
（項目１６）
ストローブ信号の印加に応答してノードの電圧変更を受信する工程であって、ノードの電圧変更が、ノードの電圧を初期電圧から過渡電圧に変更する工程と、
過渡電圧とバイアス電圧を比較する工程と、
過渡電圧とバイアス電圧の比較に基づいてストローブ信号の長さを制御する工程と、
を備えている方法。
（項目１７）
さらに、不揮発性記憶セルのセットを読み出すために不揮発性記憶セルのセットにストローブ信号を印加する工程を備えている、項目１６に記載の方法。
（項目１８）
さらに、過渡電圧とバイアス電圧の比較に基づいてストローブ信号の長さを制御する制御信号を出力する工程を備えている、項目１６に記載の方法。
（項目１９）
制御信号は、過渡電圧がバイアス電圧を上回っていることに応答して、ストローブ信号を継続するように指示する、項目１８に記載の方法。
（項目２０）
制御信号は、過渡電圧がバイアス電圧を下回っていることに応答して、ストローブ信号を終了するように指示する、項目１８に記載の方法。
（項目２１）
ストローブ信号の開始に応答してノードの電圧変更を検出するための手段であって、ノードの電圧変更が、ノードの電圧を初期電圧から過渡電圧に変更することである手段と、
過渡電圧と閾値電圧の間の関係を判定するための手段と、
過渡電圧と閾値電圧の間の関係に基づいてストローブ信号を終了させるための手段と、
を備えている装置。
（項目２２）
さらに、過渡電圧と閾値電圧の間の関係に基づいてストローブ信号を終了する制御信号を出力するための手段を備えている、項目２１に記載の装置。

Claims (22)

1. ストローブ信号を生成してデータ転送を促進し、ストローブ信号の起動に応答してフィードバック信号を受信し、フィードバック信号に基づいてストローブ信号の継続時間を制御する、コントローラを備えている装置。
2. 前記コントローラは、さらに、電圧モニタを備えており、
   電圧モニタは、フィードバック信号の大きさを監視するとともに、フィードバック信号が閾値を越える大きさに応答してストローブ信号の生成を停止する、請求項１に記載の装置。
3. 前記コントローラは、フィードバック信号がバイアス信号に基づいた閾値を満たしていることに応答して、ストローブ信号の継続時間を制御するように構成されている、請求項１に記載の装置。
4. 前記コントローラは、さらに、比較器を備えており、
   比較器は、フィードバック信号とバイアス信号を比較するように構成されている、請求項１に記載の装置。
5. 比較器が、ストローブ信号の長さを制御するための制御信号を出力するように構成されている、請求項４に記載の装置。
6. 比較器が、フィードバック信号がバイアス信号に基づいた閾値を満たすことに応答して、ストローブ信号を継続するように指示するために制御信号を出力するように構成されている、請求項４に記載の装置。
7. 比較器が、フィードバック信号がバイアス信号に基づいた閾値を満たさないことに応答して、ストローブ信号を終了するように指示するために制御信号を出力するように構成されている、請求項４に記載の装置。
8. 前記コントローラは、さらに、ストローブドライバを備えており、
   ストローブドライバは、制御信号を受信したことに応答してストローブ信号を終了するように構成されている、請求項５に記載の装置。
9. フィードバック信号は、複数のトランジスタに共通したノードの電圧の変更に応答して生成される、請求項１に記載の装置。
10. ノードの電圧の変更が、ストローブ信号の開始に起因する、請求項９に記載の装置。
11. ノードの電圧の変更が、ノードの電圧を初期電圧から過渡電圧に変更する、請求項９に記載の装置。
12. 過渡電圧は、ストローブ信号を開始したときにスパイク的に発生し、スパイクから初期電圧に向けて移行する、請求項１１に記載の装置。
13. センス増幅器ノードを初期電圧にするノードドライバと、
    初期電圧におけるノードによる不揮発性メモリセルのセットのメモリセルの読み出しを促進するためにストローブ信号を受信するストローブ有効トランジスタと、
    ストローブ信号をストローブ有効トランジスタに提供するストローブドライバと、
    ノードの電圧とバイアス電圧を比較する比較器であって、ノードの電圧が閾値電圧を超えることに応答して、ストローブ信号をストローブ有効トランジスタに提供することを終了させるために、ストローブドライバに制御信号を出力する比較器と、
    を備えている装置。
14. ノードの電圧が、比較器への入力として使用されるとともに、不揮発性メモリセルのセットにおける他の目的に使用される、請求項１３に記載の装置。
15. ノードの電圧が、ストローブドライバがストローブ信号をストローブ有効トランジスタに提供することに応答して初期電圧から過渡電圧に移行する、請求項１３に記載の装置。
16. ストローブ信号の印加に応答してノードの電圧変更を受信する工程であって、ノードの電圧変更が、ノードの電圧を初期電圧から過渡電圧に変更する工程と、
    過渡電圧とバイアス電圧を比較する工程と、
    過渡電圧とバイアス電圧の比較に基づいてストローブ信号の長さを制御する工程と、
    を備えている方法。
17. さらに、不揮発性記憶セルのセットを読み出すために不揮発性記憶セルのセットにストローブ信号を印加する工程を備えている、請求項１６に記載の方法。
18. さらに、過渡電圧とバイアス電圧の比較に基づいてストローブ信号の長さを制御する制御信号を出力する工程を備えている、請求項１６に記載の方法。
19. 制御信号は、過渡電圧がバイアス電圧を上回っていることに応答して、ストローブ信号を継続するように指示する、請求項１８に記載の方法。
20. 制御信号は、過渡電圧がバイアス電圧を下回っていることに応答して、ストローブ信号を終了するように指示する、請求項１８に記載の方法。
21. ストローブ信号の開始に応答してノードの電圧変更を検出するための手段であって、ノードの電圧変更が、ノードの電圧を初期電圧から過渡電圧に変更することである手段と、
    過渡電圧と閾値電圧の間の関係を判定するための手段と、
    過渡電圧と閾値電圧の間の関係に基づいてストローブ信号を終了させるための手段と、
    を備えている装置。
22. さらに、過渡電圧と閾値電圧の間の関係に基づいてストローブ信号を終了する制御信号を出力するための手段を備えている、請求項２１に記載の装置。