JP2018157173A - パワーモジュールの製造方法、パワーモジュール、電子部品の製造方法、及び電子部品 - Google Patents

パワーモジュールの製造方法、パワーモジュール、電子部品の製造方法、及び電子部品 Download PDF

Info

Publication number
JP2018157173A
JP2018157173A JP2017101964A JP2017101964A JP2018157173A JP 2018157173 A JP2018157173 A JP 2018157173A JP 2017101964 A JP2017101964 A JP 2017101964A JP 2017101964 A JP2017101964 A JP 2017101964A JP 2018157173 A JP2018157173 A JP 2018157173A
Authority
JP
Japan
Prior art keywords
plating layer
nickel
layer
plating
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017101964A
Other languages
English (en)
Other versions
JP2018157173A5 (ja
JP7117747B2 (ja
Inventor
怜史 大矢
Reiji Oya
怜史 大矢
早紀 中木原
Saki Nakakihara
早紀 中木原
芳片 敏之
Toshiyuki Yoshikata
敏之 芳片
新子 比呂志
Hiroshi Shinko
比呂志 新子
廣一 志方
Koichi Shikata
廣一 志方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualtec Co Ltd
Original Assignee
Qualtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualtec Co Ltd filed Critical Qualtec Co Ltd
Publication of JP2018157173A publication Critical patent/JP2018157173A/ja
Publication of JP2018157173A5 publication Critical patent/JP2018157173A5/ja
Application granted granted Critical
Publication of JP7117747B2 publication Critical patent/JP7117747B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4846Connecting portions with multiple bonds on the same bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

【課題】半田により部材を接合する接合部分における高温下でのNiの拡散が抑制され、合金層の成長が抑制され、高温環境下を含み、良好な接合信頼性を維持できるパワーモジュール及び電子部品の製造方法、パワーモジュール、並びに電子部品を提供する。【解決手段】パワーモジュールの製造方法において、まず、放熱板6、絶縁基板4、及びパワーデバイスのうちの少なくとも一つの部材の金属層上にNi−Pめっきを行ってNi−Pめっき層5を形成し、Ni−Pめっき層5上にCuめっきを行ってCuめっき層8を形成する。そして、Cuめっき層8と、前記部材に対向する他の部材との間に、すずを含む半田材料31を配し、半田材料31を加熱により溶融させ、その後、凝固させて、Ni−Pめっき層5側にCu−Ni−Snを含む合金層32を有し、かつ半田層33を有し、Cuを0.5質量%以上2質量%以下含む接合部分34を形成する。【選択図】図2

Description

本発明は、支持体の金属層にニッケルめっき層又はニッケル−リンめっき層を設け、該ニッケルめっき層又はニッケル−リンめっき層と、支持体に対向する被着体との間に半田材料を配して半田接合部分を形成するパワーモジュール及び電子部品の製造方法、パワーモジュール、並びに電子部品に関する。
パワーモジュールは、コンバータ,インバータ等の電力変換器において、電力制御に用いられるパワー半導体素子であり、MOSFET(MOS電界効果トランジスタ)、IGBT(絶縁ゲートバイポーラトランジスタ)等のパワーデバイスの駆動回路及び自己保護構造を組み込んである。
前記電力変換器としては、太陽光発電装置,風力発電装置等の発電装置、エアコンディショナー,洗濯機,冷蔵庫等の民生用機器、及びHV車,電気自動車,電車等の車両等に備えられるものが挙げられる。
パワーモジュールとして、一面にCu配線を有する絶縁基板の該Cu配線と、パワーデバイスの下面にスパッタリング等により形成された金属層とを、半田層を含む接合部分を介し接合してケース内に収容した後、ケース内に封止樹脂を充填し、ケースの底面には冷却器を配し、パワーデバイスからの熱を放熱するように構成されたものがある。
前記接合部分は、例えば以下のようにして形成される。
絶縁基板のCu配線の表面に、次亜リン酸を還元剤とする無電解ニッケルめっき液及び置換金めっき液を用いて順次Ni−Pめっき層及びAuめっき層を形成する。そして、パワーデバイスの金属層とAuめっき層との間に半田材料を配し、リフロー処理を行うことで、半田材料が溶融し、半田材料とNi−Pめっき層との界面に合金層が形成された状態で半田材料が凝固し、接合部分が形成される。
従来、パワーデバイスの材料はSiであったが、近年、電力損失が少なく、電力密度を向上させることができるという観点からSiC又はGaN等の、バンドギャップが2.2eV以上であるワイドバンドギャップ半導体を有するパワーデバイスを用いることが検討されている。
Siパワーデバイスは150℃以上、ワイドバンドギャップ半導体を有するパワーデバイスは200℃以上の高温動作が可能であるので、パワーモジュールの冷却器を小さくすることができ、パワーモジュール全体を小さくすることができる。そして、パワーモジュールが自動車に用いられる場合、車体の軽量化に繋げることができる。
パワーデバイスが高温で動作されるので、前記接合部分の温度は150℃以上になり、前記Ni−Pめっき層のNiが半田層側に拡散して、合金層が成長する。その結果、合金層の下部にボイドが生じ、ボイドを起点としてクラックが生じ、このクラックが生じた部分から接合部が剥離し易くなり、接合信頼性が低下するという問題がある。
特許文献1には、表面にNiめっき層及びAuめっき層を順次形成してなるリードフレームに対してパワーデバイスを半田付けし、中間体を製造する第1ステップ、中間体の表面にプライマーを塗布し、乾燥させてプライマー層を形成する第2ステップ、プライマー層の表面に封止樹脂体を成形し、パワーモジュールを製造する第3ステップからなるパワーモジュールの製造方法において、第1ステップで熱処理を施して、Niが拡散されたAuめっき層を形成する発明が開示されている。この発明においては、Auめっき層によって、リードフレームに対し半田との間で良好な濡れ性を確保するとともに、Niの拡散によりAuめっき層とプライマーとの密着性を高めることが図られている。
特開2016−122719号公報
しかし、特許文献1の場合、Niの拡散によって、上述したように接合信頼性が低下する虞がある。
パワーモジュール以外の電子部品においても、夫々金属層を有する支持体と被着体とが、すずを含む半田材料を用いて形成された接合部分により接続されることが多い。接合部分は、支持体のCu配線にOSP処理を施した後、又は該Cu配線にNi−Pめっき層及びAuめっき層を形成した後、表面に半田材料を配することにより形成される。電子部品はさらなる小型化及び薄型化が要求されており、より高い接合信頼性が必要とされている。
本発明は斯かる事情に鑑みてなされたものであり、半田により部材を接合する接合部分における高温下でのNiの拡散が抑制され、合金層の成長が抑制され、高温環境下を含み、良好な接合信頼性を維持することができるパワーモジュール及び電子部品の製造方法、パワーモジュール、並びに電子部品を提供することを目的とする。
本発明者等は、鋭意研究を重ねた結果、パワーモジュールの接合される部材の金属層上にニッケルめっき層又はニッケル−リンめっき層を設け、該ニッケルめっき層上又はニッケル−リンめっき層上に銅めっき層を設け、該銅めっき層上に半田材料を配して接合部分を形成し、接合部分の銅の含有量、又は銅めっき層の厚みを調整することで、高温下でのニッケルの拡散が抑制され、良好な接合信頼性を維持することができるパワーモジュールを製造することができることを見出した。
そして、電子部品の支持体の金属層上にニッケルめっき層又はニッケル−リンめっき層を設け、該ニッケルめっき層上又はニッケル−リンめっき層上に銅めっき層を設け、該銅めっき層上に半田材料を配して接合部分を形成し、接合部分の銅の含有量、又は銅めっき層の厚みを調整することで、ニッケルの拡散が抑制され、良好な接合信頼性を維持することができることを見出し、本発明を完成するに至った。
即ち、本発明に係るパワーモジュールの製造方法は、夫々金属層を有する1又は2の放熱板、絶縁基板又は金属板、及びパワーデバイスを備えるパワーモジュールの製造方法において、前記放熱板、前記絶縁基板又は金属板、及び前記パワーデバイスのうちの少なくとも一つの部材の金属層上にニッケルめっき又はニッケル−リンめっきを行って、ニッケルめっき層又はニッケル−リンめっき層を形成し、該ニッケルめっき層上又はニッケル−リンめっき層上に銅めっきを行って銅めっき層を形成し、該銅めっき層と、前記部材に対向する他の部材との間に、すずを含む半田材料を配し、該半田材料を加熱により溶融させ、その後、凝固させて、前記ニッケルめっき層側又はニッケル−リンめっき層側にCu−Ni−Snを含む合金層を有し、銅を0.5質量%以上2質量%以下含む接合部分を形成することを特徴とする。
ここで、金属層とは、放熱板等の部材の表面に設けられたものであってもよく、又は部材が金属からなり、その金属表面を指すものであってもよい。以下、同様である。
また、銅めっきとしては、電解銅めっき、無電解銅めっきとしての自己触媒銅めっき及び置換銅めっき等が挙げられる。
従来のように、ニッケル−リンめっき層上に金めっき層を形成し、半田接合を行った場合、初期にCu−Ni−Snを含む合金層としての(Cu,Ni)6Sn5合金層が形成され、(Cu,Ni)6Sn5合金層の成長とともに、該合金層の下側に(Ni,Cu)3 Sn4 合金層が形成される。(Ni,Cu)3 Sn4 合金層は、ニッケルが拡散して成長し易く、ボイドが生じてクラックが発生し易い。
本発明においては、ニッケルめっき層上又はニッケル−リンめっき層上に銅めっき層を設けた上で、半田材料を配して接合部分を形成するので、銅めっき層から銅が供給されて(Cu,Ni)6Sn5合金層が速やかに形成される。接合部分で銅の濃度が大きくなるので、(Ni,Cu)3 Sn4 合金層の形成が抑制され、高温下での接合部分におけるニッケルの拡散が抑制される。ニッケルが拡散しないので、(Cu,Ni)6Sn5合金層の成長が抑制される。従って、合金層の下部にボイドが形成されてクラックが生じるのが抑制される。
接合部分の銅の含有量は0.5質量%以上2質量%以下に調整するので、ニッケルめっき層又はニッケル−リンめっき層と半田層との接合強度が低下することがないことと相まって、パワーモジュールは高温下の使用で、良好な接合信頼性を維持することができる。
本発明に係るパワーモジュールの製造方法は、夫々金属層を有する1又は2の放熱板、絶縁基板又は金属板、及びパワーデバイスを備えるパワーモジュールの製造方法において、前記放熱板、前記絶縁基板又は金属板、及び前記パワーデバイスのうちの少なくとも一つの部材の金属層上にニッケルめっき又はニッケル−リンめっきを行って、ニッケルめっき層又はニッケル−リンめっき層を形成し、該ニッケルめっき層上又はニッケル−リンめっき層上に銅めっきを行って、厚みが0.03μm以上2μm以下になるように銅めっき層を形成し、該銅めっき層と、前記部材に対向する他の部材との間に、すずを含む半田材料を配し、該半田材料を加熱により溶融させ、その後、凝固させて、前記ニッケルめっき層又はニッケル−リンめっき層側にCu−Ni−Snを含む合金層を有する接合部分を形成することを特徴とする。
本発明においては、ニッケルめっき層上又はニッケル−リンめっき層上に銅めっき層を形成した上で、半田材料を配して接合部分を形成するので、銅めっき層から銅が供給されてCu−Ni−Snを含む合金層が速やかに形成される。(Ni,Cu)3 Sn4 合金層の形成が抑制され、高温下での接合部分におけるニッケルの拡散が抑制され、合金層の成長が抑制される。従って、合金層の下部にボイドが形成されてクラックが生じるのが抑制される。
厚みが0.03μm以上2μm以下になるように銅めっき層が形成されているので、ニッケルめっき層又はニッケル−リンめっき層と半田層との接合強度が低下することがないことと相まって、パワーモジュールは、高温下で使用された場合に、良好な接合信頼性を維持することができる。
本発明に係るパワーモジュールの製造方法は、上述のパワーモジュールの製造方法において、前記銅めっき層は、硫酸銅、硫酸、及び塩素を含む置換銅めっき液を用いて形成されることを特徴とする。
本発明においては、銅めっき層を形成する際、置換銅めっき液に部材を浸漬のみすればよく、通電の必要がない。また、同じ無電解めっきである自己触媒めっきと比較して、液管理が非常に容易である。
本発明に係るパワーモジュールの製造方法は、上述のパワーモジュールの製造方法において、前記置換銅めっき液は、前記塩素を8ppm以上110ppm以下含むことを特徴とする。
本発明においては、接合信頼性が良好である。
本発明に係るパワーモジュールの製造方法は、上述のパワーモジュールの製造方法において、前記ニッケルめっき層又はニッケル−リンめっき層を形成した後、前記銅めっき層を形成する前に、酸性処理液により活性化処理を行うことを特徴とする。
本発明においては、ニッケルめっき層上又はニッケル−リンめっき層の表面に存在する酸化膜が除去され、銅めっきにおいて、該表面に均一に銅が析出される。
本発明に係るパワーモジュールの製造方法は、上述のパワーモジュールの製造方法において、前記酸性処理液は、酒石酸を1g/L以上70g/L以下含むことを特徴とする。
本発明においては、接合信頼性が良好である。
本発明に係るパワーモジュールの製造方法は、上述のパワーモジュールの製造方法において、前記銅めっき層にOSP処理を施すことを特徴とする。
本発明においては、銅めっき層の表面が酸化されるのが抑制される。
本発明に係るパワーモジュールの製造方法は、上述のパワーモジュールの製造方法において、前記ニッケル−リンめっき層は、次亜リン酸を還元剤とする無電解ニッケルめっき液を用いて形成されることを特徴とする。
無電解ニッケルめっき液を用いて形成され、合金層の下部にボイドが生じ易い場合に、良好に、ボイドの発生を抑制することができる。
本発明に係るパワーモジュールは、夫々金属層を有する1又は2の放熱板、絶縁基板又は金属板、及びパワーデバイスを備えるパワーモジュールにおいて、前記放熱板、前記絶縁基板又は金属板、及び前記パワーデバイスのうちの少なくとも一つの部材の金属層上に設けられた、ニッケルめっき層又はニッケル−リンめっき層と、該ニッケルめっき層上又はニッケル−リンめっき層上に設けられ、Cu−Ni−Snを含む合金層、及びすずを含む半田層を有し、前記部材に対向する他の部材を接合している接合部分とを備え、250℃で60分放置した後に半田ボールプル試験をサンプル数nで行った場合に、前記半田層で破壊した半田破壊モード数の、nに対する比率である半田破壊モード比率が55%以上であることを特徴とする。
本発明においては、高温下で使用される場合に、良好な接合信頼性を維持することができる。
本発明に係るパワーモジュールは、上述のパワーモジュールにおいて、前記パワーデバイスは、ワイドバンドギャップ半導体を有することを特徴とする。
本発明においては、接合部分の温度が150℃以上になる環境下で使用される場合でも、良好な接合信頼性を維持することができる。
本発明に係る電子部品の製造方法は、夫々金属層を有する支持体と被着体とを、すずを含む半田材料を用いて接続する電子部品の製造方法において、前記支持体の金属層上にニッケルめっき又はニッケル−リンめっきを行って、ニッケルめっき層又はニッケル−リンめっき層を形成し、該ニッケルめっき層上又はニッケル−リンめっき層上に銅めっきを行って銅めっき層を形成し、該銅めっき層と、前記被着体の金属層との間に、前記半田材料を配し、該半田材料を加熱により溶融させ、その後、凝固させて、前記ニッケルめっき層側又はニッケル−リンめっき層側にCu−Ni−Snを含む合金層を有し、銅を0.5質量%以上2質量%以下含む接合部分を形成することを特徴とする。
パワーモジュールの場合と同様に、得られた電子部品は良好な接合信頼性を維持することができる。
本発明に係る電子部品の製造方法は、夫々金属層を有する支持体と被着体とを、すずを含む半田材料を用いて接続する電子部品の製造方法において、前記支持体の金属層上にニッケルめっき又はニッケル−リンめっきを行って、ニッケルめっき層又はニッケル−リンめっき層を形成し、該ニッケルめっき層上又はニッケル−リンめっき層上に銅めっきを行って、厚みが0.03μm以上2μm以下になるように銅めっき層を形成し、該銅めっき層と、前記被着体の金属層との間に、前記半田材料を配し、該半田材料を加熱により溶融させ、その後、凝固させて、前記ニッケルめっき層又はニッケル−リンめっき層側にCu−Ni−Snを含む合金層を有する接合部分を形成することを特徴とする。
パワーモジュールの場合と同様に、得られた電子部品は良好な接合信頼性を維持することができる。
本発明に係る電子部品の製造方法は、上述の電子部品の製造方法において、前記銅めっき層は、硫酸銅、硫酸、及び塩素を含む置換銅めっき液を用いて形成されることを特徴とする。
本発明においては、銅めっき層を形成する際、置換銅めっき液に部材を浸漬のみすればよく、通電の必要がない。また、同じ無電解めっきである自己触媒めっきと比較して、液管理が非常に容易である。
本発明に係る電子部品の製造方法は、上述の電子部品の製造方法において、前記置換銅めっき液は、前記塩素を8ppm以上110ppm以下含むことを特徴とする。
本発明においては、接合信頼性が良好である。
本発明に係る電子部品の製造方法は、上述の電子部品の製造方法において、前記ニッケルめっき層又はニッケル−リンめっき層を形成した後、前記銅めっき層を形成する前に、酸性処理液により活性化処理を行うことを特徴とする。
本発明においては、ニッケルめっき層上又はニッケル−リンめっき層の表面に存在する酸化膜が除去され、銅めっきにおいて、該表面に均一に銅が析出される。
本発明に係る電子部品の製造方法は、上述の電子部品の製造方法において、前記酸性処理液は、酒石酸を1g/L以上70g/L以下含むことを特徴とする
本発明においては、接合信頼性が良好である。
本発明に係る電子部品の製造方法は、前記銅めっき層にOSP処理を施すことを特徴とする。
本発明においては、銅めっき層の表面が酸化されるのが抑制される。
本発明に係る電子部品の製造方法は、上述の電子部品の製造方法において、前記ニッケル−リンめっき層は、次亜リン酸を還元剤とする無電解ニッケルめっき液を用いて形成されることを特徴とする。
無電解ニッケルめっき液を用いて形成され、合金層の下部にボイドが生じ易い場合に、良好に、ボイドの発生を抑制することができる。
本発明に係る電子部品は、夫々金属層を有する支持体と被着体とを、すずを含む半田材料により接続されている電子部品において、前記支持体の金属層上に設けられた、ニッケルめっき層又はニッケル−リンめっき層と、該ニッケルめっき層上又はニッケル−リンめっき層上に設けられ、Cu−Ni−Snを含む合金層、及びすずを含む半田層を有し、前記被着体の金属層を接合している接合部分とを備え、250℃で60分放置した後に半田ボールプル試験をサンプル数nで行った場合に、前記半田層で破壊した半田破壊モード数の、nに対する比率である半田破壊モード比率が55%以上であることを特徴とする。
本発明においては、高温下で使用される場合も含み、良好な接合信頼性を維持することができる。
本発明によれば、接合される部材の金属層上にニッケルめっき層又はニッケル−リンめっき層を設け、該ニッケルめっき層上又はニッケル−リンめっき層上に銅めっき層を設け、該銅めっき層上に半田材料を配して接合部分を形成し、銅めっき層は、接合部分の銅の含有量が0.5質量%以上2質量%以下になり、又は厚みが0.03μm以上2μm以下になるように形成するので、高温下での接合部分におけるニッケルの拡散が抑制され、合金層の成長が抑制されて合金層の下部でボイドが生じるのが抑制され、高温下で良好な接合信頼性を維持することができる。
実施の形態1に係るパワーモジュールを示す模式的断面図である。 絶縁基板と放熱板との接合構造を示す模式的断面図である。 パワーデバイスと絶縁基板との接合構造を示す模式的断面図である。 無電解Ni−Pめっき処理及び電解Cuめっき処理を施す場合のフローチャートである。 無電解Ni−Pめっき処理及び自己触媒Cuめっき処理を施す場合のフローチャートである。 電解Niめっき処理及び電解Cuめっき処理を施す場合のフローチャートである。 電解Niめっき処理及び自己触媒Cuめっき処理を施す場合のフローチャートである。 無電解Niめっき処理及び置換Cuめっき処理を示すフローチャートである。 放熱板上のNi−Pめっき層に形成されたCuめっき層にOSP処理を施し、OSP処理膜が形成された状態を示す模式的断面図である。 実施の形態2に係るパワーモジュールを示す模式的断面図である。 実施の形態3に係るパワーモジュールを示す模式的断面図である。 実施の形態4に係る電子部品の接合前後を示す模式的断面図である。 実施の形態5に係る電子部品の接合前後を示す模式的断面図である。 実施例1〜6、及び比較例1〜4の試験基板につき、250℃で0〜60分間放置した後、半田ボールプル試験を行い、プル強度及び破壊モード比率を求めた結果を示すグラフである。 実施例3、4、及び比較例1の試験基板につき、200℃で0〜1000時間放置した後、破壊モード比率を求めた結果を示すグラフである。 実施例4の接合部の断面のSEM(走査型電子顕微鏡)写真である。 比較例1の接合部の断面のSEM写真である。 実施例3の接合部の半田層を剥離した後の合金層の平面のSEM写真である。 比較例1の接合部の半田層を剥離した後の合金層の平面のSEM写真である。 実施例7、8及び比較例5の試験基板につき、250℃で0〜60分間放置した後、半田ボールプル試験を行い、プル強度及び破壊モード比率を求めた結果を示すグラフである。 実施例9〜12の試験基板を250℃で0〜60分間放置した後、半田ボールプル試験を行い、プル強度及び破壊モード比率を求めた結果を示すグラフである。 実施例3及び13、並びに比較例1の試験基板につき、250℃で0〜60分間放置した後、半田ボールプル試験を行い、破壊モード比率を求めた結果を示すグラフである。 250℃で60分放置した後の実施例13の試験基板の接合部の断面のSEM写真である。 実施例13〜16の試験基板につき、250℃で0〜60分間放置した後、半田ボールプル試験を行い、破壊モード比率を求めた結果を示すグラフである。 実施例13、15、17及び18の試験基板につき、250℃で0〜60分間放置した後、半田ボールプル試験を行い、破壊モード比率を求めた結果を示すグラフである。 実施例13、19〜24の試験基板につき、250℃で0〜60分間放置した後、半田ボールプル試験を行い、破壊モード比率を求めた結果を示すグラフである。 実施例13、及び24、並びに比較例1の試験基板につき、250℃で0〜60分間放置した後、半田ボールプル試験を行い、破壊モード比率を求めた結果を示すグラフである。 実施例3、7、24、及び比較例1、7の試験基板につき、150℃で0〜1000時間放置し、半田ボールプル試験を行った結果を示すグラフである。 実施例3、及び比較例1、7の試験基板につき、200℃で0〜1000時間放置し、半田ボールプル試験を行った。その結果を示すグラフである。
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
(実施の形態1)
図1は実施の形態1に係るパワーモジュール20を示す模式的断面図、図2は絶縁基板4と放熱板6との接合構造を示す模式的断面図、図3はパワーデバイス1と絶縁基板4との接合構造を示す模式的断面図である。
パワーモジュール20は、パワーデバイス1,1、絶縁基板4、放熱板6、冷却器7、ケース10、端子12,12、ワイヤ13,14、樹脂層15、及び絶縁基板19を備える。
放熱板6は銅製である。絶縁基板4は例えばセラミック製であり、絶縁基板4にはCuパッド9(図2参照)が設けられている。放熱板6と絶縁基板4の図2における下側のCuパッド9とは半田接合されている。
図2に示すように放熱板6の表面、及び絶縁基板4の下側のCuパッド9夫々にNi−Pめっき層(又はNiめっき層)5が設けられ、Ni−Pめっき層5,5間に接合部3が設けられている。図2に示すように、Cuパッド9とNi−Pめっき層5とで接続金属部2が構成される。
なお、図1においては、放熱板6上にNi−Pめっき層5が連続して設けられ、Ni−Pめっき層5上に接合部3及び接続金属部2が設けられた状態を示しているが、Ni−Pめっき層5、接合部3、及び接続金属部2の三層積層構造は放熱板6上に断続的に設けられるものであってもよい。
パワーデバイス1は、電力の変換及び制御、交流電源からの直流電源への変換(整流)等を行う、例えばSiC系又はGaN系等の半導体素子である。
図3に示すように、絶縁基板4のCuパッド9にNi−Pめっき層5が設けられ、Ni−Pめっき層5と、パワーデバイス1のスパッタリング等により形成された金属配線層との間に接合部3が設けられている。
図1に示すように、放熱板6には、絶縁基板19を介し冷却器7が取り付けられている。
ケース10は、底板に開口部を有する箱状をなす。該開口部から冷却器7が突出する状態で底板に放熱板6が嵌合し、パワーデバイス1、絶縁基板4、及び放熱板6がケース10に収容されている。
ケース10の高さ方向の中央部には、内側に突出した段部が設けられており、該段部に端子12,12が設けられている。
パワーデバイス1上の2つの電極は、アルミニウム製のワイヤ13,14により、端子12,12に接続されている。
そして、ケース10の内部には絶縁樹脂15が充填されている。
以下、絶縁基板4と放熱板6との接合について説明する。
図2Aに示すように、まず、放熱板6の表面、及び絶縁基板4の下側のCuパッド9にNi−Pめっき層5,5を設け、Ni−Pめっき層5,5の表面にCuめっき層8,8を設ける。
Ni−Pめっき層5及びCuめっき層8の形成は、以下のようにして行われる。
図4は、無電解Ni−Pめっき処理及び電解Cuめっき処理を施して、Ni−Pめっき層5及びCuめっき層8を形成する場合のフローチャートである。
放熱板6及び絶縁基板4各々に対し酸性脱脂剤を用い、50℃、5分の処理条件で脱脂を行う(S1)。
過硫酸ナトリウム100g/L及び硫酸10ml/Lを用いてソフトエッチング処理を行う(S2)。保持時間は1分である。
硫酸50g/Lを用いて酸処理を行う(S3)。保持時間は0.5分である。
硫酸28.7g/Lを用いてプリディップ処理を行う(S4)。保持時間は0.5分である。
アクチベータ処理液を用いてアクチベータを行う(S5)。保持時間は1分である。アクチベータ処理は、還元析出型の無電解ニッケル−めっき液中の還元剤が放熱板6及びCuパッド9上でのみ電子を放出するように触媒となるPdを付与する処理である。
触媒残渣除去液によりアクチベータ処理後の触媒残渣を除去する、ポストディップ処理を行う(S6)。保持時間は2分である。
その後、次亜リン酸を還元剤とする無電解ニッケルめっき液を用いて無電解Ni−Pめっき処理を行い、Ni−Pめっき層5を放熱板6及び絶縁基板4のCuパッド9の表面上に形成する(S7)。狙い厚みは5μmである。
次に、以下の電解Cuめっき液組成及びめっき条件にて電解Cuめっき処理を行い、Cuめっき層8をNi−Pめっき層5上に形成する(S8)。
<電解Cuめっき液組成>
硫酸銅・五水和物:100g/L
硫酸:190g/L
塩素:50mg/L
光沢剤:適量
<電解Cuめっき条件>
液温:室温
電流密度:2A/dm2
次に、Cuめっき層8,8間に半田材料31を配する。半田材料31としては、例えばSn−3.0Ag−0.5Cu半田シート、Sn−0.7Cu半田シート等が挙げられる。
そして、リフロー処理を行う。
リフローの装置としては、静止型リフロー装置(Malcom社製:「RDT250C」)を用いた。リフロー雰囲気は大気である。
一例として、昇温速度3.0℃/secで150℃まで昇温し、次に170℃まで120秒かけて昇温し、昇温速度1.5℃/secで250℃まで昇温し、10秒間保持する場合が挙げられる。
リフロー処理を行うことで、半田材料31が溶融し、図2Bに示すように、半田材料31とNi−Pめっき層5,5との界面にCu−Ni−Snを含む合金層32,32が形成された状態で半田材料31が凝固し、該合金層32,32、及び半田層33を有する接合部3が形成される。なお、一つの合金層32と半田層33とにより、本願の請求項1に係る接合部分34が構成される。
上述のステップS8において、Cuめっき層8は、リフロー処理後に生じる接合部分34のCuの含有量が0.5質量%以上2質量%以下になるように形成する。Cuの含有量の上限値は1.5質量%、1.3質量%、1質量%、0.8質量%、0.6質量%の順に好ましい。
又は、Cuめっき層8は、厚みが0.03μm以上2μm以下になるように形成する。Cuめっき層の厚みの上限値は1.5μm、1μm、0.75μm、0.5μm、0.4μm、0.3μm、0.1μmの順に好ましい。
本実施の形態の場合、初期に(Cu,Ni)6Sn5合金層が形成されるが、(Ni,Cu)3 Sn4 合金層の形成は抑制される。従って、ボイドが生じてクラックが発生するのが抑制される。
以下、パワーデバイス1と絶縁基板4との接合について説明する。
図3Aに示すように、半田のリフロー処理前に、上記と同様にして絶縁基板4のCuパッド9にNi−Pめっき層5を設け、Ni−Pめっき層5にCuめっき層8を設ける。Cuめっき層8とパワーデバイス1の前記金属配線層との間に半田材料31を配し、リフロー処理を行うことで、図3Bに示すように、半田材料31が溶融し、半田材料31とNi−Pめっき層5との界面にCu−Ni−Snを含む合金層32が形成された状態で半田材料31が凝固し、該合金層32及び半田層33を有する接合部3が形成される。該接合部3は、上述の絶縁基板4と放熱板6との間に設けられる接合部3と異なり、合金層32は一方の界面のみに有する。
Ni−Pめっき層5及びCuめっき層8は、上述の無電解Ni−Pめっき処理及び電解Cuめっき処理により形成される場合には限定されない。Ni−Pめっき層5及びCuめっき層8は、無電解Ni−Pめっき処理及び無電解Cuめっきの1種である自己触媒めっき処理により形成してもよい。
図5は、無電解Ni−Pめっき処理及び自己触媒Cuめっき処理を示すフローチャートである。以下、放熱板6と絶縁基板4とを接合する場合を例として説明する。
放熱板6及び絶縁基板4に対し酸性脱脂剤を用い、50℃、5分の処理条件で脱脂を行う(S11)。
過硫酸ナトリウム100g/L及び硫酸10ml/Lを用いてソフトエッチング処理を行う(S12)。保持時間は1分である。
硫酸50g/Lを用いて酸処理を行う(S13)。保持時間は0.5分である。
硫酸28.7g/Lを用いてプリディップ処理を行う(S14)。保持時間は0.5分である。
アクチベータ処理液を用いてアクチベータを行う(S15)。保持時間は1分である。
触媒残渣除去液によりアクチベータ処理後の触媒残渣を除去する、ポストディップ処理を行う(S16)。保持時間は2分である。
その後、次亜リン酸を還元剤とする無電解ニッケルめっき液を用いて無電解Ni−Pめっき処理を行い、Ni−Pめっき層5を放熱板6及びCuパッド9の表面上に形成する(S17)。狙い厚みは5μmである。
そして、上述のプリディップ処理、アクチベータ処理、及びポストディップ処理を行う(S18、S19、S20)。アクチベータ処理は、還元析出型の自己触媒Cuめっき液中の還元剤がNi−Pめっき層5上でのみ電子を放出するように触媒となるPdを付与する処理である。
その後、自己触媒Cuめっき液により、Ni−Pめっき層5上にCuめっき層8を形成する(S21)。自己触媒Cuめっきにおいては、自己触媒Cuめっき液中のCuイオンが、還元剤の酸化反応で放出される電子によって還元され、Ni−Pめっき層5の表面に析出する。
上述のステップS21において、Cuめっき層8は、形成される接合部分34のCuの含有量が0.5質量%以上2質量%以下になるように形成する。又は、Cuめっき層8は、厚みが0.03μm以上2μm以下になるように形成する。
また、電解Niめっき処理及び電解Cuめっき処理によりNiめっき層5及びCuめっき層8を形成することにしてもよい。
図6は、電解Niめっき処理及び電解Cuめっき処理を示すフローチャートである。以下、放熱板6と絶縁基板4とを接合する場合を例として説明する。
放熱板6及び絶縁基板4に対し酸性脱脂剤を用い、45℃、3分の処理条件で脱脂を行う(S31)。
過硫酸ナトリウム100g/L及び硫酸10ml/Lを用いてソフトエッチング処理を行う(S32)。保持時間は1分である。
硫酸50g/Lを用いて酸処理を行う(S33)。保持時間は0.5分である。
そして、スルファミン酸ニッケルめっき液により電解Niめっき処理を行い、Niめっき層5を放熱板6及びCuパッド9の表面上に形成する(S34)。狙い厚みは5μmである。なお、電解Niめっき液として、スルファミン酸ニッケルめっき液を用いる場合に限定されるものではなく、ワット浴を用いることにしてもよい。
以下にスルファミン酸ニッケルめっき液組成及び電解Niめっき条件を示す。
<スルファミン酸ニッケルめっき液組成>
スルファミン酸ニッケル・四水和物:450g/L
塩化ニッケル・六水和物:10g/L
ほう酸:30g/L
<電解Niめっき条件>
液温:50℃
電流密度:2A/dm2
その後、上述の電解Cuめっき処理を行い、Niめっき層5上にCuめっき層8を形成する(S35)。
上述のステップS35において、Cuめっき層8は、形成される接合部分34のCuの含有量が0.5質量%以上2質量%以下になるように形成する。又は、Cuめっき層8は、厚みが0.03μm以上2μm以下になるように形成する。
さらに、電解Niめっき処理及び自己触媒Cuめっき処理によりNiめっき層5及びCuめっき層8を形成することにしてもよい。
図7は、電解Niめっき処理及び自己触媒Cuめっき処理を示すフローチャートである。以下、放熱板6と絶縁基板4とを接合する場合を例として説明する。
放熱板6及び絶縁基板4に対し酸性脱脂剤を用い、50℃、5分の処理条件で脱脂を行う(S41)。
過硫酸ナトリウム100g/L及び硫酸10ml/Lを用いてソフトエッチング処理を行う(S42)。保持時間は1分である。
硫酸50g/Lを用いて酸処理を行う(S43)。保持時間は0.5分である。
そして、上述のスルファミン酸ニッケルめっき液により電解Niめっき処理を行い、Niめっき層5を放熱板6及びCuパッド9の表面上に形成する(S44)。狙い厚みは5μmである。
そして、上述のプリディップ処理、アクチベータ処理、及びポストディップ処理を行う(S45、S46、S47)。
自己触媒Cuめっき液により、Niめっき層5上にCuめっき層8を形成する(S48)。
上述のステップS48において、Cuめっき層8は、形成される接合部分34のCuの含有量が0.5質量%以上2質量%以下になるように形成する。又は、Cuめっき層8は、厚みが0.03μm以上2μm以下になるように形成する。
Ni−Pめっき層5及びCuめっき層8は、無電解Ni−Pめっき処理及び置換Cuめっき処理により形成することにしてもよい。
図8は、無電解Ni−Pめっき処理及び置換Cuめっき処理を示すフローチャートである。以下、放熱板6と絶縁基板4とを接合する場合を例として説明する。
放熱板6及び絶縁基板4各々に対し酸性脱脂剤を用い、50℃、5分の処理条件で脱脂を行う(S51)。
過硫酸ナトリウム100g/L及び硫酸10ml/Lを用いてソフトエッチング処理を行う(S52)。保持時間は1分である。
硫酸50g/Lを用いて酸処理を行う(S53)。保持時間は0.5分である。
硫酸28.7g/Lを用いてプリディップ処理を行う(S54)。保持時間は0.5分である。
アクチベータ処理液を用いてアクチベータを行う(S55)。保持時間は1分である。
触媒残渣除去液によりアクチベータ処理後の触媒残渣を除去する、ポストディップ処理を行う(S56)。保持時間は2分である。
その後、次亜リン酸を還元剤とする無電解ニッケルめっき液を用いて無電解Ni−Pめっき処理を行い、Ni−Pめっき層5を放熱板6及び絶縁基板4のCuパッド9の表面上に形成する(S57)。狙い厚みは5μmである。
活性化処理を行う(S58)。
活性化の酸性処理液は、酒石酸等の有機酸、及び/又は硫酸,塩酸等の無機酸を含む。酸性処理液は、酒石酸を1g/L以上70g/L以下含むのが好ましい。酒石酸の含有量の下限値は10g/L、20g/L、30g/Lの順により好ましい。上限値は60g/Lであるのがより好ましい。活性化処理は、液温が室温の状態で、10分間行う。
活性化処理は省略することができる。しかし、Ni−Pめっき層5の表面に存在する酸化膜が除去され、後続する置換Cuめっきにおいて、均一にCuが析出されるので、活性化処理を行う方が好ましい。
次に、以下の置換Cuめっき液組成及びめっき条件にて置換Cuめっき処理を行い、Ni−Pめっき層5上にCuめっき層8を形成する(S59)。
<置換Cuめっき液組成>
硫酸銅・五水和物:0.5g/L
硫酸:50g/L
塩素:8ppm以上110ppm以下
pH:1.0(NaOHで調整)
<置換Cuめっき条件>
液温:75℃
置換Cuめっきにおいては、NiとCuとのイオン化傾向の違いにより、Niが液中に溶出するときに放出される電子をCuイオンが受け取って、Ni−Pめっき層5上に析出する。
Cuめっき層8は、形成される接合部分34のCuの含有量が0.5質量%以上2質量%以下になるように形成する。又は、Cuめっき層8は、厚みが0.03μm以上2μm以下になるように形成する。
Cuめっき層8を形成する際、置換Cuめっき液に、Ni−Pめっき層5が形成された放熱板6又は絶縁基板4を浸漬のみすればよく、通電の必要がない。また、同じ無電解めっきである自己触媒めっきと比較して、液管理が非常に容易である。
置換Cuめっきを、電解Niめっきにより形成されたNiめっき層5に適用して、Cuめっき層8を形成することも可能である。
以上のように、本実施の形態においては、Ni−Pめっき層5(又はNiめっき層5)上にCuめっき層8を、厚みが0.03μm以上2μm以下になるように設けた上で、又は接合部3のCuの含有量が0.5質量%以上2質量%以下になるように調整して接合部3を形成するので、高温下での接合部3におけるNiの拡散が抑制され、合金層32の成長が抑制される。従って、合金層32の下部にボイドが形成されてクラックが生じるのが抑制され、パワーモジュール20は高温下の使用で、良好な接合信頼性を維持することができる。
以上のように形成されたCuめっき層8の表面にはOSP処理を施すことにしてもよい。OSP処理液としては、通常用いられるプリフラックス液を用いることができる。例えば四国化成工業株式会社製の「タフエースF2(LX)」等を使用できる。
Cuめっき層8に表面処理を行わなかった場合、長期に保管した場合、表面が酸化され、半田材料31の濡れ不良が生じることがある。
図9は、放熱板6上のNi−Pめっき層5に形成されたCuめっき層8にOSP処理を施し、OSP処理膜18が形成された状態を示す模式的断面図である。OSP処理膜18により、Cuめっき層8の酸化が防止され、接合性が低下するのが防止される。
(実施の形態2)
図10は、実施の形態2に係るパワーモジュール21を示す模式的断面図である。図中、図1と同一部分は同一符号を付して詳細な説明を省略する。
パワーモジュール21はパワーモジュール20と異なり、両面放熱構造を有する。
パワーモジュール21は、パワーデバイス1、放熱板6,6、冷却器7,7、金属板16、端子12、ワイヤ13、及び樹脂層15を備える。
図10における下側の放熱板6の表面の所定部分には上記と同様にしてNi−Pめっき層5が設けられており、パワーデバイス1の裏面には、スパッタリング等により形成された金属配線層が設けられている。該金属配線層と放熱板6のNi−Pめっき層5とは、接合部3により接合されている。
リフロー処理前には、Ni−Pめっき層5に、図3Aと同様にCuめっき層が設けられている。Cuめっき層と前記金属配線層との間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料とNi−Pめっき層5との界面にCu−Ni−Snを含む合金層が形成された状態で、半田材料が凝固し、接合部3が形成される。
パワーデバイス1の表面には、金属配線層にNi−Pめっき層を積層して接続金属部2が設けられており、同様にCu製の金属板16の両面には、Ni−Pめっき層5が設けられている。パワーデバイス1の接続金属部2と金属板16の裏面のNi−Pめっき層5とは接合部3により接合されている。リフロー処理前には図2Aと同様に、前記接続金属部2のNi−Pめっき層、及びNi−Pめっき層5に夫々Cuめっき層が設けられている。
接合部3は、図2Aと同様に、Cuめっき層間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料と、各Niめっき層との界面にCu−Ni−Snを含む合金層が形成された状態で、半田材料が凝固して形成される。
図10における上側の放熱板6の裏面の所定部分にはNi−Pめっき層5が設けられており、Ni−Pめっき層5は、金属板16の表面のNi−Pめっき層5に接合部3により接合されている。
リフロー処理前には、図2Aと同様に、各Ni−Pめっき層5にCuめっき層が設けられている。
接合部3は、Cuめっき層間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料と、各Ni−Pめっき層との界面にCu−Ni−Snを含む合金層が形成された状態で、半田材料が凝固して形成される。
放熱板6,6は対向するように配され、放熱板6,6の反対側の面には夫々絶縁基板19,19を介し冷却器7,7が取り付けられている。
冷却器7,7間には、絶縁樹脂を充填した樹脂層15が設けられている。
樹脂層15の高さ方向の中央部には端子12が挿入され、パワーデバイス1の電極とワイヤ13により接続されている。樹脂層15の、端子12が挿入されている部分と反対側の部分においては、放熱板6,6の端部が各別に外部に引き出されている。
Ni−Pめっき層5及びCuめっき層は、実施の形態1と同様に、無電解Ni−Pめっきと、電解Cuめっき,自己触媒Cuめっき,及び置換Cuめっきのいずれかとにより形成される。また、電解NiめっきによりNiめっき層5を形成することにしてもよい。
本実施の形態においては、実施の形態1と同様に、Ni−Pめっき層5(又はNiめっき層5)上にCuめっき層を、接合部3の接合部分のCuの含有量が0.5質量%以上2質量%以下になるように形成する。又は、Cuめっき層を、厚みが0.03μm以上2μm以下になるように形成する。
従って、高温下での接合部3におけるNiの拡散が抑制され、Cu−Ni−Snを含む合金層の成長が抑制される。合金層の下部にボイドが形成されてクラックが生じるのが抑制され、パワーモジュール21は高温下の使用で、良好な接合信頼性を維持することができる。
(実施の形態3)
図11は、実施の形態3に係るパワーモジュール22を示す模式的断面図である。図中、図1、図10と同一部分は同一符号を付して詳細な説明を省略する。
パワーモジュール22はパワーモジュール21と同様に、両面放熱構造を有する。
パワーモジュール22は、パワーデバイス1、絶縁基板4,4、放熱板6,6、冷却器7,7、端子12,12、及び樹脂層15を備える。
図11における下側の放熱板6の表面の所定部分には上記と同様にしてNi−Pめっき層5が設けられている。下側の絶縁基板4の両面には上述の接続金属部2が設けられている。前記Ni−Pめっき層5と、前記絶縁基板4の裏面の接続金属部2のNi−Pめっき層との間に接合部3が設けられている。
リフロー処理前には、Ni−Pめっき層に、上記と同様にしてCuめっき層が設けられている。接合部3は、図2Aと同様にCuめっき層間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料とNi−Pめっき層との界面にCu−Ni−Snを含む合金層が形成された状態で、半田材料が凝固して形成される。
前記絶縁基板4の表面の接続金属部2と、パワーデバイス1の下側のスパッタリング等により形成された金属配線層とは接合部3により接合されている。
パワーデバイス1の表面には、金属配線層にNi−Pめっき層が積層されて接続金属部2が設けられており、上側の絶縁基板4の両面には、Cu層にNi−Pめっき層が積層されて接続金属部2が設けられている。
上側の絶縁基板4の裏面の接続金属部2、及びパワーデバイス1の接続金属部2同士は接合部3により接合されている。
いずれもリフロー処理前には、接続金属部2のNi−Pめっき層にCuめっき層が設けられている。Cuめっき層間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料とNi−Pめっき層との界面にCu−Ni−Snを含む合金層が形成された状態で、半田材料が凝固して接合部3が形成される。
上側の放熱板6の裏面の所定部分にはNi−Pめっき層5が設けられている。Ni−Pめっき層5と、上側の絶縁基板4の表面の接続金属部2とは接合部3により接合されている。リフロー処理前には、前記Ni−Pめっき層5及び接続金属部2のNi−Pめっき層にCuめっき層が設けられている。Cuめっき層間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料とNi−Pめっき層との界面にCu−Ni−Snを含む合金層が形成された状態で、半田材料が凝固して接合部3が形成される。
放熱板6,6の対向面の反対側の面には夫々絶縁基板19,19を介し冷却器7,7が取り付けられている。
冷却器7,7間には、絶縁樹脂を充填した樹脂層15が設けられている。
樹脂層15の両側面の、高さ方向の中央部には端子12,12が挿入されている。図11における左側の端子12は、上側の絶縁基板4の接続金属部2と、接合部3を介して接続され、右側の端子12は、下側の絶縁基板4の接続金属部2と、接合部3を介して接続されている。
Ni−Pめっき層5及びCuめっき層は、実施の形態1及び2と同様に、無電解Ni−Pめっきと、電解Cuめっき,自己触媒Cuめっき,及び置換Cuめっきのいずれかとにより形成される。また、電解NiめっきによりNiめっき層5を形成することにしてもよい。
本実施の形態においては、実施の形態1及び2と同様に、Ni−Pめっき層5(又はNiめっき層5)上にCuめっき層を、接合部3の接合部分のCuの含有量が0.5質量%以上2質量%以下になるように形成する。又は、Cuめっき層を、厚みが0.03μm以上2μm以下になるように形成する。
従って、高温下での接合部3におけるNiの拡散が抑制され、Cu−Ni−Snを含む合金層の成長が抑制される。従って、合金層の下部にボイドが形成されてクラックが生じるのが抑制され、パワーモジュール22は高温下の使用で、良好な接合信頼性を維持することができる。
本実施の形態に係るパワーモジュール22はワイヤを有さないので、寄生容量を減じることができる。
(実施の形態4)
図12のA及びBは、実施の形態4に係る電子部品23の接合の前後を示す模式的断面図である。
電子部品23の基板24の表面には、Cu配線26,26が形成されている。
Cu配線26の表面及び側面には、上記と同様にして、Ni−Pめっき層5(又はNiめっき層5)が形成されている。
Ni−Pめっき層5の表面には、電解Cuめっき,自己触媒Cuめっき,及び置換Cuめっきのいずれかにより、上記と同様にしてCuめっき層8が形成されている。
Cuめっき層8の表面には、上記と同様にしてOSP処理膜18が形成されている。
チップ部品25の両端部に設けられた、例えばSn合金等からなる電極251,251をCu配線26,26に半田接合により接続することにより、チップ部品25が基板24に実装される。
電子部品23を製造する場合、Aに示すように、基板24のCu配線26,26の上側に、チップ部品25の電極251,251を配し、電極251,251とOSP処理膜18,18との間に半田材料を配する。
リフロー処理を行うことで、半田材料が溶融し、Bに示すように、半田材料とNi−Pめっき層5,5との界面にCu−Ni−Snを含む合金層32,32が形成された状態で半田材料が凝固し、該合金層32,32、及び半田層33,33を有する接合部3,3が形成される。
本実施の形態においては、実施の形態1〜3と同様に、Ni−Pめっき層5(又はNiめっき層5)上にCuめっき層8を、厚みが0.03μm以上2μm以下になるように形成する。
従って、Ni−Pめっき層5上にAuめっき層を形成した場合と異なり、高温下での接合部3におけるNiの拡散が抑制され、Cu−Ni−Snを含む合金層32の成長が抑制される。即ち、合金層32の下部にボイドが形成されてクラックが生じるのが抑制され、電子部品23は高温下での使用を含み、良好な接合信頼性を維持することができる。
電子部品23は、小型化及び薄型化を進め、接合部3がチップ部品25の発熱の影響を受け易くなった場合を含み、良好な接合信頼性を維持することができる。
(実施の形態5)
図13のA及びBは、実施の形態5に係る電子部品27の接合の前後を示す模式的断面図である。
電子部品27は、プリント配線板28とパッケージ基板36とを半田接合してなる。
プリント配線板28及びパッケージ基板36ともに、Cu配線26が形成されている。 Cu配線26の表面の半田接合をしない部分には、ソルダーレジストであるレジスト29が形成されている。
Aに示すように、プリント配線板28及びパッケージ基板36の半田接合をする部分において、Cu配線26の表面には、上記と同様にして、Ni−Pめっき層5(又はNiめっき層5)が形成されている。
Ni−Pめっき層5の表面には、電解Cuめっき,自己触媒Cuめっき,及び置換Cuめっきのいずれかにより、上記と同様にしてCuめっき層8が形成されている。
Cuめっき層8の表面には、上記と同様にしてOSP処理膜18が形成されている。
電子部品27を製造する場合、プリント配線板28のOSP処理膜18と、パッケージ基板36のOSP処理膜18との間に半田材料を配する。
リフロー処理を行うことで、半田材料が溶融し、Bに示すように、半田材料とNi−Pめっき層5,5との界面にCu−Ni−Snを含む合金層32,32が形成された状態で半田材料が凝固し、該合金層32,32、及び半田層33を有する接合部3が形成される。なお、一つの合金層32と半田層33とにより、本願の請求項11に係る接合部分34が構成される。
本実施の形態においては、実施の形態1〜4と同様に、Ni−Pめっき層5(又はNiめっき層5)上にCuめっき層8を、接合部3の接合部分のCuの含有量が0.5質量%以上2質量%以下になるように形成する。又は、Cuめっき層8を、厚みが0.03μm以上2μm以下になるように形成する。
従って、Ni−Pめっき層5上にAuめっき層を形成した場合と異なり、高温下での接合部3におけるNiの拡散が抑制され、Cu−Ni−Snを含む合金層32の成長が抑制される。即ち、合金層32の下部にボイドが形成されてクラックが生じるのが抑制され、電子部品23は高温下の使用を含み、良好な接合信頼性を維持することができる。
電子部品27は、小型化及び薄型化した場合に、良好な接合信頼性を維持することができる。
1.無電解Ni−Pめっき処理及び電解Cuめっき処理
[実施例1]
半田ボールプル試験基板として、直径0.48mmのCuパッドを多数有する基板を使用した。半田ボールプル試験基板は、市販の高耐熱性基材(ガラス転移温度300℃)を用いた。一般的なFR−4材を使用した場合、200℃及び250℃放置後の半田ボールプル試験を実施したとき、基材−銅箔間で剥離が頻発するので、前記高耐熱性基材を用いた。
上述の図4の無電解Ni−Pめっき処理及び電解Cuめっき処理のフローチャートに従って、半田ボールプル試験基板にNi−Pめっき層及びCuめっき層を形成した。Ni−Pめっき層の狙い厚みは5μm、Cuめっき層の狙い厚みは0.03μmである。
Cuめっき後の試験基板にフラックス(株式会社タムラ製:「EC−19S−8」)を塗布し、塗膜上にSn/Ag/Cu=96.5/3.0/0.5であり、直径が0.6mmの半田ボール(千住金属株式会社製:「M705」)を搭載し、上述の条件でリフローを行い、実施例1の試験基板を得た。前記接合部3のCuの含有量は0.506wt%である。
[実施例2〜6]
Cuめっき層の狙い厚みを夫々0.06μm、0.1μm、0.5μm、1μm、2μmに変えたこと以外は、実施例1と同様にして、実施例2〜6の試験基板を得た。
下記の表1に、実施例1〜6と接合部3のCu含有量(wt%)との関係を示す。
[比較例1]
前記高耐熱性基材に対し、図4のフローチャートの脱脂、ソフトエッチング、酸処理、プリディップ、アクチベータ、ポストディップ処理、及び無電解Ni−Pめっき処理を行った。そして、無電解Auめっき処理を実施し、Ni−Pめっき層上にAuめっき層を形成した。また、Ni−Pめっき層の狙い厚みは5μm、Auめっき層の狙い厚みは0.03μmである。
Auめっき後の試験基板に前記フラックスを塗布し、塗膜上に前記半田ボールを搭載し、上述の条件でリフローを行い、比較例1の試験基板を得た。
[比較例2〜4]
Cuめっき層の狙い厚みを夫々3μm、4μm、5μmに変えたこと以外は、実施例1と同様にして、比較例2〜4の試験基板を得た。
前記表1に、比較例2〜4と接合部3のCu含有量(wt%)との関係を示す。
[半田ボールプル試験]
上述の実施例1〜6及び比較例1〜4の試験基板を250℃で0〜60分放置した後、半田ボールプル試験を行った。
半田ボールプル試験は18mm/minの速度で実施した。強度の測定は、株式会社レスカの試験装置「RHESCA STR−1000」を用いて行った。半田ボールプル試験は、接合部3をBGAチャックで挟み、積層方向に引っ張った場合に破壊したときのプル強度を求め、光学顕微鏡により破壊モードの同定を行った。界面の合金層32で破壊した場合をIMC(合金層)破壊モードとし、接合部3の合金層32以外の部分(半田層33)で破壊した場合を半田破壊モードとしている。半田破壊モードの場合、接合部3の強度が半田層の強度より大きいことになる。
各サンプルについてn=25で評価した。
実施例1〜6、及び比較例1〜4の試験基板につき、250℃で夫々0〜60分間放置し、半田ボールプル試験を行い、プル強度及び破壊モード比率(半田破壊モード比率)を求めた結果を図14に示す。破壊モード比率は、半田破壊モード数がnである場合を100%とし、即ち半田破壊モード数のnに対する比率で表している。
図14より、Ni−Pめっき層にCuめっき層を設けて接合部を形成した実施例1〜6の試験基板のプル強度は、Ni−Pめっき層にAuめっき層を設けて接合部を形成した比較例1の試験基板のプル強度より大きく、半田破壊モードの比率が高く、接合信頼性が高いことが分かる。そして、Cuめっき層の厚みが3μm以上であり、リフロー処理後にCuめっき層が残存し、接合部分のCu含有量が1質量%超過である比較例2〜4の場合、実施例1〜6の試験基板のプル強度より小さく、半田破壊モードの比率が低いことが分かる。
Cuめっき層の厚みの上限値は1.5μm、1μm、0.75μm、0.5μm、0.4μm、0.3μm、0.1μmの順に好ましい。
Cuの含有量の上限値は0.8質量%、0.6質量%の順に好ましい。
なお、本実施例においては、直径0.6mmの半田ボールを用いているが、例えば厚み0.15mmのSn−0.7Cu半田シート、厚み0.15mmのSn−3.0Ag−0.5Cu半田シートを用いた場合、Cuめっき層の厚みが2μmのときに、接合部分のCu含有量は2質量%になる。
実施例5の試験基板において、250℃で60分放置した後の破壊モード比率は55%であり、実施例1〜4、6の試験基板においては60%以上の破壊モード比率が得られている。破壊モード比率は、70%以上であるのが好ましく、80%以上であるのがより好ましい。
次に、実施例3、4、及び比較例1の試験基板につき、200℃で0〜1000時間放置し、半田ボールプル試験を行った。その結果を図15に示す。
図15より、実施例3の試験基板は全期間において、比較例1の試験基板より半田破壊モードの比率が高く、実施例4の試験基板は、750時間に到達するまでは、比較例1の試験基板より半田破壊モードの比率が高いことが分かる。
[接合部の断面観察、及び半田層を剥離した後の合金層の平面観察]
250℃で60分放置した後の実施例3及び比較例1の試験基板の接合部の断面をSEMにより観察した。実施例3の接合部の断面のSEM写真を図16に、比較例1の接合部の断面のSEM写真を図17に示す。
図17の比較例1の接合部においては、合金層の下部にボイドが多数生じているのに対し、図16の実施例3の接合部においては、ボイドが生じていないことが分かる。
次に、250℃で60分放置した後の実施例3及び比較例1の試験基板の接合部の半田層を酸により剥離し、SEMにより平面観察を行った。
実施例3の接合部の半田層を剥離した後の合金層の平面のSEM写真を図18に、比較例1の接合部の半田層を剥離した後の合金層の平面のSEM写真を図19に示す。
図18の実施例3の合金層は、図19の比較例1の合金層より、成長が抑制された状態で、密に形成されていることが分かる。
2.無電解Ni−Pめっき処理及び自己触媒Cuめっき処理
[実施例7]
上述の図5の無電解Ni−Pめっき処理及び自己触媒Cuめっき処理のフローチャートに従って、半田ボールプル試験基板にNi−Pめっき層及びCuめっき層を形成した。Ni−Pめっき層の狙い厚みは5μm、Cuめっき層の狙い厚みは0.03μmである。
Cuめっき後の試験基板に前記フラックスを塗布し、塗膜上にSn/Ag/Cu=96.5/3.0/0.5であり、直径が0.6mmの前記半田ボールを搭載し、上述の条件でリフローを行い、実施例7の試験基板を得た。前記接合部3のCuの含有量は0.506wt%である。
[実施例8]
Cuめっき層の狙い厚みを0.1μmに変えたこと以外は、実施例7と同様にして、実施例8の試験基板を得た。前記接合部3のCuの含有量は0.519wt%である。
[比較例5]
前記高耐熱性基材に対し、図4のフローチャートの脱脂、ソフトエッチング、酸処理、プリディップ、アクチベータ、ポストディップ処理、及び無電解Ni−Pめっき処理を行った。そして、置換めっき液を用いて、Ni−Pめっき層の上に、Auめっき層を形成した。Ni−Pめっき層の狙い厚みは5μm、Auめっき層の狙い厚みは0.03μmである。
Auめっき後の試験基板に前記フラックスを塗布し、塗膜上に前記半田ボールを搭載し、上述の条件でリフローを行い、比較例5の試験基板を得た。
図20は、実施例7、8及び比較例5の試験基板につき、250℃で0〜60分間放置した後、半田ボールプル試験を行い、プル強度及び破壊モード比率を求めた結果を示すグラフである。
図20より、実施例7、8の試験基板は、比較例5の試験基板と比較して、全ての期間において半田破壊モードの比率が極めて高く、プル強度が強く、接合信頼性が高いことが分かる。
3.電解Niめっき処理及び電解Cuめっき処理
[実施例9]
上述の図6の電解Niめっき処理及び電解Cuめっき処理のフローチャートに従って、半田ボールプル試験基板にNiめっき層及びCuめっき層を形成した。Niめっき層の狙い厚みは5μm、Cuめっき層の狙い厚みは0.03μmである。
Cuめっき後の試験基板に前記フラックスを塗布し、塗膜上にSn/Ag/Cu=96.5/3.0/0.5であり、直径が0.6mmの前記半田ボールを搭載し、上述の条件でリフローを行い、実施例9の試験基板を得た。前記接合部3のCuの含有量は0.506wt%である。
[実施例10]
Cuめっき層の狙い厚みを0.1μmに変えたこと以外は、実施例9と同様にして、実施例10の試験基板を得た。前記接合部3のCuの含有量は0.519wt%である。
実施例9,10の試験基板を250℃で0〜60分間放置した後、半田ボールプル試験を行い、プル強度及び破壊モード比率を求めた。その結果を図21のグラフに示す。
図21より、実施例9,10の試験基板は、全てのタイミングにおいて半田破壊モードの比率が100%であり、プル強度も強く、接合信頼性が高いことが分かる。
4.電解Niめっき処理及び自己触媒Cuめっき処理
[実施例11]
上述の図7の電解Niめっき処理及び自己触媒Cuめっき処理のフローチャートに従って、半田ボールプル試験基板にNiめっき層及びCuめっき層を形成した。Niめっき層の狙い厚みは5μm、Cuめっき層の狙い厚みは0.03μmである。
Cuめっき後の試験基板に前記フラックスを塗布し、塗膜上にSn/Ag/Cu=96.5/3.0/0.5であり、直径が0.6mmの前記半田ボールを搭載し、上述の条件でリフローを行い、実施例11の試験基板を得た。前記接合部3のCuの含有量は0.506wt%である。
[実施例12]
Cuめっき層の狙い厚みを0.1μmに変えたこと以外は、実施例11と同様にして、実施例12の試験基板を得た。前記接合部3のCuの含有量は0.519wt%である。
実施例11,12の試験基板を250℃で0〜60分間放置した後、半田ボールプル試験を行い、プル強度及び破壊モード比率を求めた。その結果を図21のグラフに示す。
図21より、実施例11,12の試験基板は、全てのタイミングにおいて半田破壊モードの比率が100%であり、プル強度が強く、接合信頼性が高いことが分かる。
5.無電解Ni−Pめっき処理及び置換Cuめっき処理
[実施例13]
上述の図8の無電解Ni−Pめっき処理及び置換Cuめっき処理のフローチャートに従って、半田ボールプル試験基板にNi−Pめっき層及びCuめっき層を形成した。置換Cuめっき液の塩素の含有量は25ppm、活性化処理液は酒石酸を含み、酒石酸の濃度含有量は50g/Lである。Niめっき層の狙い厚みは5μm、Cuめっき層の狙い厚みは0.1μmである。
Cuめっき後の試験基板に前記フラックスを塗布し、塗膜上にSn/Ag/Cu=96.5/3.0/0.5であり、直径が0.6mmの前記半田ボールを搭載し、上述の条件でリフローを行い、実施例13の試験基板を得た。前記接合部3のCuの含有量は0.506wt%である。
図22は、実施例3及び13、並びに比較例1の試験基板につき、250℃で0〜60分間放置した後、半田ボールプル試験を行い、破壊モード比率を求めた結果を示すグラフである。
図22より、置換CuめっきによりCuめっき層を形成した実施例13は、電解CuめっきによりCuめっき層を形成した実施例3と同程度の良好な接合信頼性を有することが分かる。60分放置後の結果は実施例3より良好である。
図23は、250℃で60分放置した後の実施例13の試験基板の接合部の断面のSEM写真である。
図23より、実施例13の接合部には図16の実施例3の接合部と同様に、ボイドが生じていないことが分かる。
次に、置換Cuめっき液中の塩素の含有量と接合信頼性との関係を調べた。
[実施例14〜16]
置換Cuめっき液中の塩素の含有量を、夫々10ppm、50ppm、100ppmに変えたこと以外は、実施例13と同様にして実施例14〜16の試験基板を作製した。
[比較例6]
置換Cuめっき液が塩素を含有しないこと以外は、実施例13と同様にして比較例6の試験基板を作製した。
図24は、実施例13〜16の試験基板につき、250℃で0〜60分間放置した後、半田ボールプル試験を行い、破壊モード比率を求めた結果を示すグラフである。
比較例6の場合、半田濡れ性が悪く、半田ボールがNiめっき層の表面から崩れ落ち、接合部3を形成することができなかった。Niめっき層の表面にNi層が溶けて生じた腐食痕が見られた。実施例13のNiめっき層の表面には腐食痕は見られない。
図24より、置換Cuめっき液中の塩素の含有量は8ppm以上110ppm以下であるのが好ましいことが分かる。塩素の含有量の下限値は10ppmであるのがより好ましい。塩素の含有量の上限値は100ppm、70ppm、50ppmの順により好ましい。
次に、活性化処理の有無、活性化処理液の成分と接合信頼性との関係を調べた。
[実施例17]
置換Cuめっき液中の塩素の含有量を50ppmとし、活性化処理を行わなかったこと以外は、実施例13と同様にして実施例17の試験基板を作製した。
[実施例18]
置換Cuめっき液中の塩素の含有量を50ppmとし、活性化処理液として、酒石酸の代わりに硫酸を50g/L含むこと以外は、実施例13と同様にして実施例18の試験基板を作製した。
図25は、実施例13、15、17及び18の試験基板につき、250℃で0〜60分間放置した後、半田ボールプル試験を行い、破壊モード比率を求めた結果を示すグラフである。
60分放置後の実施例15と17とを比較することにより、活性化処理を行う方が接合信頼性がやや向上することが分かる。
活性化処理を行わない実施例17の場合、Niめっき層の表面上のCuの析出にムラが見られたが、実施例15の場合、ムラは見られなかった。
実施例18の場合、ムラは見られなかった。接合面にボイドがあり、接合部を積層方向に引っ張った場合に、Niめっき層の表面にボイド由来のクレータが生じた状態で破断した。これをクレータ状破断とした。活性化処理液中の硫酸の濃度を減じ、処理時間を短くすることにより、クレータ状破断は抑制されると考えられる。
次に、活性化処理液中の酒石酸の含有量と接合信頼性との関係を調べた。
[実施例19]
活性化処理液中の酒石酸の含有量を1g/Lとしたこと以外は、実施例13と同様にして実施例19の試験基板を作製した。
[実施例20]
活性化処理液中の酒石酸の含有量を10g/Lとしたこと以外は、実施例13と同様にして実施例20の試験基板を作製した。
[実施例21]
活性化処理液中の酒石酸の含有量を30g/Lとしたこと以外は、実施例13と同様にして実施例21の試験基板を作製した。
[実施例22]
活性化処理液中の酒石酸の含有量を40g/Lとしたこと以外は、実施例13と同様にして実施例22の試験基板を作製した。
[実施例23]
活性化処理液中の酒石酸の含有量を60g/Lとしたこと以外は、実施例13と同様にして実施例23の試験基板を作製した。
図26は、実施例13、19〜24の試験基板につき、250℃で0〜60分間放置した後、半田ボールプル試験を行い、破壊モード比率を求めた結果を示すグラフである。
図26より、酒石酸を1g/L以上70g/L以下含む場合、良好な接合信頼性を有することが分かる。酒石酸の含有量の下限値は10g/L、20g/L、30g/Lの順により好ましい。上限値は60g/Lであるのが好ましい。
次に、OSP処理の有無と接合信頼性との関係を調べた。
[実施例24]
Cuめっき層の形成後、OSP処理を行ったこと以外は、実施例13と同様にして実施例24の試験基板を作製した。
図27は、実施例13、及び24、並びに比較例1の試験基板につき、250℃で0〜60分間放置した後、半田ボールプル試験を行い、破壊モード比率を求めた結果を示すグラフである。
図27より、OSP処理を行った実施例24の場合も良好な接合信頼性が得られることが分かる。
以上の1.から5.までの各処理により形成された実施例の試験基板において、高温下での接合部におけるNiの拡散が抑制され、合金層の成長が抑制され、即ち合金層の下部にボイドが形成されてクラックが生じるのが抑制され、この接合構造をパワーモジュールに適用した場合に、高温下の使用で、良好な接合信頼性を維持することができることが確認された。
置換CuめっきによりCuめっき層を形成する場合も、電解CuめっきによりCuめっき層を形成する場合と同様に、良好な接合信頼性が得られることが確認された。
また、Cuめっき層の形成後にOSP処理を施す場合も良好な接合信頼性が得られることが確認された。
6.Cuめっき層にOSP処理を施した比較例と、実施例との比較
次に、Cuめっき層にOSP処理を施した比較例と、実施例との接合信頼性の比較を行った結果を示す。
[比較例7]
半田ボールプル試験基板のCuパッドにOSP処理を施して形成されたOSP処理膜に前記フラックスを塗布し、塗膜上に前記半田ボールを搭載し、上述の条件でリフローを行って比較例7の試験基板を得た。
実施例3、7、24、及び比較例1、7の試験基板につき、150℃で0〜1000時間放置し、半田ボールプル試験を行った。その結果を図28に示す。
比較例1及び8の構成は従来の電子部品に適用されている。実施例の接合信頼性は比較例の接合信頼性と同等である。試験の放置温度が150℃であり、200℃以上である場合と比較して、接合部分の劣化が十分に進まず、実施例と比較例との差異が見られなかったと考えられる。
比較例7に対し、Cuパッド上にNi−P層を形成した実施例の場合、Cu層の喰われが抑制されるという効果が奏される。
また、実施例の場合、Auを使用しないので、コストが低減される。
実施例3、及び比較例1、7の試験基板につき、200℃で0〜1000時間放置し、半田ボールプル試験を行った。その結果を図29に示す。
図29より、実施例3は比較例1及び7と比較して、半田破壊モードの比率が高く、接合信頼性が著しく向上していることが分かる。
パワーモジュールのように高温下で使用される場合に限定されず、本実施の形態の構成は、例えばIoTのセンサを含むセンサ、MEMS等の種々の電子部品に適用することができる。
接合信頼性が良好であるので、電子部品を小型化及び薄型化することができる。接合部がチップ部品等の発熱の影響を受け易くなった場合を含み、良好な接合信頼性を維持することができる。
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲と均等の意味及び特許請求の範囲内での全ての変更が含まれることが意図される。
1 パワーデバイス
2 接続金属部
3 接合部
31 半田材料
32 合金層
33 半田層
34 接合部分
4、19 絶縁基板
5 Ni−Pめっき層(又はNiめっき層)
6 放熱板
7 冷却器
8 Cuめっき層
9 Cuパッド
10 ケース
12 端子
13、14 ワイヤ
15 樹脂層
16 金属板
18 OSP処理膜
20、21、22 パワーモジュール
23、27 電子部品
24 基板
25 チップ部品
26 Cu配線
28 プリント配線板
36 パッケージ基板

Claims (19)

  1. 夫々金属層を有する1又は2の放熱板、絶縁基板又は金属板、及びパワーデバイスを備えるパワーモジュールの製造方法において、
    前記放熱板、前記絶縁基板又は金属板、及び前記パワーデバイスのうちの少なくとも一つの部材の金属層上にニッケルめっき又はニッケル−リンめっきを行って、ニッケルめっき層又はニッケル−リンめっき層を形成し、
    該ニッケルめっき層上又はニッケル−リンめっき層上に銅めっきを行って銅めっき層を形成し、
    該銅めっき層と、前記部材に対向する他の部材との間に、すずを含む半田材料を配し、
    該半田材料を加熱により溶融させ、その後、凝固させて、前記ニッケルめっき層側又はニッケル−リンめっき層側にCu−Ni−Snを含む合金層を有し、銅を0.5質量%以上2質量%以下含む接合部分を形成する
    ことを特徴とするパワーモジュールの製造方法。
  2. 夫々金属層を有する1又は2の放熱板、絶縁基板又は金属板、及びパワーデバイスを備えるパワーモジュールの製造方法において、
    前記放熱板、前記絶縁基板又は金属板、及び前記パワーデバイスのうちの少なくとも一つの部材の金属層上にニッケルめっき又はニッケル−リンめっきを行って、ニッケルめっき層又はニッケル−リンめっき層を形成し、
    該ニッケルめっき層上又はニッケル−リンめっき層上に銅めっきを行って、厚みが0.03μm以上2μm以下になるように銅めっき層を形成し、
    該銅めっき層と、前記部材に対向する他の部材との間に、すずを含む半田材料を配し、
    該半田材料を加熱により溶融させ、その後、凝固させて、前記ニッケルめっき層又はニッケル−リンめっき層側にCu−Ni−Snを含む合金層を有する接合部分を形成する
    ことを特徴とするパワーモジュールの製造方法。
  3. 前記銅めっき層は、硫酸銅、硫酸、及び塩素を含む置換銅めっき液を用いて形成されることを特徴とする請求項1又は2に記載のパワーモジュールの製造方法。
  4. 前記置換銅めっき液は、前記塩素を8ppm以上110ppm以下含むことを特徴とする請求項3に記載のパワーモジュールの製造方法。
  5. 前記ニッケルめっき層又はニッケル−リンめっき層を形成した後、前記銅めっき層を形成する前に、酸性処理液により活性化処理を行うことを特徴とする請求項3又は4に記載のパワーモジュールの製造方法。
  6. 前記酸性処理液は、酒石酸を1g/L以上70g/L以下含むことを特徴とする請求項5に記載のパワーモジュールの製造方法。
  7. 前記銅めっき層にOSP処理を施すことを特徴とする請求項1から6までのいずれか1項に記載のパワーモジュールの製造方法。
  8. 前記ニッケル−リンめっき層は、次亜リン酸を還元剤とする無電解ニッケルめっき液を用いて形成されることを特徴とする請求項1から7までのいずれか1項に記載のパワーモジュールの製造方法。
  9. 夫々金属層を有する1又は2の放熱板、絶縁基板又は金属板、及びパワーデバイスを備えるパワーモジュールにおいて、
    前記放熱板、前記絶縁基板又は金属板、及び前記パワーデバイスのうちの少なくとも一つの部材の金属層上に設けられた、ニッケルめっき層又はニッケル−リンめっき層と、
    該ニッケルめっき層上又はニッケル−リンめっき層上に設けられ、Cu−Ni−Snを含む合金層、及びすずを含む半田層を有し、前記部材に対向する他の部材を接合している接合部分と
    を備え、
    250℃で60分放置した後に半田ボールプル試験をサンプル数nで行った場合に、前記半田層で破壊した半田破壊モード数の、nに対する比率である半田破壊モード比率が55%以上であることを特徴とするパワーモジュール。
  10. 前記パワーデバイスは、ワイドバンドギャップ半導体を有することを特徴とする請求項9に記載のパワーモジュール。
  11. 夫々金属層を有する支持体と被着体とを、すずを含む半田材料を用いて接続する電子部品の製造方法において、
    前記支持体の金属層上にニッケルめっき又はニッケル−リンめっきを行って、ニッケルめっき層又はニッケル−リンめっき層を形成し、
    該ニッケルめっき層上又はニッケル−リンめっき層上に銅めっきを行って銅めっき層を形成し、
    該銅めっき層と、前記被着体の金属層との間に、前記半田材料を配し、
    該半田材料を加熱により溶融させ、その後、凝固させて、前記ニッケルめっき層側又はニッケル−リンめっき層側にCu−Ni−Snを含む合金層を有し、銅を0.5質量%以上2質量%以下含む接合部分を形成する
    ことを特徴とする電子部品の製造方法。
  12. 夫々金属層を有する支持体と被着体とを、すずを含む半田材料を用いて接続する電子部品の製造方法において、
    前記支持体の金属層上にニッケルめっき又はニッケル−リンめっきを行って、ニッケルめっき層又はニッケル−リンめっき層を形成し、
    該ニッケルめっき層上又はニッケル−リンめっき層上に銅めっきを行って、厚みが0.03μm以上2μm以下になるように銅めっき層を形成し、
    該銅めっき層と、前記被着体の金属層との間に、前記半田材料を配し、
    該半田材料を加熱により溶融させ、その後、凝固させて、前記ニッケルめっき層又はニッケル−リンめっき層側にCu−Ni−Snを含む合金層を有する接合部分を形成する
    ことを特徴とする電子部品の製造方法。
  13. 前記銅めっき層は、硫酸銅、硫酸、及び塩素を含む置換銅めっき液を用いて形成されることを特徴とする請求項11又は12に記載の電子部品の製造方法。
  14. 前記置換銅めっき液は、前記塩素を8ppm以上110ppm以下含むことを特徴とする請求項13に記載の電子部品の製造方法。
  15. 前記ニッケルめっき層又はニッケル−リンめっき層を形成した後、前記銅めっき層を形成する前に、酸性処理液により活性化処理を行うことを特徴とする請求項13又は14に記載の電子部品の製造方法。
  16. 前記酸性処理液は、酒石酸を1g/L以上70g/L以下含むことを特徴とする請求項15に記載の電子部品の製造方法。
  17. 前記銅めっき層にOSP処理を施すことを特徴とする請求項11から16までのいずれか1項に記載の電子部品の製造方法。
  18. 前記ニッケル−リンめっき層は、次亜リン酸を還元剤とする無電解ニッケルめっき液を用いて形成されることを特徴とする請求項11から17までのいずれか1項に記載の電子部品の製造方法。
  19. 夫々金属層を有する支持体と被着体とを、すずを含む半田材料により接続されている電子部品において、
    前記支持体の金属層上に設けられた、ニッケルめっき層又はニッケル−リンめっき層と、
    該ニッケルめっき層上又はニッケル−リンめっき層上に設けられ、Cu−Ni−Snを含む合金層、及びすずを含む半田層を有し、前記被着体の金属層を接合している接合部分と
    を備え、
    250℃で60分放置した後に半田ボールプル試験をサンプル数nで行った場合に、前記半田層で破壊した半田破壊モード数の、nに対する比率である半田破壊モード比率が55%以上であることを特徴とする電子部品。
JP2017101964A 2016-09-29 2017-05-23 電子部品の製造方法 Active JP7117747B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016192095 2016-09-29
JP2016192095 2016-09-29
JP2017061686 2017-03-27
JP2017061686 2017-03-27

Publications (3)

Publication Number Publication Date
JP2018157173A true JP2018157173A (ja) 2018-10-04
JP2018157173A5 JP2018157173A5 (ja) 2020-07-02
JP7117747B2 JP7117747B2 (ja) 2022-08-15

Family

ID=63717420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017101964A Active JP7117747B2 (ja) 2016-09-29 2017-05-23 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP7117747B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109504956A (zh) * 2018-11-02 2019-03-22 江西华度电子新材料有限公司 一种提高热管、热板吸液芯表面抗氧化的处理方法
CN110644025A (zh) * 2019-11-12 2020-01-03 长沙理工大学 一种超薄镍铜合金箔及其制备方法
KR20210071434A (ko) * 2019-12-06 2021-06-16 제엠제코(주) 반도체 패키지 및 그 제조 방법
US20210387290A1 (en) * 2018-12-17 2021-12-16 Heraeus Precious Metals North America Conshohocken Llc Process for forming an electric heater
CN115767948A (zh) * 2022-11-14 2023-03-07 北京自动化控制设备研究所 Mems惯性系统高密度低应力集成方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066716A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置
JP2008270353A (ja) * 2007-04-17 2008-11-06 Toyota Central R&D Labs Inc パワー半導体モジュール
JP2009108394A (ja) * 2007-10-31 2009-05-21 Meltex Inc ニッケルで形成された被めっき表面の前処理に用いる活性化処理液及びその活性化処理液を用いた前処理方法
JP2010040691A (ja) * 2008-08-04 2010-02-18 Ebara Corp 鉛フリーバンプ形成方法
WO2010032780A1 (ja) * 2008-09-18 2010-03-25 古河電気工業株式会社 金属張積層体、回路基板及び電子部品
JP2011134925A (ja) * 2009-12-25 2011-07-07 Sanken Electric Co Ltd 電極構造
JP2013057127A (ja) * 2012-11-05 2013-03-28 Jcu Corp 酸性電解銅めっき液
JP2016092064A (ja) * 2014-10-30 2016-05-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP2016146402A (ja) * 2015-02-06 2016-08-12 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066716A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置
JP2008270353A (ja) * 2007-04-17 2008-11-06 Toyota Central R&D Labs Inc パワー半導体モジュール
JP2009108394A (ja) * 2007-10-31 2009-05-21 Meltex Inc ニッケルで形成された被めっき表面の前処理に用いる活性化処理液及びその活性化処理液を用いた前処理方法
JP2010040691A (ja) * 2008-08-04 2010-02-18 Ebara Corp 鉛フリーバンプ形成方法
WO2010032780A1 (ja) * 2008-09-18 2010-03-25 古河電気工業株式会社 金属張積層体、回路基板及び電子部品
JP2011134925A (ja) * 2009-12-25 2011-07-07 Sanken Electric Co Ltd 電極構造
JP2013057127A (ja) * 2012-11-05 2013-03-28 Jcu Corp 酸性電解銅めっき液
JP2016092064A (ja) * 2014-10-30 2016-05-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP2016146402A (ja) * 2015-02-06 2016-08-12 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109504956A (zh) * 2018-11-02 2019-03-22 江西华度电子新材料有限公司 一种提高热管、热板吸液芯表面抗氧化的处理方法
US20210387290A1 (en) * 2018-12-17 2021-12-16 Heraeus Precious Metals North America Conshohocken Llc Process for forming an electric heater
CN110644025A (zh) * 2019-11-12 2020-01-03 长沙理工大学 一种超薄镍铜合金箔及其制备方法
KR20210071434A (ko) * 2019-12-06 2021-06-16 제엠제코(주) 반도체 패키지 및 그 제조 방법
KR102325114B1 (ko) 2019-12-06 2021-11-11 제엠제코(주) 반도체 패키지의 제조 방법
CN115767948A (zh) * 2022-11-14 2023-03-07 北京自动化控制设备研究所 Mems惯性系统高密度低应力集成方法
CN115767948B (zh) * 2022-11-14 2024-04-02 北京自动化控制设备研究所 Mems惯性系统高密度低应力集成方法

Also Published As

Publication number Publication date
JP7117747B2 (ja) 2022-08-15

Similar Documents

Publication Publication Date Title
JP7117747B2 (ja) 電子部品の製造方法
TW569412B (en) Composite material member for semiconductor device and insulated and non-insulated semiconductor devices using composite material member
JP4674120B2 (ja) 配線基板およびその製造方法
US20110042815A1 (en) Semiconductor device and on-vehicle ac generator
JPH11350188A (ja) 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
EP2980843B1 (en) Power module
US8064219B2 (en) Ceramic substrate part and electronic part comprising it
JP6967252B2 (ja) 電子部品の製造方法、及び電子部品
JP2010226115A (ja) 半導体装置および半導体装置の製造方法
JP5069485B2 (ja) 金属ベース回路基板
JPH11343594A (ja) 電気・電子部品用材料とその製造方法、それを用いた電気・電子部品
TW201114952A (en) Method for inhibiting growth of tin whiskers
JPH11350190A (ja) 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JP2014060281A (ja) 導電性部材と回路電極との接続構造、及び、導電性部材と回路電極との接続方法
TWI415978B (zh) 抑制錫鬚晶生長的方法
JP4409356B2 (ja) ヒートシンク用の表面処理Al板の製造方法
JP2017168635A (ja) パワーモジュール用基板及びパワーモジュールの製造方法
JP2010116603A (ja) SnまたはSn合金めっき膜及びその製造方法
JP6543890B2 (ja) 高温はんだ合金
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
KR102579479B1 (ko) 접속핀
KR102579478B1 (ko) 전기접속용 금속핀
JP4461268B2 (ja) 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置
JPH10284666A (ja) 電子部品機器
JP6776621B2 (ja) 半導体装置

Legal Events

Date Code Title Description
AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200513

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220726

R150 Certificate of patent or registration of utility model

Ref document number: 7117747

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150